CN110993499A - 一种刻蚀方法、空气隙型介电层及动态随机存取存储器 - Google Patents

一种刻蚀方法、空气隙型介电层及动态随机存取存储器 Download PDF

Info

Publication number
CN110993499A
CN110993499A CN201911073150.4A CN201911073150A CN110993499A CN 110993499 A CN110993499 A CN 110993499A CN 201911073150 A CN201911073150 A CN 201911073150A CN 110993499 A CN110993499 A CN 110993499A
Authority
CN
China
Prior art keywords
etching
gas
wafer
etching method
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911073150.4A
Other languages
English (en)
Other versions
CN110993499B (zh
Inventor
吴鑫
王春
郑波
马振国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN201911073150.4A priority Critical patent/CN110993499B/zh
Publication of CN110993499A publication Critical patent/CN110993499A/zh
Priority to US17/769,841 priority patent/US11948805B2/en
Priority to KR1020227012177A priority patent/KR102532136B1/ko
Priority to JP2022523221A priority patent/JP7352732B2/ja
Priority to PCT/CN2020/123648 priority patent/WO2021088670A1/zh
Priority to TW109137648A priority patent/TWI760908B/zh
Application granted granted Critical
Publication of CN110993499B publication Critical patent/CN110993499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种刻蚀方法，用于在形成于晶圆表面上的氮化硅膜区和氧化硅膜区之间选择性地蚀刻氧化硅膜区。刻蚀方法包括：表面去除步骤：以第一刻蚀速率刻蚀所述氧化硅膜区，并清除覆于氮化硅膜区表面上的表面变性层；以及刻蚀步骤：以第二刻蚀速率选择性地刻蚀氧化硅膜区，其中，第一刻蚀速率小于第二刻蚀速率。从而在对氧化硅膜区选择性地蚀刻时，避免了由于晶圆表面的氧化变性层的存在导致的选择比大大降低的问题。特别的，第一刻蚀速率小于第二刻蚀速率可以在保证刻蚀步骤高效刻蚀的同时，避免在表面去除步骤中的过度刻蚀，进一步保障了高选择比。

Description

一种刻蚀方法、空气隙型介电层及动态随机存取存储器
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种用于选择性地刻蚀氧化硅膜的刻蚀方法、空气隙型介电层及动态随机存取存储器。
背景技术
随着集成电路制造工艺特征尺寸的不断缩小，工艺复杂程度急剧增加。线宽尺寸的微缩，需要开发更精准的、更高选择比的薄膜去除工艺。如在动态随机存取存储器(Dynamic Random Access Memory，DRAM)芯片制程的空气隙(AirGap)工艺中，如图1所示，需要将深宽比为20：1的深槽结构内的氧化硅层(SiO2)完全去除，且不能对槽侧壁的氮化硅(SiN)造成刻蚀，要求SiO2/SiN去除选择比在100：1以上，最好能达到500：1，甚至1000：1的水平。
其中，干法刻蚀(Dry clean)是从传统的湿法清洗(Wet clean)分离出来的，干法刻蚀是使用化学反应气体和催化剂直接与薄膜发生化学反应，通过工艺集成控制达到精确的，高效率孔洞底部去除、无衬底损伤(无等离子体)、无再氧化的刻蚀技术。对于氧化硅的刻蚀，通常采用氟化氢(HF)气体辅以醇类(如甲醇)或碱性气体(如NH3)进行催化刻蚀，俗称甲醇催化工艺或氨气催化工艺。但HF也会刻蚀氮化硅，上述两种工艺也通常用来刻蚀氮化硅。
以热氧化生长的SiO2相对于退火处理的化学气相沉积(CVD)方式生长SiN的刻选择性刻蚀为例，本发明经过大量的工艺实验测试刻蚀选择比，发现甲醇催化工艺基本处于30：1的水平。而常规的氨气催化工艺，选择比也不会高于20：1。现有两种工艺均无法满足选择比的需求，需要进行工艺改进。
发明内容
经本发明研究发现，SiO2/SiN去除选择比低的其中一个重要原因在于，在实际的制程中，SiN表面往往由于接触大气或SiO2生长工艺对SiN表层造成影响，造成SiN表面存在被氧化的变性层(以氮氧化硅SiON为主)。变性层的存在，往往会对刻蚀工艺造成影响，导致选择比大大降低。而现有技术中均未发现该问题原因对刻蚀工艺造成的影响，从而造成现有技术中的选择比无法大幅度提高。
为解决上述问题，本发明提供一种用于选择性地刻蚀氧化硅膜区的刻蚀方法和蚀刻装置，旨在改善现有氨气催化工艺SiO2/SiN刻蚀选择比不足的问题。
根据本发明实施例的一个方面，提供一种刻蚀方法，用于在形成于晶圆表面上间隔分布的氮化硅膜区和氧化硅膜区之间选择性地蚀刻所述氧化硅膜区，所述方法包括：表面去除步骤：以第一刻蚀速率刻蚀所述氧化硅膜区，并清除覆于所述氮化硅膜区表面上的表面变性层；以及刻蚀步骤：在清除所述表面变性层后，以第二刻蚀速率多次处理所述晶圆表面，以选择性地刻蚀所述氧化硅膜区，其中，所述第一刻蚀速率小于所述第二刻蚀速率。
优选的，所述表面去除步骤包括：第一刻蚀步：在第一预定压力下以及第一刻蚀时长内，以刻蚀气体刻蚀所述晶圆表面，以及第一吹扫步：保持所述第一预定压力，在第一吹扫时长内，以吹扫气体吹扫所述晶圆，并且重复循环所述第一刻蚀步和所述第一吹扫步，直至清除所述表面变性层为止。
优选的，所述刻蚀步骤包括：第二刻蚀步：在第二预定压力下以及第二刻蚀时长内，以刻蚀气体选择性地刻蚀所述氧化硅膜区，以及第二吹扫步：保持所述第二预定压力，在所述第二刻蚀步后，在第二吹扫时长内，以所述吹扫气体吹扫所述晶圆，并且重复循环所述第二刻蚀步和第二吹扫步，直至达到所述氧化硅膜区的目标刻蚀量。
优选的，所述第一预定压力小于所述第二预定压力，以控制所述第一刻蚀速率小于所述第二刻蚀速率。
优选的，所述第一预定压力范围为1～3Torr，优选2Torr；所述第二预定压力范围为5～10Torr，优选8Torr。
优选的，所述第一刻蚀时长小于所述第二刻蚀时长。
优选的，所述第一刻蚀时长范围为1～3s，优选2s；所述第二刻蚀时长范围为1～5s，优选3s。
优选的，所述刻蚀气体均包括第一组分气体和第二组分气体，其中，所述第一组分气体为氟化氢气体，所述第二组分气体为氨气。
优选的，所述吹扫气体包含惰性气体中的至少一种。
优选的，在所述表面去除步骤中，所述第一组分气体以第一流量供应；在所述刻蚀步骤中，所述第一组分气体以第二流量供应；其中，所述第一流量大于所述第二流量。
优选的，所述表面去除步骤和所述刻蚀步骤的工艺温度均不小于120℃。
优选的，在所述表面去除步骤和所述刻蚀步骤之间还包括，对所述晶圆进行加热升华处理，并在所述升华处理之后冷却至室温。
优选的，在所述刻蚀步骤之前还包括，将升华冷却后的所述晶圆取出并静置一定时间。
优选的，在所述表面去除步骤之前，还包括，检测所述晶圆表面上的表面变性层厚度，以基于所述表面变性层厚度确定所述第一刻蚀步和所述第一吹扫步的循环次数。
优选的，所述第二刻蚀步中的总气流量与所述第二吹扫步中的总气流量相同。
优选的，所述表面变性层至少由硅、氮和氧三种元素组成。
根据本发明实施例的另一个方面，提供一种空气隙型介电层，采用上述刻蚀方法制备。
根据本发明实施例的另一个方面，提供一种动态随机存取存储器，包括上述空气隙型介电层。
由此，本发明实施例提供的一种刻蚀方法通过两步法刻蚀，避免了由于晶圆表面的表面变性层的存在导致的选择比大大降低的问题。特别的，所述第一刻蚀速率小于所述第二刻蚀速率可以在保证刻蚀步骤高效刻蚀的同时，避免在表面去除步骤中的过度刻蚀，进一步保障了高选择比，从而在具有表面氧化变性层的SiN膜上实现了较高的刻蚀选择比，并能以此获得高SiO2/SiN去除选择比的空气隙型介电层及其高性能动态随机存取存储器。
附图说明
为了更清楚地说明本发明的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。
本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
图1为深槽刻蚀结构示意图；
图2为具有表面氧化变性层的晶圆和没有表面氧化变性层的晶圆在某相同刻蚀工艺下的刻蚀效果对比图；
图3为SiO2与SiN刻蚀孕育时间比较示意图；
图4为本发明一种实施例中的刻蚀气体通入时序示意图；
图5为本发明一种实施例中的刻蚀工艺流程示意图；
图6为本发明另一种实施例中的刻蚀工艺流程示意图；
图7为本发明刻蚀工艺所用的一种刻蚀装置结构示意图；
图8为本发明一种实施例中的刻蚀工艺条件下的SiO2与SiN刻蚀孕育时间实测比对图。
附图标记说明：
W-晶圆，11-氧化硅膜，12-氮化硅膜，13-氧化变性层，210-刻蚀工艺腔体，220-匀流腔，230-气体分配盘，240-基座，311-HF气源，312-N2气源，313-NH3气源，321-第一质量流量控制器，322-第二质量流量控制器，323-第三质量流量控制器，324-第四质量流量控制器，331-第一汇合点，332-第二汇合点，333-第三汇合点。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明的一个方面，提供一种刻蚀方法，用于在形成于要处理的晶圆的表面上的氮化硅膜和氧化硅膜之间选择性地蚀刻氧化硅膜。
在实际制程中，暴露在大气中的SiN膜12，其表层已被氧化改性，形成至少由硅、氮和氧三种元素组成的表面变性层，表面变性层的存在会对刻蚀过程造成负面影响，如图2所示，本发明选择用a、b两片样品进行相同的刻蚀工艺进行刻蚀，其中a的SiN表面存在氧化变性层13，而b的表面不存在变性层13。经过刻蚀后，量测SiO2和SiN刻蚀量，发现样品a的SiN被刻蚀的量明显高于样品b。具体对比数值如表1所示。
表1具有氧化变性层和没有氧化变性层的晶圆相同刻蚀工艺参数下效果对比表
Figure BDA0002261591330000061
由此，本发明得出，表面变性层13的存在，会影响刻蚀气体的吸附，导致SiN刻蚀量骤增。此外，表面变性层13在被刻蚀时，产生的固态生成物对其下方的SiN造成了进一步的刻蚀。
从而，为避免表面变性层13对选择比的影响，本发明的一种实施例，将整个刻蚀过程分成两步实现，包括：
表面去除步骤：以第一刻蚀速率刻蚀所述氧化硅膜区，并清除覆于所述氮化硅膜区表面上的表面变性层；
以及刻蚀步骤：在清除所述表面变性层后，以第二刻蚀速率多次处理所述晶圆表面，以选择性地刻蚀所述氧化硅膜区，
其中，第一刻蚀速率小于第二刻蚀速率。
从而在对氧化硅膜区选择性地蚀刻时，避免了由于晶圆表面的表面变性层的存在导致的选择比大大降低的问题。特别的表面去除步骤刻蚀速率小于刻蚀步骤刻蚀速率可以在保证刻蚀步骤高效刻蚀的同时，避免在表面去除步骤中的过度刻蚀，进一步保障了高选择比。
其中，刻蚀所用的气体主要包括第一组分气体和第二组分气体，考虑氟化氢HF气体和氨气NH3的刻蚀气体组合具有更高的刻蚀效率，在一些实施例中，第一组分气体设置为氟化氢气体，第二组分气体设置为氨气。
具体的，在一个实施例中，刻蚀方法包括：
A-表面去除步骤过程：包括：第一刻蚀步：在第一预定压力下以及第一刻蚀时长内，以刻蚀气体刻蚀晶圆W表面；以及第一吹扫步：保持第一预定压力，在第一吹扫时长内，以吹扫气体吹扫晶圆W；并且重复循环第一刻蚀步和第一吹扫步，直至清除所述表面变性层为止。
典型的表面去除工艺参数如下：
a.第一刻蚀步：2.2Torr-450sccm N2-300sccmHF-100sccmNH3-2s-120℃；
b.第一吹扫步：6Torr-2700sccm N2-2s-120℃；
c.小循环：不断循环第一刻蚀步与第一吹扫步，循环次数根据SiN变性层13目标刻蚀量而定，如刻蚀量为
Figure BDA0002261591330000071
时，需要约30次。
变性层13一般厚度约
Figure BDA0002261591330000072
不同方式生长的SiN的表面变性层13厚度会存在差异。其中，第一刻蚀步包括第一组分气体和第二组分气体，第一组分气体设置为氟化氢气体，第二组分气体设置为氨气。第一组分气体以第一流量供应，第一刻蚀步以第一预定压力供气。第一吹扫步以第一吹扫压力和第一吹扫流量供给吹扫气体，吹扫气体主要包含N2和惰性气体中的至少一种，其中，惰性气体包括而不限于氦、氖、氩等。
优选的，第一组分气体HF的第一流量高而第一预定压力低，从而HF在腔室内的体积占比高，从而部分地抑制了HF与NH3结合的刻蚀反应速率。表面去除步骤中的第一预定压力范围为1～3Torr，且以2Torr为优，表面去除步骤过程中的第一预定压力较低，利于进一步控制刻蚀速率。表面去除步骤中的第一刻蚀时长范围为1～3s，且以2s为优，时间步长较短利于刻蚀量的精准控制并减缓刻蚀速率，第一吹扫时长不小于第一刻蚀时长，以充分吹扫排净刻蚀反应物和生成物。且表面去除步骤步时长相对刻蚀步骤时长更小，并且，为了降低刻蚀速率，在表面去除步骤吹扫步中没有通NH3气体，避免预吸附(presoak)的产生，从而延长了刻蚀气体化合吸附于晶圆W表面所需要的时间，从而达到低刻蚀速率。进而在避免对SiN的过度刻蚀的前提下清除SiN膜区12上的变性层13。
由此，在一些实施例中，A-表面去除步骤过程中可以采用通气方式为：
1)在t0时刻，向表面去除腔室内通入一定量的N2(如450sccm)，使腔室内压力达到预定压力(如2.2Torr)；
2)在t1时刻，保持腔室压力不变，开始通入NH3(如100sccm)，同时通入气HF气体(如300sccm)，反应开始，即表面去除步。
3)在t2时刻，停止通HF气体和NH3气体，表面去除步结束，进入吹扫步(purge)，此时N2仍持续供应，以利于反应生成物的及时排除。
4)以此类推，通过脉冲式通入HF气体和NH3气体，让整个表面去除过程在刻蚀与吹扫步骤间多次循环进行，以清除表面变性层。
5)表面去除步的时长Ta低于该工艺条件下的SiN的刻蚀孕育时间(incubationtime)，吹扫步时长Tb不低于表面去除步的时长Ta，从而避免过度刻蚀并提供充分的吹扫时间以使刻蚀气体的快速排除，避免因残气滞留时间过长，超出SiN的刻蚀孕育时间(incubation time)，造成对SiN的刻蚀，影响选择比的提升。
B-刻蚀步骤过程：包括：第二刻蚀步：在第二预定压力下以及第二刻蚀时长内，以刻蚀气体选择性地刻蚀氧化硅膜区11；以及第二吹扫步：保持第二预定压力，在第二刻蚀步后，在第二吹扫时长内，以吹扫气体吹扫晶圆W表面；并且重复循环第二刻蚀步和第二吹扫步，直至达到氧化硅膜区11的目标刻蚀量。
典型的刻蚀工艺参数如下：
a.第二刻蚀步：8Torr-450sccm N2-20sccmHF-100sccmNH3-3s-120℃
b.第二吹扫步：8Torr-470sccm N2-100sccmNH3-6s-120℃
c.小循环：不断循环第二刻蚀步与第二吹扫步，循环次数根据SiO2的目标刻蚀量而定。
其中，第二刻蚀步包括第一组分气体和第二组分气体，第一组分气体设置为氟化氢气体，第二组分气体设置为氨气。第一组分气体以第二流量供应，第二刻蚀步以第二预定压力供气。第二吹扫步以第二吹扫压力和第二吹扫流量供给吹扫气体，吹扫气体主要包含N2和惰性气体中的至少一种，其中，惰性气体包括而不限于氦、氖、氩等。
第一组分气体HF的第二流量低而第二预定压力高，从而HF在腔室内的体积占比低以利于提高刻蚀速率。特别的，第二流量小于所述第一流量，以使第二刻蚀速率大于第一刻蚀速率。刻蚀的第二预定压力范围为5～10Torr，且以8Torr为优，刻蚀过程的第二预定压力较高有利于加速刻蚀速率。刻蚀的第二刻蚀时长范围为1～5s，第二刻蚀时长较长有利于刻蚀气体在晶圆W表面的充分浸渍反应，而考虑到刻蚀单步时长避免接近SiN的刻蚀孕育时间造成对SiN的刻蚀，第二刻蚀时长以3s为优。刻蚀步时长在SiN刻蚀孕育时间内，对本征SiN基本无刻蚀。第二吹扫时长不小于第二刻蚀时长，以充分吹扫排净刻蚀反应物和生成物。优选的，在第二吹扫步中NH3仍持续供应，即第二吹扫步中的吹扫气体还包括与第二刻蚀步中相同流量的NH3，从而可以使连续供应的NH3气体充分浸渍所述晶圆W表面，以使晶圆W表面在下一次刻蚀步之前预先吸附足量的NH3气体，从而当通气HF气体时，缩短了气体混合和附着于晶圆W表面发生刻蚀反应的时间，可加快下一次刻蚀步的刻蚀气体反应速率，提高刻蚀效率。从而提升SiO2的高刻蚀量，达到高SiO2刻蚀速率。优选的，第二刻蚀步中的总气流量与第二吹扫步中的总气流量相同，从而流量不变，蝶阀无需频繁开关，简化操作并提高了系统的稳定性和精确度。
示例1给出了不同刻蚀工艺步骤的SiO2/SiN选择比实验对照，由对照表可看出，在增加表面去除步骤后，刻蚀选择比大幅度提升。
进一步的，考虑到在进行刻蚀时，不能进行一次性长时间刻蚀，否则SiN的刻蚀量一旦上涨起来，选择比就很难提高。要把整个刻蚀过程拆分成多次，采取少量多次循环刻蚀的原则，每次刻蚀的结束点为SiN刚开始要刻蚀的起始点，即刻蚀时长为SiN的刻蚀孕育时间(incubation time)。刻蚀气体并不是一抵达至晶圆表面就会立刻发生刻蚀反应，而是需要孕育孵化一段时间，即孕育时间(incubation time)。通常讲，刻蚀速率快，所需的孵化时间越短。如图3所示，由于SiO2刻蚀速率较SiN快，两者存在孕育时间(incubation time)的时间差，在该时间差内进行刻蚀，可以获得较高的选择比。
由此，在一些实施例中，B-刻蚀步骤过程中可以采用如图4所示通气方式：
1)在t0时刻，向刻蚀腔室内通入一定量的N2(如450sccm)，使腔室内压力达到预定压力(如8Torr)；
2)在t1时刻，保持腔室210压力不变，开始通入一定量的NH3(如100sccm)，使晶圆W表面预先吸附足量的NH3气体，即NH3预吸附(presoak)；
3)在t2时刻，保持腔室210压力不变，开始通气HF气体，反应开始，即刻蚀步(Etch)。在t3时间，停止通HF气体，刻蚀步结束，进入吹扫步(purge)，此时NH3和N2仍持续供应，以利于反应生成物的及时排除，同时，NH3持续供应利于晶圆表面的预吸附效应。
4)以此类推，通过脉冲式通入HF气体，让整个刻蚀过程在刻蚀与吹扫步骤间多次循环进行，以实现SiO2的持续性刻蚀。
5)刻蚀步的时长Ta低于该工艺条件下的SiN的刻蚀孕育时间(incubation time)，吹扫步时长Tb不低于刻蚀步的时长Ta，从而避免过度刻蚀并提供充分的吹扫时间以使刻蚀气体的快速排除，避免因残气滞留时间过长，超出SiN的刻蚀孕育时间(incubation time)，造成对SiN的刻蚀，影响选择比的提升。
其中，预吸附和在吹扫步中NH3的仍持续供应可以使连续供应的NH3气体充分浸渍所述晶圆W表面，以使晶圆W表面在下一次刻蚀步之前预先吸附足量的NH3气体，从而当通气HF气体时，缩短了气体混合和附着于晶圆W表面发生刻蚀反应的时间，可加快下一次刻蚀步的刻蚀气体反应速率，提高刻蚀效率。
从而，在确保单次工艺不刻蚀SiN的情况下，最大限度拓展工艺窗口，以最大限度的提升SiO2的刻蚀。然后通过多次循环刻蚀，最终实现较高的SiO2/SiN刻蚀选择比。
上述通气顺序中，在刻蚀步与吹扫步中，NH3是一直保持通气状态，而HF是脉冲式供气。在一些实施例中，也可以将两种气体对换，即HF是一直保持通气状态，而NH3是脉冲式供气。通过优化工艺参数，同样可以获得较好的incubation time，实现高选择比。其原因在于，在无NH3催化剂存在的情况下，HF气体不会刻蚀SiO2及SiN。
在一些实施例中，考虑到刻蚀反应生成物沉积于晶圆表面，吸附刻蚀气体难以吹扫除尽而造成对SiN膜区的加速刻蚀，且沉积于SiO2膜区上的反应副产物部分地阻碍了刻蚀气体与SiO2的直接接触反应，降低了SiO2膜区的刻蚀速率，从而一方面造成SiN膜区的过度刻蚀，一方面阻碍了SiO2膜区的刻蚀，使选择比降低。因此在整个刻蚀工艺周期中，将表面去除步骤与刻蚀步骤完全分开，如图5所示，即表面去除步骤结束后，晶圆W出整机刻蚀系统，进入前开式晶圆传送盒FOUP(Front Opening Unified Pod)中，然后再重新开始，进行刻蚀工艺。其中刻蚀工艺根据需要决定是否需要进行多次大循环刻蚀。大循环的主要目的是充分升华排出反应副产物，由于排除了反应副产物对SiO2膜区刻蚀速率的抑制作用，增加大循环次数可以提升SiO2的刻蚀量。其中，所述升华处理的温度大于等于180℃，以保证充分升华排出晶圆W表面残留的刻蚀反应物和副产物。
具体的，先进行表面去除工艺S100，其中，表面去除工艺S100依次包括：表面去除步骤准备开始阶段S110，然后将晶圆W送入刻蚀工艺腔进行表面去除步骤S120，表面去除步骤S120结束后，将晶圆W取出放入升华腔加热充分升华排出晶圆W表面上的表面去除步骤产物S130，然后将除尽表面去除步骤产物的晶圆W取出放入冷却腔冷却S140，然后放入FOUP中S150静置几分钟后再进行刻蚀工艺S200，或者在真空腔中静置几分钟。静置时长不超过5分钟。从而，脱离冷却腔室静置后使一些游离于晶圆W表面的反应物或刻蚀气体进一步挥发脱离晶圆W表面，并且，脱离了冷却腔室内残存的游离成分环境，利于使晶圆W表面刻蚀气体和残留物完全析出挥发净化。静置一定时间可使SiN表面原子间化学反应应力抵消，使原子结构排布规律，提高了表面平整度，减少了SiN表面对刻蚀气体的吸附和接触面积。同时，静置所处环境可以是FOUP内或真空腔室中，由于SiN在常温下短时间内不易氧化，因此，冷却后的晶圆W可于FOUP内静置几分钟而不会再次生成氧化变性层。
表面去除工艺S100结束后，进行刻蚀工艺S200。刻蚀工艺S200依次包括：刻蚀准备阶段S210，然后将晶圆W送入刻蚀工艺腔进行刻蚀S220，刻蚀S220结束后，将晶圆W取出放入升华腔加热充分升华排出晶圆表面上的刻蚀产物S230，然后将除尽刻蚀产物的晶圆W取出放入冷却腔冷却S240。重复S220至S240步骤，直至氧化硅膜刻蚀量满足目标刻蚀量，然后放入FOUP中结束S250。
其中，重复S220至S240步骤相比于直接在工艺腔中升华吹扫可以进一步充分升华排出反应副产物，使晶圆W表面的反应副产物得以除尽，避免因反应副产物的沉积导致可是速率的下降以及刻蚀SiO2/SiN去除选择比的降低。
在一些实施例中，可以简化上述工序，如图6所示，表面去除步骤S100’与刻蚀步骤S200’衔接进行：表面去除步骤S120结束后，经过升华S130和冷却处理S140后，直接进行刻蚀工艺S200’，不再出整体刻蚀系统，不进入Foup。此时需要强化表面去除步骤工艺S100’的升华处理步工艺S130，保证表面去除步骤副产物处理干净，否则会影响SiN的刻蚀。
示例2给出了不同刻蚀衔接步骤的SiO2/SiN选择比实验对照，从中可以看出，表面去除步骤与刻蚀步骤分开进行，即将冷却腔冷却S140后的晶圆W取出脱离整个系统然后放入FOUP中或者在真空腔中静置几分钟，与直接将冷却腔冷却S140后的晶圆W放入刻蚀工艺S200中刻蚀相比，选择比有明显提升。
在一些实施例中，为了精确掌握晶圆W表面上的表面变性层厚度，从而精准控制与可是循环次数和单步时间步长，表面去除步骤准备开始阶段S110中，先检测所述晶圆表面上的表面变性层厚度，以基于所述表面变性层厚度确定所述表面去除步骤的循环次数。从而针对性的实施所述表面去除步骤，保证除尽表面变性层的同时，避免过度刻蚀。
特别的，当检测到所述表面变性层厚度为零时，所述表面去除步骤的循环次数为零，即跳过表面去除步骤工艺中的S120至S150，直接进入刻蚀工艺S200。从而在确保没有表面变性层影响高选择比刻蚀的同时，简化工艺，提升效率。
在一些实施例中，刻蚀准备阶段S210包括对晶圆W表面上的表面变性层厚度的再次检测，以确保在进入刻蚀S220之前，晶圆W表面上没有氧化变性层，以确保高选择比的实现。
在一些实施例中，刻蚀反应与固态生成物的升华在同一个腔室中实现，即刻蚀量的提升通过增加刻蚀与吹扫的循环次数来实现，实际工艺时，仅增加自动化工艺配方(recipe)中的循环次数即可，晶圆不需要频繁进出工艺腔室。也可以将刻上述两个步骤在分别在刻蚀腔与升华腔中分开完成，实际工艺时，晶圆需要反复在两个腔室中循环。此外，还可以将上述两种方法结合起来。分腔处理有利于使晶圆脱离原反应环境氛围，避免原腔室游离的刻蚀气体和反应副产物在晶圆表面上二次沉降以及抑制晶圆表面的上述成分的升华排净。
在一些实施例中，对刻蚀工艺参数进行改进，降低刻蚀气体供气压力、降低NH3气体比例等方式将刻蚀步骤的初始刻蚀速率降低后，同样可以用于表面去除步骤工艺。
在一些实施例中，刻蚀步的单步刻蚀时间在满足单步刻蚀时间不小于SiO2膜刻蚀孕育时间的情况下，所述单步刻蚀时间相对于SiN膜刻蚀孕育时间更接近SiO2膜刻蚀孕育时间，从而保障高SiO2/SiN选择比的实现。即SiO2膜刻蚀孕育时间≤第一刻蚀时长＜所述第二刻蚀时长<<SiN膜刻蚀孕育时间。如示例3所示，在满足单步刻蚀时间不小于SiO2膜刻蚀孕育时间的情况下，单步刻蚀时间远小于SiN膜刻蚀孕育时间可以进一步避免由吹扫不及时不充分导致的刻蚀气体和刻蚀反应产物附着在晶圆W表面的时间延长至接近甚至超过SiN膜刻蚀孕育时间，从而，单步刻蚀时间越小，越能够为吹扫提供响应时间，从而，在接近甚至超过SiN膜刻蚀孕育时间之前，除尽刻蚀气体和刻蚀反应产物，避免发生对SiN膜的刻蚀。且单步刻蚀时间较长会使刻蚀反应产物过多地附着沉积在晶圆W表面，造成升华吹扫除尽困难，从而导致进一步吸附刻蚀气体，对SiN膜造成刻蚀。由此，单步刻蚀时间相对于SiN膜刻蚀孕育时间更接近SiO2膜刻蚀孕育时间，可以保障高SiO2/SiN选择比的实现。
为满足上述刻蚀方法的实施例的工艺要求，本发明提出了一种刻蚀装置，用于在形成于晶圆W表面上的氮化硅膜和氧化硅膜之间选择性地蚀刻氧化硅膜，如图7所示，包括：工艺腔210，所述工艺腔210包括气体供应单元和基座240，所述气体供应单元依次包括供气气路、匀流腔220和气体分配盘230，供气气路依次包括气源段和预混段，所述气源段分别输出供应单一气源并在交汇于预混段中预混。具体的，气源段包括HF气源311、N2气源312和NH3气源313，以及分别控制上述气源的第一质量流量控制器321、第二质量流量控制器322、第三质量流量控制器323和第四质量流量控制器324。第一质量流量控制器321控制HF气源311的供气量，第四质量流量控制器324控制NH3气源313的供气量，N2气源312具有两路气路出口，分别由第二质量流量控制器322和第三质量流量控制器323控制。第一质量流量控制器321和第二质量流量控制器322所控气路由第一汇合点331汇合，第三质量流量控制器323和第四质量流量控制器324所控气路由第二汇合点332汇合，第一汇合点331所在气路与第二汇合点332所在气路由第三汇合点333并通入匀流腔220中，然后在匀流腔220中充分混合。之后，混合后的气体由单一气体分配盘230喷到晶圆W待处理表面上，匀流腔220可使通入气体在匀流腔220中充分混合后再经由气体分配盘230喷出去，从而可有效提高刻蚀效率。汇合点提前后，可以确保流出气体分配盘230表面的气体中具有较高浓度的NH4F。由于HN4F低温下为固态，故，需要将气体分配盘230的加热至120度以上。
在一些实施例中，本发明将基座240设置高温加热装置，基座240温度提升至120度甚至更高，确保反应生成的固态产物会可快速升华而脱离晶圆W表面，防止其阻碍刻蚀剂在晶圆W表面的吸附。并且，将基座240设置为可升降基座，同时对工艺腔210进行缩小化处理，去除腔室中的适配器，通过腔室210与基座240的升降配合，尽量缩小晶圆W表面与气体分配盘230间的空间体积。这有助于刻蚀气体的快速排除，避免因残气滞留时间过长，超出SiN的刻蚀孕育时间(incubation time)，造成对SiN的刻蚀，影响选择比的提升。
在一些实施例中，所述供气气路依次包括气源段和预混段，所述气源段分别输出供应单一气源并在交汇于预混段中预混。在预混段中进行预混进一步提高了刻蚀反应气体的预混效果，提高刻蚀效率。
在一些实施例中，所述气体供应单元和基座设有加热装置，以使刻蚀工艺温度不小于120℃。一方面防止预混生成的NH4F因温度低而凝结堵塞供气道，另一方面，可以加速晶圆表面的反应产物的升华速率，提高刻蚀速率的同时，避免了反应产物的沉积导致的选择比的下降。
根据本发明实施例的另一个方面，提供一种空气隙型介电层，采用上述刻蚀方法制备，从而获得的空气隙型介电层具有高选择比。
根据本发明实施例的另一个方面，提供一种动态随机存取存储器，包括上述空气隙型介电层，以使动态随机存取存储器的性能提升。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的。上述刻蚀方法如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random AccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
效果示例
现在，将描述各种示例以验证本发明公开的实施例的效果。
示例1：
针对于有表面氧化变性层的情况，如表2所示，本发明将样片c和d分别进行两种刻蚀方法的对比，其中c进行表面去除步骤+刻蚀步骤，d仅进行刻蚀步骤。两样品的SiO2刻蚀量基本相当，SIN的刻蚀量存在明显差异。由此说明，表面去除步骤工艺可显著提升整体刻蚀选择比。
表2不同刻蚀工艺步骤的SiO2/SiN选择比实验对照表
样品 SiO<sub>2</sub>刻蚀量 SiN刻蚀量 SiO<sub>2</sub>/SiN选择比
c-(表面去除步骤+刻蚀步骤) 1869.6 9.0 207.8
d-(仅刻蚀步骤) 1874.5 51.0 36.6
示例2：
对于表面去除步骤和刻蚀步骤之间的衔接步骤对比，如表3所示。
表3不同刻蚀衔接步骤的SiO2/SiN选择比实验对照表
样品 SiO<sub>2</sub>刻蚀量 SiN刻蚀量 SiO<sub>2</sub>/SiN选择比
e-(表面去除步骤与刻蚀步骤分开进行) 2277.2 10.7 229.2
f-(表面去除步骤与刻蚀步骤连续进行) 2445.4 117.6 19.4
由此可以得出，优选的，表面去除步骤与刻蚀步骤分开进行。即表面去除步骤工艺完成后，晶圆需要进行充分的加热处理，将表面生成的反应副产物排除干净后，方可进行后续的刻蚀工艺。通常做法是表面去除步骤工艺结束后，晶圆传输至升华腔室进行充分的升华，然后再传输至工艺腔进行刻蚀工艺。而不在工艺腔室先后一次性的完成表面去除步骤和刻蚀工艺。表3的对比试验说明了表面去除步骤与刻蚀步骤分开进行，可避免SiN刻蚀量的大幅增加，从而提高选择比。
示例3：
针对于无表面氧化变性层的情况，采用上述方式，经过实验测试，本发明绘制出在120℃基座温度下，某工艺条件SiO2和SiN刻蚀量随刻蚀时间的变化曲线，如图8所示。由图可知，SiO2和SiN刻蚀量开始明显增加的刻蚀时间点分别为1->2s和5->6s，由此推断该条件下，SiN的incubation time约为5～6s，SiO2的incubation time约为1～2s。同时测试出，SiN未刻蚀前提下的SiO2最大刻蚀量约为
Figure BDA0002261591330000161
需要说明的是，不同的工艺参数(如压力、气体流量、温度等)，incubation time是不同的，以此方法能实现的SiO2/SiN的选择比也是不同的。图8是在120℃、8torr、20HF、100NH3、450N2条件下获得的实验数据。
鉴于以上实验结果，本发明通过单步刻蚀时间与循环次数等参数的细化调试，在SiO2刻蚀量高于
Figure BDA0002261591330000162
的情况下，获得了不低于500：1的选择比，部分工艺的选择比数据甚至达1000:1，明显高于常规的氨气催化工艺。
通过表4可得出，在满足单步刻蚀时间不小于SiO2膜刻蚀孕育时间的情况下，单步刻蚀时间越小，SiO2/SiN选择比越高，本发明分析得出，在满足单步刻蚀时间不小于SiO2膜刻蚀孕育时间的情况下，单步刻蚀时间远小于SiN膜刻蚀孕育时间可以进一步避免由吹扫不及时不充分导致的刻蚀气体和刻蚀反应产物附着在晶圆W表面的时间延长至接近甚至超过SiN膜刻蚀孕育时间，从而，单步刻蚀时间越小，越能够为吹扫提供响应时间，从而，在接近甚至超过SiN膜刻蚀孕育时间之前，除尽刻蚀气体和刻蚀反应产物，避免发生对SiN膜的刻蚀。且单步刻蚀时间较长会使刻蚀反应产物过多地附着沉积在晶圆W表面，造成升华吹扫除尽困难，从而导致进一步吸附刻蚀气体，对SiN膜造成刻蚀。
因此，优选的，单步刻蚀时间相对于SiN膜刻蚀孕育时间更接近SiO2膜刻蚀孕育时间，从而保障高SiO2/SiN选择比的实现。
表4不同单步刻蚀时间与循环次数的SiO2/SiN选择比实验对照表
工艺 刻蚀时间 循环次数 SiO<sub>2</sub>刻蚀量 SiN刻蚀量 SiO<sub>2</sub>/SiN选择比
1 6s 180 1615.5 2.4 673.1
2 4s 320 1942.6 2.0 986.1
3 3s 300 1563.6 1.3 1193.6
虽然，上文中已经用一般性说明及具体实施例对本发明作了详尽的描述，在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。

Claims (20)

1.一种刻蚀方法，用于在形成于晶圆表面上间隔分布的氮化硅膜区和氧化硅膜区之间选择性地蚀刻所述氧化硅膜区，其特征在于，包括：
表面去除步骤：以第一刻蚀速率刻蚀所述氧化硅膜区，并清除覆于所述氮化硅膜区表面上的表面变性层；以及
刻蚀步骤：以第二刻蚀速率选择性地刻蚀所述氧化硅膜区，
其中，所述第一刻蚀速率小于所述第二刻蚀速率。
2.如权利要求1所述的刻蚀方法，其特征在于，
所述表面去除步骤包括：
第一刻蚀步：在第一预定压力下以及第一刻蚀时长内，以刻蚀气体刻蚀所述晶圆表面，以及
第一吹扫步：保持所述第一预定压力，在第一吹扫时长内，以吹扫气体吹扫所述晶圆，并且
重复循环所述第一刻蚀步和所述第一吹扫步，直至清除所述表面变性层为止。
3.如权利要求2所述的刻蚀方法，其特征在于，
所述刻蚀步骤包括：
第二刻蚀步：在第二预定压力下以及第二刻蚀时长内，以刻蚀气体选择性地刻蚀所述氧化硅膜区，以及
第二吹扫步：保持所述第二预定压力，在所述第二刻蚀步后，在第二吹扫时长内，以所述吹扫气体吹扫所述晶圆，并且
重复循环所述第二刻蚀步和第二吹扫步，直至达到所述氧化硅膜区的目标刻蚀量。
4.如权利要求3所述的刻蚀方法，其特征在于，所述第一预定压力小于所述第二预定压力。
5.如权利要求4所述的刻蚀方法，其特征在于，所述第一预定压力范围为1～3Torr；所述第二预定压力范围为5～10Torr。
6.如权利要求3所述的刻蚀方法，其特征在于，
所述第一刻蚀时长小于所述第二刻蚀时长。
7.如权利要求6所述的刻蚀方法，其特征在于，
所述第一刻蚀时长范围为1～3s；
所述第二刻蚀时长范围为1～5s。
8.如权利要求3所述的刻蚀方法，其特征在于，
所述刻蚀气体包括第一组分气体和第二组分气体，其中，所述第一组分气体为氟化氢气体，所述第二组分气体为氨气。
9.如权利要求8所述的刻蚀方法，其特征在于，所述第二吹扫步，还包括，保持所述第二预定压力，在第二吹扫时长内，以所述第二组分气体吹扫所述晶圆。
10.如权利要求2所述的刻蚀方法，其特征在于，
所述吹扫气体包含惰性气体中的至少一种。
11.如权利要求8所述的刻蚀方法，其特征在于，
在所述表面去除步骤中，所述第一组分气体以第一流量供应；
在所述刻蚀步骤中，所述第一组分气体以第二流量供应；
其中，所述第一流量大于所述第二流量。
12.如权利要求1所述的刻蚀方法，其特征在于，
所述表面去除步骤和所述刻蚀步骤的工艺温度均不小于120℃。
13.如权利要求1-12任一项所述的刻蚀方法，其特征在于，
在所述表面去除步骤和所述刻蚀步骤之间还包括，对所述晶圆进行加热升华处理，并在所述升华处理之后冷却至室温。
14.如权利要求13所述的刻蚀方法，其特征在于，所述升华处理的温度大于等于180℃。
15.如权利要求13所述的刻蚀方法，其特征在于，
在所述刻蚀步骤之前还包括，将升华冷却后的所述晶圆取出并静置一定时间。
16.如权利要求2-11任一项所述的刻蚀方法，其特征在于，
在所述表面去除步骤之前，还包括，检测所述晶圆表面上的表面变性层厚度，以基于所述表面变性层厚度确定所述第一刻蚀步和所述第一吹扫步的循环次数。
17.如权利要求3所述的刻蚀方法，其特征在于，所述第二刻蚀步中的总气流量与所述第二吹扫步中的总气流量相同。
18.如权利要求1所述的刻蚀方法，其特征在于，所述表面变性层至少由硅、氮和氧三种元素组成。
19.一种空气隙型介电层，其特征在于，采用如权利要求1-18任一所述的刻蚀方法制备。
20.一种动态随机存取存储器，其特征在于包括如权利要求19所述的空气隙型介电层。
CN201911073150.4A 2019-11-05 2019-11-05 一种刻蚀方法、空气隙型介电层及动态随机存取存储器 Active CN110993499B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201911073150.4A CN110993499B (zh) 2019-11-05 2019-11-05 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
US17/769,841 US11948805B2 (en) 2019-11-05 2020-10-26 Etching method, air-gap dielectric layer, and dynamic random-access memory
KR1020227012177A KR102532136B1 (ko) 2019-11-05 2020-10-26 에칭 방법, 에어갭형 유전층 및 동적 랜덤 액세스 메모리
JP2022523221A JP7352732B2 (ja) 2019-11-05 2020-10-26 エッチング方法、空隙誘電体層、及びダイナミックランダムアクセスメモリ
PCT/CN2020/123648 WO2021088670A1 (zh) 2019-11-05 2020-10-26 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
TW109137648A TWI760908B (zh) 2019-11-05 2020-10-29 蝕刻方法、空氣隙型介電層及動態隨機存取存儲器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911073150.4A CN110993499B (zh) 2019-11-05 2019-11-05 一种刻蚀方法、空气隙型介电层及动态随机存取存储器

Publications (2)

Publication Number Publication Date
CN110993499A true CN110993499A (zh) 2020-04-10
CN110993499B CN110993499B (zh) 2022-08-16

Family

ID=70083502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911073150.4A Active CN110993499B (zh) 2019-11-05 2019-11-05 一种刻蚀方法、空气隙型介电层及动态随机存取存储器

Country Status (6)

Country Link
US (1) US11948805B2 (zh)
JP (1) JP7352732B2 (zh)
KR (1) KR102532136B1 (zh)
CN (1) CN110993499B (zh)
TW (1) TWI760908B (zh)
WO (1) WO2021088670A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021088670A1 (zh) * 2019-11-05 2021-05-14 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373878B2 (en) * 2020-07-16 2022-06-28 Taiwan Semiconductor Manufacturing Company Ltd. Technique for semiconductor manufacturing
TWI779882B (zh) * 2021-10-15 2022-10-01 南亞科技股份有限公司 製造半導體裝置的方法

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399533A (ja) * 1986-05-31 1988-04-30 Toshiba Corp シリコン窒化膜のドライエツチング方法及びドライエツチング装置
CN1378244A (zh) * 2001-03-30 2002-11-06 华邦电子股份有限公司 自动对准接触窗开口的制造方法
US20040087179A1 (en) * 2002-10-30 2004-05-06 Asm Japan K.K. Method for forming integrated dielectric layers
CN101180722A (zh) * 2005-04-14 2008-05-14 Nxp股份有限公司 半导体器件及其制造方法
CN102856191A (zh) * 2011-06-30 2013-01-02 株式会社日立高新技术 等离子处理方法
CN103456694A (zh) * 2012-05-31 2013-12-18 爱思开海力士有限公司 具有气隙的半导体器件及其制造方法
TW201519299A (zh) * 2013-08-20 2015-05-16 Applied Materials Inc 利用主要蝕刻及循環蝕刻製程之組合在材料層中形成特徵之方法
CN104641455A (zh) * 2012-09-18 2015-05-20 应用材料公司 自由基成分的氧化物蚀刻
CN104851794A (zh) * 2014-02-19 2015-08-19 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
CN105122432A (zh) * 2013-04-19 2015-12-02 东京毅力科创株式会社 蚀刻方法
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN105405867A (zh) * 2014-09-08 2016-03-16 英飞凌科技股份有限公司 形成具有隐埋腔和介电支持结构的半导体衬底的方法
US20160247691A1 (en) * 2015-02-24 2016-08-25 Tokyo Electron Limited Etching method
CN106133883A (zh) * 2014-03-14 2016-11-16 应用材料公司 使用气体分配板热的温度跃升
CN107706192A (zh) * 2017-08-22 2018-02-16 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构
CN108352303A (zh) * 2015-11-20 2018-07-31 应用材料公司 氧化硅的自对准遮蔽
CN108885996A (zh) * 2016-04-01 2018-11-23 Tes股份有限公司 氧化硅膜的选择性蚀刻方法
CN109841572A (zh) * 2017-11-27 2019-06-04 三星电子株式会社 制造半导体器件的方法
CN109962158A (zh) * 2017-12-22 2019-07-02 中电海康集团有限公司 一种小尺寸磁性随机存储器的制作方法
US10361092B1 (en) * 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130156A (en) 1998-04-01 2000-10-10 Texas Instruments Incorporated Variable doping of metal plugs for enhanced reliability
JPH11340322A (ja) * 1998-05-21 1999-12-10 Sony Corp 半導体装置およびその製造方法
US6225234B1 (en) * 2000-03-30 2001-05-01 Lam Research Corporation In situ and ex situ hardmask process for STI with oxide collar application
JP3586678B2 (ja) * 2002-04-12 2004-11-10 エルピーダメモリ株式会社 エッチング方法
JP2006019442A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd ドライエッチング装置および半導体装置の製造方法
JP4447419B2 (ja) * 2004-09-29 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4509842B2 (ja) * 2005-03-30 2010-07-21 東京エレクトロン株式会社 エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体
US8026180B2 (en) * 2007-07-12 2011-09-27 Micron Technology, Inc. Methods of modifying oxide spacers
JP4638550B2 (ja) * 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP2011233878A (ja) * 2010-04-09 2011-11-17 Elpida Memory Inc 半導体装置の製造方法
US9034770B2 (en) * 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
KR20140083737A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9023719B2 (en) * 2013-09-17 2015-05-05 Sandisk Technologies Inc. High aspect ratio memory hole channel contact formation
JP6400361B2 (ja) * 2014-07-16 2018-10-03 東京エレクトロン株式会社 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法
JP2016025195A (ja) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
US9613822B2 (en) * 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
JP6521848B2 (ja) * 2015-01-16 2019-05-29 東京エレクトロン株式会社 エッチング方法
US9564341B1 (en) 2015-08-04 2017-02-07 Applied Materials, Inc. Gas-phase silicon oxide selective etch
JP2017152531A (ja) * 2016-02-24 2017-08-31 東京エレクトロン株式会社 基板処理方法
JP6747846B2 (ja) * 2016-03-30 2020-08-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理システムおよびプログラム
JP6592400B2 (ja) * 2016-05-19 2019-10-16 東京エレクトロン株式会社 エッチング方法
JP6550029B2 (ja) * 2016-09-28 2019-07-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、ノズル基部および半導体装置の製造方法
JP6560704B2 (ja) * 2017-03-14 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法および基板処理装置
CN109216383A (zh) * 2017-07-07 2019-01-15 联华电子股份有限公司 半导体存储装置的形成方法
US10410878B2 (en) * 2017-10-31 2019-09-10 American Air Liquide, Inc. Hydrofluorocarbons containing —NH2 functional group for 3D NAND and DRAM applications
CN110071040B (zh) * 2018-01-22 2024-04-09 东京毅力科创株式会社 蚀刻方法
CN110993499B (zh) * 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399533A (ja) * 1986-05-31 1988-04-30 Toshiba Corp シリコン窒化膜のドライエツチング方法及びドライエツチング装置
CN1378244A (zh) * 2001-03-30 2002-11-06 华邦电子股份有限公司 自动对准接触窗开口的制造方法
US20040087179A1 (en) * 2002-10-30 2004-05-06 Asm Japan K.K. Method for forming integrated dielectric layers
CN101180722A (zh) * 2005-04-14 2008-05-14 Nxp股份有限公司 半导体器件及其制造方法
CN102856191A (zh) * 2011-06-30 2013-01-02 株式会社日立高新技术 等离子处理方法
CN103456694A (zh) * 2012-05-31 2013-12-18 爱思开海力士有限公司 具有气隙的半导体器件及其制造方法
CN104641455A (zh) * 2012-09-18 2015-05-20 应用材料公司 自由基成分的氧化物蚀刻
CN105122432A (zh) * 2013-04-19 2015-12-02 东京毅力科创株式会社 蚀刻方法
TW201519299A (zh) * 2013-08-20 2015-05-16 Applied Materials Inc 利用主要蝕刻及循環蝕刻製程之組合在材料層中形成特徵之方法
CN104851794A (zh) * 2014-02-19 2015-08-19 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
CN106133883A (zh) * 2014-03-14 2016-11-16 应用材料公司 使用气体分配板热的温度跃升
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN105405867A (zh) * 2014-09-08 2016-03-16 英飞凌科技股份有限公司 形成具有隐埋腔和介电支持结构的半导体衬底的方法
US20160247691A1 (en) * 2015-02-24 2016-08-25 Tokyo Electron Limited Etching method
CN105914144A (zh) * 2015-02-24 2016-08-31 东京毅力科创株式会社 蚀刻方法
CN108352303A (zh) * 2015-11-20 2018-07-31 应用材料公司 氧化硅的自对准遮蔽
CN108885996A (zh) * 2016-04-01 2018-11-23 Tes股份有限公司 氧化硅膜的选择性蚀刻方法
CN107706192A (zh) * 2017-08-22 2018-02-16 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构
CN109841572A (zh) * 2017-11-27 2019-06-04 三星电子株式会社 制造半导体器件的方法
CN109962158A (zh) * 2017-12-22 2019-07-02 中电海康集团有限公司 一种小尺寸磁性随机存储器的制作方法
US10361092B1 (en) * 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
曲鹏程等: "氮化硅等离子体刻蚀工艺研究", 《电子科技》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021088670A1 (zh) * 2019-11-05 2021-05-14 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
US11948805B2 (en) 2019-11-05 2024-04-02 Beijing Naura Microelectronics Equipment Co., Ltd. Etching method, air-gap dielectric layer, and dynamic random-access memory

Also Published As

Publication number Publication date
JP2022554086A (ja) 2022-12-28
JP7352732B2 (ja) 2023-09-28
KR20220049616A (ko) 2022-04-21
TWI760908B (zh) 2022-04-11
KR102532136B1 (ko) 2023-05-12
US11948805B2 (en) 2024-04-02
WO2021088670A1 (zh) 2021-05-14
CN110993499B (zh) 2022-08-16
TW202119498A (zh) 2021-05-16
US20220375762A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
CN110993499B (zh) 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
US8846546B2 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus and recording medium
JP4890025B2 (ja) エッチング方法及び記録媒体
US10153172B2 (en) Etching method and recording medium
JP5809144B2 (ja) 基板処理方法および基板処理装置
US8124536B2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
US11626290B2 (en) Method, device, and system for etching silicon oxide film
JP2007067119A (ja) 半導体製造装置
JP2009094307A (ja) エッチング方法及び記録媒体
US20220157616A1 (en) Substrate processing method and substrate processing system
US9466507B2 (en) Etching method, and recording medium
US20210358772A1 (en) Etching method and etching apparatus
CN111009459B (zh) 含氟残留物去除方法、刻蚀方法和氧化层清洗方法
JP2007046105A (ja) レニウム系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
US11887861B2 (en) Substrate processing method and substrate processing apparatus
US20200048134A1 (en) Method and apparatus for processing oxygen-containing workpiece
JP2007201507A (ja) 基板処理方法および基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant