JP6747846B2 - 半導体装置の製造方法、基板処理システムおよびプログラム - Google Patents
半導体装置の製造方法、基板処理システムおよびプログラム Download PDFInfo
- Publication number
- JP6747846B2 JP6747846B2 JP2016068477A JP2016068477A JP6747846B2 JP 6747846 B2 JP6747846 B2 JP 6747846B2 JP 2016068477 A JP2016068477 A JP 2016068477A JP 2016068477 A JP2016068477 A JP 2016068477A JP 6747846 B2 JP6747846 B2 JP 6747846B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- pattern
- etching rate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
基板上に形成されたハードマスク上に、第1のエッチングレートを有する第1の膜を形成する工程と、
前記第1の膜を加工して形成された第1のパターンに対して、等方性プラズマを照射して前記第1のパターンを構成する第1の膜を、前記第1のエッチングレートより遅い第2のエッチングレートを有する第2の膜へ改質する工程と、
前記第2の膜および前記ハードマスク上に、前記第2のエッチングレートより速い第3のエッチングレートを有する第3の膜を形成する工程と、
前記第3の膜の上に、前記第1のエッチングレートおよび第3のエッチングレートより遅い第4のエッチングレートを有する第4の膜を形成する工程と、
前記基板の表面を平坦化する工程と、
前記平坦化した基板に対して異方性プラズマを照射して、前記第1の膜および前記第3の膜を除去して、前記第2の膜および前記第4の膜から構成され、前記第1のパターン小さいピッチを有する第2のパターンを形成する工程と、
前記第2のパターンをマスクとして、ハードマスクを加工する工程と、
を有する技術が提供される。
以下、本発明の第1の実施形態について説明する。本実施形態では、半導体装置(デバイス)の製造工程の一工程である基板処理工程を行うため、以下に示す一連の基板処理装置により構成される基板処理システムが提供される。すなわち、当該基板処理システムには、(a)基板としてのウエハ200上に膜を形成するのに使用される膜形成装置(図1,2を参照)、(b)ウエハ200に対してプラズマ処理を行うために使用されるプラズマ処理装置600(図3,4を参照)、(c)ウエハ200上に形成された膜の形状を加工するエッチング装置、(d)膜が形成されたウエハ200上にマスクを形成する一連の装置(レジスト塗布装置、ベーキング処理装置、露光装置、現像装置)、(e)ウエハ200の表面を平坦化する平坦化装置、(f)ウエハ200上のマスクを除去するアッシング装置、が含まれる。以下では、特に、膜形成装置とプラズマ処理装置について、詳細に説明する。
図1に示すように、処理炉202は加熱機構(温度調整部)としてのヒータ207を有する。ヒータ207は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ207は、ガスを熱で活性化(励起)させる活性化機構(励起部)としても機能する。
次に、図1を参照して、上述のプラズマ処理装置600について詳細に説明する。プラズマ処理装置600は、ウエハ200をプラズマ処理する処理炉602を備えている。そして、処理炉602は、少なくとも、処理室601を構成する処理容器603と、サセプタ617と、ゲートバルブ644と、シャワーヘッド636と、ガス排気口635と、共振コイル212と、を含む。
図5に示すように、制御部(制御手段)であるコントローラ121は、CPU(Central Processing Unit)121a、RAM(Random Access Memory)121b、記憶装置121c、I/Oポート121dを備えたコンピュータとして構成されている。RAM121b、記憶装置121c、I/Oポート121dは、内部バス121eを介して、CPU121aとデータ交換可能なように構成されている。コントローラ121には、例えばタッチパネル等として構成された入出力装置122が接続されている。
上述の基板処理システムを用いて、半導体装置の製造工程の一工程として、基板上に微細パターンを形成する例について、図7を用いて説明する。以下の説明において、基板処理システムを構成する各部の動作はコントローラ121により制御される。
上述の膜形成処理装置を用いて、ウエハ200上に形成されたハードマスク902上に、第1のエッチングレートを有する低密度の膜として、低密度SiN膜を形成する例について説明する(図7(a))。後述するように、低温で成膜処理を行うことにより、低密度の膜を形成することができる。原料ガスと反応ガスを互いに混合しないよう交互に供給して膜を形成する際、反応ガスをプラズマ励起して用いることにより、低温でSiN膜を形成することが可能となる。
複数枚のウエハ200がボート217に装填されると、シャッタ開閉機構115sによりシャッタ219sが移動させられて、マニホールド209の下端開口が開放される。その後、図1に示すように、複数枚のウエハ200を支持したボート217が、ボートエレベータ115によって持ち上げられて処理室201内へ搬入される。この状態で、シールキャップ219は、Oリング220bを介してマニホールド209の下端をシールした状態となる。
処理室201内、すなわち、ウエハ200が存在する空間が所望の圧力(真空度)となるように、真空ポンプ246によって真空排気(減圧排気)される。この際、処理室201内の圧力は圧力センサ245で測定され、この測定された圧力情報に基づきAPCバルブ244がフィードバック制御される。真空ポンプ246は、少なくともウエハ200に対する処理が終了するまでの間は常時作動させた状態を維持する。また、処理室201内のウエハ200が所望の温度となるように、ヒータ207によって加熱される。この際、処理室201内が所望の温度分布となるように、温度センサ263が検出した温度情報に基づきヒータ207への通電具合がフィードバック制御される。ヒータ207による処理室201内の加熱は、少なくともウエハ200に対する処理が終了するまでの間は継続して行われる。また、回転機構267によるボート217およびウエハ200の回転を開始する。回転機構267によるボート217およびウエハ200の回転は、少なくとも、ウエハ200に対する処理が終了するまでの間は継続して行われる。
その後、次の2つのステップ、すなわち、ステップ1,2を順次実施する。
このステップでは、処理室201内のウエハ200に対してHCDSガスを供給して排気する。バルブ243aを開き、ガス供給管232a内へHCDSガスを流す。HCDSガスは、MFC241aにより流量調整され、ノズル249aを介して処理室201内へ供給され、排気管231から排気される。このとき同時にバルブ243c,247cを開き、ガス供給管232c内へN2ガスを流す。N2ガスは、MFC241cにより流量調整され、HCDSガスと一緒に処理室201内へ供給され、排気管231から排気される。また、バッファ室237内へのHCDSガスの侵入を防止するため、バルブ243d,247dを開き、ガス供給管232d内へN2ガスを流す。N2ガスは、ガス供給管232b、ノズル249b、バッファ室237を介して処理室201内へ供給され、排気管231から排気される。
ステップ1が終了した後、処理室201内のウエハ200に対し、プラズマ励起させたNH3ガスを供給し排気する。このステップでは、バルブ243b,243c,247c,243d,247dの開閉制御を、ステップ1におけるバルブ243a,243c,247c,243d,247dの開閉制御と同様の手順で行う。NH3ガスは、MFC241bにより流量調整され、ノズル249b、バッファ室237を介して処理室201内へ供給され、排気管231から排気される。
上述したステップ1,2を非同時に、すなわち、同期させることなく、HCDSガスとNH3ガスとが互いに混合しないよう交互に行うサイクルを所定回数(n回)行うことにより、ハードマスク902が形成されたウエハ200上に、低密度SiN膜が形成される。このサイクルは、複数回繰り返すのが好ましい。
成膜ステップが終了したら、ガス供給管232c,232dのそれぞれからN2ガスを処理室201内へ供給し、排気管231から排気する。N2ガスはパージガスとして作用する。これにより、処理室201内がパージされ、処理室201内に残留するガスや反応副生成物が処理室201内から除去される。その後、処理室201内の雰囲気が不活性ガスに置換され、処理室201内の圧力が大気圧(常圧)に復帰される。
その後、ボートエレベータ115によりシールキャップ219が下降され、マニホールド209の下端が開口されるとともに、処理済のウエハ200が、ボート217に支持された状態でマニホールド209の下端から反応管203の外部に搬出される。ボートアンロードの後は、シャッタ219sが移動させられ、マニホールド209の下端開口がOリング220cを介してシャッタ219sによりシールされる。処理済のウエハ200は、反応管203の外部に搬出された後、ボート217より取り出されることとなる。
次に、上述のプラズマ処理装置を用いて、低密度SiN膜からなるパターン903に対して等方的にプラズマ処理を行うことにより、低密度SiN膜を所定の膜厚だけ改質して、第2のエッチングレート(第1のエッチングレートより遅い)を有するSiN改質膜(層)904を形成する例について説明する(図7(b))。
最初に、プラズマ処理装置600の処理室601内に、ウエハ200を搬入する。具体的には、ゲートバルブ644を開き、処理室601外に設けられた搬送機構を用いて、突き上げピン666上にウエハ200を載置する。処理室601内にウエハ200を搬入したら、ゲートバルブ644を閉じて処理室601内を密閉するとともに、サセプタ617を所定の位置まで上昇させて、ウエハ200をサセプタ617の上面に配置する。
続いて、ヒータ617bに電力を供給し、ウエハ200を加熱する。ウエハ200の温度は、室温〜700℃の範囲の所定の温度とする。さらに、H2ガスを処理室601内に導入する。このとき、H2ガスの流量を所定の流量とするように、MFC651bの開度を調整する。処理室601内へ供給するH2ガスの流量は、0.01〜10slmの範囲内の所定の流量とする。処理室601内の圧力は、1〜260Paの範囲内の所定の圧力となるように調整する。圧力が260Paより高いと、プラズマが放電しない可能性がある。また圧力が1Paより少ないと、プラズマ化するための元素が少なくなり、かつ、ラジカルなものよりもイオン化したものが多くなり、プラズマダメージが高くなる可能性がある。
処理室601内へH2ガスを導入した後、共振コイル212に対して高周波電源673からRF電力を印加することにより、プラズマ生成空間601a内に誘導磁界が形成され、かかる誘導磁界で、プラズマ生成空間の共振コイル212の電気的中点に相当する高さ位置にドーナツ状の誘導プラズマが励起される。プラズマ励起されたH2ガスは解離し、水素活性種、水素イオン、等の反応種が生成される。ウエハ200上で露出し、低密度SiN膜からなるパターン903に対して、これらの活性化されたH2ガスが供給されることにより、低密度SiN膜が改質されて、第1のエッチングレートより遅い第2のエッチングレートを有するSiN改質膜(層)904が形成される。
H2プラズマ処理の終了後、バルブ652bを閉めて処理室601内へのH2ガスの供給を停止する。処理室201内の残留ガスは真空ポンプ646により排気される。
その後、バルブ652cを開けることにより、バッファ室637を介して処理室601内にN2ガスが供給され、排気管631から排気されることで、処理室601内がN2ガスでパージされる。その後、処理室601内の雰囲気がN2ガスに置換され、処理室601内の圧力が常圧に復帰される。
その後、サセプタ617をウエハ200の搬送位置まで下降させ、サセプタ617の表面から突出させたウエハ突き上げピン666上に支持されたウエハ200を、ゲートバルブ644を介して処理室601の外へ搬出する。
次に、上述の膜形成処理装置を用いて、SiN改質膜904上およびハードマスク902上に、第3のエッチングレートを有する(第2のエッチングレートより速い)膜として、SiO膜905を形成する例について説明する(図7(c))。ここでは、主に、(a)低密度SiN膜からなるパターン903の形成時と同様の点については説明を省略し、異なる点について詳細を説明する。
次に、上述の膜形成処理装置を用いて、SiO膜905上に、第4のエッチングレートを有する(第1のエッチングレート、第3のエッチングレートより遅い)膜として、高密度SiN膜906を形成する例について説明する。ここでは、主に、(a)低密度SiN膜からなるパターン903の形成時、(c)SiO膜905の形成時と同様の点については説明を省略し、異なる点について詳細を説明する。
高密度SiN膜906のパターン間に、SiO膜905を形成し、その後、CMP処理により表面を平坦化する(図7(e))。
平坦化されたウエハ200に対して、低密度SiN膜からなるパターン903およびSiO膜905が有するエッチングレートに合わせて異方性エッチングを行い、SiN改質膜904および高密度SiN膜906から構成されるパターンを形成する(図7(f))。これにより、30nmのピッチ(パターン幅:15nm、パターン間隔:15nm)を有するマスクとなるパターンが形成される。
上述の実施形態によれば、以下に示す1つまたは複数の効果が得られる。
本実施形態における基板処理のシーケンスは、図7に示す態様に限定されず、以下に示す変形例のように変更することができる。
図10に示すように、微細パターンを部分的に形成することもできる。すなわち、隣り合うパターン903の間の間隔を変えずに、パターン903の幅を微細化することにより、リソグラフィ技術では達成できない微細なピッチを含む微細パターンを形成することが可能となる。以下では、第1の実施形態と同様の点については説明を省略し、主に、異なる箇所について説明する。
図11に示すように、変形例2と同様のシーケンスにおいて、形成するエッチングレートの異なる膜の形成方法等を変えることにより、異なる幅を有するライン&スペースを形成することができる。以下では、第1の実施形態および変形例1と同様の点については、詳細を省略し、主に、異なる箇所について説明する。
次に、第1の実施形態における(b)SiN改質膜904の形成(等方性プラズマによる改質)と同様の手順で、H2ガスの代わりにO2ガスを用いて、O2プラズマにより高密度SiN膜を改質してSiON膜907を形成する。SiON膜907は、H2プラズマによる改質と同様の手順でO2プラズマによる改質を行った場合、酸化による堆積膨張により、H2プラズマを用いて得られたSiN改質膜904の厚さより、改質により得られたSiON膜907の厚さは厚くなる。例えば図11(b)のように、厚さ20nmのSiON膜907を形成した場合、隣り合うSiON膜907の間の間隔は膨張して68nmとなる。
第1の実施形態における(a)低密度SiN膜からなるパターン903の形成(成膜)と(b)SiN改質膜904の形成(等方性プラズマによる改質)を複数回繰り返して、表面を平坦化し、異方性エッチングを行ってハードマスクを加工するためのマスクを形成してもよい。具体的には、ウエハ200上に形成されたハードマスク上に、まず(a)第1のエッチングレートを有する低密度SiN膜Aからなるパターンを形成した後、(b)等方性プラズマにより低密度SiN膜を改質して第1のエッチングレートより遅い第2のエッチングレートを有するSiN改質膜Bを形成する。次に、低密度SiN膜Aの膜形成処理と同様の処理を行い、SiN改質膜Aの上およびハードマスク上に第1のエッチングレートを有する低密度SiN膜A’を形成する。さらに、SiN改質膜Bの改質処理と同様の処理を行い、低密度SiN膜A’を改質して第2のエッチングレートを有するSiN改質膜B’を形成する。さらに、低密度SiN膜Aの膜形成処理と同様の処理を行い、SiN改質膜B’のパターン間に第1のエッチングレートを有する低密度SiN膜A’’を形成する。各膜と膜との間が埋められるまでこの処理を繰り返し、その後、CMP処理により表面を平坦化する。そして、平坦化されたウエハ200に対して、異方性エッチングを行い、主にSiN改質膜B’で構成されるパターンを形成する。このパターンをマスクとしてハードマスクに対して異方性エッチングを行うことにより、ウエハ200上に微細パターンを形成することができる。本変形例によっても、第1の実施形態と同様の効果が得られる。さらに、本変形例により、膜形成の全ての成膜工程を低温化することが可能となる。また、堆積する膜は1種であるため、例えばHCDSガスとNH3ガスの2種類の処理ガスの供給により膜形成処理を行うことができるため、装置構成およびレシピを簡略化することが可能となる。さらに、エッチングレートは低密度SiN膜とSiN改質膜が有するエッチングレートの2種のみのため、マスクとしてのパターンを形成する際の異方性エッチングの工程数を減少させることが可能となる。
以下、本発明の第2の実施形態について説明する。本実施形態では、第1の実施形態で説明した基板処理システムを用いる。第1の実施形態と同様の点については詳細を省略し、主に、異なる箇所について説明する。
本実施形態では、図12に示すように、(a)ウエハ200上に形成されたハードマスク802上に、ゲルマニウム膜(Ge膜)にて、80nmのピッチのパターンとしてパターン803を形成し、(b)等方性プラズマとして(例えば等方性のO2プラズマ)を用いて、パターン803に対して等方的にプラズマ処理を行うことにより、Ge膜からなるパターン803を所定の膜厚だけ改質して、ゲルマニウム酸化膜(GeO膜)804を形成し、(c)GeO膜804上にGe膜803’を形成し、(d)Ge膜803´に対して等方性プラズマとしてO2プラズマを用いて、パターン803を所定の膜厚だけ改質して、GeO膜804を形成し、(e)例えばCMP処理により表面を平坦化し、(f)Ge膜からなるパターン803、Ge膜803’、GeO膜804が有する昇華耐性に応じて、異方性エッチングによりGeO膜を除去し、(g)Ge膜からなるパターン803、Ge膜803’をマスクとしてハードマスクに対して異方性エッチングを行うことにより、微細パターンを形成することが可能となる。
第1の実施形態と同様に、ウエハ搬入ステップ、圧力・温度調整ステップを行う。
Ge膜は下地膜に対してインキュベーションタイム(堆積開始までの時間)を要するが、シード層を形成した後にGe膜を形成することによって、インキュベーションタイムを短縮することができる。ここでは、GeH(NMe2)3ガスを用いてGeシード層を形成する。処理室201内へのGeH(NMe2)3ガスの供給と除去を順に行うサイクルを所定回数(n回、n≧1)行うことにより、ウエハ200上にGeシード層が形成される。Geシード層は、単原子層〜数原子層の薄い膜厚でよい。Geシード層は、次に成膜するGe膜と同種のものであるため、半導体デバイスの特性上、懸念される構造が生じることを抑えることが可能となる。
Geシード層が形成された後、次のステップ3,4を順次実施する。
このステップでは、処理室201内のウエハ200に対してGeH4ガスを供給して排気する。GeH4ガスを処理室201内へ供給する手順は、第1の実施形態でHCDSガスを供給して排気するステップ1と同様である。GeH4ガスのプロセス条件は、例えば次の通りとする。処理室201内の圧力を、例えば1〜2660Paの範囲内の圧力とする。MFC241aで制御するGeH4ガスの供給流量は、例えば20〜1330sccmの範囲内の流量とする。MFC241c,241dで制御するN2ガスの供給流量は、それぞれ例えば20〜1000sccmの範囲内の流量とする。GeH4ガスをウエハ200に対して供給する時間は、例えば5〜120秒の範囲内の時間とする。ヒータ207の温度は、ウエハ200の温度が、例えば300〜500℃の範囲内の温度となるような温度に設定する。これにより、ウエハ200上(1サイクル目ではGeシード層上)に第1のGe含有層が形成される。
このステップでは、処理室201内のウエハ200に対してGe2H6ガスを供給して排気する。Ge2H6ガスを処理室201内へ供給する手順は、第1の実施形態でHCDSガスを供給して排気するステップ1と同様である。Ge2H6ガスのプロセス条件は、例えば次の通りとする。処理室201内の圧力を、例えば1〜2660Paの範囲内の圧力とする。MFC241aで制御するGe2H6ガスの供給流量は、例えば20〜1330sccmの範囲内の流量とする。MFC241c,241dで制御するN2ガスの供給流量は、それぞれ例えば20〜1000sccmの範囲内の流量とする。Ge2H6ガスをウエハ200に対して供給する時間は、例えば5〜120秒の範囲内の時間とする。その他の条件はステップ3と同様である。これにより、第1のGe含有層上に第2のGe含有層が形成される。
第1の実施形態の変形例2におけるSiON膜907形成時と同様に、O2プラズマを用いてGe膜を改質する(図12(b))。H2プラズマを用いてGe膜を改質すると安定したゲルマニウム酸化膜であるGeO2が形成される。一方、O2プラズマを用いた改質では不安定なGeOが形成される。すなわち、組成によって昇華レートが異なる。本実施形態では、後述のように、GeO膜804を昇華してパターンを形成するため、O2プラズマを用いて昇華されやすい不安定なGeO膜を形成する。
上述の(a)Ge膜からなるパターン803の形成と同様の処理を行い、GeO膜上にGe膜803’を形成する(図12(c))。
上述のGeO膜804の形成と同様の処理を行い、Ge膜803’を改質してGeO膜804を形成する(図12(d))。
CMP処理によりウエハ200の表面を平坦化する(図12(e))。
平坦化されたウエハ200に対して、不活性ガス(例えば、N2ガス)を用いて300℃以上であって好ましくは400℃以上の処理温度にて熱処理(N2アニール)を行い、GeO膜804を昇華して、Ge膜からなるパターン803およびGe膜803’から構成されるパターンを形成する(図12(f))。
Ge膜からなるパターン803およびGe膜803’から構成されるパターンをマスクとして、ハードマスク802に対して異方性エッチングを行うことにより、液浸ArF露光装置での解像限界を超えるライン&スペースを形成することができる(図12(g))。
第2の実施形態によれば、以下に示す1つまたは複数の効果が得られる。
以上、本発明の実施形態について具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
201,601 処理室
Claims (6)
- 基板上に形成されたハードマスク上に、第1のエッチングレートを有する第1の膜を形成する工程と、
前記第1の膜を加工して形成された第1のパターンに対して、等方性プラズマを照射して前記第1のパターンを構成する第1の膜を、前記第1のエッチングレートより遅い第2のエッチングレートを有する第2の膜へ改質する工程と、
前記第2の膜および前記ハードマスク上に、前記第2のエッチングレートより速い第3のエッチングレートを有する第3の膜を形成する工程と、
前記第3の膜の上に、前記第1のエッチングレートおよび第3のエッチングレートより遅い第4のエッチングレートを有する第4の膜を形成する工程と、
前記基板の表面を平坦化する工程と、
前記平坦化した基板に対して異方性プラズマを照射して、前記第1の膜および前記第3の膜を除去して、前記第2の膜および前記第4の膜から構成され、前記第1のパターンより小さいピッチを有する第2のパターンを形成する工程と、
前記第2のパターンをマスクとして、ハードマスクを加工する工程と、
を有する半導体装置の製造方法。 - 前記第1の膜を形成する工程では、前記基板に対して、第1の元素を含むハロゲン系原料ガスと、第2の元素を含み、プラズマ励起された第1の反応ガスとを交互に複数回供給し排気して前記第1の膜を形成し、
前記第4の膜を形成する工程では、前記基板に対して、前記第1の元素を含むアミノシラン系原料ガスと、前記第2の元素を含み、プラズマ励起された第2の反応ガスとを交互に複数回供給し排気して前記第4の膜を形成し、
前記第1の膜と前記第4の膜とは、同じ元素組成を有し、前記第1の膜の膜密度は、前記第4の膜の膜密度より低い請求項1に記載の半導体装置の製造方法。 - 前記等方性プラズマは、等方性を有するH2プラズマであり、前記第1の膜、前記第2の膜、前記第4の膜は、同じ元素組成を有する請求項1もしくは請求項2に記載の半導体装置の製造方法。
- 基板上に形成されたハードマスク上に、第1の昇華レートを有する第1の元素を含む第1の膜を形成する工程と、
前記第1の膜を加工して形成された第1のパターンに対して、等方性を有するO2プラズマを照射して前記第1の膜を改質し、第1の昇華レートより速い第2の昇華レートを有し、前記第1の元素を含む酸化膜である第2の膜を形成する工程と、
前記第1の膜を形成する工程および前記第2の膜を形成する工程を、所定回数行う工程と、
前記基板の表面を平坦化する工程と、
前記平坦化した基板に対して熱処理を行い、前記第2の膜を昇華して、前記第1の膜から構成され、前記第1のパターンより小さいピッチを有する第2のパターンを形成する工程と、
前記第2のパターンをマスクとして、ハードマスクを加工する工程と、
を有する半導体装置の製造方法。 - 基板上に形成されたハードマスク上に、第1のエッチングレートを有する第1の膜を形成す基板処理装置と、
前記第1の膜を加工して形成された第1のパターンに対して、等方性プラズマを照射して前記第1のパターンを構成する第1の膜を、前記第1のエッチングレートより遅い第2のエッチングレートを有する第2の膜へ改質する基板処理装置と、
前記第2の膜および前記ハードマスク上に、前記第2のエッチングレートより速い第3のエッチングレートを有する第3の膜を形成する基板処理装置と、
前記第3の膜の上に、前記第1のエッチングレートおよび第3のエッチングレートより遅い第4のエッチングレートを有する第4の膜を形成する基板処理装置と、
前記基板の表面を平坦化する基板処理装置と、
前記平坦化した基板に対して異方性プラズマを照射して、前記第1の膜および前記第3の膜を除去して、前記第2の膜および前記第4の膜から構成され、前記第1のパターンより小さいピッチを有する第2のパターンを形成する基板処理装置と、
前記第2のパターンをマスクとして、ハードマスクを加工する基板処理装置と、
を有する基板処理システム。 - 基板上に形成されたハードマスク上に、第1のエッチングレートを有する第1の膜を形成する手順と、
前記第1の膜を加工して形成された第1のパターンに対して、等方性プラズマを照射して前記第1のパターンを構成する第1の膜を、前記第1のエッチングレートより遅い第2のエッチングレートを有する第2の膜へ改質する手順と、
前記第2の膜および前記ハードマスク上に、前記第2のエッチングレートより速い第3のエッチングレートを有する第3の膜を形成する手順と、
前記第3の膜の上に、前記第1のエッチングレートおよび第3のエッチングレートより遅い第4のエッチングレートを有する第4の膜を形成する手順と、
前記基板の表面を平坦化する手順と、
前記平坦化した基板に対して異方性プラズマを照射して、前記第1の膜および前記第3の膜を除去して、前記第2の膜および前記第4の膜から構成され、前記第1のパターンより小さいピッチを有する第2のパターンを形成する手順と、
前記第2のパターンをマスクとして、ハードマスクを加工する手順と、
をコンピュータに実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016068477A JP6747846B2 (ja) | 2016-03-30 | 2016-03-30 | 半導体装置の製造方法、基板処理システムおよびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016068477A JP6747846B2 (ja) | 2016-03-30 | 2016-03-30 | 半導体装置の製造方法、基板処理システムおよびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017183509A JP2017183509A (ja) | 2017-10-05 |
JP6747846B2 true JP6747846B2 (ja) | 2020-08-26 |
Family
ID=60006365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016068477A Active JP6747846B2 (ja) | 2016-03-30 | 2016-03-30 | 半導体装置の製造方法、基板処理システムおよびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6747846B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110993499B (zh) * | 2019-11-05 | 2022-08-16 | 北京北方华创微电子装备有限公司 | 一种刻蚀方法、空气隙型介电层及动态随机存取存储器 |
WO2023181242A1 (ja) * | 2022-03-24 | 2023-09-28 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理装置及びプログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3317582B2 (ja) * | 1994-06-01 | 2002-08-26 | 菱電セミコンダクタシステムエンジニアリング株式会社 | 微細パターンの形成方法 |
US20020182893A1 (en) * | 2001-06-05 | 2002-12-05 | International Business Machines Corporation | Oxidation of silicon nitride films in semiconductor devices |
JP2014022656A (ja) * | 2012-07-20 | 2014-02-03 | Ps4 Luxco S A R L | パターン形成方法およびそれを用いた半導体装置の製造方法 |
JP5871844B2 (ja) * | 2013-03-06 | 2016-03-01 | 東京エレクトロン株式会社 | 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム |
-
2016
- 2016-03-30 JP JP2016068477A patent/JP6747846B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017183509A (ja) | 2017-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6778144B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
US9171734B1 (en) | Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium | |
CN108257842B (zh) | 衬底处理装置、半导体器件的制造方法及记录介质 | |
JP6842988B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
KR102227965B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
TWI789573B (zh) | 半導體裝置之製造方法、基板處理裝置及記錄媒體 | |
KR20180106897A (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
KR20150105218A (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 및 기록 매체 | |
US20210202213A1 (en) | Substrate processing apparatus, method of manufacturing semiconductor device, and plasma generator | |
JP6747846B2 (ja) | 半導体装置の製造方法、基板処理システムおよびプログラム | |
US20230197408A1 (en) | Substrate processing apparatus, method of manufacturing semiconductor device and plasma generating apparatus | |
WO2022138599A1 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
JP7431210B2 (ja) | 基板処理装置、プラズマ生成装置、半導体装置の製造方法、プラズマ生成方法及びプログラム | |
JPWO2019039127A1 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
WO2022054855A1 (ja) | 基板処理装置、半導体装置の製造方法及びプログラム | |
WO2022201242A1 (ja) | 電極、基板処理装置、半導体装置の製造方法およびプログラム | |
WO2023112387A1 (ja) | 成膜方法、半導体装置の製造方法、成膜装置、およびプログラム | |
WO2023047497A1 (ja) | 基板処理装置、プラズマ生成装置、半導体装置の製造方法およびプログラム | |
US20240222087A1 (en) | Substrate processing apparatus, plasma generating apparatus, substrate processing method, method of manufacturing semiconductor device and non-transitory computer-readable recording medium | |
JP6909860B2 (ja) | 半導体装置の製造方法、基板処理装置及びプログラム | |
JP2023140468A (ja) | 電極、基板処理装置および半導体装置の製造方法 | |
JP2024045002A (ja) | 基板処理装置、プラズマ生成装置、プラズマ生成方法、基板処理方法、半導体装置の製造方法およびプログラム | |
JP2022052103A (ja) | 基板処理装置、半導体装置の製造方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180809 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6747846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |