KR102227965B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR102227965B1
KR102227965B1 KR1020190021619A KR20190021619A KR102227965B1 KR 102227965 B1 KR102227965 B1 KR 102227965B1 KR 1020190021619 A KR1020190021619 A KR 1020190021619A KR 20190021619 A KR20190021619 A KR 20190021619A KR 102227965 B1 KR102227965 B1 KR 102227965B1
Authority
KR
South Korea
Prior art keywords
substrate
sicl
reactant
forming
supplying
Prior art date
Application number
KR1020190021619A
Other languages
English (en)
Other versions
KR20190103958A (ko
Inventor
가츠요시 하라다
다츠루 마츠오카
요시토모 하시모토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20190103958A publication Critical patent/KR20190103958A/ko
Priority to KR1020210030805A priority Critical patent/KR102303723B1/ko
Application granted granted Critical
Publication of KR102227965B1 publication Critical patent/KR102227965B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써, 기판의 표면에 NH 종단을 형성하는 공정과, (b) 기판에 대하여 원료로서 SiCl4를 공급함으로써, 기판의 표면에 형성된 NH 종단과, SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 공정과, (c) 기판에 대하여 N 및 H를 포함하는 제2 반응체를 공급함으로써, 제1 SiN층의 표면에 형성된 SiCl 종단과, 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 공정과, (d) (a)를 행한 후에, SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 기판 상에 SiN막을 형성하는 공정을 포함하는 기술이 제공된다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에, 실리콘(Si)과 질소(N)를 포함하는 막, 즉, 실리콘 질화막(SiN막)을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2017-069230호 공보
본 발명은 기판 상에 형성되는 SiN막의 기판 면내 막 두께 균일성을 향상시키는 것을 목적으로 한다.
본 발명의 일 형태에 의하면,
(a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써, 상기 기판의 표면에 NH 종단을 형성하는 공정과,
(b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 공정과,
(c) 상기 기판에 대하여 N 및 H를 포함하는 제2 반응체를 공급함으로써, 상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 공정과,
(d) (a)를 행한 후에, 상기 SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 SiN막을 형성하는 공정을 포함하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성되는 SiN막의 기판 면내 막 두께 균일성을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스를 도시하는 도면이다.
도 5의 (a)는 제1 반응체가 공급된 후의 기판의 표면의 부분 확대도를, (b)는 원료가 공급된 후의 기판의 표면의 부분 확대도를, (c)는 제2 반응체가 공급된 후의 기판의 표면의 부분 확대도를 각각 도시하는 도면이다.
도 6의 (a)는 기판 상에 형성된 SiN막의 기판 면내 막 두께 균일성의 평가 결과를, (b)는 기판 상에 형성된 SiN막의 가공 내성의 평가 결과를, 각각 도시하는 도면이다.
도 7은 기판 상에 형성된 SiN막의 기판 면내 막 두께 균일성의 평가 결과를 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서, 주로 도 1 내지 도 5를 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 마련되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 가스류의 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 마련되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 가스류의 상류측부터 순서대로 MFC(241c, 241d) 및 밸브(243c, 243d)가 각각 마련되어 있다.
도 2에 도시한 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승되도록 각각 마련되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 형성되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 원료(원료 가스)로서, 예를 들어 Si와 염소(Cl)를 포함하는 클로로실란계 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 클로로실란계 가스로서는, 예를 들어 테트라클로로실란(SiCl4) 가스를 사용할 수 있다. SiCl4 가스는, 1분자 중에, Si와 Cl의 화학 결합(Si-Cl 결합)을 4개 포함하고 있다.
가스 공급관(232b)으로부터는, 제1, 제2 반응체로서, 예를 들어 N과 수소(H)를 포함하는 질화수소계 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 질화수소계 가스로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다. NH3 가스는, 1분자 중에, N과 H의 화학 결합(N-H 결합)을 3개 포함하고 있다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스로서의 질소(N2) 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
원료 공급계는, 가스 공급관(232a), MFC(241a), 및 밸브(243a)를 포함한다. 반응체 공급계(제1, 제2 반응체 공급계)는, 가스 공급관(232b), MFC(241b), 밸브(243b)을 포함한다. 불활성 가스 공급계는, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)를 포함한다.
상술한 각종 공급계 중 어느 것, 또는 모든 공급계는, 밸브(243a 내지 243d)나 MFC(241a 내지 241d) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232d) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232d) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243d)의 개폐 동작이나 MFC(241a 내지 241d)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232d) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 거쳐서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), 압력 센서(245), APC 밸브(244)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 성막 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 성막 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 SiN막을 형성하는 기판 처리 시퀀스 예, 즉, 성막 시퀀스 예에 대해서, 도 4를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 성막 시퀀스에서는,
웨이퍼(200)에 대하여 N 및 H를 포함하는 제1 반응체로서 NH3 가스를 공급함으로써, 웨이퍼(200)의 표면에 NH 종단을 형성하는 스텝 A와,
웨이퍼(200)에 대하여 원료로서 SiCl4 가스를 공급함으로써, 웨이퍼(200)의 표면에 형성된 NH 종단과, SiCl4를 반응시켜, SiCl 종단된 제1 SiN층을 형성하는 스텝 B와,
웨이퍼(200)에 대하여 N 및 H를 포함하는 제2 반응체로서 NH3 가스를 공급함으로써, 제1 SiN층의 표면에 형성된 SiCl 종단과, NH3 가스를 반응시켜, NH 종단된 제2 SiN층을 형성하는 스텝 C를 행한다.
구체적으로는, 상술한 스텝 A를 행한 후에, SiCl4가 기상 분해하지 않는 조건 하에서, 상술한 스텝 B와 스텝 C를 비동시에 행하는 사이클을 소정 횟수 행한다. 이에 의해, 웨이퍼(200) 상에 SiN막을 형성한다. 또한, 도 4에서는, 스텝 A, B, C의 실시 기간을 각각 A, B, C로 나타내고 있다.
본 명세서에서는, 도 4에 도시하는 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 다른 실시 형태 등의 설명에서도 마찬가지의 표기를 사용한다.
NH3→(SiCl4→NH3)×n ⇒ SiN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재했을 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 통해서 반응관(203)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 처리 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도(성막 온도)로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 처리)
그 후, 이하의 스텝 A 내지 C를 순차 실시한다.
[스텝 A]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 NH3 가스를 공급한다. 구체적으로는, 밸브(243b)를 개방하고, 가스 공급관(232b) 내에 NH3 가스를 흘린다. NH3 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 웨이퍼(200)의 측방으로부터 NH3 가스가 공급된다. 이때 밸브(243c, 243d)를 개방하고, 가스 공급관(232c, 232d) 내에 N2 가스를 흘리도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
NH3 가스 공급 유량: 100 내지 10000sccm
N2 가스 공급 유량(각 가스 공급관): 0 내지 10000sccm
각 가스 공급 시간: 1 내지 30분
처리 온도: 300 내지 1000℃, 바람직하게는 700 내지 900℃, 보다 바람직하게는 750 내지 800℃
처리 압력: 1 내지 4000Pa, 바람직하게는 20 내지 1333Pa
이 예시된다. 또한, 본 명세서에서의 「300 내지 1000℃」와 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 「300 내지 1000℃」란 「300℃ 이상 1000℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
성막 처리를 실시하기 전의 웨이퍼(200)의 표면에는, 자연 산화막 등이 형성되어 있는 경우가 있다. 상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 자연 산화막 등이 형성된 웨이퍼(200)의 표면에, NH 종단을 형성하는 것이 가능하게 된다. 이에 의해, 후술하는 스텝 B에서, 웨이퍼(200) 상에서 원하는 성막 반응을 진행시키는 것이 가능하게 된다. 도 5의 (a)에, NH 종단이 형성된 웨이퍼(200)의 표면의 부분 확대도를 나타낸다. 웨이퍼(200)의 표면에 형성된 NH 종단을, H 종단과 동의로 파악할 수도 있다. 또한, 본 스텝에서의 웨이퍼(200)에 대한 NH3 가스의 공급, 웨이퍼(200)의 표면에 NH 종단을 형성하는 처리는, 실질적인 성막 처리(스텝 B, C)보다도 전에 행해지므로, 각각을 프리플로우, 전처리라고도 칭한다.
본 실시 형태와 같이, 웨이퍼(200)에 대한 NH3 가스의 공급을 웨이퍼(200)의 측방으로부터 행하는 경우, NH 종단의 형성은, 웨이퍼(200)의 외주부에서 선행해서 개시되고, 웨이퍼(200)의 중앙부에서는 개시가 지연되는 경향이 있다. 이 현상은, 웨이퍼(200)의 표면에 트렌치나 홀 등의 오목부를 포함하는 패턴이 형성되어 있는 경우에 특히 현저해진다. 본 스텝에서, NH3 가스의 공급 시간이 1분 미만으로 되면, 웨이퍼(200)의 외주부에 NH 종단을 형성할 수는 있어도, 웨이퍼(200)의 중앙부에 NH 종단을 형성하는 것이 곤란해지는 경우가 있다. NH3 가스의 공급 시간을 1분 이상의 시간으로 함으로써, NH 종단을, 웨이퍼(200)의 외주부로부터 중앙부에 걸쳐 균일하게, 즉, 대략 균등한 양 및 밀도로 형성하는 것이 가능하게 된다. 단, NH3 가스의 공급 시간이 30분을 초과하면, 웨이퍼(200)의 표면에서의 NH 종단의 형성 반응이 포화한 상태에서, 웨이퍼(200)에 대한 NH3 가스의 공급이 계속되는 경우가 있다. 그 결과, NH 종단의 형성에 기여하지 않는 NH3 가스의 사용량이 불필요하게 증가하여, 가스 비용이 증가하는 경우가 있다. NH3 가스의 공급 시간을 30분 이하의 시간으로 함으로써, 가스 비용의 증가를 억제하는 것이 가능하게 된다.
웨이퍼(200)에 대하여 NH3 가스를 프리플로우함으로써 웨이퍼(200)의 표면에 NH 종단을 형성한 후, 밸브(243b)를 폐쇄하고, 처리실(201) 내에의 NH3 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)를 개방하고, 처리실(201) 내에 퍼지 가스로서 N2 가스를 공급한다(퍼지 스텝). 퍼지 스텝에서의 처리 압력은 예를 들어 1 내지 100Pa의 압력으로 하고, N2 가스의 공급 유량은 예를 들어 10 내지 10000sccm의 유량으로 한다.
제1 반응 가스로서는, NH3 가스 외에, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 스텝 B, C에서도 마찬가지이다.
[스텝 B]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200)의 표면에 형성된 NH 종단에 대하여 SiCl4 가스를 공급한다. 구체적으로는, 밸브(243a, 243c, 243d)의 개폐 제어를, 스텝 A에서의 밸브(243b 내지 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. SiCl4 가스는, MFC(241a)에 의해 유량 제어되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 웨이퍼(200)의 측방으로부터 SiCl4 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
SiCl4 가스 공급 유량: 10 내지 2000sccm, 바람직하게는 100 내지 1000sccm
SiCl4 가스 공급 시간: 60 내지 180초, 바람직하게는 60 내지 120초
처리 온도: 300 내지 1000℃, 바람직하게는 700 내지 900℃, 보다 바람직하게는 750 내지 800℃
처리 압력: 1 내지 2000Pa, 바람직하게는 20 내지 1333Pa
이 예시된다. 다른 처리 조건은, 스텝 A에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 SiCl4 가스를 공급함으로써, 웨이퍼(200)의 표면에 형성된 NH 종단과, SiCl4를 반응시키는 것이 가능하게 된다. 구체적으로는, SiCl4에서의 Si-Cl 결합의 적어도 일부, 및 웨이퍼(200)의 표면에 형성된 NH 종단에서의 N-H 결합의 적어도 일부를, 각각 절단하는 것이 가능하게 된다. 그리고, SiCl4에서의 Si-Cl 결합의 적어도 일부가 절단된 Si를, 웨이퍼(200)의 표면에 형성된 NH 종단에서의 N-H 결합의 적어도 일부가 절단된 N에 결합시켜, Si-N 결합을 형성하는 것이 가능하게 된다. Si로부터 분리된 Cl, 및 N으로부터 분리된 H는, 각각 HCl 등의 가스 상태 물질을 구성해서 웨이퍼(200)로부터 탈리하여, 배기관(231)으로부터 배기된다.
또한, 본 스텝에서는, 상술한 반응의 과정에서, SiCl4에서의 Si-Cl 결합 중 Si-N 결합으로 변환되지 않은 Si-Cl 결합을, 절단하지 않고 유지하는 것이 가능하게 된다. 즉, 본 스텝에서는, SiCl4를 구성하는 Si가 갖는 4개의 결합손 중 3개의 결합손에 각각 Cl을 결합시킨 상태에서, SiCl4에서의 Si-Cl 결합의 적어도 일부가 절단된 Si를, 웨이퍼(200)의 표면에 형성된 NH 종단에서의 N-H 결합의 적어도 일부가 절단된 N에 결합시키는 것이 가능하게 된다.
본 명세서에서는, 스텝 B에서 웨이퍼(200)의 표면에서 진행되는 상술한 반응을, 흡착 치환 반응이라고도 칭한다. 본 스텝에서는, 상술한 흡착 치환 반응을 진행시킴으로써, 웨이퍼(200) 상에 Si 및 N을 포함하고, 표면의 전역이 SiCl 종단된 층, 즉, SiCl 종단된 실리콘 질화층(제1 SiN층)을 형성하는 것이 가능하게 된다. 도 5의 (b)에, SiCl 종단된 제1 SiN층이 형성된 웨이퍼(200)의 표면의 부분 확대도를 나타낸다. 또한, 도 5의 (b)에서는 편의상 Cl의 일부의 도시를 생략하고 있다. SiCl 종단된 제1 SiN층은, SiCl 종단을 구성하는 Cl이 각각 입체 장해로서 작용하는 것 등에 의해, 이 층의 형성 후에 웨이퍼(200)에 대한 SiCl4 가스의 공급을 더 계속해도, 웨이퍼(200) 상에의 가일층의 Si의 퇴적이 진행되지 않는 층이 된다. 즉, SiCl 종단된 제1 SiN층은, 가일층의 Si의 흡착 반응에 대하여 셀프 리미트가 걸리는 층이 된다. 이로부터, 제1 SiN층의 두께는, 웨이퍼 면내 전역에 걸쳐 1원자층 미만(1분자층 미만)의 균등한 두께가 된다. 또한, 웨이퍼(200)의 표면에 형성된 SiCl 종단을, Cl 종단과 동의로 파악할 수도 있다.
본 스텝에서의 처리 조건은, 처리실(201) 내에 공급된 SiCl4가 기상 분해(열분해)하지 않는 조건이다. 즉, 상술한 처리 조건은, 처리실(201) 내에 공급된 SiCl4가 기상 중에서 중간체를 발생시키지 않고, 기상 반응에 의한 웨이퍼(200) 상에의 Si의 퇴적을 진행시키지 않는 조건이다. 바꿔 말하면, 상술한 처리 조건은, 웨이퍼(200) 상에서 상술한 흡착 치환 반응만을 발생시킬 수 있는 조건이다. 본 스텝에서의 처리 조건을 이러한 조건으로 함으로써, 웨이퍼(200) 상에 형성되는 제1 SiN층을, 웨이퍼 면내 두께 균일성(이하, 간단히 면내 두께 균일성이라고도 함)이 우수한 층으로 하는 것이 가능하게 된다.
또한, 성막 온도(처리 온도)가 300℃ 미만이 되면, 웨이퍼(200) 상에 제1 SiN층이 형성되기 어려워져, 웨이퍼(200) 상에의 SiN막의 형성을 실용적인 성막 레이트로 진행시키는 것이 곤란해지는 경우가 있다. 또한, 웨이퍼(200) 상에 형성되는 SiN막 중에 Cl 등의 불순물이 많이 잔류하여, SiN막의 가공 내성이 저하되는 경우도 있다. 성막 온도를 300℃ 이상의 온도로 함으로써, 웨이퍼(200) 상에의 SiN막의 형성을 실용적인 성막 레이트로 진행시키는 것이 가능하게 된다. 또한, 웨이퍼(200) 상에 형성되는 SiN막을, 불순물 농도가 낮고, 가공 내성이 우수한 막으로 하는 것도 가능하게 된다. 성막 온도를 700℃ 이상의 온도로 함으로써, 상술한 효과가 확실하게 얻어지게 된다. 성막 온도를 750℃ 이상의 온도로 함으로써, 상술한 효과가 보다 확실하게 얻어지게 된다.
성막 온도가 1000℃를 초과하면, 처리실(201) 내에서, 상술한 흡착 치환 반응 이외의 반응이 진행되는 경우가 있다. 예를 들어, SiCl4에서의 Si-Cl 결합 중 Si-N 결합으로 변환되지 않은 Si-Cl 결합이 절단되어, 제1 SiN층의 표면 전체를 SiCl 종단시키는 것이 곤란해지는 경우가 있다. 즉, 제1 SiN층을, 가일층의 Si의 흡착 반응에 대하여 셀프 리미트가 걸리는 층으로 하는 것이 곤란해지는 경우가 있다. 또한, 처리실(201) 내에 공급된 SiCl4가 기상 분해(열분해)해서 중간체를 발생시켜, 기상 반응에 의한 웨이퍼(200) 상에의 Si의 퇴적이 진행되는 경우가 있다. 이러한 결과, 웨이퍼(200) 상에 형성되는 제1 SiN층의 면내 두께 균일성, 즉, SiN막의 기판 면내 막 두께 균일성(이하, 간단히 면내 막 두께 균일성이라고도 함)의 저하를 초래할 경우가 있다. 성막 온도를 1000℃ 이하의 온도로 함으로써, 여기에서 설명한 과제를 해소하는 것이 가능하게 된다. 성막 온도를 900℃ 이하의 온도로 함으로써, 여기에서 설명한 과제를 확실하게 해소하는 것이 가능하게 된다. 성막 온도를 800℃ 이하의 온도로 함으로써, 여기에서 설명한 과제를 보다 확실하게 해소하는 것이 가능하게 된다.
이러한 점에서, 성막 온도는, 300 내지 1000℃, 바람직하게는 700 내지 900℃, 보다 바람직하게는 750 내지 800℃로 하는 것이 바람직하다. 또한, 여기에 나타내는 온도 조건 중, 예를 들어 700 내지 900℃와 같은 비교적 높은 온도 조건은, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스나 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스 등의 클로로실란계 가스를 기상 분해시키는 온도 조건이다. 한편, SiCl4 가스는, DCS 가스나 HCDS 가스가 기상 분해하는 높은 온도 조건 하이어도 기상 분해하지 않는다. 따라서, SiCl4 가스는, 이러한 비교적 높은 온도대에서 성막 처리를 행하는 경우에 있어서, 웨이퍼(200) 상에 형성되는 SiN막의 막 두께 제어성을 높이는 것이 가능한 원료라고 할 수 있다.
본 실시 형태와 같이, 웨이퍼(200)에 대한 SiCl4 가스의 공급을 웨이퍼(200)의 측방으로부터 행하는 경우, 제1 SiN층의 형성은, 웨이퍼(200)의 외주부에서 선행해서 개시되고, 웨이퍼(200)의 중앙부에서는 개시가 지연되는 경향이 있다. 이 현상은, 웨이퍼(200)의 표면에 상술한 패턴이 형성되어 있는 경우에 특히 현저해진다. 본 스텝에서, SiCl4 가스의 공급 시간이 60초 미만이 되면, 웨이퍼(200)의 외주부에 제1 SiN층을 형성할 수는 있어도, 웨이퍼(200)의 중앙부에 제1 SiN층을 형성하는 것이 곤란해지는 경우가 있다. SiCl4 가스의 공급 시간을 60초 이상의 시간으로 함으로써, 제1 SiN층을, 웨이퍼(200)의 외주부로부터 중앙부에 걸쳐 대략 균일하게, 즉, 대략 균등한 두께 및 조성으로 형성하는 것이 가능하게 된다. 단, SiCl4 가스의 공급 시간이 180초를 초과하면, 웨이퍼(200)의 표면에서의 제1 SiN층의 형성 반응이 포화한 상태에서, 웨이퍼(200)에 대한 SiCl4 가스의 공급이 계속되는 경우가 있다. 그 결과, 제1 SiN층의 형성에 기여하지 않는 SiCl4 가스의 사용량이 불필요하게 증가하여, 가스 비용이 증가하는 경우가 있다. SiCl4 가스의 공급 시간을 180초 이하의 시간으로 함으로써, 가스 비용의 증가를 억제하는 것이 가능하게 된다. SiCl4 가스의 공급 시간을 120초 이하의 시간으로 함으로써, 가스 비용의 증가를 확실하게 억제하는 것이 가능하게 된다.
웨이퍼(200) 상에 제1 SiN층을 형성한 후, 밸브(243a)를 폐쇄하고, 처리실(201) 내에의 SiCl4 가스의 공급을 정지한다. 그리고, 상술한 스텝 A의 퍼지 스텝과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
[스텝 C]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1 SiN층에 대하여 NH3 가스를 공급한다. 구체적으로는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 A에서의 밸브(243b 내지 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. NH3 가스는, MFC(241b)에 의해 유량 제어되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 웨이퍼(200)의 측방으로부터 NH3 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
NH3 가스 공급 시간: 1 내지 60초, 바람직하게는 1 내지 50초
가 예시된다. 다른 처리 조건은, 스텝 A에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 제1 SiN층의 표면에 형성된 SiCl 종단과, NH3를 반응시키는 것이 가능하게 된다. 구체적으로는, NH3에서의 N-H 결합의 적어도 일부, 및 제1 SiN층의 표면에 형성된 SiCl 종단에서의 Si-Cl 결합의 적어도 일부를, 각각 절단하는 것이 가능하게 된다. 그리고, NH3에서의 N-H 결합의 적어도 일부가 절단된 N을, 제1 SiN층의 표면에 형성된 SiCl 종단에서의 Si-Cl 결합의 적어도 일부가 절단된 Si에 결합시켜, Si-N 결합을 형성하는 것이 가능하게 된다. N으로부터 분리된 H, 및 Si로부터 분리된 Cl은, 각각 HCl 등의 가스 상태 물질을 구성해서 웨이퍼(200)로부터 탈리하여, 배기관(231)으로부터 배기된다.
본 스텝에서는, 상술한 반응의 과정에서, NH3에서의 N-H 결합 중 Si-N 결합으로 변환되지 않은 N-H 결합을, 절단하지 않고 유지하는 것이 가능하게 된다. 즉, 본 스텝에서는, NH3를 구성하는 N이 갖는 3개의 결합손 중 2개의 결합손에 각각 H를 결합시킨 상태에서, NH3에서의 N-H 결합의 적어도 일부가 절단된 N을, 제1 SiN층의 표면에 형성된 SiCl 종단에서의 Si-Cl 결합의 적어도 일부가 절단된 Si에 결합시키는 것이 가능하게 된다.
본 명세서에서는, 스텝 C에서 웨이퍼(200)의 표면에서 진행되는 상술한 반응을, 흡착 치환 반응이라고도 칭한다. 본 스텝에서는, 상술한 흡착 치환 반응을 진행시킴으로써, 웨이퍼(200) 상에 Si 및 N을 포함하고, 표면의 전역이 NH 종단된 층, 즉, NH 종단된 실리콘 질화층(제2 SiN층)을 형성하는 것이 가능하게 된다. 도 5의 (c)에, NH 종단된 제2 SiN층이 형성된 웨이퍼(200)의 표면의 부분 확대도를 나타낸다. 또한, 제2 SiN층의 표면에 형성된 NH 종단을, H 종단과 동의로 파악할 수도 있다.
본 스텝에서의 처리 조건은, 웨이퍼(200) 상에서 상술한 흡착 치환 반응만이 발생하는 조건이다. 본 스텝에서는, NH3를 구성하는 N이 갖는 3개의 결합손 중 2개의 결합손에 각각 H를 결합시킨 상태에서, NH3에서의 N-H 결합의 적어도 일부가 절단된 N을, 웨이퍼(200)의 표면에 형성된 SiCl 종단에서의 Si-Cl 결합의 적어도 일부가 절단된 Si에 결합시키는 것이 가능하게 된다.
본 실시 형태와 같이, 웨이퍼(200)에 대한 NH3 가스의 공급을 웨이퍼(200)의 측방으로부터 행하는 경우, 제2 SiN층의 형성은, 웨이퍼(200)의 외주부에서 선행해서 개시되고, 웨이퍼(200)의 중앙부에서는 개시가 지연되는 경향이 있다. 이 현상은, 웨이퍼(200)의 표면에 상술한 패턴이 형성되어 있는 경우에 특히 현저해진다. 본 스텝에서, NH3 가스의 공급 시간이 1초 미만으로 되면, 웨이퍼(200)의 외주부에 제2 SiN층을 형성할 수는 있어도, 웨이퍼(200)의 중앙부에 제2 SiN층을 형성하는 것이 곤란해지는 경우가 있다. NH3 가스의 공급 시간을 1초 이상의 시간으로 함으로써, 제2 SiN층을, 웨이퍼(200)의 외주부로부터 중앙부에 걸쳐 대략 균일하게, 즉, 대략 균등한 두께 및 조성으로 형성하는 것이 가능하게 된다. 단, NH3 가스의 공급 시간이 60초를 초과하면, 웨이퍼(200)의 표면에서의 제2 SiN층의 형성 반응이 포화한 상태에서, 웨이퍼(200)에 대한 NH3 가스의 공급이 계속되는 경우가 있다. 그 결과, 제2 SiN층의 형성에 기여하지 않는 NH3 가스의 사용량이 불필요하게 증가하여, 가스 비용이 증가하는 경우가 있다. NH3 가스의 공급 시간을 60초 이하의 시간으로 함으로써, 가스 비용의 증가를 억제하는 것이 가능하게 된다. NH3 가스의 공급 시간을 50초 이하의 시간으로 함으로써, 가스 비용의 증가를 확실하게 억제하는 것이 가능하게 된다.
웨이퍼(200) 상에 제2 SiN층을 형성한 후, 밸브(243b)를 폐쇄하고, 처리실(201) 내에의 NH3 가스의 공급을 정지한다. 그리고, 상술한 스텝 A의 퍼지 스텝과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
제2 반응 가스로서는, NH3 가스 외에, 상술한 스텝 A에서 예시한 각종 질화수소계 가스를 사용할 수 있다. 또한, 제1 반응 가스와 제2 반응 가스로 서로 다른 가스를 사용해도 된다. 예를 들어, 제1 반응 가스로서 NH3 가스를 사용하고, 제2 반응 가스로서 N2H2 가스를 사용해도 된다.
[소정 횟수 실시]
스텝 A를 행한 후, 스텝 B, C를 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에 소정 막 두께의 SiN막을 형성할 수 있다. 스텝 C를 실시함으로써 형성되는 제2 SiN층의 표면은, 스텝 A를 실시한 후의 웨이퍼(200)의 표면과 마찬가지로, NH 종단된 면으로 되어 있다. 즉, 스텝 C를 실시한 후의 웨이퍼(200)의 표면은, 그 후에 스텝 B를 행했을 때 제1 SiN층이 형성되기 쉬운 면으로 되어 있다. 그 때문에, 스텝 A를 행한 후, 스텝 B, C를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼(200) 상에의 제1 SiN층의 형성과, 웨이퍼(200) 상에의 제2 SiN막의 형성를 교대로 행하는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에의 SiN막의 형성을 제어성 좋게 진행시키는 것이 가능하게 된다. 또한, 상술한 사이클은 복수회 반복하는 것이 바람직하다. 즉, 스텝 B, C를 비동시에 행하는 사이클을 1회 행할 때 형성되는 제2 SiN층의 두께를 원하는 막 두께보다도 작게 하고, 제2 SiN층을 적층함으로써 형성되는 SiN막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
또한, 웨이퍼(200) 상에 형성되는 SiN막을 면내 막 두께 균일성이 우수한 막으로 하기 위해서는, 스텝 B에서의 SiCl4 가스의 공급 시간을, 웨이퍼(200)의 중앙부에서 형성되는 제1 SiN층의 두께가, 웨이퍼(200)의 외주부에서 형성되는 제1 SiN층의 두께와 동일 정도가 되는 시간으로 하는 것이 바람직하다. 바꿔 말하면, 스텝 B에서의 SiCl4 가스의 공급 시간을, 웨이퍼(200)의 중앙부에서, 웨이퍼(200)의 표면에 형성된 NH 종단과, SiCl4 가스의 사이에 발생하는 흡착 치환 반응의 양이, 웨이퍼(200)의 외주부에서, 웨이퍼(200)의 표면에 형성된 NH 종단과, SiCl4 가스의 사이에 발생하는 흡착 치환 반응의 양과 동일 정도가 되는 시간으로 하는 것이 바람직하다. 예를 들어, 스텝 B에서의 SiCl4 가스의 공급 시간을, 스텝 C에서의 NH3 가스의 공급 시간보다도 길게 함으로써, 여기에서 설명한 작용 효과를 확실하게 얻는 것이 가능하게 된다.
또한, 웨이퍼(200) 상에 형성되는 SiN막을 면내 막 두께 균일성이 우수한 막으로 하기 위해서는, 스텝 A에서의 NH3 가스의 공급 시간을, 웨이퍼(200)의 중앙부에서 형성되는 NH 종단의 양이나 밀도가, 웨이퍼(200)의 외주부에서 형성되는 NH 종단의 양이나 밀도와 동일 정도가 되는 시간으로 하는 것이 바람직하다. 예를 들어, 스텝 A에서의 NH3 가스의 공급 시간을, 스텝 C에서의 NH3 가스의 공급 시간보다도 길게 함으로써, 여기에서 설명한 작용 효과를 확실하게 얻는 것이 가능하게 된다. 또한 예를 들어, 스텝 A에서의 NH3 가스의 공급 시간을, 스텝 B에서의 SiCl4 가스의 공급 시간보다도 길게 함으로써, 상술한 작용 효과를 보다 확실하게 얻는 것이 가능하게 된다.
이러한 점에서, 스텝 A에서의 NH3 가스의 공급 시간을, 스텝 B에서의 SiCl4 가스의 공급 시간보다도 길게 하고, 스텝 B에서의 SiCl4 가스의 공급 시간을, 스텝 C에서의 NH3 가스의 공급 시간보다도 길게 하는 것이 바람직하다. 스텝 A, B, C에서의 각종 가스의 공급 시간을 이러한 밸런스가 되도록 설정함으로써, 웨이퍼(200) 상에 형성되는 SiN막을, 면내 막 두께 균일성이 매우 우수한 막으로 하는 것이 가능하게 된다.
(애프터 퍼지 및 대기압 복귀)
상술한 성막 처리가 종료된 후, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 반응관(203)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출된다(보트 언로드). 처리가 끝난 웨이퍼(200)는, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 스텝 A를 행한 후, SiCl4가 기상 분해하지 않는 조건 하에서, 스텝 B와 스텝 C를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼(200) 상에 형성되는 SiN막을, 면내 막 두께 균일성이 우수한 막으로 하는 것이 가능하게 된다.
왜냐하면, 스텝 B를, 상술한 조건, 즉, 웨이퍼(200)의 표면에 형성된 NH 종단과, SiCl4의 사이에 흡착 치환 반응만이 발생하는 조건 하에서 행함으로써, 웨이퍼(200) 상에 형성되는 제1 SiN층을, 표면의 전역이 SiCl 종단된 층으로 하는 것이 가능하게 된다. 즉, 제1 SiN층을, 가일층의 Si의 흡착 반응에 대하여, 즉, 가일층의 흡착 치환 반응에 대하여 셀프 리미트가 걸리는 층으로 하는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 제1 SiN층을, 면내 두께 균일성이 우수한 층으로 하는 것이 가능하게 된다. 또한 이에 의해, 그 후의 스텝 C에서, 제1 SiN층이 개질됨으로써 형성되는 제2 SiN층을, 면내 두께 균일성이 우수한 층으로 하는 것이 가능하게 된다.
또한, 스텝 C를, 상술한 조건, 즉, 제1 SiN층의 표면에 형성된 SiCl 종단과, NH3의 사이에 흡착 치환 반응만이 발생하는 조건 하에서 행함으로써, 웨이퍼(200) 상에 형성되는 제2 SiN층을, 표면의 전역이 NH 종단된 층으로 하는 것이 가능하게 된다. 이에 의해, 다음 사이클에서 행하는 스텝 B에서, 제2 SiN층의 표면에 형성된 NH 종단과, SiCl4의 사이에의 흡착 치환 반응을, 웨이퍼(200)의 표면 전역에 걸쳐 균등하게 진행시키는 것이 가능하게 된다. 결과로서, 제2 SiN층 상에 형성되는 제1 SiN층을, 면내 두께 균일성이 우수한 층으로 하는 것이 가능하게 된다. 이에 의해, 그 후의 스텝 C에서, 제1 SiN층이 개질됨으로써 형성되는 제2 SiN층을, 면내 두께 균일성이 우수한 층으로 하는 것이 가능하게 된다.
이와 같이, 본 실시 형태에 따르면, 웨이퍼(200) 상에 형성된 NH 종단, 및 웨이퍼(200) 상에 형성된 SiCl 종단만이 웨이퍼(200) 상에의 SiN막의 형성에 기여하는 성막 메커니즘을 활용하는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 SiN막을, 면내 막 두께 균일성이 우수한 막으로 하는 것이 가능하게 된다.
(b) 스텝 B에서의 SiCl4 가스의 공급 시간을, 스텝 C에서의 NH3 가스의 공급 시간보다도 길게 함으로써, 웨이퍼(200) 상에 형성되는 SiCl 종단된 제1 SiN층을, 면내 두께 균일성이 우수한 층으로 하는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 SiN막을, 면내 막 두께 균일성이 우수한 막으로 하는 것이 가능하게 된다.
(c) 스텝 A에서의 NH3 가스의 공급 시간을, 스텝 C에서의 NH3 가스의 공급 시간보다도 길게 함으로써, 웨이퍼(200)의 외주부로부터 중앙부에 걸쳐, NH 종단을 균일하게 형성하는 것이 가능하게 된다. 이에 의해, 다음 사이클에서 행하는 스텝 B에서, 웨이퍼(200) 상에 형성되는 제1 SiN층을, 면내 두께 균일성이 우수한 층으로 하는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 SiN막을, 면내 막 두께 균일성이 우수한 막으로 하는 것이 가능하게 된다.
또한, 스텝 A에서의 NH3 가스의 공급 시간을, 스텝 B에서의 SiCl4 가스의 공급 시간보다도 길게 함으로써, 상술한 효과가 보다 확실하게 얻어지게 된다.
(d) 원료로서 SiCl4 가스를 사용하므로, DCS 가스나 HCDS 가스가 기상 분해하는 비교적 높은 온도 조건(700℃ 이상의 온도 조건) 하에서 스텝 B를 행해도, 제1 SiN층의 두께를, 웨이퍼 면내 전역에 걸쳐 1원자층 미만(1분자층 미만)의 균등한 두께로 하는 것이 가능하게 된다. 그 때문에, SiN막의 막 두께를, 정밀하면서도 또한 안정적으로 제어하는 것이 가능하게 된다. 즉, 웨이퍼(200) 상에의 SiN막의 형성을 제어성 좋게 진행시키는 것이 가능하게 된다.
또한, 원료로서 DCS 가스나 HCDS 가스를 사용하는 경우, 예를 들어 700℃ 이상의 비교적 고온의 온도 조건 하에서는 원료가 기상 분해해버려, 원료를 공급함으로써 웨이퍼(200) 상에 형성되는 Si 함유층은, 가일층의 Si의 흡착 반응에 대하여 셀프 리미트가 걸리지 않는 층이 된다. 그 때문에, 비교적 고온의 조건 하에서는, 이들 원료를 공급함으로써 형성되는 Si 함유층의 두께를, 웨이퍼 면내 전역에 걸쳐 1원자층 미만(1분자층 미만)의 균등한 두께로 하는 것이 곤란해진다. 결과로서, 최종적으로 얻어지는 SiN막의 막 두께를, 정밀하면서도 또한 안정적으로 제어하는 것이 곤란해진다.
(e) 상술한 효과는, 제1, 제2 반응체로서 NH3 가스 이외의 상술한 질화수소계 가스를 사용하는 경우나, N2 가스 이외의 상술한 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다. 또한, 제1, 제2 반응체로서 서로 다른 질화수소계 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
스텝 A 및 스텝 C 중 적어도 어느 것의 스텝에서는, 웨이퍼(200)에 대하여 플라스마로 활성화시킨 NH3 가스를 공급하도록 해도 된다. 이 경우에도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성하는 것이 가능하게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 피하면서 기판 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 성막 처리를 행할 수 있으며, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
(실시예 1)
실시예 1로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스에 의해, 웨이퍼 상에 SiN막을 형성하는 성막 처리를 복수회 행하였다. 성막 온도는, 650℃, 700℃, 750℃, 800℃로 하였다. 다른 처리 조건은, 각각 상술한 실시 형태에서의 처리 조건 범위 내의 소정의 조건으로 하였다.
비교예 1로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스의 스텝 A를 실시해서 웨이퍼 상에 NH 종단을 형성한 후, 웨이퍼에 대하여 DCS 가스를 공급하는 스텝 B'와, 웨이퍼에 대하여 NH3 가스를 공급하는 스텝 C'를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiN막을 형성하는 성막 처리를 복수회 행하였다. 성막 온도는, 550℃, 600℃, 650℃, 700℃로 하였다. 스텝 A, B', C'에서의 처리 조건은, 각각 실시예의 스텝 A 내지 C에서의 처리 조건과 각각 마찬가지로 하였다.
그리고, 실시예 1 및 비교예 1에서 형성한 SiN막의 면내 막 두께 균일성을 각각 측정하였다. 도 6의 (a)에 그 측정 결과를 나타낸다.
도 6의 (a)의 종축은, SiN막의 면내 막 두께 균일성(％)을 나타내고 있다. 면내 막 두께 균일성(％)의 값이 0일 경우란, SiN막의 막 두께가, 웨이퍼의 중앙부로부터 외주부에 걸쳐 균일한 것을 의미한다. 면내 막 두께 균일성(％)의 값이 0보다 큰 경우란, SiN막의 막 두께가, 웨이퍼의 표면 중앙부에서 가장 두껍고, 외주부에 근접함에 따라서 서서히 얇아지는 분포, 즉, 중앙 볼록 분포를 갖는 것을 의미한다. 면내 막 두께 균일성(％)의 값이 0보다 작은 경우란, SiN막의 막 두께가 웨이퍼의 표면의 외주부에서 가장 두껍고, 중앙부에 근접함에 따라서 서서히 얇아지는 분포, 즉, 중앙 오목 분포를 갖는 것을 의미한다. 또한, 면내 막 두께 균일성(％)의 값은, 0에 근접할수록 웨이퍼 상에 형성된 SiN막의 면내 막 두께 균일성이 양호한 것을 나타내고 있다. 도 6의 (a)의 횡축은, SiN막을 형성할 때의 성막 온도(℃)를 나타내고 있다. 도 6의 (a)의 ● 표시는 실시예 1을, × 표시는 비교예 1을 각각 나타내고 있다.
도 6의 (a)에 의하면, 실시예 1에서의 SiN막의 면내 막 두께 균일성은, 성막 온도에 구애받지 않고 안정되어 양호한 것을 알 수 있다. 이에 반해, 비교예 1에서의 SiN막의 면내 막 두께 균일성은, 성막 온도가 높아짐에 따라서 중앙 볼록 분포에서 중앙 오목 분포로 크게 변화하는 것을 알 수 있다. 또한, 비교예에서의 SiN막의 면내 막 두께 균일성은, 성막 온도가 650℃를 초과하면 강한 중앙 오목 분포를 나타내는 것도 알 수 있다. 즉, 적어도 650℃를 초과하는 고온의 온도 조건 하에서는, 원료로서 DCS 가스를 사용하는 것보다도, 원료로서 SiCl4 가스를 사용하는 것이, SiN막의 면내 막 두께 균일성을 더 향상시키는 것이 가능하게 되는 것을 알 수 있다.
또한, 실시예 1 및 비교예 1에서 형성한 SiN막의 습식 에칭 레이트(이하, WER)를 각각 측정하여, 각각의 가공 내성을 평가하였다. 도 6의 (b)에 그 측정 결과를 나타낸다.
도 6의 (b)의 종축은, 1％ 농도의 불산(1％ HF 수용액)에 대한 SiN막의 WER(Å/분)을 나타내고 있다. 도 6의 (b)의 횡축은, 비교예 1 및 실시예 1을 순서대로 나타내고 있다. 비교예 1은 성막 온도를 650℃로 해서 형성한 SiN막이며, 실시예 1은 성막 온도를 800℃로 해서 형성한 SiN막이다.
도 6의 (b)에 의하면, 실시예 1의 SiN막의 WER(6.2Å/분)은 비교예 1의 SiN막의 WER(9.7Å/분)보다도 작은 것을 알 수 있다. 즉, 원료로서 DCS 가스를 사용하고, 비교적 저온의 조건 하에서 형성한 SiN막보다도, SiCl4 가스를 사용하고, 비교적 고온의 조건 하에서 형성한 SiN막이, 더 양호한 가공 내성(습식 에칭 내성)을 나타내는 것을 알 수 있다.
(실시예 2)
실시예 2로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스에 의해, 웨이퍼 상에 SiN막을 형성하였다. 웨이퍼로서는, 표면에 패턴이 형성되어 있지 않은 베어 웨이퍼와, 표면에 패턴이 형성되어 베어 웨이퍼의 표면적의 50배의 표면적을 갖는 패턴 웨이퍼를 각각 사용하였다. 각 스텝에서의 처리 조건은, 상술한 실시 형태에서의 처리 조건 범위 내의 소정의 조건으로 하였다.
비교예 2로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스의 스텝 A를 실시해서 웨이퍼 상에 NH 종단을 형성한 후, 웨이퍼에 대하여 DCS 가스를 공급하는 스텝 B'와, 웨이퍼에 대하여 NH3 가스를 공급하는 스텝 C'를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiN막을 형성하였다. 웨이퍼로서는, 상술한 베어 웨이퍼와, 상술한 패턴 웨이퍼를 각각 사용하였다. 스텝 A, B', C'에서의 처리 조건은, 각각 실시예의 스텝 A 내지 C에서의 처리 조건과 각각 마찬가지로 하였다.
그리고, 실시예 2 및 비교예 2에서 형성한 SiN막의 면내 막 두께 균일성을 각각 측정하였다. 도 7에 그 측정 결과를 나타낸다. 도 7의 종축은, SiN막의 면내 막 두께 균일성(％)을 나타내고 있고, 그 값이 의미하는 바는, 도 6의 (a)의 종축과 마찬가지이다. 도 7의 횡축은, 웨이퍼로서 베어 웨이퍼를 사용한 경우, 및 웨이퍼로서 패턴 웨이퍼를 사용한 경우를 각각 나타내고 있다. 도 7의 백색의 주상 그래프는 비교예 2를, 음영의 주상 그래프는 실시예 2를 각각 나타내고 있다.
도 7에 의하면, 실시예 2에서의 SiN막의 면내 막 두께 균일성은, 웨이퍼로서 베어 웨이퍼를 사용한 경우, 및 웨이퍼로서 패턴 웨이퍼를 사용한 경우의 어느 경우든, 양호한 것을 알 수 있다. 이에 반해, 비교예 2에서의 SiN막의 면내 막 두께 균일성은, 웨이퍼로서 베어 웨이퍼를 사용한 경우에는 강한 중앙 볼록 분포를 나타내고, 웨이퍼로서 패턴 웨이퍼를 사용한 경우에는 강한 중앙 오목 분포를 나타내는 것을 알 수 있다. 즉, 실시예 2에서의 SiN막이, 비교예 2에서의 SiN막보다도, 웨이퍼의 표면적에 의한 면내 막 두께 균일성에 대한 영향을 더 낮게 억제하는 것이 가능하게 되는 것을 알 수 있다. 바꿔 말하면, 실시예 2에서의 성막 방법이, 비교예 2에서의 성막 방법보다도, 소위 로딩 효과(기판 표면적 의존성)를 더 낮게 억제하는 것이 가능하게 되는 것을 알 수 있다.

Claims (22)

  1. (a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써, 상기 기판의 표면에 NH 종단을 형성하는 공정과,
    (b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 공정과,
    (c) 상기 기판에 대하여 N 및 H를 포함하는 제2 반응체를 공급함으로써, 상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 공정과,
    (d) (a)를 행한 후에, 상기 SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 SiN막을 형성하는 공정을 포함하고,
    상기 SiCl4를 구성하는 Si가 갖는 4개의 결합손 중 3개의 결합손에 각각 Cl이 결합한 상태에서, 상기 SiCl4를 구성하는 Si가 상기 기판의 표면에 형성된 NH 종단을 구성하는 N에 결합하는 조건 하에서, (b)를 행하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 SiCl4가 열분해하지 않는 조건 하에서, 상기 사이클을 소정 횟수 행하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 SiCl4가 중간체를 발생시키지 않는 조건 하에서, 상기 사이클을 소정 횟수 행하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    기상 반응이 발생하지 않는 조건 하에서, 상기 사이클을 소정 횟수 행하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4의 사이에 흡착 치환 반응이 발생하는 조건 하에서, (b)를 행하고,
    상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체의 사이에 흡착 치환 반응이 발생하는 조건 하에서, (c)를 행하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 SiCl4를 구성하는 Si가 상기 기판의 표면에 형성된 NH 종단을 구성하는 N에 결합하여, Si-N 결합이 형성되고, 그 때, 상기 SiCl4에 포함되는 Si-Cl 결합 중 Si-N 결합으로 변환되지 않은 Si-Cl 결합이 절단되지 않고 유지되는 조건 하에서, (b)를 행하는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 SiCl4에서의 Si-Cl 결합의 적어도 일부, 및 상기 기판의 표면에 형성된 NH 종단에서의 N-H 결합의 적어도 일부가 절단되고, 상기 SiCl4에서의 Si-Cl 결합의 적어도 일부가 절단된 Si가, 상기 기판의 표면에 형성된 NH 종단에서의 N-H 결합의 적어도 일부가 절단된 N에 결합하여, Si-N 결합이 형성되고, 그 때, 상기 SiCl4에서의 Si-Cl 결합 중 Si-N 결합으로 변환되지 않은 Si-Cl 결합이 절단되지 않고 유지되는 조건 하에서, (b)를 행하는, 반도체 장치의 제조 방법.
  8. 삭제
  9. (a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써, 상기 기판의 표면에 NH 종단을 형성하는 공정과,
    (b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 공정과,
    (c) 상기 기판에 대하여 N 및 H를 포함하는 제2 반응체를 공급함으로써, 상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 공정과,
    (d) (a)를 행한 후에, 상기 SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 SiN막을 형성하는 공정을 포함하고,
    상기 SiCl4를 구성하는 Si가 갖는 4개의 결합손 중 3개의 결합손에 각각 Cl이 결합한 상태에서, 상기 SiCl4에서의 Si-Cl 결합의 적어도 일부가 절단된 Si가, 상기 기판의 표면에 형성된 NH 종단에서의 N-H 결합의 적어도 일부가 절단된 N에 결합하는 조건 하에서, (b)를 행하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    (b)에서의 상기 SiCl4의 공급 시간을, (c)에서의 상기 제2 반응체의 공급 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    (a)에서의 상기 제1 반응체의 공급 시간을, (c)에서의 상기 제2 반응체의 공급 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    (a)에서의 상기 제1 반응체의 공급 시간을, (b)에서의 상기 SiCl4의 공급 시간보다도 길게 하고, (b)에서의 상기 SiCl4의 공급 시간을, (c)에서의 상기 제2 반응체의 공급 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  13. (a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써, 상기 기판의 표면에 NH 종단을 형성하는 공정과,
    (b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 공정과,
    (c) 상기 기판에 대하여 N 및 H를 포함하는 제2 반응체를 공급함으로써, 상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 공정과,
    (d) (a)를 행한 후에, 상기 SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 SiN막을 형성하는 공정을 포함하고,
    (b)에서의 상기 SiCl4의 공급 시간을, 상기 기판의 중앙부에서, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4의 사이에 발생하는 흡착 치환 반응의 양이, 상기 기판의 외주부에서, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4의 사이에 발생하는 흡착 치환 반응의 양과 동일 정도가 되는 시간으로 하는, 반도체 장치의 제조 방법.
  14. (a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써, 상기 기판의 표면에 NH 종단을 형성하는 공정과,
    (b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 공정과,
    (c) 상기 기판에 대하여 N 및 H를 포함하는 제2 반응체를 공급함으로써, 상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 공정과,
    (d) (a)를 행한 후에, 상기 SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 SiN막을 형성하는 공정을 포함하고,
    (b)에서의 상기 SiCl4의 공급 시간을, 상기 기판의 중앙부에서 형성되는 상기 제1 SiN층의 두께가, 상기 기판의 외주부에서 형성되는 상기 제1 SiN층의 두께와 동일 정도가 되는 시간으로 하는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서,
    상기 (a)에서는, 상기 기판의 측방으로부터 상기 기판에 대하여 상기 제1 반응체를 공급하고,
    상기 (b)에서는, 상기 기판의 측방으로부터 상기 기판에 대하여 상기 SiCl4를 공급하고,
    상기 (c)에서는, 상기 기판의 측방으로부터 상기 기판에 대하여 상기 제2 반응체를 공급하는, 반도체 장치의 제조 방법.
  16. 제1항에 있어서,
    상기 기판의 표면에는 패턴이 형성되어 있고, 상기 패턴은 트렌치나 홀 등의 오목부를 포함하는, 반도체 장치의 제조 방법.
  17. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대하여 N 및 H를 포함하는 제1 반응체, 및 N 및 H를 포함하는 제2 반응체를 공급하는 반응체 공급계와,
    상기 처리실 내의 기판에 대하여 원료로서 SiCl4를 공급하는 원료 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내에서, (a) 기판에 대하여 상기 제1 반응체를 공급함으로써, 상기 기판의 표면에 NH 종단을 형성하는 단계와, (b) 상기 기판에 대하여 상기 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 단계와, (c) 상기 기판에 대하여 상기 제2 반응체를 공급함으로써, 상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 단계와, (d) (a)를 행한 후에, 상기 SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 SiN막을 형성하는 단계를 포함하는 처리를 행하고, 상기 SiCl4를 구성하는 Si가 갖는 4개의 결합손 중 3개의 결합손에 각각 Cl이 결합한 상태에서, 상기 SiCl4를 구성하는 Si가 상기 기판의 표면에 형성된 NH 종단을 구성하는 N에 결합하는 조건 하에서, (b)를 행하게 하도록, 상기 반응체 공급계, 상기 원료 공급계 및 상기 히터를 제어하도록 구성되는 제어부,
    를 포함하는 기판 처리 장치.
  18. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대하여 N 및 H를 포함하는 제1 반응체, 및 N 및 H를 포함하는 제2 반응체를 공급하는 반응체 공급계와,
    상기 처리실 내의 기판에 대하여 원료로서 SiCl4를 공급하는 원료 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내에서, (a) 기판에 대하여 상기 제1 반응체를 공급함으로써, 상기 기판의 표면에 NH 종단을 형성하는 단계와, (b) 상기 기판에 대하여 상기 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 단계와, (c) 상기 기판에 대하여 상기 제2 반응체를 공급함으로써, 상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 단계와, (d) (a)를 행한 후에, 상기 SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 SiN막을 형성하는 단계를 포함하는 처리를 행하고, (b)에서의 상기 SiCl4의 공급 시간을, 상기 기판의 중앙부에서, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4의 사이에 발생하는 흡착 치환 반응의 양이, 상기 기판의 외주부에서, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4의 사이에 발생하는 흡착 치환 반응의 양과 동일 정도가 되는 시간으로 하도록, 상기 반응체 공급계, 상기 원료 공급계 및 상기 히터를 제어하도록 구성되는 제어부,
    를 포함하는 기판 처리 장치.
  19. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대하여 N 및 H를 포함하는 제1 반응체, 및 N 및 H를 포함하는 제2 반응체를 공급하는 반응체 공급계와,
    상기 처리실 내의 기판에 대하여 원료로서 SiCl4를 공급하는 원료 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내에서, (a) 기판에 대하여 상기 제1 반응체를 공급함으로써, 상기 기판의 표면에 NH 종단을 형성하는 단계와, (b) 상기 기판에 대하여 상기 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 단계와, (c) 상기 기판에 대하여 상기 제2 반응체를 공급함으로써, 상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 단계와, (d) (a)를 행한 후에, 상기 SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 SiN막을 형성하는 단계를 포함하는 처리를 행하고, (b)에서의 상기 SiCl4의 공급 시간을, 상기 기판의 중앙부에서 형성되는 상기 제1 SiN층의 두께가, 상기 기판의 외주부에서 형성되는 상기 제1 SiN층의 두께와 동일 정도가 되는 시간으로 하도록, 상기 반응체 공급계, 상기 원료 공급계 및 상기 히터를 제어하도록 구성되는 제어부,
    를 포함하는 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에서,
    (a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써, 상기 기판의 표면에 NH 종단을 형성하는 수순과,
    (b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 수순과,
    (c) 상기 기판에 대하여 N 및 H를 포함하는 제2 반응체를 공급함으로써, 상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 수순과,
    (d) (a)를 행한 후에, 상기 SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 SiN막을 형성하는 수순과,
    상기 SiCl4를 구성하는 Si가 갖는 4개의 결합손 중 3개의 결합손에 각각 Cl이 결합한 상태에서, 상기 SiCl4를 구성하는 Si가 상기 기판의 표면에 형성된 NH 종단을 구성하는 N에 결합하는 조건 하에서, (b)를 행하는 수순을 포함하는 처리를 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
  21. 기판 처리 장치의 처리실 내에서,
    (a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써, 상기 기판의 표면에 NH 종단을 형성하는 수순과,
    (b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 수순과,
    (c) 상기 기판에 대하여 N 및 H를 포함하는 제2 반응체를 공급함으로써, 상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 수순과,
    (d) (a)를 행한 후에, 상기 SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 SiN막을 형성하는 수순과,
    (b)에서의 상기 SiCl4의 공급 시간을, 상기 기판의 중앙부에서, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4의 사이에 발생하는 흡착 치환 반응의 양이, 상기 기판의 외주부에서, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4의 사이에 발생하는 흡착 치환 반응의 양과 동일 정도가 되는 시간으로 하는 수순
    을 포함하는 처리를 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
  22. 기판 처리 장치의 처리실 내에서,
    (a) 기판에 대하여 N 및 H를 포함하는 제1 반응체를 공급함으로써, 상기 기판의 표면에 NH 종단을 형성하는 수순과,
    (b) 상기 기판에 대하여 원료로서 SiCl4를 공급함으로써, 상기 기판의 표면에 형성된 NH 종단과, 상기 SiCl4를 반응시켜, 표면에 SiCl 종단이 형성된 제1 SiN층을 형성하는 수순과,
    (c) 상기 기판에 대하여 N 및 H를 포함하는 제2 반응체를 공급함으로써, 상기 제1 SiN층의 표면에 형성된 SiCl 종단과, 상기 제2 반응체를 반응시켜, 표면에 NH 종단이 형성된 제2 SiN층을 형성하는 수순과,
    (d) (a)를 행한 후에, 상기 SiCl4가 기상 분해하지 않는 조건 하에서, (b)와 (c)를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 SiN막을 형성하는 수순과,
    (b)에서의 상기 SiCl4의 공급 시간을, 상기 기판의 중앙부에서 형성되는 상기 제1 SiN층의 두께가, 상기 기판의 외주부에서 형성되는 상기 제1 SiN층의 두께와 동일 정도가 되는 시간으로 하는 수순
    을 포함하는 처리를 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020190021619A 2018-02-28 2019-02-25 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102227965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210030805A KR102303723B1 (ko) 2018-02-28 2021-03-09 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-034770 2018-02-28
JP2018034770A JP6789257B2 (ja) 2018-02-28 2018-02-28 半導体装置の製造方法、基板処理装置、およびプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210030805A Division KR102303723B1 (ko) 2018-02-28 2021-03-09 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램

Publications (2)

Publication Number Publication Date
KR20190103958A KR20190103958A (ko) 2019-09-05
KR102227965B1 true KR102227965B1 (ko) 2021-03-16

Family

ID=67684675

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020190021619A KR102227965B1 (ko) 2018-02-28 2019-02-25 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR1020210030805A KR102303723B1 (ko) 2018-02-28 2021-03-09 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR1020210121814A KR102345305B1 (ko) 2018-02-28 2021-09-13 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020210030805A KR102303723B1 (ko) 2018-02-28 2021-03-09 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR1020210121814A KR102345305B1 (ko) 2018-02-28 2021-09-13 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램

Country Status (6)

Country Link
US (4) US10770287B2 (ko)
JP (1) JP6789257B2 (ko)
KR (3) KR102227965B1 (ko)
CN (2) CN113846311A (ko)
SG (1) SG10201901678WA (ko)
TW (2) TWI715918B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN111433390B (zh) 2017-12-22 2022-09-27 株式会社村田制作所 成膜装置
CN111465714B (zh) * 2017-12-22 2022-06-28 株式会社村田制作所 成膜装置
JP6789257B2 (ja) * 2018-02-28 2020-11-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR102552458B1 (ko) * 2019-07-31 2023-07-06 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 기판 지지구 및 반도체 장치의 제조 방법
US11276570B2 (en) * 2020-07-22 2022-03-15 Applied Materials, Inc. Multi-layer deposition and treatment of silicon nitride films
JP7159254B2 (ja) * 2020-09-18 2022-10-24 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076308A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd 半導体装置およびその製造方法
JP2017228700A (ja) * 2016-06-23 2017-12-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002086913A1 (fr) * 2001-04-17 2002-10-31 Matsushita Electric Industrial Co., Ltd. Film mince organique conducteur et son procede de production, electrode et cable electrique utilisant ce film
US6528430B2 (en) * 2001-05-01 2003-03-04 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing Si2C16 and NH3
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
KR100480914B1 (ko) 2002-08-05 2005-04-07 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
US7365029B2 (en) * 2002-12-20 2008-04-29 Applied Materials, Inc. Method for silicon nitride chemical vapor deposition
KR100532741B1 (ko) * 2003-08-07 2005-11-30 동부아남반도체 주식회사 반도체 소자의 식각 정지막 제조 방법
JP2005210076A (ja) * 2003-12-25 2005-08-04 Semiconductor Leading Edge Technologies Inc 窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法
TW200603287A (en) * 2004-03-26 2006-01-16 Ulvac Inc Unit layer posttreating catalytic chemical vapor deposition apparatus and method of film formation therewith
KR20060008039A (ko) * 2004-07-23 2006-01-26 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
US20060084283A1 (en) * 2004-10-20 2006-04-20 Paranjpe Ajit P Low temperature sin deposition methods
KR101008002B1 (ko) * 2010-09-14 2011-01-14 시너스 테크놀리지, 인코포레이티드 기판 구조의 형성 방법 및 이를 포함하는 소자의 제조 방법
KR101329032B1 (ko) * 2011-04-20 2013-11-14 주식회사 실리콘밸류 다결정 실리콘 제조장치 및 이를 이용한 다결정 실리콘의 제조방법
JP5945430B2 (ja) * 2012-02-29 2016-07-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置、及びプログラム
KR101189642B1 (ko) * 2012-04-09 2012-10-12 아익스트론 에스이 원자층 증착법을 이용한 ＴｉＳｉＮ 박막의 형성방법
JP6030378B2 (ja) * 2012-08-14 2016-11-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR20140059107A (ko) * 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘 질화물 박막 제조 방법
KR101740616B1 (ko) * 2012-11-26 2017-05-26 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP5852147B2 (ja) * 2014-01-23 2016-02-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6262115B2 (ja) * 2014-02-10 2018-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2015199111A1 (ja) * 2014-06-25 2015-12-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6347543B2 (ja) 2014-06-30 2018-06-27 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
US9214333B1 (en) * 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US20160133837A1 (en) * 2014-11-12 2016-05-12 Intermolecular Inc. Low-Temperature Deposition of Metal Silicon Nitrides from Silicon Halide Precursors
SG11201705569PA (en) * 2015-01-07 2017-08-30 Hitachi Int Electric Inc Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102048293B1 (ko) * 2015-02-25 2019-11-25 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 히터 및 반도체 장치의 제조 방법
JP2016178224A (ja) * 2015-03-20 2016-10-06 東京エレクトロン株式会社 シリコン窒化膜の形成方法、および、シリコン窒化膜の形成装置
JP2018525841A (ja) * 2015-08-21 2018-09-06 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高温の熱ａｌｄ及び窒化ケイ素膜
EP3353555A1 (en) 2015-09-25 2018-08-01 Bioanalytix, Inc. Method for determining the in vivo comparability of biologic drug and a reference drug
JP6523119B2 (ja) 2015-09-28 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6548586B2 (ja) 2016-02-03 2019-07-24 東京エレクトロン株式会社 成膜方法
US10297439B2 (en) 2016-02-25 2019-05-21 Tokyo Electron Limited Film forming method and film forming system
JP6478330B2 (ja) * 2016-03-18 2019-03-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6778144B2 (ja) * 2017-04-25 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6789257B2 (ja) * 2018-02-28 2020-11-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076308A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd 半導体装置およびその製造方法
JP2017228700A (ja) * 2016-06-23 2017-12-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
JP6789257B2 (ja) 2020-11-25
US11056337B2 (en) 2021-07-06
US11664217B2 (en) 2023-05-30
TW202126841A (zh) 2021-07-16
CN110205606B (zh) 2021-10-15
SG10201901678WA (en) 2019-09-27
KR20210114913A (ko) 2021-09-24
CN110205606A (zh) 2019-09-06
KR102345305B1 (ko) 2021-12-31
US20200373151A1 (en) 2020-11-26
US20190267230A1 (en) 2019-08-29
TWI715918B (zh) 2021-01-11
TW201945574A (zh) 2019-12-01
US10770287B2 (en) 2020-09-08
US20230253202A1 (en) 2023-08-10
KR20190103958A (ko) 2019-09-05
US20210296110A1 (en) 2021-09-23
JP2019149516A (ja) 2019-09-05
TWI795697B (zh) 2023-03-11
CN113846311A (zh) 2021-12-28
KR102303723B1 (ko) 2021-09-23
KR20210030326A (ko) 2021-03-17

Similar Documents

Publication Publication Date Title
KR102227965B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6778144B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101995135B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102137477B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101964797B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102276870B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR20180106897A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20200011495A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102346410B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP7199497B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP6989677B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2021061429A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2020077890A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant