TWI715918B - 半導體裝置之製造方法、基板處理裝置及記錄媒體 - Google Patents

半導體裝置之製造方法、基板處理裝置及記錄媒體 Download PDF

Info

Publication number
TWI715918B
TWI715918B TW108102263A TW108102263A TWI715918B TW I715918 B TWI715918 B TW I715918B TW 108102263 A TW108102263 A TW 108102263A TW 108102263 A TW108102263 A TW 108102263A TW I715918 B TWI715918 B TW I715918B
Authority
TW
Taiwan
Prior art keywords
sicl
substrate
wafer
gas
reactant
Prior art date
Application number
TW108102263A
Other languages
English (en)
Other versions
TW201945574A (zh
Inventor
原田勝吉
松岡樹
橋本良知
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW201945574A publication Critical patent/TW201945574A/zh
Application granted granted Critical
Publication of TWI715918B publication Critical patent/TWI715918B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本發明之課題在於提升形成於基板上之SiN膜之基板面內膜厚均勻性。
本發明係具有：(a)藉由對基板供給含有N及H之第1反應體，於基板之表面形成NH終端的步驟；(b)藉由對基板供給SiCl4作為原料，使形成於基板之表面之NH終端、與SiCl4反應，而形成經SiCl終端之第1SiN層的步驟；(c)藉由對基板供給含有N及H之第2反應體，使形成於第1SiN層之表面之SiCl終端、與第2反應體反應，而形成經NH終端之第2SiN層的步驟；且於進行(a)後，在SiCl4不氣相分解之條件下，進行非同時進行(b)與(c)之周期既定次數，藉此於基板上形成SiN膜。

Description

半導體裝置之製造方法、基板處理裝置及記錄媒體
本發明係關於半導體裝置之製造方法、基板處理裝置及記錄媒體。
作為半導體裝置之製造步驟的一步驟，有進行於基板上形成含有矽(Si)與氮(N)之膜、即氮化矽膜(SiN膜)之處理的情形(例如參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2017-069230號公報
本發明之目的在於提升形成於基板上之SiN膜之基板面內膜厚均勻性。
根據本發明一態樣，提供一種技術，係具有：(a)藉由對基板供給含有N及H之第1反應體，於上述基板之表面形成NH終端的步驟；(b)藉由對上述基板供給SiCl4作為原料，使形成於上述基板之表面之NH終端、與上述SiCl4反應，而形成經SiCl終端之第1SiN 層的步驟；(c)藉由對上述基板供給含有N及H之第2反應體，使形成於上述第1SiN層之表面之SiCl終端、與上述第2反應體反應，而形成經NH終端之第2SiN層的步驟；且於進行(a)後，在上述SiCl4不氣相分解之條件下，進行非同時進行(b)與(c)之周期既定次數，藉此於上述基板上形成SiN膜。
根據本發明，可提升形成於基板上之SiN膜之基板面內膜厚均勻性。
115‧‧‧晶舟升降器
121‧‧‧控制器
121a‧‧‧CPU
121b‧‧‧RAM
121c‧‧‧記憶裝置
121d‧‧‧I/O埠
121e‧‧‧內部匯流排
122‧‧‧輸出入裝置
123‧‧‧外部記憶裝置
200‧‧‧晶圓
201‧‧‧處理室
202‧‧‧處理爐
203‧‧‧反應管
207‧‧‧加熱器
217‧‧‧晶舟
218‧‧‧隔熱板
219‧‧‧密封蓋
220‧‧‧O型環
231‧‧‧排氣管
232a、232b、232c、232d‧‧‧氣體供給管
241a、241b、241c、241d‧‧‧MFC
243a、243b、243c、243d‧‧‧閥
244‧‧‧APC閥
245‧‧‧壓力感測器
246‧‧‧真空泵
248‧‧‧積集型供給系統
249a、249b‧‧‧噴嘴
250a、250b‧‧‧氣體供給孔
255‧‧‧旋轉軸
263‧‧‧溫度感測器
267‧‧‧旋轉機構
圖1為本發明一實施形態中適合使用之基板處理裝置之縱型處理爐的概略構成圖，且為以縱剖面圖顯示處理爐部分的圖。
圖2為本發明一實施形態中適合使用之基板處理裝置之縱型處理爐的概略構成圖，且為以圖1之A-A線剖面圖顯示處理爐部分的圖。
圖3為本發明一實施形態中適合使用之基板處理裝置之控制器的概略構成圖，且為以方塊圖顯示控制器之控制系統的圖。
圖4為表示本發明一實施形態之成膜時序的圖。
圖5(a)為表示供給了第1反應體後之基板表面之部分放大圖；圖5(b)為表示供給了原料後之基板表面之部分放大圖；圖5(c)為表示供給了第2反應體後之基板表面之部分放大圖。
圖6(a)為表示形成於基板上之SiN膜之基板面內膜厚均勻性之評價結果的圖；圖6(b)為表示形成於基板上之SiN膜之耐加工性之 評價結果的圖。
圖7為表示形成於基板上之SiN膜之基板面內膜厚均勻性之評價結果的圖。
<本發明之一實施形態>
以下主要使用圖1~圖5說明本發明一實施形態。
(1)基板處理裝置之構成
如圖1所示，處理爐202係具有作為加熱機構(溫度調整部)之加熱器207。加熱器207為圓筒形狀，由保持板所支撐而垂直豎立。加熱器207亦具有作為藉由熱使氣體活性化(激發)之活性化機構(激發部)的機能。
於加熱器207內側，與加熱器207呈同心圓狀地配設反應管203。反應管203係由例如石英(SiO2)或碳化矽(SiC)等耐熱性材料所構成，形成為上端閉塞、下端開口的圓筒形狀。於反應管203之筒中空部形成處理室201。處理室201係構成為可收容作為基板之晶圓200。於此處理室201內進行對晶圓200之處理。
於處理室201內，噴嘴249a、249b係設置成貫通反應管203之下部側壁。於噴嘴249a、249b分別連接氣體供給管232a、232b。
於氣體供給管232a、232b，係由氣流之上游側起依序分別設置屬於流量控制器(流量控制部)之質量流量控制器(MFC)241a、241b及屬於開關閥之閥243a、243b。在氣體供給管 232a、232b之較閥243a、243b更下游側，分別連接氣體供給管232c、232d。於氣體供給管232c、232d，由氣流之上游側起依序分別設置MFC241c、241d及閥243c、243d。
如圖2所示般，噴嘴249a、249b係在反應管203之內壁與晶圓200之間於俯視時呈圓環狀之空間中，分別設置成由反應管203之內壁下部起沿著上部，朝晶圓200之配列方向上方立起。亦即，噴嘴249a、249b係在晶圓200所配列之晶圓配列區域之側方的水平包圍晶圓配列區域之區域，沿著晶圓配列區域而分別設置。於噴嘴249a、249b之側面，分別設置供給氣體之氣體供給孔250a、250b。氣體供給孔250a、250b係分別朝反應管203之中心開口，可朝晶圓200供給氣體。氣體供給孔250a、250b係由反應管203之下部起涵括至上部而複數設置。
由氣體供給管232a，使作為原料(原料氣體)之例如含有Si與氯(Cl)之氯矽烷系氣體，經由MFC241a、閥243a、噴嘴249a供給至處理室201內。原料氣體係指氣體狀態的原料，例如藉由將常溫常壓下呈液體狀態之原料氣化而得的氣體，或常溫常壓下呈氣體狀態之原料等。作為氯矽烷系氣體，可使用例如四氯矽烷(SiCl4)氣體。SiCl4氣體係於1分子中含有4個Si與Cl之化學鍵(Si-Cl鍵)。
由氣體供給管232b，將作為第1、第2反應體之例如含有N與氫(H)之氮化氫系氣體，經由MFC241b、閥243b、噴嘴249b供給至處理室201內。作為氮化氫系氣體，可使用例如氨(NH3)氣體。NH3氣體係於1分子中含有3個N與H之化學鍵(N-H鍵)。
由氣體供給管232c、232d，使作為惰性氣體之氮(N2)氣體分別經由MFC241c、241d、閥243c、243d、氣體供給管232a、 232b、噴嘴249a、249b供給至處理室201內。N2氣體係作用為沖洗氣體、載體氣體、稀釋氣體等。
主要由氣體供給管232a、MFC241a、閥243a構成原料供給系統。主要由氣體供給管232b、MFC241b、閥243b構成反應體供給系統(第1、第2反應體供給系統)。主要由氣體供給管232c、232d、MFC241c、241d、閥243c、243d構成惰性氣體供給系統。
上述各種供給系統中，任一者或所有之供給系統亦可構成為由閥243a~243d或MFC241a~241d等積集而成的積集型供給系統248。積集型供給系統248係對氣體供給管232a~232d分別連接，對氣體供給管232a~232d內之各種氣體的供給動作、即閥243a~243d之開關動作或由MFC241a~241d進行之流量調整動作等，係構成為由後述控制器121所控制。積集型供給系統248係構成為一體型、或分割型之積集單元，可對氣體供給管232a~232d等依積集單元單位進行裝卸，構成為可依積集單元單位進行積集型供給系統248之維修、交換、增設等。
於反應管203之側壁下方，連接對處理室201內之環境進行排氣的排氣管231。於排氣管231，經由檢測處理室201內壓力之作為壓力檢測器(壓力檢測部)的壓力感測器245及作為壓力調整器(壓力調整部)的APC(Auto Pressure Controller，自動壓力控制器)閥244，連接作為真空排氣裝置的真空泵246。APC閥244係構成為藉由在使真空泵246作動之狀態下開關閥，而可進行處理室201內之真空排氣或真空排氣停止，進而在使真空泵246作動之狀態下，根據藉由壓力感測器245所檢測出之壓力資訊進行閥開度調 節，而可調整處理室201內之壓力。主要由排氣管231、壓力感測器245、APC閥244構成排氣系統。亦可考慮將真空泵246涵括於排氣系統中。
於反應管203下方，設有可將反應管203下端開口氣密地閉塞之作為爐口蓋體的密封蓋219。密封蓋219係例如由SUS等金屬材料所構成，形成為圓盤狀。於密封蓋219上面，設有與反應管203下端抵接之作為密封構件的O型環220。於密封蓋219下方，設置使後述晶舟217旋轉的旋轉機構267。旋轉機構267之旋轉軸255係貫通密封蓋219而連接至晶舟217。旋轉機構267係構成為藉由使晶舟217旋轉而使晶圓200旋轉。密封蓋219係構成為藉由設置於反應管203外部之作為升降機構的晶舟升降器115而於垂直方向升降。晶舟升降器115係構成為藉由使密封蓋219升降，而將晶圓200於處理室201內外進行搬入及搬出(搬送)的搬送裝置(搬送機構)。
作為基板支撐具之晶舟217係構成為使複數片、例如25~200片晶圓200以水平姿勢、且以彼此中心對齊之狀態，於垂直方向上整齊排列而多段地支撐，亦即，隔著間隔而配列。晶舟217係由例如石英或SiC等耐熱性材料所構成。於晶舟217之下部，由例如石英或SiC等耐熱性材料所構成之隔熱板218係依水平姿勢多段地支撐。
於反應管203內，設置有作為溫度檢測器之溫度感測器263。根據藉由溫度感測器263檢測出之溫度資訊而調整對加熱器207之通電狀況，使處理室201內之溫度成為所需之溫度分布。溫度感測器263係沿著反應管203的內壁設置。
如圖3所示般，屬於控制部(控制手段)之控制器121係構成為具備CPU(Central Processing Unit，中央處理單元)121a、RAM(Random Access Memory，隨機存取記憶體)121b、記憶裝置121c、I/O埠121d的電腦。RAM 121b、記憶裝置121c、I/O埠121d係構成為經由內部匯流排121e而可與CPU 121a進行資料交換。控制器121係連接有例如構成為觸控面板等之輸出入裝置122。
記憶裝置121c係由例如快閃記憶體、HDD(Hard Disk Drive，硬式磁碟機)等所構成。於記憶裝置121c內可讀出地儲存有控制基板處理裝置之動作的控制程式，或記載有後述成膜處理之手續或條件等的製程配方(recipe)等。製程配方係以將後述成膜處理中各手續藉控制器121執行，而可獲得既定之結果之方式組合者，具有作為程式的機能。以下，作為製程配方或控制程式等的總稱，亦僅稱為程式。又，製程配方亦僅稱為配方。本說明書中於使用程式一詞的情況，係指僅含配方單體的情況、僅含控制程式單體的情況、或含有此二者的情況。RAM 121b係構成為使藉由CPU 121a讀出之程式或數據等暫時地保存之記憶區域(工作區域)。
I/O埠121d係連接於上述MFC 241a~241d、閥243a~243d、壓力感測器245、APC閥244、真空泵246、溫度感測器263、加熱器207、旋轉機構267、晶舟升降器115等。
CPU 121a係構成為自記憶裝置121c讀出控制程式並執行，且配合自輸出入裝置122之操作指令之輸入等由記憶裝置121c讀出配方。CPU 121a係構成為依照讀出之配方的內容，控制由MFC 241a~241d進行之各種氣體之流量調整動作、閥243a~243d的開關動作、APC閥244之開關動作及基於壓力感測器245而由 APC閥244進行之壓力調整動作、真空泵246的啟動及停止、基於溫度感測器263之加熱器207的溫度調整動作、由旋轉機構267進行之晶舟217的旋轉及旋轉速度調節動作、由晶舟升降機115進行之晶舟217的升降動作等。
控制器121係可藉由將外部記憶裝置123所儲存之上述程式安裝到電腦中而構成。外部記憶裝置123係包括例如HDD等磁碟、CD等光碟、MO等磁光碟、USB記憶體等半導體記憶體等。記憶裝置121c或外部記憶裝置123係構成為可被電腦讀取之記錄媒體。以下，作為此等之總稱，亦僅稱為記錄媒體。本說明書中於使用記錄媒體一詞的情況，係指僅含記憶裝置121c單體的情況、僅含外部記憶裝置123單體的情況、或含有此二者之情況。尚且，對電腦之程式提供，亦可不使用外部記憶裝置123，而使用網路或專用線路等通訊手段來進行。
(2)基板處理步驟
作為使用上述基板處理裝置之半導體裝置的製造步驟之一步驟，針對於作為基板之晶圓200上形成SiN膜的基板處理時序例、即成膜時序例，使用圖4進行說明。以下的說明中，構成基板處理裝置之各部的動作係藉由控制器121所控制。
圖4所示成膜時序中，係進行：
藉由對晶圓200供給作為含有N及H之第1反應體的NH3氣體，於晶圓200表面形成NH終端的步驟A；藉由對晶圓200供給SiCl4氣體作原料，使形成於晶圓200表面之NH終端、與SiCl4反應，而形成經SiCl終端之第1SiN層的步驟B；藉由對晶圓200供 給作為含有N及H之第2反應體的NH3氣體，使形成於第1SiN層之表面之SiCl終端、與NH3氣體反應，而形成經NH終端之第2SiN層的步驟C。
具體而言，在進行了上述步驟A後，於SiCl4不氣相分解之條件下，將非同時進行上述步驟B與步驟C之周期進行既定次數。藉此，於晶圓200上形成SiN膜。又，圖4中，分別以A、B、C表示步驟A、B、C之實施期間。
本說明書中，為了方便有時如以下般表示圖4所示成膜時序。
於以下之其他實施形態等之說明中亦使用相同的記載。
NH3→(SiCl4→NH3)×n=>SiN
本說明書中於使用「晶圓」一詞的情況，係有意指晶圓本身的情況、或意指晶圓與其表面所形成之既定之層或膜之積層體的情況。本說明書中於使用「晶圓表面」一詞的情況，係有意指晶圓本身之表面的情況、或意指晶圓上所形成之既定之層等之表面的情況。本說明書中於記載了「於晶圓上形成既定之層」的情況，係有意指於晶圓本身之表面上直接形成既定之層的情況、或意指於晶圓上所形成之層等之上形成既定之層的情況。本說明書中使用「基板」一詞的情況，亦與使用「晶圓」一詞的情況具有相同意義。
(晶圓充填及晶舟裝載)
將複數片之晶圓200裝填(晶圓充填)於晶舟217。其後，如圖1所示般，支撐複數片之晶圓200的晶舟217，係藉由晶舟升降機115被上舉並搬入至處理室201內(晶舟裝載)。於此狀態下，密封蓋219 係經由O型環220使反應管203之下端成為密封之狀態。
(壓力調整及溫度調整)
以使處理室201內、即晶圓200存在之空間成為所需之處理壓力(真空度)之方式，藉由真空泵246進行真空排氣(減壓排氣)。此時，處理室201內之壓力係由壓力感測器245測定，根據此測定出之壓力資訊對APC閥244進行回饋控制。又，以使處理室201內之晶圓200成為所需之處理溫度(成膜溫度)之方式，藉由加熱器207加熱。此時，以使處理室201內成為所需之溫度分布之方式，根據由溫度感測器263檢測出之溫度資訊對加熱器207之通電狀態進行回饋控制。又，藉由旋轉機構267開始晶圓200之旋轉。真空泵246之作動、晶圓200之加熱及旋轉之任一者，係至少在對晶圓200之處理結束前之期間持續進行。
(成膜步驟)
其後，依序實行以下之步驟A~C。
[步驟A]
此步驟係對處理室201內之晶圓200供給NH3氣體。具體而言，打開閥243b，使NH3氣體流入氣體供給管232b內。NH3氣體係藉由MFC 241b調整流量，經由噴嘴249b供給至處理室201內，並由排氣管231排氣。此時，對晶圓200由晶圓200之側方供給NH3氣體。此時，亦可開啟閥243c、243d，使N2氣體流入至氣體供給管232c、232d內。
作為本步驟中之處理條件，可例示：
NH3氣體供給流量：100~10000sccm
N2氣體供給流量(各氣體供給管)：0~10000sccm
各氣體供給時間：1~30分鐘
處理溫度：300~1000℃、較佳為700~900℃，更佳為750~800℃
處理壓力：1~4000Pa，較佳為20~1333Pa。
又，本說明書中之如「300~1000℃」般之數值範圍的記載，係意指其範圍包括下限值及上限值。因此，所謂「300~1000℃」係意指「300℃以上且1000℃以下」。關於其他數值範圍亦相同。
於實施成膜處理前之晶圓200表面，有時形成有自然氧化膜等。藉由於上述條件下對晶圓200供給NH3氣體，可於形成了自然氧化膜等之晶圓200表面上形成NH終端。藉此，於後述步驟B中，可於晶圓200上進行所需之成膜反應。於圖5(a)表示形成了NH終端之晶圓200之表面的部分放大圖。形成於晶圓200表面之NH終端亦可視為與H終端同義。尚且，本步驟中對晶圓200之NH3氣體供給、於晶圓200表面形成NH終端的處理，由於在實質之成膜處理(步驟B、C)之前進行，故亦分別稱為預流通(preflow)、前處理。
如本實施形態般，在由晶圓200之側方進行對晶圓200之NH3氣體供給的情況，有NH終端之形成係於晶圓200之外周部先行開始，並於晶圓200之中央部較遲開始的傾向。此現象係在於晶圓200表面形成了包含溝或孔等凹部之圖案的情況特別顯著。本步驟中，若NH3氣體之供給時間未滿1分鐘，有即使於晶圓 200之外周部形成NH終端，但於晶圓200之中央部難以形成NH終端的情形。藉由將NH3氣體之供給時間設為1分鐘以上之時間，可由晶圓200之外周部起涵括至中央部均勻地、即依略均等之量及密度形成NH終端。其中，若NH3氣體之供給時間超過30分鐘，則有依於晶圓200表面之NH終端之形成反應達到飽和的狀態，持續對晶圓200供給NH3氣體的情形。其結果，無助於NH終端形成的NH3氣體之使用量浪費地增加，而有氣體成本增加的情形。藉由將NH3氣體之供給時間設為30分鐘以下之時間，可抑制氣體成本之增加。
藉由對晶圓200預流通NH3氣體而於晶圓200表面形成NH終端後，關閉閥243b，停止對處理室201內NH3氣體的供給。然後，對處理室201內進行真空排氣，自處理室201內排除殘留於處理室201內之氣體等。此時，將閥243c、243d開啟，將N2氣體供給至處理室201內作為沖洗氣體(沖洗步驟)。沖洗步驟中之處理壓力設為例如1~100Pa之壓力，N2氣體之供給流量設為例如10~10000sccm之流量。
作為第1反應氣體，除了NH3氣體之外，可使用二亞胺(N2H3)氣體、聯胺(N2H4)氣體、N3H8氣體等氮化氫系氣體。
作為惰性氣體，N2氣體之外，可使用Ar氣體、He氣體、Ne氣體、Xe氣體等稀有氣體。此點係於後述步驟B、C中亦相同。
[步驟B]
於此步驟中，對處理室201內之晶圓200、即晶圓200表面上 所形成之NH終端供給SiCl4氣體。具體而言，閥243a、243c、243d之開關控制，係以與步驟A中閥243b~243d之開關控制相同之手續進行。SiCl4氣體係藉由MFC241a控制流量，經由噴嘴249a供給至處理室201內，並自排氣管231排氣。此時，對晶圓200由晶圓200之側方供給SiCl4氣體。
作為本步驟中之處理條件，可例示：
SiCl4氣體供給流量：10~2000sccm、較佳為100~1000sccm
SiCl4氣體供給時間：60~180秒、較佳為60~120秒
處理溫度：300~1000℃、較佳為700~900℃、更佳為750~800℃
處理壓力：1~2000Pa，較佳為20~1333Pa。其他處理條件係設為與步驟A之處理條件相同。
藉由於上述條件下對晶圓200供給SiCl4氣體，可使於晶圓200表面所形成之NH終端、與SiCl4反應。具體而言，可將SiCl4中之Si-Cl鍵、及形成於晶圓200表面之NH終端中之N-H鍵分別切斷。然後，使SiCl4氣體中之Si-Cl鍵被切斷之Si鍵結至形成於晶圓200表面之NH終端中之N-H鍵被切斷之N，而可形成Si-N鍵。由Si所切離之Cl、及由N所切離之H，係分別構成HCl等之氣體狀物質而由晶圓200脫離，並由排氣管231排氣。
又，本步驟中，於上述反應過程中，可使SiCl4中之Si-Cl鍵中未轉換為Si-N鍵的Si-Cl鍵保持為不切斷。亦即，本步驟中，可依構成SiCl4之Si所具有之四個鍵結鍵中使其中3個鍵結鍵分別鍵結了Cl的狀態，使SiCl4中之Si-Cl鍵被切斷的Si鍵結至形成於晶圓200表面之NH終端中之N-H鍵被切斷之N。
本說明書中，亦將步驟B中於晶圓200表面所進行之上述反應稱為吸附取代反應。本步驟中，藉由進行上述吸附取代反應，可於晶圓200上，形成含有Si及N、表面全域經SiCl終端的層、即經SiCl終端之氮化矽層(第1SiN層)。圖5(b)表示形成了經SiCl終端之第1SiN層的晶圓200表面之部分放大圖。又，圖5(b)中為了方便而省略Cl之部分圖示。經SiCl終端之第1SiN層，係構成SiCl終端之Cl分別發揮作為立體障礙之作用等，故即使於此層形成後持續對晶圓200供給SiCl4氣體，仍成為於晶圓200上不會進行進一步Si堆積的層。亦即，經SiCl終端之第1SiN層，係成為對進一步之Si吸附反應造成自限的層。因此，第1SiN層之厚度成為於晶圓面內全域為未滿1原子層(未滿1分子層)之均等厚度。尚且，亦可將形成於晶圓200表面之SiCl終端視為與Cl終端同義。
本步驟中之處理條件，係供給至處理室201內之SiCl4不氣相分解(熱分解)的條件。亦即，上述處理條件係供給至處理室201內之SiCl4於氣相中不產生中間物，不使因氣相反應所造成之晶圓200上之Si堆積進行的條件。換言之，上述處理條件係於晶圓200上僅能夠發生上述吸附取代反應的條件。藉由將本步驟中之處理條件設為此種條件，可使形成於晶圓200上之第1SiN層成為晶圓面內厚度均勻性(以下亦簡稱為面內厚度均勻性)優越的層。
尚且，若成膜溫度(處理溫度)未滿300℃，則於晶圓200上不易形成第1SiN層，且有難以使晶圓200上之SiN層的形成依實用性成膜速度進行的情形。又，亦有形成於晶圓200上之SiN膜中之Cl等雜質殘留較多、SiN膜之耐加工性降低的情形。藉由將成膜溫度設為300℃以上之溫度，可使晶圓200上之SiN膜的形成 依實用性成膜速度進行。又，形成於晶圓200上之SiN膜亦可成為雜質濃度低、耐加工性優越的膜。藉由將成膜溫度設為700℃以上之溫度，可確實地獲得上述效果。藉由將成膜溫度設為750℃以上之溫度，可更確實地獲得上述效果。
若成膜溫度超過1000℃，有於處理室201內，進行上述吸附取代反應以外之反應的情形。例如有SiCl4中之Si-Cl鍵中未轉換為Si-N鍵之Si-Cl鍵被切斷，而難以使第1SiN層之表面全體被SiCl終端的情形。亦即，有難以使第1SiN層成為對進一步之Si吸附反應造成自限之層的情形。又，有供給至處理室201內之SiCl4進行氣相分解(熱分解)而產生中間物，發生因氣相反應所造成之晶圓200上之Si堆積的情形。此等之結果，有導致形成於晶圓200上之第1SiN層之面內厚度均勻性、即SiN膜之基板面內膜厚均勻性(以下亦簡稱為面內膜厚均勻性)降低的情形。藉由將成膜溫度設為1000℃以下之溫度，可解決於此所述之課題。藉由將成膜溫度設為900℃以下之溫度，可確實地解決於此所述之課題。藉由將成膜溫度設為800℃以下之溫度，可更確實地解決於此所述之課題。
由於此等情況，成膜溫度較理想係設為300~1000℃、較佳係700~900℃、更佳係750~800℃。尚且，於此所示之溫度條件中，例如700~900℃等較高之溫度條件，係使二氯矽烷(SiH2Cl2，簡稱：DCS)氣體或六氯二矽烷(Si2Cl6，簡稱：HCDS)氣體等之氯矽烷系氣體進行氣相分解的溫度條件。另一方面，SiCl4氣體係即使於DCS氣體或HCDS氣體進行氣相分解般之較高溫度條件下仍不氣相分解。因此，SiCl4氣體可謂為在依此種較高溫度帶進行成膜處理時，可提高形成於晶圓200上之SiN膜之膜厚控制性的原料。
如本實施形態，在由晶圓200側方進行對晶圓200之SiCl4氣體供給時，有第1SiN層之形成係於晶圓200之外周部先行開始，並於晶圓200之中央部較遲開始的傾向。此現象係在晶圓200表面上形成了上述圖案的情況時特別顯著。本步驟中，若SiCl4氣體之供給時間未滿60秒，則有即使可於晶圓200之外周部形成第1SiN層，但於晶圓200之中央部難以形成第1SiN層的情形。藉由將SiCl4氣體之供給時間設為60秒以上之時間，可使第1SiN層於晶圓200之外周部起涵括至中央部略均勻地、即依略均等之厚度及組成形成。惟，若SiCl4氣體之供給時間超過180秒，則有依晶圓200表面之第1SiN層之形成反應達到飽和之狀態，繼續對晶圓200供給SiCl4氣體的情形。其結果，無助於第1SiN層形成之SiCl4氣體的使用量浪費地增加，有氣體成本增加的情形。藉由將SiCl4氣體之供給時間設為180秒以下之時間，可抑制氣體成本增加。藉由將SiCl4氣體之供給時間設為120秒以下之時間，可確實地抑制氣體成本增加。
於晶圓200上形成第1SiN層後，關閉閥243a，停止SiCl4氣體對處理室201內的供給。然後，藉由與上述步驟A之沖洗步驟相同的處理手續、處理條件，將殘留於處理室201內之氣體等由處理由201內排除。
[步驟C]
此步驟係對處理室201內之晶圓200、即形成於晶圓200上之第1 SiN層供給NH3氣體。具體而言，依與步驟A中之閥243b~243d之開關控制相同的手續，進行閥243b~243d之開關控制。NH3氣體 係藉由MFC 241b控制流量，經由噴嘴249b供給至處理室201內，並由排氣管231排氣。此時，對晶圓200由晶圓200之側方供給NH3氣體。
作為本步驟之處理條件，可例示：
NH3氣體供給時間：1~60秒、較佳為1~50秒。
其他處理條件係設為與步驟A之處理條件相同。
藉由於上述之條件下對晶圓200供給NH3氣體，可使形成於第1 SiN層之表面的SiCl終端、與NH3進行反應。具體而言，可將NH3中之N-H鍵、及形成於第1SiN層表面之SiCl終端中之Si-Cl鍵分別切斷。然後，使NH3中之N-H鍵被切斷之N鍵結至形成於第1SiN層表面之SiCl終端中之Si-Cl鍵被切斷之Si，可形成Si-N鍵。由N所切離之H、及由Si所切離之Cl，係分別構成HCl等之氣體狀物質而由晶圓200脫離，並由排氣管231排氣。
本步驟中，於上述反應過程中，可使NH3中之N-H鍵中未轉換為Si-N鍵的N-H鍵保持為不切斷。亦即，本步驟中，可依構成NH3之N所具有之三個鍵結鍵中使其中2個鍵結鍵分別鍵結了H的狀態，使NH3中之N-H鍵被切斷的N鍵結至形成於第1 SiN層表面之SiCl終端中之Si-Cl鍵被切斷之Si。
本說明書中，亦將步驟C中於晶圓200表面所進行之上述反應稱為吸附取代反應。本步驟中，藉由進行上述吸附取代反應，可於晶圓200上，形成含有Si及N、表面全域經NH終端的層、即經NH終端之氮化矽層(第2SiN層)。圖5(c)表示形成了經NH終端之第2SiN層的晶圓200表面之部分放大圖。尚且，亦可將形成於第2 SiN層表面之NH終端視為與H終端同義。
本步驟中之處理條件，係於晶圓200上發生上述吸附取代反應之條件。本步驟中，可依構成NH3之N所具有之三個鍵結鍵中使其中2個鍵結鍵分別鍵結了H的狀態，使NH3中之N-H鍵被切斷的N鍵結至形成於晶圓200表面之SiCl終端中之Si-Cl鍵被切斷之Si。
如本實施形態，在由晶圓200側方進行對晶圓200之NH3氣體供給時，有第2SiN層之形成係於晶圓200之外周部先行開始，並於晶圓200之中央部較遲開始的傾向。此現象係在晶圓200表面上形成了上述圖案的情況時特別顯著。本步驟中，若NH3氣體之供給時間未滿1秒，則有即使可於晶圓200之外周部形成第2SiN層，但於晶圓200之中央部難以形成第2SiN層的情形。藉由將NH3氣體之供給時間設為1秒以上之時間，可使第2SiN層於晶圓200之外周部起涵括至中央部略均勻地、即依略均等之厚度及組成形成。惟，若NH3氣體之供給時間超過60秒，則有依晶圓200表面之第2SiN層之形成反應達到飽和之狀態，繼續對晶圓200供給NH3氣體的情形。其結果，無助於第2SiN層形成之NH3氣體的使用量浪費地增加，有氣體成本增加的情形。藉由將NH3氣體之供給時間設為60秒以下之時間，可抑制氣體成本增加。藉由將NH3氣體之供給時間設為50秒以下之時間，可確實地抑制氣體成本增加。
於晶圓200上形成第2SiN層後，關閉閥243b，停止對處理室201內NH3氣體的供給。然後，藉由與上述步驟A之沖洗步驟相同的處理手續、處理條件，將殘留於處理室201內之氣體等由處理室201內排除。
作為第2反應氣體，除了NH3氣體之外，可使用上述 步驟A所例示之各種氮化氫系氣體。又，第1反應氣體與第2反應氣體亦可使用彼此相異之氣體。例如，可使用NH3氣體作為第1反應氣體，使用N2H2氣體作為第2反應氣體。
[實施既定次數]
在進行了步驟A後，非同時地進行步驟B、C，即非同期進行步驟B、C的周期既定次數(n次，n為1以上之整數)，藉此可於晶圓200上形成既定膜厚之SiN膜。藉由實施步驟C而形成之第2 SiN層之表面，係與實施了步驟A後之晶圓200表面同樣地成為經NH終端的面。亦即，實施了步驟C後之晶圓200表面，係成為在其後進行了步驟B時容易形成第1 SiN層的面。因此，在進行了步驟A後，非同時進行步驟B、C之周期進行既定次數，藉此可交替地進行晶圓200上之第1 SiN層之形成、與晶圓200上之第2 SiN膜之形成。結果，可控制性佳地進行晶圓200上之SiN膜之形成。又，上述周期較佳係重複複數次。亦即，較佳係使進行1次非同時進行步驟B、C之周期時所形成之第2 SiN層的厚度較所需之膜厚小，且重複上述周期複數次，直到藉積層第2 SiN層所形成之SiN膜之膜厚成為所需之膜厚為止。
尚且，在使形成於晶圓200上之SiN膜成為面內膜厚均勻性優良之膜時，較佳係將步驟B中之SiCl4氣體之供給時間設為使晶圓200中央部所形成之第1 SiN層之厚度，成為與晶圓200外周部所形成之第1 SiN層之厚度相同程度的時間。換言之，較佳係將步驟B中之SiCl4氣體之供給時間，設為於晶圓200中央部形成於晶圓200表面之NH終端、與SiCl4氣體間所產生之吸附取代 反應的量，成為與於晶圓200外周部形成於晶圓200表面之NH終端、與SiCl4氣體間所產生之吸附取代反應的量相同程度的時間。例如，藉由將步驟B中之SiCl4氣體之供給時間設為較步驟C中之NH3氣體之供給時間長，可確實地獲得此處所述之作用效果。
又，在使形成於晶圓200上之SiN膜成為面內膜厚均勻性優良之膜時，較佳係將步驟A中之NH3氣體之供給時間設為使晶圓200中央部所形成之NH終端之量或密度，成為與晶圓200外周部所形成之NH終端之量或密度相同程度的時間。例如，藉由將步驟A中之NH3氣體之供給時間設為較步驟C中之NH3氣體之供給時間長，可確實地獲得此處所述之作用效果。又，例如將步驟A中之NH3氣體之供給時間設為較步驟B中之SiCl4氣體之供給時間長，可更確實地獲得上述之作用效果。
由於此等情況，較佳係將步驟A中之NH3氣體之供給時間設為較步驟B中之SiCl4氣體之供給時間長，並將步驟B中之SiCl4氣體之供給時間設為較步驟C中之NH3氣體之供給時間長。藉由將步驟A、B、C中各種氣體之供給時間設定成為此種平衡，可使形成於晶圓200上之SiN膜成為面內膜厚均勻性極優越的膜。
(後沖洗及大氣壓恢復)
結束上述成膜處理後，分別由氣體供給管232c、232d將N2氣體供給至處理室201內，並由排氣管231排氣。藉此，沖洗處理室201內，將殘留於處理室201內之氣體或反應副產物等由處理室201內去除(後沖洗)。其後，將處理室201內之環境置換為惰性氣體(惰 性氣體置換)，處理室201內之壓力恢復為常壓(大氣壓恢復)。
(晶舟卸載及晶圓卸除)
其後，藉由晶舟升降機115使密封蓋219下降，使反應管203之下端開口。然後，將處理完畢之晶圓200依被晶舟217支撐之狀態，從反應管203之下端搬出至反應管203的外部(晶舟卸載)。處理完畢之晶圓200係由晶舟217取出(晶圓卸除)。
(3)本實施形態之效果
根據本實施形態，可得到以下所示之1種或複數種效果。
(a)於進行步驟A後，在SiCl4不氣相分解之條件下，進行非同時進行步驟B與步驟C之周期既定次數，藉此可使形成於晶圓200上之SiN膜成為面內膜厚均勻性優越的膜。
如此，藉由於上述條件下、即僅發生在形成於晶圓200表面之NH終端、與SiCl4之間的吸附取代反應的條件下，進行步驟B，可使形成於晶圓200上之第1 SiN層成為表面全域經SiCl終端的層。亦即，可使第1 SiN層成為對於進一步之Si吸附反應、即進一步之吸附取代反應造成自限的層。其結果，可使形成於晶圓200上之第1 SiN層成為面內厚度均勻性優越的層。又，藉此，於其後之步驟C中，可使藉由對第1 SiN層進行改質所形成之第2 SiN層成為面內厚度均勻性優越的層。
又，藉由於上述條件下、即僅發生在形成於第1 SiN層表面之SiCl終端、與NH3之間的吸附取代反應的條件下，進行步驟C，可使形成於晶圓200上之第2 SiN層成為表面全域經NH 終端的層。藉此，於下一周期所進行之步驟B中，可使形成於第2 SiN層表面之NH終端、與SiCl4之間的吸附取代反應，遍及晶圓200表面全域均等地進行。其結果，可使形成於第2 SiN層上之第1SiN層成為面內厚度均勻性優越的層。藉此，於其後之步驟C中，可使藉由對第1 SiN層進行改質所形成之第2 SiN層成為面內厚度均勻性優越的層。
如此，根據本實施形態，可活用僅使形成於晶圓200上之NH終端、及形成於晶圓200上之SiCl終端用於形成晶圓200上之SiN膜的成膜機制。其結果，可使形成於晶圓200上之SiN膜成為面內膜厚均勻性優越的膜。
(b)藉由將步驟B中之SiCl4氣體之供給時間設為較步驟C中之NH3氣體之供給時間長，可使形成於晶圓200上之經SiCl終端的第1SiN層成為面內厚度均勻性優越的層。其結果，可使形成於晶圓200上之SiN膜成為面內膜厚均勻性優越的膜。
(c)藉由將步驟A中之NH3氣體之供給時間設為較步驟C中之NH3氣體之供給時間長，可於晶圓200之外周部起涵括至中央部均勻地形成NH終端。藉此，在下一周期所進行之步驟B中，可使形成於晶圓200上之第1SiN層成為面內厚度均勻性優越的層。其結果，可使形成於晶圓200上之SiN膜成為面內膜厚均勻性優越的膜。
又，藉由將步驟A中之NH3氣體之供給時間設為較步驟B中之SiCl4氣體之供給時間長，可更確實地獲得上述效果。
(d)由於使用SiCl4氣體作為原料，故即使於DCS氣體或HCDS氣體進行氣相分解般之較高溫度條件(700℃以上之溫度條 件)下進行步驟B，仍可使第1 SiN層之厚度成為涵括晶圓面內全域為未滿1原子層(未滿1分子層)的均等厚度。因此，可精密且穩定地控制SiN膜之膜厚。亦即，可控制性佳地進行晶圓200上之SiN膜之形成。
尚且，在使用DCS氣體或HCDS氣體作為原料時，在例如700℃以上之較高溫之溫度條件下原料發生氣相分解，藉由供給原料而形成於晶圓200上之含Si層係成為對進一步之Si吸附反應不造成自限的層。因此，在較高溫之條件下，藉由供給此等原料所形成之含Si層之厚度難以成為涵括晶圓面內全域為未滿1原子層(未滿1分子層)的均等厚度。其結果，難以精密且穩定地控制最終所得之SiN膜的膜厚。
(e)上述效果係在使用NH3氣體以外之上述氮化氫系氣體作為第1、第2反應體的情況、或使用N2氣體以外之上述惰性氣體的情況，亦同樣可獲得。又，在使用彼此相異之氮化氫系氣體作為第1、第2反應體的情況，亦同樣可獲得。
<其他實施形態>
以上具體說明了本發明之實施形態。然而，本發明並不限定於上述實施形態，在不脫離其要旨之範圍內可進行各種變更。
亦可於步驟A及步驟C中至少任一步驟，對晶圓200供給藉電漿而經活性化的NH3氣體。於此情況，亦可得到與圖4所示成膜時序相同的效果。
基板處理所使用之配方，較佳係配合處理內容而個別準備，經由電信通路或外部記憶裝置123事先儲存於記憶裝置121c 內。然後，較佳係於開始基板處理時，CPU121a由儲存於記憶裝置121c內之複數配方中，配合處理內容，適當選擇適合的配方。藉此，可藉由1台基板處理裝置而再現性佳地形成各種膜種類、組成比、膜質、膜厚的膜。又，可減低操作員的負擔、避免操作錯誤，並可迅速地開始基板處理。
上述配方並不限定於新作成的情況，例如亦可藉由將已安裝於基板處理裝置之既存配方變更而準備。於變更配方的情況，可將變更後之配方經由電信通路或記錄有該配方之記錄媒體，安裝至基板處理裝置。又，亦可操作既存基板處理裝置所具備之輸出入裝置122，對基板處理裝置中已安裝之既存配方進行直接變更。
上述實施形態中，係針對使用一次處理複數片基板之批次式基板處理裝置形成膜的例子進行了說明。本發明並不限定於上述實施形態，例如亦可適合應用於使用一次處理1片或數片基板之單片式基板處理裝置形成膜的情況。又，上述實施形態中，針對使用具有熱壁型處理爐之基板處理裝置形成膜的例子進行了說明。本發明並不限定於上述實施形態，亦適合應用於使用具有冷壁型處理爐之基板處理裝置形成膜的情況。
於使用此等基板處理裝置之情況，亦可依與上述實施形態或變形例相同之處理手續、處理條件進行成膜處理，可獲得與上述實施形態或變形例相同之效果。
又，上述實施形態或變形例等可適當組合使用。此時之處理手續、處理條件可設為例如與上述實施形態之處理手續、處理條件相同。
[實施例]
(實施例1)
作為實施例1，使用圖1所示基板處理裝置，藉由圖4所示成膜時序，進行於晶圓上形成SiN膜之成膜處理複數次。成膜溫度設為650℃、700℃、750℃、800℃。其他處理條件分別設為上述實施形態中之處理條件範圍內的既定條件。
作為比較例1，使用圖1所示基板處理裝置，實施圖4所示成膜時序之步驟A而於晶圓上形成NH終端後，將非同時進行對晶圓供給DCS氣體之步驟B’、與對晶圓供給NH3氣體之步驟C’的周期進行既定次數，藉此進行於晶圓上形成SiN膜之成膜處理複數次。成膜溫度設為550℃、600℃、650℃、70℃。步驟A、B’、C’中之處理條件分別設為與實施例之步驟A~C中之處理條件相同。
然後，分別測定實施例1及比較例1所形成之SiN膜之面內膜厚均勻性。將其測定結果示於圖6(a)。
圖6(a)之縱軸表示SiN膜之面內膜厚均勻性(%)。面內膜厚均勻性(%)之值為0時，意指SiN膜之膜厚於晶圓之中央部起涵括至外周部為均勻。在面內膜厚均勻性(%)之值大於0時，意指具有SiN膜之膜厚於晶圓表面之中央部為最厚、隨著接近外周部而逐漸變薄的分佈，亦即具有中央凸分佈。在面內膜厚均勻性(%)之值小於0時，意指具有SiN膜之膜厚於晶圓表面之外周部為最厚、隨著接近中央部而逐漸變薄的分佈，亦即具有中央凹分佈。尚且，面內膜厚均勻性(%)之值越接近0，顯示形成於晶圓上之SiN膜之面內膜厚均勻性越良好。圖6(a)之橫軸表示形成SiN膜時之成膜溫度(℃)。圖6(a)之●記號表示實施例1，╳記號表示比較例1。
根據圖6(a)，可知實施例1中之SiN膜之面內膜厚均勻性係不論成膜溫度而均穩定且良好。相對於此，可知比較例1中之SiN膜之面內膜厚均勻性係隨著成膜溫度變高而由中央凸分佈大幅變化為中央凹分佈。又，亦可知比較例中之SiN膜之面內膜厚均勻性，係在成膜溫度超過650℃時顯示較強之中央凹分佈。亦即，在至少超過650℃的高溫之溫度條件下，相較於使用DCS氣體作為原料者，使用SiCl4氣體作為原料者可提升SiN膜之面內膜厚均勻性。
又，分別測定實施例1及比較例1所形成之SiN膜之濕式蝕刻速率(以下記載為WER)，評價各自之耐加工性。其測定結果示於圖6(b)。
圖6(b)之縱軸係表示SiN膜對1%濃度之氫氟酸(1%HF水溶液)的WER(Å/分鐘)。圖6(b)之橫軸依序表示比較例1及實施例1。比較例1係將成膜溫度設為650℃而形成之SiN膜，實施例1係將成膜溫度設為800℃而形成之SiN膜。
根據圖6(b)，可知實施例1之SiN膜之WER(6.2Å/分鐘)係小於比較例1之SiN膜之WER(9.7Å/分鐘)。亦即，相較於使用DCS氣體作為原料、於較低溫條件下所形成之SiN膜，使用SiCl4氣體、於較高溫條件下所形成之SiN膜顯示良好之耐加工性(耐濕式蝕刻性)。
(實施例2)
作為實施例2，使用圖1所示基板處理裝置，藉由圖4所示成膜時序，於晶圓上形成SiN膜。作為晶圓，係分別使用於表面未形 成圖案之裸晶圓、與在表面形成了圖案且具有裸晶圓之表面積之50倍表面積的圖案晶圓。各步驟之處理條件係設為上述實施形態中之處理條件範圍內的既定條件。
作為比較例2，使用圖1所示基板處理裝置，實施圖4所示成膜時序之步驟A而於晶圓上形成NH終端後，將非同時進行對晶圓供給DCS氣體之步驟B’、與對晶圓供給NH3氣體之步驟C’的周期進行既定次數，藉此於晶圓上形成SiN膜。作為晶圓，係分別使用上裸晶圓、與上述圖案晶圓。步驟A、B’、C’中之處理條件分別設為與實施例之步驟A~C中之處理條件相同。
然後，分別測定實施例2及比較例2所形成之SiN膜之面內膜厚均勻性。將其測定結果示於圖7。圖7之縱軸表示SiN膜之面內膜厚均勻性(%)，其值之意義係與圖6(a)之縱軸相同。圖7之橫軸係分別表示使用裸晶圓作為晶圓之情況、及使用圖案晶圓作為晶圓之情況。圖7之白色柱狀圖表示比較例2，網柱狀圖表示實施例2。
根據圖7，可知實施例2中之SiN膜之面內膜厚均勻性係不論使用裸晶圓作為晶圓之情況、及使用圖案晶圓作為晶圓之情況，均呈良好。相對於此，可知比較例2中之SiN膜之面內膜厚均勻性係在使用裸晶圓作為晶圓之情況下顯示較強之中央凸分佈，在使用圖案晶圓作為晶圓之情況下顯示較強之中央凹分佈。亦即，相較於比較例2中之SiN膜，實施例2中之SiN膜可將因晶圓表面積所造成之對面內膜厚均勻性的影響抑制為較低。換言之，可知相較於比較例2之成膜手法，實施例2之成膜手法可將所謂負荷效應(loading effect，基板表面積依序性)抑制為較低。

Claims (18)

  1. 一種半導體裝置之製造方法，其具有：(a)藉由對基板供給含有N及H之第1反應體，於上述基板之表面形成NH終端的步驟；(b)藉由對上述基板供給SiCl4作為原料，使形成於上述基板之表面之NH終端、與上述SiCl4反應，而形成經SiCl終端化之第1SiN層的步驟；(c)藉由對上述基板供給含有N及H之第2反應體，使形成於上述第1SiN層之表面之SiCl終端、與上述第2反應體反應，而形成經NH終端化之第2SiN層的步驟；且具有於進行(a)後，在上述SiCl4不氣相分解之條件下，進行既定次數之非同時進行(b)與(c)之周期，藉此於上述基板上形成SiN膜的步驟；且(b)中之上述SiCl4之供給時間設為較(c)中之上述第2反應體之供給時間長。
  2. 如請求項1之半導體裝置之製造方法，其中，在上述SiCl4不氣相分解之條件下，進行既定次數之上述周期。
  3. 如請求項1之半導體裝置之製造方法，其中，在上述SiCl4不產生中間物的條件下，進行既定次數之上述周期。
  4. 如請求項1之半導體裝置之製造方法，其中，在不發生氣相反應的條件下，進行既定次數之上述周期。
  5. 如請求項1之半導體裝置之製造方法，其中，在於上述基板之表面所形成之NH終端、與上述SiCl4之間發生吸附取代反應的條件下，進行(b)； 在於上述第1 SiN層之表面所形成之SiCl終端、與上述第2反應體之間發生吸附取代反應的條件下，進行(c)。
  6. 如請求項1之半導體裝置之製造方法，其中，使構成上述SiCl4之Si鍵結至構成於上述基板之表面所形成之NH終端的N，而形成Si-N鍵，此時，於使上述SiCl4所含之Si-Cl鍵中未轉換為Si-N鍵的Si-Cl鍵不切斷地保持的條件下，進行(b)。
  7. 如請求項1之半導體裝置之製造方法，其中，上述SiCl4中之Si-Cl鍵、及上述基板之表面所形成之NH終端中之N-H鍵被切斷，上述SiCl4中之Si-Cl鍵被切斷的Si鍵結至上述基板之表面所形成之NH終端中之N-H鍵被切斷的N，而形成Si-N鍵，此時，於使上述SiCl4中之Si-Cl鍵中未轉換為Si-N鍵的Si-Cl鍵不切斷地保持的條件下，進行(b)。
  8. 如請求項1之半導體裝置之製造方法，其中，依構成上述SiCl4之Si所具有之四個鍵結鍵中3個鍵結鍵分別鍵結了Cl的狀態，於構成上述SiCl4之Si鍵結至構成於上述基板之表面所形成之NH終端的N的條件下，進行(b)。
  9. 如請求項1之半導體裝置之製造方法，其中，依構成上述SiCl4之Si所具有之四個鍵結鍵中3個鍵結鍵分別鍵結了Cl的狀態，於上述SiCl4中之Si-Cl鍵被切斷的Si鍵結至上述基板之表面所形成之NH終端中之N-H鍵被切斷的N的條件下，進行(b)。
  10. 如請求項1之半導體裝置之製造方法，其中，(b)中之上述SiCl4之供給時間設為60秒以上且180秒以下。
  11. 如請求項1之半導體裝置之製造方法，其中，(a)中之上述第1反應體之供給時間設為較(c)中之上述第2反應體之供給時間長。
  12. 如請求項1之半導體裝置之製造方法，其中，(a)中之上述第1反應體之供給時間設為較(b)中之上述SiCl4之供給時間長；(b)中之上述SiCl4之供給時間設為較(c)中之上述第2反應體之供給時間長。
  13. 如請求項1之半導體裝置之製造方法，其中，將(b)中之上述SiCl4之供給時間，設為於上述基板之中央部形成於上述基板之表面之NH終端、與上述SiCl4間所發生之吸附取代反應的量，成為與於上述基板之外周部形成於上述基板之表面之NH終端、與上述SiCl4間所發生之吸附取代反應的量相同程度的時間。
  14. 如請求項1之半導體裝置之製造方法，其中，將(b)中之上述SiCl4之供給時間，設為上述基板之中央部所形成之上述第1 SiN層之厚度成為與上述基板之外周部所形成之上述第1 SiN層之厚度相同程度的時間。
  15. 如請求項1之半導體裝置之製造方法，其中，於上述(a)，由上述基板之側方對上述基板供給上述第1反應體；於上述(b)，由上述基板之側方對上述基板供給上述SiCl4；於上述(c)，由上述基板之側方對上述基板供給上述第2反應體。
  16. 如請求項1之半導體裝置之製造方法，其中，於上述基板之表面形成有圖案；上述圖案係包括溝或孔等之凹部。
  17. 一種基板處理裝置，其具有：處理室，係對基板進行處理；反應體供給系統，係對上述處理室內之基板，供給含有N及H之第1反應體、與含有N及H之第2反應體；原料供給系統，係對上述處理室內之基板供給SiCl4作為原料； 加熱器，係對上述處理室內之基板進行加熱；與控制部，係構成為控制上述反應體供給系統、上述原料供給系統及上述加熱器，俾於上述處理室內進行具有下述(a)、(b)與(c)的處理，並於進行(a)後，在上述SiCl4不氣相分解之條件下，進行既定次數之非同時進行(b)與(c)之周期，藉此於上述基板上形成SiN膜的處理，且(b)中之上述SiCl4之供給時間設為較(c)中之上述第2反應體之供給時間長：(a)藉由對基板供給上述第1反應體，於上述基板之表面形成NH終端的處理；(b)藉由對上述基板供給上述SiCl4，使形成於上述基板之表面之NH終端、與上述SiCl4反應，而形成經SiCl終端化的第1SiN層的處理；(c)藉由對上述基板供給上述第2反應體，使形成於上述第1SiN層之表面之SiCl終端、與上述第2反應體反應，而形成經NH終端化之第2SiN層的處理。
  18. 一種記錄媒體，係電腦可讀取者，其記錄了程式，該程式係藉由電腦使基板處理裝置實行下述(a)、(b)與(c)的手續，並於進行(a)後，在SiCl4不氣相分解之條件下，進行既定次數之非同時進行(b)與(c)之周期，藉此於基板上形成SiN膜的手續，並進行(b)中之上述SiCl4之供給時間設為較(c)中之上述第2反應體之供給時間長的手續：(a)藉由對基板供給含有N及H之第1反應體，於上述基板之表面形成NH終端的手續；(b)藉由對上述基板供給SiCl4作為原料，使形成於上述基板之表 面之NH終端、與上述SiCl4反應，而形成經SiCl終端化之第1SiN層的手續；(c)藉由對上述基板供給含有N及H之第2反應體，使形成於上述第1SiN層之表面之SiCl終端、與上述第2反應體反應，而形成經NH終端化之第2SiN層的手續。
TW108102263A 2018-02-28 2019-01-21 半導體裝置之製造方法、基板處理裝置及記錄媒體 TWI715918B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-034770 2018-02-28
JP2018034770A JP6789257B2 (ja) 2018-02-28 2018-02-28 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
TW201945574A TW201945574A (zh) 2019-12-01
TWI715918B true TWI715918B (zh) 2021-01-11

Family

ID=67684675

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108102263A TWI715918B (zh) 2018-02-28 2019-01-21 半導體裝置之製造方法、基板處理裝置及記錄媒體
TW109143064A TWI795697B (zh) 2018-02-28 2019-01-21 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109143064A TWI795697B (zh) 2018-02-28 2019-01-21 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式

Country Status (6)

Country Link
US (4) US10770287B2 (zh)
JP (1) JP6789257B2 (zh)
KR (3) KR102227965B1 (zh)
CN (2) CN113846311A (zh)
SG (1) SG10201901678WA (zh)
TW (2) TWI715918B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN111433390B (zh) 2017-12-22 2022-09-27 株式会社村田制作所 成膜装置
CN111465714B (zh) * 2017-12-22 2022-06-28 株式会社村田制作所 成膜装置
JP6789257B2 (ja) * 2018-02-28 2020-11-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR102552458B1 (ko) * 2019-07-31 2023-07-06 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 기판 지지구 및 반도체 장치의 제조 방법
US11276570B2 (en) * 2020-07-22 2022-03-15 Applied Materials, Inc. Multi-layer deposition and treatment of silicon nitride films
JP7159254B2 (ja) * 2020-09-18 2022-10-24 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170053792A1 (en) * 2015-08-21 2017-02-23 Applied Materials, Inc. High Temperature Thermal ALD Silicon Nitride Films

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076308A (ja) 2000-08-31 2002-03-15 Fujitsu Ltd 半導体装置およびその製造方法
WO2002086913A1 (fr) * 2001-04-17 2002-10-31 Matsushita Electric Industrial Co., Ltd. Film mince organique conducteur et son procede de production, electrode et cable electrique utilisant ce film
US6528430B2 (en) * 2001-05-01 2003-03-04 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing Si2C16 and NH3
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
KR100480914B1 (ko) 2002-08-05 2005-04-07 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
US7365029B2 (en) * 2002-12-20 2008-04-29 Applied Materials, Inc. Method for silicon nitride chemical vapor deposition
KR100532741B1 (ko) * 2003-08-07 2005-11-30 동부아남반도체 주식회사 반도체 소자의 식각 정지막 제조 방법
JP2005210076A (ja) * 2003-12-25 2005-08-04 Semiconductor Leading Edge Technologies Inc 窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法
TW200603287A (en) * 2004-03-26 2006-01-16 Ulvac Inc Unit layer posttreating catalytic chemical vapor deposition apparatus and method of film formation therewith
KR20060008039A (ko) * 2004-07-23 2006-01-26 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
US20060084283A1 (en) * 2004-10-20 2006-04-20 Paranjpe Ajit P Low temperature sin deposition methods
KR101008002B1 (ko) * 2010-09-14 2011-01-14 시너스 테크놀리지, 인코포레이티드 기판 구조의 형성 방법 및 이를 포함하는 소자의 제조 방법
KR101329032B1 (ko) * 2011-04-20 2013-11-14 주식회사 실리콘밸류 다결정 실리콘 제조장치 및 이를 이용한 다결정 실리콘의 제조방법
JP5945430B2 (ja) * 2012-02-29 2016-07-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置、及びプログラム
KR101189642B1 (ko) * 2012-04-09 2012-10-12 아익스트론 에스이 원자층 증착법을 이용한 ＴｉＳｉＮ 박막의 형성방법
JP6030378B2 (ja) * 2012-08-14 2016-11-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR20140059107A (ko) * 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘 질화물 박막 제조 방법
KR101740616B1 (ko) * 2012-11-26 2017-05-26 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP5852147B2 (ja) * 2014-01-23 2016-02-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6262115B2 (ja) * 2014-02-10 2018-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2015199111A1 (ja) * 2014-06-25 2015-12-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6347543B2 (ja) 2014-06-30 2018-06-27 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
US9214333B1 (en) * 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US20160133837A1 (en) * 2014-11-12 2016-05-12 Intermolecular Inc. Low-Temperature Deposition of Metal Silicon Nitrides from Silicon Halide Precursors
SG11201705569PA (en) * 2015-01-07 2017-08-30 Hitachi Int Electric Inc Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102048293B1 (ko) * 2015-02-25 2019-11-25 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 히터 및 반도체 장치의 제조 방법
JP2016178224A (ja) * 2015-03-20 2016-10-06 東京エレクトロン株式会社 シリコン窒化膜の形成方法、および、シリコン窒化膜の形成装置
EP3353555A1 (en) 2015-09-25 2018-08-01 Bioanalytix, Inc. Method for determining the in vivo comparability of biologic drug and a reference drug
JP6523119B2 (ja) 2015-09-28 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6548586B2 (ja) 2016-02-03 2019-07-24 東京エレクトロン株式会社 成膜方法
US10297439B2 (en) 2016-02-25 2019-05-21 Tokyo Electron Limited Film forming method and film forming system
JP6478330B2 (ja) * 2016-03-18 2019-03-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6559618B2 (ja) 2016-06-23 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6778144B2 (ja) * 2017-04-25 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6789257B2 (ja) * 2018-02-28 2020-11-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170053792A1 (en) * 2015-08-21 2017-02-23 Applied Materials, Inc. High Temperature Thermal ALD Silicon Nitride Films

Also Published As

Publication number Publication date
JP6789257B2 (ja) 2020-11-25
US11056337B2 (en) 2021-07-06
US11664217B2 (en) 2023-05-30
TW202126841A (zh) 2021-07-16
CN110205606B (zh) 2021-10-15
KR102227965B1 (ko) 2021-03-16
SG10201901678WA (en) 2019-09-27
KR20210114913A (ko) 2021-09-24
CN110205606A (zh) 2019-09-06
KR102345305B1 (ko) 2021-12-31
US20200373151A1 (en) 2020-11-26
US20190267230A1 (en) 2019-08-29
TW201945574A (zh) 2019-12-01
US10770287B2 (en) 2020-09-08
US20230253202A1 (en) 2023-08-10
KR20190103958A (ko) 2019-09-05
US20210296110A1 (en) 2021-09-23
JP2019149516A (ja) 2019-09-05
TWI795697B (zh) 2023-03-11
CN113846311A (zh) 2021-12-28
KR102303723B1 (ko) 2021-09-23
KR20210030326A (ko) 2021-03-17

Similar Documents

Publication Publication Date Title
TWI715918B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP7088990B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR101995135B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102137477B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR102276870B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
US20240038530A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI730638B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
US20220301851A1 (en) Method of manufacturing semiconductor device, substrate processing method, recording medium, and substrate processing apparatus
JP7199497B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP6989677B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7026200B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2020077890A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TW202105518A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體