JP3317582B2 - 微細パターンの形成方法 - Google Patents

微細パターンの形成方法

Info

Publication number
JP3317582B2
JP3317582B2 JP12005494A JP12005494A JP3317582B2 JP 3317582 B2 JP3317582 B2 JP 3317582B2 JP 12005494 A JP12005494 A JP 12005494A JP 12005494 A JP12005494 A JP 12005494A JP 3317582 B2 JP3317582 B2 JP 3317582B2
Authority
JP
Japan
Prior art keywords
side wall
resist pattern
forming
ions
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12005494A
Other languages
English (en)
Other versions
JPH07326562A (ja
Inventor
誓行 岡本
直 西岡
哲 河津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12005494A priority Critical patent/JP3317582B2/ja
Priority to TW083105498A priority patent/TW257875B/zh
Priority to GB9426443A priority patent/GB2289948B/en
Priority to US08/395,025 priority patent/US5595941A/en
Priority to KR1019950005873A priority patent/KR0179366B1/ko
Priority to DE19512776A priority patent/DE19512776B4/de
Publication of JPH07326562A publication Critical patent/JPH07326562A/ja
Priority to US08/726,223 priority patent/US5710066A/en
Priority to US08/726,235 priority patent/US5688723A/en
Application granted granted Critical
Publication of JP3317582B2 publication Critical patent/JP3317582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、一般に微細パターン
の形成方法に関するものであり、より特定的には、極め
て微細な間隔で互いに平行に配置された、極めて微細な
幅を有するパターンを形成する方法に関する。
【０００２】
【従来の技術】図３８〜図４１は、従来の微細パターン
の形成方法の順序の各工程における半導体装置の断面図
と斜視図である。微細パターンには、たとえば、配線パ
ターン、ビット線、ワード線等が含まれる。
【０００３】図３８を参照して、二酸化シリコン膜等で
形成される支持材１１の上に、被加工物層１２を形成す
る。被加工物層１２は、たとえば多結晶シリコンで形成
される。被加工物層１２の上に、ノボラック樹脂系のポ
ジ型感光性樹脂で形成されるレジストパターン１３を形
成する。
【０００４】図３８と図３９とを参照して、レジストパ
ターン１３をマスクにして、被加工物層１２を、被加工
物層を除去するための除去材（たとえば、臭素ラジカ
ル）１５を用いて、被加工物層１２の、レジストパター
ン１３の直下部分以外の部分をエッチング除去し、それ
によって、被加工物のパターン１２Ａ，１２Ｂ，１２
Ｃ，１２Ｄを形成する。
【０００５】図４０と図４１を参照して、レジストパタ
ーン１３を除去する。上述の方法によって、図４１を参
照して、間隔Ｄで互いに平行に配置された、幅Ｗを有す
るパターンを得ていた。
【０００６】
【発明が解決しようとする課題】次に、上述の方法の問
題点について述べる。
【０００７】従来の方法で得ていた被加工物のパターン
１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの幅（Ｗ）は、露光工
程において、用いるマスクの遮光膜のパターン幅（ポジ
型フォトレジストを用いた場合）または遮光膜と遮光膜
との間隔（ネガ型フォトレジストを用いた場合）で決定
される。したがって、リソグラフィー技術の最小解像度
以下の幅および寸法を有する微細パターンを形成できな
かった。すなわち、パターン幅（Ｗ）とパターンの間隔
の寸法（Ｄ）は、それぞれ最も小さくても０．２５μｍ
であって、それ以下のパターン幅（Ｗ）および間隔
（Ｄ）を有する微細パターンは形成できなかった。
【０００８】図４２は、本願発明に関連する先行技術
（特開平２−５５２２号公報）に係る、微細パターンの
形成方法の順序の各工程における半導体装置の断面図で
ある。
【０００９】図４２（ａ）を参照して、支持材１上にレ
ジスト２を形成する。図４２（ｂ）を参照して、レジス
ト２に紫外光を選択的に照射し、潜像３を形成する。
【００１０】図４２（ｂ）と（ｃ）を参照して、レジス
ト２を現像することにより、レジストパターン１３を形
成する。
【００１１】図４２（ｄ）を参照して、支持材１をヘキ
サメチルジシラザン（ＨＭＤＳ）の蒸気中で、紫外線を
照射して、レジストパターン１３の表面にシリル化層１
３ａを形成する。図４２（ｄ）と（ｅ）を参照して、反
応性イオンエッチング技術を用いて、レジストパターン
１３の上面に形成されたシリル化層１３ａを除去する。
【００１２】図４２（ｅ）と（ｆ）を参照して、レジス
トの、シリル化されていない部分１３をエッチング除去
する。これによって、微細パターン１６ａが形成され
る。
【００１３】しかしながら、この従来技術においては、
感光性樹脂とＨＭＤＳとを反応させる反応室を、該反応
室内に遠紫外光を導入できるように改良する必要があ
り、装置が複雑となり、高価になるという問題点があっ
た。
【００１４】それゆえに、この発明の目的は、微細な間
隔で互いに平行に配置された、微細な幅を有するパター
ンを形成する方法を提供することにある。
【００１５】この発明の他の目的は、リソグラフィー技
術の最小解像度以下の幅と間隔を有する微細パターンを
形成する方法を提供することである。
【００１６】この発明の他の目的は、簡単な装置で実現
することのできる、微細パターンの形成方法を提供する
ことにある。
【００１７】
【課題を解決するための手段】この発明の第１の局面に
従う微細パターンの形成方法においては、まず、支持材
の上に被加工物層を形成する。上記被加工物層の上に、
互いに対向する一方の側壁と他方の側壁とを有するレジ
ストパターンを形成する。上記レジストパターンの上記
一方の側壁と上記他方の側壁を、（ａ）三塩化炭素ラジ
カル、（ｂ）シリコンイオンと酸素イオンとの混合物、
（ｃ）炭素イオンと一酸化炭素イオンとの混合物、
（ｄ）塩素ラジカル、（ｅ）三塩化アルミニウム液およ
び（ｆ）ジブチルマグネシウム液からなる群より選ばれ
た改質材を用いて改質し、それによって、上記レジスト
パターンの上記一方の側壁に第１の側壁改質部を形成
し、上記他方の側壁に第２の側壁改質部を形成する。上
記レジストパターンの改質されていない部分を除去し、
それによって、上記被加工物層の上に、上記第１の側壁
改質部と上記第２の側壁改質部とを残す。上記第１の側
壁改質部と上記第２の側壁改質部とをマスクに用いて、
上記被加工物層の、上記第１および第２の側壁改質部の
直下部分以外の部分をエッチング除去し、それによって
上記被加工物の微細パターンを形成する。上記第１の側
壁改質部と上記第２の側壁改質部を除去する。
【００１８】この発明の第２の局面に従う微細パターン
の形成方法においては、まず支持材の上に被加工物層を
形成する。上記被加工物層の上に、互いに対向する一方
の側壁と他方の側壁とを有するレジストパターンを形成
する。上記レジストパターンの上記一方の側壁と上記他
方の側壁を改質し、それによって、上記レジストパター
ンの一方の側壁に第１の側壁改質部を形成し、上記他方
の側壁に第２の側壁改質部を形成する。上記第１の側壁
改質部および上記第２の側壁改質部を含む上記レジスト
パターンをマスクにして、上記被加工物層の、上記レジ
ストパターンの直下部分以外の部分をエッチング除去
し、それによって、被加工物のパターンを形成する。上
記レジストパターンの改質されていない部分を除去し、
それによって上記被加工物のパターンの上に、上記第１
の側壁改質部と上記第２の側壁改質部とを残す。上記第
１の側壁改質部と上記第２の側壁改質部とをマスクにし
て、上記被加工物のパターンの、上記第１および第２の
側壁改質部の直下部分以外の部分をエッチング除去し、
それによって、上記被加工物のさらに微細なパターンを
形成する。上記第１および第２の側壁改質部を除去す
る。
【００１９】この発明の第３の局面に従う微細パターン
の形成方法によれば、まず、支持材の上に被加工物層を
形成する。上記被加工物層の上に、互いに対向する一方
の側壁と他方の側壁とを有するレジストパターンを形成
する。上記レジストパターンをマスクに用いて、上記被
加工物層の、上記レジストパターンの直下部分以外の部
分をエッチング除去し、それによって、上記被加工物の
パターンを形成し、これと同時に、上記レジストパター
ンの上記一方の側壁と上記他方の側壁を改質し、それに
よって、上記レジストパターンの一方の側壁に第１の側
壁改質部を形成し、かつ上記レジストパターンの他方の
側壁に第２の側壁改質部を形成する。上記レジストパタ
ーンの改質されていない部分を除去し、それによって、
上記被加工物のパターンの上に、上記第１の側壁改質部
および上記第２の側壁改質部とを残す。上記第１および
第２の側壁改質部をマスクにして、上記被加工物のパタ
ーンの、上記第１および第２の側壁改質部の直下部分以
外の部分をエッチング除去し、それによって、上記被加
工物のさらに微細なパターンを形成する。上記第１およ
び第２の側壁改質部を除去する。
【００２０】この発明の第４の局面に従う微細パターン
の形成方法においては、まず、支持材の上に被加工物層
を形成する。上記被加工物層の上に、互いに対向する一
方の側壁と他方の側壁とを有するレジストパターンを形
成する。上記レジストパターンをマスクに用いて、上記
被加工物層の、上記レジストパターンの直下部分以外の
部分をエッチング除去し、それによって、上記被加工物
のパターンを形成する。上記レジストパターンの上記一
方の側壁と上記他方の側壁を改質し、それによって、上
記レジストパターンの一方の側壁に第１の側壁改質部を
形成し、かつ上記レジストパターンの上記他方の側壁に
第２の側壁改質部を形成する。上記レジストパターンの
改質されていない部分を除去し、それによって、上記被
加工物のパターンの上に、上記第１の側壁改質部および
上記第２の側壁改質部を残す。上記第１および第２の側
壁改質部をマスクにして、上記被加工物のパターンの、
上記第１および第２の側壁改質部の直下部分以外の部分
をエッチング除去し、それによって、上記被加工物のさ
らに微細なパターンを形成する。上記第１および第２の
側壁改質部を除去する。
【００２１】
【作用】本発明の第１の局面に従う微細パターンの形成
方法によれば、レジストパターンの側壁に形成された第
１および第２の側壁改質部をマスクに用いて、被加工物
層の、上記第１および第２の側壁改質部の直下部分以外
の部分をエッチング除去する。それによって、被加工物
層の微細パターンを形成するので、現在のリソグラフィ
技術の最小解像度よりも、さらに微細なパターンが得ら
れる。
【００２２】また、上記レジストパターンの上記一方の
側壁と上記他方の側壁を三塩化炭素ラジカル（ＣＣｌ3
* ）を改質材に用いて改質すると、三塩化炭素ラジカル
は低エネルギーで解離しやすいので、レジストパターン
の側壁に炭素を多く含む側壁改質部を形成することがで
きる。
【００２３】また、改質材として（ｂ）シリコンイオン
と酸素イオンの混合物、または（ｃ）炭素イオンと一酸
化炭素イオンの混合物の２種類の加速粒子をレジストパ
ターンの側壁に注入すると、レジストパターンの側壁面
で、新たな結合が発生する化学変化が起き、被加工物層
をエッチング除去するための除去材やレジストパターン
を除去するための除去材で除去されない性質を有する側
壁改質部を形成することができる。
【００２４】また、改質材として塩素ラジカル（Ｃｌ2
* ）を用いると、レジストパターンを構成している炭素
Ｃ−Ｃ結合ボンドを切って、炭素（Ｃ）を多く含む側壁
改質部を形成することができる。
【００２５】また、改質材として、三塩化アルミニウム
液またはジブチルマグネシウム液に、レジストパターン
を浸漬すると、アルミニウムまたはマグネシウム原子
が、レジストパターンの側壁の内部へ浸透して、酸化物
となる。この酸化物は、被加工物をエッチング除去する
ための除去材や、レジストパターンを除去するための除
去材で除去されない。
【００２６】この発明の第２の局面に従う微細パターン
の形成方法によれば、第１の側壁改質部と第２の側壁改
質部とをマスクにして、被加工物のパターンの、上記第
１および第２の側壁改質部の直下部分以外の部分をエッ
チング除去するので、上記被加工物のさらに微細なパタ
ーンを形成することができる。
【００２７】この発明の第３の局面に従う微細パターン
の形成方法によれば、レジストパターンをマスクに用い
て、被加工物層の、レジストパターンの直下部分以外の
部分をエッチング除去し、それによって、被加工物のパ
ターンを形成し、これと同時に、上記レジストパターン
の上記一方の側壁と上記他方の側壁を改質し、それによ
って、上記レジストパターンの上記一方の側壁に第１の
側壁改質部を形成し、かつ上記レジストパターンの上記
他方の側壁に第２の側壁改質部を形成するので、工程が
簡略化する。
【００２８】この発明の第４の局面に従う微細パターン
の形成方法によれば、レジストパターンをマスクに用い
て、被加工物層の、レジストパターンの直下部分以外の
部分をエッチング除去し、それによって、被加工物のパ
ターンを形成する。その後、第１および第２の側壁改質
部をマスクにして、上記被加工物のパターンの、上記第
１および第２の側壁改質部の直下部分以外の部分をエッ
チング除去するので、上記被加工物のさらに微細なパタ
ーンが形成される。
【００２９】
【実施例】以下、この発明の実施例を図について説明す
る。
【００３０】実施例１ 図１〜図６は、実施例１に係る微細パターンの形成方法
の順序の各工程における半導体装置の断面図と斜視図で
ある。
【００３１】図１を参照して、二酸化シリコン膜等の支
持材１１０の上に、多結晶シリコンのような被加工物層
１２０を形成する。被加工物層１２０の上に、互いに平
行であって、かつ対向する一方の側壁１３０ａと他方の
側壁１３０ｂとを有する、幅Ｗのレジストパターン１３
０を形成する。ここで、幅ｗは、現在のリソグラフィー
技術の最小解像度のものとする。
【００３２】図２を参照して、レジストパターン１３０
の一方の側壁１３０ａと他方の側壁１３０ｂを、後に詳
述するように、（ａ）三塩化炭素ラジカル、（ｂ）シリ
コンイオンと酸素イオンの混合物、（ｃ）炭素イオンと
一酸化炭素イオンの混合物、（ｄ）塩素ラジカル、
（ｅ）三塩化アルミニウム液および（ｆ）ジブチルマグ
ネシウム液からなる群より選ばれた改質材を用いて改質
する。この改質によって、レジストパターンの一方の側
壁１３０ａに第１の側壁改質部１３２ａが形成され、レ
ジストパターンの他方の側壁１３０ｂに第２の側壁改質
部１３２ｂが形成される。
【００３３】図２と図３を参照して、レジストパターン
の改質されていない部分１３１を除去し、それによっ
て、被加工物層１２０の上に、互いに平行に配置された
第１の側壁改質部１３２ａと第２の側壁改質部１３２ｂ
とを残す。
【００３４】図３と図４と図５を参照して、第１の側壁
改質部１３２ａと第２の側壁改質部１３２ｂとをマスク
に用いて、被加工物を除去するための除去材１５０で、
被加工物層１２０の、第１および第２の側壁改質部１３
２ａ，１３２ｂの直下部分以外の部分をエッチング除去
する。
【００３５】図５と図６を参照して、第１および第２の
側壁改質部１３２ａ，１３２ｂを除去すると、現在のリ
ソグラフィ技術の最小解像度以下の、微細な幅ｗと間隔
ｄを有する、被加工物のパターン１２０Ａ，１２０Ｂが
形成される。
【００３６】実施例２ 図７〜図１３は、実施例２に係る微細パターンの形成方
法の順序の各工程における半導体装置の断面図と斜視図
である。
【００３７】支持材１１０の上に被加工物層１２０を形
成する。被加工物層１２０の上に、互いに平行であっ
て、かつ対向する一方の側壁と他方の側壁を有するレジ
ストパターン１３０を形成する。レジストパターン１３
０の一方の側壁と他方の側壁を改質し、それによって、
レジストパターンの一方の側壁に第１の側壁改質部１３
２ａを形成し、他方の側壁に第２の側壁改質部１３２ｂ
を形成する。
【００３８】図８と図９を参照して、第１の側壁改質部
１３２ａおよび第２の側壁改質部１３２ｂを含むレジス
トパターン１３０をマスクにして、被加工物を除去する
ための除去材１５０で、被加工物層１２０の、レジスト
パターン１３０の直下部分以外の部分をエッチング除去
し、それによって、被加工物のパターン１２５を形成す
る。
【００３９】図９と図１０を参照して、レジストパター
ンの改質されていない部分１３１を除去し、それによっ
て被加工物のパターン１２５の上に、互いに平行に配置
された第１の側壁改質部１３２ａと第２の側壁改質部１
３２ｂとを残す。
【００４０】図１１と図１２とを参照して、第１および
第２の側壁改質部１３２ａ，１３２ｂをマスクにして、
被加工物を除去するための除去材１５０で、被加工物の
パターン１２５の、第１および第２の側壁改質部１３２
ａ，１３２ｂの直下部分以外の部分をエッチング除去す
る。
【００４１】図１２と図１３を参照して、第１および第
２の側壁改質部１３２ａ，１３２ｂを除去すると、現在
のリソグラフィー技術の最小解像度以下の微細な幅ｗと
間隔ｄを有する、被加工物のパターン１２０Ａ，１２０
Ｂが形成される。
【００４２】実施例３ 図１４〜図２０は、実施例３に係る微細パターンの形成
方法の順序の各工程における半導体装置の断面図および
斜視図である。
【００４３】図１４を参照して、支持材１１０の上に被
加工物層１２０を形成する。被加工物層１２０の上に、
互いに平行であって、かつ対向する一方の側壁１３０ａ
と他方の側壁１３０ｂとを有するレジストパターン１３
０を形成する。
【００４４】図１５と図１６を参照して、レジストパタ
ーン１３０をマスクに用いて、被加工物層１２０の、レ
ジストパターン１３０の直下部分以外の部分をエッチン
グ除去し、それによって、被加工物のパターン１２５を
形成し、これと同時にレジストパターン１３０の一方の
側壁と他方の側壁を改質し、それによって、レジストパ
ターン１３０の一方の側壁に第１の側壁改質部１３２ａ
を形成し、かつレジストパターン１３０の他方の側壁に
第２の側壁改質部１３２ｂを形成する。
【００４５】図中、参照符号１４２は、レジストパター
ン１３０の側壁を改質する能力を有し、かつ被加工物層
をエッチング除去する能力を有する、改質材兼除去材を
表わしている。
【００４６】図１６と図１７を参照して、レジストパタ
ーンの改質されていない部分１３１を除去し、それによ
って、被加工物のパターン１２５の上に、互いに平行に
配置された第１の側壁改質部１３２ａおよび第２の側壁
改質部１３２ｂを残す。
【００４７】図１８と図１９を参照して、第１および第
２の側壁改質部１３２ａ，１３２ｂをマスクにして、被
加工物のパターン１２０の、第１および第２の側壁改質
部１３２ａ，１３２ｂの直下部分以外の部分をエッチン
グ除去する。
【００４８】図１９と図２０を参照して、第１および第
２の側壁改質部１３２ａ，１３２ｂを除去すると、現在
のリソグラフィー技術の最小解像度以下の微細な幅ｗと
間隔ｄを有する、被加工物のパターン１２０Ａ，１２０
Ｂが形成される。
【００４９】実施例４ 図２１〜図２８は、実施例４に係る微細パターンの形成
方法の順序の各工程における装置の断面図および斜視図
である。
【００５０】図２１を参照して、支持材１１０の上に被
加工物層１２０を形成する。被加工物層１２０の上に、
互いに平行であり、かつ対向する一方の側壁１３０ａと
他方の側壁１３０ｂとを有するレジストパターン１３０
を形成する。
【００５１】図２２と図２３を参照して、レジストパタ
ーン１３０をマスクにして、被加工物を除去するための
除去材１５０で、被加工物層１２０の、レジストパター
ン１３０の直下部分以外の部分をエッチング除去し、そ
れによって、被加工物のパターン１２５を形成する。
【００５２】図２４を参照して、レジストパターン１３
０の一方の側壁と他方の側壁を改質し、それによって、
レジストパターンの一方の側壁に第１の側壁改質部１３
２ａを形成し、かつレジストパターンの他方の側壁に第
２の側壁改質部１３２ｂを形成する。
【００５３】図２４と図２５を参照して、レジストパタ
ーンの改質されていない部分１３１を除去し、それによ
って、被加工物のパターン１２５の上に、互いに平行に
配置された第１の側壁改質部１３２ａと第２の側壁改質
部１３２ｂとを残す。
【００５４】図２６と図２７を参照して、第１および第
２の側壁改質部１３２ａ，１３２ｂをマスクにして、被
加工物を除去するための除去材１５０で、被加工物のパ
ターン１２５の、第１および第２の側壁改質部１３２
ａ，１３２ｂの直下部分以外の部分をエッチング除去す
る。
【００５５】図２７と図２８を参照して、第１および第
２の側壁改質部１３２ａ，１３２ｂを除去すると、現在
のリソグラフィー技術の最小解像度以下の微細な幅ｗと
間隔ｄを有する、被加工物のパターン１２０Ａ，１２０
Ｂが形成される。
【００５６】実施例５ 図２９は、実施例５に係る微細パターンの形成方法の順
序の各工程における半導体装置の断面図であり、実施例
１に係るレジストパターンの側壁の改質工程をさらに詳
細に説明するためのものである。
【００５７】図２９（ａ）を参照して、二酸化シリコン
（ＳｉＯ2 ）膜等で形成される、被加工物を支持するた
めの支持材１１０の上に、多結晶シリコン膜である被加
工物層１２０を形成する。被加工物層１２０の上に、た
とえばノボラック樹脂系のポジ型感光性樹脂で形成され
るレジストパターン１３０を形成する。
【００５８】図２９（ｂ）を参照して、三塩化炭素ラジ
カル（ＣＣｌ3 * ）の改質材１４０を支持材１１０の上
に、一定量、一定時間供給する。
【００５９】図２９（ｃ）を参照して、三塩化炭素ラジ
カル１４０は、レジストパターン１３０の表面および被
加工物層１２０の表面に付着し、また、レジストパター
ン１３０の内部に侵入する。
【００６０】図２９（ｄ）を参照して、方向依存性と異
方性を有する、たとえば臭素ラジカル（Ｂｒ* ）のよう
な、被加工物を除去するための除去材１５０を、支持材
１１０の上に送り込む。三塩化炭素ラジカル（ＣＣｌ3
* ）は、低いエネルギーで、炭素原子（Ｃ）を遊離する
ので、被加工物を除去するための除去材１５０のエネル
ギーを得て解離し、レジストパターン１３０の表面に薄
い炭素薄膜ができ、また、レジストパターン１３０の表
面から内部に向かって炭素原子が入り込んでなる側壁改
質部１３２が形成される。
【００６１】図２９（ｅ）を参照して、側壁改質部１３
２の形成過程において、被加工物層１２０である多結晶
シリコン膜の一部は、四塩化ケイ素（ＳｉＣｌ4 ）、四
臭化ケイ素（ＳｉＢｒ4 ）のような反応生成物７３０と
なって除去され、レジストパターン１３０の一部は、四
塩化炭素（ＣＣｌ4 ）や四臭化炭素（ＣＢｒ4 ）等の反
応生成物７３１となって除去される。三塩化炭素ラジカ
ル（ＣＣｌ3 * ）の一部は、基底状態に戻って、反応生
成物である四塩化炭素７３２となる。これらの反応生成
物は外部へ散逸する。レジストパターン１３０の上端
も、被加工物を除去するための除去材１５０により、そ
の一部が除去される。
【００６２】最終的に、図２９（ｆ）に示すように、レ
ジストパターンの側壁に、酸素ラジカル（Ｏ* ）のよう
な、レジストパターンを除去するための除去材では除去
し切れない、炭素薄膜および／または、炭素が侵入して
なる側壁改質部１３２が形成される。なお、図中、１３
１は、レジストパターンの改質されていない部分を表わ
す。
【００６３】上述の三塩化炭素ラジカル（ＣＣｌ3 * ）
は、図３２に示す、一般によく使用されているプラズマ
装置によって作られる。プラズマ装置は、予備室ＣＨ７
１と、反応室ＣＨ７２と、を備える。反応室ＣＨ７２内
には、電極Ａ（７１）と電極Ｂ（７２）が設けられてい
る。電極Ｂ（７２）は、被加工品を載せる台でもある。
ガスＧ７２は、圧力調節計Ｖ７２と流量調節計Ｖ７２′
を介して、電極Ａ（７１）に供給される。ガスＧ７３
は、圧力調節計Ｖ７６と流量調節計Ｖ７６′を介して電
極Ａ（７１）に供給される。反応室ＣＨ７２には、弁Ｖ
７３を介して、ターボ分子ポンプＴＭＰ７が接続されて
いる。ターボ分子ポンプＴＭＰ７には、ロータリポンプ
ＲＰ７２が接続されている。予備室ＣＨ７１と反応室Ｃ
Ｈ７２は、ゲート・バルブＶ７４を介して接続されてい
る。予備室ＣＨ７１には、弁Ｖ７１を介在させて、ロー
タリポンプＲＰ７１が接続されている。予備室ＣＨ７１
には、ガスＧ７１が供給されるようになっている。ガス
Ｇ７１は、圧力調節計Ｖ７５と流量調節計Ｖ７５′を介
して、予備室ＣＨ７１内に供給される。
【００６４】反応室ＣＨ７２には、電磁波発生器ＲＦ
が、結合コンデンサＣを介して接続されている。
【００６５】三塩化炭素ラジカル（ＣＣｌ3 * ）は、圧
力・流量調節計Ｖ７２，Ｖ′７２を経た流量１００ＳＣ
ＣＭ（standard cubic centimeter per minute) のヘリ
ウムガス（Ｇ７２）と、圧力・流量調節計Ｖ７６，Ｖ′
７６を経た流量６０〜８０ＳＣＣＭの四塩化炭素ガス
（Ｇ７３）の混合ガスを反応室ＣＨ７２内に送り込み、
圧力１．０〜１．５Ｔｏｒｒで、これらをプラズマ解離
させて作り出すことができる。
【００６６】三塩化炭素ラジカル（ＣＣｌ3 * ）の改質
材１４０によって形成された側壁改質部１３２は、臭素
ラジカル（Ｂｒ* ）のような被加工物を除去するための
除去材１５０によって、ＥＲ01（レジストパターンの改
質されていない部分１３１が除去される速度）が１００
〜１４０ｎｍ／ｍｉｎ、ＥＲ02（被加工物を除去するた
めの除去材によって側壁改質部１３２が除去される速
度）が２５〜３５ｎｍ／ｍｉｎの性質を有するものとな
る。
【００６７】酸素ラジカル（Ｏ* ）のような、レジスト
パターンを除去するための除去材によるＥＲ11（レジス
トパターンの改質されていない部分１３１の除去速度）
は、１１５〜１３５ｎｍ／ｍｉｎであり、ＥＲ12（側壁
改質部１３２の除去速度）は１５〜２５ｎｍ／ｍｉｎで
あった。
【００６８】実施例６ 本実施例では、実施例１に係るレジストパターンの側壁
の改質工程のさらに他の例を説明する。
【００６９】本実施例では、側壁改質部を形成するため
の改質材として、２種類のイオンで構成された加速粒子
を用いている。
【００７０】図３０（ａ）を参照して、支持材１１０の
上に被加工物層１２０を形成する。被加工物層１２０の
上にレジストパターン１３０を形成する。
【００７１】図３０（ｂ）を参照して、レジストパター
ン１３０の側壁部に向けて運動するシリコンイオン（Ｓ
ｉ+ ）と酸素イオン（Ｏ+ ）、または炭素イオン
（Ｃ+ ）と一酸化炭素イオン（ＣＯ+ ）の２種類で構成
される加速粒子の改質材１４１を、レジストパターン１
３０の側壁に向けて一定量、一定時間供給する。改質材
１４１はレジストパターン１３０と反応するか、または
レジストパターン１３０内に突入し、レジストパターン
１３０の表面で、Ｓｉ−ＯやＣ−Ｏの新たな化学結合が
発生する化学変化が起きる。
【００７２】その結果、図３０（ｃ）を参照して、レジ
ストパターン１３０の表面には、一定の深さまで変質し
た側壁改質部１３２が形成される。図中、１３１は、レ
ジストパターンの改質されていない部分を表わす。
【００７３】次に、図３０（ｄ）を参照して、方向依存
性・異方性を有する、たとえば臭素ラジカル（Ｂｒ* ）
のような、被加工物を除去するための除去材１５０を支
持材１１０の上に供給する。
【００７４】図３０（ｅ）を参照して、被加工物層１２
０であるたとえば多結晶シリコン膜は四臭化ケイ素（Ｓ
ｉＢｒ4 ）の反応生成物Ａ（７３０）となり、レジスト
パターン１３０の一部は、たとえば四臭化炭素（ＣＢｒ
4 ）の反応生成物Ｂ（７３１）となり、レジストパター
ン１３０に突入した改質材１４１の加速粒子の一部は、
四臭化ケイ素（ＳｉＢｒ4 ）あるいは四臭化炭素（ＣＢ
ｒ4 ）の反応生成物Ｃ（７３２）となる。これらの反応
生成物は外部へ散逸する。被加工物を除去するための除
去材１５０の供給を一定量で、一定時間行なうと、最終
的には、図３０（ｆ）を参照して、レジストパターン１
３０の側壁に、被加工物を除去するための除去材１５０
や、レジストパターンの改質されていない部分１３１を
除去するための除去材では、除去し切れないケイ素（Ｓ
ｉ）や炭素（Ｃ）の化学結合を含む側壁改質部１３２が
形成される。
【００７５】改質材１４１の加速粒子は、一般に広く使
用されているイオン注入装置を用いて作り出すことがで
きる。加速粒子の照射角度を変えることにより、加速粒
子をレジストパターン１３０に向けて、斜め方向から照
射することができる。加速粒子のレジストパターン１３
０への突入する深さは、制御しやすいイオンエネルギー
を変えることにより、決められる。それゆえ、側壁改質
部１３２の幅（ｗ）を容易に制御できる。たとえば注入
エネルギー５０ｋｅＶ、ドーズ量１０16ａｔｏｍｓ／ｃ
ｍ2 のシリコンイオン（Ｓｉ+ ）と酸素イオン（Ｏ + ）
では、これらの注入されたイオンの濃度の最も高い部分
の深さは１１５ｎｍ、７０ｎｍとなり、この深さに対応
した幅の側壁改質部１３２が形成される。臭素ラジカル
（Ｂｒ*）のような、被加工物を除去するための除去材
によるＥＲ01は５０〜７０ｎｍ／ｍｉｎとなり、ＥＲ02
は１５〜２５ｎｍ／ｍｉｎとなる。酸素ラジカル
（Ｏ* ）のような、レジストパターンを除去するための
除去材によるＥＲ11は１１５〜１３５ｎｍ／ｍｉｎであ
り、ＥＲ12は５〜１０ｎｍ／ｍｉｎであった。
【００７６】実施例７ 図３１は、実施例７における、レジストパターンの側壁
の改質工程を模式的に説明するための図である。
【００７７】本実施例では、レジストパターンの側壁に
側壁改質部を形成する能力を有するとともに、被加工物
層をも除去できる能力を有する塩素ラジカル（Ｃｌ
2 * ）を改質材として用いる。
【００７８】図３１（ａ）を参照して、支持材１１０の
上に被加工物層１２０を形成する。被加工物層１２０の
上にレジストパターン１３０を形成する。
【００７９】図３１（ｂ）を参照して、方向依存性・異
方性を有する改質材兼除去材１４２である塩素ラジカル
（Ｃｌ2 * ）の一定量を、一定時間、支持材１１０の上
に供給する。
【００８０】図３１（ｃ）を参照して、塩素ラジカル
（Ｃｌ2 * ）は、被加工物層１２０である多結晶シリコ
ンと反応して、四塩化ケイ素（ＳｉＣｌ4 ）の反応生成
物Ａ（７３０）となる。レジストパターン１３０の一部
は、たとえば、反応生成物Ｂ（７３１）である四塩化炭
素（ＣＣｌ4 ）となる。また、塩素ラジカル（Ｃｌ
2 *）の一部は、基底状態に戻って、反応生成物Ｃ（７
３２）である塩素となる。これらの反応生成物は、図３
１（ｃ）で示すように、外部へ散逸する。レジストパタ
ーン１３０の表面の一部は、反応生成物Ｂ（７３１）と
なって散逸するけれども、塩素ラジカル（Ｃｌ2 * ）は
三塩化炭素ラジカル（ＣＣｌ3 * ）より活性であるた
め、レジストパターン１３０の（−Ｃ−）結合を切断し
て、レジストパターン１３０の表面に、炭素（Ｃ）を多
く含む側壁改質部１３２を形成していく。被加工物層１
２０の表面上に付着した塩素ラジカル（Ｃｌ2 * ）は、
ほとんど、被加工物層１２０と反応して、図３１（ｄ）
に示すように、反応生成物Ａ（７３０）となって、外部
へ散逸し、ひいては、被加工物層１２０の除去作用を行
なう。その結果、塩素ラジカル（Ｃｌ2 * ）の供給を、
一定量・一定時間、行なうと、被加工物層１２０は除去
されるとともに、最終的に、図３１（ｅ）に示すよう
に、レジストパターン１３０の側壁に、レジストパター
ンの改質されていない部分を除去するための除去材（た
とえば、酸素ラジカル（Ｏ* ））では除去し切れない、
炭素薄膜および／または、炭素が侵入してなる側壁改質
部１３２が形成される。
【００８１】塩素ラジカル（Ｃｌ2 * ）は、図３２に示
す一般に広く使用されているプラズマ装置で作り出すこ
とができる。すなわち、圧力・流量調節計Ｖ７２，Ｖ′
７２を経た、流量１００ＳＣＣＭのヘリウムガス（Ｇ７
２）と、圧力・流量調節計Ｖ７６，Ｖ′７６を経た流量
１００ＳＣＣＭの塩素ガス（Ｇ７３）の混合ガスを反応
室ＣＨ７２内に送り込み、圧力２５０ｍＴｏｒｒで、電
極Ａ（７１）と電極Ｂ（７２）との間で、この塩素ガス
をプラズマ解離して作り出すことができる。発生した反
応生成物は、ヘリウムガス（Ｇ７２）とともに排出され
る。被加工品を載せる台（７２）の温度を５０〜６０
℃、ラジオ波電力を２２０〜２６０Ｗ、電極Ａ（７３）
と被加工物（１２０）との距離を１．１ｃｍとした場
合、被加工物１２０は、ＥＲ20（改質材兼除去材１４２
による被加工物の除去速度）が４５０〜５００ｎｍ／ｍ
ｉｎの速度で取り去られ、０．１５〜０．２５μｍ幅の
側壁改質部１３２が形成される。ＥＲ41（改質材兼除去
材１４２によって、レジストパターンの改質されていな
い部分１３１が除去される速度）は２２０〜２６０ｎｍ
／ｍｉｎであり、ＥＲ42（改質材兼除去材１４２によっ
て、側壁改質部１３２が除去される速度）は６０〜８０
ｎｍ／ｍｉｎであり、ＥＲ43（被加工物を支持するため
の支持材が、改質材兼除去材１４２によって除去される
速度）は１５〜２０ｎｍ／ｍｉｎである。
【００８２】上述した改質材兼除去材１４２または被加
工物を除去するための除去材１５０は、一般に広く用い
られている図３２に示すプラズマ装置で形成される。図
３３は、レジストパターンの改質されていない部分を除
去するための除去材を発生させるアッシング装置の構成
図である。
【００８３】図３３において、ＣＨ８２は反応室、ＣＨ
８１は、加工すべきものを一時滞在させる予備室であ
る。ＲＰ８１およびＶ８１は、予備室ＣＨ８１内を排気
するロータリポンプおよび弁である。予備室ＣＨ８１内
は、圧力・流量調節計Ｖ８５，Ｖ′８５を介して、窒素
などのガスＧ８１が導入され、ロータリポンプＲＰ８１
によって排気される。窒素ガスの導入・排気を繰返した
後、予備室ＣＨ８１内は、１０-2Ｔｏｒｒの真空にさ
れ、この中で、加工すべきものを待機させておく。加工
すべきものを装着した反応室ＣＨ８２内は、ターボ分子
ポンプＴＭＰ８、ロータリポンプＲＰ８２により、１０
-4Ｔｏｒｒの真空とされ、残留ガスが排出される。図
中、（ＭＷ）は電磁波発生器である。（８０）は電磁波
発生器（ＭＷ）で発生させたマイクロ波、（８１）は導
波管である。（８２）は導波管８１と反応室ＣＨ８２の
マッチングをとるためのテフロン板である。アルミナ
（Ａｌ2 Ｏ3 ）窓板８３は、導波管８１と反応室ＣＨ８
２との空間を仕切り、マイクロ波８０を導波管８１から
反応室ＣＨ８２内へ導入するためのものである。反応室
ＣＨ８２には、シャワーヘッド８４が設けられている。
シャワーヘッド８４から、レジストパターンを除去する
ための除去材となる反応性粒子が吹き出す。支持材１１
０は、被加工品を載せるための台８６の上に載せられ
る。
【００８４】レジストパターンを除去するための除去材
の一例である酸素ラジカル（Ｏ* ）は、図３３を参照し
て、次のように作られる。電磁波発生器（ＭＷ）で発生
した２．４５ＧＨｚのマイクロ波８０を、導波管８１に
て反応室ＣＨ８２内へ導く。圧力・流量調節計Ｖ８６，
Ｖ′８６を経た、圧力１〜２Ｔｏｒｒ、流量１０００Ｓ
ＣＣＭの酸素（Ｏ2 ）ガス（Ｇ８３）を解離させると、
酸素ラジカル（Ｏ* ）が得られる。被加工品台８６の温
度を１００〜２００℃とし、マイクロ波電力を４００〜
１５００Ｗとし、酸素ラジカル８５の放出されるシャワ
ーヘッドと、レジストパターンの改質されていない部分
１３１との距離を５〜６ｃｍとした場合、レジストパタ
ーンの改質されていない部分１３１は、１〜２μｍ／ｍ
ｉｎの除去速度で取り去られる。
【００８５】実施例８ 本実施例では、改質材として、三塩化アルミニウム（Ａ
ｌＣｌ3 ）液、またはジブチルマグネシウム［Ｍｇ（Ｂ
ｕ）2 ］液を用いる。アルミニウムの場合には、三塩化
アルミニウム（ＡｌＣｌ3 ）液を用いる。三塩化アルミ
ニウム液は、三塩化アルミニウムをニトロベンゼンの溶
媒へ１．８ｍｏｌ／ｌ溶解することによって作られる。
マグネシウムの場合には、ジブチルマグネシウム液また
はジエチルマグネシウム液が用いられる。ジブチルマグ
ネシウム液は、ヘプタンの溶媒へジブチルマグネシウム
を０．７ｍｏｌ／ｌ溶解することによって作られる。ジ
エチルマグネシウム液は、ジエチルマグネシウムをジエ
チルエーテルの溶媒へ０．７ｍｏｌ／ｌ溶解することに
よって作られる。レジストパターンが形成された支持材
も、ジブチルマグネシウム液またはジエチルマグネシウ
ム液の中へ１分浸漬された後、トルエン続いてヘキサン
で洗われる。その後、窒素ガスを吹き付け、乾燥を行な
う。これらの処理は、すべて窒素ガス中で行なわれる。
これらの処理により、たとえば、図１を参照して、レジ
ストパターン１３０の表面から、アルミニウムまたはマ
グネシウムの金属原子が、レジストパターンの表面から
レジストの内部に侵入する。これらの金属がレジストパ
ターン１３０中の酸素によって、酸化物となり、無機物
が形成される。この無機物とマトリックスとなったレジ
ストパターンの有機物とから側壁改質部１３２ａ，１３
２ｂが形成される。この側壁改質部１３２ａ，１３２ｂ
は、被加工物を除去するための除去材やレジストパター
ンを除去するための除去材で、除去されない性質とな
る。
【００８６】ジブチルマグネシウム液で処理した場合の
側壁改質部１３２ａ，１３２ｂは、次のような性質を有
するものとなる。たとえば、臭素ラジカル（Ｂｒ* ）の
ような、被加工物を除去するための除去材１５０による
ＥＲ01（被加工物を除去するための除去材によって副次
的に、レジストパターンの改質されていない部分１３１
が除去される速度）は５０〜７０ｎｍ／ｍｉｎとなり、
ＥＲ02（被加工物を除去するための除去材１５０によっ
て側壁改質部１３２ａ，１３２ｂが除去される速度）は
５〜１５ｎｍ／ｍｉｎとなる。
【００８７】またたとえば、酸素ラジカル（Ｏ* ）のよ
うな、レジストパターンを除去するための除去材による
ＥＲ11（レジストパターンを除去するための除去材によ
る、レジストパターンの改質されていない部分１３１の
除去速度）は１１５〜１３５ｎｍ／ｍｉｎとなり、ＥＲ
12（レジストパターンを除去するための除去材による、
側壁改質部１３２ａ，１３２ｂの除去速度）は５〜１５
ｎｍ／ｍｉｎとなる。
【００８８】本実施例では、三塩化アルミニウム液また
はジブチルマグネシウム液の中に、レジストパターンを
浸漬し、これらの液をレジストパターンの表面中に浸透
させ、側壁改質部１３２ａ，１３２ｂを形成する。浸漬
時間によって、側壁改質部１３２ａ，１３２ｂの幅
（ｗ）を制御できる。
【００８９】側壁改質部を除去するための除去材として
は、フッ酸水溶液もしくはバッファフッ酸水溶液が用い
られる。フッ酸水溶液は、水とフッ化水素酸（ＨＦ含有
量５０％）の体積比が１０〜５０：１のものが用いられ
る。バッファフッ酸水溶液は、フッ化アンモニウム（Ｎ
Ｈ4 Ｆ含有量４０％）とフッ化水素酸の体積比が５〜１
０：１のものが用いられる。側壁改質部を除去するため
の除去材による側壁改質部の除去は、いわゆるリフト・
オフ作用による除去機構をも伴っており、その除去速度
ＥＲ22（側壁改質部を除去するための除去材による側壁
改質部１３２ａ，１３２ｂの除去速度）は５〜６秒間で
ある。この除去時間では、ＥＲ20（側壁改質部を除去す
るための除去材による被加工物１２０の除去速度）およ
びＥＲ23（側壁改質部を除去するための除去材による支
持材１１０が除去される速度）は、極めて小さい。
【００９０】実施例９ 本実施例では、側壁改質部を形成するための改質材とし
て、三塩化炭素ラジカルと、シリコンイオンと酸素イオ
ンとの混合物を選んでいる。まず、三塩化炭素ラジカル
を用いてレジストパターンの一方の側壁と他方の側壁を
改質する。その後シリコンイオンと酸素イオンとの混合
物を用いて、レジストパターンの一方の側壁と他方の側
壁とを、再度改質する。このような方法を用いると、両
者（１回目の改質処理と２回目の改質処理）の長所が相
乗的に現われ、性能の良い側壁改質部が形成される。
【００９１】実施例１０ 本実施例では、側壁改質部を形成するための改質材とし
て、三塩化炭素ラジカルと、炭素イオンと一酸化炭素イ
オンの混合物とが選ばれている。三塩化炭素ラジカルを
用いてレジストパターンの一方の側壁と他方の側壁を改
質する。その後、炭素イオンと一酸化炭素イオンとの混
合物を用いて、レジストパターンの一方の側壁と他方の
側壁とを再度改質する。このような方法によると、両者
の長所が相乗的に現われ、優秀な性能を有する側壁改質
部が得られる。
【００９２】実施例１１ 本実施例では、側壁改質部を形成するための改質材とし
て、塩素ラジカルと、シリコンイオンと酸素イオンとの
混合物とが選ばれている。塩素ラジカルを用いてレジス
トパターンの一方の側壁と他方の側壁を改質する。その
後、シリコンイオンと酸素イオンとの混合物を用いて、
レジストパターンの一方の側壁と他方の側壁とを再度改
質する。このような方法によると、両者の長所が相乗的
に現われ、優秀な性能を有する側壁改質部が得られる。
【００９３】実施例１２ 本実施例では、側壁改質部を形成するための改質材とし
て、塩素ラジカルと、炭素イオンと一酸化炭素イオンの
混合物とが選ばれている。塩素ラジカルを用いてレジス
トパターンの一方の側壁と他方の側壁を改質する。その
後、炭素イオンと一酸化炭素イオンとの混合物を用い
て、レジストパターンの一方の側壁と他方の側壁とを再
度改質する。この方法によれば、両者の長所が相乗的に
現われ、優秀な性能を有する側壁改質部が得られる。
【００９４】実施例１３ 本実施例では、側壁改質部を形成するための改質材とし
て、三塩化アルミニウム液と、シリコンイオンと酸素イ
オンとの混合物とが選ばれている。三塩化アルミニウム
液を用いてレジストパターンの一方の側壁と他方の側壁
を改質する。その後、シリコンイオンと酸素イオンとの
混合物を用いて、レジストパターンの一方の側壁と他方
の側壁とを再度改質する。このような方法によれば、両
者の長所が相乗的に現われ、優秀な性能を有する側壁改
質部が形成される。
【００９５】実施例１４ 本実施例では、側壁改質部を形成するための改質材とし
て、三塩化アルミニウム液と、（ｃ）炭素イオンと一酸
化炭素イオンとの混合物とが選ばれている。三塩化アル
ミニウム液を用いてレジストパターンの一方の側壁と他
方の側壁を改質する。その後、炭素イオンと一酸化炭素
イオンとの混合物を用いて、レジストパターンの一方の
側壁と他方の側壁とを再度改質する。このような方法に
よれば、両者の長所が相乗的に現われ、優秀な性能を有
する側壁改質部が形成される。
【００９６】実施例１５ 本実施例では、側壁改質部を形成するための改質材とし
て、（ｆ）ジブチルマグネシウム液と、（ｂ）シリコン
イオンと酸素イオンとの混合物とが選ばれている。ジブ
チルマグネシウム液を用いてレジストパターンの一方の
側壁と他方の側壁を改質する。その後、シリコンイオン
と酸素イオンとの混合物を用いて、レジストパターンの
一方の側壁と他方の側壁とを再度改質する。この方法に
よれば、両者の長所が相乗的に現われて、優秀な性能を
有する側壁改質部が形成される。
【００９７】実施例１６ 本実施例では、側壁改質部を形成するための改質材とし
て、（ｆ）ジブチルマグネシウム液と、（ｃ）炭素イオ
ンと一酸化炭素イオンとの混合物とが選ばれている。ジ
ブチルマグネシウム液を用いてレジストパターンの一方
の側壁と他方の側壁を改質する。その後、炭素イオンと
一酸化炭素イオンとの混合物を用いて、レジストパター
ンの一方の側壁と他方の側壁とを再度改質する。この方
法によれば、両者の長所が相乗的に現われて、優秀な性
能を有する側壁改質部が形成される。
【００９８】実施例１７ 本実施例は、上述の方法で得た微細パターンを、さらに
加工する方法に関する。
【００９９】図３４（ａ）を参照して、支持材１１０の
上に、被加工物層１２０を形成する。被加工物層１２０
の上にレジストパターン１３０を形成する。
【０１００】図３４（ｂ）を参照して、レジストパター
ン１３０の側壁を改質し、側壁改質部１３２を形成す
る。側壁改質部１３２を含むレジストパターン１３０を
マスクにして、被加工物層１２０の、レジストパターン
１３０の直下部分以外の部分をエッチング除去し、それ
によって、被加工物のパターン１２５を形成する。
【０１０１】図３４（ｃ）と（ｄ）を参照して、レジス
トパターン１３０の改質されていない部分１３１を除去
し、それによって、被加工物のパターン１２５の上に、
側壁改質部１３２を残す。
【０１０２】図３４（ｅ）を参照して、側壁改質部１３
２をマスクにして、被加工物のパターン１２５の、側壁
改質部１３２の直下部分以外の部分をエッチング除去す
る。
【０１０３】図３４（ｆ）を参照して、側壁改質部を除
去すると、互いに平行に並ぶ１対の微細パターン１２０
Ａ，１２０Ｂと、これら１対の微細パターン１２０Ａ，
１２０Ｂの端部を結ぶ１対の微細パターン１２０Ｃ，１
２０Ｄが形成される。
【０１０４】図３５（ａ）は、図３４（ｆ）に相当する
図である。図３５（ｂ）を参照して、１対の微細パター
ン１２０Ｃ，１２０Ｄが露出するように、被加工物のパ
ターン１２０の上にレジスト１３０を塗布する。
【０１０５】図３５（ｂ）と（ｃ）を参照して、レジス
ト１３０をマスクにして、１対の微細パターン１２０
Ｃ，１２０Ｄをエッチング除去する。その後、レジスト
１３０を除去すると、図３５（ｄ）を参照して、互いに
平行に並ぶ１対の微細パターン１２０Ａ，１２０Ｂが得
られる。
【０１０６】実施例１８ 図３６は、実施例１８に係る微細パターンの形成方法を
示す斜視図である。図３６（ａ）は、図３４（ｆ）に相
当する図である。
【０１０７】図３６（ａ）と（ｂ）を参照して、互いに
平行に並ぶ１対の微細パターン１２０Ｃ，１２０Ｄのう
ち、一方１２０Ｄのみを露出するように、微細パターン
１２０の上にレジスト１３０を形成する。
【０１０８】図３６（ｃ）を参照して、レジスト１３０
をマスクにして、一方の微細パターン１２０Ｄをエッチ
ング除去する。
【０１０９】図３６（ｃ）と（ｄ）を参照して、レジス
トパターン１３０を除去すると、互いに平行に並ぶ１対
の微細パターン１２０Ａ，１２０Ｂと、これらの端部を
結ぶ微細パターン１２０Ｃが形成される。
【０１１０】実施例１９ 図３７は、実施例１９に係る微細パターンの形成方法を
示す斜視図である。
【０１１１】図３７（ａ）は、図３４（ｆ）に相当する
図である。図３７（ｂ）を参照して、微細パターン１２
０Ｂと、微細パターン１２０Ｃの一部と、微細パターン
１２０Ｄの一部が露出するように、支持材１１０の上に
レジスト１３０を形成する。
【０１１２】図３７（ｂ）と（ｃ）を参照して、レジス
トパターン１３０をマスクにして、微細パターン１２０
Ｂと、微細パターン１２０Ｃの一部と、微細パターン１
２０Ｄの一部をエッチング除去する。その後、レジスト
１３０を除去する。
【０１１３】図３７（ｄ）を参照して、微細パターン１
２０Ａと、微細パターン１２０Ｃの一部と、微細パター
ン１２０Ｄの一部とからなる微細パターンが形成され
る。
【０１１４】
【発明の効果】本発明の第１の局面に従う微細パターン
の形成方法によれば、レジストパターンの側壁に形成さ
れる第１および第２の側壁改質部をマスクに用いて、被
加工物層の、上記第１および第２の側壁改質部の直下部
分以外の部分をエッチング除去し、それによって、被加
工物層の微細パターンを形成する。その結果、現在のリ
ソグラフィー技術の最小解像度よりも、さらに微細なパ
ターンが得られる。
【０１１５】本発明の第２の局面に従う微細パターンの
形成方法によれば、第１の側壁改質部と第２の側壁改質
部とをマスクにして、被加工物のパターンの、上記第１
および第２の側壁改質部の直下部分以外の部分をエッチ
ング除去するので、上記被加工物のさらに微細なパター
ンを形成することができる。その結果、現在のリソグラ
フィー技術の最小解像度よりも、さらに微細なパターン
を得ることができるという効果を奏する。
【０１１６】この発明の第３の局面に従う微細パターン
の形成方法によれば、レジストパターンをマスクに用い
て、被加工物層の、レジストパターンの直下部分以外の
部分をエッチング除去し、それによって、被加工物のパ
ターンを形成し、これと同時に、上記レジストパターン
の上記一方の側壁と上記他方の側壁を改質し、それによ
って、上記レジストパターンの上記一方の側壁に第１の
側壁改質部を形成し、かつ上記レジストパターンの上記
他方の側壁に第２の側壁改質部を形成するので、工程が
簡略化する。
【０１１７】この発明の第４の局面に従う微細パターン
の形成方法によれば、レジストパターンをマスクに用い
て、被加工物層の、レジストパターンの直下部分以外の
部分をエッチング除去し、それによって、被加工物のパ
ターンを形成する。その後、第１および第２の側壁改質
部をマスクにして、上記被加工物のパターンの、上記第
１および第２の側壁改質部の直下部分以外の部分をエッ
チング除去するので、上記被加工物のさらに微細なパタ
ーンが形成される。その結果、現在のリソグラフィー技
術の最小解像度よりも、さらに微細なパターンが得られ
るという効果を奏する。
【図面の簡単な説明】
【図１】 実施例１に係る微細パターンの形成方法の順
序の第１の工程における半導体装置の断面図と斜視図で
ある。
【図２】 実施例１に係る微細パターンの形成方法の順
序の第２の工程における半導体装置の断面図と斜視図で
ある。
【図３】 実施例１に係る微細パターンの形成方法の順
序の第３の工程における半導体装置の断面図と斜視図で
ある。
【図４】 実施例１に係る微細パターンの形成方法の順
序の第４の工程における半導体装置の断面図と斜視図で
ある。
【図５】 実施例１に係る微細パターンの形成方法の順
序の第５の工程における半導体装置の断面図と斜視図で
ある。
【図６】 実施例１に係る微細パターンの形成方法の順
序の第６の工程における半導体装置の断面図と斜視図で
ある。
【図７】 実施例２に係る微細パターンの形成方法の順
序の第１の工程における半導体装置の断面図と斜視図で
ある。
【図８】 実施例２に係る微細パターンの形成方法の順
序の第２の工程における半導体装置の断面図と斜視図で
ある。
【図９】 実施例２に係る微細パターンの形成方法の順
序の第３の工程における半導体装置の断面図と斜視図で
ある。
【図１０】 実施例２に係る微細パターンの形成方法の
順序の第４の工程における半導体装置の断面図と斜視図
である。
【図１１】 実施例２に係る微細パターンの形成方法の
順序の第５の工程における半導体装置の断面図と斜視図
である。
【図１２】 実施例２に係る微細パターンの形成方法の
順序の第６の工程における半導体装置の断面図と斜視図
である。
【図１３】 実施例２に係る微細パターンの形成方法の
順序の第７の工程における半導体装置の断面図と斜視図
である。
【図１４】 実施例３に係る微細パターンの形成方法の
順序の第１の工程における半導体装置の断面図と斜視図
である。
【図１５】 実施例３に係る微細パターンの形成方法の
順序の第２の工程における半導体装置の断面図と斜視図
である。
【図１６】 実施例３に係る微細パターンの形成方法の
順序の第３の工程における半導体装置の断面図と斜視図
である。
【図１７】 実施例３に係る微細パターンの形成方法の
順序の第４の工程における半導体装置の断面図と斜視図
である。
【図１８】 実施例３に係る微細パターンの形成方法の
順序の第５の工程における半導体装置の断面図と斜視図
である。
【図１９】 実施例３に係る微細パターンの形成方法の
順序の第６の工程における半導体装置の断面図と斜視図
である。
【図２０】 実施例３に係る微細パターンの形成方法の
順序の第７の工程における半導体装置の断面図と斜視図
である。
【図２１】 実施例４に係る微細パターンの形成方法の
順序の第１の工程における半導体装置の断面図と斜視図
である。
【図２２】 実施例４に係る微細パターンの形成方法の
順序の第２の工程における半導体装置の断面図と斜視図
である。
【図２３】 実施例４に係る微細パターンの形成方法の
順序の第３の工程における半導体装置の断面図と斜視図
である。
【図２４】 実施例４に係る微細パターンの形成方法の
順序の第４の工程における半導体装置の断面図と斜視図
である。
【図２５】 実施例４に係る微細パターンの形成方法の
順序の第５の工程における半導体装置の断面図と斜視図
である。
【図２６】 実施例４に係る微細パターンの形成方法の
順序の第６の工程における半導体装置の断面図と斜視図
である。
【図２７】 実施例４に係る微細パターンの形成方法の
順序の第７の工程における半導体装置の断面図と斜視図
である。
【図２８】 実施例４に係る微細パターンの形成方法の
順序の第８の工程における半導体装置の断面図と斜視図
である。
【図２９】 実施例５に係る微細パターンの形成方法の
順序の各工程における半導体装置の断面図である。
【図３０】 実施例６に係る微細パターンの形成方法の
順序の各工程における半導体装置の断面図である。
【図３１】 実施例７に係る微細パターンの形成方法の
順序の各工程における半導体装置の断面図である。
【図３２】 本発明に用いられるプラズマ装置の概念図
である。
【図３３】 本発明に用いられるアッシング装置の概念
図である。
【図３４】 実施例１７に係る微細パターンの形成方法
の前段階の工程図である。
【図３５】 実施例１７に係る微細パターンの形成方法
の順序の各工程における半導体装置の斜視図である。
【図３６】 実施例１８に係る微細パターンの形成方法
の順序の各工程における半導体装置の斜視図である。
【図３７】 実施例１９に係る微細パターンの形成方法
の順序の各工程における半導体装置の斜視図である。
【図３８】 従来の微細パターンの形成方法の順序の第
１の工程における半導体装置の断面図と斜視図である。
【図３９】 従来の微細パターンの形成方法の順序の第
２の工程における半導体装置の断面図と斜視図である。
【図４０】 従来の微細パターンの形成方法の順序の第
３の工程における半導体装置の断面図と斜視図である。
【図４１】 従来の微細パターンの形成方法の順序の第
４の工程における半導体装置の断面図と斜視図である。
【図４２】 本発明に関連する従来の微細パターンの第
２の従来例に係る微細パターンの形成方法の順序の各工
程における半導体装置の断面図である。
【符号の説明】
１１０ 支持材、１２０ 被加工物層、１３０ レジス
トパターン、１３１レジストパターンの改質されていな
い部分、１３２ａ 第１の側壁改質部、１３２ｂ 第２
の側壁改質部、１５０ 被加工物を除去するための除去
材。
フロントページの続き (72)発明者 西岡 直 兵庫県伊丹市瑞原４丁目１番地 菱電セ ミコンダクタシステムエンジニアリング 株式会社内 (72)発明者 河津 哲 兵庫県伊丹市瑞原４丁目１番地 菱電セ ミコンダクタシステムエンジニアリング 株式会社内 (56)参考文献 特開 平５−88375（ＪＰ，Ａ) 特開 平２−5522（ＪＰ，Ａ) 特開 平２−134639（ＪＰ，Ａ) 特開 昭62−232127（ＪＰ，Ａ) 特開 昭63−249837（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 7/40 511

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 支持材の上に被加工物層を形成する工程
    と、 前記被加工物層の上に、互いに対向する一方の側壁と他
    方の側壁とを有するレジストパターンを形成する工程
    と、 前記レジストパターンの前記一方の側壁と前記他方の側
    壁を、（ａ）三塩化炭素ラジカル、（ｂ）シリコンイオ
    ンと酸素イオンとの混合物、（ｃ）炭素イオンと一酸化
    炭素イオンとの混合物、（ｄ）塩素ラジカル、（ｅ）三
    塩化アルミニウム液および（ｆ）ジブチルマグネシウム
    液からなる群より選ばれた改質材を用いて改質し、それ
    によって、前記レジストパターンの前記一方の側壁に第
    １の側壁改質部を形成し、前記他方の側壁に第２の側壁
    改質部を形成する工程と、 前記レジストパターンの改質されていない部分を除去
    し、それによって、前記被加工物層の上に、前記第１の
    側壁改質部と前記第２の側壁改質部とを残す工程と、 前記第１の側壁改質部と前記第２の側壁改質部とをマス
    クに用いて、前記被加工物層の、前記第１および第２の
    側壁改質部の直下部分以外の部分をエッチング除去し、
    それによって前記被加工物の微細パターンを形成する工
    程と、 前記第１の側壁改質部と前記第２の側壁改質部とを除去
    する工程と、を備えた微細パターンの形成方法。
  2. 【請求項２】 前記改質材として（ａ）三塩化炭素ラジ
    カルと、（ｂ）シリコンイオンと酸素イオンとの混合物
    とを選び、 前記（ａ）三塩化炭素ラジカルを用いて前記レジストパ
    ターンの前記一方の側壁と前記他方の側壁を改質した
    後、さらに前記（ｂ）シリコンイオンと酸素イオンとの
    混合物を用いて、前記レジストパターンの前記一方の側
    壁と前記他方の側壁とを再度改質する、請求項１に記載
    の、微細パターンの形成方法。
  3. 【請求項３】 前記改質材として（ａ）三塩化炭素ラジ
    カルと、（ｃ）炭素イオンと一酸化炭素イオンの混合物
    とを選び、 前記（ａ）三塩化炭素ラジカルを用いて前記レジストパ
    ターンの前記一方の側壁と前記他方の側壁を改質した
    後、さらに前記（ｃ）炭素イオンと一酸化炭素イオンと
    の混合物を用いて、前記レジストパターンの前記一方の
    側壁と前記他方の側壁とを再度改質する、請求項１に記
    載の、微細パターンの形成方法。
  4. 【請求項４】 前記改質材として（ｄ）塩素ラジカル
    と、（ｂ）シリコンイオンと酸素イオンとの混合物とを
    選び、 前記（ｄ）塩素ラジカルを用いて前記レジストパターン
    の前記一方の側壁と前記他方の側壁を改質した後、さら
    に前記（ｂ）シリコンイオンと酸素イオンとの混合物を
    用いて、前記レジストパターンの前記一方の側壁と前記
    他方の側壁を再度改質する、請求項１に記載の、微細パ
    ターンの形成方法。
  5. 【請求項５】 前記改質材として（ｄ）塩素ラジカル
    と、（ｃ）炭素イオンと一酸化炭素イオンの混合物とを
    選び、 前記（ｄ）塩素ラジカルを用いて前記レジストパターン
    の前記一方の側壁と前記他方の側壁を改質した後、さら
    に前記（ｃ）炭素イオンと一酸化炭素イオンとの混合物
    を用いて、前記レジストパターンの前記一方の側壁と前
    記他方の側壁とを再度改質する、請求項１に記載の、微
    細パターンの形成方法。
  6. 【請求項６】 前記改質材として（ｅ）三塩化アルミニ
    ウム液と、（ｂ）シリコンイオンと酸素イオンとの混合
    物とを選び、 前記（ｅ）三塩化アルミニウム液を用いて前記レジスト
    パターンの前記一方の側壁と前記他方の側壁を改質した
    後、さらに前記（ｂ）シリコンイオンと酸素イオンとの
    混合物を用いて、前記レジストパターンの前記一方の側
    壁と前記他方の側壁とを再度改質する、請求項１に記載
    の、微細パターンの形成方法。
  7. 【請求項７】 前記改質材として（ｅ）三塩化アルミニ
    ウム液と、（ｃ）炭素イオンと一酸化炭素イオンとの混
    合物とを選び、 前記（ｅ）三塩化アルミニウム液を用いて前記レジスト
    パターンの前記一方の側壁と前記他方の側壁を改質した
    後、さらに前記（ｃ）炭素イオンと一酸化炭素イオンと
    の混合物を用いて、前記レジストパターンの前記一方の
    側壁と前記他方の側壁とを再度改質する、請求項１に記
    載の、微細パターンの形成方法。
  8. 【請求項８】 前記改質材として（ｆ）ジブチルマグネ
    シウム液と、（ｂ）シリコンイオンと酸素イオンとの混
    合物とを選び、 前記（ｆ）ジブチルマグネシウム液を用いて前記レジス
    トパターンの前記一方の側壁と前記他方の側壁を改質し
    た後、さらに前記（ｂ）シリコンイオンと酸素イオンと
    の混合物を用いて、前記レジストパターンの前記一方の
    側壁と前記他方の側壁とを再度改質する、請求項１に記
    載の、微細パターンの形成方法。
  9. 【請求項９】 前記改質材として（ｆ）ジブチルマグネ
    シウム液と、（ｃ）炭素イオンと一酸化炭素イオンとの
    混合物とを選び、 前記（ｆ）ジブチルマグネシウム液を用いて前記レジス
    トパターンの前記一方の側壁と前記他方の側壁を改質し
    た後、さらに前記（ｃ）炭素イオンと一酸化炭素イオン
    との混合物を用いて、前記レジストパターンの前記一方
    の側壁と前記他方の側壁とを再度改質する、請求項１に
    記載の、微細パターンの形成方法。
  10. 【請求項１０】 支持材の上に被加工物層を形成する工
    程と、 前記被加工物層の上に、互いに対向する一方の側壁と他
    方の側壁とを有するレジストパターンを形成する工程
    と、 前記レジストパターンの前記一方の側壁と前記他方の側
    壁を改質し、それによって、前記一方の側壁に第１の側
    壁改質部を形成し、前記他方の側壁に第２の側壁改質部
    を形成する工程と、 前記第１の側壁改質部および前記第２の側壁改質部を含
    む前記レジストパターンをマスクにして、前記被加工物
    層の、前記レジストパターンの直下部分以外の部分をエ
    ッチング除去し、それによって、被加工物のパターンを
    形成する工程と、 前記レジストパターンの改質されていない部分を除去
    し、それによって前記被加工物のパターンの上に、前記
    第１の側壁改質部と前記第２の側壁改質部とを残す工程
    と、 前記第１の側壁改質部と前記第２の側壁改質部とをマス
    クにして、前記被加工物のパターンの、前記第１および
    第２の側壁改質部の直下部分以外の部分をエッチング除
    去し、それによって、前記被加工物のさらに微細なパタ
    ーンを形成する工程と、 前記第１および第２の側壁改質部を除去する工程と、を
    備えた微細パターンの形成方法。
  11. 【請求項１１】 前記レジストパターンの前記一方の側
    壁と前記他方の側壁の改質は、（ａ）三塩化炭素ラジカ
    ル、（ｂ）シリコンイオンと酸素イオンの混合物、
    （ｃ）炭素イオンと一酸化炭素イオンの混合物、（ｄ）
    塩素ラジカル、（ｅ）三塩化アルミニウム液および
    （ｆ）ジブチルマグネシウム液からなる群より選ばれた
    改質材を用いて行なわれる、請求項１０に記載の微細パ
    ターンの形成方法。
  12. 【請求項１２】 支持材の上に被加工物層を形成する工
    程と、 前記被加工物層の上に、互いに対向する一方の側壁と他
    方の側壁を有するレジストパターンを形成する工程と、 前記レジストパターンをマスクに用いて、前記被加工物
    層の、前記レジストパターンの直下部分以外の部分をエ
    ッチング除去し、それによって、前記被加工物のパター
    ンを形成し、これと同時に、前記レジストパターンの前
    記一方の側壁と前記他方の側壁を改質し、それによっ
    て、前記レジストパターンの前記一方の側壁に第１の側
    壁改質部を形成し、かつ前記レジストパターンの前記他
    方の側壁に第２の側壁改質部を形成する工程と、 前記レジストパターンの改質されていない部分を除去
    し、それによって前記被加工物のパターンの上に、前記
    第１の側壁改質部および前記第２の側壁改質部とを残す
    工程と、 前記第１および第２の側壁改質部をマスクにして、前記
    被加工物のパターンの、前記第１および第２の側壁改質
    部の直下部分以外の部分をエッチング除去し、それによ
    って、前記被加工物のさらに微細なパターンを形成する
    工程と、 前記第１および第２の側壁改質部を除去する工程と、を
    備えた微細パターンの形成方法。
  13. 【請求項１３】 前記レジストパターンの前記一方の側
    壁と前記他方の側壁の改質は、（ａ）三塩化炭素ラジカ
    ル、（ｂ）シリコンイオンと酸素イオンの混合物、
    （ｃ）炭素イオンと一酸化炭素イオンの混合物、（ｄ）
    塩素ラジカル、（ｅ）三塩化アルミニウム液および
    （ｆ）ジブチルマグネシウム液からなる群より選ばれた
    改質材を用いて行なわれる、請求項１２に記載の微細パ
    ターンの形成方法。
  14. 【請求項１４】 支持材の上に被加工物層を形成する工
    程と、 前記被加工物層の上に、互いに対向する一方の側壁と他
    方の側壁とを有するレジストパターンを形成する工程
    と、 前記レジストパターンをマスクに用いて、前記被加工物
    層の、前記レジストパターンの直下部分以外の部分をエ
    ッチング除去し、それによって、前記被加工物のパター
    ンを形成する工程と、 前記レジストパターンの前記一方の側壁と前記他方の側
    壁を改質し、それによって、前記レジストパターンの前
    記一方の側壁に第１の側壁改質部を形成し、かつ前記レ
    ジストパターンの前記他方の側壁に第２の側壁改質部を
    形成する工程と、 前記レジストパターンの改質されていない部分を除去
    し、それによって前記被加工物のパターンの上に、前記
    第１の側壁改質部および前記第２の側壁改質部を残す工
    程と、 前記第１および第２の側壁改質部をマスクにして、前記
    被加工物のパターンの、前記第１および第２の側壁改質
    部の直下部分以外の部分をエッチング除去し、それによ
    って、前記被加工物のさらに微細なパターンを形成する
    工程と、 前記第１および第２の側壁改質部を除去する工程と、を
    備えた微細パターンの形成方法。
  15. 【請求項１５】 前記レジストパターンの前記一方の側
    壁と前記他方の側壁の改質は、（ａ）三塩化炭素ラジカ
    ル、（ｂ）シリコンイオンと酸素イオンの混合物、
    （ｃ）炭素イオンと一酸化炭素イオンの混合物、（ｄ）
    塩素ラジカル、（ｅ）三塩化アルミニウム液および
    （ｆ）ジブチルマグネシウム液からなる群より選ばれた
    改質材を用いて行なわれる、請求項１４に記載の微細パ
    ターンの形成方法。
JP12005494A 1994-06-01 1994-06-01 微細パターンの形成方法 Expired - Fee Related JP3317582B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP12005494A JP3317582B2 (ja) 1994-06-01 1994-06-01 微細パターンの形成方法
TW083105498A TW257875B (en) 1994-06-01 1994-06-17 Method of forming miniature pattern
GB9426443A GB2289948B (en) 1994-06-01 1994-12-30 Method of forming fine patterns
US08/395,025 US5595941A (en) 1994-06-01 1995-02-27 Method of forming fine patterns
KR1019950005873A KR0179366B1 (ko) 1994-06-01 1995-03-20 미세패턴의 형성방법
DE19512776A DE19512776B4 (de) 1994-06-01 1995-04-05 Verfahren zum Bilden eines feinen Musters
US08/726,223 US5710066A (en) 1994-06-01 1996-10-04 Method of forming fine patterns
US08/726,235 US5688723A (en) 1994-06-01 1996-10-04 Method of forming fine patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12005494A JP3317582B2 (ja) 1994-06-01 1994-06-01 微細パターンの形成方法

Publications (2)

Publication Number Publication Date
JPH07326562A JPH07326562A (ja) 1995-12-12
JP3317582B2 true JP3317582B2 (ja) 2002-08-26

Family

ID=14776757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12005494A Expired - Fee Related JP3317582B2 (ja) 1994-06-01 1994-06-01 微細パターンの形成方法

Country Status (6)

Country Link
US (3) US5595941A (ja)
JP (1) JP3317582B2 (ja)
KR (1) KR0179366B1 (ja)
DE (1) DE19512776B4 (ja)
GB (1) GB2289948B (ja)
TW (1) TW257875B (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223325B1 (ko) * 1995-12-15 1999-10-15 김영환 반도체 장치의 미세패턴 제조방법
US5891805A (en) * 1996-12-13 1999-04-06 Intel Corporation Method of forming contacts
US5923981A (en) * 1996-12-31 1999-07-13 Intel Corporation Cascading transistor gate and method for fabricating the same
US5849641A (en) * 1997-03-19 1998-12-15 Lam Research Corporation Methods and apparatus for etching a conductive layer to improve yield
US6291137B1 (en) 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6183938B1 (en) 1998-12-08 2001-02-06 Advanced Micro Devices, Inc. Conformal organic coatings for sidewall patterning of sublithographic structures
US6423475B1 (en) 1999-03-11 2002-07-23 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6214737B1 (en) 1999-01-20 2001-04-10 Advanced Micro Devices, Inc. Simplified sidewall formation for sidewall patterning of sub 100 nm structures
US6391525B1 (en) 1998-12-08 2002-05-21 Advanced Micro Devices, Inc. Sidewall patterning for sub 100 nm gate conductors
US6124167A (en) 1999-08-06 2000-09-26 Micron Technology, Inc. Method for forming an etch mask during the manufacture of a semiconductor device
US6451512B1 (en) 2000-05-01 2002-09-17 Advanced Micro Devices, Inc. UV-enhanced silylation process to increase etch resistance of ultra thin resists
US6877213B2 (en) * 2002-01-07 2005-04-12 International Business Machines Corporation Feature size reduction in thin film magnetic head using low temperature deposition coating of photolithographically-defined trenches
US6770209B2 (en) 2002-01-09 2004-08-03 International Business Machines Corporation Isotropic deposition for trench narrowing of features to be created by reactive ion etch processing
US6743368B2 (en) * 2002-01-31 2004-06-01 Hewlett-Packard Development Company, L.P. Nano-size imprinting stamp using spacer technique
US6859998B2 (en) * 2002-04-12 2005-03-01 International Business Machines Corporation Method of fabricating a narrow projection such as a write pole extending from a substrate
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
DE10345455A1 (de) * 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
JPWO2005121019A1 (ja) * 2004-06-08 2008-04-10 独立行政法人理化学研究所 ナノ構造体の製造方法およびナノ構造体
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
EP1859481A1 (en) * 2005-02-28 2007-11-28 STMicroelectronics S.r.l. Method for realising a nanometric circuit architecture between standard electronic components and semiconductor device obtained with said method
US7309659B1 (en) 2005-04-01 2007-12-18 Advanced Micro Devices, Inc. Silicon-containing resist to pattern organic low k-dielectrics
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
EP1772773B1 (en) * 2005-10-06 2011-06-29 STMicroelectronics Srl Method for realizing a multispacer structure, use of said structure as a mould and method for producing circuital architectures using said mould
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7521371B2 (en) * 2006-08-21 2009-04-21 Micron Technology, Inc. Methods of forming semiconductor constructions having lines
US7906275B2 (en) * 2006-08-31 2011-03-15 Stc.Unm Self-aligned spatial frequency doubling
US7959818B2 (en) * 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
KR100842763B1 (ko) * 2007-03-19 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JPWO2008143301A1 (ja) * 2007-05-23 2010-08-12 Jsr株式会社 パターン形成方法及びそれに用いる樹脂組成物
JP4840255B2 (ja) * 2007-05-29 2011-12-21 Ｊｓｒ株式会社 パターン形成方法及びそれに用いる樹脂組成物
US7807578B2 (en) * 2007-06-01 2010-10-05 Applied Materials, Inc. Frequency doubling using spacer mask
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8642474B2 (en) * 2007-07-10 2014-02-04 Advanced Micro Devices, Inc. Spacer lithography
TWI493598B (zh) * 2007-10-26 2015-07-21 Applied Materials Inc 利用光阻模板遮罩的倍頻方法
JP2009194248A (ja) * 2008-02-15 2009-08-27 Tokyo Electron Ltd パターン形成方法、半導体製造装置及び記憶媒体
JP4550126B2 (ja) * 2008-04-25 2010-09-22 東京エレクトロン株式会社 エッチングマスク形成方法、エッチング方法、および半導体デバイスの製造方法
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8247302B2 (en) * 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
JP5259380B2 (ja) * 2008-12-24 2013-08-07 株式会社東芝 半導体装置の製造方法
JP5275094B2 (ja) * 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
US8912097B2 (en) * 2009-08-20 2014-12-16 Varian Semiconductor Equipment Associates, Inc. Method and system for patterning a substrate
FR2960657B1 (fr) * 2010-06-01 2013-02-22 Commissariat Energie Atomique Procede de lithographie a dedoublement de pas
CN102347217B (zh) * 2010-07-27 2013-01-16 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
JP5827939B2 (ja) 2012-12-17 2015-12-02 東京エレクトロン株式会社 成膜方法、プログラム、コンピュータ記憶媒体及び成膜装置
JP5871844B2 (ja) 2013-03-06 2016-03-01 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2014175357A (ja) 2013-03-06 2014-09-22 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US8883648B1 (en) * 2013-09-09 2014-11-11 United Microelectronics Corp. Manufacturing method of semiconductor structure
US9754785B2 (en) 2015-01-14 2017-09-05 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices
JP6747846B2 (ja) * 2016-03-30 2020-08-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理システムおよびプログラム
TWI827645B (zh) * 2018-08-23 2024-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理設備及方法
CN112053947B (zh) * 2019-06-06 2023-05-26 中芯国际集成电路制造(上海)有限公司 图形化方法及其形成的半导体器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
US4648937A (en) * 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
DE3682395D1 (de) * 1986-03-27 1991-12-12 Ibm Verfahren zur herstellung von seitenstrukturen.
JPS6354728A (ja) * 1986-08-25 1988-03-09 Hitachi Ltd エツチング方法
US4871630A (en) * 1986-10-28 1989-10-03 International Business Machines Corporation Mask using lithographic image size reduction
JPS63258020A (ja) * 1987-04-15 1988-10-25 Nec Corp 素子分離パタ−ンの形成方法
JPS6435917A (en) * 1987-07-30 1989-02-07 Nec Corp Manufacture of semiconductor device
JPS6435916A (en) * 1987-07-31 1989-02-07 Hitachi Ltd Formation of fine pattern
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
JPH025522A (ja) * 1988-06-24 1990-01-10 Fujitsu Ltd パターン形成方法
KR910010043B1 (ko) * 1988-07-28 1991-12-10 한국전기통신공사 스페이서를 이용한 미세선폭 형성방법
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
JPH0467624A (ja) * 1990-07-09 1992-03-03 Fujitsu Ltd エッチング方法
JPH0496327A (ja) * 1990-08-14 1992-03-27 Kawasaki Steel Corp エッチング方法
US5342481A (en) * 1991-02-15 1994-08-30 Sony Corporation Dry etching method
JPH05144782A (ja) * 1991-11-18 1993-06-11 Matsushita Electric Ind Co Ltd ドライエツチング方法およびその前処理装置
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device

Also Published As

Publication number Publication date
DE19512776A1 (de) 1995-12-21
GB2289948A (en) 1995-12-06
DE19512776B4 (de) 2004-03-04
JPH07326562A (ja) 1995-12-12
US5688723A (en) 1997-11-18
KR960002511A (ko) 1996-01-26
GB2289948B (en) 1998-02-04
KR0179366B1 (ko) 1999-04-15
US5595941A (en) 1997-01-21
GB9426443D0 (en) 1995-03-01
US5710066A (en) 1998-01-20
TW257875B (en) 1995-09-21

Similar Documents

Publication Publication Date Title
JP3317582B2 (ja) 微細パターンの形成方法
US4473435A (en) Plasma etchant mixture
KR100209698B1 (ko) 유기 반사방지막 식각방법
WO2001084599A2 (en) Uv-enhanced silylation process to increase etch resistance of ultra thin resists
US5474615A (en) Method for cleaning semiconductor devices
KR0172779B1 (ko) 감광막 제거 방법
EP0888578B1 (en) Solutions and processes for removal of sidewall residue after dry-etching
JP2700316B2 (ja) 有機物質表面の改質方法
JP2002313777A (ja) 集積回路構造を製造する方法
US20020003126A1 (en) Method of etching silicon nitride
JPH0545057B2 (ja)
JP3358808B2 (ja) 基板から有機物質を灰化する方法
JPH1187313A (ja) プラズマ処理方法
JP3445584B2 (ja) 反射防止膜のエッチング方法
JPS6227384B2 (ja)
JPH0750284A (ja) 半導体物質の非等方性エッチング方法
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법
JPH05206085A (ja) 微細パターンの形成方法
KR920007449B1 (ko) 반도체가공에 있어서의 표면처리방법 및 그 장치
JPH06120174A (ja) 半導体装置の製造方法
JP2667930B2 (ja) 微細加工方法及び装置
JP2709188B2 (ja) 半導体デバイスの微細加工方法およびその装置
JPH08241886A (ja) プラズマ処理方法
JPS6257220A (ja) エツチング装置および方法
JPH10274700A (ja) 超微細加工方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees