JP2002313777A - 集積回路構造を製造する方法 - Google Patents

集積回路構造を製造する方法

Info

Publication number
JP2002313777A
JP2002313777A JP2002101616A JP2002101616A JP2002313777A JP 2002313777 A JP2002313777 A JP 2002313777A JP 2002101616 A JP2002101616 A JP 2002101616A JP 2002101616 A JP2002101616 A JP 2002101616A JP 2002313777 A JP2002313777 A JP 2002313777A
Authority
JP
Japan
Prior art keywords
organic
photoresist
reflective coating
integrated circuit
organic anti
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002101616A
Other languages
English (en)
Inventor
Serguei Ianovitch
セルゲイ・イアノビッチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Nokia of America Corp
Original Assignee
Chartered Semiconductor Manufacturing Pte Ltd
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Semiconductor Manufacturing Pte Ltd, Lucent Technologies Inc filed Critical Chartered Semiconductor Manufacturing Pte Ltd
Publication of JP2002313777A publication Critical patent/JP2002313777A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 半導体基板(40)を有し、その半導体基板
(40)上にパターニングされるべき層(42)を堆積
させる集積回路構造を製造する方法を提供する。 【解決手段】 パターニングされるべき層(42)上に
有機反射防止膜(44)を堆積し、その上に有機フォト
レジスト(46)を堆積する。フォトレジスト(46)
はパターニングと現像により側壁(52)を有する開口
を形成し、有機反射防止膜(44)の部分を露出する。
フォトレジスト(46)および反射防止膜(44)の露
出部分は非活性分子を吸着する。一方向の電子‐イオン
衝撃で非活性分子が脱着するので、活性分子は反射防止
膜(44)の露出表面へのアクセスを与えられ、また、
衝撃により露出表面上の非活性分子が分解するので、活
性原子を生成する。双方のプロセスはフォトレジストの
側壁(52)および下にある層を攻撃することなく反射
防止膜(44)の一方向の除去をもたらす。

Description

【発明の詳細な説明】
【0001】
【発明の分野】この発明は、一般的には遠紫外線(DU
V)フォトリソグラフィプロセスに関し、さらに特定に
はDUVフォトレジスト層の下の半導体基板上に形成さ
れた有機反射防止膜を除去する方法に関する。
【0002】
【背景技術】フォトリソグラフィとは、半導体基板上に
表面マスクを作り、バルク半導体基板等の下にある層、
および様々な誘導体、金属、または多結晶の半導体膜の
パターニングを行なうため、もしくは半導体基板の一定
領域に特別な不純物を注入するためのプロセスを記述す
る一般的用語である。
【0003】基本的に、感光性化合物を含む有機膜がマ
スクパターンとして用いられる。露光の下でこれらの化
合物はその特性を変化させ、フォトレジストの露光され
なかった部分またはマスクされた部分を攻撃しない特別
な溶剤(いわゆるポジ型フォトレジストの場合)によ
り、有機フォトレジストの露光された部分の除去が可能
になる。
【0004】したがって、残存する有機フォトレジスト
材料は下にある層にエッチングを施す前に除去される。
このとき有機材料の一般的な物理的特性によって引起さ
れる多数の問題があった。その問題の1つは、フォトレ
ジストの現像中にシリコン基板を加熱する必要性により
引き起されたもので、それにより有機材料の基底部が上
部層とは異なるベークを受ける結果となった。それと同
時に、有機フォトレジストの過露光にも限界があるため
に、残存する有機レジスト材料、すなわちフォトレジス
トの基礎の広がり部(footing)が現像後、フォトレジ
ストマスクの基部に残った。このフォトレジストの基礎
の広がり部により、臨界寸法(CD)はフォトレジスト
マスクに従って所望されたものより小さくなる結果とな
った。したがって、特徴の大きさ、フォトレジストの種
類、ベーキング条件、下にある層の特徴等をフォトレジ
ストの現像時に考慮する必要があった。
【0005】このときプラズマプロセスを用いて有機フ
ォトレジストを除去するようになった。最初は純酸素プ
ラズマのみが用いられ、それはバルク石英炉内で作られ
た。後に半導体材料のドライエッチングが出現すると、
純酸素プラズマは平行平板型炉内でその場で(in sit
u)用いられ始めた。
【0006】しかし、集積回路のCDは次第に小さくな
りつつある。必要な解決法を提供してサブ−ハーフ−ミ
クロンのデザインルールの要件を満たすように、300
nm未満の波長を有する遠紫外線(DUV)光が最小C
Dの集積回路に対して用いられるようになった。このこ
とにより、今度はDUVの照射を透過させないフォトレ
ジストが必要となった。しかし、フォトレジストのほと
んどはDUVの照射を透過させる。この透過性により、
基板表面から反射された光がDUVフォトレジストの基
底層に過露光を起こし、さらに線幅制御の損失を招い
た。というのも過露光を受けたフォトレジストがより広
範囲に除去されるためである。
【0007】過露光を抑制するのに特別な反射防止膜
(ARC)が用いられ、フォトレジストの下に適用して
より正確なパターニングができるようになった。これら
のARC膜は反射を徹底的に減少させ、サブ−ハーフ−
ミクロンの大きさの特徴が再現可能になった。
【0008】集積回路の製作ではいくつかの種類のAR
Cが用いられてきた。それらは有機ARC、窒化チタン
膜、および多重層シリコン酸化窒化膜を含む。
【0009】ARCの中で最も順応性があるのは、シリ
コン、誘導体および金属等マイクロエレクトロニクス材
料のマスキングに適用することが可能な有機ARCであ
る。マイクロエレクトロニクスで用いられる材料のほと
んどは有機フォトレジストの汚損(poisoning)、すな
わちDUVフォトレジストの前表面層におけるプロトン
濃度の欠乏あるいは富化を引起す。有機ARCはフォト
レジストと化学的に類似するため、DUVフォトレジス
トの汚損を引起さず、慣用されるようになった。
【0010】有機ARCのもう1つの利点とは、それら
をフォトリソグラフィのプロセスに容易に組入れ可能な
ことである。一般的に、有機ARCはフォトレジスト塗
布の前のスピン堆積工程により、ウエハ表面に適用され
る。スピン堆積は簡単であるため、有機ARCをスピン
オンするための設備はフォトリソグラフィの設備に容易
に据付けることができる。
【0011】しかし、有機ARCは下にあるシリコン、
誘導体、または金属が加工されるか、またはエッチング
され得る前に、フォトレジストマスクを用いて除去され
なければならず、これが主たる問題である。というのも
有機ARCはフォトレジスト現像液に耐性があり、フォ
トレジストの現像後も影響を受けていないからである。
【0012】さらに、有機ARCの厚みのため、フォト
レジストマスクの開口の形状を実質的に変えずにそれら
を除去することに関連し、さまざまな問題が生じてき
た。
【0013】もともと、純酸素中のまたは希ガスで希釈
された酸素中のプラズマの放電はウェット酸化エッチン
グの前にフォトレジストの残渣を除去するための「ディ
スカム」のプロセスで用いられていた。これらのディス
カムのプロセスは、現場外(ex-situ)で、つまりエッ
チング設備の外で、またはその場で、つまり設備内での
実施が可能であった。現場外のディスカムのプロセス
は、製造の観点から、たとえそのプロセスがその他につ
いては完璧であっても、2つの主要な欠点を有する。第
1には、要求されるさらなる操作が製造ラインの処理量
を減少させ、さらに第2には、ウエハのローディングお
よびアンローディング中に加えられた欠陥により、歩留
りが減少する。したがってその場的なディスカムのプロ
セスが好まれる。
【0014】どちらのディスカムのプロセスでも、純酸
素プラズマが有機材料に対し非常に攻撃的であり、有機
材料との相互作用に対しては大きな有効性を有するが、
エッチングのプロセスは活性原子酸素の生成に基づくた
め、真の異方性一方向のエッチングを得ることが不可能
であることがわかった。原子酸素はフォトレジストパタ
ーンの側壁を攻撃し、線幅制御の不能と均一性の損失と
を招いた。このプロセスはパターン密度にも非常に敏感
であった。
【0015】有機ARCが用いられるようになると、上
述のプラズマプロセスは最初に有機ARCの除去に用い
られ、ディスカムにこのプロセスを用いる際と同様の問
題が起きた。
【0016】有機ARCの除去のプロセスの開発におけ
る次のステップは、フレオンと分類されるフルオロカー
ボン化合物を適用した。ヘキサフルオロエタン(フレオ
ン−216)、テトラフルオロメタン(フレオン−1
4)、またはトリフロオロメタン(フレオン−23)等
の単純フレオンが用いられた。これらのフレオンガスは
酸素と共にも用いられた。純酸素プラズマとは異なり、
これらの種類のプラズマ放電はよりよい均一性を、さら
に結果的にはよりよい線幅制御を与える。しかしこれら
の方法はいくつかの欠点を有する、というのも高周波
(RF)グロー放電の状況下では、フレオン−14のお
よび酸素の分子は以下のとおり解離するからである。
【0017】
【数1】
【0018】ここで*は励起した中性原子およびラジカ
ルを表わす。励起した原子フッ素および原子の励起した
酸素は有機材料に対し非常に攻撃的なエッチャントであ
り、それらがある量のプラズマ中に生成されて基板表面
に与えられると、表面にいかなる付加的エネルギを与え
なくても高速等方性化学反応をもたらすことが知られて
いる。
【0019】
【数2】
【0020】これらの反応により、マスクの形状には問
題を有するARCの基礎の広がり部、すなわち残存AR
C材料がARCの現像された窓の基底にもたらされた。
このことはマスクの基礎の広がり部と同様の問題を生じ
させた。さらに、ARCが下にある膜から除かれると、
それはフッ素を含むプラズマの攻撃にさらされた。これ
が主要な問題であった。というのも半導体の製造でシリ
コンベースの材料が広く用いられ、それはARCの基礎
の広がり部を除去するために適用される余分なエッチン
グの間に、フッ素を含むプラズマにより所望しないエッ
チングを受けるからである。
【0021】線幅制御の損失を克服し、パターン側壁上
の重合を防ぐように、ヘリウムプラズマ、窒素プラズ
マ、またはそれらの混合物内でのグロー放電を使用す
る、酸素なしのプロセスが開発された。これらのプロセ
スは重合を免れ、さらに、フルオロカーボン化合物ベー
スのプラズマとは異なり、いかなるシェルター効果も生
じず、フォトレジストパターンの、ある種の先の細くな
った形状さえももたらした。それらはCD制御の維持を
可能にしたが、主要な問題は生産性の欠如だった。
【0022】これらのプロセスで得られるエッチング速
度は、酸素またはフッ素と有機材料との間の化学反応に
基づいたプロセスよりも低い大きさのオーダであった。
というのもこれらのプロセスはその効果としてイオン衝
撃だけに依存したからである。グロー放電のエネルギに
よるイオンの配給は、イオンのほとんどがスパッタリン
グを供給するほど十分なエネルギを有しないようなもの
であった。したがってこのプロセスの有効性に寄与する
のは非常に少数のイオンだけである。
【0023】他の有機ARCの除去のプロセスは、一酸
化炭素、二酸化炭素、低級酸化窒素、一酸化窒素等の単
一ガス内のグロー放電、またはこれらのガスの混合物内
で窒素またはヘリウム、アルゴン、ネオン等の希ガスを
用いた放電を用いた。
【0024】一般的に用いられる双極子環状磁石(DR
M)反応性イオンエッチング(RIE)システムにおい
て、二酸化炭素ガス、および特に一酸化炭素ベースのガ
ス混合物は、フォトレジストおよび有機ARC材料上の
材料の集積体にエッチングを施す代わりに多重を招き、
結果的には後のCD制御の損失を引起す。
【0025】さらに、すべてこれらのプロセスでは、有
機材料上でのプロセスの選択性のためにARCの基礎の
広がり部が発生し、不利益にも開口寸法を縮小し、集積
回路の暗いフィールドの特徴の拡大を招く。
【0026】これらの問題の解決法は長く求められてき
たが、当業者には長く発見されなかった。
【0027】
【発明の開示】この発明は、半導体基板を提供し、その
半導体基板上にパターニングされるべき層を堆積するこ
とにより、集積回路構造を製造するための方法を提供す
る。有機反射防止膜がエッチングされるべき層上に堆積
され、その後有機フォトレジストが有機反射防止膜上に
堆積される。有機フォトレジストはパターニングされ、
さらに現像されて側壁を有する開口を形成し、有機反射
防止膜の部分を露出させる。有機フォトレジストおよび
有機反射防止膜の露出された部分は中性分子を吸着す
る。一方向性の電離のプロセスが用いられ、有機反射防
止膜の電子−イオン衝撃にさらされる部分上の中性分子
を電離するが、有機フォトレジストの側壁は影響を受け
ないままで、さらされた有機反射防止膜の完全な除去が
おこなわれる。このことにより、エッチングされるべき
層のパターニングは、フォトレジストの基礎の広がり部
による臨界寸法の狭化なしに、有機フォトレジストを精
密なマスクとして用いて行なうことができる。
【0028】この発明の上述のおよびさらなる利点は、
当業者にとって、添付の図とともに以下の詳細な技術を
読まれると明らかになるであろう。
【0029】
【この発明を実施するための最良の態様】図1(先行技
術)は、シリコン半導体基板18上に堆積された誘導体
層12を有する、半導体ウエハ10の部分のクローズア
ップ断面図を表わす。誘導体層12は二酸化シリコン
(SiO2)等の材料からなる。スピン堆積工程を用い
て、誘導体層12の上面上に有機反射防止膜(ARC)
14を堆積する。有機ARC14はポリオルトアミノフ
ェノール有機ポリマー材料等の材料からなるが、これは
例としてであり、これに限定されるものではない。
【0030】遠紫外線(DUV)有機フォトレジスト1
6は有機ARC14の上面上にある。有機フォトレジス
ト16はいかなる種類の有機フォトレジストであっても
よく、例として、限定としてではなく、化学的に増幅さ
れたレジスト、非化学的に増幅されたレジスト、ポジ型
レジスト、ネガ型レジストを含む。最良の態様におい
て、有機フォトレジストはDUVエネルギにより活性化
される。
【0031】図1(先行技術)では、架空線20が半導
体ウエハ10の部分のクローズアップ断面図をそれぞれ
左と右に前および後の図へと分割する。
【0032】左側では、有機フォトレジスト16の現像
後の、有機フォトレジスト16内に開口の側壁22を成
し、それにより有機ARC14の上面を露出させる加工
のステップが示される。
【0033】右側では、有機フォトレジスト16の一部
26と有機ARC14の一部28とを除去する従来のA
RC除去のステップ後に有機フォトレジスト16および
有機ARC14がある。除去のステップの後、有機フォ
トレジスト16はプロファイル30を有し、さらに有機
ARC14は基礎の広がり部32を有する。誘導体層1
2内のエッチングされた領域36も示されるが、それは
有機ARC14のオーバーエッチングの間に不利益にも
攻撃され、除去されている。
【0034】線34は、前掲の背景技術の従来のプロセ
スを用いてエッチングされるであろう、誘導体層12の
表面の位置を示す。
【0035】図2はこの発明に従って製造された半導体
ウエハ40のクローズアップ部分断面図を表わす。誘導
体層42はその上に堆積された有機ARC44を有す
る。有機フォトレジスト46は有機ARC44上に堆積
される。
【0036】図2では、架空線50が半導体ウエハ10
の部分のクローズアップ断面図をそれぞれ左と右に前お
よび後の図へと分割する。
【0037】左側では有機フォトレジスト46の現像後
の、有機フォトレジスト46内に開口の側壁52を形成
し、それにより有機ARC44の露出部分54を露光す
る加工のステップが示される。中性分子55は有機フォ
トレジスト46の側壁52と有機ARCの露出部分54
との上に吸着される。中性分子55はCOまたはCO 2
等のガスからなる。
【0038】架空線50の右側では、この発明の方法を
適用した後の加工ステップを見ることができ、そこでは
有機フォトレジスト46の一部56および有機ARC4
4の一部58が除去される。側壁52は垂直であり、C
2およびCO等の吸着された中性分子55が側壁52
に残っているのが示される、というのも電子−イオン衝
撃による攻撃がないからである。電子−イオン衝撃は有
機フォトレジスト46の上面上に吸着された中性分子5
5に起こり、有機フォトレジスト46の部分56の除去
を引起した。同様に電子−イオン衝撃は有機ARC44
の部分58の除去を引起し、誘導体の表面62として示
される誘導体層42の表面を露出させる。有機ARC4
4の部分58により示されるように、有機ARC44は
基礎の広がり部を有さず、それは側壁52と直線をな
す。誘導体の表面62は、図1(先行技術)のエッチン
グを受けた領域36により示されるような寄生エッチン
グを示さない。
【0039】線60は誘導体層42内でエッチングされ
るであろう表面の位置を示す。この発明では有機フォト
レジスト46のパターニングおよび現像の後、有機フォ
トレジスト46および有機ARC44の露出された部分
は、酸素(O2)および一酸化炭素(CO)の混合物内
で発生させた高周波(RF)グロー放電にかけられる。
このガス混合物はヘリウム(He)、ネオン(Ne)、
アルゴン(Ar)等の希ガス、またはそれらの組合せの
ある量により希釈できる。RFグロー放電の条件下で
は、解離および再結合の反応が起こる。
【0040】
【数3】
【0041】すべての反応は双方向性であり、直接反応
と逆反応との比はガス混合物内のガス間の比に依存す
る。たとえばCO容量の増加は反応3の逆化合物を減少
させる。このことは混合物内の原子酸素の効果的な濃度
が下がることを意味する。したがって、有機材料を攻撃
しない、COとCO2等の中性分子の量を制御すること
が可能である。COおよびCO2分子の濃度が原子酸素
の濃度を十分超えるので、それらの分子は有機フォトレ
ジスト46、側壁52、および有機ARC44の露出さ
れた部分54の上面上にほとんど吸着される。吸着され
たCOおよびCO 2の分子は露出された表面を覆い、原
子酸素が有機フォトレジスト46および有機ARC44
の有機材料に接近するのを防ぐ。
【0042】しかし、グロー放電の状態下では、電子お
よびイオンによる粒子の衝撃が起こる。中性粒子とは違
い、電子およびイオンはRFグロー放電設備(示されて
いない)の電界方向をたどる。このため、電子およびイ
オンは垂直(normal)方向でのみ、ウエハ表面に一方向
の衝撃を与える。したがって、側壁52は電子‐イオン
衝撃にさらされない。その一方で、有機フォトレジスト
46の上面および有機ARC44の露出部分54は低エ
ネルギの電子およびイオンの衝撃にさらされ、これはC
O分子の脱着とCO2の分解とを活性化させる。中性分
子の脱着は原子酸素へのアクセスを開き、さらに分解は
反応3の逆部分により直接、酸素を作る。上述のすべて
のプロセスは動的平衡にある。プラズマ内の過剰な酸素
容量は側壁52への横からの攻撃のため、寸法制御の損
失を招くであろう。ガス混合物内の不十分な酸素容量は
エッチングの代わりに寄生重合を引き起こす。酸素と一
酸化炭素との最適比が維持されると、寸法の損失も観察
されず、下にある層への攻撃もない。
【0043】有機ARCの除去は磁気増速反応性イオン
のエッチングシステムにおいて、より特定には双極子環
状磁石および以下の操作パラメータを有する13.56
MHzのRF発生器を有するシステムにおいて実施され
てもよく、これは例としてであり、これに限定されて示
されない。
【0044】
【数4】
【0045】この発明のプロセスは残渣がなく、シリコ
ン、誘導体、および金属等、集積回路構造内で従来用い
られるほとんどの材料の上で有機ARC44をエッチン
グするための好ましい選択性を提供することは、さらに
注目すべきである。
【0046】この発明はその場的な、または現場外のプ
ロセスで適用することが可能で、マイクロ−エレクトロ
−メカニカルシステム(MEMS)製作に加え、半導体
製造にも用いることが可能である。
【0047】この発明は特定の最良の態様とともに記述
されてきたが、多くの代替案、修正、および変化が前掲
の記述に照らして当業者に明らかになるであろうことは
理解されるべきである。したがって、含まれる請求項の
精神と領域に入るすべてのこのような代替案、修正、お
よび変化を包合することが意図される。ここにこれまで
述べられるか、または添付の図に示されるすべての事柄
は例示的に、かつ非限定の意味で解釈されるべきであ
る。
【図面の簡単な説明】
【図1】 (先行技術)誘導体材料が半導体基板上に堆
積された半導体の部分のクローズアップ断面図である。
【図2】 この発明に従って製造された半導体ウエハの
クローズアップ部分断面図である。
【符号の説明】
44 有機反射防止膜、46 有機フォトレジスト、5
5 中性分子。
フロントページの続き (71)出願人 502119543 ルーセント・テクノロジーズ・インコーポ レイテッド LUCENT TECHNOLOGIES INC. アメリカ合衆国、18103−1229 ペンシル バニア州、アレンタウン、ユニオン・ブー ルバード、555 (72)発明者 セルゲイ・イアノビッチ シンガポール、768455 シンガポール、イ シュン・ストリート・81、81、ナンバー・ 06−03 Fターム(参考) 5F004 AA05 BA04 BB13 DA00 DA22 DA23 DA26 DB00

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 集積回路構造を製造する方法であって、 半導体基板(40)を提供するステップと、 半導体基板(40)上にパターニングされるべき層(4
    2)を堆積するステップと、 パターニングされるべき層(42)上に有機反射防止膜
    (44)を堆積するステップと、 有機反射防止膜(44)上に有機フォトレジスト(4
    6)を堆積するステップと、 有機フォトレジスト(46)をパターニングし、現像し
    て、側壁(52)を有する開口を形成し、さらに有機反
    射防止膜(44)の部分を露出させるステップと、 パターニングされた有機フォトレジスト(46)と有機
    反射防止膜(44)とをガス混合物内で維持される高周
    波グロー放電にさらすステップと、 有機フォトレジスト(46)と有機反射防止膜(44)
    の露出された部分とに高周波グロー放電内で生成された
    中性分子を吸着するステップと、 有機反射防止膜(44)の露出された部分上で一方向の
    粒子衝撃により、有機フォトレジスト(46)から中性
    分子を脱着して有機フォトレジスト(46)から酸素へ
    のアクセスを与えながら側壁(52)は影響を受けない
    ままにするステップとを含み、 中性分子の一方向の解離は電子イオン衝撃にさらされた
    有機フォトレジスト(46)と有機反射防止膜(44)
    との表面上に自由酸素原子を生成し、前記方法はさら
    に、 有機反射防止膜(44)の露出された部分を除去するス
    テップと、 有機反射防止膜(44)を有機フォトレジスト(46)
    の下にマスクとして残したままエッチングされるべき層
    (42)を有機フォトレジスト(46)を用いてパター
    ニングするステップとを含む、方法。
  2. 【請求項2】 高周波グロー放電において、有機材料の
    分子に関し中性のものを吸着する間に、有機材料の分子
    に関し中性のものを生成するステップを含む、請求項1
    に記載の集積回路構造を製造する方法。
  3. 【請求項3】 ガス混合物内に中性分子を生成するステ
    ップを含む、請求項1に記載の集積回路構造を製造する
    方法。
  4. 【請求項4】 有機材料の分子に関し中性のものを脱着
    するステップは電子−イオン衝撃を用いて能動粒子が有
    機材料の表面へのアクセスを与える、請求項1に記載の
    集積回路構造を製造する方法。
  5. 【請求項5】 有機材料の分子に関し中性のものを一方
    向に分解するステップは有機フォトレジスト(46)と
    有機反射防止膜(44)とに反応しかつパターニングさ
    れるべき層(42)と反応しない活性原子元素を生成す
    る、請求項1に記載の集積回路構造を製造する方法。
  6. 【請求項6】 有機反射防止膜(44)の露出部分を除
    去するステップは活性原子元素を用いる、請求項1に記
    載の集積回路構造を製造する方法。
  7. 【請求項7】 有機反射防止膜(44)の露出された部
    分を除去するステップは10から200mトルの処理圧
    力で行なわれる、請求項1に記載の集積回路構造を製造
    する方法。
  8. 【請求項8】 有機反射防止膜(44)の露出された部
    分を除去するステップは反応性イオンエッチングシステ
    ムで行なわれ、0.1ワット/cm2から3.5ワット
    /cm2の域の高周波パワー密度を用いる、請求項1に
    記載の集積回路構造を製造する方法。
  9. 【請求項9】 有機反射防止膜(44)の露出された部
    分を除去するステップはガスおよび活性原子元素を1.
    5/1.0から5.0/1.0の比で用いる、請求項1
    に記載の集積回路構造を製造する方法。
  10. 【請求項10】 有機反射防止膜(44)の露出された
    部分を除去するステップは、0.0から5.0の域の、
    混合物中の希ガスの残りのガスの総量に対する比を用い
    る、請求項1に記載の集積回路を製造する方法。
JP2002101616A 2001-04-04 2002-04-03 集積回路構造を製造する方法 Pending JP2002313777A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/826,489 US6303477B1 (en) 2001-04-04 2001-04-04 Removal of organic anti-reflection coatings in integrated circuits
US09/826489 2001-04-04

Publications (1)

Publication Number Publication Date
JP2002313777A true JP2002313777A (ja) 2002-10-25

Family

ID=25246670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002101616A Pending JP2002313777A (ja) 2001-04-04 2002-04-03 集積回路構造を製造する方法

Country Status (5)

Country Link
US (1) US6303477B1 (ja)
EP (1) EP1248289A3 (ja)
JP (1) JP2002313777A (ja)
SG (1) SG92835A1 (ja)
TW (1) TW501181B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006512783A (ja) * 2002-12-23 2006-04-13 東京エレクトロン株式会社 2層フォトレジストのドライ現像方法及び装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555397B1 (en) * 2000-09-13 2003-04-29 Advanced Micro Devices, Inc. Dry isotropic removal of inorganic anti-reflective coating after poly gate etching
JP2002365812A (ja) * 2001-06-05 2002-12-18 Mitsubishi Electric Corp 半導体装置の製造方法
US20050009342A1 (en) * 2003-07-08 2005-01-13 Applied Materials, Inc. Method for etching an organic anti-reflective coating (OARC)
US20060084276A1 (en) * 2004-10-14 2006-04-20 Janet Yu Methods for surface treatment and structure formed therefrom
CN102324388B (zh) * 2011-09-01 2017-02-08 上海华虹宏力半导体制造有限公司 形成光阻层的方法
US9005877B2 (en) 2012-05-15 2015-04-14 Tokyo Electron Limited Method of forming patterns using block copolymers and articles thereof
US8975009B2 (en) 2013-03-14 2015-03-10 Tokyo Electron Limited Track processing to remove organic films in directed self-assembly chemo-epitaxy applications
US20140273534A1 (en) 2013-03-14 2014-09-18 Tokyo Electron Limited Integration of absorption based heating bake methods into a photolithography track system
US9147574B2 (en) 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
US8980538B2 (en) 2013-03-14 2015-03-17 Tokyo Electron Limited Chemi-epitaxy in directed self-assembly applications using photo-decomposable agents
US9136110B2 (en) 2013-03-15 2015-09-15 Tokyo Electron Limited Multi-step bake apparatus and method for directed self-assembly lithography control
KR102394994B1 (ko) 2013-09-04 2022-05-04 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
US9349604B2 (en) 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
CN113703294A (zh) * 2021-07-23 2021-11-26 上海稷以科技有限公司 一种高能离子注入后光刻胶的去除方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2694097B2 (ja) 1992-03-03 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 反射防止コーティング組成物
US5767018A (en) 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US5763327A (en) 1995-11-08 1998-06-09 Advanced Micro Devices, Inc. Integrated arc and polysilicon etching process
US5910453A (en) 1996-01-16 1999-06-08 Advanced Micro Devices, Inc. Deep UV anti-reflection coating etch
US5736417A (en) 1996-05-13 1998-04-07 Trw Inc. Method of fabricating double photoresist layer self-aligned heterojunction bipolar transistor
US6127262A (en) * 1996-06-28 2000-10-03 Applied Materials, Inc. Method and apparatus for depositing an etch stop layer
US5865900A (en) * 1996-10-04 1999-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Etch method for removing metal-fluoropolymer residues
KR100209698B1 (ko) * 1996-10-11 1999-07-15 구본준 유기 반사방지막 식각방법
US5880019A (en) 1997-04-17 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Insitu contact descum for self-aligned contact process
US5981398A (en) * 1998-04-10 1999-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask method for forming chlorine containing plasma etched layer
US6387819B1 (en) * 1998-04-29 2002-05-14 Applied Materials, Inc. Method for etching low K dielectric layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006512783A (ja) * 2002-12-23 2006-04-13 東京エレクトロン株式会社 2層フォトレジストのドライ現像方法及び装置

Also Published As

Publication number Publication date
SG92835A1 (en) 2002-11-19
EP1248289A3 (en) 2002-10-16
EP1248289A2 (en) 2002-10-09
US6303477B1 (en) 2001-10-16
TW501181B (en) 2002-09-01

Similar Documents

Publication Publication Date Title
US5910453A (en) Deep UV anti-reflection coating etch
US5312717A (en) Residue free vertical pattern transfer with top surface imaging resists
US6326307B1 (en) Plasma pretreatment of photoresist in an oxide etch process
JP2002313777A (ja) 集積回路構造を製造する方法
KR101083622B1 (ko) 피쳐 임계 치수의 감소
US8497213B2 (en) Plasma processing method
JP3672900B2 (ja) パターン形成方法
US6716570B2 (en) Low temperature resist trimming process
KR102532238B1 (ko) Euv 레지스트 및 하드 마스크 선택도를 개선하기 위한 패터닝 방식
KR100209698B1 (ko) 유기 반사방지막 식각방법
EP1279072A2 (en) Uv-enhanced silylation process to increase etch resistance of ultra thin resists
WO1998028785A1 (en) Methods for improving photoresist selectivity and reducing etch rate loading
US5342481A (en) Dry etching method
JP2000091318A (ja) 半導体装置の製造方法
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
JP2023549608A (ja) 極紫外線(euv)レジストパターニング現像のための方法
US6900139B1 (en) Method for photoresist trim endpoint detection
US5041362A (en) Dry developable resist etch chemistry
US20040009662A1 (en) Method of making a semiconductor device by forming a masking layer with a tapered etch profile
JP4548618B2 (ja) プラズマ処理システム内でエッチングしながらフォトレジスト歪みを低減する方法及びエッチングチャンバ
US5674409A (en) Nanolithographic method of forming fine lines
Sin et al. Resist trimming in high-density CF 4/O 2 plasmas for sub-0.1 μm device fabrication
US20020011462A1 (en) Method of processing organic antireflection layers
JP4761502B2 (ja) 層間絶縁膜のドライエッチング方法
US6686296B1 (en) Nitrogen-based highly polymerizing plasma process for etching of organic materials in semiconductor manufacturing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624