JP6560704B2 - 半導体装置の製造方法および基板処理装置 - Google Patents

半導体装置の製造方法および基板処理装置 Download PDF

Info

Publication number
JP6560704B2
JP6560704B2 JP2017049002A JP2017049002A JP6560704B2 JP 6560704 B2 JP6560704 B2 JP 6560704B2 JP 2017049002 A JP2017049002 A JP 2017049002A JP 2017049002 A JP2017049002 A JP 2017049002A JP 6560704 B2 JP6560704 B2 JP 6560704B2
Authority
JP
Japan
Prior art keywords
processing
treatment
substrate
gas
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017049002A
Other languages
English (en)
Other versions
JP2018152517A (ja
Inventor
山本　克彦
克彦 山本
柄澤　元
元 柄澤
豊田　一行
一行 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2017049002A priority Critical patent/JP6560704B2/ja
Priority to US15/710,414 priority patent/US10032630B1/en
Priority to KR1020170132163A priority patent/KR101997807B1/ko
Priority to CN201711083945.4A priority patent/CN108573861B/zh
Priority to TW106138633A priority patent/TWI650799B/zh
Publication of JP2018152517A publication Critical patent/JP2018152517A/ja
Application granted granted Critical
Publication of JP6560704B2 publication Critical patent/JP6560704B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本開示は、半導体装置の製造方法および基板処理装置に関する。
近年、半導体装置の大集積化やダウンサイジング化等の進展に伴い、次世代のリソグラフィ技術として、ブロック共重合体の自己組織化現象を利用した自己組織化リソグラフィが注目されている（例えば、特許文献１参照）。
特開２０１５−２１６３６８号公報
本開示は、自己組織化リソグラフィによるパターニングを適切かつ効率的に行うことができる技術を提供する。
一態様によれば、
ガイドパターンが形成された基板を処理室に収容する工程と、
前記基板に対する親水化処理または疎水化処理のいずれか一方を行う第１処理ガスのプラズマを前記処理室に供給する第１処理工程と、
前記第１処理工程の後に、前記基板に対する親水化処理または疎水化処理のいずれか他方を行う第２処理ガスのプラズマを前記処理室に供給する第２処理工程と、
前記第２処理工程の後に、前記基板の面上の前記ガイドパターンが形成されていない部分に二種類以上の有機材料を含むフォトレジスト材料を塗付する工程と、
を有する技術が提供される。
本開示に係る技術によれば、自己組織化リソグラフィによるパターニングを適切かつ効率的に行うことができる。
自己組織化リソグラフィによるパターニング処理の概要を模式的に示す説明図である。 本発明の一実施形態に係る基板処理装置の概略構成例を示す模式図である。 本発明の一実施形態に係る基板処理装置が備えるコントローラの構成例を示すブロック図である。 本発明の一実施形態に係る基板処理工程における基板表面特性改質処理のシーケンス例を示すフロー図である。 本発明の一実施形態に係る基板処理工程における基板表面特性改質処理のシーケンス例を示すチャート図である。 本発明の一実施形態に係る基板処理工程におけるレジスト材料の塗布硬化処理に用いる装置の要部構成例を示す模式図である。 本発明の一実施形態に係る基板処理工程におけるレジスト材料の塗布硬化処理のシーケンス例を示すフロー図である。
＜本発明の一実施形態＞
以下に、本発明の実施の形態について、図面を参照しながら説明する。
（１）自己組織化リソグラフィによるパターニング処理の概要
先ず、本発明の一実施形態におけるパターニング処理の概要を説明する。ここで説明するパターニング処理は、半導体装置（半導体デバイス）の製造工程の一工程として行われるもので、自己組織化リソグラフィ（Ｄｉｒｅｃｔｅｄ Ｓｅｌｆ−Ａｓｓｅｍｂｌｙ：ＤＳＡ）により行うものである。
ＤＳＡによるパターニング処理は、例えば、図１（ａ）に示す手順で行われる。
（ガイド形成基板の用意：Ｓ１０１）
ＤＳＡによるパターニング処理にあたっては、先ず、ガイド形成基板を用意する。ガイド形成基板は、図１（ｂ）に示すように、シリコンウエハ等の基板１１の表面上にガイドパターン１２が形成されてなるものである。ガイドパターン１２は、例えばラインアンドスペースパターンやホールパターン等を形成するためのガイドとなるもので、公知の化学増幅型レジスト組成物を用いて公知のレジストパターン形成方法と同様の手法により形成されたものである。
（基板の表面特性改質：Ｓ１０２）
ガイド形成基板を用意したら、続いて、図１（ｃ）に示すように、そのガイド形成基板の表面、特に少なくともガイド形成基板を構成する基板１１の露出する表面１１ａおよび同じくガイド形成基板を構成するガイドパターン１２の側面１２ａに対して、それぞれの表面の特性を改質する処理を行う。
かかる表面特性改質処理は、後述するＤＳＡレジスト材料１３をガイドパターン１２に沿って規則正しく並ばせるために行う。詳しくは、図１（ｄ）に示すように、後述するＤＳＡレジスト材料１３は、２種類以上の有機材料１３ａ，１３ｂを含むものであり、基板１１やガイドパターン１２等の表面特性によっては、これらの有機材料１３ａ，１３ｂの配列が整い難く積層配列してしまうという問題がある。このような問題を解消すべく、表面特性改質処理を行って、基板１１の表面１１ａとガイドパターン１２の側面１２ａとの濡れ性を相違させ、各有機材料１３ａ，１３ｂがガイドパターン１２に沿って規則性を持つ配列を形成し易くするのである。
なお、ここで行う表面特性改質処理の具体的な内容については、詳細を後述する。
（ＤＳＡレジスト材料の塗布・硬化：Ｓ１０３）
基板１１およびガイドパターン１２に対する表面特性改質処理の後は、次いで、図１（ｅ）に示すように、基板１１の面上のガイドパターン１２が形成されていない部分に、フォトレジスト材料としてのＤＳＡレジスト材料１３を塗付する。
ＤＳＡレジスト材料１３は、互いに異なる２種類以上の有機材料（ポリマーブロック）１３ａ，１３ｂが共重合してなるブロックコポリマーであり、各有機材料１３ａ，１３ｂが互いに溶けにくい構造であるために熱処理を施すことでミクロな相分離を生じるように構成されたものである。このようなＤＳＡレジスト材料１３としては、代表的な一例として、分子量の異なる２種類の高分子を結合させてなるものであり、有機材料の一種としてのポリメチルメタクリレート（ＰＭＭＡ）１３ａと、有機材料の他の一種としてのポリスチレン（ＰＳ）１３ｂと、を含むジブロックコポリマーであるポリスチレン−ポリメチルメタクリレート（ＰＳ−ＰＭＭＡ）が挙げられる。なお、ＤＳＡレジスト材料１３は、自己組織化により相分離構造を形成できるものであれば、特に限定されるものではないが、良好に相分離構造を形成することができる観点からは、ブロック共重合体が好ましく、スチレン単位−メタクリル酸エステル単位からなるブロック共重合体がより好ましく、スチレン単位−メチルメタクリレート単位からなるジブロック共重合体がさらに好ましい。ＤＳＡレジスト材料１３を塗付する手法についても、特に限定されるものではないが、例えばスピンコート法を用いて行えばよい。
ＤＳＡレジスト材料１３を塗付した後は、所定時間を置いて乾燥させ、さらにベーク処理を行って、ＤＳＡレジスト材料１３を硬化させる。ベーク処理の手法についても、特に限定されるものではないが、例えばオーブンやホットプレート等を用いて、８０℃〜４００℃程度の温度で、１０秒〜１２０分程度の時間で、加熱を行うことが考えられる。
このような処理を経ることで、ＤＳＡレジスト材料１３は、ＰＭＭＡ１３ａとＰＳ１３ｂとの相分離が生じ、これらＰＭＭＡ１３ａおよびＰＳ１３ｂがガイドパターン１２に沿って規則正しく並んだ状態で硬化することになる。
（ＤＳＡレジスト改質：Ｓ１０４）
ＤＳＡレジスト材料１３が硬化した後は、必要に応じて、図１（ｆ）に示すように、ＰＭＭＡ１３ａの部分を酸化アルミニウム（Ａｌ２Ｏ３）に改質させる処理を行う。ＰＭＭＡ１３ａの部分をＡｌ２Ｏ３に改質させることで、ＰＳ１３ｂに対するエッチング選択比を向上させることができる。Ａｌ２Ｏ３への改質処理は、例えば、トリメチルアルミニウム（ＴＭＡ）ガスと酸化ガス（例えば、水（Ｈ２Ｏ）や過酸化水素（Ｈ２Ｏ２））とを交互に供給して行えばよい。なお、Ａｌ２Ｏ３への改質処理は、必須ではなく、省略しても構わない。
（パターン形成：Ｓ１０５）
その後は、図１（ｇ）に示すように、硬化したＤＳＡレジスト材料１３が有する相分離構造のうちの一部の相、具体的にはＰＳ１３ｂの部分を、自己組織化により相分離した各相のエッチングレートの差を利用しつつ、エッチング処理により除去する。このとき、ガイドパターン１２を併せて除去するようにしても構わない。エッチング処理は、ケミカルドライエッチング、ケミカルウェットエッチング等の反応性イオンエッチング（ＲＩＥ）や、イオンビームエッチング等の物理的エッチング等といった、公知の手法を用いればよい。
これにより、基板１１上には、ＰＭＭＡ１３ａの部分が残存するパターンが形成される。このパターンをマスクとして基板１１に対するエッチング処理を行えば、その基板１１にＰＭＭＡ１３ａによるパターンを転写して、ラインアンドスペースパターンやホールパターン等を形成することができる。
（２）基板処理装置の構成
次に、本発明の一実施形態に係る基板処理装置の概略構成について説明する。
ここで説明する基板処理装置は、上述した一連のパターニング処理のうち、基板表面特性改質処理（Ｓ１０２）を行う際に用いられるものである。
（処理容器）
図２に示すように、基板処理装置１００は、処理容器２０２を備えている。処理容器２０２は、例えば、アルミニウム（Ａｌ）やステンレス（ＳＵＳ）等の金属材料または石英により、横断面が円形であり扁平な密閉容器として構成されている。また、処理容器２０２は、上部容器２０２ａと下部容器２０２ｂとを備えており、これらの間に仕切部２０４が設けられている。仕切部２０４よりも上方の上部容器２０２ａに囲まれた空間は、表面特性改質処理（Ｓ１０２）の処理対象となるガイド形成基板（単にウエハともいう）２００を処理する処理空間（処理室ともいう）２０１として機能する。一方、仕切部２０４よりも下方の空間の下部容器２０２ｂに囲まれた空間は、ウエハ２００を移載するための搬送空間（移載室ともいう）２０３として機能する。移載室２０３として機能するために、下部容器２０２ｂの側面には、ゲートバルブ１４９０に隣接した基板搬入出口１４８０が設けられており、その基板搬入出口１４８０を介してウエハ２００が図示しない搬送室との間を移動するようになっている。下部容器２０２ｂの底部には、リフトピン２０７が複数設けられている。さらに、下部容器２０２ｂは、接地されている。
（基板支持部）
処理室２０１内には、ウエハ２００を支持する基板支持部（サセプタ）２１０が設けられている。サセプタ２１０は、ウエハ２００を載置する載置面２１１を有した基板載置台２１２を備える。基板載置台２１２は、載置面２１１上のウエハ２００の温度を調整する温度調整部２１３ａ，２１３ｂと、処理室２０１内にバイアス電圧を印加するためのバイアス電極２１９ａ，２１９ｂと、を内蔵している。また、基板載置台２１２には、リフトピン２０７が貫通する貫通孔２１４が、リフトピン２０７と対応する位置にそれぞれ設けられている。
基板載置台２１２に内蔵された温度調整部２１３ａ，２１３ｂは、熱媒体の供給による温度調整（加熱または冷却）によって、載置面２１１上のウエハ２００を所定温度に維持するように構成されている。熱媒体としては、例えばエチレングリコールやフッ素系の熱媒体が用いられる。このような温度調整部２１３ａ，２１３ｂは、例えば載置面２１１の内周側と外周側といったように、載置面２１１の面内を複数領域に分割した場合の各領域のそれぞれに別個に設けられている。そして、各温度調整部２１３ａ，２１３ｂには、熱媒体の流量を調整する流量調整部２１３ｃ，２１３ｄがそれぞれに個別に接続されている。各流量調整部２１３ｃ，２１３ｄは、後述するコントローラ２６０からの指示に従い、それぞれが独立して制御される。これにより、温度調整部２１３ａ，２１３ｂは、載置面２１１上のウエハ２００に対して、各領域別に独自の温度調整を行うゾーン制御が可能となるように構成されている。
基板載置台２１２に内蔵されたバイアス電極２１９ａ，２１９ｂは、上述した温度調整部２１３ａ，２１３ｂと同様に、例えば載置面２１１の内周側と外周側といったように、載置面２１１の面内を複数領域に分割した場合の各領域のそれぞれに別個に設けられている。そして、各バイアス電極２１９ａ，２１９ｂには、印加するバイアス電圧を調整するためのインピーダンス調整部２２０ａ，２２０ｂおよびインピーダンス調整電源２２１ａ，２２１ｂが、それぞれに個別に接続されている。各インピーダンス調整部２２０ａ，２２０ｂは、後述するコントローラ２６０からの指示に従い、それぞれが独立して制御される。これにより、バイアス電極２１９ａ，２１９ｂからは、処理室２０１内に対して、印加するバイアス電圧を各領域別に独自に調整するゾーン制御が可能となるように構成されている。
基板載置台２１２は、シャフト２１７によって支持される。シャフト２１７は、処理容器２０２の底部を貫通しており、さらには処理容器２０２の外部で昇降機構２１８に接続されている。そして、昇降機構２１８を作動させることで、基板載置台２１２を昇降させることが可能に構成されている。シャフト２１７下端部の周囲はベローズ２１９により覆われており、処理室２０１内は気密に保持されている。
基板載置台２１２は、ウエハ２００の搬送時には、基板載置面２１１が基板搬入出口１４８０の位置（ウエハ搬送位置）となるように下降し、ウエハ２００の処理時には、ウエハ２００が処理室２０１内の処理位置（ウエハ処理位置）まで上昇する。具体的には、基板載置台２１２をウエハ搬送位置まで下降させた時には、リフトピン２０７の上端部が基板載置面２１１の上面から突出して、リフトピン２０７がウエハ２００を下方から支持するようになっている。また、基板載置台２１２をウエハ処理位置まで上昇させたときには、リフトピン２０７は基板載置面２１１の上面から埋没して、基板載置面２１１がウエハ２００を下方から支持するようになっている。なお、リフトピン２０７は、ウエハ２００と直接触れるため、例えば、石英やアルミナ等の材質で形成することが望ましい。
（ガス導入口）
処理室２０１の上部には、処理室２０１内に各種ガスを供給するためのガス導入口２４１が設けられている。ガス導入口２４１に接続されるガス供給ユニットの構成については後述する。
ガス導入口２４１に連通する処理室２０１内には、ガス導入口２４１から供給されるガスを分散させて処理室２０１内に均等に拡散させるために、分散板２３４ｂを有したシャワーヘッド２３４が配されていることが望ましい。
分散板２３４ｂの支持部材２３１ｂには、整合器２５１と高周波電源２５２が接続され、電磁波（高周波電力やマイクロ波）が供給可能に構成される。これにより、分散板２３４ｂを通じて、処理室２０１内に供給されるガスを励起してプラズマ化し得るようになっている。つまり、分散板２３４ｂ、支持部材２３１ｂ、整合器２５１および高周波電源２５２は、後述する第１処理ガスおよび第２処理ガスをプラズマ化するものであり、プラズマ化したガスを供給する第１ガス供給部（詳細は後述）の一部および第２ガス供給部（詳細は後述）の一部として機能する。
（ガス供給部）
ガス導入口２４１には、共通ガス供給管２４２が接続されている。共通ガス供給管２４２には、第１ガス供給管２４３ａ、第２ガス供給管２４４ａ、第３ガス供給管２４５ａが接続されている。第１ガス供給管２４３ａを含む第１ガス供給部２４３からは第１処理ガス（詳細は後述）が主に供給され、第２ガス供給管２４４ａを含む第２ガス供給部２４４からは第２処理ガス（詳細は後述）が主に供給される。第３ガス供給管２４５ａを含む第３ガス供給部２４５からは、主にパージガスが供給される。
（第１ガス供給部）
第１ガス供給管２４３ａには、上流方向から順に、第１ガス供給源２４３ｂ、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４３ｃ、および、開閉弁であるバルブ２４３ｄが設けられている。そして、第１ガス供給源２４３ｂから、第１元素を含有するガス（第１処理ガス）が、ＭＦＣ２４３ｃ、バルブ２４３ｄ、第１ガス供給管２４３ａ、共通ガス供給管２４２を介して、処理室２０１に供給される。
第１処理ガスは、例えば、水素（Ｈ）含有ガスである。具体的には、水素（Ｈ２）ガスやアンモニア（ＮＨ３）ガス等が用いられる。
第１ガス供給管２４３ａのバルブ２４３ｄよりも下流側には、第１不活性ガス供給管２４６ａの下流端が接続されている。第１不活性ガス供給管２４６ａには、上流方向から順に、不活性ガス供給源２４６ｂ、ＭＦＣ２４６ｃ、および、バルブ２４６ｄが設けられている。そして、不活性ガス供給源２４６ｂから、不活性ガスが、ＭＦＣ２４６ｃおよびバルブ２４６ｄを介して、第１ガス供給管２４３ａに供給される。
不活性ガスは、例えば、窒素（Ｎ２）ガスである。なお、不活性ガスとして、Ｎ２ガスのほか、例えばヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、アルゴン（Ａｒ）ガス等の希ガスを用いることができる。
主に、第１ガス供給管２４３ａ、ＭＦＣ２４３ｃおよびバルブ２４３ｄにより、第１ガス供給部（水素含有ガス供給部ともいう）２４３が構成される。なお、第１ガス供給源２４３ｂを、第１ガス供給部２４３に含めて考えてもよい。
また、主に、第１不活性ガス供給管２４６ａ、ＭＦＣ２４６ｃおよびバルブ２４６ｄにより、第１不活性ガス供給部が構成される。なお、不活性ガス供給源２４６ｂ、第１ガス供給管２４３ａを、第１不活性ガス供給部に含めて考えてもよい。さらには、第１不活性ガス供給部を、第１ガス供給部２４３に含めて考えてもよい。
（第２ガス供給部）
第２ガス供給管２４４ａには、上流方向から順に、第２ガス供給源２４４ｂ、ＭＦＣ２４４ｃ、および、バルブ２４４ｄが設けられている。そして、第２ガス供給源２４４ｂから、第２元素を含有するガス（第２処理ガス）が、ＭＦＣ２４４ｃ、バルブ２４４ｄ、第２ガス供給管２４４ａ、共通ガス供給管２４２を介して、処理室２０１に供給される。
第２処理ガスは、第１処理ガスが含有する第１元素（例えばＨ）とは異なる第２元素（例えばフッ素）を含有するもので、例えば、フッ素（Ｆ）含有ガスである。具体的には、フッ素（Ｆ２）ガス、フッ化窒素（ＮＦ３）ガス、炭フッ化ガス（ＣＦ４，Ｃ２Ｆ６，Ｃ３Ｆ８）等が用いられる。
第２ガス供給管２４４ａのバルブ２４４ｄよりも下流側には、第２不活性ガス供給管２４７ａの下流端が接続されている。第２不活性ガス供給管２４７ａには、上流方向から順に、不活性ガス供給源２４７ｂ、ＭＦＣ２４７ｃ、および、バルブ２４７ｄが設けられている。そして、不活性ガス供給源２４７ｂから、不活性ガスが、ＭＦＣ２４７ｃおよびバルブ２４７ｄを介して、第２ガス供給管２４４ａに供給される。
不活性ガスについては、第１不活性ガス供給部の場合と同様である。
主に、第２ガス供給管２４４ａ、ＭＦＣ２４４ｃおよびバルブ２４４ｄにより、第２ガス供給部（フッ素含有ガス供給部ともいう）２４４が構成される。なお、第２ガス供給源２４４ｂを、第２ガス供給部２４４に含めて考えてもよい。
また、主に、第２不活性ガス供給管２４７ａ、ＭＦＣ２４７ｃおよびバルブ２４７ｄにより、第２不活性ガス供給部が構成される。なお、不活性ガス供給源２４７ｂ、第２ガス供給管２４４ａを、第２不活性ガス供給部に含めて考えてもよい。さらには、第２不活性ガス供給部を、第２ガス供給部２４４に含めて考えてもよい。
（第３ガス供給部）
第３ガス供給管２４５ａには、上流方向から順に、第３ガス供給源２４５ｂ、ＭＦＣ２４５ｃ、および、バルブ２４５ｄが設けられている。そして、第３ガス供給源２４５ｂから、パージガスとしての不活性ガスが、ＭＦＣ２４５ｃ、バルブ２４５ｄ、第３ガス供給管２４５ａ、共通ガス供給管２４２を介して、処理室２０１に供給される。
ここで、不活性ガスは、例えば、Ｎ２ガスである。なお、不活性ガスとして、Ｎ２ガスのほか、例えばＨｅガス、Ｎｅガス、Ａｒガス等の希ガスを用いることができる。
主に、第３ガス供給管２４５ａ、ＭＦＣ２４５ｃおよびバルブ２４５ｄにより、第３ガス供給部（パージガス供給部ともいう）２４５が構成される。なお、第３ガス供給源２４５ｂを、第３ガス供給部２４５に含めて考えてもよい。
好ましくは、上述の各ガス供給部に設けられた、流量制御部（ＭＦＣ）としては、ニードルバルブやオリフィスなどの、ガスフローの応答性が高い構成がよい。例えば、ガスのパルス幅がミリ秒オーダーになった場合は、ＭＦＣでは応答できないことがあるが、ニードルバルブやオリフィスの場合は、高速なＯＮ／ＯＦＦバルブと組み合わせることで、ミリ秒以下のガスパルスに対応することが可能となる。
（排気系）
処理室２０１（上部容器２０２ａ）の内壁上面には、処理室２０１の雰囲気を排気する第１排気部としての排気口２２１が設けられている。排気口２２１には、第１排気管としての排気管２２４が接続されており、排気管２２４には、処理室２０１内を所定の圧力に制御するＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）等の圧力調整器２２７、真空ポンプ２２３が順に直列に接続されている。主に、排気口２２１、排気管２２４、圧力調整器２２７により、第１排気部（排気ライン）が構成される。なお、真空ポンプ２２３を第１排気部に含めるように構成してもよい。
移載室２０３の側面下部には、移載室２０３の雰囲気を排気する第２排気部としての移載室排気口３０４が設けられている。移載室排気口３０４には、第２排気管としての排気管３０６が接続されており、排気管３０６には、バルブ３０８、移載室２０３内を所定の圧力に制御するＡＰＣ等の圧力調整器３１０、真空ポンプ（ただし不図示）が順に直列に接続されている。主に、移載室排気口３０４、バルブ３０８、排気管３０４、圧力調整器３１０により、第２排気部（排気ライン）が構成される。なお、図示しない真空ポンプを第２排気部に含めるように構成してもよい。
（制御部）
基板処理装置１００は、その基板処理装置１００を構成する各部の動作を制御するために、制御部（制御手段）としてのコントローラ２６０を有している。
図３に示すように、コントローラ２６０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２６０ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２６０ｂ、記憶装置２６０ｃ、Ｉ／Ｏポート２６０ｄを備えたコンピュータとして構成されている。ＲＡＭ２６０ｂ、記憶装置２６０ｃ、Ｉ／Ｏポート２６０ｄは、内部バス２６０ｅを介して、ＣＰＵ２６０ａとデータ交換可能なように構成されている。コントローラ２６０には、例えばタッチパネル等として構成された入出力装置２６１や、外部記憶装置２６２が接続可能に構成されている。
記憶装置２６０ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置２６０ｃ内には、基板処理装置１００の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ、ウエハ２００への処理に用いるプロセスレシピを設定するまでの過程で生じる演算データや処理データ等が読み出し可能に格納されている。なお、プロセスレシピは、後述する基板処理工程における各手順をコントローラ２６０に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ２６０ｂは、ＣＰＵ２６０ａによって読み出されたプログラム、演算データ、処理データ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート２６０ｄは、ゲートバルブ１４９０、昇降機構２１８、流量調整部２１３ｃ，２１３ｄ、インピーダンス調整部２２０ａ，２２０ｂ、整合器２５１、高周波電源２５２、ＭＦＣ２４３ｃ，２４４ｃ，２４５ｃ，２４６ｃ，２４７ｃ、バルブ２４３ｄ，２４４ｄ，２４５ｄ，２４６ｄ，２４７ｄ，３０８、圧力調整器２２７，３１０、真空ポンプ、等に接続されている。
演算部としてのＣＰＵ２６０ａは、記憶装置２６０ｃからの制御プログラムを読み出して実行するとともに、入出力装置２６１からの操作コマンドの入力等に応じて記憶装置２６０ｃからプロセスレシピを読み出すように構成されている。また、受信部２８５から入力された設定値と、記憶装置２６０ｃに記憶されたプロセスレシピや制御データとを比較・演算して、演算データを算出可能に構成されている。また、演算データから対応する処理データ（プロセスレシピ）の決定処理等を実行可能に構成されている。そして、ＣＰＵ２６０ａは、読み出されたプロセスレシピの内容に沿うように、ゲートバルブ１４９０の開閉動作、昇降機構２１８の昇降動作、流量調整部２１３ｃ，２１３ｄの媒体供給、インピーダンス調整部２２０ａ，２２０ｂの電圧調整、整合器２５１の電力の整合動作、高周波電源２５２のオンオフ制御、ＭＦＣ２４３ｃ，２４４ｃ，２４５ｃ，２４６ｃ，２４７ｃの動作制御、バルブ２４３ｄ，２４４ｄ，２４５ｄ，２４６ｄ，２４７ｄ，３０８のガスのオンオフ制御、圧力調整器２２７，２３８の圧力調整動作、真空ポンプのオンオフ制御、等を制御するように構成されている。
なお、コントローラ２６０は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていてもよい。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）２６２を用意し、かかる外部記憶装置２６２を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ２６０を構成することができる。ただし、コンピュータにプログラムを供給するための手段は、外部記憶装置２６２を介して供給する場合に限らない。例えば、ネットワーク２６３（インターネットや専用回線）等の通信手段を用い、外部記憶装置２６２を介さずにプログラムを供給するようにしてもよい。なお、記憶装置２６０ｃや外部記憶装置２６２は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において、記録媒体という言葉を用いた場合は、記憶装置２６０ｃ単体のみを含む場合、外部記憶装置２６２単体のみを含む場合、または、それらの両方を含む場合がある。
（３）基板処理工程
次に、上述の基板処理装置１００を用いて、半導体装置（半導体デバイス）の製造工程の一工程として、ＤＳＡによるパターニング処理における基板表面特性改質処理（Ｓ１０２）を行う際のシーケンス例について、図４および図５を参照して説明する。以下の説明において、基板処理装置１００を構成する各部の動作はコントローラ２６０により制御される。
なお、本明細書において、「ウエハ」という文言を用いた場合には、「ウエハそのもの」を意味する場合や、「ウエハとその表面に形成された所定の層や膜等とその積層体（集合体）」を意味する場合（すなわち、表面に形成された所定の層や膜等を含めてウエハと称する場合）がある。また、本明細書において「ウエハの表面」という文言を用いた場合は、「ウエハそのものの表面（露出面）」を意味する場合や、「ウエハに形成された所定の層や膜等の表面、すなわち、積層体としてのウエハの最表面」を意味する場合がある。
したがって、本明細書において「ウエハに対して所定のガスを供給する」と記載した場合は、「ウエハそのものの表面（露出面）に対して所定のガスを直接供給する」ことを意味する場合や、「ウエハに形成されている層や膜等に対して、すなわち、積層体としてのウエハの最表面に対して所定のガスを供給する」ことを意味する場合がある。
また、本明細書において「基板」という文言を用いた場合も「ウエハ」という言葉を用いた場合と同様であり、その場合、上記説明において、「ウエハ」を「基板」に置き換えて考えればよい。
以下に、本実施形態における基板表面特性改質処理（Ｓ１０２）の手順を説明する。
（基板搬入工程：Ｓ２０１）
基板表面特性改質処理（Ｓ１０２）に際しては、先ず、処理対象となるウエハ２００を基板処理装置１００の処理室２０１に搬入させる。具体的には、基板載置台２１２を昇降機構２１８によって下降させ、リフトピン２０７が貫通孔２１４から基板載置台２１２の上面側に突出させた状態にする。その状態で、処理室２０１内を所定の圧力に調圧した後、ゲートバルブ１４９０を開放し、ゲートバルブ１４９０の開口からリフトピン２０７上にウエハ２００を載置させる。そして、ウエハ２００をリフトピン２０７上に載置させた後、昇降機構２１８によって基板載置台２１２を上昇させて、ウエハ２００を基板載置面２１１上に載置させるとともに、そのウエハ２００を処理室２０１内の処理位置（ウエハ処理位置）に位置させる。
（減圧・昇温工程：Ｓ２０２）
続いて、処理室２０１内が所定圧力（真空度）となるように、処理室排気管２２４を介して処理室２０１内を排気する。この際、圧力センサ（不図示）が測定した圧力値に基づき、圧力調整器２２７としてのＡＰＣバルブの弁の開度をフィードバック制御する。なお、処理室２０１内を所定の圧力に排気する際には、一度、到達可能な真空度まで真空排気してもよい。
また、温度センサ（不図示）が検出した温度値に基づき、載置面２１１上のウエハ２００が所定温度となるように、流量調整部２１３ｃ，２１３ｄが熱媒体の流量をフィードバック制御しつつ、温度調整部２１３ａ，２１３ｂに熱媒体を供給する。このときの所定温度は、例えば、室温（ＲＴ）〜１５０℃の範囲内、好ましくはＲＴ〜１００℃の範囲内とすることが考えられる。ＲＴ以下であると結露する可能性があり、１５０℃を超えるとガイドパターン１２の形成材料（レジスト材料）が変質してしまう可能性が生じるからである。
この間、処理室２０１内に残留している水分あるいは部材からの脱ガス等が有る場合は、真空排気やＮ２ガスの供給によるパージによって除去してもよい。
そして、処理室２０１内の雰囲気が安定したら、次工程に移る。
（第１処理工程：Ｓ２０３）
第１処理工程（Ｓ２０３）では、第１ガス供給部２４３から処理室２０１内に第１処理ガスとしてのＨ含有ガスを供給する。Ｈ含有ガスとしては、例えばＨ２ガスやＮＨ３ガス等が挙げられる。以下の説明ではＨ含有ガスがＨ２ガスである場合を例に挙げる。具体的には、バルブ２４３ｄを開き、ＭＦＣ２４３ｃで所定流量に調整しつつ、第１ガス供給源２４３ｂからＨ２ガスを供給する。所定流量は、例えば、１００ｓｃｃｍ以上１００００ｓｃｃｍ以下である。流量調整されたＨ２ガスは、シャワーヘッド２３４の分散板２３４ｂを通り、処理室２０１内に到達する。このとき、排気系による処理室２０１内の排気を継続し、処理室２０１内を所定の圧力範囲（第１圧力）となるように制御する。これにより、Ｈ２ガスは、所定の圧力（第１圧力：例えば１００Ｐａ以上２００００Ｐａ以下）で処理室２０１内に供給されることになる。
また、第１処理工程（Ｓ２０３）では、整合器２５１および高周波電源２５２を利用して、分散板２３４ｂを通じて処理室２０１内に高周波電力等を供給する。これにより、分散板２３４ｂを通過するＨ２ガスをプラズマ化し、処理室２０１内にＨ２ガスのプラズマを発生させる。このとき、プラズマはウエハ２００の外周側に発生し易く、そのために外周側のほうが内周側よりも温度が高くなる傾向にある。その場合には、温度調整部２１３ａ，２１３ｂに供給する熱媒体を流量調整部２１３ｃ，２１３ｄがそれぞれに個別に調整するゾーン制御を行うことで、温度分布のばらつきを是正することができる。
水素プラズマは、ウエハ２００を構成する基板１１およびガイドパターン１２の表面の親水性を増長させる作用を奏する。したがって、第１処理工程（Ｓ２０３）では、処理室２０１内にＨ２ガスのプラズマを発生させることで、少なくとも基板１１の表面１１ａおよびガイドパターン１２の側面１２ａが親水化する。
つまり、第１処理工程（Ｓ２０３）では、ウエハ２００に対する親水化処理を行うＨ２ガスのプラズマを処理室２０１に供給することで、ウエハ２００の表面特性について親水性が増長するように改質処理を行うのである。
なお、親水性を増長させる改質処理（すなわち親水化処理）は、例えば、処理室２０１内の圧力、Ｈ２ガスの流量、ウエハ２００の温度、高周波電力等の供給具合に応じて、所定の厚さ、所定の分布、所定の侵入深さで行われる。
このような第１処理工程（Ｓ２０３）では、等方的に処理を行うことが好ましい。等方的に処理を行えば、基板１１の表面１１ａおよびガイドパターン１２の側面１２ａのそれぞれに対して、親水化処理の効果が同等に及ぶからである。
等方的に処理を行うためには、第１処理工程（Ｓ２０３）を、例えば、ウエハ２００にバイアスを印加しない状態で行うことが考えられる。バイアスを印加しなければ、Ｈ２ガスのプラズマを構成するＨイオンの移動方向が規制されず、Ｈイオンが等方的に運動し得るようになるからである。具体的には、バイアス電極２１９ａ，２１９ｂがバイアスを発生させないように、バイアス電極２１９ａ，２１９ｂへの印加電圧をインピーダンス調整部２２０ａ，２２０ｂで調整する。このとき、ウエハ２００の面内での均一性を確保すべく、各インピーダンス調整部２２０ａ，２２０ｂが各領域別のゾーン制御を行ってもよい。
また、等方的に処理を行うためには、第１処理工程（Ｓ２０３）を、後述する第２処理工程（Ｓ２０５）のときよりも処理室２０１内の圧力を高くした状態で行うことが考えられる。高圧な状態であれば、平均自由工程が相対的に小さくなり、Ｈ２ガスのプラズマを構成するＨイオンが散乱する傾向が強くなるからである。具体的には、第１ガス供給部２４３によるＨ２ガスの供給流量および排気系による処理室２０１内の圧力調整量を制御して、後述する第２処理工程（Ｓ２０５）のときよりも相対的に高圧な状態とする。
（第１パージ工程：Ｓ２０４）
第１処理工程（Ｓ２０３）を所定時間行った後は、第１ガス供給部２４３によるＨ２ガスの供給を停止するとともに、整合器２５１および高周波電源２５２を利用した高周波電力等の供給を停止する。そして、処理室２０１中に存在する残留ガスを排気管２２４から排気しつつ、第１パージ工程（Ｓ２０４）を行う。
第１パージ工程（Ｓ２０４）では、排気管２２４からの排気を継続しつつ、第３ガス供給部２４５から処理室２０１内にパージガスとしての不活性ガスを供給する。パージガスとしての不活性ガスは、例えばＮ２ガスを用いるが、Ｎ２ガスの他、Ａｒ，Ｈｅ，Ｎｅ，Ｘｅ等の希ガスを用いてもよい。以下の説明では不活性ガスがＮ２ガスである場合を例に挙げる。具体的には、バルブ２４５ｄを開き、ＭＦＣ２４５ｃで所定流量に調整しつつ、第３ガス供給源２４５ｂからＮ２ガスを供給する。このときのＮ２ガスの供給流量は、例えば１００〜２００００ｓｃｃｍの範囲内の流量とする。流量調整されたＮ２ガスは、処理室２０１内に到達する。
つまり、第１パージ工程（Ｓ２０４）では、第１処理工程（Ｓ２０３）の終了後から後述する第２処理工程（Ｓ２０５）の開始前までの間に、処理室２０１内にパージガスとしての不活性ガス（例えばＮ２ガス）を供給するのである。したがって、第１処理工程（Ｓ２０３）と後述する第２処理工程（Ｓ２０５）とは、これらの間に第１パージ工程（Ｓ２０４）が介在することで、それぞれが時間軸上で完全にセパレート（分離）される。
このように、第１パージ工程（Ｓ２０４）でパージガスを処理室２０１内に供給すれば、第１処理工程（Ｓ２０３）で供給するＨ２ガスと後述する第２処理工程（Ｓ２０５）で供給するＦ２ガスとの処理室２０１内での反応を抑制することができる。これにより、ウエハ２００の形成材料として用いられることがあるシリコン（Ｓｉ）や酸化シリコン（ＳｉＯ）等をエッチングしてしまうフッ化水素ガスに関して、処理室２０１内での生成を抑制することができる。
（第２処理工程：Ｓ２０５）
第１パージ工程（Ｓ２０４）を所定時間行った後は、第３ガス供給部２４５によるＮ２ガスの供給を停止して、第２処理工程（Ｓ２０５）を行う。
第２処理工程（Ｓ２０５）では、第２ガス供給部２４４から処理室２０１内に第２処理ガスとしてのＦ含有ガスを供給する。Ｆ含有ガスとしては、例えばＦ２ガスが挙げられる。以下の説明ではＦ含有ガスがＦ２）ガスである場合を例に挙げる。具体的には、バルブ２４４ｄを開き、ＭＦＣ２４４ｃで所定流量に調整しつつ、第２ガス供給源２４４ｂからＦ２ガスを供給する。所定流量は、例えば、１００ｓｃｃｍ以上１００００ｓｃｃｍ以下である。流量調整されたＦ２ガスは、シャワーヘッド２３４の分散板２３４ｂを通り、処理室２０１内に到達する。このとき、排気系による処理室２０１内の排気を継続し、処理室２０１内を所定の圧力範囲（第２圧力）となるように制御する。第２圧力は、後述するように、第１処理工程（Ｓ２０３）における第１圧力よりも低圧であることが好ましい。これにより、Ｆ２ガスは、所定の圧力（第２圧力：例えば１００Ｐａ以上２００００Ｐａ以下で、好ましくは第１圧力よりも低圧）で処理室２０１内に供給されることになる。
また、第２処理工程（Ｓ２０５）では、整合器２５１および高周波電源２５２を利用して、分散板２３４ｂを通じて処理室２０１内に高周波電力等を供給する。これにより、分散板２３４ｂを通過するＦ２ガスをプラズマ化し、処理室２０１内にＦ２ガスのプラズマを発生させる。このとき、プラズマはウエハ２００の外周側に発生し易く、そのために外周側のほうが内周側よりも温度が高くなる傾向にある。その場合には、温度調整部２１３ａ，２１３ｂに供給する熱媒体を流量調整部２１３ｃ，２１３ｄがそれぞれに個別に調整するゾーン制御を行うことで、温度分布のばらつきを是正することができる。
フッ素プラズマは、ウエハ２００の表面の疎水性を増長させる作用を奏する。したがって、第２処理工程（Ｓ２０５）では、処理室２０１内にＦ２ガスのプラズマを発生させることで、ウエハ２００の表面が疎水化する。
つまり、第２処理工程（Ｓ２０５）では、ウエハ２００に対する疎水化処理を行うＦ２ガスのプラズマを処理室２０１に供給することで、ウエハ２００の表面特性について疎水性が増長するように改質処理を行うのである。
なお、疎水性を増長させる改質処理（すなわち疎水化処理）は、例えば、処理室２０１内の圧力、Ｆ２ガスの流量、ウエハ２００の温度、高周波電力等の供給具合に応じて、所定の厚さ、所定の分布、所定の侵入深さで行われる。
ところで、第２処理工程（Ｓ２０５）での疎水化処理は、第１処理工程（Ｓ２０３）での親水化処理の後に、その親水化処理が行われたウエハ２００の表面に重ねて行う。したがって、第１処理工程（Ｓ２０３）での親水化処理と第２処理工程（Ｓ２０５）での疎水化処理とが重複して行われたウエハ２００の表面は、親水化された後に疎水化されるので、結果として濡れ性が中性に近づくことになる。つまり、親水化処理と疎水化処理とを重複して行うことで、表面の濡れ性が中性化する。
ただし、基板表面特性改質処理（Ｓ１０２）の目的は、既に説明したように、基板１１の表面１１ａとガイドパターン１２の側面１２ａとの濡れ性を相違させ、ＤＳＡレジスト材料１３の各有機材料１３ａ，１３ｂが規則的に配列し易くすることである（図１（ｄ）参照）。そのため、ウエハ２００の表面の全域、すなわち基板１１の表面１１ａとガイドパターン１２の側面１２ａとのそれぞれの濡れ性を中性化してしまうと、上述した目的が達成できなくなってしまう。
このことから、第２処理工程（Ｓ２０５）での疎水化処理については、異方的に処理を行うことが好ましい。異方的に処理を行えば、例えば、基板１１の表面１１ａには疎水化処理の効果を及ばせる一方で、ガイドパターン１２の側面１２ａには疎水化処理の効果を及ばせないようにする、といったことが実現可能となり、これにより表面１１ａと側面１２ａとの濡れ性を相違させ得るようになるからである。つまり、ガイドパターン１２の側面１２ａについては親水性を維持しつつ、基板１１の表面１１ａについては親水化処理と疎水化処理とを重複して行って中性化させるようにする。
異方的に処理を行うためには、第２処理工程（Ｓ２０５）を、例えば、ウエハ２００にバイアスを印加した状態で行うことが考えられる。バイアスを印加すれば、Ｆ２ガスのプラズマを構成するＦイオンの移動方向がバイアス方向に沿うように規制され、ガイドパターン１２の側面１２ａへのＦイオンの到達量を基板１１の表面１１ａへのＦイオンの到達量よりも減らすことができ、結果として表面１１ａと側面１２ａとの濡れ性を相違させ得るからである。具体的には、バイアス電極２１９ａ，２１９ｂがバイアスを発生させるように、バイアス電極２１９ａ，２１９ｂへの印加電圧をインピーダンス調整部２２０ａ，２２０ｂで調整する。このとき、ウエハ２００の面内での均一性を確保すべく、各インピーダンス調整部２２０ａ，２２０ｂが各領域別のゾーン制御を行ってもよい。
また、異方的に処理を行うためには、第２処理工程（Ｓ２０５）を、第１処理工程（Ｓ２０３）のときよりも処理室２０１内の圧力を低くした状態で行うことが考えられる。低圧な状態であれば、平均自由工程が相対的に大きくなり、Ｆ２ガスのプラズマを構成するＦイオンが散乱する傾向が弱くなるので、これによりガイドパターン１２の側面１２ａへのＦイオンの到達量を基板１１の表面１１ａへのＦイオンの到達量よりも減らすことができ、結果として表面１１ａと側面１２ａとの濡れ性を相違させ得るからである。具体的には、第２ガス供給部２４４によるＦ２ガスの供給流量および排気系による処理室２０１内の圧力調整量を制御して、第１処理工程（Ｓ２０３）のときよりも相対的に低圧な状態とする。
（第２パージ工程：Ｓ２０６）
第２処理工程（Ｓ２０５）を所定時間行った後は、第２ガス供給部２４４によるＦ２ガスの供給を停止するとともに、整合器２５１および高周波電源２５２を利用した高周波電力等の供給を停止する。そして、処理室２０１中に存在する残留ガスを排気管２２４から排気しつつ、第２パージ工程（Ｓ２０６）を行う。
第２パージ工程（Ｓ２０６）は、上述した第１パージ工程（Ｓ２０４）と同様の処理を行えばよいため、ここではその詳細な説明を省略する。
（搬送圧力調整工程：Ｓ２０７）
第２パージ工程（Ｓ２０６）を所定時間行った後は、第３ガス供給部２４５によるＮ２ガスの供給を停止して、搬送圧力調整工程（Ｓ２０７）を行う。
搬送圧力調整工程（Ｓ２０７）では、処理室２０１および移載室２０３が所定圧力（真空度）となるように、排気管２２４および排気管３０６を介して処理室２０１内および移載室２０３内を排気する。このときの処理室２０１内や移載室２０３内の圧力は、基板搬入出口１４８０を介して連通する図示せぬ真空搬送室内の圧力以下に調整される。
なお、搬送圧力調整工程（Ｓ２０７）の間またはその前後で、ウエハ２００の温度が所定の温度まで冷却するようにリフトピン２０７で保持するように構成してもよい。また、プラズマによってウエハ２００が加熱されている場合には、温度調整部２１３ａ，２１３ｂへの熱媒体の供給によって冷却するようにしてもよい。さらには、ウエハ２００が過冷却（室温以下）になった場合は、温度調整部２１３ａ，２１３ｂへの熱媒体の供給によって、少なくとも室温程度となるように加熱するようにしてもよい。
（基板搬出工程：Ｓ２０８）
搬送圧力調整工程（Ｓ２０７）で処理室２０１内と移載室２０３内が所定圧力になった後は、ゲートバルブ１４９０を開き、基板搬入出口１４８０を介して、図示せぬ真空搬送室にウエハ２００を搬出する。
以上に説明した一連の各工程を経ることで、ウエハ２００に対する基板表面特性改質処理（Ｓ１０２）が行われる。
（４）レジスト材料の塗布硬化工程
次に、上述の改質処理を行った後のウエハ２００に対して、半導体装置（半導体デバイス）の製造工程の一工程として、ＤＳＡによるパターニング処理におけるレジスト材料の塗布・硬化処理（Ｓ１０３）を行う際のシーケンス例について、図６および図７を参照して説明する。
（装置構成）
レジスト材料の塗布・硬化処理（Ｓ１０３）は、処理対象となるウエハ２００を収容する処理室と、処理室内の温度を調整する温度調整機構と、処理室内のウエハ２００の面上にレジスト材料を塗布する塗布機構と（ただし、いずれも不図示）、を備えた塗布装置を用いて行う。塗布装置における各機構は、公知技術を利用して構成されたものであればよい。
塗布装置における塗布機構としては、様々な手法を用いたものが存在するが、その代表的な一例として、スピンコート法を利用するものがある。スピンコート法による塗布機構は、図６に示すように、少なくとも、ウエハ２００を支持した状態で回転可能に構成される回転台４０１と、その回転台４０１上のウエハの面上にフォトレジスト材料を滴下する滴下ノズル４０２と、を備えている。
（処理手順）
続いて、上述の塗布装置を用いて行うレジスト材料の塗布・硬化処理（Ｓ１０３）の手順について、図７を参照しながら説明する。
（基板搬入工程：Ｓ３０１）
レジスト材料の塗布・硬化処理（Ｓ１０３）に際しては、先ず、処理対象となる改質処理後のウエハ２００を、塗布装置の処理室内に搬入して塗布機構の回転台４０１上に載置する。なお、基板搬入工程（Ｓ３０１）は、回転台４０１上のウエハ２００が所定温度となるようにする温度調整処理を含んでいてもよい。そして、処理室内の温度が安定したら、次工程に移る。
（塗布工程：Ｓ３０２）
塗布工程（Ｓ３０２）では、回転台４０１上のウエハ２００に対して、回転台４０１を回転させながら滴下ノズル４０２からフォトレジスト材料を滴下して、ウエハ２００の面上へのフォトレジスト材料の塗布を行う。
このとき、フォトレジスト材料としてＤＳＡレジスト材料を滴下する。ＤＳＡレジスト材料は、既に説明したように、２種類以上のポリマーブロックが共重合してなるブロックコポリマーであり、代表的な一例としてジブロック共重合体であるＰＳ−ＰＭＭＡが挙げられる。
ＤＳＡレジスト材料の滴下位置は、ウエハ２００の面上のガイドパターンが形成されていない部分、すなわち基板表面特性改質処理（Ｓ１０２）で中性化された部分である。
そして、所定量（例えばウエハ２００の面上に所望膜厚が形成される量）のＤＳＡレジスト材料を滴下したら、塗布工程（Ｓ３０２）を終了する。
（分離工程：Ｓ３０３）
分離工程（Ｓ３０３）では、ウエハ２００の面上に塗布されたＤＳＡレジスト材料を構成する各種ポリマーブロック（例えばＰＭＭＡ１３ａとＰＳ１３ｂのそれぞれ）が規則正しく並ばせる。具体的には、塗布工程（Ｓ３０２）の終了後、各種ポリマーブロックが並ぶのに必要な所定時間が経過するのを待つ。このときの所定時間は、使用したＤＳＡレジスト材料の種類に応じて決定される。なお、上述のように、オーブンやホットプレート等を用いて、８０℃〜４００℃程度の温度で、１０秒〜１２０分程度の時間で、加熱を行ってもよい。
（乾燥工程：Ｓ３０４）
その後は、乾燥工程（Ｓ３０４）を行って、ウエハ２００の面上に塗布されたＤＳＡレジスト材料が乾燥するのを待つ。具体的には、分離工程（Ｓ３０３）の終了後、各種ポリマーブロックが乾燥するのに必要な所定時間が経過するのを待つ。このときの所定時間は、使用したＤＳＡレジスト材料の種類に応じて決定される。
（ベーク工程：Ｓ３０５）
さらにその後は、ベーク工程（Ｓ３０５）を行って、ウエハ２００の面上に塗布されたＤＳＡレジスト材料を硬化させる。具体的には、乾燥工程（Ｓ３０４）の終了後、例えばオーブンやホットプレート等を用いて、８０℃〜４００℃程度の温度で１０秒〜１２０分程度の時間で加熱を行う。
これらの各工程（Ｓ３０２〜Ｓ３０５）を経ることで、ウエハ２００の面上に塗布されたＤＳＡレジスト材料は、各種ポリマーブロック（例えばＰＭＭＡ１３ａとＰＳ１３ｂ）の相分離が生じ、それぞれのポリマーブロックがガイドパターンに沿って規則正しく並んだ状態で硬化することになる。
（基板搬出工程：Ｓ３０８）
ＤＳＡレジスト材料の硬化後は、基板搬出工程（Ｓ３０８）を行って、塗布装置の処理室内からウエハ２００を搬出する。なお、基板搬出工程（Ｓ３０８）は、処理室内の温度や圧力等を調整する処理を含んでいてもよい。そして、ＤＳＡレジスト材料が硬化した状態のウエハ２００を搬出したら、レジスト材料の塗布・硬化処理（Ｓ１０３）を終了して、次工程であるＤＳＡレジスト改質工程（Ｓ１０４）やパターン形成工程（Ｓ１０５）等に移る。
（５）本実施形態の効果
本実施形態によれば、以下に示す一つまたは複数の効果を奏する。
（ａ）本実施形態では、ウエハ２００に対して基板表面特性改質処理（Ｓ１０２）を行うので、その後に行うレジスト材料の塗布・硬化処理（Ｓ１０３）においてＤＳＡレジスト材料１３をガイドパターン１２に沿って規則正しく並ばせることができる。つまり、基板表面特性改質処理（Ｓ１０２）でウエハ２００の表面の濡れ性を部分的に相違させるので、ＤＳＡレジスト材料１３を構成する各有機材料１３ａ，１３ｂが積層配列してしまう問題を解消することができ、各有機材料１３ａ，１３ｂがガイドパターン１２に沿って規則性を持って配列させることができる。
（ｂ）本実施形態では、基板表面特性改質処理（Ｓ１０２）が、Ｈ含有ガスのプラズマによる親水化処理を行う第１処理工程（Ｓ２０３）と、Ｆ含有ガスのプラズマによる疎水化処理を行う第２処理工程（Ｓ２０５）と、を含む。つまり、イオン照射による物理的な親水化処理と疎水化処理とを重複して行い、これにより一部表面の濡れ性を中性化させることで、ウエハ２００の表面の濡れ性を部分的に相違させる。したがって、その後に塗布するＤＳＡレジスト材料１３について、高分子材料の縦型配列を整え易くなり、ＤＳＡによるパターニング処理を適切に行うことができる。しかも、親水化処理と疎水化処理とを重複して行うことで濡れ性の部分的な相違を実現するので、例えば濡れ性を相違させるために予め中性化層等を設けておくといった必要がなく、ＤＳＡによるパターニング処理を効率的に行えるようになる。このように、本実施形態によれば、ＤＳＡによるパターニング処理を適切かつ効率的に行うことができる。
（ｃ）本実施形態では、フォトレジスト材料として、分子量の異なる２種類の高分子を結合させたＤＳＡレジスト材料を用いる。したがって、レジスト材料の塗布・硬化処理（Ｓ１０３）において良好に相分離構造を形成することができ、半導体装置の大集積化やダウンサイジング化等に対応し得る次世代のリソグラフィ技術として非常に好適なものとなる。
（ｄ）本実施形態では、第１処理工程（Ｓ２０３）で等方的に処理を行い、第２処理工程（Ｓ２０５）で異方的に処理を行う。つまり、第１処理工程（Ｓ２０３）で等方的に処理を行うことでウエハ２００の表面全域に親水化処理の効果が同等に及ぶようにする一方で、第２処理工程（Ｓ２０５）で異方的に処理を行うことでウエハ２００の表面の一部のみに疎水化処理の効果を及ばせつつ、他部には疎水化処理の効果を及ばせないようにする、といったことが実現可能となる。したがって、親水化処理と疎水化処理とを重複して行った場合でも、例えば、ガイドパターン１２の側面１２ａについては親水性を維持しつつ、その他の部分については中性化させるといったように、それぞれの表面の濡れ性を相違させることができる。このように、本実施形態では、等方的処理と異方的処理とを適切に選択して使い分けているので、ＤＳＡによるパターニング処理を適切かつ効率的に行う上で非常に好適なものとなる。
（ｅ）本実施形態では、第１処理工程（Ｓ２０３）でウエハ２００にバイアスを印加しない状態で処理を行い、第２処理工程（Ｓ２０５）でウエハ２００にバイアスを印加した状態で処理を行う。つまり、第２処理工程（Ｓ２０５）でバイアスを印加した状態とすることで、例えば、ガイドパターン１２の側面１２ａへのＦ含有ガスのプラズマ（Ｆイオン）の到達量をその他の基板表面部分に到達する量よりも減らし、これによりそれぞれの表面の濡れ性を相違させる。このように、本実施形態では、バイアス印加状態を利用することで、表面濡れ性を部分的に相違させるための等方的処理と異方的処理との切り替えを容易かつ確実に行うことができる。しかも、バイアス印加状態を利用した場合であれば、例えば、ＤＣバイアスの電圧を可変させることによって、親水化処理と疎水化処理とを重複して行った際の中性化の程度をコントロールする、といったことが実現可能となる。このことは、ウエハ２００の表面濡れ性の状態について、バイアス印加状態によってコントロールし得ることを意味し、ＤＳＡによるパターニング処理の適切化を図る上で非常に好適なものとなる。
（ｆ）本実施形態では、第２処理工程（Ｓ２０５）について、第１処理工程（Ｓ２０３）のときよりも処理室２０１内の圧力を低くした状態で処理を行う。つまり、第２処理工程（Ｓ２０５）を低圧な状態とすることで、例えば、ガイドパターン１２の側面１２ａへのＦ含有ガスのプラズマ（Ｆイオン）の到達量をその他の基板表面部分に到達する量よりも減らし、これによりそれぞれの表面の濡れ性を相違させる。このように、本実施形態では、相対的な圧力状態を利用することで、表面濡れ性を部分的に相違させるための等方的処理と異方的処理との切り替えを容易かつ確実に行うことができる。しかも、相対的な圧力状態を利用した場合であれば、例えば、処理室２０１内の圧力調整量を制御することによって、親水化処理と疎水化処理とを重複して行った際の中性化の程度をコントロールする、といったことが実現可能となる。このことは、ウエハ２００の表面濡れ性の状態について、圧力調整量によってコントロールし得ることを意味し、ＤＳＡによるパターニング処理の適切化を図る上で非常に好適なものとなる。
（ｇ）本実施形態では、プラズマ発生に伴う処理室２０１内の温度分布のばらつきを是正すべく温度調整のゾーン制御を行ったり、ウエハ２００にバイアスを印加する際の面内均一性を確保すべく印加電圧のゾーン制御を行ったりする。したがって、例えば、処理対象となるウエハ２００の大型化が進んでも、これにより処理の程度について面内ばらつきが生じてしまうといったことを抑制でき、ＤＳＡによるパターニング処理の適切化を図る上で非常に好適なものとなる。
（ｈ）本実施形態では、少なくとも第１処理工程（Ｓ２０３）と第２処理工程（Ｓ２０５）との間に、処理室２０１内にパージガスを供給するパージ工程（Ｓ２０４）を行うので、第１処理工程（Ｓ２０３）で供給するＨ含有ガスと第２処理工程（Ｓ２０５）で供給するＦ含有ガスとが処理室２０１内で反応してしまうことがない。つまり、親水化処理と疎水化処理とを重複して行うべく、Ｈ含有ガスとＦ含有ガスとのそれぞれを処理室２０１内に供給する場合であっても、パージ工程（Ｓ２０４）でのパージガス供給を介在させることで、ウエハ２００の形成材料であるＳｉやＳｉＯ等をエッチングしてしまうフッ化水素ガスが処理室２０１内で生成されてしまうのを抑制することができる。
＜他の実施形態＞
以上に、本発明の一実施形態を具体的に説明したが、本開示が上述の実施形態に限定されることはなく、その要旨を逸脱しない範囲で種々変更が可能である。
上述した実施形態では、第１処理工程（Ｓ２０３）でウエハ２００に対する親水化処理を行った後に、第２処理工程（Ｓ２０５）でウエハ２００に対する疎水化処理を行う場合を例に挙げたが、これに限定されることはない。例えば、先ず親水化処理を行った後に疎水化処理を行ってウエハ２００の表面を部分的に中性化し、これによりウエハ２００の表面濡れ性を部分的に相違させるようにしても構わない。つまり、第１処理工程（Ｓ２０３）は、ウエハ２００に対する親水化処理または疎水化処理のいずれか一方を行うものであればよく、第２処理工程（Ｓ２０５）は、ウエハ２００に対する親水化処理または疎水化処理のいずれか他方を行うものであればよい。
また、上述した実施形態では、ウエハ２００に対する親水化処理をＨ含有ガスの一例であるＨ２ガスを用いて行い、ウエハ２００に対する疎水化処理をＦ含有ガスの一例であるＦ２ガスを用いて行う場合を例に挙げたが、これに限定されることはない。すなわち、親水化処理または疎水化処理を行うことが可能であれば、第１処理工程（Ｓ２０３）で用いる第１処理ガスおよび第２処理工程（Ｓ２０５）で用いる第２処理ガスは、それぞれ上述した実施形態で例示したもの以外を用いても構わない。
また、上述した実施形態では、ＤＳＡレジスト材料１３の代表的な一例としてＰＳ−ＰＭＭＡを例に挙げたが、これに限定されることはない。すなわち、ＤＳＡレジスト材料１３は、分子量の異なる２種類の高分子を結合させたものであり、自己組織化によりミクロな相分離構造を形成できるものであれば、ＰＳ−ＰＭＭＡ以外を用いても構わない。
＜本発明の好ましい態様＞
以下に、本発明の好ましい態様について付記する。
［付記１］
本発明の一態様によれば、
ガイドパターンが形成された基板を処理室に収容する工程と、
前記基板に対する親水化処理または疎水化処理のいずれか一方を行う第１処理ガスのプラズマを前記処理室に供給する第１処理工程と、
前記第１処理工程の後に、前記基板に対する親水化処理または疎水化処理のいずれか他方を行う第２処理ガスのプラズマを前記処理室に供給する第２処理工程と、
前記第２処理工程の後に、前記基板の面上の前記ガイドパターンが形成されていない部分に二種類以上の有機材料を含むフォトレジスト材料を塗付する工程と、
を有する半導体装置の製造方法が提供される。
［付記２］
好ましくは、
前記フォトレジスト材料は、分子量の異なる２種類の高分子を結合させた自己組織化レジスト材料である
付記１に記載の半導体装置の製造方法が提供される。
［付記３］
好ましくは、
前記第１処理ガスまたは前記第２処理ガスのいずれか一方は、前記基板に対する親水化処理を行う水素含有ガスであり、
前記第１処理ガスまたは前記第２処理ガスのいずれか他方は、前記基板に対する疎水化処理を行うフッ素含有ガスである
付記１または２に記載の半導体装置の製造方法が提供される。
［付記４］
好ましくは、
前記第１処理工程は、等方的に処理を行い、
前記第２処理工程は、異方的に処理を行う
付記１から３のいずれか一つに記載の半導体装置の製造方法が提供される。
［付記５］
好ましくは、
前記第１処理工程は、前記基板にバイアスを印加しない状態で処理を行い、
前記第２処理工程は、前記基板にバイアスを印加した状態で処理を行う
付記４に記載の半導体装置の製造方法が提供される。
［付記６］
好ましくは、
前記第２処理工程は、前記第１処理工程のときよりも前記処理室内の圧力を低くした状態で処理を行う
付記４または５に記載の半導体装置の製造方法が提供される。
［付記７］
好ましくは、
前記第１処理工程と前記第２処理工程の間に、前記処理室にパージガスを供給する工程
を有する付記１から６のいずれか一つに記載の半導体装置の製造方法が提供される。
［付記８］
本発明の他の一態様によれば、
ガイドパターンが形成された基板を収容する処理室と、
前記基板に対する親水化処理または疎水化処理のいずれか一方を行う第１処理ガスのプラズマを前記処理室に供給する第１ガス供給部と、
前記基板に対する親水化処理または疎水化処理のいずれか他方を行う第２処理ガスのプラズマを前記処理室に供給する第２ガス供給部と、を有し、
前記第１ガス供給部および前記第２ガス供給部が、少なくとも前記基板の面上と前記ガイドパターンの壁面とについて、異なる濡れ性を付与するように構成された
基板処理装置が提供される。
［付記９］
本発明のさらに他の一態様によれば、
ガイドパターンが形成された基板を処理室に収容する手順と、
前記基板に対する親水化処理または疎水化処理のいずれか一方を行う第１処理ガスのプラズマを前記処理室に供給する第１処理手順と、
前記第１処理手順の後に、前記基板に対する親水化処理または疎水化処理のいずれか他方を行う第２処理ガスのプラズマを前記処理室に供給する第２処理手順と、
前記第２処理手順の後に、前記基板の面上の前記ガイドパターンが形成されていない部分に二種類以上の有機材料を含むフォトレジスト材料を塗付する手順と、
をコンピュータによって基板処理装置に実行させるプログラムが提供される。
［付記１０］
本発明のさらに他の一態様によれば、
ガイドパターンが形成された基板を処理室に収容する手順と、
前記基板に対する親水化処理または疎水化処理のいずれか一方を行う第１処理ガスのプラズマを前記処理室に供給する第１処理手順と、
前記第１処理手順の後に、前記基板に対する親水化処理または疎水化処理のいずれか他方を行う第２処理ガスのプラズマを前記処理室に供給する第２処理手順と、
前記第２処理手順の後に、前記基板の面上の前記ガイドパターンが形成されていない部分に二種類以上の有機材料を含むフォトレジスト材料を塗付する手順と、
をコンピュータによって基板処理装置に実行させるプログラムが格納されたコンピュータ読み取り可能な記録媒体が提供される。
１１…基板、１２…ガイドパターン、１３…ＤＳＡレジスト材料、１３ａ…ＰＭＭＡ（有機材料）、１３ｂ…ＰＳ（有機材料）、１００…基板処理装置、２００…ウエハ（ガイド形成基板）

Claims (9)

  1. ガイドパターンが形成された基板を処理室に収容する工程と、
    前記基板に対する親水化処理または疎水化処理のいずれか一方を行う第１処理ガスのプラズマを前記処理室に供給する第１処理工程と、
    前記第１処理工程の後に、前記基板に対する親水化処理または疎水化処理のいずれか他方を行う第２処理ガスのプラズマを前記処理室に供給する第２処理工程と、
    を有し、
    前記第１処理工程では、等方的に処理を行い、
    前記第２処理工程では、異方的に処理を行う
    半導体装置の製造方法。
  2. 前記第２処理工程の後に、前記基板の面上の前記ガイドパターンが形成されていない部分に二種類以上の有機材料を含むフォトレジスト材料を塗付する工程と、
    を有する請求項１に記載の半導体装置の製造方法。
  3. 前記第１処理ガスまたは前記第２処理ガスのいずれか一方は、前記基板に対する親水化処理を行う水素含有ガスであり、
    前記第１処理ガスまたは前記第２処理ガスのいずれか他方は、前記基板に対する疎水化処理を行うフッ素含有ガスである
    請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第１処理工程では、前記基板にバイアスを印加しない状態で処理を行い、
    前記第２処理工程では、前記基板にバイアスを印加した状態で処理を行う
    請求項１から３のいずれか一つに記載の半導体装置の製造方法。
  5. 前記第２処理工程では、前記第１処理工程のときよりも前記処理室内の圧力を低くした状態で処理を行う
    請求項１から４のいずれか一つに記載の半導体装置の製造方法。
  6. 前記第１処理工程と前記第２処理工程の間に、前記処理室にパージガスを供給する工程を有する
    請求項１から５のいずれか一つに記載の半導体装置の製造方法。
  7. ガイドパターンが形成された基板を収容する処理室と、
    前記基板に対する親水化処理または疎水化処理のいずれか一方を行う第１処理ガスのプラズマを前記処理室に供給する第１ガス供給部と、
    前記基板に対する親水化処理または疎水化処理のいずれか他方を行う第２処理ガスのプラズマを前記処理室に供給する第２ガス供給部と、
    前記基板に対する親水化処理または疎水化処理のいずれか一方を行う第１処理ガスのプラズマを前記処理室に供給して等方的に処理を行う第１処理手順の後に、前記基板に対する親水化処理または疎水化処理のずれか他方を行う第２処理ガスのプラズマを前記処理室に供給して異方的に処理を行う第２処理手順を行わせる様に前記第１ガス供給部と前記第２ガス供給部とを制御する制御部と、
    を有する基板処理装置。
  8. ガイドパターンが形成された基板を処理室に収容する手順と、
    前記基板に対する親水化処理または疎水化処理のいずれか一方を行う第１処理ガスのプラズマを前記処理室に供給して等方的に処理を行う第１処理手順と、
    前記第１処理手順の後に、前記基板に対する親水化処理または疎水化処理のいずれか他方を行う第２処理ガスのプラズマを前記処理室に供給して異方的に処理を行う第２処理手順と、
    をコンピュータによって基板処理装置に実行させるプログラム。
  9. ガイドパターンが形成された基板を処理室に収容する手順と、
    前記基板に対する親水化処理または疎水化処理のいずれか一方を行う第１処理ガスのプラズマを前記処理室に供給して等方的に処理を行う第１処理手順と、
    前記第１処理手順の後に、前記基板に対する親水化処理または疎水化処理のいずれか他方を行う第２処理ガスのプラズマを前記処理室に供給して異方的に処理を行う第２処理手順と、
    をコンピュータによって基板処理装置に実行させるプログラムが格納されたコンピュータ読み取り可能な記録媒体。
JP2017049002A 2017-03-14 2017-03-14 半導体装置の製造方法および基板処理装置 Active JP6560704B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017049002A JP6560704B2 (ja) 2017-03-14 2017-03-14 半導体装置の製造方法および基板処理装置
US15/710,414 US10032630B1 (en) 2017-03-14 2017-09-20 Method of manufacturing semiconductor device
KR1020170132163A KR101997807B1 (ko) 2017-03-14 2017-10-12 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN201711083945.4A CN108573861B (zh) 2017-03-14 2017-11-07 半导体器件的制造方法、衬底处理装置及记录介质
TW106138633A TWI650799B (zh) 2017-03-14 2017-11-08 半導體裝置之製造方法及基板處理裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017049002A JP6560704B2 (ja) 2017-03-14 2017-03-14 半導体装置の製造方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2018152517A JP2018152517A (ja) 2018-09-27
JP6560704B2 true JP6560704B2 (ja) 2019-08-14

Family

ID=62874410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017049002A Active JP6560704B2 (ja) 2017-03-14 2017-03-14 半導体装置の製造方法および基板処理装置

Country Status (5)

Country Link
US (1) US10032630B1 (ja)
JP (1) JP6560704B2 (ja)
KR (1) KR101997807B1 (ja)
CN (1) CN108573861B (ja)
TW (1) TWI650799B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993499B (zh) * 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
KR102567505B1 (ko) * 2020-09-14 2023-08-16 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP2024047283A (ja) 2022-09-26 2024-04-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6863833B1 (en) * 2001-06-29 2005-03-08 The Board Of Trustees Of The Leland Stanford Junior University Microfabricated apertures for supporting bilayer lipid membranes
JP2004006700A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
CN1905782A (zh) * 2002-03-27 2007-01-31 精工爱普生株式会社 表面处理方法及膜图案的形成方法
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP4572868B2 (ja) * 2003-05-12 2010-11-04 セイコーエプソン株式会社 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
US20050271893A1 (en) * 2004-06-04 2005-12-08 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
JP5222805B2 (ja) * 2009-07-09 2013-06-26 パナソニック株式会社 自己組織化パターン形成方法
JP2011029475A (ja) * 2009-07-28 2011-02-10 Shibaura Mechatronics Corp プラズマ処理装置及びプラズマ処理方法
WO2012023476A1 (ja) * 2010-08-18 2012-02-23 独立行政法人産業技術総合研究所 有機半導体薄膜及び単結晶性有機半導体薄膜の製造方法
JP5813604B2 (ja) 2012-09-21 2015-11-17 株式会社東芝 パターン形成方法
JP2014154829A (ja) * 2013-02-13 2014-08-25 Panasonic Corp コンタクトを有する構造体の形成方法
US20150151329A1 (en) * 2013-12-02 2015-06-04 Kabushiki Kaisha Toshiba Pattern Forming Method
US9690192B2 (en) 2014-04-21 2017-06-27 Jsr Corporation Composition for base, and directed self-assembly lithography method
US9927706B2 (en) * 2015-07-20 2018-03-27 The University Of Chicago Atomic layer chemical patterns for block copolymer assembly

Also Published As

Publication number Publication date
JP2018152517A (ja) 2018-09-27
CN108573861B (zh) 2022-08-05
CN108573861A (zh) 2018-09-25
KR20180105041A (ko) 2018-09-27
KR101997807B1 (ko) 2019-07-08
TWI650799B (zh) 2019-02-11
US10032630B1 (en) 2018-07-24
TW201834006A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
KR101847575B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP5792364B1 (ja) 基板処理装置、チャンバリッドアセンブリ、半導体装置の製造方法、プログラム及び記録媒体
JP6560704B2 (ja) 半導体装置の製造方法および基板処理装置
JP6839672B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6568127B2 (ja) 半導体装置の製造方法、プログラム及び記録媒体
JP6240712B1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101848573B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20170113073A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2018200925A (ja) エッチング方法およびエッチング装置
JP6046757B2 (ja) 基板処理装置、半導体装置の製造方法、プログラム
JP2016128593A (ja) 基板処理装置、ガス分散ユニット、半導体装置の製造方法およびプログラム
TWI749336B (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP6946248B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI770686B (zh) 半導體裝置的製造方法、基板處理裝置及程式
JP2019140168A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI835044B (zh) 基板處理裝置、半導體裝置的製造方法及電腦可讀取的記錄媒體
WO2017056149A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2014003164A (ja) 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム
JP2018125449A (ja) リソグラフィ用テンプレートの製造方法、プログラム及び基板処理装置
CN110937566A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP2005056911A (ja) 基板処理装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190719

R150 Certificate of patent or registration of utility model

Ref document number: 6560704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250