JP2004006700A - 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器 - Google Patents

表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器 Download PDF

Info

Publication number
JP2004006700A
JP2004006700A JP2003063366A JP2003063366A JP2004006700A JP 2004006700 A JP2004006700 A JP 2004006700A JP 2003063366 A JP2003063366 A JP 2003063366A JP 2003063366 A JP2003063366 A JP 2003063366A JP 2004006700 A JP2004006700 A JP 2004006700A
Authority
JP
Japan
Prior art keywords
treatment
substrate
film
liquid
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003063366A
Other languages
English (en)
Inventor
Toshimitsu Hirai
平井 利充
Hironobu Hasei
長谷井 宏宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003063366A priority Critical patent/JP2004006700A/ja
Priority to US10/386,447 priority patent/US6861377B1/en
Priority to TW095133904A priority patent/TW200705118A/zh
Priority to TW092106671A priority patent/TW200307765A/zh
Priority to KR1020030018694A priority patent/KR100550024B1/ko
Priority to CNB031082890A priority patent/CN1261973C/zh
Publication of JP2004006700A publication Critical patent/JP2004006700A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3121Layers comprising organo-silicon compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04Resonant antennas
    • H01Q9/16Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/26Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole with folded element or elements, the folded parts being spaced apart a small fraction of operating wavelength
    • H01Q9/27Spiral antennas

Abstract

【課題】インクジェット法による膜パターンの形成を改善するため、所望の親液性を均一に有する基板を得るための表面処理方法、この表面処理によって得られた表面処理基板、及び膜パターンの形成方法等を提供する。
【解決手段】基板表面に、有機分子からなる自己組織化膜を形成する撥液化処理を行う。その後、紫外光の照射等により、撥液性を緩和し、所望の撥液性とする。
【選択図】 なし

Description

【0001】
【発明の属する技術分野】
本発明は、表面処理方法、表面処理基板及び膜パターンの形成方法等に関する。さらに詳しくは、電極、アンテナ、電子回路、集積回路などの配線に使われる導電膜配線や、シリコン膜パターン等の膜パターンの形成に好適な、所望の親液性を均一に有する基板を得るための表面処理方法、この表面処理によって得られた表面処理基板、及び膜パターンの形成方法等に関する。
【0002】
【従来の技術】
電子回路または集積回路などに使われる配線の製造には、例えばフォトリソグラフィー法が用いられている。このリソグラフィー法は、予め導電膜を塗布した基板上にレジストと呼ばれる感光材を塗布し、回路パターンを照射して現像し、レジストパターンに応じて導電膜をエッチングすることで配線を形成するものである。このリソグラフィー法は真空装置などの大掛かりな設備と複雑な工程を必要とし、また材料使用効率も数%程度でそのほとんどを廃棄せざるを得ず、製造コストが高かった。
【0003】
これに対して、米国特許5132248号では、導電性微粒子を分散させた液体をインクジェット法にて基板に直接パターン塗布し、その後熱処理やレーザー照射を行って導電膜パターンに変換する方法が提案されている。この方法によれば、フォトリソグラフィーが不要となり、プロセスが大幅に簡単なものになると共に、原材料の使用量も少なくてすむというメリットがある。
【0004】
しかしながら、配線として使用するためには、導電性微粒子がある程度重なって厚膜化されて形成されることが必要である。すなわち、導電性微粒子が重なっていないと、導電性微粒子が互いに接触していない部分が断線等の原因となってしまう。また、厚膜化が不十分であると電気抵抗が高くなり、伝導性に劣る配線となってしまう。
【0005】
ところが、導電性微粒子を分散させた液体をインクジェット法にて基板に直接パターン塗布する方法では、導電性微粒子を分散させた液体を用いるため、一定量の液体の吐出で塗布できる導電性微粒子の量には吐出時の粘度等の点から限界がある。一方、一度に多量の液体を吐出しようとすると、配線の形成位置の制御が難しくなると共に、配線の線幅が太くなり電子回路等の集積化の要請に反してしまう。
【0006】
そこで、インクジェット法による導電膜配線を適切に行うために、特開昭59−75205に開示されているように、基板上にバンク(隔壁)を設けて、吐出された液滴の位置を制御する方法が提案されている。バンクを用いると、ある程度まとまった吐出量で吐出しても、基板上に吐出された液滴はバンクとバンクとの間に留まり、線幅30μm程度の配線を1μm程度の位置精度で形成することが可能である。
【0007】
しかしながら、このようなバンクはフォトリソグラフィー法を用いて形成する必要があるため、コスト高につながってしまう。
【0008】
また、予め撥液部と親液部のパターンを形成した基板の親液部に、インクジェット法により選択的に液体材料を吐出することも提案されている。この場合、導電性微粒子を分散させた液体は、親液部に留まり易いため、バンクを形成することなく、位置精度を保って配線を形成することが可能である。
【0009】
しかしながら、この方法ではマスク等を用いた親液部、撥液部のパターン形成の工程が必要であると共に、親液パターン上に正確に塗布するためのアライメントマークを設ける工程も必要となりプロセスが煩雑となる。
【0010】
また、親液部への吐出であるため液滴が濡れ広がり、膜厚の厚い導電膜の形成が困難となる。そこで、膜厚を厚くするために、吐出回数を多くすることも考えられるが、液体に対する撥液部の撥液性を相当に高くしないと、液体を親液部内に収めることが困難となる。さらに、形成される配線の線幅は、基板の親液部の幅に限定される。
【0011】
次に、集積回路、薄膜トランジスタに応用されるシリコン薄膜のパターン形成は、熱CVD法、プラズマCVD法、光CVD法などにより基板全面にアモルファスやポリシリコンの膜を形成した後、フォトリソグラフィーにて不要なシリコン膜部分を除去することによって行われるのが一般的である。
【0012】
しかしこれらのCVD法とフォトリソグラフィーによるシリコン薄膜パターンの形成においては、プロセス面では以下の点で更なる改良が待たれていた。
【0013】
気相反応を用いるため気相でシリコンの粒子が発生するため装置の汚染や異物の発生による生産歩留まりが低い。
【0014】
原料がガス状であるため、表面に凹凸のある基板上には均一膜厚のものが得られにくい。
【0015】
膜の形成速度が遅いため生産性が低い。
【0016】
プラズマCVD法においては複雑で高価な高周波発生装置や真空装置などが必要である。
【0017】
フォトリソグラフィーはプロセスが複雑であり、原料の使用効率も低く、レジストやエッチング液などの大量の廃棄物が発生する。
【0018】
また、材料面では毒性、反応性の高いガス状の水素化ケイ素を用いるため取り扱いに難点があるのみでなく、ガス状であるため密閉状の真空装置が必要である。一般にこれらの装置は大掛かりなもので装置自体が高価であるのみでなく、真空系やプラズマ系に多大のエネルギーを消費するため製品のコスト高に繋がっている。
【0019】
これに対して、あらかじめ撥液部と親液部のパターンを形成した基板上に、有機ケイ素化合物を含有した液体をインクジェット法によって親液部のみに選択的に液体を塗布し、その後の熱処理などによってシリコン膜パターンに変換することによって、簡単な工程で精度よくシリコン膜パターンを形成する方法も提案されている。
【0020】
このように、親液性又は撥液性を一様に調整した基板、又は撥液部と親液部のパターンを形成した基板上に、導電性微粒子や有機ケイ素化合物等の膜形成成分を含有させた液体を液滴として吐出し、膜パターンを形成することが試みられている。
【0021】
この場合、撥液化の方法としては、基板の表面に撥液性の単分子膜、例えば有機分子からなる自己組織化膜を形成する処理や、基板の表面にフッ化重合膜を形成する処理、例えばフルオロカーボン系化合物を反応ガスとするプラズマ処理等が知られている。
【0022】
一方、親液化の方法としては、紫外光を照射する方法や、酸素を反応ガスとするプラズマ処理等が知られている。
【0023】
【発明が解決しようとする課題】
上記の親液性又は撥液性を一様に調整した基板を用いて膜パターンを形成する場合、液体と基板との接触角を、例えば60[deg]に均一に制御する必要がある。また、撥液部と親液部のパターンを形成した基板を用いる場合にも、まず、親液性を一様に調整した基板を用意し、この基板上に親液部のパターンを形成する必要がある。
【0024】
しかしながら、上記の一般的に知られている撥液化処理法では、液体と基板との接触角を70[deg]より小さくすることが困難である。例えば、フッ化アルキルシランの単分子膜をガラス基板上に形成した場合、純水と基板との接触角は110[deg]程度となってしまう。また、例4フッ化メタンを反応ガスとするプラズマ処理をシリコンウエハー上に施した場合、溶剤系顔料インクと基板との接触角は70[deg]程度となってしまう。
【0025】
したがって、例えば60[deg]以下の所望の撥液性を一様に得ることが困難であり、インクジェット法による膜パターンの形成に支障を来していた。
【0026】
本発明は上記事情に鑑みてなされたもので、インクジェット法による膜パターンの形成を改善するため、所望の親液性を均一に有する基板を得るための表面処理方法、この表面処理によって得られた表面処理基板、及び膜パターンの形成方法等を提供することを課題とする。
【0027】
【課題を解決するための手段】
本発明は上記課題を解決するため、基板の表面に撥液化処理を施し、その後に親液化処理を施すことを特徴とする表面処理方法を提供する。
【0028】
本発明によれば、一旦撥液化処理を充分に行い、その後親液化処理によって、先に付与した撥液性を緩和することによって、所望の撥液性を均一に得ることができる。
【0029】
本発明において、前記撥液化処理としては、基板の表面に撥液性の単分子膜を形成する処理を好適に採用できる。撥液性の単分子膜としては有機分子からなる自己組織化膜が好ましい。この場合容易に単分子膜を形成できる。
【0030】
前記撥液化処理としては、基板の表面にフッ化重合膜を形成する処理も好適に採用できる。フッ化重合膜の形成は、フルオロカーボン系化合物を反応ガスとするプラズマ処理によって容易になすことができる。
【0031】
本発明において、前記撥液化処理の後に行う親液化処理としては、紫外光の照射を好適に採用できる。この場合、一旦形成された撥液性の膜を、部分的に、しかも全体的に均一に破壊することができるので、撥液性を緩和し、所望の撥液性を均一に得ることができる。
【0032】
前記撥液化処理の後に行う親液化処理としては、酸素を反応ガスとするプラズマ処理も好適に採用できる。この場合、一旦形成された撥液性の膜を、部分的に、しかも全体的に均一に変質させることができるので、撥液性を緩和し、所望の撥液性を均一に得ることができる。
【0033】
前記撥液化処理の後に行う親液化処理としては、基板をオゾン雰囲気にさらす処理も好適に採用できる。この場合、一旦形成された撥液性の膜を、部分的に、しかも全体的に均一に変質させることができるので、撥液性を緩和し、所望の撥液性を均一に得ることができる。
【0034】
本発明はまた、前記本発明に係る何れかの表面処理方法によって、表面処理を施されたことを特徴とする表面処理基板を提供する。本発明の基板は、所望の撥液性を均一に有しているので、インクジェット法による膜パターンの形成を容易に行うことができる。
【0035】
本発明はまた、膜形成成分を含有した液体からなる液滴を、前記本発明に係る表面処理基板に吐出することを特徴とする膜パターンの形成方法を提供する。本発明によれば、所望の撥液性を均一に有する基板に液滴を吐出することができるので、高品質の膜パターンを形成することができる。
【0036】
本発明は、前記膜形成成分が導電性微粒子を含有する場合に好適に適用できる。本発明によれば、膜厚が厚く電気伝導に有利で、断線や短絡等の不良が生じにくく、しかも微細に形成可能な導電膜配線を形成することができる。
【0037】
この場合、前記膜形成成分を導電膜に変換する熱処理手段又は光処理手段を備えることが好ましい。これにより、導電性微粒子の導電性を発現させて、導電性を有する膜とすることができる。
【0038】
また、本発明の導電膜配線は、上記何れかの発明に係る膜パターンの形成方法によって形成されたことを特徴とする。
【0039】
本発明によれば、膜厚が厚く電気伝導に有利で、断線や短絡等の不良が生じにくく、しかも微細に形成可能な導電膜配線とすることができる。
【0040】
また、本発明の電気光学装置は、上記発明に係る導電膜配線を備えることを特徴とする。本発明の電気光学装置としては、例えば液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等を挙げることができる。
【0041】
また、本発明に係る電子機器は、本発明に係る電気光学装置を備えることを特徴とする。
【0042】
また、本発明の非接触型カード媒体は、上記発明に係る導電膜配線をアンテナ回路として備えることを特徴とする。
【0043】
これらの発明によれば、配線部やアンテナの断線や短絡等の不良が生じにくく、しかも、小型化、薄型化が可能な電気光学装置及びこれを用いた電子機器並びに非接触型カード媒体を提供することができる。
【0044】
【発明の実施の形態】
次に、本発明に係る実施形態について詳細に説明する。
[第1実施形態]
第1実施形態として、本発明の表面処理方法について説明する。本実施形態に係る表面処理は、撥液化処理工程、及び親液化処理工程とから構成される。以下、各工程について説明する。
【0045】
(撥液化処理工程)
撥液化処理の方法の一つとして、基板の表面に、有機分子膜などからなる自己組織化膜を形成する方法が挙げられる。
【0046】
基板表面を処理するための有機分子膜は、一端側に基板に結合可能な官能基を有し、他端側に基板の表面性を撥液性等に改質する(表面エネルギーを制御する)官能基を有すると共に、これらの官能基を結ぶ炭素の直鎖あるいは一部分岐した炭素鎖を備えており、基板に結合して自己組織化して分子膜、例えば単分子膜を形成するものである。
【0047】
自己組織化膜とは基板など下地層等構成原子と反応可能な結合性官能基とそれ以外の直鎖分子とからなり、該直鎖分子の相互作用により極めて高い配向性を有する化合物を、配向させて形成された膜である。この自己組織化膜は、単分子を配向させて形成されているので、極めて膜厚を薄くすることができ、しかも、分子レベルで均一な膜となる。即ち、膜の表面に同じ分子が位置するため、膜の表面に均一でしかも優れた撥液性等を付与することができる。
【0048】
上記の高い配向性を有する化合物として、例えばフルオロアルキルシランを用いた場合には、膜の表面にフルオロアルキル基が位置するように各化合物が配向されて自己組織化膜が形成されるので、膜の表面に均一な撥液性が付与される。
【0049】
このような自己組織化膜を形成する化合物としては、
ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリクロロシラン、
トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリクロロシラン、
トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下「FAS」という)を挙げることができる。使用に際しては、一つの化合物を単独で用いるのも好ましいが、2種以上の化合物を組合せて使用しても、本発明の所期の目的を損なわなければ制限されない。また、本発明においては、前記の自己組織化膜を形成する化合物として、前記FASを用いるのが、基板との密着性及び良好な撥液性を付与する上で好ましい。
【0050】
FASは、一般的に構造式RnSiX(4−n)で表される。ここでnは1以上3以下の整数を表し、Xはメトキシ基、エトキシ基、ハロゲン原子などの加水分解基である。またRはフルオロアルキル基であり、(CF)(CF)x(CHの(ここでxは0以上10以下の整数を、yは0以上4以下の整数を表す)構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでも良いし、異なっていてもよい。Xで表される加水分解基は加水分解によりシラノールを形成して、基板(ガラス、シリコン)等の下地のヒドロキシル基と反応してシロキサン結合で基板と結合する。一方、Rは表面に(CF)等のフルオロ基を有するため、基板等の下地表面を濡れない(表面エネルギーが低い)表面に改質する。
【0051】
有機分子膜などからなる自己組織化膜は、上記の原料化合物と基板とを同一の密閉容器中に入れておき、室温の場合は2〜3日程度の間放置すると基板上に形成される。また、密閉容器全体を100度Cに保持することにより、3時間程度で基板上に形成される。以上に述べたのは、気相からの形成法であるが、液相からも自己組織化膜は形成可能である。例えば、原料化合物を含む溶液中に基板を浸積し、洗浄、乾燥することで基板上に自己組織化膜が得られる。
【0052】
なお、自己組織化膜を形成する前に、基板表面に紫外光を照射したり、溶媒により洗浄したりして、前処理を施すことが望ましい。
【0053】
撥液化処理の他の方法として、常圧又は真空中でプラズマ照射する方法が挙げられる。プラズマ処理に用いるガス種は、基板の表面材質等を考慮して種々選択できる。たとえば、4フッ化メタン、パーフルオロヘキサン、パーフルオロデカン等のフルオロカーボン系ガスを処理ガスとして使用できる。この場合、基板の表面に、撥液性のフッ化重合膜を形成することができる。
【0054】
撥液化処理は、所望の撥液性を有するフィルム、例えば4フッ化エチレン加工されたポリイミドフィルム等を基板表面に貼着することによっても行うことができる。なお、ポリイミドフィルムをそのまま基板として用いてもよい。
【0055】
(親液化処理工程)
前記撥液化処理が終了した段階の基板表面は、通常所望の撥液性よりも高い撥液性を有するので、親液化処理により撥液性を緩和する。
【0056】
親液化処理としては、170〜400nmの紫外光を照射する方法が挙げられる。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に破壊して、撥液性を緩和することができる。
【0057】
この場合、撥液性の緩和の程度は紫外光の照射時間で調整できるが、紫外光の強度、波長、熱処理(加熱)との組み合わせ等によって調整することもできる。この際、マスクを配置して紫外線を照射し、撥液性を低下させる工程も有する。マスクには、パターニング時間を促進するための材料(例えば、金属としてチタン(Ti)を含ませておくことも可能である。このようなマスクを使い撥液性を低下させ、親液化処理することが可能である。
【0058】
親液化処理の他の方法としては、酸素を反応ガスとするプラズマ処理が挙げられる。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に変質させて、撥液性を緩和することができる。
【0059】
親液化処理のさらに他の方法としては、基板をオゾン雰囲気に曝す処理が挙げられる。これにより、一旦形成した撥液性の膜を、部分的に、しかも全体としては均一に変質させて、撥液性を緩和することができる。
【0060】
この場合、撥液性の緩和の程度は、照射出力、距離、時間等によって調整することができる。
【0061】
[第2実施形態]
第2実施形態として、本発明の膜パターン形成方法の一例である配線形成方法について説明する。本実施形態に係る配線形成方法は、表面処理工程と吐出工程と熱処理/光処理工程とから構成される。以下、各工程について説明する。
【0062】
(表面処理工程)
導電膜からなる配線を形成すべき基板としては、Siウエハー、石英ガラス、ガラス、プラスチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものを、導電膜配線を形成すべき基板として用いてもよい。
【0063】
この導電膜配線を形成すべき基板の表面を、導電性微粒子を含有した液体に対する所定の接触角が、所望の値となるように、第1実施形態の方法で表面処理を施す。
【0064】
所望の接触角の値は、後述の吐出工程の具体的方法に応じて適宜選択する。例えば、液滴を、前に吐出した液滴と重ねながら吐出する場合の接触角は、30[deg]以上、60[deg]以下とすることが好ましい。
【0065】
また、一回目の吐出では複数の液滴を互いに接しないように離間して吐出し、2回目以降の吐出によって、その間を埋めていくような吐出方法では、60[deg]以上、好ましくは90[deg]以上110[deg]以下となるように表面処理を施すことが好ましい。なお、この際、ノズル間のばらつき(吐出量のばらつき)による膜厚の差をできるだけ低下させるために、1回目に第1のノズルにより液滴を吐出させ、第2回目の吐出には前記第1のノズルとは異なるノズルにより液滴を吐出することが望ましい。
【0066】
(吐出工程)
配線を形成する場合、吐出工程で吐出する液体は、導電性微粒子を含有する液体である。導電性微粒子を含有する液体としては、導電性微粒子を分散媒に分散させた分散液を用いる。ここで用いられる導電性微粒子は、金、銀、銅、パラジウム、ニッケルの何れかを含有する金属微粒子の他、導電性ポリマーや超電導体の微粒子などが用いられる。
【0067】
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の表面にコーティングするコーティング材としては、例えばキシレン、トルエン等の有機溶剤やクエン酸等が挙げられる。
【0068】
導電性微粒子の粒径は5nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、ノズルの目詰まりが起こりやすく、インクジェット法による吐出が困難になるからである。また、5nmより小さいと、導電性微粒子に対するコーテイング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となるからである。
【0069】
導電性微粒子を含有する液体の分散媒としては、室温での蒸気圧が0.001mmHg以上200mmHg以下(約0.133Pa以上26600Pa以下)であるものが好ましい。蒸気圧が200mmHgより高い場合には、吐出後に分散媒が急激に蒸発してしまい、良好な膜を形成することが困難となるためである。
【0070】
また、分散媒の蒸気圧は0.001mmHg以上50mmHg以下(約0.133Pa以上6650Pa以下)であることがより好ましい。蒸気圧が50mmHgより高い場合には、インクジェット法で液滴を吐出する際に乾燥によるノズル詰まりが起こり易く、安定な吐出が困難となるためである。
【0071】
一方、室温での蒸気圧が0.001mmHgより低い分散媒の場合、乾燥が遅くなり膜中に分散媒が残留しやすくなり、後工程の熱および/または光処理後に良質の導電膜が得られにくい。
【0072】
使用する分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されないが、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、更にプロピレンカーボネート、Y−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を挙げることができる。これらのうち、微粒子の分散性と分散液の安定性、またインクジェット法への適用のし易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、更に好ましい分散媒としては水、炭化水素系化合物を挙げることができる。これらの分散媒は、単独でも、あるいは2種以上の混合物としても使用できる。
【0073】
上記導電性微粒子を分散媒に分散する場合の分散質濃度は1質量%以上80質量%以下であり、所望の導電膜の膜厚に応じて調整することができる。80質量%を超えると凝集をおこしやすくなり、均一な膜が得にくい。
【0074】
上記導電性微粒子の分散液の表面張力は0.02N/m以上0.07N/m以下の範囲に入ることが好ましい。インクジェット法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じ易くなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量、吐出タイミングの制御が困難になるためである。
【0075】
表面張力を調整するため、上記分散液には、基板との接触角を不当に低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加することができる。ノニオン系表面張力調節剤は、液体の基板への濡れ性を良好化し、膜のレベリング性を改良し、塗膜のぶつぶつの発生、ゆず肌の発生などの防止に役立つものである。
【0076】
上記分散液は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでいても差し支えない。
【0077】
上記分散液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。インクジェット法にて吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるためである。
【0078】
本実施形態では、上記分散液の液滴をインクジェットヘッドから吐出して基板上の配線を形成すべき場所に滴下する。このとき、液だまり(バルジ)が生じないように、続けて吐出する液滴の重なり程度を制御する必要がある。また、一回目の吐出では複数の液滴を互いに接しないように離間して吐出し、2回目以降の吐出によって、その間を埋めていくような吐出方法を採用することもできる。
【0079】
なお、この際、ノズル間のばらつき(吐出量のばらつき)による膜厚の差をできるだけ低下させるために、1回目に第1のノズルにより液滴を吐出させ、第2回目の吐出には前記第1のノズルとは異なるノズルにより液滴を吐出することが望ましい。
【0080】
液滴を吐出した後、分散媒の除去を行うため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Wを加熱する通常のホットプレート、電気炉などによる処理の他、ランプアニールによって行なうこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。
【0081】
(熱処理/光処理工程)
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング材がコーティングされている場合には、このコーティング材も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
【0082】
熱処理及び/又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行なうこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング材の有無や量、基材の耐熱温度などを考慮して適宜決定される。
【0083】
たとえば、有機物からなるコーティング材を除去するためには、約300℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上100℃以下で行なうことが好ましい。
【0084】
熱処理及び/又は光処理は通常のホットプレート、電気炉などによる処理の他、ランプアニールによって行なうこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。
【0085】
以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電膜に変換される。
【0086】
本実施形態により形成される導電膜は、撥液性が適切に調整された基板を用いるので、バルジを生じさせることなく細線化、厚膜化を達成することができる。
【0087】
したがって、本実施形態によれば、膜厚が厚く電気伝導に有利で、断線や短絡等の不良が生じにくく、しかも微細に形成可能な導電膜配線を形成することができる。
[第3実施形態]
第3実施形態として、本発明の膜パターン形成方法の一例であるシリコン膜パターン形成方法について説明する。本実施形態に係るシリコン膜パターン形成方法は、表面処理工程と吐出工程と熱処理/光処理工程とから構成される。以下、各工程について説明する。
【0088】
(表面処理工程)
シリコン薄膜パターンを形成すべき基板としては、Siウエハー、石英ガラス、ガラス、プラスチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものをシリコン薄膜パターンを形成すべき基板として用いてもよい。
【0089】
このシリコン薄膜パターンを形成すべき基板の表面を、有機ケイ素化合物を含有した液体に対する所定の接触角が、所望の値となるように、第1実施形態の方法で表面処理を施す。
【0090】
所望の接触角の値は、後述の吐出工程の具体的方法に応じて適宜選択する。例えば、液滴を、前に吐出した液滴と重ねながら吐出する場合の接触角は、30[deg]以上、60[deg]以下とすることが好ましい。また、一回目の吐出では複数の液滴を互いに接しないように離間して吐出し、2回目以降の吐出によって、その間を埋めていくような吐出方法では、60[deg]以上、好ましくは90[deg]以上110[deg]以下となるように表面処理を施すことが好ましい。
【0091】
(吐出工程)
シリコン薄膜パターンを形成する場合、吐出工程で吐出する液体は、有機ケイ素化合物を含有する液体である。有機ケイ素化合物を含有する液体としては、有機ケイ素化合物を溶媒に溶解させた溶液を用いる。ここで用いられる有機ケイ素化合物は、一般式Si(ここで、Xは水素原子および/またはハロゲン原子を表し、nは3以上の整数を表し、mはnまたは2n−2または2nまはた2n+2の整数を表す)で表される環系を有するシラン化合物であることを特徴とする。
【0092】
ここでnは3以上であるが、熱力学的安定性、溶解性、精製の容易性などの点でnは5〜20程度、特に5あるいは6の環状シラン化合物が好ましい。5より小さい場合にはシラン化合物自体が環による歪みにより不安定になるため取り扱いに難点が生じる。またnが20より大きい場合にはシラン化合物の凝集力に起因する溶解性の低下が認められ使用する溶媒の選択が狭まる。
【0093】
また、本発明に使用するシラン化合物の一般式Si中のXは水素原子および/またはハロゲン原子である。これらのシラン化合物はシリコン膜への前駆体化合物であるため、熱処理および/または光処理で最終的にはアモルファス或いは多結晶状シリコンにする必要があり、ケイ素−水素結合、ケイ素−ハロゲン結合は上記の処理で開裂し新たにケイ素−ケイ素結合が生じ最終的にシリコンへと変化されるものである。ハロゲン原子としては、通常フッ素原子、塩素原子、臭素原子、沃素原子であり、上記結合開裂の点で塩素、臭素が好ましい。Xは水素原子単独またはハロゲン原子単独でもよいし、水素原子とハロゲン原子の総和がmとなるような部分ハロゲン化シラン化合物でもよい。
【0094】
さらに、これらのシラン化合物は必要に応じてホウ素やリンなどの第三族あるいは第五族の元素で変性した化合物を使用することもできる。変性シラン化合物の具体例としては、炭素原子を含まないものが好ましく、一般式Si(ここで、Xは水素原子および/またはハロゲン原子を表し、Yはホウ素原子またはリン原子を表し、aは3以上の整数を表し、bはa以上で2a+c+2以下の整数を表し、cは1以上でa以下の整数を表す)で表される変性シラン化合物が挙げられる。ここで、熱力学的安定性、溶解性、精製の容易性などの点でaとcの和が5〜20程度、特に5あるいは6の変性シラン化合物が好ましい。a+cが5より小さい場合には変性シラン化合物自体が環による歪みにより不安定になるため取り扱いに難点が生じる。またa+cが20より大きい場合には変性シラン化合物の凝集力に起因する溶解性の低下が認められ使用する溶媒の選択が狭まる。
【0095】
また、上記変性シラン化合物の一般式Si中のXは、上記のSiで表される無変性のシラン化合物の一般式中におけるXと同様に水素原子および/またはハロゲン原子であり、通常フッ素原子、塩素原子、臭素原子、沃素原子であり、上記結合開裂の点で塩素、臭素が好ましい。Xは水素原子単独またはハロゲン原子単独でもよいし、水素原子とハロゲン原子の総和がbとなるような部分ハロゲン化シラン化合物でもよい。
【0096】
有機ケイ素化合物を含有する液体の溶媒としては、室温での蒸気圧が0.001mmHg以上200mmHg以下(約0.133Pa以上26600Pa以下)であるものが好ましい。蒸気圧が200mmHgより高い場合には、吐出後に溶媒が急激に蒸発してしまい、良好な膜を形成することが困難となるためである。
【0097】
また、溶媒の蒸気圧は0.001mmHg以上50mmHg以下(約0.133Pa以上6650Pa以下)であることがより好ましい。蒸気圧が50mmHgより高い場合には、インクジェット法で液滴を吐出する際に乾燥によるノズル詰まりが起こり易く、安定な吐出が困難となるためである。
【0098】
一方、室温での蒸気圧が0.001mmHgより低い溶媒の場合、乾燥が遅くなり膜中に溶媒が残留しやすくなり、後工程の熱および/または光処理後に良質の導電膜が得られにくい。
【0099】
使用する溶媒としては、上記の有機ケイ素化合物を溶解できるものであれば特に限定されないが、n−ヘプタン、n−オクタン、デカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロへキシルベンゼンなどの炭化水素系溶媒の他、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系溶、さらにプロピレンカーボネート、Y−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性溶媒を挙げることができる。
【0100】
これらの内、有機ケイ素化合物の溶解性と該溶液の安定性の点で炭化水素系溶媒、エーテル系溶媒が好ましく、さらに好ましい溶媒としては炭化水素系溶媒を挙げることができる。これらの溶媒は、単独でも、或いは2種以上の混合物としても使用できる。
【0101】
上記有機ケイ素化合物を溶媒に溶解する場合の溶解質濃度は1質量%以上80質量%以下であり、所望のシリコン膜厚に応じて調整することができる。80質量%を超えると凝集をおこしやすくなり、均一な膜が得にくい。
【0102】
上記有機ケイ素化合物の溶液の表面張力は0.02N/m以上0.07N/m以下の範囲に入ることが好ましい。インクジェット法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じ易くなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量、吐出タイミングの制御が困難になるためである。
【0103】
表面張力を調整するため、上記溶液には、基板との接触角を不当に低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加することができる。ノニオン系表面張力調節剤は、液体の基板への濡れ性を良好化し、膜のレベリング性を改良し、塗膜のぶつぶつの発生、ゆず肌の発生などの防止に役立つものである。
【0104】
上記溶液には、必要に応じて、アルコール、エーテル、ケトン等の有機化合物等を含んでいても差し支えない。
【0105】
上記溶液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。インクジェット法にて吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるためである。
【0106】
本実施形態では、上記溶液の液滴をインクジェットヘッドから吐出して基板上の配線を形成すべき場所に滴下する。このとき、液だまり(バルジ)が生じないように、続けて吐出する液滴の重なり程度を制御する必要がある。また、一回目の吐出では複数の液滴を互いに接しないように離間して吐出し、2回目以降の吐出によって、その間を埋めていくような吐出方法を採用することもできる。
【0107】
液滴を吐出した後、溶媒の除去を行うため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Wを加熱する通常のホットプレート、電気炉などによる処理の他、ランプアニールによって行なうこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。
【0108】
(熱処理/光処理工程)
吐出工程後の溶液は、溶媒を除去すると共に有機ケイ素化合物をアモルファスあるいは多結晶シリコンに変換する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
【0109】
熱処理及び/又は光処理は、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行なうこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング材の有無や量、基材の耐熱温度などを考慮して適宜決定される。
【0110】
通常アルゴン雰囲気中あるいは水素を含有したアルゴン中で100〜800℃程度で、好ましくは200〜600℃程度で、さらに好ましくは300℃〜500℃程度で処理され、一般に到達温度が約550℃以下の温度ではアモルファス状、それ以上の温度では多結晶状のシリコン膜が得られる。到達温度が300℃未満の場合は、有機ケイ素化合物の熱分解が十分に進行せず、十分な厚さのシリコン膜を形成できない場合がある。多結晶状のシリコン膜を得たい場合は、上記で得られたアモルファス状シリコン膜のレーザーアニールによって多結晶シリコン膜に変換することができる。上記レーザーアニールを行う場合の雰囲気も、ヘリウム、アルゴンなどの不活性ガス、もしくはそれらに水素などの還元性ガスを混入したものが好ましい。
【0111】
熱処理及び/又は光処理は通常のホットプレート、電気炉などによる処理の他、ランプアニールによって行なうこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。
【0112】
以上の工程により吐出工程後の溶液はアモルファスあるいは多結晶のシリコン膜に変換される。
【0113】
本実施形態により形成されるシリコン膜パターンは、撥液性が適切に調整された基板を用いるので、バルジを生じさせることなく細線化、厚膜化を達成することができる。
【0114】
したがって、本実施形態によれば、所望の膜厚で、しかも微細なパターン形成が可能となる。
【0115】
[第4実施形態]
第4実施形態として、本発明の電気光学装置の一例である液晶装置について説明する。図1は、本実施形態に係る液晶装置の第1基板上の信号電極等の平面レイアウトを示すものである。本実施形態に係る液晶装置は、この第1基板と、走査電極等が設けられた第2基板(図示せず)と、第1基板と第2基板との間に封入された液晶(図示せず)とから概略構成されている。
【0116】
図1に示すように、第1基板300上の画素領域303には、複数の信号電極310...が多重マトリクス状に設けられている。特に各信号電極310...は、各画素に対応して設けられた複数の画素電極部分310a...とこれらを多重マトリクス状に接続する信号配線部分310b...とから構成されており、Y方向に伸延している。
【0117】
また、符号350は1チップ構造の液晶駆動回路で、この液晶駆動回路350と信号配線部分310b...の一端側(図中下側)とが第1引き回し配線331...を介して接続されている。
【0118】
また、符号340...は上下導通端子で、この上下導通端子340...と、図示しない第2基板上に設けられた端子とが上下導通材341...によって接続されている。また、上下導通端子340...と液晶駆動回路350とが第2引き回し配線332...を介して接続されている。
【0119】
本実施形態では、上記第1基板300上に設けられた信号配線部分310b...、第1引き回し配線331...、第2引き回し配線332...が、各々第2実施形態に係る配線形成方法によって形成されている。
【0120】
本実施形態の液晶装置によれば、上記各配線類の断線や短絡等の不良が生じにくく、しかも、小型化、薄型化が可能な液晶装置とすることができる。
【0121】
なお、一方の基板にTFD(Thin Film diode)からなるスイッチング素子が形成された場合、他方の基板にはストライプ上の電極が形成される。この際、ストライプ上の電極(対向電極)を上記配線形成方法を用いて形成することも可能である。
【0122】
また、一方の基板に薄膜トランジスタからなるスイッチング素子が形成された場合、他方の基板には対向電極として基板のほぼ全面に電極が形成される形態をとる。このような構造においても、対向電極(全面電極)をインクジェット法により形成することが可能である。
【0123】
このようにスイッチング素子が形成される場合、対向側の基板には電極が形成される。この際、▲1▼対向基板に撥液化処理を施す工程、▲2▼撥液性を低下させる工程(または、親液化する工程)、▲3▼インクジェット法により金属材料を塗布し電極を形成する工程、を少なくとも用いることにより対向基板に電極を形成することができる。
【0124】
ここでは、液晶装置として電極の例を示したが、薄膜トランジスタが形成された液晶装置にもこのプロセスを適用することができる。
【0125】
すなわち、前述のプロセスと同様に、基板に撥液化処理を施し、その後、親液化処理を施す。その後、金属材料と塗布する工程により電極を形成することができる。この際、電極にあたる部分を、例えば薄膜トランジスタ(TFT)のゲート電極を形成する工程とすることにより、このプロセスを適用することが可能となる。
【0126】
具体的には、TFTを構成するゲート電極、及びゲート配線をインクジェットプロセスにより形成する。ゲート電極を形成した後、絶縁膜を介して、ソース領域、ゲート領域等を形成し、薄膜トランジスタを形成することができる。
【0127】
TFTを構成するゲート電極と、前記ゲート電極に電気的に接続するゲート配線をインクジェットプロセスにより同時に形成することができるため、プロセスも簡略化できる。また、このプロセスはボトムゲートに特に有効であり、基板のゲート電極が形成される領域、及びゲート配線が形成される領域に相当する領域を予め掘り、くぼみとして形成することも可能である。前述のような親液処理、撥液処理を組み合わせることにより、より精細なパターン(電極パターン)を形成することができる。
【0128】
また、前述の例では液晶装置を例示したが、液晶装置以外にも、有機EL素子が形成された有機EL装置にも適用できる。
【0129】
具体的には、前述で記載した薄膜トランジスタが形成された基板と同様の構造、プロセスを有機EL装置にも適用することができる。
【0130】
[第5実施形態]
第5実施形態として、本発明の電気光学装置の一例であるプラズマ型表示装置について説明する。図2は本実施形態のプラズマ型表示装置500の分解斜視図を示す。
【0131】
この実施形態のプラズマ型表示装置500は、互いに対向して配置されたガラス基板501とガラス基板502と、これらの間に形成された放電表示部510とから概略構成される。
【0132】
放電表示部510は、複数の放電室516が集合されてなり、複数の放電室516のうち、赤色放電室516(R)、緑色放電室516(G)、青色放電室516(B)の3つの放電室516が対になって1画素を構成するように配置されている。
【0133】
前記(ガラス)基板501の上面には所定の間隔でストライプ状にアドレス電極511が形成され、それらアドレス電極511と基板501の上面とを覆うように誘電体層519が形成され、更に誘電体層519上においてアドレス電極511、511間に位置して各アドレス電極511に沿うように隔壁515が形成されている。なお、隔壁515においてはその長手方向の所定位置においてアドレス電極511と直交する方向にも所定の間隔で仕切られており(図示略)、基本的にはアドレス電極511の幅方向左右両側に隣接する隔壁と、アドレス電極511と直交する方向に延設された隔壁により仕切られる長方形状の領域が形成され、これら長方形状の領域に対応するように放電室516が形成され、これら長方形状の領域が3つ対になって1画素が構成される。また、隔壁515で区画される長方形状の領域の内側には蛍光体517が配置されている。蛍光体517は、赤、緑、青の何れかの蛍光を発光するもので、赤色放電室516(R)の底部には赤色蛍光体517(R)が、緑色放電室516(G)の底部には緑色蛍光体517(G)が、青色放電室516(B)の底部には青色蛍光体517(B)が各々配置されている。
【0134】
次に、前記ガラス基板502側には、先のアドレス電極511と直交する方向に複数の表示電極512がストライプ状に所定の間隔で形成され、これらを覆って誘電体層513が形成され、更にMgOなどからなる保護膜514が形成されている。
【0135】
そして、前記基板501とガラス基板502の基板2が、前記アドレス電極511...と表示電極512...を互いに直交させるように対向させて相互に貼り合わされ、基板501と隔壁515とガラス基板502側に形成されている保護膜514とで囲まれる空間部分を排気して希ガスを封入することで放電室516が形成されている。なお、ガラス基板502側に形成される表示電極512は各放電室516に対して2本ずつ配置されるように形成されている。
【0136】
上記アドレス電極511と表示電極512は図示略の交流電源に接続され、各電極に通電することで必要な位置の放電表示部510において蛍光体517を励起発光させて、カラー表示ができるようになっている。
【0137】
本実施形態では、上記アドレス電極511と表示電極512が、各々第2実施形態に係る配線形成方法によって形成されている。
【0138】
本実施形態の液晶装置によれば、上記各電極の断線や短絡等の不良が生じにくく、しかも、小型化、薄型化が可能なプラズマ型表示装置とすることができる。
【0139】
[第6実施形態]
第6実施形態として、本発明の電子機器の具体例について説明する。
【0140】
図3(a)は、携帯電話の一例を示した斜視図である。図3(a)において、600は携帯電話本体を示し、601は第4実施形態の液晶装置を備えた液晶表示部を示している。
【0141】
図3(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図3(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は第4実施形態の液晶装置(または有機EL装置)を備えた液晶表示部を示している。
【0142】
図3(c)は、腕時計型電子機器の一例を示した斜視図である。図11(c)において、800は時計本体を示し、801は第4実施形態の液晶装置を備えた液晶表示部を示している。
【0143】
図3(a)〜(c)に示す電子機器は、上記実施形態の液晶装置(または有機EL装置)を備えたものであるので、配線類の断線や短絡等の不良が生じにくく、しかも、小型化、薄型化が可能となる。
【0144】
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
【0145】
[第7実施形態]
第5実施形態として、本発明の非接触型カード媒体の実施形態について説明する。本実施形態に係る非接触型カード媒体は図4に示すように、本実施形態に係る非接触型カード媒体400は、カード基体402とカードカバー418から成る筐体内に、半導体集積回路チップ408とアンテナ回路412を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
【0146】
本実施形態では、上記アンテナ回路412が、第2実施形態に係る配線形成方法によって形成されている。
【0147】
本実施形態の非接触型カード媒体によれば、上記アンテナ回路412の断線や短絡等の不良が生じにくく、しかも、小型化、薄型化が可能な非接触型カード媒体とすることができる。
【0148】
【実施例】
[実施例1]
ガラス基板上にITO(Indium Tin Oxide)層を形成した基板表面に対して前処理を施した後、撥液化処理を行い、次いで、親液化処理を行った。
【0149】
前処理は、基板表面への紫外光の照射及び溶媒による洗浄により行った。
【0150】
撥液化処理は、FASの単分子膜を形成することによって行った。具体的には、自己組織化膜を形成する化合物として、ヘプタデカフルオロ−1、1、2、2テトラヒドロデシルトリエトキシシランを用い、この化合物と基板とを同一の密閉容器中に入れておき、120℃で、2時間の間放置することにより行った。
【0151】
親液化処理は、波長254nmの紫外光の照射により行った。この紫外光の照射は、照射時間を種々変更して行った。
【0152】
上記のように、紫外光の照射時間が異なる基板の撥液性を、純水に対する接触角として調べた。結果を表1に示す。
Figure 2004006700
[実施例2]
ガラス基板表面に対して前処理を施した後、撥液化処理を行い、次いで、親液化処理を行った。
【0153】
前処理は、基板表面への紫外光の照射及び溶媒による洗浄により行った。
【0154】
撥液化処理は、FASの単分子膜を形成することによって行った。具体的には、自己組織化膜を形成する化合物として、ヘプタデカフルオロ−1、1、2、2テトラヒドロデシルトリエトキシシランを用い、この化合物と基板とを同一の密閉容器中に入れておき、120℃で、2時間の間放置することにより行った。
【0155】
親液化処理は、波長254nmの紫外光の照射により行った。この紫外光の照射は、照射時間を種々変更して行った。
【0156】
上記のように、紫外光の照射時間が異なる基板の撥液性を、純水に対する接触角として調べた。結果を表2に示す。
Figure 2004006700
[実施例3]
シリコンウエハー基板表面に対して前処理を施した後、撥液化処理を行い、次いで、親液化処理を行った。
【0157】
前処理は、紫外光の照射により行った。
【0158】
撥液化処理は、フッ化重合膜を形成することによって行った。具体的には、反応ガスとして4フッ化メタン、アルゴン、及びC18を混合したガスを用いた。そして、ガス流量440sccm、プラズマパワー1.6kW、基板温度60℃、処理時間30分で処理した。
【0159】
親液化処理は、波長254nmの紫外光の照射により行った。この紫外光の照射は、照射時間を種々変更して行った。
【0160】
上記のように、紫外光の照射時間が異なる基板の撥液性を、溶剤系顔料インクに対する接触角として調べた。結果を表3に示す。
Figure 2004006700
【0161】
【発明の効果】
以上説明したように、本発明の表面処理方法によれば、撥液化処理の後に親液化処理を行うので、所望の親液性を均一に有する基板を得ることができる。
【0162】
したがって、本発明の表面処理方法によって処理した基板を用いれば、所望の膜パターンを精度良く形成することが可能となり、導電膜配線等の形成に好適である。
【0163】
また、発明によれば、配線部やアンテナの断線や短絡等の不良が生じにくく、しかも、小型化、薄型化が可能な電気光学装置、及びこれを用いた電子機器、並びに非接触型カード媒体を提供することができる。
【図面の簡単な説明】
【図1】第4実施形態に係る液晶装置の第1基板上の平面図である。
【図2】第5実施形態に係るプラズマ型表示装置の分解斜視図である。
【図3】第6実施形態に係る電子機器で(a)は、第4実施形態の液晶表示装置を備えた携帯電話の一例を示す図、(b)は、第4実施形態の液晶表示装置を備えた携帯型情報処理装置の一例を示す図、(c)は、第4実施形態の液晶表示装置を備えた腕時計型電子機器の一例を示す図である。
【図4】第7実施形態に係る非接触型カード媒体の分解斜視図である。
【符号の説明】
310b  信号配線部分
331   第1引き回し配線
332   第2引き回し配線
511   アドレス電極
512   表示電極
412   アンテナ回路

Claims (17)

  1. 基板の表面に撥液化処理を施し、その後に親液化処理を施すことを特徴とする表面処理方法。
  2. 前記撥液化処理が、基板の表面に撥液性の単分子膜を形成する処理であることを特徴とする請求項1に記載の表面処理方法。
  3. 前記撥液性の単分子膜が、有機分子からなる自己組織化膜であることを特徴とする請求項2に記載の表面処理方法。
  4. 前記撥液化処理が、基板の表面にフッ化重合膜を形成する処理であることを特徴とする請求項1に記載の表面処理方法。
  5. 前記フッ化重合膜が、フルオロカーボン系化合物を反応ガスとするプラズマ処理によって形成されることを特徴とする請求項4に記載の表面処理方法。
  6. 前記親液化処理が、紫外光の照射によることを特徴とする請求項1から請求項5の何れかに記載の表面処理方法。
  7. 前記親液化処理が、酸素を反応ガスとするプラズマ処理によることを特徴とする請求項1から請求項5の何れかに記載の表面処理方法。
  8. 前記親液化処理が、基板をオゾン雰囲気にさらす処理であることを特徴とする請求項1から請求項5の何れかに記載の表面処理方法。
  9. 前記請求項1から請求項8の何れかに記載の表面処理方法によって、表面処理を施されたことを特徴とする表面処理基板。
  10. 基板の表面に撥液化処理を施し、前記撥液化処理された領域の一部を親液化処理を施し、膜形成成分を含有した液体からなる液滴を、表面処理された前記基板に吐出し膜パターンを形成することを特徴とする膜パターンの形成方法。
  11. 基板の表面に撥液化処理を施し、前記撥液化処理された領域の一部を親液化処理を施し、金属配線形成成分を含有した液体からなる液滴を表面処理された前記基板に吐出し金属配線パターンを形成することを特徴とする金属配線パターンの形成方法。
  12. 請求項11に記載の金属配線パターンの形成方法により形成された導電膜配線。
  13. 請求項12に記載された導電膜配線を備えることを特徴とする電気光学装置。
  14. 基板に電極が形成されてなる電気光学装置の製造方法であって、
    前記基板の表面に撥液化処理を施す工程と、
    前記撥液化処理された領域の一部を親液化処理を施す工程と、
    金属配線形成成分を含有した液体からなる液滴を表面処理された前記基板に吐出し電極を形成する工程と、
    を少なくとも有することを特徴とする電気光学装置の製造方法。
  15. 基板に薄膜トランジスタが形成されてなる電気光学装置の製造方法であって、
    前記基板の表面に撥液化処理を施す工程と、
    前記撥液化処理された領域の一部を親液化処理を施す工程と、
    金属配線形成成分を含有した液体からなる液滴を表面処理された前記基板に吐出し前記薄膜トランジスタを構成する電極を形成する工程と、
    を少なくとも有することを特徴とする電気光学装置の製造方法。
  16. 請求項14または15のいずれかに記載された電気光学装置を備えることを特徴とする電子機器。
  17. 請求項12に記載された導電膜配線をアンテナ回路として備えることを特徴とする非接触型カード媒体。
JP2003063366A 2002-03-27 2003-03-10 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器 Pending JP2004006700A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003063366A JP2004006700A (ja) 2002-03-27 2003-03-10 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
US10/386,447 US6861377B1 (en) 2002-03-27 2003-03-13 Surface treatment method, surface-treated substrate, method for forming film pattern, method for making electro-optical device, electro-optical device, and electronic apparatus
TW095133904A TW200705118A (en) 2002-03-27 2003-03-25 Surface treating method and film pattern forming method
TW092106671A TW200307765A (en) 2002-03-27 2003-03-25 Surface treatment method, surface treatment substrate, method for forming film pattern, method for producing photoelectric device, photoelectric device, electronic machine
KR1020030018694A KR100550024B1 (ko) 2002-03-27 2003-03-26 표면 처리 방법, 표면 처리 기판, 막패턴의 형성 방법,전기 광학 장치의 제조 방법, 전기 광학 장치, 및 전자 기기
CNB031082890A CN1261973C (zh) 2002-03-27 2003-03-27 表面处理方法及膜图案的形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002089810 2002-03-27
JP2003063366A JP2004006700A (ja) 2002-03-27 2003-03-10 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器

Publications (1)

Publication Number Publication Date
JP2004006700A true JP2004006700A (ja) 2004-01-08

Family

ID=29552247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003063366A Pending JP2004006700A (ja) 2002-03-27 2003-03-10 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器

Country Status (5)

Country Link
US (1) US6861377B1 (ja)
JP (1) JP2004006700A (ja)
KR (1) KR100550024B1 (ja)
CN (1) CN1261973C (ja)
TW (2) TW200705118A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP2005303283A (ja) * 2004-03-19 2005-10-27 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
WO2005122279A1 (en) * 2004-06-14 2005-12-22 Canon Kabushiki Kaisha Field effect transistor and production process thereof
WO2006014600A1 (en) * 2004-08-04 2006-02-09 Hewlett-Packard Development Company, L.P. A method to form an interconnect
EP1652590A1 (en) * 2004-11-01 2006-05-03 Seiko Epson Corporation substrate comprising a thin film pattern, method for coating a device with a thin film pattern, electro-optic device, and electronic apparatus
JP2006245544A (ja) * 2005-01-28 2006-09-14 Semiconductor Energy Lab Co Ltd パターン付基板及びその形成方法、並びに半導体装置及びその作製方法
EP1717033A2 (en) 2005-04-28 2006-11-02 Ricoh Company, Ltd. Electric component, method of forming conductive pattern, and inkjet head
JP2009296000A (ja) * 2004-01-16 2009-12-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2010013478A1 (ja) * 2008-08-01 2010-02-04 パナソニック株式会社 プラズマディスプレイパネルの製造方法
KR20110016823A (ko) 2009-08-12 2011-02-18 칫소가부시키가이샤 표면 처리제
US7915058B2 (en) 2005-01-28 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
US7939132B2 (en) * 2005-02-01 2011-05-10 Seiko Epson Corporation Film pattern forming method for forming a margin band and filling the margin band
KR101192973B1 (ko) * 2004-03-19 2012-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 패턴 형성 방법, 박막 트랜지스터, 표시 장치 및 그 제조 방법과, 텔레비전 장치
JP2013213157A (ja) * 2012-04-03 2013-10-17 Jnc Corp 樹脂組成物および該樹脂組成物からなる樹脂膜

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311958A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 表面処理方法、表面処理装置、表面処理基板及び電気光学装置並びに電子機器
TWI275333B (en) 2003-12-05 2007-03-01 Ind Tech Res Inst Method for forming metal wire by microdispensing
CN100428871C (zh) * 2003-12-19 2008-10-22 财团法人工业技术研究院 以喷墨法形成金属导线图案的方法
JP2005268202A (ja) * 2004-02-16 2005-09-29 Seiko Epson Corp 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
US7572718B2 (en) * 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4399337B2 (ja) * 2004-09-13 2010-01-13 株式会社フューチャービジョン 平面パターンを有する基板およびそれを用いた表示装置
JP3992038B2 (ja) * 2004-11-16 2007-10-17 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2008524222A (ja) * 2004-12-17 2008-07-10 バイオノボ・インコーポレーテッド Morusalbaのエストロゲン様抽出物およびその使用
JP4151652B2 (ja) * 2005-01-11 2008-09-17 セイコーエプソン株式会社 識別コード描画方法
WO2006076610A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
CN100439986C (zh) * 2005-02-23 2008-12-03 精工爱普生株式会社 膜图案的形成方法和器件的制法、电光学装置和电子仪器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4556838B2 (ja) * 2005-05-13 2010-10-06 セイコーエプソン株式会社 バンクの形成方法および膜パターンの形成方法
JP4200983B2 (ja) * 2005-05-24 2008-12-24 セイコーエプソン株式会社 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器
KR100763348B1 (ko) * 2006-04-11 2007-10-04 삼성전기주식회사 기판의 전처리 방법
CN101842856B (zh) * 2007-08-31 2013-10-09 埃托特克德国有限公司 处理表面以促进感兴趣的分子结合的方法、由其形成的涂层和器件
US9028656B2 (en) 2008-05-30 2015-05-12 Colorado State University Research Foundation Liquid-gas interface plasma device
US8994270B2 (en) * 2008-05-30 2015-03-31 Colorado State University Research Foundation System and methods for plasma application
JP2011522381A (ja) 2008-05-30 2011-07-28 コロラド ステート ユニバーシティ リサーチ ファンデーション プラズマに基づく化学源装置およびその使用方法
US9272359B2 (en) 2008-05-30 2016-03-01 Colorado State University Research Foundation Liquid-gas interface plasma device
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
US8222822B2 (en) 2009-10-27 2012-07-17 Tyco Healthcare Group Lp Inductively-coupled plasma device
US8834462B2 (en) 2010-06-01 2014-09-16 Covidien Lp System and method for sensing tissue characteristics
US9532826B2 (en) 2013-03-06 2017-01-03 Covidien Lp System and method for sinus surgery
US9555145B2 (en) 2013-03-13 2017-01-31 Covidien Lp System and method for biofilm remediation
CN104023478A (zh) * 2014-06-27 2014-09-03 厦门大学 一种基于气流喷印的柔性电路制备方法
CN104659287B (zh) * 2015-03-12 2017-05-31 京东方科技集团股份有限公司 像素界定层及制备方法、显示基板及制备方法、显示装置
JP6560704B2 (ja) * 2017-03-14 2019-08-14 株式会社Kokusai Electric 半導体装置の製造方法および基板処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL146613B (nl) * 1968-02-26 1975-07-15 Canon Kk Elektrofotografische kopieerwerkwijze waarbij wordt ontwikkeld met een waterige vloeistof, alsmede met deze werkwijze verkregen fotografische afdruk.
JPS5975205A (ja) 1982-10-25 1984-04-27 Seiko Epson Corp カラ−フイルタの製造方法
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
JP2888741B2 (ja) * 1993-09-27 1999-05-10 日本ペイント株式会社 薄膜パターン形成法
JP3234748B2 (ja) * 1995-07-14 2001-12-04 キヤノン株式会社 基板の選択的撥水処理方法、遮光部材形成基板及びこの遮光部材形成基板を用いたカラ−フィルタ−基板の製造方法
US6540335B2 (en) * 1997-12-05 2003-04-01 Canon Kabushiki Kaisha Ink jet print head and ink jet printing device mounting this head
JP3328297B2 (ja) * 1998-03-17 2002-09-24 セイコーエプソン株式会社 表示装置の製造方法
CA2237744A1 (en) * 1998-05-14 1999-11-14 Robert Ross Hudgins Catalyst and process for oxidation of sulphur dioxide
US6734029B2 (en) * 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
JP3843706B2 (ja) 2000-07-04 2006-11-08 セイコーエプソン株式会社 微細構造体の製造方法
US20030003748A1 (en) * 2001-05-24 2003-01-02 Anisul Khan Method of eliminating notching when anisotropically etching small linewidth openings in silicon on insulator
JP4039035B2 (ja) * 2001-10-31 2008-01-30 セイコーエプソン株式会社 線パターンの形成方法、線パターン、電気光学装置、電子機器、非接触型カード媒体
JP4126996B2 (ja) * 2002-03-13 2008-07-30 セイコーエプソン株式会社 デバイスの製造方法及びデバイス製造装置
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8293457B2 (en) 2004-01-16 2012-10-23 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
JP2009296000A (ja) * 2004-01-16 2009-12-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8624252B2 (en) 2004-01-16 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and el television
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP2005303283A (ja) * 2004-03-19 2005-10-27 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
KR101192973B1 (ko) * 2004-03-19 2012-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 패턴 형성 방법, 박막 트랜지스터, 표시 장치 및 그 제조 방법과, 텔레비전 장치
JP2005354012A (ja) * 2004-06-14 2005-12-22 Canon Inc 電界効果型トランジスタおよびその製造方法
US7605392B2 (en) 2004-06-14 2009-10-20 Canon Kabushiki Kaisha Field effect transistor and production process thereof
WO2005122279A1 (en) * 2004-06-14 2005-12-22 Canon Kabushiki Kaisha Field effect transistor and production process thereof
US7135405B2 (en) 2004-08-04 2006-11-14 Hewlett-Packard Development Company, L.P. Method to form an interconnect
WO2006014600A1 (en) * 2004-08-04 2006-02-09 Hewlett-Packard Development Company, L.P. A method to form an interconnect
EP1652590A1 (en) * 2004-11-01 2006-05-03 Seiko Epson Corporation substrate comprising a thin film pattern, method for coating a device with a thin film pattern, electro-optic device, and electronic apparatus
CN100388107C (zh) * 2004-11-01 2008-05-14 精工爱普生株式会社 薄膜图案基板、器件的制造方法、电光学装置及电子设备
US7476559B2 (en) 2004-11-01 2009-01-13 Seiko Epson Corporation Thin film pattern substrate, method for manufacturing device, electro-optic device, and electronic apparatus
JP2006245544A (ja) * 2005-01-28 2006-09-14 Semiconductor Energy Lab Co Ltd パターン付基板及びその形成方法、並びに半導体装置及びその作製方法
US7915058B2 (en) 2005-01-28 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
JP2012004570A (ja) * 2005-01-28 2012-01-05 Semiconductor Energy Lab Co Ltd パターン付基板の作製方法、及び半導体装置の作製方法
KR101236236B1 (ko) 2005-01-28 2013-02-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 패턴을 갖는 기판 및 이를 제조하는 방법, 반도체 장치 및이를 제조하는 방법
US7939132B2 (en) * 2005-02-01 2011-05-10 Seiko Epson Corporation Film pattern forming method for forming a margin band and filling the margin band
US7748114B2 (en) 2005-04-28 2010-07-06 Ricoh Company, Ltd. Method of forming conductive pattern
EP1717033A2 (en) 2005-04-28 2006-11-02 Ricoh Company, Ltd. Electric component, method of forming conductive pattern, and inkjet head
WO2010013478A1 (ja) * 2008-08-01 2010-02-04 パナソニック株式会社 プラズマディスプレイパネルの製造方法
KR20110016823A (ko) 2009-08-12 2011-02-18 칫소가부시키가이샤 표면 처리제
JP2013213157A (ja) * 2012-04-03 2013-10-17 Jnc Corp 樹脂組成物および該樹脂組成物からなる樹脂膜

Also Published As

Publication number Publication date
TWI312377B (ja) 2009-07-21
US6861377B1 (en) 2005-03-01
CN1459824A (zh) 2003-12-03
KR20030078001A (ko) 2003-10-04
KR100550024B1 (ko) 2006-02-09
TW200307765A (en) 2003-12-16
CN1261973C (zh) 2006-06-28
TW200705118A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
JP2004006700A (ja) 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
US6994414B2 (en) Apparatus and methods for forming film pattern
US7678697B2 (en) Substrate, device, method of manufacturing device, method of manufacturing active matrix substrate, electro-optical apparatus and electronic apparatus
US6715871B2 (en) Method of forming film pattern, device for forming film pattern, conductive film wiring, electro-optical device, electronic device, and non-contact card medium
TWI236325B (en) Thin-film pattern formation method, manufacturing method of thin-film pattern forming device, electro-optical device, and electronic apparatus
JP3948247B2 (ja) 膜パターンの形成方法
US7008809B2 (en) Pattern formation method and pattern formation apparatus, method for manufacturing device, electro-optical device, electronic device, and method for manufacturing active matrix substrate
JP2004146796A (ja) 膜パターンの形成方法、薄膜製造装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP4604743B2 (ja) 機能性基板の製造方法、機能性基板、微細パターンの形成方法、導電膜配線、電子光学装置および電子機器
JP2003149831A (ja) 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置
US20060183036A1 (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
KR20040080986A (ko) 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
JP2004311957A (ja) デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004335962A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4742487B2 (ja) 膜パターン形成方法
JP2004349640A (ja) パターンの形成方法及びデバイスの製造方法、デバイス、電気光学装置及び電子機器
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
JP2007049186A (ja) 配線形成方法
JP4955919B2 (ja) 配線形成方法
JP3951792B2 (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2004356320A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP3821079B2 (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器並びに非接触型カード媒体
JP4748108B2 (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、非接触型カード媒体
JP2005052835A (ja) 膜パターンの形成方法、導電膜配線、電気光学装置、電子機器、非接触型カード媒体、及び薄膜トランジスタ
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320