KR100550024B1 - 표면 처리 방법, 표면 처리 기판, 막패턴의 형성 방법,전기 광학 장치의 제조 방법, 전기 광학 장치, 및 전자 기기 - Google Patents

표면 처리 방법, 표면 처리 기판, 막패턴의 형성 방법,전기 광학 장치의 제조 방법, 전기 광학 장치, 및 전자 기기 Download PDF

Info

Publication number
KR100550024B1
KR100550024B1 KR1020030018694A KR20030018694A KR100550024B1 KR 100550024 B1 KR100550024 B1 KR 100550024B1 KR 1020030018694 A KR1020030018694 A KR 1020030018694A KR 20030018694 A KR20030018694 A KR 20030018694A KR 100550024 B1 KR100550024 B1 KR 100550024B1
Authority
KR
South Korea
Prior art keywords
treatment
substrate
forming
film
liquid
Prior art date
Application number
KR1020030018694A
Other languages
English (en)
Other versions
KR20030078001A (ko
Inventor
히라이도시미츠
하세이히로노리
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030078001A publication Critical patent/KR20030078001A/ko
Application granted granted Critical
Publication of KR100550024B1 publication Critical patent/KR100550024B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/26—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole with folded element or elements, the folded parts being spaced apart a small fraction of operating wavelength
    • H01Q9/27—Spiral antennas

Abstract

본 발명은 잉크젯법에 의한 막패턴의 형성을 개선하기 위해, 소망하는 친액성을 균일하게 갖는 기판을 얻기 위한 표면 처리 방법, 이 표면 처리에 의해서 얻어진 표면 처리 기판, 및 막패턴의 형성 방법 등을 제공한다.
기판 표면에, 유기 분자로 되는 자기 조직화막을 형성하는 발액화 처리를 행한다. 그 후, 자외광의 조사 등에 의해, 발액성을 완화하여, 소망하는 발액성으로 한다.
표면 처리 방법, 표면 처리 기판, 막패턴의 형성 방법, 전기 광학 장치의 제조 방법, 전기 광학 장치, 전자 기기

Description

표면 처리 방법, 표면 처리 기판, 막패턴의 형성 방법, 전기 광학 장치의 제조 방법, 전기 광학 장치, 및 전자 기기{SURFACE TREATMENT METHOD, SURFACE TREATED SUBSTRATE, METHOD OF FORMING FILM PATTERN, METHOD OF MANUFACTURING ELECTRO-OPTICAL DEVICE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC EQUIPMENT}
도 1은 제4 실시 형태에 의한 액정 장치의 제1 기판상의 평면도.
도 2는 제5 실시 형태에 의한 플라즈마형 표시 장치의 분해 사시도.
도 3은 제6 실시 형태에 의한 전자 기기로서, (a)는 제4 실시 형태의 액정 표시 장치를 구비한 휴대 전화의 일례를 나타내는 도면, (b)는 제4 실시 형태의 액정 표시 장치를 구비한 휴대형 정보 처리 장치의 일례를 나타내는 도면, (c)는 제4 실시 형태의 액정 표시 장치를 구비한 손목시계형 전자 기기의 일례를 나타내는 도면.
도 4는 제 7실시 형태에 의한 비접촉형 카드 매체의 분해 사시도.
부호의 설명
310b 신호 배선 부분
331 제1 인회(引回) 배선
332 제2 인회 배선
511 어드레스 전극
512 표시 전극
412 안테나 회로
본 발명은 표면 처리 방법, 표면 처리 기판 및 막패턴의 형성 방법 등에 관한 것이다. 보다 상세하게는 전극, 안테나, 전자 회로, 집적회로 등의 배선으로 사용되는 도전막 배선이나, 실리콘막 패턴 등의 막패턴의 형성에 적합한, 소망하는 친액성을 균일하게 갖는 기판을 얻기 위한 표면 처리 방법, 이 표면 처리에 의해서 얻어진 표면 처리 기판, 및 막패턴의 형성 방법 등에 관한 것이다.
전자 회로 또는 집적회로 등에 사용되는 배선의 제조에는, 예를 들어 포토리소그래피법이 사용되고 있다. 이 리소그래피법은, 미리 도전막을 도포한 기판상에 레지스트라고 하는 감광재를 도포하고, 회로 패턴을 조사하여 현상하고, 레지스트 패턴에 따라 도전막을 에칭함으로써 배선을 형성하는 것이다. 이 리소그래피법은 진공 장치 등의 대규모적인 설비와 복잡한 공정을 필요로 하고, 또 재료 사용 효율도 수％ 정도로 대부분을 폐기하지 않으면 않되어서, 제조 비용이 높았다.
이에 비하여, 미국특허 5132248호에서는 도전성 미립자를 분산시킨 액체를 잉크젯법에 의해 기판에 직접 패턴 도포하고, 그 후 열처리나 레이져 조사를 행하여 도전막 패턴으로 변환하는 방법이 제안되어 있다. 이 방법에 의하면, 포토리소그래피가 불필요하게 되어, 공정이 큰폭으로 간단하게 되는 동시에, 원재료의 사용 량도 적어지는 장점이 있다.
그러나, 배선으로 사용하기 위해서는, 도전성 미립자가 어느 정도 중첩하여 후막화(厚膜化)시켜 형성함이 필요하다. 즉, 도전성 미립자가 중첩되지 않으면, 도전성 미립자가 서로 접촉하지 부분이 단선 등의 원인으로 된다. 또한, 후막화가 불충분하면 전기 저항이 높아져서, 전도성이 떨어지는 배선으로 된다.
그런데, 도전성 미립자를 분산시킨 액체를 잉크젯법에 의하여 기판에 직접 패턴 도포하는 방법에서는, 도전성 미립자를 분산시킨 액체를 사용하기 때문에, 일정양의 액체의 토출로 도포할 수 있는 도전성 미립자의 양에는 토출시의 점도 등으로 인하여 한계가 있다. 한편, 한번에 다량의 액체를 토출하려고 하면, 배선의 형성 위치의 제어가 어렵게 되는 동시에, 배선의 선폭이 두껍게 되어 전자 회로 등의 집적화의 요청에 반해 버린다.
그런데, 잉크젯법에 의한 도전막 배선을 적절히 행하기 위해서, 특개소59-75205에 개시되어 있는 바와 같이, 기판상에 뱅크(격벽)를 설치하여, 토출된 액적의 위치를 제어하는 방법이 제안되어 있다. 뱅크를 사용하면, 어느 정도 정리된 토출양으로 토출하여도, 기판상에 토출된 액적은 뱅크와 뱅크 사이에 머물러, 선폭 30㎛ 정도의 배선을 1㎛ 정도의 위치 정밀도로 형성할 수 있다.
그러나, 이러한 뱅크는 포토리소그래피법을 사용하여 형성할 필요가 있기 때문에, 고비용으로 이어진다.
또한, 미리 발액부와 친액부의 패턴을 형성한 기판의 친액부에, 잉크젯법에 의해 선택적으로 액체 재료를 토출하는 것도 제안되어 있다. 이 경우, 도전성 미 립자를 분산시킨 액체는 친액부에 머물기 쉽기 때문에, 뱅크를 형성하지 않고, 위치 정밀도를 유지하여 배선을 형성할 수 있다.
그러나, 이 방법에서는 마스크 등을 사용한 친액부, 발액부의 패턴 형성의 공정이 필요한 동시에, 친액 패턴상에 정확하게 도포하기 위한 얼라이먼트 마크를 설치하는 공정도 필요하게 되어 공정이 번잡하게 된다.
또한, 친액부로의 토출이기 때문에 액적이 젖어 퍼져서, 막두께가 두꺼운 도전막의 형성이 곤란하게 된다. 그래서, 막두께를 두껍게 하기 위해서, 토출 회수를 많이하는 것도 생각되지만, 액체에 대한 발액부의 발액성을 상당히 높이지 않으면, 액체를 친액부 내로 넣음이 곤란해진다. 또한 형성되는 배선의 선폭은 기판의 친액부의 폭으로 한정된다.
다음에, 집적회로, 박막 트랜지스터에 응용되는 실리콘 박막의 패턴 형성은, 열 CVD 법, 플라즈마 CVD 법, 광 CVD 법 등에 의해 기판 전체면에 아모퍼스나 폴리실리콘의 막을 형성한 후, 포토리소그래피에 의하여 불필요한 실리콘 막부분을 제거함으로써 행하여짐이 일반적이다.
그러나 이들 CVD 법과 포토리소그래피에 의한 실리콘 박막 패턴의 형성에서는, 프로세스면에서는 이하의 점에서 더욱 개량이 요구되었다.
기상 반응을 이용하기 때문에, 기상에서 실리콘의 입자가 발생하므로 장치의 오염이나 이물의 발생에 의한 생산 수율이 낮다.
원료가 가스상이기 때문에, 표면에 요철이 있는 기판상에는 균일 막두께의 것이 얻어지기 어렵다.
막의 형성 속도가 늦기 때문에 생산성이 낮다.
플라즈마 CVD 법에서는 복잡하고 고가의 고주파 발생 장치나 진공 장치 등이 필요하다.
포토리소그래피는 프로세스가 복잡하고, 원료의 사용 효율도 낮아, 레지스트나 에칭액 등의 대량의 폐기물이 발생한다.
또한, 재료면에서는 독성, 반응성이 높은 가스상의 수소화 규소를 사용하기 때문에 취급에 난점이 있을 뿐만 아니고, 가스상이기 때문에 밀폐상의 진공 장치가 필요하다. 일반적으로 이들 장치는 대형으로 장치 자체가 고가일 뿐만 아니라, 진공계나 플라즈마계에 막대한 에너지를 소비하기 때문에 제품의 고비용으로 연결된다.
이에 비하여, 미리 발액부와 친액부의 패턴을 형성한 기판상에, 유기 규소 화합물을 함유한 액체를 잉크젯법에 의해서 친액부에만 선택적으로 액체를 도포하고, 그 후의 열처리 등에 의해 실리콘막 패턴으로 변환함으로써, 간단한 공정으로 정밀도 좋게 실리콘막 패턴을 형성하는 방법도 제안되어 있다.
이와 같이 친액성 또는 발액성을 균일하게 조정한 기판, 또는 발액부와 친액부의 패턴을 형성한 기판상에, 도전성 미립자나 유기 규소 화합물 등의 막형성 성분을 함유시킨 액체를 액적으로서 토출하여, 막패턴을 형성함이 시도되었다.
이 경우, 발액화 방법으로는, 기판의 표면에 발액성의 단분자막, 예를 들어 유기 분자로 되는 자기 조직화막을 형성하는 처리나, 기판의 표면에 불화 중합막을 형성하는 처리, 예를 들어 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처 리 등이 알려져 있다.
한편, 친액화 방법으로는 자외광을 조사하는 방법이나, 산소를 반응 가스로 하는 플라즈마 처리 등이 알려져 있다.
상기의 친액성 또는 발액성을 균일하게 조정한 기판을 사용하여 막패턴을 형성하는 경우, 액체와 기판의 접촉각을, 예를 들어 60[deg]로 균일하게 제어할 필요가 있다. 또한, 발액부와 친액부의 패턴을 형성한 기판을 사용하는 경우에도, 우선, 친액성을 균일하게 조정한 기판을 준비하고, 이 기판상에 친액부의 패턴을 형성할 필요가 있다.
그러나, 상기의 일반적으로 알려져 있는 발액화 처리법에서는, 액체와 기판과의 접촉각을 70[deg]보다 작게하는 것이 곤란하다. 예를 들어, 불화 알킬실란의 단분자막을 유리 기판상에 형성한 경우, 순수와 기판과의 접촉각은 11O[deg]정도로 된다. 또한, 예를 들어 4불화메탄을 반응 가스로 하는 플라즈마 처리를 실리콘 웨이퍼상에 실시한 경우, 용제계 안료 잉크와 기판과의 접촉각은 70[deg]정도로 된다.
따라서, 예를 들어 60[deg]이하의 소망하는 발액성을 균일하게 얻는 것이 곤란하여, 잉크젯법에 의한 막패턴의 형성에 지장을 초래하였다.
본 발명은 상기 사정을 감안하여 행하여진 것으로써, 잉크젯법에 의한 막패턴의 형성을 개선하기 위해, 소망하는 친액성을 균일하게 갖는 기판을 얻기 위한 표면 처리 방법, 이 표면 처리에 의해서 얻어진 표면 처리 기판, 및 막패턴의 형성 방법 등을 제공하는 것을 과제로 한다.
본 발명은 상기 과제를 해결하기 위해, 기판의 표면에 발액화 처리를 실시하고, 그 후에 친액화 처리를 실시하는 것을 특징으로 하는 표면 처리 방법을 제공한다.
본 발명에 의하면, 일단 발액화 처리를 충분히 행하고, 그 후 친액화 처리에 의해서, 먼저 부여한 발액성을 완화함으로써, 소망하는 발액성을 균일하게 얻을 수 있다.
본 발명에서, 상기 발액화 처리로는 기판의 표면에 발액성의 단분자막을 형성하는 처리를 적합하게 채용할 수 있다. 발액성의 단분자막으로는 유기 분자로 되는 자기 조직화막이 바람직하다. 이 경우 용이하게 단분자막을 형성할 수 있다.
상기 발액화 처리로는 기판의 표면에 불화 중합막을 형성하는 처리도 적합하게 채용할 수 있다. 불화 중합막의 형성은 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 용이하게 이룰 수 있다.
본 발명에서, 상기 발액화 처리 후에 행하는 친액화 처리로는 자외광의 조사를 적합하게 채용할 수 있다. 이 경우, 일단 형성된 발액성의 막을, 부분적으로, 또한 전체적으로 균일하게 파괴할 수 있으므로, 발액성을 완화하여, 소망하는 발액성을 균일하게 얻을 수 있다.
상기 발액화 처리 후에 행하는 친액화 처리로는 산소를 반응 가스로 하는 플라즈마 처리도 적합하게 채용할 수 있다. 이 경우, 일단 형성된 발액성의 막을, 부분적으로, 또한 전체적으로 균일하게 변질시킬 수 있으므로, 발액성을 완화하여, 소망하는 발액성을 균일하게 얻을 수 있다.
상기 발액화 처리 후에 행하는 친액화 처리로는 기판을 오존 분위기에 쬐는 처리도 적합하게 채용할 수 있다. 이 경우, 일단 형성된 발액성의 막을, 부분적으로, 또한 전체적으로 균일하게 변질시킬 수 있으므로, 발액성을 완화하여, 소망하는 발액성을 균일하게 얻을 수 있다.
본 발명은 또한, 상기 본 발명에 의한 어느 표면 처리 방법에 의해서, 표면 처리를 행한 것을 특징으로 하는 표면 처리 기판을 제공한다. 본 발명의 기판은 소망하는 발액성을 균일하게 갖고 있으므로, 잉크젯법에 의한 막패턴의 형성을 용이하게 행할 수 있다.
본 발명은 또한, 막형성 성분을 함유한 액체로 되는 액적을, 상기 본 발명에 의한 표면 처리 기판에 토출하는 것을 특징으로 하는 막패턴의 형성 방법을 제공한다. 본 발명에 의하면, 소망하는 발액성을 균일하게 갖는 기판에 액적을 토출할 수 있으므로, 고품질의 막패턴을 형성할 수 있다.
본 발명은, 상기 막형성 성분이 도전성 미립자를 함유하는 경우에 적합하게 적용할 수 있다. 본 발명에 의하면, 막두께가 두꺼워 전기 전도에 유리하고, 단선이나 단락 등의 불량이 생기기 어렵고, 또한 미세하게 형성 가능한 도전막 배선을 형성할 수 있다.
이 경우, 상기 막형성 성분을 도전막으로 변환하는 열처리 수단 또는 광처리 수단을 구비하는 것이 바람직하다. 이것에 의해, 도전성 미립자의 도전성을 발현 시켜, 도전성을 갖는 막으로 수 있다.
또한, 본 발명의 도전막 배선은, 상기 어느 발명에 의한 막패턴의 형성 방법에 의해서 형성된 것을 특징으로 한다.
본 발명에 의하면, 막두께가 두꺼워 전기 전도에 유리하고, 단선이나 단락 등의 불량이 생기기 어렵고, 또한 미세하게 형성 가능한 도전막 배선으로 할 수 있다.
또한, 본 발명의 전기 광학 장치는, 상기 발명에 의한 도전막 배선을 구비하는 것을 특징으로 한다. 본 발명의 전기 광학 장치로는 예를 들어 액정 표시 장치, 유기 에렉트로루미네센스 표시 장치, 플라즈마형 표시 장치 등을 들 수 있다.
또한, 본 발명에 의한 전자 기기는, 본 발명에 의한 전기 광학 장치를 구비하는 것을 특징으로 한다.
또한, 본 발명의 비접촉형 카드 매체는, 상기 발명에 의한 도전막 배선을 안테나 회로로서 구비하는 것을 특징으로 한다.
이들 발명에 의하면, 배선부나 안테나의 단선이나 단락 등의 불량이 생기기 어렵고, 또한 소형화, 박형화가 가능한 전기 광학 장치 및 이것을 사용한 전자 기기 및 비접촉형 카드 매체를 제공할 수 있다.
발명의 실시 형태
다음에, 본 발명에 의한 실시 형태에 대해서 상세하게 설명한다.
[제1 실시 형태]
제1 실시 형태로서, 본 발명의 표면 처리 방법에 대해서 설명한다. 본 실시 형태에 의한 표면 처리는, 발액화 처리 공정, 및 친액화 처리 공정으로 구성된다. 이하, 각 공정에 대해서 설명한다.
(발액화 처리 공정)
발액화 처리 방법의 하나로, 기판의 표면에, 유기 분자막 등으로 되는 자기 조직화막을 형성하는 방법을 들 수 있다.
기판 표면을 처리하기 위한 유기 분자막은, 일단측에 기판에 결합 가능한 관능기를 갖고, 타단측에 기판의 표면성을 발액성 등으로 개질하는(표면 에너지를 제어하는) 관능기를 가짐과 동시에, 이들 관능기를 연결하는 탄소의 직쇄 혹은 일부 분기한 탄소쇄를 구비하고 있고, 기판에 결합하여 자기 조직화하여 분자막, 예를 들어 단분자막을 형성하는 것이다.
자기 조직화막이란 기판 등 하지층 등 구성원자와 반응 가능한 결합성 관능기와 그 이외의 직쇄 분자로 되며, 그 직쇄 분자의 상호작용에 의해 매우 높은 배향성을 갖는 화합물을, 배향시켜 형성된 막이다. 이 자기 조직화막은 단분자를 배향시켜 형성되어 있으므로, 매우 막두께를 얇게할 수 있고, 또한 분자 레벨로 균일한 막으로 된다. 즉, 막의 표면에 같은 분자가 위치하기 때문에, 막의 표면에 균일하고 또한 우수한 발액성 등을 부여할 수 있다.
상기의 높은 배향성을 갖는 화합물로서, 예를 들어 플루오로알킬실란을 사용한 경우에는, 막의 표면에 플루오로알킬기가 위치하도록 각 화합물이 배향되어 자기 조직화막이 형성되므로, 막의 표면에 균일한 발액성이 부여된다.
이러한 자기 조직화막을 형성하는 화합물로는, 헵타데카플루오로-1,1,2,2-테 트라하이드로데실 트리에톡시실란, 헵타데카플루오로-1,1,2,2-테트라하이드로데실 트리메톡시실란, 헵타데카플루오로-1,1,2,2-테트라하이드로데실 트리클로로실란, 트리데카플루오로-1,1,2,2-테트라하이드로옥틸 트리에톡시실란, 트리데카플루오로-1,1,2,2-테트라하이드로옥틸 트리메톡시실란, 트리데카플루오로-1,1,2,2-테트라하이드로옥틸 트리클로로실란, 트리플루오로프로필 트리메톡시실란 등의 플루오로 알킬실란(이하 "FAS"라고 함)을 들 수 있다. 사용 시에는 한개의 화합물을 단독으로 사용하는 것이 바람직하지만, 2종 이상의 화합물을 조합 사용하여도, 본 발명의 소기의 목적을 손상하지 않으면 제한되지 않는다. 또한, 본 발명에서는, 상기의 자기 조직화막을 형성하는 화합물로서, 상기 FAS를 사용하는 것이, 기판과의 밀착성 및 양호한 발액성을 부여하는 점에서, 바람직하다.
FAS는 일반적으로 구조식 RnSiX(4-n)으로 표시된다. 여기서 n은 1이상 3이하의 정수를 나타내며, X는 메톡시기, 에톡시기, 할로겐원자 등의 가수 분해기이다. 또 R은 플루오로알킬기이고, (CF3)(CF2)x(CH2)y의(여기서 x는 O이상 10이하의 정수를, y는 0이상 4이하의 정수를 나타냄) 구조를 갖고, 복수개의 R 또는 X가 Si에 결합되어 있는 경우에는 R 또는 X는 각각 모두 같아도 좋고, 달라도 좋다. X로 표시되는 가수 분해기는 가수분해에 의해 실라놀을 형성하여, 기판(유리, 실리콘) 등의 하지의 하이드록실기와 반응하여 실록산 결합으로 기판과 결합된다. 한편, R은 표면에 (CF3) 등의 플루오로기를 갖기 때문에, 기판 등의 하지 표면을 젖지 않는(표면 에너지가 낮음) 표면으로 개질한다.
유기 분자막 등으로 되는 자기 조직화막은, 상기의 원료 화합물과 기판을 동일한 밀폐 용기 중에 넣어 두고, 실온의 경우는 2~3일 정도 방치하면 기판상에 형성된다. 또한, 밀폐 용기 전체를 100℃로 유지하면, 3시간 정도에서 기판상에 형성된다. 이상에서 기술한 것은 기상에서의 형성법이지만, 액상에서도 자기 조직화막은 형성 가능하다. 예를 들어, 원료 화합물을 함유하는 용액중에 기판을 침적하고, 세정, 건조함으로써 기판상에 자기 조직화막이 얻어진다.
또한, 자기 조직화막을 형성하기 전에, 기판 표면에 자외광을 조사하거나, 용매에 의해 세정하거나 하여, 전처리를 실시하는 것이 바람직하다.
발액화 처리의 다른 방법으로서, 상압 또는 진공중에서 플라즈마 조사하는 방법을 들 수 있다. 플라즈마 처리에 사용하는 가스종은 기판의 표면 재질 등을 고려하여 여러가지를 선택할 수 있다. 예를 들어, 4불화메탄, 퍼플루오로헥산, 퍼플루오로데칸 등의 플루오로카본계 가스를 처리 가스로서 사용할 수 있다. 이 경우, 기판의 표면에, 발액성의 불화 중합막을 형성할 수 있다.
발액화 처리는 소망하는 발액성을 갖는 필름, 예를 들어 4불화에틸렌 가공된 폴리이미드 필름 등을 기판 표면에 접착함으로써도 행할 수 있다. 또한, 폴리이미드 필름을 그대로 기판으로서 사용하여도 좋다.
(친액화 처리 공정)
상기 발액화 처리가 종료된 단계의 기판 표면은 통상 소망하는 발액성보다도 높은 발액성을 가지므로, 친액화 처리에 의해 발액성을 완화한다.
친액화 처리로는 170~400nm의 자외광을 조사하는 방법을 들 수 있다. 이것 에 의해, 일단 형성한 발액성의 막을, 부분적으로, 또한 전체적으로는 균일하게 파괴하여, 발액성을 완화할 수 있다.
이 경우, 발액성의 완화의 정도는 자외광의 조사 시간으로 조정할 수 있지만, 자외광의 강도, 파장, 열처리(가열)의 조합하는 등에 의해서 조정할 수도 있다. 이 때, 마스크를 배치하여 자외선을 조사하여, 발액성을 저하시키는 공정도 갖는다. 마스크에는, 패터닝 시간을 촉진하기 위한 재료 예를 들어, 금속으로서 티탄(Ti)을 포함하여 두는 것도 가능하다. 이러한 마스크를 사용하여 발액성을 저하시켜, 친액화 처리할 수 있다.
친액화 처리의 다른 방법으로는 산소를 반응 가스로 하는 플라즈마 처리를 들 수 있다. 이것에 의해, 일단 형성한 발액성의 막을, 부분적으로, 또한 전체적으로는 균일하게 변질시켜, 발액성을 완화할 수 있다.
친액화 처리의 또 다른 방법으로는 기판을 오존 분위기에 노출하는 처리를 들 수 있다. 이것에 의해, 일단 형성한 발액성의 막을, 부분적으로, 또한 전체적으로는 균일하게 변질시켜, 발액성을 완화할 수 있다.
이 경우, 발액성의 완화의 정도는 조사 출력, 거리, 시간 등에 의해서 조정할 수 있다.
[제2 실시 형태]
제2 실시 형태로서, 본 발명의 막패턴 형성 방법의 일례인 배선 형성 방법에 대해서 설명한다. 본 실시 형태에 의한 배선 형성 방법은 표면 처리 공정과 토출 공정과 열처리/광처리 공정으로 구성된다. 이하, 각 공정에 대해서 설명한다.
(표면 처리 공정)
도전막으로 되는 배선을 형성하는 기판으로는, Si 웨이퍼, 석영 유리, 유리, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종의 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것을, 도전막 배선을 형성하는 기판으로서 사용하여도 좋다.
이 도전막 배선을 형성하는 기판의 표면을, 도전성 미립자를 함유한 액체에 대한 소정의 접촉각이, 소망하는 값이 되도록, 제1 실시 형태의 방법으로 표면 처리를 실시한다.
소망하는 접촉각의 값은, 후술의 토출 공정의 구체적 방법에 따라 적당히 선택한다. 예를 들어, 액적을, 먼저 토출한 액적과 중첩하면서 토출하는 경우의 접촉각은, 30[deg]이상, 60[deg]이하로 하는 것이 바람직하다.
또한, 1번째 토출에서는 복수의 액적을 서로 접하지 않도록 이간해 토출하고, 2번째 이후의 토출에 의해서, 그 사이를 매립하여 가는 토출 방법에서는, 60[deg]이상, 바람직하게는 90[deg]이상 110[deg]이하가 되도록 표면 처리를 실시하는 것이 바람직하다. 또한, 이 때, 노즐간의 편차(토출양의 편차)에 의한 막두께의 차를 가능한 한 저하시키기 위해서, 1번째에 제1 노즐에 의해 액적을 토출시키고, 제2번째의 토출에는 상기 제1 노즐과는 다른 노즐에 의해 액적을 토출하는 것이 바람직하다.
(토출 공정)
배선을 형성하는 경우, 토출 공정에서 토출하는 액체는 도전성 미립자를 함 유하는 액체이다. 도전성 미립자를 함유하는 액체로는 도전성 미립자를 분산매에 분산시킨 분산액을 사용한다. 여기서 사용되는 도전성 미립자는 금, 은 동, 팔라듐, 니켈의 어느 하나를 함유하는 금속 미립자 이외에, 도전성 중합체나 초전도체의 미립자 등이 사용된다.
이들의 도전성 미립자는 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 표면에 코팅하는 코팅재로는 예를 들어 크실렌, 톨루엔 등의 유기 용제나 구연산 등을 들 수 있다.
도전성 미립자의 입경은 5nm 이상 0.1㎛ 이하인 것이 바람직하다. 0.1㎛보다 크면, 노즐의 막힘이 일어나기 쉬워, 잉크젯법에 의한 토출이 곤란하게 되기 때문이다. 또한, 5nm보다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 크게 되어, 얻어지는 막중의 유기물의 비율이 과다하게 되기 때문이다.
도전성 미립자를 함유하는 액체의 분산매로는, 실온에서의 증기압이 0.00lmmHg 이상 200mmHg 이하(약 0.133Pa이상 26600Pa 이하)인 것이 바람직하다. 증기압이 200mmHg보다 높은 경우에는 토출 후에 분산매가 급격하게 증발하여, 양호한 막을 형성하는 것이 곤란해지기 때문이다.
또한, 분산매의 증기압은 0.001mmHg 이상 50mmHg 이하(약 0.133Pa 이상 6650Pa 이하)인 것이 보다 바람직하다. 증기압이 50mmHg보다 높은 경우에는, 잉크젯법으로 액적을 토출할 때에 건조에 의한 노즐 막힘이 일어나기 쉬워, 안정한 토출이 곤란해지기 때문이다.
한편, 실온에서의 증기압이 0. 00lmmHg보다 낮은 분산매의 경우, 건조가 늦 어져서 막중에 분산매가 잔류하기 쉬워, 후속 공정의 열 및/또는 광처리 후에 양질의 도전막이 얻어지기 어렵다.
사용하는 분산매로는 상기의 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않은 것이면 특별히 한정되지 않지만, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알콜류, n-헵탄, n-옥탄, 데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌 카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭사이드, 시클로헥사논 등의 극성 화합물을 들 수 있다. 이들 중 미립자의 분산성과 분산액의 안정성, 또 잉크젯법으로의 적용의 용이한 점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 더욱 바람직한 분산매로는 물, 탄화수소계 화합물을 들 수 있다. 이들 분산매는 단독으로도, 혹은 2종 이상의 혼합물로도 사용할 수 있다.
상기 도전성 미립자를 분산매에 분산하는 경우의 분산질 농도는 1wt％ 이상 80wt％ 이하이고, 소망하는 도전막의 막두께에 따라 조정할 수 있다. 80wt％을 넘으면 응집을 일으키기 쉬워, 균일한 막을 얻기 어렵다.
상기 도전성 미립자의 분산액의 표면장력은 0.O2N/m 이상 0.07N/m 이하의 범위인 것이 바람직하다. 잉크젯법에 의해 액체를 토출할 때, 표면장력이 O.O2N/m 미만이면, 잉크 조성물의 노즐면에 대한 젖음성이 증대하기 때문에 비행곡선이 생기기 쉽고, 0. 07N/m를 넘으면 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에 토출양, 토출 타이밍의 제어가 곤란해지기 때문이다.
표면장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 부당하게 저하시키지 않는 범위로, 불소계, 실리콘계, 비이온계 등의 표면장력 조절제를 미량 첨가할 수 있다. 비이온계 표면장력 조절제는, 액체의 기판으로의 젖음성을 양호하게 하고, 막의 레벨링성을 개량하여, 도막이 도톨도톨하게 되거나, 유자 껍질처럼 되는 것을 방지하는데 도움이 되는 것이다.
상기 분산액은 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함하여도 지장이 없다.
상기 분산액의 점도는 1mPa·s 이상 50mPa·s이하인 것이 바람직하다. 잉크젯법에 의하여 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또 점도가 50mPa·s보다 큰 경우는 노즐구멍에서의 눈막힘 빈도가 높게 되어 원활한 액적의 토출이 곤란해지기 때문이다.
본 실시 형태에서는, 상기 분산액의 액적을 잉크젯 헤드로부터 토출하여 기판상의 배선을 형성하는 장소에 적하한다. 이때, 액굄(bulge)이 생기지 않도록, 계속해서 토출하는 액적의 중첩 정도를 제어할 필요가 있다. 또한, １번째의 토출에서는 복수의 액적을 서로 접하지 않도록 이간하여 토출하고, 2번째 이후의 토출에 의해서, 그 사이를 매립하여 가는 토출 방법을 채용할 수도 있다.
또한, 이 때, 노즐간의 편차(토출양의 편차)에 의한 막두께의 차를 가능한 한 저하시키기 위해서, 1번째에 제1 노즐에 의해 액적을 토출시키고, 2번째의 토출에서는 상기 제1 노즐과는 다른 노즐에 의해 액적을 토출하는 것이 바람직하다.
액적을 토출한 후, 분산매의 제거를 행하기 위해서, 필요에 따라서 건조 처리를 한다. 건조 처리는 예를 들어 기판(W)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐에 의해서 행할 수도 있다. 램프 어닐에 사용하는 광의 광원으로는 특별히 한정되지 않지만, 적외선 램프, 크세논램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrC1, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는 출력 10W 이상 5000W 이하의 범위의 것이 이용되지만, 본 실시 형태에서는 10OW 이상 100OW 이하의 범위로 충분하다.
(열처리/광처리 공정)
토출 공정 후의 건조막은 미립자간의 전기적 접촉을 좋게 하기 위해서, 분산매를 완전히 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅재가 코팅되어 있는 경우에는, 이 코팅재도 제거할 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 열처리 및/또는 광처리가 실시된다.
열처리 및/또는 광처리는 통상 대기중에서 행하여지지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다.
예를 들어, 유기물로 되는 코팅재를 제거하기 위해서는, 약 300℃에서 소성함이 필요하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는 실온 이상 100℃ 이하로 행하는 것이 바람직하다.
열처리 및/또는 광처리는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐에 의해서 행할 수도 있다. 램프 어닐에 사용하는 광의 광원으로는 특별히 한정되지 않지만, 적외선 램프, 크세논램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들의 광원은 일반적으로는 출력 10W 이상 5000W 이하의 범위의 것이 이용되지만, 본 실시 형태에서는 10OW 이상 100OW 이하의 범위로 충분하다.
이상의 공정에 의해 토출 공정 후의 건조막은 미립자간의 전기적 접촉이 확보되어, 도전막으로 변환된다.
본 실시 형태에 의해 형성되는 도전막은, 발액성이 적절히 조정된 기판을 사용하므로, 벌지(bulge)를 생기게 함이 없이 세선화, 후막화를 달성할 수 있다.
따라서, 본 실시 형태에 의하면, 막두께가 두꺼워 전기 전도에 유리하고, 단선이나 단락 등의 불량이 거의 생기지 않고, 또한 미세하게 형성 가능한 도전막 배선을 형성할 수 있다.
[제3 실시 형태]
제3 실시 형태로서, 본 발명의 막패턴 형성 방법의 일례인 실리콘막 패턴 형 성 방법에 대해서 설명한다. 본 실시 형태에 의한 실리콘막 패턴 형성 방법은 표면 처리 공정과 토출 공정과 열처리/광처리 공정으로 구성된다. 이하, 각 공정에 대해서 설명한다.
(표면 처리 공정)
실리콘 박막 패턴을 형성하는 기판으로는 Si 웨이퍼, 석영 유리, 유리, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종의 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지 층으로서 형성된 것을 실리콘 박막 패턴을 형성하는 기판으로서 사용하여도 좋다.
이 실리콘 박막 패턴을 형성하는 기판의 표면을, 유기 규소 화합물을 함유한 액체에 대한 소정의 접촉각이, 소망하는 값이 되도록, 제1 실시 형태의 방법으로 표면 처리를 실시한다.
소망하는 접촉각의 값은 후술의 토출 공정의 구체적 방법에 따라 적당히 선택한다. 예를 들어, 액적을, 앞에 토출한 액적과 중첩하면서 토출하는 경우의 접촉각은 30[deg] 이상, 60[deg.] 이하로 하는 것이 바람직하다. 또한, 1번째의 토출에서는 복수의 액적을 서로 접하지 않도록 이간하여 토출하고, 2번째 이후의 토출에 의해서, 그 사이를 매립하여 가는 토출 방법에서는 60[deg] 이상, 바람직하게는 90[deg] 이상 110[deg] 이하가 되도록 표면 처리를 실시하는 것이 바람직하다.
(토출 공정)
실리콘 박막 패턴을 형성하는 경우, 토출 공정에서 토출하는 액체는 유기 규소 화합물을 함유하는 액체이다. 유기 규소 화합물을 함유하는 액체로는 유기 규 소 화합물을 용매에 용해시킨 용액을 사용한다. 여기서 사용되는 유기 규소 화합물은 일반식 SinXm (여기서, X는 수소원자 및/또는 할로겐원자를 나타내며, n은 3 이상의 정수를 나타내며, m는 n 또는 2n-2 또는 2n 또는 2n+2의 정수를 나타냄)으로 표시되는 환계(環系)를 갖는 실란 화합물인 것을 특징으로 한다.
여기서 n은 3이상이지만, 열역학적 안정성, 용해성, 정제의 용이성 등의 점에서 n은 5~20정도, 특히 5 혹은 6의 환상실란 화합물이 바람직하다. 5보다 작은 경우에는 실란 화합물 자체가 환에 의한 변형에 의하여 불안정하게 되기 때문에 취급에 난점이 생긴다. 또 n이 20보다 큰 경우에는 실란 화합물의 응집력에 기인하는 용해성의 저하가 관측되어 사용하는 용매의 선택이 좁아진다.
또한, 본 발명에 사용하는 실란 화합물의 일반식 SinXm 중의 X는 수소원자 및/또는 할로겐원자이다. 이들 실란 화합물은 실리콘막으로의 전구체 화합물이기 때문에, 열처리 및/또는 광처리에서 최종적으로는 아모퍼스 혹은 다결정상 실리콘으로 할 필요가 있고, 규소-수소 결합, 규소-할로겐 결합은 상기의 처리로 개열하여 새롭게 규소-규소 결합이 생겨 최종적으로 실리콘으로 변화되는 것이다. 할로겐원자로는 통상 불소원자, 염소원자, 브롬원자, 요오드원자이고, 상기 결합 개열의 점에서 염소, 브롬이 바람직하다. X는 수소원자 단독 또는 할로겐원자 단독이라도 좋고, 수소원자와 할로겐원자의 총합이 m으로 되는 부분 할로겐화 실란 화합물이라도 좋다.
또한 이들 실란 화합물은 필요에 따라서 붕소나 인 등의 제3족 혹은 제 5족 의 원소로 변성한 화합물을 사용할 수도 있다. 변성실란 화합물의 구체적인 예로는 탄소원자를 함유하지 않는 것이 바람직하고, 일반식 SiaXbYc (여기서, X는 수소원자 및/또는 할로겐원자를 나타내며, Y는 붕소원자 또는 인원자를 나타내며, a는 3이상의 정수를 나타내며, b는 a이상이고 2a+c+2 이하의 정수를 나타내며, c는 1이상이고 a이하의 정수를 나타냄)으로 표시되는 변성실란 화합물을 들 수 있다. 여기서, 열역학적 안정성, 용해성, 정제의 용이성 등의 점에서 a와 c의 합이 5~20정도, 특히 5 또는 6의 변성실란 화합물이 바람직하다. a+c가 5보다 작은 경우에는 변성실란 화합물 자체가 환에 의한 변형보다 불안정하게 되기 때문에 취급에 난점이 생긴다. 또 a+c가 20보다 큰 경우에는 변성실란 화합물의 응집력에 기인하는 용해성의 저하가 관측되어 사용하는 용매의 선택이 좁아진다.
또한, 상기 변성실란 화합물의 일반식 SiaXbYc 중의 X는 상기의 Sin Xm으로 표시되는 무변성의 실란 화합물의 일반식 중에서의 X와 마찬가지로 수소원자 및/또는 할로겐원자이고, 통상 불소원자, 염소원자, 브롬원자, 요오드원자이고, 상기 결합 개열의 점에서 염소, 브롬이 바람직하다. X는 수소원자 단독 또는 할로겐원자 단독이라도 좋고, 수소원자와 할로겐원자의 총합이 b로 되는 부분 할로겐화 실란 화합물이라도 좋다. 유기 규소 화합물을 함유하는 액체의 용매로는 실온에서의 증기압이 O.OOlmmHg 이상 200mmHg 이하(약 0.133Pa이상 26600Pa이하)인 것이 바람직하다. 증기압이 200mmHg보다 높은 경우에는 토출 후에 용매가 급격하게 증발하여, 양호한 막을 형성하는 것이 곤란해지기 때문이다.
또한, 용매의 증기압은 0.00lmmHg이상 50mmHg 이하(약 0.133Pa이상 6650Pa 이하)인 것이 보다 바람직하다. 증기압이 50mmHg보다 높은 경우에는 잉크젯법에서 액적을 토출할 때에 건조에 의한 노즐 막힘이 일어나기 쉬워, 안정한 토출이 곤란해지기 때문이다.
한편, 실온에서의 증기압이 0.00lmmHg보다 낮은 용매의 경우, 건조가 늦어져서 막중에 용매가 잔류하기 쉬워, 후속 공정의 열 및/또는 광처리 후에 양질의 도전막이 얻어지기 어렵다.
사용하는 용매로는 상기의 유기 규소 화합물을 용해할 수 있는 것이면 특별히 한정되지 않지만, n-헵탄, n-옥탄, 데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 용매 외에, 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 용매, 또한 프로필렌 카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭사이드, 시클로헥사논 등의 극성 용매를 들 수 있다.
이들 중, 유기 규소 화합물의 용해성과 그 용액의 안정성의 점에서 탄화수소계 용매, 에테르계 용매가 바람직하고, 더욱 바람직한 용매로는 탄화수소계 용매를 들 수 있다. 이들 용매는 단독으로도, 혹은 2종 이상의 혼합물로도 사용할 수 있다.
상기 유기 규소 화합물을 용매에 용해하는 경우의 용해질 농도는 1wt％ 이상 80wt％ 이하이고, 소망하는 실리콘 막두께에 따라 조정할 수 있다. 80wt％을 넘으면 응집을 일으키기 쉬워, 균일한 막을 얻기 어렵다.
상기 유기 규소 화합물의 용액의 표면장력은 0.O2N/m 이상 0.07N/m 이하의 범위인 것이 바람직하다. 잉크젯법에서 액체를 토출할 때, 표면장력이 O.O2N/m 미만이면, 잉크 조성물의 노즐면에 대한 젖음성이 증대하기 때문에 비행곡선이 생기기 쉬워지고, 0.07N/m를 넘으면 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에 토출양, 토출 타이밍의 제어가 곤란해지기 때문이다.
표면장력을 조정하기 위하여, 상기 용액에는, 기판과의 접촉각을 부당하게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면장력 조절제를 미량 첨가할 수 있다. 비이온계 표면장력 조절제는 액체의 기판으로의 젖음성을 양호하게 하여, 막의 레벨링성을 개량하여, 도막의 도톨도톨의 발생, 유자껍질의 발생 등의 방지에 도움이 된다.
상기 용액에는 필요에 따라서, 알콜, 에테르, 케톤 등의 유기 화합물 등을 포함하여도 지장이 없다.
상기 용액의 점도는 1mPa·s 이상 50mPa·s이하인 것이 바람직하다. 잉크젯법에 의하여 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또 점도가 50mPa·s보다 큰 경우는 노즐구멍에서의 눈막힘 빈도가 높아져서 원활한 액적의 토출이 곤란해지기 때문이다.
본 실시 형태에서는 상기 용액의 액적을 잉크젯 헤드로부터 토출하여 기판상 의 배선을 형성하는 장소에 적하한다. 이 때, 액굄(bulge)이 생기지 않도록, 계속해서 토출하는 액적의 중첩 정도를 제어할 필요가 있다. 또한, １번째의 토출에서는 복수의 액적을 서로 접하지 않게 이간하여 토출하고, 2번째 이후의 토출에 의해서, 그 사이를 매립하여 가는 토출 방법을 채용할 수도 있다.
액적을 토출한 후, 용매의 제거를 행하기 위해서, 필요에 따라서 건조 처리를한다. 건조 처리는 예를 들어 기판(W)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐에 의해서 행할 수도 있다. 램프 어닐에 사용하는 광의 광원으로는 특별히 한정되지 않지만, 적외선 램프, 크세논램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는 출력 10W 이상 500OW 이하의 범위의 것이 사용되지만, 본 실시 형태에서는 10OW 이상 100OW 이하의 범위로 충분하다.
(열처리/광처리 공정)
토출 공정 후의 용액은 용매를 제거하는 동시에 유기 규소 화합물을 아모퍼스 혹은 다결정 실리콘으로 변환할 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 열처리 및/또는 광처리가 실시된다.
열처리 및/또는 광처리는 질소, 아르곤, 헬륨 등의 불활성 가스 분위기중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다.
통상 아르곤 분위기 중 혹은 수소를 함유한 아르곤 중에서 100~800℃ 정도, 바람직하게는 200~600℃ 정도에서, 더욱 바람직하게는 300~500℃ 정도에서 처리되고, 일반적으로 도달 온도가 약 550℃ 이하의 온도에서는 아모퍼스상, 그 이상의 온도에서는 다결정상의 실리콘 막이 얻어진다. 도달 온도가 300℃ 미만의 경우는 유기 규소 화합물의 열분해가 충분히 진행하지 않아, 충분한 두께의 실리콘 막을 형성할 수 없는 경우가 있다. 다결정상의 실리콘막을 얻으려는 경우는, 상기에서 얻어진 아모퍼스상 실리콘 막의 레이저 어닐에 의해서 다결정 실리콘막으로 변환할 수 있다. 상기 레이저 어닐을 행하는 경우의 분위기도, 헬륨, 아르곤 등의 불활성 가스, 또는 그들에 수소 등의 환원성 가스를 혼입한 것이 바람직하다.
열처리 및/또는 광처리는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐에 의해서 행할 수도 있다. 램프 어닐에 사용하는 광의 광원으로는 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는 출력 10W 이상 5000W 이하의 범위의 것이 사용되지만, 본 실시 형태에서는 10OW 이상 100OW 이하의 범위로 충분하다.
이상의 공정에 의해 토출 공정후의 용액은 아모퍼스 혹은 다결정의 실리콘막으로 변환된다.
본 실시 형태에 의해 형성되는 실리콘막 패턴은, 발액성이 적절히 조정된 기판을 사용하므로, 벌지를 생기게 함이 없이 세선화, 후막화를 달성할 수 있다.
따라서, 본 실시 형태에 의하면, 소망하는 막두께로, 또한 미세한 패턴 형성이 가능해진다.
[제4 실시 형태]
제4 실시 형태로서, 본 발명의 전기 광학 장치의 일례인 액정 장치에 대해서 설명한다. 도 1은 본 실시 형태에 의한 액정 장치의 제1 기판상의 신호 전극 등의 평면 레이아웃을 나타내는 것이다. 본 실시 형태에 의한 액정 장치는 이 제1 기판과, 주사 전극 등이 설치된 제2 기판(도시하지 않음)과, 제1 기판과 제2 기판과의 사이에 봉입된 액정(도시하지 않음)으로 개략 구성되어 있다.
도 1에 나타내는 바와 같이, 제1 기판(300)상의 화소 영역(303)에는, 복수의 신호 전극(310…)이 다중 매트릭스상으로 설치되어 있다. 특히 각신호 전극(310…)은, 각 화소에 대응하여 설치된 복수의 화소 전극 부분(310a…)과 이들을 다중 매트릭스상으로 접속하는 신호 배선 부분(310b…)으로 구성되어 있고, Y방향으로 뻗어 있다.
또한, 부호 350은 1칩 구조의 액정 구동 회로로써, 이 액정 구동 회로(350)와 신호 배선 부분(310b…)의 일단측(도면중 하측)이 제1 인회 배선(331…)을 통하여 접속되어 있다.
또한, 부호 340…은 상하 도통 단자로써, 이 상하 도통 단자(340…)와, 도시하지 않은 제2 기판상에 설치된 단자가 상하 도통재(341…)에 의해서 접속되어 있다. 또한, 상하 도통 단자(340…)와 액정 구동 회로(350)가 제2 인회 배선(332…)을 통하여 접속되어 있다.
본 실시 형태에서는, 상기 제1 기판(300)상에 설치된 신호 배선 부분(310b…), 제1 인회 배선(331…), 제2 인회 배선(332…)이 각각 제2 실시 형태에 의한 배선 형성 방법에 의해서 형성되어 있다.
본 실시 형태의 액정 장치에 의하면, 상기 각 배선류의 단선이나 단락 등의 불량이 좀처럼 생기기 않고, 또한 소형화, 박형화가 가능한 액정 장치로 할 수 있다.
또한, 한쪽의 기판에 TFD(Thin Film diode)로 되는 스위칭 소자가 형성된 경우, 다른 쪽의 기판에는 스트라이프상의 전극이 형성된다. 이 때, 스트라이프상의 전극(대향 전극)을 상기 배선 형성 방법을 사용하여 형성할 수도 있다.
또한, 한쪽의 기판에 박막 트랜지스터로 되는 스위칭 소자가 형성된 경우, 다른 쪽의 기판에는 대향 전극으로서 기판의 거의 전체면에 전극이 형성되는 형태를 갖는다. 이러한 구조에도, 대향 전극(전면 전극)을 잉크젯법에 의해 형성할 수 있다.
이와 같이 스위칭 소자가 형성되는 경우, 대향측의 기판에는 전극이 형성된다. 이 때, (1) 대향 기판에 발액화 처리를 실시하는 공정, (2) 발액성을 저하시키는 공정(또는 친액화하는 공정), (3) 잉크젯법에 의해 금속재료를 도포하여 전극을 형성하는 공정, 을 적어도 사용함으로서 대향 기판에 전극을 형성할 수 있다.
여기에서는 액정 장치로서 전극의 예를 나타냈지만, 박막 트랜지스터가 형성된 액정 장치에도 이 프로세스를 적용할 수 있다.
즉, 전술의 프로세스와 마찬가지로, 기판에 발액화 처리를 실시하고, 그 후, 친액화 처리를 실시한다. 그 후, 금속재료를 도포하는 공정에 의해 전극을 형성할 수 있다. 이 때, 전극에 해당하는 부분을, 예를 들어 박막 트랜지스터(TFT)의 게이트 전극을 형성하는 공정으로 함으로써, 이 프로세스를 적용할 수 있게 된다.
구체적으로는 TFT를 구성하는 게이트 전극, 및 게이트 배선을 잉크젯 프로세스에 의해 형성한다. 게이트 전극을 형성한 후, 절연막을 개재하여, 소스 영역, 게이트 영역 등을 형성하여, 박막 트랜지스터를 형성할 수 있다.
TFT를 구성하는 게이트 전극과, 상기 게이트 전극에 전기적으로 접속하는 게이트 배선을 잉크젯 프로세스에 의해 동시에 형성할 수 있기 때문에, 프로세스도 간략화 할 수 있다. 또한, 이 프로세스는 보텀 게이트에 특히 유효하고, 기판의 게이트 전극이 형성되는 영역, 및 게이트 배선이 형성되는 영역에 상당하는 영역을 미리 파서, 움푹 패이게 형성할 수도 있다. 상기한 바와 같은 친액 처리, 발액 처리를 조합함으로써, 보다 세밀한 패턴(전극 패턴)을 형성할 수 있다.
또한, 상기의 예에서는 액정 장치를 예시했지만, 액정 장치 이외에도, 유기 EL소자가 형성된 유기 EL장치에도 적용할 수 있다.
구체적으로는 상기에서 기재한 박막 트랜지스터가 형성된 기판과 같은 구조, 공정을 유기 EL장치에도 적용할 수 있다.
[제5 실시 형태]
제5 실시 형태로서, 본 발명의 전기 광학 장치의 일례인 플라즈마형 표시 장치에 대해서 설명한다. 도 2는 본 실시 형태의 플라즈마형 표시 장치(500)의 분해 사시도를 나타낸다.
이 실시 형태의 플라즈마형 표시 장치(500)는 서로 대향하여 배치된 유리 기판(501)과 유리 기판(502)과, 이들 사이에 형성된 방전 표시부(510)로 개략 구성된다.
방전 표시부(510)는 복수의 방전실(516)이 집합되어 되며, 복수의 방전실(516) 중, 적색 방전실(516)(R), 녹색 방전실(516)(G), 청색 방전실(516)(B)의 3개의 방전실(516)이 쌍으로 되어 1화소를 구성하도록 배치되어 있다.
상기 (유리)기판(501)의 상면에는 소정의 간격으로 스트라이프 형상으로 어드레스 전극(511)이 형성되며, 그들 어드레스 전극(511)과 기판(501)의 상면을 덮도록 유전체층(519)이 형성되며, 또한 유전체층(519)상에서 어드레스 전극(511,511)간에 위치하여 각 어드레스 전극(511)을 따르도록 격벽(515)이 형성되어 있다. 또한, 격벽(515)에서는 그 길이 방향의 소정 위치에서 어드레스 전극(511)과 직교하는 방향으로도 소정의 간격으로 구분되어 있고 (도시 생략), 기본적으로는 어드레스 전극(511)의 폭방향 좌우 양측에 인접하는 격벽과, 어드레스 전극(511)과 직교하는 방향으로 연장하여 설치된 격벽에 의해 구분되는 직사각형 형상의 영역이 형성되며, 이들 직사각형 형상의 영역에 대응하도록 방전실(516)이 형성되며, 이들 직사각형 형상의 영역이 3개쌍으로 되어 1화소가 구성된다. 또한, 격벽(515)으로 구획되는 직사각형 형상의 영역의 내측에는 형광체(517)가 배치되어 있다. 형광체(517)는 적색, 녹색, 청색 중 어느 하나의 형광을 발광하는 것으로, 적색 방전실(516)(R)의 저부에는 적색 형광체(517)(R)가, 녹색 방전실(516)(G)의 저부에는 녹색 형광체(517)(G)가, 청색 방전실(516)(B)의 저부에는 청색 형광체(517)(B)가 각각 배치되어 있다.
다음에, 상기 유리 기판(502)측에는 앞의 어드레스 전극(511)과 직교하는 방향으로 복수의 표시 전극(512)이 스트라이프 형상으로 소정의 간격으로 형성되며, 이들을 덮어 유전체층(513)이 형성되며, 또한 MgO 등으로 되는 보호막(514)이 더 형성되어 있다.
그리고, 상기 기판(501)과 유리 기판(502)의 기판 2개가, 상기 어드레스 전극(511…)과 표시 전극(512…)을 서로 직교시키도록 대향시켜 서로 접합되고, 기판(501)과 격벽(515)과 유리 기판(502)측에 형성되어 있는 보호막(514)으로 둘러싸이는 공간 부분을 배기하여 희가스를 봉입함으로써 방전실(516)이 형성되어 있다. 또한, 유리 기판(502)측에 형성되는 표시 전극(512)은 각 방전실(516)에 대해서 2개씩 배치되도록 형성되어 있다.
상기 어드레스 전극(511)과 표시 전극(512)은 도시 생략의 교류 전원에 접속되며, 각 전극에 통전함으로써 필요한 위치의 방전 표시부(510)에서 형광체(517)를 여기 발광시켜, 컬러 표시를 할 수 있도록 되어 있다.
본 실시 형태에서는 상기 어드레스 전극(511)과 표시 전극(512)이 각각 제2 실시 형태에 의한 배선 형성 방법에 의해서 형성되어 있다.
본 실시 형태의 액정 장치에 의하면, 상기 각 전극의 단선이나 단락 등의 불량이 거의 생기기 않고, 또한 소형화, 박형화가 가능한 플라즈마형 표시 장치로 할 수 있다.
[제6 실시 형태]
제6 실시 형태로서, 본 발명의 전자 기기의 구체적인 예에 대해서 설명한다.
도 3의 (a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 3의 (a)에서, 600은 휴대 전화 본체를 나타내며, 601은 제4 실시 형태의 액정 장치를 구비한 액정 표시부를 나타낸다.
도 3의 (b)은 워드프로세서, 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 3의 (b)에서, 700은 정보 처리 장치, 701은 키보드 등의 입력부, 703은 정보 처리 본체, 7O2는 제4 실시 형태의 액정 장치(또는 유기 EL장치)를 구비한 액정 표시부를 나타낸다.
도 3의 (c)는 손목시계형 전자 기기의 일례를 나타낸 사시도이다. 도 3의 (c)에서, 800은 시계 본체를 나타내며, 801은 제4 실시 형태의 액정 장치를 구비한 액정 표시부를 나타낸다.
도 3의 (a)~(c)에 나타내는 전자 기기는 상기 실시 형태의 액정 장치(또는 유기 EL장치)를 구비한 것이므로, 배선류의 단선이나 단락 등의 불량이 거의 생기지 않고, 또한 소형화, 박형화가 가능해진다.
또한, 본 실시 형태의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 전계 발광 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
[제 7실시 형태]
제7 실시 형태로서, 본 발명의 비접촉형 카드 매체의 실시 형태에 대해서 설명한다. 본 실시 형태에 의한 비접촉형 카드 매체는 도 4에 나타내는 바와 같이, 본 실시 형태에 의한 비접촉형 카드 매체(400)는, 카드 기체(基體)(4O2)와 카드 커버(418)로 되는 케이스 내에, 반도체 집적회로 칩(408)과 안테나 회로(412)를 내장하고, 도시되지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합 중 적어도 하나에 의해 전력 공급 혹은 데이터 수수(受授) 중 적어도 하나를 행하게 되어 있다.
본 실시 형태에서는 상기 안테나 회로(412)가 제2 실시 형태에 의한 배선 형성 방법에 의해 형성되어 있다.
본 실시 형태의 비접촉형 카드 매체에 의하면, 상기 안테나 회로(412)의 단선이나 단락 등의 불량이 거의 생기지 않고, 또한 소형화, 박형화가 가능한 비접촉형 카드 매체로 할 수 있다.
실시예
[실시예 1]
유리 기판상에 IT0 (Indium Tin 0xide)층을 형성한 기판 표면에 대해서 전처리를 실시한 후, 발액화 처리를 행하고, 그 다음에, 친액화 처리를 행했다.
전처리는 기판 표면으로의 자외광의 조사 및 용매에 의한 세정에 의해 행하였다.
발액화 처리는 FAS의 단분자막을 형성함으로써 행하였다. 구체적으로는 자기 조직화막을 형성하는 화합물로서, 헵타데카플루오로-1,1,2,2-테트라하이드로데실 트리에톡시실란을 사용하여, 이 화합물과 기판을 동일한 밀폐 용기중에 넣고, 120℃에서, 2시간 방치함으로써 행하였다.
친액화 처리는 파장 254nm의 자외광의 조사에 의해 행하였다. 이 자외광의 조사는 조사 시간을 여러가지로 변경하여 행하였다.
상기와 같이 자외광의 조사 시간이 다른 기판의 발액성을, 순수에 대한 접촉각으로서 조사했다. 그 결과를 표 1에 나타낸다.
[표 1]
조사 시간(초) 접촉각[deg]
0 120
15 110
60 90
90 75
120 50
150 20
[실시예 2]
유리 기판 표면에 대해서 전처리를 실시한 후, 발액화 처리를 행하고, 그 다음에, 친액화 처리를 행했다.
전처리는 기판 표면으로의 자외광의 조사 및 용매에 의한 세정에 의해 행하였다.
발액화 처리는 FAS의 단분자막을 형성함으로써 행하였다. 구체적으로는 자기 조직화막을 형성하는 화합물로서, 헵타데카플루오로-1,1,2,2-테트라하이드로데실 트리에톡시실란을 사용하고, 이 화합물과 기판을 동일의 밀폐 용기중에 넣고, 120℃에서, 2시간 방치함으로써 행하였다.
친액화 처리는 파장 254nm의 자외광의 조사에 의해 행하였다. 이 자외광의 조사는 조사 시간을 여러가지로 변경하여 행하였다.
상기와 같이 자외광의 조사 시간이 다른 기판의 발액성을, 순수에 대한 접촉각으로서 조사했다. 그 결과를 표 2에 나타낸다.
[표 2]
조사 시간(초) 접촉각[deg]
0 110
15 93
60 90
90 12
[실시예 3]
실리콘 웨이퍼 기판 표면에 대해서 전처리를 실시한 후, 발액화 처리를 행하고, 그 다음에, 친액화 처리를 행했다.
전처리는 자외광의 조사에 의해 행하였다.
발액화 처리는 불화 중합막을 형성함으로써 행하였다. 구체적으로는 반응 가스로서 4불화메탄, 아르곤, 및 C8F18를 혼합한 가스를 사용했다. 그리고, 가스 유량 440sccm, 플라즈마 파워 1.6kW, 기판 온도 60℃, 처리 시간 30분으로 처리했다.
친액화 처리는 파장 254nm의 자외광의 조사에 의해 행하였다. 이 자외광의 조사는 조사 시간을 여러가지로 변경하여 행하였다.
상기와 같이, 자외광의 조사 시간이 다른 기판의 발액성을, 용제계 안료 잉크에 대한 접촉각으로서 조사했다. 그 결과를 표 3에 나타낸다.
[표 3]
조사 시간(초) 접촉각[deg]
0 70
300 30
600 20
900 20
1200 20
이상 설명한 바와 같이, 본 발명의 표면 처리 방법에 의하면, 발액화 처리의 후에 친액화 처리를 행하므로, 소망하는 친액성을 균일하게 갖는 기판을 얻을 수 있다.
따라서, 본 발명의 표면 처리 방법에 의해서 처리한 기판을 사용하면, 소망하는 막패턴을 정밀도 좋게 형성할 수 있게 되어, 도전막 배선 등의 형성에 적합하다.
또한, 발명에 의하면, 배선부나 안테나의 단선이나 단락 등의 불량이 거의 생기지 않고, 또한 소형화, 박형화가 가능한 전기 광학 장치, 및 이것을 사용한 전자 기기, 및 비접촉형 카드 매체를 제공할 수 있다.

Claims (17)

  1. 기판의 표면에 발액화 처리를 실시하고, 그 후에 친액화 처리를 실시하며,
    상기 발액화 처리는 기판의 표면에 유기 분자로 되는 자기 조직화막인 발액성의 단분자막을 형성하는 처리, 또는 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 형성되는 불화 중합막을 형성하는 처리이며,
    상기 친액화 처리는 자외광의 조사, 산소를 반응 가스로 하는 플라즈마 처리 및 기판을 오존 분위기에서 쬐는 처리 중의 어느 하나인 것을 특징으로 하는 표면 처리 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 표면 처리 방법에 의하여 표면 처리를 실시하는 표면 처리 기판으로서,
    상기 표면 처리 방법은,
    기판의 표면에 발액화 처리를 실시하고, 그 후에 친액화 처리를 실시하며,
    상기 발액화 처리는 기판의 표면에 유기 분자로 되는 자기 조직화막인 발액성의 단분자막을 형성하는 처리, 또는 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 형성되는 불화 중합막을 형성하는 처리이며,
    상기 친액화 처리는 자외광의 조사, 산소를 반응 가스로 하는 플라즈마 처리 및 기판을 오존 분위기에서 쬐는 처리 중의 어느 하나인 것을 특징으로 하는
    표면 처리 기판.
  10. 기판의 표면에 발액화 처리를 실시하고, 상기 발액화 처리된 영역의 일부를 친액화 처리를 실시하고, 막형성 성분을 함유한 액체로 되는 액적을 표면 처리된 상기 기판에 토출하여 막 패턴을 형성하며,
    상기 발액화 처리는 기판의 표면에 유기 분자로 되는 자기 조직화막인 발액성의 단분자막을 형성하는 처리, 또는 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 형성되는 불화 중합막을 형성하는 처리이며,
    상기 친액화 처리는 자외광의 조사, 산소를 반응 가스로 하는 플라즈마 처리 및 기판을 오존 분위기에서 쬐는 처리 중의 어느 하나인 것을 특징으로 하는 막패턴의 형성 방법.
  11. 기판의 표면에 발액화 처리를 실시하고, 상기 발액화 처리된 영역의 일부를 친액화 처리를 실시하고, 금속 배선 형성 성분을 함유한 액체로 되는 액적을 표면 처리된 상기 기판에 토출하여 금속 배선 패턴을 형성하며,
    상기 발액화 처리는 기판의 표면에 유기 분자로 되는 자기 조직화막인 발액성의 단분자막을 형성하는 처리, 또는 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 형성되는 불화 중합막을 형성하는 처리이며,
    상기 친액화 처리는 자외광의 조사, 산소를 반응 가스로 하는 플라즈마 처리 및 기판을 오존 분위기에서 쬐는 처리 중의 어느 하나인 것을 특징으로 하는 금속 배선 패턴의 형성 방법.
  12. 금속 배선 패턴의 형성 방법에 의하여 형성된 도전막 배선으로서,
    상기 금속 배선 패턴의 형성 방법은,
    기판의 표면에 발액화 처리를 실시하고, 상기 발액화 처리된 영역의 일부를 친액화 처리를 실시하고, 금속 배선 형성 성분을 함유한 액체로 되는 액적을 표면 처리된 상기 기판에 토출하여 금속 배선 패턴을 형성하며,
    상기 발액화 처리는 기판의 표면에 유기 분자로 되는 자기 조직화막인 발액성의 단분자막을 형성하는 처리, 또는 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 형성되는 불화 중합막을 형성하는 처리이며,
    상기 친액화 처리는 자외광의 조사, 산소를 반응 가스로 하는 플라즈마 처리 및 기판을 오존 분위기에서 쬐는 처리 중의 어느 하나인 것을 특징으로 하는
    도전막 배선.
  13. 도전막 배선을 구비하는 전기 광학 장치로서,
    상기 도전막 배선은,
    기판의 표면에 발액화 처리를 실시하고, 상기 발액화 처리된 영역의 일부를 친액화 처리를 실시하고, 금속 배선 형성 성분을 함유한 액체로 되는 액적을 표면 처리된 상기 기판에 토출하여 금속 배선 패턴을 형성하며,
    상기 발액화 처리는 기판의 표면에 유기 분자로 되는 자기 조직화막인 발액성의 단분자막을 형성하는 처리, 또는 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 형성되는 불화 중합막을 형성하는 처리이며,
    상기 친액화 처리는 자외광의 조사, 산소를 반응 가스로 하는 플라즈마 처리 및 기판을 오존 분위기에서 쬐는 처리 중의 어느 하나인 것을 특징으로 하는 금속 배선 패턴의 형성 방법에 의하여 형성되는 것을 특징으로 하는
    전기 광학 장치.
  14. 기판에 전극이 형성되어 되는 전기 광학 장치의 제조 방법으로서,
    상기 기판의 표면에 발액화 처리를 실시하는 공정과,
    상기 발액화 처리된 영역의 일부를 친액화 처리를 실시하는 공정과,
    금속 배선 형성 성분을 함유한 액체로 되는 액적을 표면 처리된 상기 기판에 토출하여 전극을 형성하는 공정
    을 적어도 가지며,
    상기 발액화 처리는 기판의 표면에 유기 분자로 되는 자기 조직화막인 발액성의 단분자막을 형성하는 처리, 또는 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 형성되는 불화 중합막을 형성하는 처리이고,
    상기 친액화 처리는 자외광의 조사, 산소를 반응 가스로 하는 플라즈마 처리 및 기판을 오존 분위기에서 쬐는 처리 중의 어느 하나인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  15. 기판에 박막 트랜지스터가 형성되어 되는 전기 광학 장치의 제조 방법으로서,
    상기 기판의 표면에 발액화 처리를 실시하는 공정과,
    상기 발액화 처리된 영역의 일부를 친액화 처리를 실시하는 공정과,
    금속 배선 형성 성분을 함유한 액체로 되는 액적을 표면 처리된 상기 기판에 토출하여 상기 박막 트랜지스터를 구성하는 전극을 형성하는 공정
    을 적어도 가지며,
    상기 발액화 처리는 기판의 표면에 유기 분자로 되는 자기 조직화막인 발액성의 단분자막을 형성하는 처리, 또는 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 형성되는 불화 중합막을 형성하는 처리이고,
    상기 친액화 처리는 자외광의 조사, 산소를 반응 가스로 하는 플라즈마 처리 및 기판을 오존 분위기에서 쬐는 처리 중의 어느 하나인 것을 특징으로 하는 전기 광학 장치의 제조 방법.
  16. 전기 광학 장치를 구비하는 전자 기기로서,
    상기 전기 광학 장치는,
    기판에 전극 또는 박막 트랜지스터가 형성되어 이루어지고,
    상기 기판의 표면에 발액화 처리를 실시하는 공정과,
    상기 발액화 처리된 영역의 일부를 친액화 처리를 실시하는 공정과,
    금속 배선 형성 성분을 함유한 액체로 되는 액적을 표면 처리된 상기 기판에 토출하여 상기 전극 또는 박막 트랜지스터를 구성하는 전극을 형성하는 공정
    을 적어도 가지며,
    상기 발액화 처리는 기판의 표면에 유기 분자로 되는 자기 조직화막인 발액성의 단분자막을 형성하는 처리, 또는 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 형성되는 불화 중합막을 형성하는 처리이고,
    상기 친액화 처리는 자외광의 조사, 산소를 반응 가스로 하는 플라즈마 처리 및 기판을 오존 분위기에서 쬐는 처리 중의 어느 하나인 것을 특징으로 하는 전기 광학 장치의 제조 방법에 의하여 제조되는 것을 특징으로 하는
    전자 기기.
  17. 도전막 배선을 안테나 회로로서 구비하는 비접촉형 카드 매체로서,
    상기 도전막 배선은,
    기판의 표면에 발액화 처리를 실시하고, 상기 발액화 처리된 영역의 일부를 친액화 처리를 실시하고, 금속 배선 형성 성분을 함유한 액체로 되는 액적을 표면 처리된 상기 기판에 토출하여 금속 배선 패턴을 형성하며,
    상기 발액화 처리는 기판의 표면에 유기 분자로 되는 자기 조직화막인 발액성의 단분자막을 형성하는 처리, 또는 플루오로카본계 화합물을 반응 가스로 하는 플라즈마 처리에 의해서 형성되는 불화 중합막을 형성하는 처리이며,
    상기 친액화 처리는 자외광의 조사, 산소를 반응 가스로 하는 플라즈마 처리 및 기판을 오존 분위기에서 쬐는 처리 중의 어느 하나인 것을 특징으로 하는 금속 배선 패턴의 형성 방법에 의하여 형성되는 것을 특징으로 하는
    비접촉형 카드 매체.
KR1020030018694A 2002-03-27 2003-03-26 표면 처리 방법, 표면 처리 기판, 막패턴의 형성 방법,전기 광학 장치의 제조 방법, 전기 광학 장치, 및 전자 기기 KR100550024B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002089810 2002-03-27
JPJP-P-2002-00089810 2002-03-27
JPJP-P-2003-00063366 2003-03-10
JP2003063366A JP2004006700A (ja) 2002-03-27 2003-03-10 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器

Publications (2)

Publication Number Publication Date
KR20030078001A KR20030078001A (ko) 2003-10-04
KR100550024B1 true KR100550024B1 (ko) 2006-02-09

Family

ID=29552247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030018694A KR100550024B1 (ko) 2002-03-27 2003-03-26 표면 처리 방법, 표면 처리 기판, 막패턴의 형성 방법,전기 광학 장치의 제조 방법, 전기 광학 장치, 및 전자 기기

Country Status (5)

Country Link
US (1) US6861377B1 (ko)
JP (1) JP2004006700A (ko)
KR (1) KR100550024B1 (ko)
CN (1) CN1261973C (ko)
TW (2) TW200705118A (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060159838A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
JP2004311958A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 表面処理方法、表面処理装置、表面処理基板及び電気光学装置並びに電子機器
TWI275333B (en) 2003-12-05 2007-03-01 Ind Tech Res Inst Method for forming metal wire by microdispensing
CN100428871C (zh) * 2003-12-19 2008-10-22 财团法人工业技术研究院 以喷墨法形成金属导线图案的方法
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
JP2005268202A (ja) * 2004-02-16 2005-09-29 Seiko Epson Corp 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
CN100593244C (zh) * 2004-03-19 2010-03-03 株式会社半导体能源研究所 形成图案的方法、薄膜晶体管、显示设备及其制造方法
JP5116212B2 (ja) * 2004-03-19 2013-01-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7572718B2 (en) * 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4731840B2 (ja) * 2004-06-14 2011-07-27 キヤノン株式会社 電界効果型トランジスタおよびその製造方法
US7135405B2 (en) * 2004-08-04 2006-11-14 Hewlett-Packard Development Company, L.P. Method to form an interconnect
JP4399337B2 (ja) * 2004-09-13 2010-01-13 株式会社フューチャービジョン 平面パターンを有する基板およびそれを用いた表示装置
JP2006126692A (ja) 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP3992038B2 (ja) * 2004-11-16 2007-10-17 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
CA2588566A1 (en) * 2004-12-17 2006-06-22 Bionovo, Inc. Estrogenic extracts of morus alba and uses thereof
JP4151652B2 (ja) * 2005-01-11 2008-09-17 セイコーエプソン株式会社 識別コード描画方法
JP2006245544A (ja) * 2005-01-28 2006-09-14 Semiconductor Energy Lab Co Ltd パターン付基板及びその形成方法、並びに半導体装置及びその作製方法
US7915058B2 (en) * 2005-01-28 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
JP4179288B2 (ja) * 2005-02-01 2008-11-12 セイコーエプソン株式会社 膜パターン形成方法
CN100439986C (zh) * 2005-02-23 2008-12-03 精工爱普生株式会社 膜图案的形成方法和器件的制法、电光学装置和电子仪器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2006332592A (ja) 2005-04-28 2006-12-07 Ricoh Co Ltd 電気部品、導電パターンの形成方法、およびインクジェットヘッド
JP4556838B2 (ja) * 2005-05-13 2010-10-06 セイコーエプソン株式会社 バンクの形成方法および膜パターンの形成方法
JP4200983B2 (ja) * 2005-05-24 2008-12-24 セイコーエプソン株式会社 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器
KR100763348B1 (ko) * 2006-04-11 2007-10-04 삼성전기주식회사 기판의 전처리 방법
JP2010538160A (ja) * 2007-08-31 2010-12-09 ゼタコア インコーポレイテッド 興味ある分子の結合を促進するための表面処理方法、該方法により形成されたコーティングおよび装置
EP2297377B1 (en) 2008-05-30 2017-12-27 Colorado State University Research Foundation Plasma-based chemical source device and method of use thereof
WO2011123124A1 (en) * 2010-03-31 2011-10-06 Colorado State University Research Foundation Liquid-gas interface plasma device
US8994270B2 (en) 2008-05-30 2015-03-31 Colorado State University Research Foundation System and methods for plasma application
JP2010040238A (ja) * 2008-08-01 2010-02-18 Panasonic Corp プラズマディスプレイパネルの製造方法
SG182208A1 (en) * 2008-12-15 2012-07-30 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
JP5510126B2 (ja) 2009-08-12 2014-06-04 Ｊｎｃ株式会社 表面処理剤
US8222822B2 (en) 2009-10-27 2012-07-17 Tyco Healthcare Group Lp Inductively-coupled plasma device
EP2552340A4 (en) 2010-03-31 2015-10-14 Univ Colorado State Res Found PLASMA DEVICE WITH LIQUID GAS INTERFACE
US8834462B2 (en) 2010-06-01 2014-09-16 Covidien Lp System and method for sensing tissue characteristics
JP2013213157A (ja) * 2012-04-03 2013-10-17 Jnc Corp 樹脂組成物および該樹脂組成物からなる樹脂膜
US9532826B2 (en) 2013-03-06 2017-01-03 Covidien Lp System and method for sinus surgery
US9555145B2 (en) 2013-03-13 2017-01-31 Covidien Lp System and method for biofilm remediation
CN104023478A (zh) * 2014-06-27 2014-09-03 厦门大学 一种基于气流喷印的柔性电路制备方法
CN104659287B (zh) * 2015-03-12 2017-05-31 京东方科技集团股份有限公司 像素界定层及制备方法、显示基板及制备方法、显示装置
JP6560704B2 (ja) * 2017-03-14 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法および基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007400A (ko) * 1995-07-14 1997-02-21 미따라이 후지오 기판의 선택적 발수 처리 방법과 그를 이용한 차광 부재 형성 기판 및 화상 소자용 칼라 필터 기판의 제조 방법
KR20010012686A (ko) * 1998-03-17 2001-02-26 야스카와 히데아키 박막패터닝용 기판 및 그 표면처리
KR100307698B1 (ko) * 1993-09-27 2001-12-01 후지이 히로시 박막패턴형성방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL146613B (nl) * 1968-02-26 1975-07-15 Canon Kk Elektrofotografische kopieerwerkwijze waarbij wordt ontwikkeld met een waterige vloeistof, alsmede met deze werkwijze verkregen fotografische afdruk.
JPS5975205A (ja) 1982-10-25 1984-04-27 Seiko Epson Corp カラ−フイルタの製造方法
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US6540335B2 (en) * 1997-12-05 2003-04-01 Canon Kabushiki Kaisha Ink jet print head and ink jet printing device mounting this head
CA2237744A1 (en) * 1998-05-14 1999-11-14 Robert Ross Hudgins Catalyst and process for oxidation of sulphur dioxide
US6734029B2 (en) * 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
JP3843706B2 (ja) 2000-07-04 2006-11-08 セイコーエプソン株式会社 微細構造体の製造方法
US20030003748A1 (en) * 2001-05-24 2003-01-02 Anisul Khan Method of eliminating notching when anisotropically etching small linewidth openings in silicon on insulator
JP4039035B2 (ja) * 2001-10-31 2008-01-30 セイコーエプソン株式会社 線パターンの形成方法、線パターン、電気光学装置、電子機器、非接触型カード媒体
JP4126996B2 (ja) * 2002-03-13 2008-07-30 セイコーエプソン株式会社 デバイスの製造方法及びデバイス製造装置
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307698B1 (ko) * 1993-09-27 2001-12-01 후지이 히로시 박막패턴형성방법
KR970007400A (ko) * 1995-07-14 1997-02-21 미따라이 후지오 기판의 선택적 발수 처리 방법과 그를 이용한 차광 부재 형성 기판 및 화상 소자용 칼라 필터 기판의 제조 방법
KR20010012686A (ko) * 1998-03-17 2001-02-26 야스카와 히데아키 박막패터닝용 기판 및 그 표면처리

Also Published As

Publication number Publication date
JP2004006700A (ja) 2004-01-08
TW200705118A (en) 2007-02-01
CN1261973C (zh) 2006-06-28
TWI312377B (ko) 2009-07-21
KR20030078001A (ko) 2003-10-04
US6861377B1 (en) 2005-03-01
TW200307765A (en) 2003-12-16
CN1459824A (zh) 2003-12-03

Similar Documents

Publication Publication Date Title
KR100550024B1 (ko) 표면 처리 방법, 표면 처리 기판, 막패턴의 형성 방법,전기 광학 장치의 제조 방법, 전기 광학 장치, 및 전자 기기
KR100712632B1 (ko) 배선 형성 방법, 배선 형성 장치, 도전막 배선, 전기 광학장치, 전자 기기, 및 비접촉형 카드 매체
US6994414B2 (en) Apparatus and methods for forming film pattern
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
US7678697B2 (en) Substrate, device, method of manufacturing device, method of manufacturing active matrix substrate, electro-optical apparatus and electronic apparatus
US6715871B2 (en) Method of forming film pattern, device for forming film pattern, conductive film wiring, electro-optical device, electronic device, and non-contact card medium
KR100617284B1 (ko) 패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기
KR100484323B1 (ko) 도전막 배선의 형성 방법, 막구조체, 전기 광학 장치, 및전자 기기
JP4123172B2 (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4604743B2 (ja) 機能性基板の製造方法、機能性基板、微細パターンの形成方法、導電膜配線、電子光学装置および電子機器
JP2003133692A (ja) 膜パターンの形成方法および形成装置、ならびにこれにより得られる膜構造体、電気光学装置、電子機器、および非接触型カード媒体
JP2004351272A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
KR100735951B1 (ko) 막 패턴의 형성 방법 및 장치의 제조 방법
JP2003149831A (ja) 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置
KR20040084679A (ko) 표면 처리 방법, 표면 처리 장치, 표면 처리 기판, 전기광학 장치 및 전자 기기
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
JP2007049186A (ja) 配線形成方法
JP4955919B2 (ja) 配線形成方法
JP3821079B2 (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器並びに非接触型カード媒体
JP4748108B2 (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、非接触型カード媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee