KR100617284B1 - 패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기 - Google Patents

패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기 Download PDF

Info

Publication number
KR100617284B1
KR100617284B1 KR1020050078102A KR20050078102A KR100617284B1 KR 100617284 B1 KR100617284 B1 KR 100617284B1 KR 1020050078102 A KR1020050078102 A KR 1020050078102A KR 20050078102 A KR20050078102 A KR 20050078102A KR 100617284 B1 KR100617284 B1 KR 100617284B1
Authority
KR
South Korea
Prior art keywords
substrate
droplets
pattern
liquid
droplet
Prior art date
Application number
KR1020050078102A
Other languages
English (en)
Other versions
KR20050088986A (ko
Inventor
히로노리 하세이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050088986A publication Critical patent/KR20050088986A/ko
Application granted granted Critical
Publication of KR100617284B1 publication Critical patent/KR100617284B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J11/00—Devices or arrangements  of selective printing mechanisms, e.g. ink-jet printers or thermal printers, for supporting or handling copy material in sheet or web form
    • B41J11/008—Controlling printhead for accurately positioning print image on printing material, e.g. with the intention to control the width of margins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J3/00—Typewriters or selective printing or marking mechanisms characterised by the purpose for which they are constructed
    • B41J3/407—Typewriters or selective printing or marking mechanisms characterised by the purpose for which they are constructed for marking on special material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M3/00—Printing processes to produce particular kinds of printed work, e.g. patterns
    • B41M3/001—Printing processes to produce particular kinds of printed work, e.g. patterns using chemical colour-formers or chemical reactions, e.g. leuco dyes or acids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M3/00—Printing processes to produce particular kinds of printed work, e.g. patterns
    • B41M3/16—Braille printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2209/00—Apparatus and processes for manufacture of discharge tubes
    • H01J2209/01—Generalised techniques
    • H01J2209/012—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2217/00—Gas-filled discharge tubes
    • H01J2217/38—Cold-cathode tubes
    • H01J2217/49—Display panels, e.g. not making use of alternating current
    • H01J2217/492—Details
    • H01J2217/49207—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

에지부의 형상이 양호하고, 또한, 광폭화를 실현할 수 있는 패턴의 형성 방법 및 패턴 형성 장치이다. 이 패턴 형성 장치는 토출 수단으로부터 액체 재료를 액체방울로서 토출하여, 그 액체방울을 기판 위에 선 형상으로 배치한다. 복수의 액체방울을 기판 위에 선 형상으로 배치하여, 기판 위에 복수의 선 형상 패턴을 형성한 후에, 그들 복수의 선 형상 패턴 사이에 복수의 액체방울을 배치하여, 그들 복수의 선 형상 패턴끼리를 일체화시킨다.
패턴, 액체방울, 토출

Description

패턴의 형성 방법, 패턴 형성 장치, 도전막 배선, 디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기{METHOD FOR FABRICATING PATTERN, APPARATUS FOR FABRICATING PATTERN, CONDUCTIVE MEMBRANE FOR WIRING, METHOD FOR FABRICATING DEVICE, ELECTROOPTICAL APPARATUS, AND ELECTRONIC APPARATUS}
도 1의 (a) 및 (b)는 본 발명의 패턴의 형성 방법의 실시예를 나타내는 것으로서, 선 형상의 도전막 패턴을 기판 위에 형성할 경우의 순서의 일례를 나타내는 도면.
도 2의 (a)∼(c)는 선 형상 패턴을 형성하는 과정을 보다 구체적으로 나타내는 도면.
도 3의 (a)∼(c)는 복수의 선 형상 패턴 사이에 복수의 액체방울을 배치하는 예를 나타내는 도면.
도 4는 본 발명의 패턴 형성 장치의 실시예를 나타내는 것으로서, 배선 형성 장치의 개략 사시도.
도 5는 본 발명의 전기 광학 장치를 플라즈마형 표시 장치에 적용한 예를 나타내는 분해 사시도.
도 6은 본 발명의 전기 광학 장치를 액정 장치에 적용한 예를 나타내는 평면도.
도 7은 본 발명의 전자 기기를 액정 표시 장치를 구비한 휴대 전화에 적용한 예를 나타내는 도면.
도 8은 본 발명의 전자 기기를 액정 표시 장치를 구비한 휴대형 정보 처리 장치에 적용한 예를 나타내는 도면.
도 9는 본 발명의 전자 기기를 액정 표시 장치를 구비한 손목시계형 전자 기기에 적용한 예를 나타내는 도면.
도 10은 본 발명의 디바이스의 제조 방법이 적용되는 액정 표시 장치의 스위칭 소자 및 신호선 등의 등가회로도.
도 11은 본 발명의 디바이스의 제조 방법이 적용되는 액정 표시 장치의 TFT 어레이 기판의 구조를 나타내는 평면도.
도 12는 본 발명의 디바이스의 제조 방법이 적용되는 액정 표시 장치의 요부(要部) 단면도.
도 13은 본 발명의 디바이스의 제조 방법이 적용되는 컬러 필터의 모식도.
도 14의 (a)∼(f)는 본 발명의 디바이스의 제조 방법이 적용되는 컬러 필터의 모식도.
도 15의 (a)∼(e)는 본 발명의 디바이스의 제조 방법이 적용되는 유기 EL 장치의 제조 공정을 나타내는 모식도.
도 16의 (a)∼(c)는 본 발명의 디바이스의 제조 방법이 적용되는 유기 EL 장치의 제조 공정을 나타내는 모식도.
도 17의 (a)∼(c)는 본 발명의 디바이스의 제조 방법이 적용되는 유기 EL 장 치의 제조 공정을 나타내는 모식도.
*도면의 주요부분에 대한 부호의 설명*
2 X방향 가이드 축 3 X방향 구동 모터
4 탑재대 5 Y방향 가이드 축
10 액체 토출 헤드 11 기판
L1 액체방울 P1 배치 피치
W1, W2 선 형상 패턴
본 발명은 기판 위에 패턴을 형성하는 방법 및 장치에 관한 것이며, 특히 액체방울 토출 수단으로부터 액체 재료를 액체방울로서 토출하여 기판 위에 패턴을 형성하는 기술에 관한 것이다.
기판 위에 패턴을 형성하는 기술로서는 스핀 코팅법 등의 도포 기술을 이용하여 기판 위에 패턴용 액체 재료에 의한 막을 형성하고, 이 막을 포토리소그래피법을 이용하여 원하는 막 패턴으로 형성하는 방법이 알려져 있다.
이것에 대하여, 액체 재료를 기판 위의 원하는 위치에 배치하고, 기판 위에 직접 막 패턴을 형성하는 기술이 제안되어 있다. 이 기술에서는 상기 포토리소그래피에 관한 공정을 생략하거나 간략화할 수 있다.
기판 위의 원하는 위치에 액체 재료를 배치하는 기술로서는, 토출 수단에 설 치된 노즐을 통하여 액체 재료를 액체방울로서 토출하는 방법이 있다(일본국 특개평11-274671호 공보, 일본국 특개2000-216330호 공보 참조). 이 토출법은 스핀 코팅법 등의 도포 기술에 비하여 액체 재료의 소비에 낭비가 적고, 기판 위에 배치하는 액체 재료의 양이나 위치의 제어를 행하기 쉽다는 이점이 있다. 또한, 스핀 코팅법에서는 취급이 곤란한 대형 기판으로의 적용도 용이하다.
그러나, 액체 재료를 액체방울로서 기판 위에 배치하는 기술에서는, 막 패턴의 폭을 넓게 하는 것이 어렵다는 문제가 있다. 즉, 막 패턴의 광폭화(廣幅化)를 목적으로 하여, 1개의 액체방울의 체적을 증대시키거나, 기판 위에 배치하는 액체 재료 전체의 양을 증가시키면, 막 패턴의 에지부 형상에 요철(凹凸)이 생겨 성능의 저하를 초래하거나, 액체 풀(pool)(벌지(bulge))이 생겨 그것이 단선이나 단락 등의 결점의 발생 원인으로 될 우려가 있다.
본 발명은 상술한 사정을 감안하여 안출된 것으로서, 에지부의 형상이 양호하고, 또한, 광폭화를 실현할 수 있는 패턴의 형성 방법 및 패턴 형성 장치를 제공한다.
또한, 본 발명의 다른 목적은, 폭이 넓고 전기 전도에 유리한 도전막 배선을 제공함에 있다.
또한, 본 발명의 또 다른 목적은, 배선부의 단선이나 단락 등의 결점이 생기기 어려운 전기 광학 장치 및 이것을 사용한 전자 기기를 제공함에 있다.
본 발명의 패턴의 형성 방법은, 액체방울 토출 수단으로부터 액체 재료를 액체방울로서 토출하여, 기판 위에 패턴을 형성하는 방법으로서, 복수의 상기 액체방울에 의해 상기 기판 위에 복수의 제 1 패턴을 형성하는 공정과, 상기 복수의 제 1 패턴 사이에 복수의 상기 액체방울을 배치하여, 상기 복수의 제 1 패턴끼리를 일체화시키는 공정을 갖는 것을 특징으로 한다.
상기의 패턴의 형성 방법에서는 기판 위에 복수의, 예를 들어, 선 형상 패턴인 제 1 패턴을 형성한 후에, 그 복수의 제 1 패턴을 일체화시킴으로써, 에지부의 형상이 양호하며 폭이 넓은 패턴(막 패턴)을 기판 위에 형성할 수 있다.
즉, 복수의 제 1 패턴을 형성할 때는, 기판 위에 배치하는 액체방울의 토출 조건을 적절히 제어함으로써, 복수의 제 1 패턴의 각 에지부 형상을 요철이 적은 양호한 상태로 할 수 있다. 그리고, 그 복수의 제 1 패턴 사이에 복수의 액체방울을 배치하여 그들을 일체화시킴으로써, 상기 양호한 에지부의 형상을 손상시키지 않고, 패턴의 광폭화를 실현할 수 있다.
상기의 패턴의 형성 방법에 있어서, 상기 복수의 제 1 패턴을 형성하는 공정과 상기 복수의 제 1 패턴을 일체화시키는 공정에서의 상기 패턴의 형성을 상기 액체방울 토출 수단에 의해 상기 액체방울을 토출하여 행하고, 상기 복수의 제 1 패턴을 형성하는 공정에서의 상기 액체방울 토출 수단의 토출은 상기 복수의 제 1 패턴을 일체화시키는 공정에서의 상기 액체방울 토출 수단의 토출과 상이한 조건으로 상기 액체방울을 토출시킬 수도 있다.
이것에 의해, 제조 수율의 향상을 도모할 수 있게 된다.
예를 들면, 상기의 복수의 제 1 패턴을 일체화시키는 공정에 있어서, 상기 복수의 제 1 패턴을 형성하는 공정에 대하여 상기 액체방울의 체적을 증대시켜 토출하거나, 액체방울의 배치 피치를 좁게 하여 토출함으로써, 복수의 제 1 패턴을 일체화시킬 때에 필요한 시간을 단축시킬 수 있다.
또한, 상기의 패턴의 형성 방법에 있어서, 상기 패턴의 막 두께에 따라 상기 복수의 제 1 패턴의 상기 기판 표면으로부터의 높이를 제어하는 것이 바람직하다.
즉, 복수의 제 1 패턴의 높이(두께)를 변화시킴으로써, 패턴의 막 두께를 용이하게 제어할 수 있다. 예를 들면, 복수의 제 1 패턴의 높이를 증대시킴으로써, 패턴의 막 두께를 용이하게 증가시킬 수 있다.
또한, 상기의 패턴의 형성 방법에 있어서, 상기 기판 위에 상기 액체방울을 토출하기 전에, 상기 기판의 표면을 발액(撥液) 처리하는 것이 바람직하다. 여기서, 발액 처리는 액체 재료에 대하여 비(非)친화성을 나타내는 특성을 부여하는 처리를 의미한다.
이것에 의해, 기판 위에 배치한 액체방울의 확산을 억제할 수 있고, 패턴의 후막화(厚膜化) 및 형상의 안정화가 도모된다.
또한, 상기 액체 재료는 도전성 미립자를 함유하는 액상체(液狀體)에 의해 이루어지는 것이 바람직하다.
본 발명의 패턴 형성 장치는, 액체방울 토출 수단으로부터 액체 재료를 액체방울로서 토출하여, 기판 위에 패턴을 형성하는 패턴 형성 장치로서, 상기 기재된 패턴의 형성 방법에 의해 기판 위에 패턴을 형성하는 것을 특징으로 한다.
이 패턴 형성 장치에서는 양호한 에지부의 형상을 손상시키지 않고, 패턴의 광폭화를 실현할 수 있다.
또한, 본 발명의 도전막 배선은 상기 기재된 패턴 형성 장치에 의해 형성된 것을 특징으로 한다.
이 도전막 배선은 광폭화가 실현되기 때문에, 전기 전도에 유리하다.
또한, 본 발명의 디바이스의 제조 방법은, 기판 위에 도전막 배선이 형성된 디바이스를 제조하는 디바이스의 제조 방법으로서, 액체방울 토출 수단으로부터 액체 재료를 액체방울로서 토출하여, 상기 기판 위에 패턴을 형성하는 패턴 형성 공정을 갖고, 상기 패턴 형성 공정은 복수의 상기 액체방울을 상기 기판 위에 배치함으로써 상기 기판 위에 서로 대략 평행한 복수의 제 1 패턴을 형성하는 공정과, 상기 복수의 제 1 패턴 사이에 복수의 상기 액체방울을 배치하여, 상기 복수의 제 1 패턴끼리를 일체화시키는 공정을 갖는 것을 특징으로 한다.
상기의 디바이스의 제조 방법에서는, 기판 위에 복수의 제 1 패턴을 형성한 후에, 그 복수의 제 1 패턴을 일체화시킴으로써, 에지부의 형상이 양호하며 폭이 넓은 패턴(막 패턴)을 기판 위에 형성할 수 있다. 그 때문에, 전기 전도에 유리한 도전막 배선을 얻을 수 있다.
또한, 본 발명의 전기 광학 장치는, 상기 기재된 도전막 배선을 구비하는 것을 특징으로 한다. 전기 광학 장치로서는, 예를 들어, 플라즈마형 표시 장치, 액정 표시 장치, 유기 일렉트로루미네선스 표시 장치 등을 예시할 수 있다.
또한, 본 발명의 전자 기기는 상기 기재된 전기 광학 장치를 구비하는 것을 특징으로 한다.
이들 발명에 의하면, 전기 전도에 유리한 도전막 배선을 구비하기 때문에, 배선부의 단선이나 단락 등의 불량이 생기기 어렵다.
다음으로, 본 발명에 따른 실시예의 일례로서, 기판 위에 도전막 배선을 형성하는 방법에 대해서 설명한다. 본 실시예에 따른 배선 형성 방법은 도전막 배선용의 액체 재료를 기판 위에 배치하고, 그 기판 위에 배선용의 도전막 패턴을 형성하는 것이며, 표면 처리 공정, 재료 배치 공정, 및 열처리/광처리 공정 등을 포함한다. 또한, 액체 재료의 배치에는 액체방울 토출 장치를 이용하고, 토출 헤드의 노즐을 통하여 액체 재료를 액체방울로서 토출하는 액체 토출법 이른바 잉크젯법을 이용한다. 여기서, 액체방울 토출 장치의 토출 방식으로서는, 압전체 소자의 체적 변화에 따라 액체 재료(유동체)를 토출시키는 피에조젯 방식을 이용할 수도 있고, 열의 인가에 의해 급격하게 증기가 발생함으로써 액체 재료를 토출시키는 방식 등을 이용할 수도 있다.
도전막 배선용의 기판으로서는, 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종의 소재 기판 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
도전막 배선용의 액체 재료로서, 본 예에서는 도전성 미립자를 분산매에 분산시킨 분산액(액상체)을 사용한다. 또한, 수성(水性)이든 유성(油性)이든 상관없다. 여기서 사용되는 도전성 미립자는 금, 은, 구리, 팔라듐, 및 니켈 중 어느 하나를 함유하는 금속 미립자 이외에, 도전성 폴리머나 초전도체의 미립자 등을 사용 할 수 있다.
이들 도전성 미립자는 분산성을 향상시키기 위해 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 표면에 코팅하는 코팅재로서는, 예를 들어, 크실렌 및 톨루엔 등의 유기 용제나 구연산 등을 들 수 있다.
도전성 미립자의 입경은 5㎚ 이상 0.1㎛ 이하인 것이 바람직하다. 0.1㎛보다 크면, 상기 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 5㎚보다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커져, 얻어지는 막 중의 유기물 비율이 과다해진다.
도전성 미립자를 함유하는 액체의 분산매로서는, 실온에서의 증기압이 O.001㎜Hg 이상 200㎜Hg 이하(약 0.133㎩ 이상 26600㎩ 이하)인 것이 바람직하다. 증기압이 200㎜Hg보다 높을 경우에는, 토출 후에 분산매가 급격하게 증발되어, 양호한 막을 형성하는 것이 곤란해진다.
또한, 분산매의 증기압은 0.00l㎜Hg 이상 50㎜Hg 이하(약 0.133㎩ 이상 6650㎩ 이하)인 것이 보다 바람직하다. 증기압이 50㎜Hg 보다 높을 경우에는, 잉크젯법에 의해 액체방울을 토출할 때에 건조에 의한 노즐 막힘이 일어나기 쉽다.
한편, 실온에서의 증기압이 0.001㎜Hg보다 낮은 분산매의 경우, 건조가 느려 막 중에 분산매가 잔류되기 쉬워져, 후공정인 열 및/또는 광처리 후에 양질(良質)의 도전막이 얻어지기 어렵다.
상기 분산매로서는, 상기의 도전성 미립자를 분산시킬 수 있으며, 응집(凝集)을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들면, 물 이외에, 메 탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 지펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1, 2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 잉크젯법에 대한 적용의 용이함의 점에서 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는 물 및 탄화수소계 화합물을 들 수 있다. 이들 분산매는 단독으로 사용할 수도 있고, 2종 이상의 혼합물로서 사용할 수도 있다.
상기 도전성 미립자를 분산매에 분산시킬 경우의 분산질 농도는 1질량% 이상 80질량% 이하이며, 원하는 도전막의 막 두께에 따라 조정하는 것이 좋다. 또한, 80질량%를 초과하면 응집을 일으키기 쉬워, 균일한 막을 얻기 어렵다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 잉크젯법에 의해 액체를 토출할 때, 표면장력이 0.02N/m 미만이면, 잉크 조성물의 노즐면에 대한 습윤성이 증대하기 때문에 비행 곡선이 생기기 쉬워지고, 0.07N/m를 초과하면 노즐 선단에서의 메니스커스 형상이 안정되지 않기 때문에 토출량이나 토출 타이밍의 제어가 곤란해진다.
표면장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서 불소계, 실리콘계, 논이온(non-ion)계 등의 표면장력 조절제를 미량 첨가하는 것이 좋다. 논이온계 표면장력 조절제는 액체의 기판에 대한 습윤성을 향상시키고, 막의 레벨링성을 개량하며, 막의 미세한 요철 발생 등의 방지에 유효한 것이다.
상기 분산액은 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유할 수도 있다.
상기 분산액의 점도는 1mPaㆍs 이상 50mPaㆍs이하인 것이 바람직하다. 잉크젯법을 이용하여 액체 재료를 액체방울로서 토출할 때, 점도가 1mPaㆍs보다 작을 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한, 점도가 50mPaㆍs보다 클 경우는 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액체방울의 토출이 곤란해진다.
또한, 도전막 배선용의 액체 재료로서는, 유기 금속 화합물, 유기 금속 착체(錯體), 및 그와 유사한 것을 함유하는 액체 재료를 사용할 수 있다. 유기 금속 화합물로서는, 예를 들어, 유기 은 화합물을 들 수 있으며, 유기 은 화합물을 소정의 용매에 분산(용해)시킨 용액을 도전막 배선용의 액체 재료로서 사용할 수 있다. 이 경우, 용매로서는, 예를 들어, 디에틸렌글리콜디에틸에테르를 사용할 수 있다. 액체 재료로서 유기 은 화합물(유기 금속 화합물)을 사용한 경우, 액체 재료를 열처리 또는 광처리함으로써 유기분이 제거되고, 은 입자(금속 입자)가 잔류되어 도전성이 발현된다.
(표면 처리 공정)
표면 처리 공정에서는 도전막 배선을 형성하는 기판의 표면을 액체 재료에 대하여 발액성으로 가공한다. 구체적으로는, 도전성 미립자를 함유한 액체 재료에 대한 소정의 접촉각이 60[deg] 이상, 바람직하게는 90[deg] 이상 110[deg] 이하로 되도록 기판에 대하여 표면 처리를 행한다.
표면의 발액성(습윤성)을 제어하는 방법으로서는, 예를 들어, 기판의 표면에 자기 조직화막을 형성하는 방법 및 플라즈마 처리법 등을 채용할 수 있다.
자기 조직화막 형성법에서는, 도전막 배선을 형성해야 할 기판의 표면에 유기 분자막 등으로 이루어진 자기 조직화막을 형성한다.
기판 표면을 처리하기 위한 유기 분자막은 기판에 결합 가능한 관능기와, 그 반대측에 친액기 또는 발액기와 같은 기판의 표면성을 개질(改質)하는(표면 에너지를 제어하는) 관능기와, 이들 관능기를 연결하는 탄소의 직쇄(直鎖) 또는 일부 분기된 탄소쇄를 구비하고 있으며, 기판에 결합되어 자기 조직화하여 분자막, 예를 들어, 단분자막(單分子膜)을 형성한다.
여기서, 자기 조직화막은 기판의 하지층 등의 구성 원자와 반응할 수 있는 결합성 관능기와 그 이외의 직쇄 분자로 이루어지고, 직쇄 분자의 상호작용에 의해 상당히 높은 배향성을 갖는 화합물을 배향시켜 형성된 막이다. 이 자기 조직화막은 단분자를 배향시켜 형성되어 있기 때문에, 막 두께를 상당히 얇게 할 수 있으며, 분자 레벨에서 균일한 막으로 된다. 즉, 막의 표면에 동일한 분자가 위치하기 때문에, 막의 표면에 균일하며 우수한 발액성이나 친액성을 부여할 수 있다.
상기의 높은 배향성을 갖는 화합물로서, 예를 들어, 플루오로알킬실란을 사용함으로써, 막의 표면에 플루오로알킬기가 위치하도록 각 화합물이 배향되어 자기 조직화막이 형성되고, 막의 표면에 균일한 발액성이 부여된다.
자기 조직화막을 형성하는 화합물로서는, 헵타데카플루오로-1, 1, 2, 2 테트라히드로데실트리에톡시실란, 헵타데카플루오로-1, 1, 2, 2 테트라히드로데실트리메톡시실란, 헵타데카플루오로-1, 1, 2, 2 테트라히드로데실트리클로로실란, 트리데카플루오로-1, 1, 2, 2 테트라히드로옥틸트리에톡시실란, 트리데카플루오로-1, 1, 2, 2 테트라히드로옥틸트리메톡시실란, 트리데카플루오로-1, 1, 2, 2 테트라히드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로알킬실란(이하, 「FAS」라고 함)을 예시할 수 있다. 이들 화합물은 단독으로 사용할 수도 있고, 2종 이상을 조합하여 사용할 수도 있다. 또한, FAS를 사용함으로써, 기판과의 밀착성과 양호한 발액성을 얻을 수 있다.
FAS는 일반적으로 구조식 RnSiX(4-n)으로 표시된다. 여기서 n은 1 이상 3 이하의 정수를 나타내고, X는 메톡시기, 에톡시기, 할로겐 원자 등의 가수분해기이다. 또한, R은 플루오로알킬기이며, (CF3)(CF2)x(CH2)y(여기서 x는 0 이상 10 이하의 정수를, y는 0 이상 4 이하의 정수를 나타냄)의 구조를 갖고, 복수개의 R 또는 X가 Si에 결합되어 있을 경우에는, R 또는 X는 각각 모두 동일하거나 상이할 수 있다. X로 표시되는 가수분해기는 가수분해에 의해 실란올을 형성하여, 기판(유리, 실리콘) 하지의 히드록실기와 반응하여 실록산 결합에 의해 기판과 결합된다. 한 편, R은 표면에 (CF3) 등의 플루오로기를 갖기 때문에, 기판의 하지 표면을 젖지 않는(표면 에너지가 낮은) 표면으로 개질한다.
유기 분자막 등으로 이루어진 자기 조직화막은 상기의 원료 화합물과 기판을 동일한 밀폐 용기 중에 넣어 두고, 실온에서 2∼3일 정도간 방치함으로써 기판 위에 형성된다. 또한, 밀폐 용기 전체를 100℃로 유지함으로써, 3시간 정도에서 기판 위에 형성된다. 이들은 기상(氣相)으로부터의 형성법이나, 액상으로부터도 자기 조직화막을 형성할 수 있다. 예를 들면, 원료 화합물을 함유하는 용액 중에 기판을 침지(浸漬)하고, 세정 및 건조시킴으로써 기판 위에 자기 조직화막이 형성된다.
또한, 자기 조직화막을 형성하기 전에, 기판 표면에 자외광을 조사하거나 용매에 의해 세정하여, 기판 표면의 전처리를 행하는 것이 바람직하다.
플라즈마 처리법에서는 상압(常壓) 또는 진공 중에서 기판에 대하여 플라즈마 조사를 행한다. 플라즈마 처리에 사용하는 가스 종류는 도전막 배선을 형성해야 할 기판의 표면 재질 등을 고려하여 다양하게 선택할 수 있다. 처리 가스로서는, 예를 들어, 사플루오르화메탄, 퍼플루오로헥산, 퍼플루오로데칸 등을 예시할 수 있다.
또한, 기판의 표면을 발액성으로 가공하는 처리는 원하는 발액성을 갖는 필름, 예를 들어, 사플루오르화에틸렌 가공된 폴리이미드 필름 등을 기판 표면에 접착시킴으로써 행할 수도 있다. 또한, 발액성이 높은 폴리이미드 필름을 그대로 기 판으로서 사용할 수도 있다.
또한, 기판 표면이 원하는 발액성보다도 높은 발액성을 가질 경우, 170∼40O㎚의 자외광을 조사하거나 기판을 오존 분위기에 노출시킴으로써, 기판 표면을 친액화하는 처리를 행하여 기판 표면의 습윤성을 제어하는 것이 좋다.
(재료 배치 공정)
도 1의 (a) 및 (b)는 기판 위에 액체 재료를 배치하는 방법의 일례로서, 선 형상의 도전막 패턴을 기판 위에 형성할 경우의 순서의 일례를 나타내고 있다.
이 재료 배치 공정에서는 기판 위에 복수의 선 형상 패턴(제 1 패턴)을 형성하는 제 1 공정(도 1의 (a))과, 그 복수의 선 형상 패턴을 일체화시키는 제 2 공정(도 1의 (b))을 포함한다. 이하, 그 상세에 대해서 설명한다.
제 1 공정에서는, 도 1의 (a)에 나타낸 바와 같이, 액체 토출 헤드(10)로부터 액체 재료를 액체방울로서 토출하여, 그 액체방울을 일정한 거리(피치)마다 기판(11) 위에 배치한다. 그리고, 이 액체방울의 배치 동작을 반복함으로써, 기판(11) 위에 복수(본 예에서는 2개)의 선 형상 패턴(W1, W2)을 형성한다.
도 2의 (a)∼(c)는 상기 제 1 공정에서 선 형상 패턴을 형성하는 과정을 보다 구체적으로 나타내는 도면이다.
우선, 도 2의 (a)에 나타낸 바와 같이, 액체 토출 헤드(10)로부터 토출한 액체방울(L1)을 일정한 간격을 두어 기판(11) 위에 차례로 배치한다. 본 예에서는, 액체방울(L1)의 배치 피치(P1)는 기판(11) 위에 배치한 직후의 액체방울(L1) 직경보다도 커지도록 정해져 있다. 이것에 의해, 기판(11) 위에 배치된 직후의 액체방 울(L1)끼리가 서로 접하지 않고, 액체방울(L1)끼리가 합체되어 기판(11) 위에서 확산되는 것이 방지된다. 또한, 액체방울(L1)의 배치 피치(P1)는 기판(11) 위에 배치한 직후의 액체방울(L1) 직경의 2배 이하로 되도록 정해져 있다.
기판(11) 위에 액체방울(L1)을 배치한 후, 분산매의 제거를 행하기 위해, 필요에 따라 건조 처리를 행한다. 건조 처리는, 예를 들어, 핫플레이트, 전기로, 열풍 발생기 등의 가열 수단을 사용한 일반적인 가열 처리 이외에, 램프 어닐링을 이용하여 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로서는, 특별히 한정되지 않으나, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 사용할 수 있다. 이들 광원은 일반적으로 출력 10W 이상 5000W 이하의 범위의 것이 사용되나, 본 예에서는 100W 이상 1000W 이하의 범위로 하는 것이 좋다.
또한, 이 때, 분산매의 제거뿐만 아니라, 분산액을 도전막으로 변환할 때까지 가열이나 광 조사의 정도를 높여도 지장이 없다. 다만, 도전막의 변환은 모든 액체 재료의 배치가 종료되고 나서 열처리/광처리 공정에서 하나로 통합하여 행하면 되기 때문에, 여기서는 분산매를 어느 정도 제거할 수 있으면 충분하다. 예를 들면, 열처리의 경우는 통상 10O℃ 정도의 가열을 몇분 행하면 된다.
또한, 건조 처리는 액체 재료의 토출과 병행하여 동시에 진행시킬 수도 있다. 예를 들면, 기판을 미리 가열하여 두거나, 액체 토출 헤드의 냉각과 함께 비점(沸點)이 낮은 분산매를 사용함으로써, 기판에 액체방울을 배치한 직후부터 그 액체방울의 건조를 진행시킬 수 있다.
다음으로, 도 2의 (b)에 나타낸 바와 같이, 상술한 액체방울의 배치 동작을 반복한다. 즉, 도 2의 (a)에 나타낸 전회(前回)와 동일하게, 액체 토출 헤드(10)로부터 액체 재료를 액체방울(L2)로서 토출하여, 그 액체방울(L2)을 일정 거리마다 기판(11)에 배치한다.
이 때, 액체방울(L2)의 체적(1개의 액체방울당 액체 재료의 양) 및 그 배치 피치(P2)는 전회의 액체방울(L1)과 동일하다. 또한, 액체방울(L2)의 배치 위치를 전회의 액체방울(L1)로부터 1/2피치만큼 시프트시키고, 기판(11) 위에 배치되어 있는 전회의 액체방울(L1)끼리의 중간 위치에 금회(今回)의 액체방울(L2)을 배치한다.
상술한 바와 같이, 기판(11) 위의 액체방울(L1)의 배치 피치(P1)는 기판(11) 위에 배치한 직후의 액체방울(L1) 직경보다도 크고, 또한, 그 직경의 2배 이하이다. 그 때문에, 액체방울(L1)의 중간 위치에 액체방울(L2)이 배치됨으로써, 액체방울(L1)에 액체방울(L2)이 일부 중첩되어, 액체방울(L1)끼리의 사이의 갭이 메워진다.
이 때, 금회의 액체방울(L2)과 전회의 액체방울(L1)이 접하나, 전회의 액체방울(L1)은 이미 분산매가 완전히 또는 어느 정도 제거되어 있기 때문에, 양자가 합체되어 기판(11) 위에서 확산되는 경우는 적다.
또한, 도 2의 (b)에서는 액체방울(L2)의 배치를 개시하는 위치를 전회와 동일한 측(도 2의 (b)에 나타낸 좌측)으로 하고 있으나, 반대측(도 2의 (b)에 나타낸 우측)으로 할 수도 있다. 왕복 동작의 각 방향으로의 이동 시에, 액체방울의 토출 을 행함으로써, 액체 토출 헤드(10)와 기판(11)의 상대 이동 거리를 적게 할 수 있다.
액체방울(L2)을 기판(11) 위에 배치한 후, 분산매의 제거를 행하기 위해, 전회와 동일하게 필요에 따라 건조 처리를 행한다. 이 경우도 분산매의 제거뿐만 아니라, 분산액을 도전막으로 변환할 때까지 가열이나 광 조사의 정도를 높여도 지장이 없으나, 분산매를 어느 정도 제거할 수 있으면 충분하다.
이러한 일련의 액체방울의 배치 동작을 복수회 반복함으로써, 기판(11) 위에 배치되는 액체방울끼리의 갭이 메워져, 도 2의 (c)에 나타낸 바와 같이, 선 형상의 연속된 패턴(선 형상 패턴(W1, W2))이 기판(11) 위에 형성된다. 이 경우, 액체방울의 배치 동작의 반복 횟수를 증대시킴으로써, 기판(11) 위에 액체방울이 차례로 중첩되어, 선 형상 패턴(W1, W2)의 막 두께, 즉, 기판(11) 표면으로부터의 높이(두께)가 증가한다. 선 형상 패턴(W1, W2)의 높이(두께)는 최종적인 막 패턴에 필요한 원하는 막 두께에 따라 정해지고, 그것에 따라 상기 액체방울의 배치 동작의 반복 횟수가 정해진다.
또한, 선 형상 패턴의 형성 방법은 도 2의 (a)∼(c)에 나타낸 것에 한정되지 않는다. 예를 들면, 액체방울의 배치 피치나 반복 시의 시프트 양 등은 임의로 설정할 수 있다.
도 1의 (a)로 되돌아가, 액체방울의 토출 조건, 특히, 액체방울의 체적 및 액체방울의 배치 피치는 기판(11) 위에 형성되는 선 형상 패턴(W1, W2)의 에지부 형상이 요철이 미소한 양호한 상태로 되도록 정해져 있다. 또한, 기판(11)의 표면 은 미리 발액성으로 가공되어 있기 때문에, 기판(11) 위에 배치한 액체방울의 확산이 억제된다. 그 때문에, 선 형상 패턴의 에지부 형상을 상술한 양호한 상태로 확실하게 제어할 수 있는 동시에, 후막화도 용이하다.
복수의 선 형상 패턴(W1, W2)은 2개 동시에 형성할 수도 있고, 1개씩 형성할 수도 있다. 또한, 1개씩 복수의 선 형상 패턴(W1, W2)을 형성할 경우는, 2개 동시에 형성하는 경우에 비하여, 건조 처리 횟수의 합계가 증가할 가능성이 있기 때문에, 기판(11)의 발액성이 손상되지 않도록 건조 조건을 정하는 것이 좋다.
또한, 본 예에서는 복수의 선 형상 패턴(W1, W2)은 서로 이간(離間)한 위치에 배치되어 있으나, 서로 일부 중첩되도록 배치할 수도 있다.
다음으로, 제 2 공정에서는, 도 1의 (b)에 나타낸 바와 같이, 액체 토출 헤드(10)로부터 액체 재료를 액체방울로서 토출하여, 복수의 선 형상 패턴(W1, W2) 사이에 그 액체방울을 배치하고, 복수의 선 형상 패턴(W1, W2)끼리를 일체화시킨다.
도 3의 (a)∼(c)는 상기 제 2 공정에서 복수의 선 형상 패턴(W1, W2) 사이에 복수의 액체방울을 배치하는 예를 각각 나타내고 있다.
도 3의 (a)의 예에서는 상술한 제 1 공정과 동일한 토출 조건으로 복수의 선 형상 패턴(W1, W2) 사이에 복수의 액체방울(Ln)을 배치한다. 즉, 제 1 공정과 동일한 체적 및 배치 피치로 복수의 액체방울(Ln)을 복수의 선 형상 패턴(W1, W2) 사이에 배치하고, 이 배치 동작을 복수회 반복한다. 복수의 선 형상 패턴(W1, W2) 사이에는 각 선 형상 패턴(W1, W2)을 벽으로 하는 오목부가 형성되어 있고, 복수의 액체방울(Ln)은 이 오목부의 내부에 차례로 수용된다.
액체방울의 배치 동작은, 예를 들어, 상기 오목부가 액체방울(액체 재료)에 의해 채워질 때까지 반복된다. 또한, 제 2 공정에서는 반복되는 일련의 액체방울의 배치 동작 시마다 제 1 공정과 동일하게 분산매의 제거를 행하기 위한 건조 처리를 행할 수도 있으나, 건조 처리를 생략할 수도 있다. 즉, 제 2 공정에서는 미(未)건조의 액체방울끼리가 기판 위에서 중첩되어도, 복수의 선 형상 패턴(W1, W2)이 벽으로 되어 기판(11) 위에서의 확산이 방지된다. 건조 처리를 생략함으로써, 제조 수율의 향상이 도모된다.
도 3의 (b)의 예에서는, 상술한 제 1 공정의 토출 조건과 달리, 제 1 공정에 비하여 액체방울(Ln)의 체적을 증대시키고 있다. 즉, 한 번에 토출되는 액체 재료의 양을 증가시키고 있다. 또한, 본 예에서는 액체방울(Ln)의 배치 피치는 제 1 공정과 동일하다. 액체방울(Ln)의 체적을 증대시킴으로써, 복수의 선 형상 패턴(W1, W2)에 의해 형성되는 오목부가 단시간에 액체방울에 의해 채워진다.
도 3의 (c)의 예에서는, 상술한 제 1 공정의 토출 조건과 달리, 제 1 공정에 비하여 액체방울(Ln)의 배치 피치를 좁게 하고 있다. 또한, 액체방울(Ln)의 체적은 제 1 공정과 동일할 수도 있고, 도 3의 (b)에 나타낸 바와 같이 제 1 공정에 비하여 증대시킬 수도 있다. 액체방울의 배치 피치를 좁게 함으로써, 단위 면적당 액체방울의 배치 양이 증가하고, 복수의 선 형상 패턴(W1, W2)에 의해 형성되는 오목부가 단시간에 액체방울에 의해 채워진다.
도 1의 (b)로 되돌아가, 복수의 선 형상 패턴(W1, W2) 사이에 복수의 액체방 울이 배치되고, 그 사이의 오목부가 액체방울(액체 재료)로 채워짐으로써, 복수의 선 형상 패턴(W1, W2)끼리가 일체화되어 1개의 선 형상 패턴(W)이 형성된다. 이 선 형상 패턴(W)의 선 폭은 앞서 형성한 복수의 선 형상 패턴(W1, W2)의 각 선 폭을 포함하기 때문에, 광폭화가 달성된 것으로 된다.
이 경우, 제 1 공정에서 형성하는 복수의 선 형상 패턴(W1, W2)의 거리 간격에 따라 최종적인 선 형상 패턴(W)의 선 폭이 정해진다. 즉, 제 1 공정에서 형성하는 복수의 선 형상 패턴의 거리 간격을 변화시킴으로써, 일체화 후의 최종적인 선 형상 패턴(W)의 폭을 제어할 수 있다.
또한, 제 1 공정에서 형성하는 복수의 선 형상 패턴(W1, W2)의 기판 표면으로부터의 높이(두께)를 변화시킴으로써, 일체화 후의 선 형상 패턴(W)의 막 두께를 제어할 수 있다. 예를 들면, 제 1 공정에서 형성하는 복수의 선 형상 패턴(W1, W2)의 높이를 증대시킴으로써, 일체화 후의 선 형상 패턴(W)의 막 두께를 용이하게 증가시킬 수 있다.
또한, 본 예에서는 제 1 공정에서 2개의 선 형상 패턴을 형성했으나, 선 형상 패턴을 3개 이상 형성할 수도 있다. 일체화되는 선 형상 패턴의 수를 증가시킴으로써, 보다 넓은 선 폭의 선 형상 패턴을 용이하게 형성할 수 있다.
(열처리/광처리 공정)
열처리/광처리 공정에서는, 기판 위에 배치된 액체방울에 포함되는 분산매 또는 코팅재를 제거한다. 즉, 기판 위에 배치된 도전막 형성용의 액체 재료는 미립자 사이의 전기적 접촉을 양호하게 하기 위해, 분산매를 완전히 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해 유기물 등의 코팅재가 코팅되어 있을 경우에는, 이 코팅재도 제거할 필요가 있다.
열처리 및/또는 광처리는 통상 대기 중에서 실행되나, 필요에 따라 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재(基材)의 내열 온도 등을 고려하여 적절히 결정된다.
예를 들면, 유기물로 이루어진 코팅재를 제거하기 위해서는, 약 300℃에서 소성(燒成)하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용할 경우에는, 실온 이상 100℃ 이하에서 행하는 것이 바람직하다.
열처리 및/또는 광처리는, 예를 들어, 핫플레이트 및 전기로 등의 가열 수단을 사용한 일반적인 가열 처리 이외에, 램프 어닐링을 이용하여 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로서는, 특별히 한정되지 않으나, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 사용할 수 있다. 이들 광원은 일반적으로 출력 10W 이상 5000W 이하의 범위의 것이 사용되나, 본 실시예에서는 100W 이상 1000W 이하의 범위로 충분하다.
상기 열처리 및/또는 광처리에 의해, 미립자 사이의 전기적 접촉이 확보되고, 도전막으로 변환된다.
상술한 일련의 공정에 의해, 기판 위에 선 형상의 도전막 패턴이 형성된다. 본 예의 배선 형성 방법에서는, 한 번에 형성할 수 있는 선 형상 패턴의 선 폭에 제한이 있는 경우에도, 복수의 선 형상 패턴을 형성하여 그것을 일체화시킴으로써, 선 형상 패턴의 광폭화를 달성할 수 있다. 이 경우, 앞서 형성하는 복수의 선 형상 패턴의 양호한 에지부 형상이 손상되지 않아 그대로 남길 수 있다. 또한, 앞서 형성하는 복수의 선 형상 패턴의 간격이나 기판 표면으로부터의 높이를 변화시킴으로써, 최종적인 도전막 패턴의 폭이나 막 두께를 제어할 수 있다. 그 때문에, 광폭화나 후막화를 달성하기 쉽고, 전기 전도에 유리하며, 배선부의 단선이나 단락 등의 결점이 생기기 어려운 도전막 패턴을 형성할 수 있다.
다음으로, 본 발명의 막 패턴 형성 장치의 일례로서, 상기 배선 형성 방법을 실시하기 위한 배선 형성 장치에 대해서 설명한다.
도 4는 본 실시예에 따른 배선 형성 장치의 개략 사시도이다. 도 4에 나타낸 바와 같이, 배선 형성 장치(100)는 액체 토출 헤드(10), 액체 토출 헤드(10)를 X방향으로 구동하기 위한 X방향 가이드 축(2), X방향 가이드 축(2)을 회전시키는 X방향 구동 모터(3), 기판(11)을 탑재하기 위한 탑재대(4), 탑재대(4)를 Y방향으로 구동하기 위한 Y방향 가이드 축(5), Y방향 가이드 축(5)을 회전시키는 Y방향 구동 모터(6), 클리닝 기구부(14), 히터(15), 및 이들을 통괄적으로 제어하는 제어 장치(8) 등을 구비하고 있다. X방향 가이드 축(2) 및 Y방향 가이드 축(5)은 각각 베이스(7) 위에 고정되어 있다. 또한, 도 4에서는 액체 토출 헤드(10)는 기판(11)의 진행 방향에 대하여 직각으로 배치되어 있으나, 액체 토출 헤드(10)의 각도를 조정하여, 기판(11)의 진행 방향에 대하여 교차시키도록 할 수도 있다. 이렇게 하면, 액체 토출 헤드(10)의 각도를 조정함으로써, 노즐 사이의 피치를 조절할 수 있다. 또한, 기판(11)과 노즐면의 거리를 임의로 조절할 수 있도록 하는 것도 가능하다.
액체 토출 헤드(10)는 도전성 미립자를 함유하는 분산액으로 이루어진 액체 재료를 노즐(토출구)로부터 토출하는 것이며, X방향 가이드 축(2)에 고정되어 있다. X방향 구동 모터(3)는 스테핑 모터 등이며, 제어 장치(8)로부터 X축 방향의 구동 펄스 신호가 공급되면, X방향 가이드 축(2)을 회전시킨다. X방향 가이드 축(2)의 회전에 의해, 액체 토출 헤드(10)가 베이스(7)에 대하여 X축 방향으로 이동한다.
액체 토출 방식으로서는, 압전체 소자인 피에조 소자를 사용하여 잉크를 토출시키는 피에조 방식, 액체 재료를 가열하여 발생한 기포(버블)에 의해 액체 재료를 토출시키는 버블 방식 등 공지의 다양한 기술을 적용할 수 있다. 이 중에서 피에조 방식은 액체 재료에 열을 가하지 않기 때문에, 재료의 조성 등에 영향을 주지 않는다는 이점을 갖는다. 또한, 본 예에서는 액체 재료 선택의 자유도가 높고, 액체방울의 제어성이 양호하다는 점에서 상기 피에조 방식을 이용한다.
탑재대(4)는 Y방향 가이드 축(5)에 고정되고, Y방향 가이드 축(5)에는 Y방향 구동 모터(6, 16)가 접속되어 있다. Y방향 구동 모터(6, 16)는 스테핑 모터 등이며, 제어 장치(8)로부터 Y축 방향의 구동 펄스 신호가 공급되면, Y방향 가이드 축(5)을 회전시킨다. Y방향 가이드 축(5)의 회전에 의해, 탑재대(4)가 베이스(7)에 대하여 Y축 방향으로 이동한다.
클리닝 기구부(14)는 액체 토출 헤드(10)를 클리닝하여, 노즐의 막힘 등을 방지하는 것이다. 클리닝 기구부(14)는 상기 클리닝 시에서 Y방향의 구동 모터(16)에 의해 Y방향 가이드 축(5)을 따라 이동한다.
히터(15)는 램프 어닐링 등의 가열 수단을 이용하여 기판(11)을 열처리하는 것이며, 기판(11) 위에 토출된 액체의 증발 및 건조를 행하는 동시에 도전막으로 변환하기 위한 열처리를 행한다.
본 실시예의 배선 형성 장치(100)에서는 액체 토출 헤드(10)로부터 액체 재료를 토출하면서, X방향 구동 모터(3) 및/또는 Y방향 구동 모터(6)를 통하여 기판(11)과 액체 토출 헤드(10)를 상대 이동시킴으로써, 기판(11) 위에 액체 재료를 배치한다.
액체 토출 헤드(10)의 각 노즐로부터의 액체방울의 토출량은 제어 장치(8)로부터 상기 피에조 소자에 공급되는 전압에 의해 제어된다.
또한, 기판(11) 위에 배치되는 액체방울의 피치는 상기 상대 이동의 속도 및 액체 토출 헤드(10)로부터의 토출 주파수(피에조 소자로의 구동 전압의 주파수)에 의해 제어된다.
또한, 기판(11) 위에 액체방울을 개시하는 위치는 상기 상대 이동의 방향 및 상기 상대 이동 시에서의 액체 토출 헤드(10)로부터의 액체방울 토출 개시의 타이밍 제어 등에 의해 제어된다.
이것에 의해, 기판(11) 위에 상술한 배선용의 도전막 패턴이 형성된다.
다음으로, 본 발명의 전기 광학 장치의 일례로서, 플라즈마형 표시 장치에 대해서 설명한다.
도 5는 본 실시예의 플라즈마형 표시 장치(500)의 분해 사시도를 나타내고 있다.
플라즈마형 표시 장치(500)는 서로 대향하여 배치된 기판(501, 502) 및 이들 사이에 형성되는 방전 표시부(510)를 포함하여 구성된다.
방전 표시부(510)는 복수의 방전실(516)이 집합된 것이다. 복수의 방전실(516) 중에서 적색 방전실(516(R)), 녹색 방전실(516(G)), 청색 방전실(516(B))의 3개 방전실(516)이 쌍을 이루어 1화소를 구성하도록 배치되어 있다.
기판(501)의 상면에는 소정의 간격으로 스트라이프 형상의 어드레스 전극(511)이 형성되고, 어드레스 전극(511)과 기판(501)의 상면을 덮도록 유전체층(519)이 형성되어 있다. 유전체층(519) 위에는 어드레스 전극(511, 511) 사이에 위치하고, 또한, 각 어드레스 전극(511)을 따르도록 격벽(515)이 형성되어 있다. 격벽(515)은 어드레스 전극(511)의 폭 방향 좌우 양측에 인접하는 격벽과, 어드레스 전극(511)과 직교하는 방향으로 연장 설치된 격벽을 포함한다. 또한, 격벽(515)에 의해 구획된 직사각형의 영역에 대응하여 방전실(516)이 형성되어 있다.
또한, 격벽(515)에 의해 구획되는 직사각형 영역의 내측에는 형광체(517)가 배치되어 있다. 형광체(517)는 적색, 녹색, 청색 중 어느 하나의 형광을 발광하는 것이며, 적색 방전실(516(R))의 저부(底部)에는 적색 형광체(517(R))가, 녹색 방전실(516(G))의 저부에는 녹색 형광체(517(G))가, 청색 방전실(516(B))의 저부에는 청색 형광체(517(B))가 각각 배치되어 있다.
한편, 기판(502)에는 앞의 어드레스 전극(511)과 직교하는 방향으로 복수의 표시 전극(512)이 스트라이프 형상으로 소정의 간격으로 형성되어 있다. 또한, 이들을 덮도록 유전체층(513) 및 MgO 등으로 이루어진 보호막(514)이 형성되어 있다.
기판(501)과 기판(502)은 상기 어드레스 전극(511…)과 표시 전극(512…)을 서로 직교시키도록 대향시켜 상호 접합되어 있다.
상기 어드레스 전극(511)과 표시 전극(512)은 교류 전원(도시 생략)에 접속되어 있다. 각 전극에 통전(通電)함으로써, 방전 표시부(510)에서 형광체(517)가 여기(勵起) 발광하여, 컬러 표시가 가능해진다.
본 실시예에서는 상기 어드레스 전극(511) 및 표시 전극(512)이 각각 앞의 도 4에 나타낸 배선 형성 장치를 이용하여, 앞의 도 1의 (a) 및 (b)에 나타낸 배선 형성 방법에 의거하여 형성되어 있다. 그 때문에, 상기 각 배선류의 단선이나 단락 등의 불량이 생기기 어려우며, 소형화 및 박형화를 실현하기 쉽다.
다음으로, 본 발명의 전기 광학 장치의 다른 예로서, 액정 장치에 대해서 설명한다.
도 6은 본 실시예에 따른 액정 장치의 제 1 기판 위의 신호 전극 등의 평면 레이아웃을 나타내는 것이다. 본 실시예에 따른 액정 장치는 이 제 1 기판과, 주사 전극 등이 설치된 제 2 기판(도시 생략)과, 제 1 기판과 제 2 기판 사이에 봉입된 액정(도시 생략)으로 개략 구성되어 있다.
도 6에 나타낸 바와 같이, 제 1 기판(300) 위의 화소 영역(303)에는 복수의 신호 전극(310…)이 다중 매트릭스 형상으로 설치되어 있다. 특히, 각 신호 전극(310…)은 각 화소에 대응하여 설치된 복수의 화소 전극 부분(310a…)과 이들을 다 중 매트릭스 형상으로 접속하는 신호 배선 부분(310b…)으로 구성되어 있고, Y방향으로 연장되어 있다.
또한, 부호 350은 원칩(one-chip) 구조의 액정 구동 회로이며, 이 액정 구동 회로(350)와 신호 배선 부분(310b…)의 일단(一端) 측(도면 중의 하측)이 제 1 리드 배선(331…)을 통하여 접속되어 있다.
또한, 부호 340…은 상하 도통 단자이며, 이 상하 도통 단자(340…)와 제 2 기판 위에 설치된 단자(도시 생략)가 상하 도통재(341…)에 의해 접속되어 있다. 또한, 상하 도통 단자(340…)와 액정 구동 회로(350)가 제 2 리드 배선(332…)을 통하여 접속되어 있다.
본 실시예에서는 상기 제 1 기판(300) 위에 설치된 신호 배선 부분(310b…), 제 1 리드 배선(331…), 및 제 2 리드 배선(332…)이 각각 앞의 도 4에 나타낸 배선 형성 장치를 이용하여, 앞의 도 1의 (a) 및 (b)에 나타낸 배선 형성 방법에 의거하여 형성되어 있다. 그 때문에, 상기 각 배선류의 단선이나 단락 등의 불량이 생기기 어려우며, 소형화 및 박형화를 실현하기 쉽다. 또한, 대형화된 액정용 기판의 제조에 적용한 경우에도, 배선용 재료를 효율적으로 사용할 수 있어, 비용의 저렴화가 도모된다. 또한, 본 발명을 적용할 수 있는 디바이스는 이들 전기 광학 장치에 한정되지 않고, 예를 들어, 도전막 배선이 형성되는 회로 기판이나 반도체의 실장 배선 등 다른 디바이스 제조에도 적용할 수 있다.
다음으로, 본 발명의 전자 기기의 구체적인 예에 대해서 설명한다.
도 7은 휴대 전화의 일례를 나타낸 사시도이다. 도 7에서 부호 1600은 휴대 전화 본체를 나타내고, 부호 1601은 앞의 도 6에 나타낸 액정 장치를 구비한 액정 표시부를 나타내고 있다.
도 8은 워드프로세서 및 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 8에서 부호 1700은 정보 처리 장치, 부호 1701은 키보드 등의 입력부, 부호 1703은 정보 처리 본체, 부호 1702는 앞의 도 6에 나타낸 액정 장치를 구비한 액정 표시부를 나타내고 있다.
도 9는 손목시계형 전자 기기의 일례를 나타낸 사시도이다. 도 9에서 부호 1800은 시계 본체를 나타내고, 부호 1801은 앞의 도 6에 나타낸 액정 장치를 구비한 액정 표시부를 나타내고 있다.
도 7 내지 도 9에 나타낸 전자 기기는 상기 실시예의 액정 장치를 구비한 것이기 때문에, 배선류의 단선이나 단락 등의 불량이 생기기 어려우며, 소형화 및 박형화가 가능해진다.
또한, 본 실시예의 전자 기기는 액정 장치를 구비하는 것으로 했으나, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이하, 본 발명의 제조 방법의 다른 적용 예에 대해서 설명한다.
본 발명은 도 10 내지 도 12에 나타낸 액정 표시 장치를 제조할 때에 적용할 수 있다. 본 실시예의 액정 표시 장치는, 스위칭 소자로서 TFT(Thin Film Transistor) 소자를 사용한 액티브 매트릭스형의 투과형 액정 장치이다. 도 10은 상기 투과형 액정 장치의 매트릭스 형상으로 배치된 복수의 화소에서의 스위칭 소 자 및 신호선 등의 등가 회로도이다. 도 11은 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소 그룹의 구조를 나타내는 요부 평면도이다. 도 12는 도 11의 A-A'선 단면도이다. 또한, 도 12에서는 도시 상측이 광 입사측, 도시 하측이 시인(視認)측(관찰자측)인 경우에 대해서 나타내고 있다. 또한, 각 도면에서는 각 층이나 각 부재를 도면 상에서 인식할 수 있을 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 달리하고 있다.
본 실시예의 액정 표시 장치에서, 도 10에 나타낸 바와 같이, 매트릭스 형상으로 배치된 복수의 화소에는 화소 전극(109)과 상기 화소 전극(109)으로의 통전 제어를 행하기 위한 스위칭 소자인 TFT 소자(130)가 각각 형성되어 있고, 화상 신호가 공급되는 데이터선(106a)이 상기 TFT 소자(130)의 소스에 전기적으로 접속되어 있다. 데이터선(106a)에 기록하는 화상 신호(S1, S2, …, Sn)는 이 순서에 의해 선순차(線順次)로 공급되거나, 또는 서로 인접하는 복수의 데이터선(106a)에 대하여 그룹마다 공급된다. 또한, 주사선(103a)이 TFT 소자(130)의 게이트에 전기적으로 접속되어 있고, 복수의 주사선(103a)에 대하여 주사 신호(G1, G2, …, Gm)가 소정의 타이밍으로 펄스적으로 선순차에 의해 인가된다. 또한, 화소 전극(109)은 TFT 소자(130)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT 소자(130)를 일정 기간만 온(on)함으로써, 데이터선(106a)으로부터 공급되는 화상 신호(S1, S2, …, Sn)를 소정의 타이밍으로 기록한다. 화소 전극(109)을 통하여 액정에 기록된 소정 레벨의 화상 신호(S1, S2, …, Sn)는 후술하는 공통 전극과의 사이에서 일정 기간 유지된다. 액정은 인가되는 전압 레벨에 의해 분자 응집의 배향이 나 질서가 변화함으로써, 광을 변조하고, 계조 표시를 가능하게 한다. 여기서, 유지된 화상 신호가 누설되는 것을 방지하기 위해, 화소 전극(109)과 공통 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량(170)이 부가되어 있다.
다음으로, 도 11을 참조하면서, 본 실시예의 액정 표시 장치의 요부의 평면 구조에 대해서 설명한다. 도 11에 나타낸 바와 같이, TFT 어레이 기판 위에 인듐 주석 산화물(Indium Tin 0xide, 이하, ITO라고 약기함) 등의 투명 도전성 재료로 이루어진 사각형의 화소 전극(109)(점선부(109A)에 의해 윤곽을 나타냄)이 복수 매트릭스 형상으로 설치되어 있고, 화소 전극(109)의 종횡의 경계에 따라 각각 데이터선(106a), 주사선(103a) 및 용량선(103b)이 설치되어 있다. 각 화소 전극(109)은 주사선(103a)과 데이터선(106a)의 각 교차부에 대응하여 설치된 TFT 소자(130)에 전기적으로 접속되어 있고, 각 화소마다 표시를 행할 수 있는 구조로 되어 있다. 데이터선(106a)은 TFT 소자(130)를 구성하는, 예를 들어, 폴리실리콘막으로 이루어진 반도체층(101a) 중의 후술하는 소스 영역에 콘택트 홀(105)을 통하여 전기적으로 접속되어 있고, 화소 전극(109)은 반도체층(101a) 중의 후술하는 드레인 영역에 콘택트 홀(108)을 통하여 전기적으로 접속되어 있다. 또한, 반도체층(101a) 중의 후술하는 채널 영역(도면 중의 좌측 위의 사선(斜線) 영역)에 대향하도록 주사선(103a)이 배치되어 있고, 주사선(103a)은 채널 영역에 대향하는 부분에서 게이트 전극으로서 기능한다. 용량선(103b)은 주사선(103a)을 따라 대략 직선 형상으로 연장되는 본선부(즉, 평면적으로 보아, 주사선(103a)을 따라 형성된 제 1 영역)와, 데이터선(106a)과 교차하는 개소로부터 데이터선(106a)을 따라 전단측(도 면 중의 상향)으로 돌출된 돌출부(즉, 평면적으로 보아, 데이터선(106a)을 따라 연장 설치된 제 2 영역)를 갖는다.
다음으로, 도 12를 참조하면서, 본 실시예의 액정 표시 장치의 단면 구조에 대해서 설명한다. 도 12는 상술한 바와 같이 도 11의 A-A'선 단면도이며, TFT 소자(130)가 형성된 영역의 구성에 대해서 나타내는 단면도이다. 본 실시예의 액정 표시 장치에서는, TFT 어레이 기판(110)과 이것에 대향 배치되는 대향 기판(120) 사이에 액정층(150)이 끼워 유지되어 있다. TFT 어레이 기판(110)은 투광성의 기판 본체(110A), 그 액정층(150) 측의 표면에 형성된 TFT 소자(130), 화소 전극(109), 배향막(140)을 주체로 하여 구성되어 있고, 대향 기판(120)은 투광성의 플라스틱 기판(기판 본체)(120A)과, 그 액정층(150) 측의 표면에 형성된 공통 전극(121)과 배향막(160)을 주체로 하여 구성되어 있다. 그리고, 각 기판(110, 120)은 스페이서(115)를 통하여 소정의 기판 간격(갭)이 유지되어 있다. TFT 어레이 기판(110)에서 기판 본체(110A)의 액정층(150) 측의 표면에는 화소 전극(109)이 설치되고, 각 화소 전극(109)에 인접하는 위치에 각 화소 전극(109)을 스위칭 제어하는 화소 스위칭용 TFT 소자(130)가 설치되어 있다. 화소 스위칭용 TFT 소자(130)는 LDD(Lightly Doped Drain) 구조를 갖고 있으며, 주사선(103a), 상기 주사선(103a)으로부터의 전계에 의해 채널이 형성되는 반도체층(101a)의 채널 영역(101a'), 주사선(103a)과 반도체층(101a)을 절연하는 게이트 절연막(102), 데이터선(106a), 반도체층(101a)의 저농도 소스 영역(101b) 및 저농도 드레인 영역(101c), 반도체층(101a)의 고농도 소스 영역(101d) 및 고농도 드레인 영역(101e)을 구비하고 있다. 상기 주사선(103a) 위 및 게이트 절연막(102) 위를 포함하는 기판 본체(110A) 위에는 고농도 소스 영역(101d)으로 통하는 콘택트 홀(105), 및 고농도 드레인 영역(101e)으로 통하는 콘택트 홀(108)이 개구된 제 2 층간절연막(104)이 형성되어 있다. 즉, 데이터선(106a)은 제 2 층간절연막(104)을 관통하는 콘택트 홀(105)을 통하여 고농도 소스 영역(101d)에 전기적으로 접속되어 있다. 또한, 데이터선(106a) 위 및 제 2 층간절연막(104) 위에는 고농도 드레인 영역(101e)으로 통하는 콘택트 홀(108)이 개구된 제 3 층간절연막(107)이 형성되어 있다. 즉, 고농도 드레인 영역(101e)은 제 2 층간절연막(104) 및 제 3 층간절연막(107)을 관통하는 콘택트 홀(108)을 통하여 화소 전극(109)에 전기적으로 접속되어 있다.
본 실시예에서는 게이트 절연막(102)을 주사선(103a)에 대향하는 위치로부터 연장 설치하여 유전체막으로서 사용하고, 반도체층(101a)을 연장 설치하여 제 1 축적 용량 전극(101f)으로 하며, 이들에 대향하는 용량선(103b)의 일부를 제 2 축적 용량 전극으로 함으로써, 축적 용량(170)이 구성되어 있다. 또한, TFT 어레이 기판(110A)과 화소 스위칭용 TFT 소자(130) 사이에는 화소 스위칭용 TFT 소자(130)를 구성하는 반도체층(101a)을 TFT 어레이 기판(110A)으로부터 전기적으로 절연하기 위한 제 1 층간절연막(112)이 형성되어 있다. 또한, TFT 어레이 기판(110)의 액정층(150) 측의 가장 표면, 즉, 화소 전극(109) 및 제 3 층간절연막(107) 위에는 전압 무인가 시에서의 액정층(150) 내의 액정 분자의 배향을 제어하는 배향막(140)이 형성되어 있다. 따라서, 이러한 TFT 소자(130)를 구비하는 영역에서는 TFT 어레이 기판(110)의 액정층(150) 측의 가장 표면, 즉, 액정층(150)의 유지면에는 복수의 요철(凹凸) 내지 단차가 형성된 구성으로 되어 있다. 한편, 대향 기판(120)에는 기판 본체(120A)의 액정층(150) 측의 표면으로서, 데이터선(106a), 주사선(103a), 화소 스위칭용 TFT 소자(130)의 형성 영역(비화소 영역)에 대향하는 영역에 입사광이 화소 스위칭용 TFT 소자(130)의 반도체층(101a)의 채널 영역(101a')이나 저농도 소스 영역(101b), 저농도 드레인 영역(101c)에 침입하는 것을 방지하기 위한 제 2 차광막(123)이 설치되어 있다. 또한, 제 2 차광막(123)이 형성된 기판 본체(120A)의 액정층(150) 측에는 그의 대략 전면에 걸쳐 ITO 등으로 이루어진 공통 전극(121)이 형성되고, 그 액정층(150) 측에는 전압 무인가 시에서의 액정층(150) 내의 액정 분자의 배향을 제어하는 배향막(160)이 형성되어 있다.
본 실시예에서는 데이터선(106a), 게이트 전극을 구성하는 주사선(103a), 용량선(103b), 및 화소 전극(109) 등이 본 발명의 제조 방법에 의거하여 형성된다.
본 발명은 컬러 필터의 구성 요소로 되는 막의 형성에도 이용할 수 있다. 도 13은 기판(P) 위에 형성되는 컬러 필터를 나타내는 도면이고, 도 14의 (a)∼(f)는 컬러 필터의 제조 순서를 나타내는 도면이다. 도 13에 나타낸 바와 같이, 본 예에서는 직사각형 형상의 기판(P) 위에 생산성을 향상시키는 관점에서 복수개의 컬러 필터 영역(251)을 매트릭스 형상으로 형성한다. 이들 컬러 필터 영역(251)은 나중에 기판(P)을 절단함으로써 액정 표시 장치에 적합한 컬러 필터로서 이용할 수 있다. 컬러 필터 영역(251)은 R(적색)의 액상체 조성물, G(녹색)의 액상체 조성물, 및 B(청색)의 액상체 조성물을 각각 소정의 패턴, 본 예에서는 종래 공지의 스트라이프형으로 형성한다. 또한, 이 형성 패턴으로서는 스트라이프형 이외에, 모 자이크형, 델타형, 또는 스퀘어형 등일 수도 있다. 그리고, RGB 각각의 액상체 조성물에는 상술한 계면활성제가 첨가되어 있다.
이러한 컬러 필터 영역(251)을 형성하기 위해서는, 우선 도 14의 (a)에 나타낸 바와 같이 투명한 기판(P)의 한쪽 면에 대하여 뱅크(252)가 형성된다. 이 뱅크(252)의 형성 방법은 스핀 코팅 후에 노광 및 현상한다. 뱅크(252)는 평면으로부터 보아 격자 형상으로 형성되고, 격자로 둘러싸인 뱅크 내부에 잉크가 배치된다. 이 때, 뱅크(252)는 발액성을 갖는 것이 바람직하다. 또한, 뱅크(252)는 블랙 매트릭스로서 기능하는 것이 바람직하다. 다음으로, 도 14의 (b)에 나타낸 바와 같이, 상기 액체방울 토출 헤드로부터 액상체 조성물의 액체방울(254)이 토출되어, 필터 요소(253)에 착탄(着彈)된다. 토출하는 액체방울(254)의 양에 대해서는, 가열 공정에서의 액상체 조성물의 체적 감소를 고려한 충분한 양으로 한다. 이렇게 하여 기판(P) 위의 모든 필터 요소(253)에 액체방울(254)을 충전하면, 히터를 이용하여 기판(P)이 소정의 온도(예를 들어, 70℃ 정도)로 되도록 가열 처리된다. 이 가열 처리에 의해, 액상체 조성물의 용매가 증발되어 액상체 조성물의 체적이 감소한다. 이 체적 현상이 심할 경우에는, 컬러 필터로서 충분한 막 두께가 얻어질 때까지 액체방울 토출 공정과 가열 공정을 반복한다. 이 처리에 의해, 액상체 조성물에 함유되는 용매가 증발되어, 최종적으로 액상체 조성물에 함유되는 고형 분만이 잔류되어 막화(膜化)하고, 도 14의 (c)에 나타낸 바와 같은 컬러 필터(255)로 된다. 이어서, 기판(P)을 평탄화하고, 또한, 컬러 필터(255)를 보호하기 위해, 도 14의 (d)에 나타낸 바와 같이 컬러 필터(255)나 뱅크(252)를 덮어 기판(P) 위에 보 호막(256)을 형성한다. 이 보호막(256)의 형성 시에는, 스핀 코팅법, 롤 코팅법, 립핑법 등의 방법을 채용할 수 있으나, 컬러 필터(255)와 동일하게, 액체방울 토출법에 의해 행할 수도 있다. 이어서, 도 14의 (e)에 나타낸 바와 같이 이 보호막(256)의 전면(全面)에 스퍼터링법이나 진공 증착법 등에 의해 투명 도전막(257)을 형성한다. 그 후, 투명 도전막(257)을 패터닝하고, 도 14의 (f)에 나타낸 바와 같이 화소 전극(258)을 필터 요소(253)에 대응시켜 패터닝한다. 또한, 액정 표시 패널의 구동에 TFT(Thin Film Transistor)를 사용할 경우에는, 이 패터닝은 불필요해진다.
본 실시예에서는 컬러 필터(255)나 화소 전극(258)을 형성할 때에 본 발명의 제조 방법을 적용할 수 있다. 컬러 필터를 형성할 때에는, 뱅크 내에 복수의 액체방울을 배치하여 복수의 선 형상 패턴을 형성하고, 이어서 상기 복수의 선 형상 패턴끼리를 일체화하도록 액체방울을 배치한다.
본 발명은 유기 EL 장치를 제조할 경우에도 적용할 수 있다. 도 15의 (a)∼(e) 내지 도 17의 (a)∼(c)를 참조하면서 유기 EL 장치의 제조 방법에 대해서 설명한다. 또한, 도 15의 (a)∼(e) 내지 도 17의 (a)∼(c)에는 설명을 간략화하기 위해 단일의 화소에 대해서만 도시되어 있다.
우선, 기판(P)이 준비된다. 여기서, 유기 EL 소자에서는 후술하는 발광층에 의한 발광광을 기판 측으로부터 취출하는 것도 가능하며, 기판과 반대측으로부터 취출하는 구성으로 할 수도 있다. 발광광을 기판 측으로부터 취출하는 구성으로 할 경우, 기판 재료로서는 유리나 석영, 수지 등의 투명 내지 반투명인 것이 이용 되나, 특히 저렴한 유리가 매우 적합하게 이용된다. 본 예에서는, 기판으로서 도 15의 (a)에 나타낸 바와 같이 유리 등으로 이루어진 투명 기판(P)이 이용된다. 그리고, 기판(P) 위에 비정질 실리콘막으로 이루어진 반도체막(700)이 형성된다. 이어서, 이 반도체막(700)에 대하여 레이저 어닐링 또는 고상(高相) 성장법 등의 결정화 공정이 실행되고, 반도체막(700)이 폴리실리콘막으로 결정화된다. 이어서, 도 15의 (b)에 나타낸 바와 같이, 반도체막(폴리실리콘막)(700)을 패터닝하여 섬 형상의 반도체막(710)이 형성되고, 그 표면에 대하여 게이트 절연막(720)이 형성된다. 이어서, 도 15의 (c)에 나타낸 바와 같이 게이트 전극(643A)이 형성된다. 이어서, 이 상태에서 고농도의 인 이온이 주입되고, 반도체막(710)에 게이트 전극(643A)에 대하여 자기 정합적으로 소스 및 드레인 영역(643a, 643b)이 형성된다. 또한, 불순물이 도입되지 않은 부분이 채널 영역(643c)으로 된다. 이어서, 도 15의 (d)에 나타낸 바와 같이, 콘택트 홀(732, 734)을 갖는 층간절연막(730)이 형성된 후, 이들 콘택트 홀(732, 734) 내에 중계 전극(736, 738)이 매립된다. 이어서, 도 15의 (e)에 나타낸 바와 같이, 층간절연막(730) 위에 신호선(632), 공통 급전선(633) 및 주사선(도 15의 (a)∼(e)에 나타내지 않음)이 형성된다. 여기서, 중계 전극(738)과 각 배선은 동일 공정으로 형성되어 있을 수도 있다. 이 때, 중계 전극(736)은 후술하는 ITO막에 의해 형성된다. 그리고, 각 배선의 상면을 덮도록 층간절연막(740)이 형성되고, 중계 전극(736)에 대응하는 위치에 콘택트 홀(도시 생략)이 형성되며, 그 콘택트 홀 내에도 매립되도록 IT0막이 형성되고, 다시 그 IT0막이 패터닝되어, 신호선(632), 공통 급전선(633) 및 주사선(도시 생략)으로 둘러 싸인 소정 위치에 소스 및 드레인 영역(643a)에 전기적으로 접속하는 화소 전극(641)이 형성된다. 여기서, 신호선(632) 및 공통 급전선(633), 더 나아가서는 주사선(도시 생략)에 의해 끼워진 부분이 후술하는 바와 같이 정공 주입층이나 발광층의 형성 장소로 되어 있다.
이어서, 도 16의 (a)에 나타낸 바와 같이, 상기의 형성 장소를 둘러싸도록 뱅크(650)가 형성된다. 이 뱅크(650)는 구획 부재로서 기능하는 것이며, 예를 들어, 폴리이미드 등의 절연성 유기 재료로 형성하는 것이 바람직하다. 또한, 뱅크(650)는 액체방울 토출 헤드로부터 토출되는 액상체 조성물에 대하여 비(非)친화성을 나타내는 것이 바람직하다. 뱅크(650)에 비친화성을 발현시키기 위해서는, 예를 들어, 뱅크(650)의 표면을 불소계 화합물 등으로 표면 처리하는 등의 방법이 채용된다. 불소 화합물로서는, 예를 들어, CF4, SF5, CHF3 등이 있고, 표면 처리로서는, 예를 들어, 플라즈마 처리 및 UV 조사 처리 등을 들 수 있다. 그리고, 이러한 구성에 의거하여, 정공 주입층이나 발광층의 형성 장소, 즉, 이들의 형성 재료의 도포 위치와 그 주위의 뱅크(650) 사이에 충분한 높이의 단차(611)가 형성된다. 이어서, 도 16의 (b)에 나타낸 바와 같이, 기판(P)의 상면을 위로 향하게 한 상태에서, 정공 주입층 형성용 재료를 함유하는 액상체 조성물(614A)이 액체방울 토출 헤드에 의해 뱅크(650)로 둘러싸인 도포 위치, 즉, 뱅크(650) 내에 선택적으로 도포된다. 이어서, 도 16의 (c)에 나타낸 바와 같이 가열 또는 광 조사에 의해 액상체 조성물(614A)의 용매를 증발시켜, 화소 전극(641) 위에 고형(固形)의 정공 주입 층(640A)이 형성된다.
이어서, 도 17의 (a)에 나타낸 바와 같이, 기판(P)의 상면을 위로 향하게 한 상태에서, 액체방울 토출 헤드로부터 발광층 형성용 재료(발광 재료)를 함유하는 액상체 조성물(614B)이 뱅크(650) 내의 정공 주입층(640A) 위에 선택적으로 도포된다. 발광층 형성용 재료를 함유하는 액상체 조성물(614B)을 액체방울 토출 헤드로부터 토출하면, 액상체 조성물(614B)은 뱅크(650) 내의 정공 주입층(640A) 위에 도포된다. 여기서, 액상체 조성물(614B)의 토출에 의한 발광층의 형성은 적색의 발색광을 발광하는 발광층 형성용 재료를 함유하는 액상체 조성물, 녹색의 발색광을 발광하는 발광층 형성용 재료를 함유하는 액상체 조성물, 청색의 발색광을 발광하는 발광층 형성용 재료를 함유하는 액상체 조성물을 각각 대응하는 화소에 토출하여 도포함으로써 행한다. 또한, 각색에 대응하는 화소는 이들이 규칙적인 배치로 되도록 미리 결정되어 있다. 이렇게 하여 각색의 발광층 형성용 재료를 함유하는 액상체 조성물(614B)을 토출하여 도포하면, 액상체 조성물(614B) 중의 용매를 증발시킴으로써, 도 17의 (b)에 나타낸 바와 같이 정공 주입층(640A) 위에 고형의 발광층(640B)이 형성되고, 이것에 의해 정공 주입층(640A)과 발광층(640B)으로 이루어진 발광부(640)가 얻어진다. 그 후, 도 17의 (c)에 나타낸 바와 같이, 투명 기판(P)의 표면 전체에, 또는 스트라이프 형상으로 반사 전극(654)이 형성된다. 이렇게 하여, 유기 EL 소자가 제조된다.
상술한 바와 같이, 본 실시예에서는 정공 주입층(640A) 및 발광층(640B)이 액체방울 토출법에 의거하여 형성되고, 본 발명의 제조 방법이 적용된다. 또한, 신호선(632), 공통 급전선(633), 주사선, 및 화소 전극(641) 등도 본 발명의 제조 방법에 의거하여 형성된다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 매우 적합한 실시예에 대해서 설명했으나, 본 발명은 이러한 예에 한정되지 않는다. 상술한 예에서 나타낸 각 구성부재의 모든 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의거하여 다형하게 변경할 수 있다.
본 발명의 패턴의 형성 방법 및 패턴 형성 장치에 의하면, 기판 위에 복수의 선 형상 패턴(제 1 패턴)을 형성하고, 그들 복수의 선 형상 패턴 사이에 복수의 액체방울을 배치하여, 그들 복수의 선 형상 패턴끼리를 일체화시킴으로써, 에지부 형상이 양호하며 폭이 넓은 막 패턴을 기판 위에 형성할 수 있다.
본 발명의 도전막 배선에 의하면, 폭이 넓고 전기 전도에 유리하다.
본 발명의 디바이스의 제조 방법에 의하면, 폭이 넓고 전기 전도에 유리한 도전막 배선을 얻을 수 있다.
본 발명의 전기 광학 장치에 의하면, 단선이나 단락 등의 결점이 생기기 어려워, 품질의 향상을 도모할 수 있다.

Claims (9)

  1. 액체방울 토출 수단으로부터 액체 재료를 액체방울로서 토출하여, 기판 위에 패턴을 형성하는 방법으로서,
    상기 액체방울의 배치 피치를 상기 기판 위에 배치한 직후의 액체방울의 직경보다도 커지도록 배치한 복수의 상기 액체방울에 의해 상기 기판 위에 복수의 제 1 패턴을 형성하는 공정과,
    상기 복수의 제 1 패턴 사이에 복수의 상기 액체방울을 배치하여, 상기 복수의 제 1 패턴끼리를 일체화시키는 공정을 갖는 것을 특징으로 하는 패턴의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 패턴을 형성하는 공정에서 상기 액체방울의 배치 피치를 상기 기판 위에 배치한 직후의 액체방울 직경의 2배 이하로 되도록 배치하는 것을 특징으로 하는 패턴의 형성 방법.
  3. 기판 위에 패턴을 형성하는 패턴 형성 장치로서,
    상기 패턴을 형성하는 액체방울을 토출하는 액체방울 토출 헤드와,
    상기 기판을 탑재하기 위한 탑재대와,
    상기 액체방울 토출 헤드와 상기 탑재대를 제어하는 제어 장치를 구비하고,
    상기 제어 장치는,
    상기 액체방울 토출 헤드와 상기 기판을 상대 이동시키면서 상기 액체방울의 배치 피치를 제어하여, 상기 액체방울 토출 헤드로부터 토출되는 상기 액체방울의 토출량을 제어함으로써,
    상기 배치 피치를 상기 기판 위에 배치한 직후의 액체방울의 직경보다도 크게 하여 복수의 액체방울을 배치해서 복수의 제 1 패턴을 형성하고,
    복수의 상기 제 1 패턴 사이에 복수의 상기 액체방울을 배치하여, 복수의 상기 제 1 패턴을 일체화시키는 것을 특징으로 하는 패턴 형성 장치.
  4. 제 3 항에 있어서,
    상기 제어 장치는 상기 제 1 패턴을 형성하는 상기 액체방울의 배치 피치를 상기 기판 위에 배치한 직후의 액체방울 직경의 2배 이하로 되도록 제어하는 것을 특징으로 하는 패턴 형성 장치.
  5. 삭제
  6. 기판 위에 도전막 배선이 형성된 디바이스를 제조하는 디바이스의 제조 방법으로서,
    액체방울 토출 수단으로부터 액체 재료를 액체방울로서 토출하여, 상기 기판 위에 패턴을 형성하는 패턴 형성 공정을 갖고,
    상기 패턴 형성 공정은,
    복수의 상기 액체방울을 상기 기판 위에 배치하는 배치 피치를 상기 기판 위에 배치한 직후의 액체방울 직경보다도 커지도록 함으로써 상기 기판 위에 서로 대 략 평행한 복수의 제 1 패턴을 형성하는 공정과,
    상기 복수의 제 1 패턴 사이에 복수의 상기 액체방울을 배치하여, 상기 복수의 제 1 패턴끼리를 일체화시키는 공정을 갖는 것을 특징으로 하는 디바이스의 제조 방법.
  7. 제 6 항에 있어서,
    상기 패턴 형성 공정은 복수의 상기 액체방울을 상기 기판 위에 배치하는 배치 피치를 상기 기판 위에 배치한 직후의 액체방울 직경의 2배 이하로 함으로써 상기 기판 위에 서로 대략 평행한 복수의 제 1 패턴을 형성하는 공정을 갖는 것을 특징으로 하는 디바이스의 제조 방법.
  8. 삭제
  9. 삭제
KR1020050078102A 2002-04-16 2005-08-25 패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기 KR100617284B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002113753 2002-04-16
JPJP-P-2002-00113753 2002-04-16
JPJP-P-2003-00091044 2003-03-28
JP2003091044A JP3578162B2 (ja) 2002-04-16 2003-03-28 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0023437A Division KR20030082416A (ko) 2002-04-16 2003-04-14 패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20050088986A KR20050088986A (ko) 2005-09-07
KR100617284B1 true KR100617284B1 (ko) 2006-08-30

Family

ID=29552266

Family Applications (4)

Application Number Title Priority Date Filing Date
KR10-2003-0023437A KR20030082416A (ko) 2002-04-16 2003-04-14 패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기
KR1020050078103A KR20050097889A (ko) 2002-04-16 2005-08-25 패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기
KR1020050078102A KR100617284B1 (ko) 2002-04-16 2005-08-25 패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기
KR1020060067365A KR20060090640A (ko) 2002-04-16 2006-07-19 막 패턴의 형성 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR10-2003-0023437A KR20030082416A (ko) 2002-04-16 2003-04-14 패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기
KR1020050078103A KR20050097889A (ko) 2002-04-16 2005-08-25 패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060067365A KR20060090640A (ko) 2002-04-16 2006-07-19 막 패턴의 형성 방법

Country Status (5)

Country Link
US (2) US6810814B2 (ko)
JP (1) JP3578162B2 (ko)
KR (4) KR20030082416A (ko)
CN (2) CN100525584C (ko)
TW (1) TW573447B (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0130485D0 (en) * 2001-12-21 2002-02-06 Plastic Logic Ltd Self-aligned printing
JP4042497B2 (ja) * 2002-04-15 2008-02-06 セイコーエプソン株式会社 導電膜パターンの形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
US7118943B2 (en) * 2002-04-22 2006-10-10 Seiko Epson Corporation Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment
JP3966294B2 (ja) * 2003-03-11 2007-08-29 セイコーエプソン株式会社 パターンの形成方法及びデバイスの製造方法
JP3966293B2 (ja) * 2003-03-11 2007-08-29 セイコーエプソン株式会社 パターンの形成方法及びデバイスの製造方法
JP3966292B2 (ja) * 2003-03-27 2007-08-29 セイコーエプソン株式会社 パターンの形成方法及びパターン形成装置、デバイスの製造方法、導電膜配線、電気光学装置、並びに電子機器
KR101115291B1 (ko) 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
JP2005012179A (ja) * 2003-05-16 2005-01-13 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
JP2005019955A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US7393081B2 (en) * 2003-06-30 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Droplet jetting device and method of manufacturing pattern
US7226819B2 (en) * 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
DE102004002587B4 (de) * 2004-01-16 2006-06-01 Novaled Gmbh Bildelement für eine Aktiv-Matrix-Anzeige
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
JP4583776B2 (ja) * 2004-02-13 2010-11-17 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2005077549A1 (en) * 2004-02-17 2005-08-25 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device, and method for manufacturing thereof
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
JP2005268693A (ja) * 2004-03-22 2005-09-29 Seiko Epson Corp パターン形成方法、回路基板および電子機器
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006015271A (ja) * 2004-07-02 2006-01-19 Seiko Epson Corp 薄膜形成方法
JP2006035184A (ja) * 2004-07-30 2006-02-09 Seiko Epson Corp 液滴塗布方法と液滴塗布装置及び電気光学装置並びに電子機器
JP2006114585A (ja) * 2004-10-13 2006-04-27 Seiko Epson Corp 隔壁構造体、隔壁構造体の形成方法、デバイス、電気光学装置及び電子機器
JP4148213B2 (ja) * 2004-10-21 2008-09-10 セイコーエプソン株式会社 パターン形成方法および機能性膜
JP4155257B2 (ja) 2004-10-21 2008-09-24 セイコーエプソン株式会社 パターン形成方法および機能性膜
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4238822B2 (ja) * 2004-12-03 2009-03-18 セイコーエプソン株式会社 パターン形成基板、電気光学装置、パターン形成基板の製造方法及び電気光学装置の製造方法
EP1836001A4 (en) * 2004-12-30 2009-08-05 Du Pont ORGANIC ELECTRONIC DEVICES AND ASSOCIATED METHODS
JP2006192320A (ja) * 2005-01-11 2006-07-27 Seiko Epson Corp 識別コード描画方法、基板及び表示モジュール
JP2006196542A (ja) * 2005-01-11 2006-07-27 Japan Aviation Electronics Industry Ltd 配線パターンの描画形成方法及びその方法を用いて作製した回路基板
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP4179288B2 (ja) 2005-02-01 2008-11-12 セイコーエプソン株式会社 膜パターン形成方法
JP4337744B2 (ja) * 2005-02-04 2009-09-30 セイコーエプソン株式会社 膜パターンの形成方法、アクティブマトリクス基板の製造方法
US8034401B2 (en) * 2005-06-22 2011-10-11 Canon Kabushiki Kaisha Pattern forming method and pattern forming apparatus
JP2007281416A (ja) * 2006-03-17 2007-10-25 Seiko Epson Corp 金属配線形成方法及びアクティブマトリクス基板の製造方法
JP4470945B2 (ja) * 2007-02-05 2010-06-02 セイコーエプソン株式会社 成膜方法及び配向膜形成方法
JP5085965B2 (ja) 2007-03-30 2012-11-28 富士フイルム株式会社 樹脂膜形成方法、樹脂膜形成装置、及び電子回路基板製造方法
JP2009000600A (ja) * 2007-06-20 2009-01-08 Seiko Epson Corp パターン形成方法及び電気光学装置製造方法並びに電子機器製造方法
JP2009038185A (ja) * 2007-08-01 2009-02-19 Konica Minolta Holdings Inc 導電膜パターンの形成方法、および配線基板、表示装置
JP4661864B2 (ja) * 2007-12-25 2011-03-30 セイコーエプソン株式会社 膜パターン形成方法及び発光装置の製造方法
JP5157582B2 (ja) * 2008-03-28 2013-03-06 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法
JP5334512B2 (ja) * 2008-09-24 2013-11-06 富士フイルム株式会社 パターン形成方法
JP5250539B2 (ja) 2009-02-27 2013-07-31 富士フイルム株式会社 線描画方法
KR20100123973A (ko) * 2009-05-18 2010-11-26 삼성전자주식회사 컬러 필터, 그 제조 장치 및 그 제조 방법
JP5487791B2 (ja) * 2009-08-10 2014-05-07 セイコーエプソン株式会社 転写媒体製造方法、転写媒体
JP4788828B2 (ja) * 2010-02-09 2011-10-05 住友化学株式会社 発光装置の製造方法
JP2011175910A (ja) * 2010-02-25 2011-09-08 Sumitomo Chemical Co Ltd 発光装置の製造方法
JP5627399B2 (ja) * 2010-11-05 2014-11-19 キヤノン株式会社 保護層付き基板の製造方法および基板加工方法
JP6338574B2 (ja) * 2012-05-23 2018-06-06 オセ−テクノロジーズ ビーブイ 機能性パターンの印刷方法及び印刷装置
JP2017025386A (ja) * 2015-07-24 2017-02-02 セイコーエプソン株式会社 ３次元成形物および３次元成形方法
CN110620063B (zh) * 2018-06-19 2023-01-13 东京毅力科创株式会社 配线固定构造和处理装置
WO2022236068A1 (en) * 2021-05-07 2022-11-10 Cornell University Method for protecting reactive materials with atomically thin film
CN114005671B (zh) * 2021-11-24 2022-12-27 西北有色金属研究院 一种采用无绝缘MgB2线材绕制超导磁体的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949121A (en) * 1973-12-12 1976-04-06 Western Electric Company, Inc. Method of forming a hydrophobic surface
IT1129356B (it) * 1980-10-31 1986-06-04 Olivetti Ing C Spa Dispositivo di stampa a getto selettivo di inchiostro
US5204055A (en) * 1989-12-08 1993-04-20 Massachusetts Institute Of Technology Three-dimensional printing techniques
JP3241251B2 (ja) * 1994-12-16 2001-12-25 キヤノン株式会社 電子放出素子の製造方法及び電子源基板の製造方法
JP3241613B2 (ja) * 1995-10-12 2001-12-25 キヤノン株式会社 電子放出素子、電子源および画像形成装置の製造方法
EP0789383B1 (en) * 1996-02-08 2008-07-02 Canon Kabushiki Kaisha Method of manufacturing electron-emitting device, electron source and image-forming apparatus and method of examining the manufacturing
GB9611582D0 (en) * 1996-06-04 1996-08-07 Thin Film Technology Consultan 3D printing and forming of structures
US5876615A (en) * 1997-01-02 1999-03-02 Hewlett-Packard Company Molten solder drop ejector
JPH10283917A (ja) 1997-04-08 1998-10-23 Canon Inc 電子放出素子の製造方法、電子放出素子、電子源基板、画像形成装置、および液滴付与装置
JPH1125851A (ja) * 1997-05-09 1999-01-29 Canon Inc 電子源、その製造方法及び製造装置並びに画像形成装置及びその製造方法
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
JP3539179B2 (ja) 1998-01-28 2004-07-07 セイコーエプソン株式会社 基板、基板の製造方法、集積回路および集積回路の製造方法。
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
US6501663B1 (en) * 2000-02-28 2002-12-31 Hewlett Packard Company Three-dimensional interconnect system
JP2002049031A (ja) 2000-07-31 2002-02-15 Seiko Epson Corp 液晶装置およびその製造方法
US6673388B2 (en) * 2001-04-27 2004-01-06 Eastman Kodak Company Method of making a printed circuit board
JP2003133691A (ja) 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2003317553A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、多層配線基板、半導体チップの実装構造、電気光学装置、電子機器、ならびに非接触型カード媒体
JP3951792B2 (ja) 2002-05-02 2007-08-01 セイコーエプソン株式会社 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Also Published As

Publication number Publication date
JP2004000927A (ja) 2004-01-08
US20040079254A1 (en) 2004-04-29
CN1222413C (zh) 2005-10-12
TW200307492A (en) 2003-12-01
KR20050088986A (ko) 2005-09-07
CN1638607A (zh) 2005-07-13
KR20050097889A (ko) 2005-10-10
JP3578162B2 (ja) 2004-10-20
CN100525584C (zh) 2009-08-05
KR20060090640A (ko) 2006-08-14
US20050034622A1 (en) 2005-02-17
TW573447B (en) 2004-01-21
US7146910B2 (en) 2006-12-12
US6810814B2 (en) 2004-11-02
CN1459372A (zh) 2003-12-03
KR20030082416A (ko) 2003-10-22

Similar Documents

Publication Publication Date Title
KR100617284B1 (ko) 패턴의 형성 방법, 패턴 형성 장치, 도전막 배선,디바이스의 제조 방법, 전기 광학 장치, 및 전자 기기
KR100662066B1 (ko) 패턴의 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
KR100712632B1 (ko) 배선 형성 방법, 배선 형성 장치, 도전막 배선, 전기 광학장치, 전자 기기, 및 비접촉형 카드 매체
US7713578B2 (en) Method for fabricating thin film pattern, method for fabricating device, electro-optical apparatus, and electronic apparatus
US7008809B2 (en) Pattern formation method and pattern formation apparatus, method for manufacturing device, electro-optical device, electronic device, and method for manufacturing active matrix substrate
US7294566B2 (en) Method for forming wiring pattern, method for manufacturing device, device, electro-optic apparatus, and electronic equipment
US7138304B2 (en) Method for forming thin film pattern, device and production method therefor, electro-optical apparatus and electronic apparatus, and production method for active matrix substrate
KR20060110829A (ko) 도전막의 형성 방법, 및 전자기기의 제조 방법
KR100592372B1 (ko) 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
US20060084206A1 (en) Thin-film pattern forming method, semiconductor device, electro-optic device, and electronic apparatus
KR100594836B1 (ko) 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
JP3966306B2 (ja) パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP2004305990A (ja) パターン形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP2007049186A (ja) 配線形成方法
JP2003324266A (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140811

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee