KR100594836B1 - 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기 - Google Patents

패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기 Download PDF

Info

Publication number
KR100594836B1
KR100594836B1 KR1020040014205A KR20040014205A KR100594836B1 KR 100594836 B1 KR100594836 B1 KR 100594836B1 KR 1020040014205 A KR1020040014205 A KR 1020040014205A KR 20040014205 A KR20040014205 A KR 20040014205A KR 100594836 B1 KR100594836 B1 KR 100594836B1
Authority
KR
South Korea
Prior art keywords
pattern
forming
film
region
substrate
Prior art date
Application number
KR1020040014205A
Other languages
English (en)
Other versions
KR20040080987A (ko
Inventor
히라이도시미츠
하세이히로노리
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040080987A publication Critical patent/KR20040080987A/ko
Application granted granted Critical
Publication of KR100594836B1 publication Critical patent/KR100594836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Coating Apparatus (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 복수 늘어선 토출 노즐의 각각으로부터 액적을 토출하여 막패턴을 형성할 때, 막패턴 피치가 설계값상에서 여러가지 변경되어도 효율 좋게 막패턴을 형성할 수 있는 패턴 형성 방법을 제공한다.
본 발명의 패턴 형성 방법은, 액체 재료의 액적을 기판(11)상에 배치함에 의해 선상의 막패턴(W1, W2)을 형성하는 방법으로서, 기판(11)상에 막패턴을 형성하는 패턴 형성 영역(R1, R2)을 복수 나란히 설정하고, 복수의 패턴 형성 영역(R1, R2) 중, 막패턴의 선폭 방향 측부로부터 형성하는 제1 패턴 형성 영역(R1)과, 막패턴의 선폭 방향 중앙부로부터 형성하는 제2 패턴 형성 영역(R2)을 설정하고, 제1, 제2 패턴 형성 영역(R1, R2)의 각각에 액적을 배치하여 막패턴(W1, W2)을 형성한다.
패턴 형성 영역, 막패턴

Description

패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조 방법, 도전막 배선, 전기 광학 장치, 및 전자 기기{METHOD AND DEVICE OF FORMING A PATTERN, METHOD OF MANUFACTURING A DEVICE, CONDUCTIVE FILM WIRING, ELECTRIC OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 본 발명의 패턴 형성 방법의 일실시 형태를 나타내는 플로우 차트도.
도 2는 본 발명의 패턴 형성 방법의 일실시 형태를 나타내는 모식도.
도 3은 본 발명의 패턴 형성 방법의 일실시 형태를 나타내는 모식도.
도 4는 기판 상에 설정된 비트 맵 데이터에 의거하여 액적이 배치되는 모양을 나타내는 모식도.
도 5는 기판 상에 설정된 비트 맵 데이터에 의거하여 액적이 배치되는 모양을 나타내는 모식도.
도 6은 기판 상에 설정된 비트 맵 데이터에 의거하여 액적이 배치되는 모양을 나타내는 모식도.
도 7은 기판 상에 설정된 비트 맵 데이터에 의거하여 액적이 배치되는 모양을 나타내는 모식도.
도 8은 기판 상에 설정된 비트 맵 데이터에 의거하여 액적이 배치되는 모양의 다른 실시예를 나타내는 모식도.
도 9는 기판 상에 설정된 비트 맵 데이터에 의거하여 액적이 배치되는 모양의 다른 실시예를 나타내는 모식도.
도 10은 기판 상에 설정된 비트 맵 데이터에 의거하여 액적이 배치되는 모양의 다른 실시예를 나타내는 모식도.
도 11은 기판 상에 설정된 비트 맵 데이터에 의거하여 액적이 배치되는 모양의 다른 실시예를 나타내는 모식도.
도 12는 본 발명의 패턴 형성 장치의 일실시 형태를 나타내는 개략 사시도.
도 13은 본 발명의 전기 광학 장치의 일실시 형태를 나타내는 도면으로서 플라즈마형 표시 장치에 적용한 예를 나타내는 분해 사시도.
도 14는 본 발명의 전기 광학 장치의 일실시 형태를 나타내는 도면으로서 액정 장치에 적용한 예를 나타내는 평면도.
도 15는 액정 표시 장치의 다른 형태를 나타내는 도면.
도 16은 FED를 설명하기 위한 도면.
도 17은 본 발명의 전자 기기의 일실시 형태를 나타내는 도면.
[부호의 설명]
10…액적 토출 헤드(액적 토출 장치), 10A∼10J…토출 노즐(토출부), 11…기판, 100…패턴 형성 장치(액적 토출 장치),
R1∼R5…패턴 형성 영역,
W1∼W5…막패턴(배선 패턴, 도전막 배선),
Wa…제1 측부 패턴(한쪽 측부), Wb…제2 측부 패턴(다른쪽 측부), Wc…중앙 패턴(중앙부)
본 발명은, 액체 재료의 액적을 기판 상에 배치함에 의해 막패턴을 형성하는 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조 방법, 도전막 배선, 전기 광학 장치, 및 전자 기기에 관한 것이다.
종래부터, 반도체 집적회로 등 미세한 배선 패턴(막패턴)을 갖는 디바이스의 제조 방법으로서 포토리소그래피법이 다용되고 있지만, 액적 토출법을 사용한 디바이스의 제조 방법이 주목되고 있다. 이 액적 토출법은 액체 재료의 소비에 낭비가 적고, 기판 상에 배치하는 액체 재료의 양이나 위치의 제어를 행하기 쉽다는 이점이 있다. 일본 특개평11-274671호 공보 및 특개2000-216330호 공보에는 액적 토출법에 관한 기술이 개시되어 있다.
그런데, 배선 패턴의 배선 피치는 제조하는 디바이스에 따라 여러 가지 변경된다. 한편, 액적 토출법에서는 소정의 피치로 늘어놓은 토출 노즐을 가진 액적 토출 헤드로부터 기판에 액적을 토출한다. 그 때문에, 배선 패턴의 배선 피치를 설계값 상에서 여러 가지 변경해도 하나의 액적 토출 헤드로 고처리량(throughput)으로 배선 패턴을 형성할 필요가 있다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 복수 늘어선 토출 노 즐을 갖는 액적 토출 헤드의 각각으로부터 액적을 토출하여 막패턴을 형성할 때, 패턴 피치가 설계값 상에서 여러 가지 변경되어도 효율 좋게 막패턴을 형성할 수 있는 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조 방법을 제공함을 목적으로 한다. 또한, 본 발명은, 배선 패턴을 고처리량으로 제조함에 의해 비용적으로 유리한 도전막 배선, 전기 광학 장치, 및 이것을 사용한 전자 기기를 제공함을 목적으로 한다.
상기의 과제를 해결하기 위해, 본 발명의 패턴 형성 방법은, 액체 재료의 액적을 기판 상에 배치함에 의해 막패턴을 형성하는 패턴 형성 방법으로서, 상기 기판 상에 상기 막패턴을 형성하는 패턴 형성 영역을 복수 나란히 설정하고, 상기 복수의 패턴 형성 영역 중, 상기 막패턴의 측부로부터 형성하는 제1 패턴 형성 영역과, 상기 막패턴의 중앙부로부터 형성하는 제2 패턴 형성 영역을 설정하고, 상기 제1, 제2 패턴 형성 영역의 각각에 상기 액적을 배치하여 상기 막패턴을 형성하는 것을 특징으로 한다.
본 발명에 의하면, 복수 늘어선 패턴 형성 영역의 각각에 액적을 배치하여 예를 들면 소정의 선폭을 갖는 막패턴을 형성할 때, 제1 패턴 형성 영역에서는 측부로부터 막패턴을 형성하고, 제2 패턴 형성 영역에서는 중앙부로부터 막패턴을 형성하도록 하였으므로, 바꿔말하면 기판 상에서의 액적 배치 순서(막패턴의 각부의 형성 위치 순서)를 각 패턴 형성 영역마다 다르게 설정하였으므로, 액적 토출 헤드의 토출 노즐 피치와 제조하는 패턴 피치가 달라도, 제1, 제2 패턴 형성 영역의 각 각에 대해서 막패턴을 효율 좋게 형성할 수 있다. 즉, 노즐 피치와 패턴 피치가 서로 다른 경우, 모든 막패턴의 각각에 대해서 동일한 액적 배치 순서로 액적을 배치하려고 하면, 복수의 토출 노즐 중 액적을 토출하지 않은 상태(토출 휴지 상태, 배치 휴지 상태)의 토출 노즐의 수가 증가해 버려, 저처리화를 초래하게 된다. 그러나, 각 패턴 형성 영역의 각각에 대해서 액적 배치 순서를 다르게 함으로써, 즉, 제1 패턴 형성 영역에 대해서는 측부로부터 형성하기 시작하고, 제2 패턴 형성 영역에 대해서는 중앙부로부터 형성하기 시작하도록 했으므로, 노즐 피치와 패턴 피치가 서로 달라도 토출 휴지 상태의 토출 노즐의 수를 저감할 수 있어, 고처리화를 도모할 수 있다.
본 발명의 패턴 형성 방법에서, 상기 제1, 제2 패턴 형성 영역의 각각 대해 상기 액적을 거의 동시에 배치하는 공정을 가짐을 특징으로 한다.
본 발명에 의하면, 노즐 피치와 패턴 피치가 달라도, 토출 노즐과 기판의 상대 위치를 변경함으로써 제1 및 제2 패턴 형성 영역의 위치와 복수의 토출 노즐 위치가 일치하는 상태가 생긴다. 그래서, 상기 상태에서 제1 및 제2 패턴 형성 영역의 각각에 액적을 동시에 배치함으로써 고처리화를 실현할 수 있다.
본 발명의 패턴 형성 방법에서, 상기 제1, 제2 패턴 형성 영역 중 어느 한쪽에 상기 액적을 배치하는 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 노즐 피치와 패턴 피치가 달라도, 토출 노즐과 기판의 상대 위치를 변경함으로써 제1 및 제2 패턴 형성 영역의 어느 한쪽의 위치와 토출 노즐 위치가 일치하는 상태가 생긴다. 그래서, 상기 상태에서 토출 노즐과의 위치가 일치한 제1 및 제2 패턴 형성 영역의 어느 한쪽에 액적을 배치함으로써, 토출 휴지 상태의 토출 노즐의 수를 저감할 수 있어 고처리화를 실현할 수 있다.
본 발명의 패턴 형성 방법에서, 상기 제1 패턴 형성 영역에서는 상기 측부를 형성한 뒤에 중앙부를 형성하고, 상기 제2 패턴 형성 영역에서는 상기 중앙부를 형성한 뒤에 측부를 형성하는 것을 특징으로 한다.
본 발명에 의하면, 제1, 제2 패턴 형성 영역의 각각에 대해서 액적 배치 순서를 서로 다르게 설정했으므로, 노즐 피치와 패턴 피치가 서로 달라도 토출 노즐에 대해서 위치 맞춘 제1, 제2 패턴 형성 영역에 액적을 배치함으로써, 토출 휴지 상태의 토출 노즐의 수를 저감할 수 있어, 고처리화를 도모할 수 있다. 또한, 제1, 제2 패턴 형성 영역의 각각에 대해서 중앙부 및 측부를 형성함으로써 폭이 넓은 배선 패턴을 형성할 수 있어, 전기 전도에 유리한 막패턴을 형성할 수 있다.
본 발명의 패턴 형성 방법에서, 상기 제1, 제2 패턴 형성 영역의 각각에 대응하여 상기 액적을 배치하는 토출부를 복수 마련하고, 상기 패턴 형성 영역이 늘어선 방향으로 상기 토출부를 이동하면서 상기 액적을 배치하는 것을 특징으로 한다.
본 발명에 의하면, 복수 늘어선 패턴 형성 영역의 각각에 대응하도록 토출부(토출 노즐)를 마련하고, 이 토출부를 이동하면서 액적을 배치하도록 했으므로, 복수의 막패턴(배선 패턴)을 단시간에 형성할 수 있다.
본 발명의 패턴 형성 방법에서, 상기 제1 패턴 형성 영역에 형성하는 제1 막패턴의 한쪽 측부를 형성하는 공정과, 상기 제1 막패턴의 다른쪽 측부를 형성하는 동시에 상기 제2 패턴 형성 영역에 형성하는 제2 막패턴의 중앙부를 형성하는 공정과, 상기 제1 막패턴의 중앙부를 형성하는 동시에 상기 제2 막패턴의 한쪽 및 다른쪽의 어느 하나의 측부를 형성하는 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 제1, 제2 패턴 형성 영역의 각각에 대해서 효율 좋게 폭이 넓은 막패턴을 형성할 수 있다.
본 발명의 패턴 형성 방법은, 액체 재료의 액적을 기판 상에 배치함에 의해 막패턴을 형성하는 패턴 형성 방법으로서, 상기 기판 상에 복수 나란히 상기 막패턴을 형성할 때, 상기 복수의 막패턴 중, 제1 막패턴의 제1 영역을 형성하는 제1 공정과, 상기 제1 막패턴의 제2 영역을 형성하는 동시에 제2 막패턴의 제1 영역을 형성하는 제2 공정과, 상기 제1 막패턴의 제3 영역을 형성하는 동시에 상기 제2 막패턴의 제2 영역을 형성하는 제3 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 제1 막패턴과 제2 막패턴을 형성할 때에, 형성 위치 순서 즉 액적 배치 순서를 서로 다른 순서로 설정했으므로, 토출 휴지 상태의 토출 노즐의 수를 저감할 수 있어, 고처리화를 도모할 수 있다.
본 발명의 패턴 형성 방법에서, 상기 제3 공정 후에 상기 제2 막패턴의 제3 영역을 형성하는 제4 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 제1 및 제2 막패턴의 각각을 폭이 넓게 형성할 수 있어, 전기 전도에 유리한 막패턴을 형성할 수 있다.
본 발명의 패턴 형성 방법에서, 상기 액체 재료는 도전성 미립자를 포함하는 액상체인 것을 특징으로 한다. 이것에 의해, 도전성을 갖는 배선 패턴을 형성할 수 있다.
본 발명의 패턴 형성 장치는, 액체 재료의 액적을 기판 상에 배치하는 액적 토출 장치를 구비하여, 상기 액적에 의해 막패턴을 형성하는 패턴 형성 장치로서, 상기 액적 토출 장치는 상기 기판 상에 미리 복수 나란히 설정하고 상기 막패턴을 형성하는 패턴 형성 영역 중, 제1 패턴 형성 영역에 형성하는 제1 막패턴을 측부로부터 형성하고, 제2 패턴 형성 영역에 형성하는 제2 막패턴을 중앙부로부터 형성하는 것을 특징으로 한다.
또한, 본 발명의 패턴 형성 장치는, 액체 재료의 액적을 기판 상에 배치하는 액적 토출 장치를 구비하고, 상기 액적에 의해 상기 기판 상에 복수의 막패턴을 형성하는 패턴 형성 장치로서, 상기 액적 토출 장치는, 제1 막패턴의 제1 영역을 형성한 뒤, 상기 제1 막패턴의 제2 영역을 형성하는 동시에 제2 막패턴의 제1 영역을 형성하고, 그 다음에, 상기 제1 막패턴의 제3 영역을 형성하는 동시에 상기 제2 막패턴의 제2 영역을 형성하는 것을 특징으로 한다.
본 발명에 의하면, 노즐 피치와 패턴 피치가 서로 달라도, 토출 휴지 상태의 토출 노즐의 수를 저감할 수 있어, 고처리화를 실현할 수 있다.
본 발명의 디바이스의 제조 방법은, 배선 패턴을 갖는 디바이스의 제조 방법에서, 상기 기판 상에 복수 나란히 설정하여 상기 배선 패턴을 형성하는 패턴 형성 영역의 각각에 대해서 액체 재료의 액적을 배치함에 의해 상기 배선 패턴을 형성하는 재료 배치 공정을 갖고, 상기 재료 배치 공정은 상기 복수의 패턴 형성 영역 중, 상기 배선 패턴의 측부로부터 형성하는 제1 패턴 형성 영역과, 상기 배선 패턴 의 중앙부로부터 형성하는 제2 패턴 형성 영역을 설정하고, 상기 제1, 제2 패턴 형성 영역의 각각에 상기 액적을 배치하여 상기 배선 패턴을 형성하는 것을 특징으로 한다.
또한, 본 발명의 디바이스의 제조 방법은, 배선 패턴을 갖는 디바이스의 제조 방법에서, 액체 재료의 액적을 기판 상에 배치함에 의해 복수의 배선 패턴을 형성하는 재료 배치 공정을 갖고, 상기 재료 배치 공정은, 상기 복수의 배선 패턴 중, 제1 배선 패턴의 제1 영역을 형성하는 제1 공정과, 상기 제1 배선 패턴의 제2 영역을 형성하는 동시에 제2 배선 패턴의 제1 영역을 형성하는 제2 공정과, 상기 제1 배선 패턴의 제3 영역을 형성하는 동시에 상기 제2 배선 패턴의 제2 영역을 형성하는 제3 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 노즐 피치와 패턴 피치가 서로 달라도 토출 휴지 상태의 토출 노즐의 수를 저감할 수 있어, 고처리화를 실현할 수 있다. 또한, 폭이 넓은 배선 패턴을 효율 좋게 형성할 수 있으므로, 저비용화가 실현되어 전기 전도에 유리한 배선 패턴을 구비한 디바이스를 제공할 수 있다.
본 발명의 도전막 배선은, 상기 기재의 패턴 형성 장치에 의해 형성된 것을 특징으로 한다.
본 발명에 의하면, 저비용으로 광폭화(廣幅化)가 실현된 전기 전도에 유리한 도전막 배선을 제공할 수 있다.
본 발명의 전기 광학 장치는, 상기 기재의 도전막 배선을 구비하는 것을 특징으로 한다. 또한, 본 발명의 전자 기기는, 상기 기재의 전기 광학 장치를 구비 하는 것을 특징으로 한다. 이들 발명에 의하면, 저비용으로 전기 전도에 유리한 도전막 배선을 구비하므로 배선부의 단선이나 단락 등의 불량이 거의 생기지 않는다.
여기서, 전기 광학 장치로는, 예를 들면, 플라즈마형 표시 장치, 액정 표시 장치, 및 유기 일렉트로루미네선스 표시 장치 등을 들 수 있다.
상기 액적 토출 장치(잉크젯 장치)의 토출 방식으로는, 압전체 소자의 체적 변화에 의해 액체 재료를 배치시키는 피에조젯 방식이어도, 열의 인가에 의해 급격히 증기가 발생함에 의해 액체 재료의 액적을 배치시키는 방식이어도 좋다.
액체 재료라 함은 액적 토출 헤드(잉크젯 헤드)의 토출 노즐로부터 토출 가능한 점도를 구비한 매체를 말한다. 수성이든 유성이든 상관 없다. 노즐 등으로부터 토출 가능한 유동성(점도)을 구비하고 있으면 충분하고, 고체 물질이 혼입해 있어도 전체로서 유동체이면 좋다. 또한, 액체 재료에 포함되는 재료는, 용매 중에 미립자로서 분산된 것 외에, 융점 이상으로 가열하여 용해시킨 것이라도 좋고, 용매 외에 염료나 안료 기타 기능성 재료를 첨가한 것이어도 좋다. 또한, 기판은 플랫 기판 외, 곡면상의 기판이어도 좋다. 또한 패턴 형성면의 경도가 딱딱할 필요는 없고, 유리나 플라스틱, 금속 이외에, 필름, 종이, 고무등 가요성을 가진 것의 표면이어도 좋다.
[발명을 실시하기 위한 최량의 형태]
＜패턴 형성 방법＞
이하, 본 발명의 패턴 형성 방법에 대해서 도면을 참조하면서 설명한다. 도 1은 본 발명의 패턴 형성 방법의 일실시 형태를 나타내는 플로우 차트도이다.
여기서, 본 실시 형태에서는 기판 상에 도전막 배선 패턴을 형성하는 경우를 예로 들어 설명한다.
도 1에서, 본 실시 형태에 의한 패턴 형성 방법은, 액체 재료의 액적이 배치되는 기판을 소정의 용매 등을 사용하여 세정하는 공정(스텝 S1)과, 기판의 표면 처리 공정의 일부를 구성하는 발액화 처리 공정(스텝 S2)과, 발액화 처리된 기판 표면의 발액성을 조정하는 표면 처리 공정의 일부를 구성하는 발액성 저하 처리 공정(스텝 S3)과, 표면 처리된 기판 상에 액적 토출법에 의거하여 도전막 배선 형성용 재료를 포함하는 액체 재료의 액적을 배치하여 막패턴을 묘화(형성)하는 재료 배치 공정(스텝 S4)과, 기판 상에 배치된 액체 재료의 용매 성분의 적어도 일부를 제거하는 열·광 처리를 포함하는 중간 건조 처리 공정(스텝 S5)과, 소정의 패턴이 묘화된 기판을 소성하는 소성 공정(스텝 S7)을 가지고 있다. 또한, 중간 건조 처리 공정 후, 소정의 패턴 묘화가 종료했는지의 여부를 판단하여(스텝 S6), 패턴 묘화가 종료되면 소성 공정이 행해지고, 한편, 패턴 묘화가 종료되어 있지 않았다면 재료 배치 공정이 행해진다.
다음에, 본 발명의 특징 부분인 액적 토출법에 의거하는 재료 배치 공정(스텝 S4)에 대해서 설명한다.
본 실시 형태의 재료 배치 공정은, 도전막 배선 형성용 재료를 포함하는 액체 재료의 액적을 액적 토출 장치의 액적 토출 헤드로부터 기판 상에 배치함에 의해 기판 상에 복수의 선상의 막패턴(배선 패턴)을 나란히 형성하는 공정이다. 액 체 재료는 도전막 배선 형성용 재료인 금속 등의 도전성 미립자를 분산매에 분산한 액상체이다. 이하의 설명에서는, 기판(11)상에 2개의 제1, 제2 막패턴(W1, W2)을 형성하는 경우에 대해서 설명한다.
도 2에서, 재료 배치 공정(스텝 S4)에서는, 우선, 기판(11)상에 제1 막패턴(W1) 및 제2 막패턴(W2)을 형성하는 패턴 형성 영역인 제1 패턴 형성 영역(R1) 및 제2 패턴 형성 영역(R2)이 나란히 설정된다. 또한, 제1 패턴 형성 영역(R1)에는 이 제1 패턴 형성 영역(R1)에 형성할 제1 막패턴(W1)을 선폭 방향 측부로부터 형성하고, 제2 패턴 형성 영역(R2)에는 이 제2 패턴 형성 영역(R2)에 형성할 제2 막패턴(W2)을 선폭 방향 중앙부로부터 형성하도록 설정된다.
또한, 기판(11)상의 제1 패턴 형성 영역(R1)에는, 액적 토출 장치의 액적 토출 헤드(10)에 마련된 복수의 토출 노즐 중 제1 토출 노즐(10A)로부터 토출된 액체 재료의 액적이 배치되도록 설정되어 있다. 한편, 기판(11)상의 제2 패턴 형성 영역(R2)에는, 제1 토출 노즐(10A)과는 다른 제2 토출 노즐(10B)로부터 토출된 액체 재료의 액적이 배치되도록 설정되어 있다. 즉, 제1, 제2 패턴 형성 영역(R1, R2)의 각각에 대응하도록 토출 노즐(토출부)(10A, 10B)이 마련되어 있는 구성으로 되어 있다.
우선, 도 2(a)에 나타내는 바와 같이, 제1 패턴 형성 영역(R1)에 형성할 제1 막패턴(W1) 중 선폭 방향 한쪽 측부인 제1 측부 패턴(Wa)이 토출 노즐(10A)로부터 토출된 액적에 의해 형성된다. 액적 토출 헤드(10)의 토출 노즐(10A)로부터 토출된 액체 재료의 액적은, 기판(11)상에 일정한 거리 간격(피치)으로 배치된다. 또 한, 이 액적의 배치 동작을 반복함에 의해 막패턴(W1)의 패턴 형성 영역(R1)의 한쪽 측에, 이 막패턴(W1)의 일부를 구성하는 선상의 제1 측부 패턴(Wa)이 형성된다.
이와 같이, 도 2(a)에서는 제1 패턴 형성 영역(R1)에만 액적이 배치된다.
또한, 기판(11)의 표면은 스텝(S2 및 S3)에 의해 소망한 발액성으로 미리 가공되어 있으므로, 기판(11)상에 배치한 액적의 퍼짐이 억제된다. 그 때문에 패턴 형상을 양호한 상태로 확실히 제어할 수 있는 동시에 후막화도 용이하다.
여기서, 기판(11)상에 제1 측부 패턴(Wa)을 형성하기 위한 액적을 배치한 뒤, 분산매의 제거를 행하기 위해서 필요에 따라서 중간 건조 처리(스텝 S5)가 행해진다. 중간 건조 처리는, 예를 들면 핫 플레이트, 전기로, 및 열풍 발생기 등의 가열 장치를 사용한 일반적인 열처리 외에 램프 어닐링을 사용한 광처리여도 좋다.
다음에, 도 2(b)에 나타내는 바와 같이, 액적 토출 헤드(10)와 기판(11)이 제1, 제2 패턴 형성 영역(R1,R2)이 늘어선 방향, 즉 X축 방향으로 상대 이동한다. 여기서는 액적 토출 헤드(10)가 ＋X 방향으로 스텝 이동한다. 이것에 수반하여, 토출 노즐(10A, 10B)도 X축 방향으로 이동한다. 또한, 도 2(b)에 나타내는 바와 같이, 제1 패턴 형성 영역(R1)에 형성할 제1 막패턴(W1) 중 선폭 방향 다른쪽 측부인 제2 측부 패턴(Wb)이 토출 노즐(10A)로부터 토출된 액적에 의해 형성된다. 액적 토출 헤드(10)의 토출 노즐(10A)로부터 토출된 액체 재료의 액적은, 기판(11)상에 일정한 거리 간격(피치)으로 배치된다. 또한, 이 액적의 배치 동작을 반복함에 의해 막패턴(W1)의 제1 패턴 형성 영역(R1)의 다른쪽 측에, 이 막패턴(W1)의 일부를 구성하는 선상의 제2 측부 패턴(Wb)가 형성된다.
이와 동시에, 제2 패턴 형성 영역(R2)에 형성할 제2 막패턴(W2) 중 선폭 방향 중앙부인 중앙 패턴(Wc)이 토출 노즐(10B)로부터 토출된 액적에 의해 형성된다. 액적 토출 헤드(10)의 토출 노즐(10B)로부터 토출된 액체 재료의 액적은, 기판(11)상에 일정한 거리 간격(피치)으로 배치된다. 또한, 이 액적의 배치 동작을 반복함에 의해 제2 패턴 형성 영역(R2)의 중앙부에 막패턴(W2)의 일부를 구성하는 선상의 중앙 패턴(Wc)이 형성된다. 이와 같이, 도 2(b)에서는 제1, 제2 패턴 형성 영역(R1, R2)의 각각에 대해 액적이 동시에 배치된다.
여기서도 기판(11)상에 제1 패턴 형성 영역(R1)의 제2 측부 패턴(Wb) 및 제2 패턴 형성 영역(R2)의 중앙 패턴(Wc)을 형성하기 위한 액적을 배치한 뒤, 분산매의 제거를 행하기 위해서 필요에 따라서 중간 건조 처리를 행할 수 있다.
다음에, 도 2(c)에 나타내는 바와 같이, 액적 토출 헤드(10)가 -X 방향으로 스텝 이동한다.
이것에 수반하여, 토출 노즐(10A, 10B)도 -X 방향으로 이동한다. 또한, 도 2(c)에 나타내는 바와 같이, 제1 패턴 형성 영역(R1)에 형성할 제1 막패턴(W1) 중 선폭 방향 중앙부인 중앙 패턴(Wc)이 토출 노즐(10A)로부터 토출된 액적에 의해 형성된다. 액적 토출 헤드(10)의 토출 노즐(10A)로부터 토출된 액체 재료의 액적은, 기판(11)상에 일정한 거리 간격(피치)으로 배치된다. 또한, 이 액적의 배치 동작을 반복함에 의해 제1 패턴 형성 영역(R1)의 중앙부에 선상의 중앙 패턴(Wc)이 형성된다. 중앙 패턴(Wc)을 형성하기 위한 액적을 배치함에 의해, 제1 측부 패턴(Wa)과 제2 측부 패턴(Wb)의 사이의 요부가 액적(액체 재료)으로 채워지고, 이 것에 의해 제1 측부 패턴(Wa)과 제2 측부 패턴(Wb)이 일체화되어 제1 막패턴(W1)이 형성된다.
이와 동시에, 제2 패턴 형성 영역(R2)에 형성할 제2 막패턴(W2) 중 선폭 방향 한쪽 측부인 제1 측부 패턴(Wa)이 토출 노즐(10B)로부터 토출된 액적에 의해 형성된다. 액적 토출 헤드(10)의 토출 노즐(10B)로부터 토출된 액체 재료의 액적은, 기판(11)상에 일정한 거리 간격(피치)으로 배치된다. 또한, 이 액적의 배치 동작을 반복함에 의해 제2 패턴 형성 영역(R2)의 중앙부에 선상의 제1 측부 패턴(Wa)이 형성된다. 이와 같이, 도 2(c)에서는 제1, 제2 패턴 형성 영역(R1, R2)의 각각에 대해 액적이 동시에 배치된다.
여기서, 중앙 패턴(Wc)에 대해서 한쪽 측에 인접하는 선상의 제1 측부 패턴(Wa)을 형성할 때, 배치한 액적과 기판(11)상에 형성된 중앙 패턴(Wc)의 적어도 일부가 겹치도록, 액적이 배치된다. 이것에 의해 중앙 패턴(Wc)과 제1 측부 패턴(Wa)을 형성하는 액적은 확실히 접속되어, 형성된 막패턴(W2)에 도전막 형성용 재료의 불연속부가 생기지 않는다.
또한, 여기서도 기판(11)상에 제1 패턴 형성 영역(R1)의 중앙 패턴(Wc) 및 제2 패턴 형성 영역(R2)의 제1 측부 패턴(Wa)을 형성하기 위한 액적을 배치한 뒤, 분산매의 제거를 행하기 위해서 필요에 따라서 중간 건조 처리가 행해진다.
다음에, 도 2(d)에 나타내는 바와 같이, 액적 토출 헤드(10)가 ＋X 방향으로 스텝 이동한다.
이것에 수반하여, 토출 노즐(10A, 10B)도 -X방향으로 이동한다. 또한, 도 2(d)에 나타내는 바와 같이, 제2 패턴 형성 영역(R2)에 형성할 제2 막패턴(W2) 중 선폭 방향 다른쪽 측부인 제2 측부 패턴(Wb)이 토출 노즐(10B)로부터 토출된 액적에 의해 형성된다. 액적 토출 헤드(10)의 토출 노즐(10B)로부터 토출된 액체 재료의 액적은, 기판(11)상에 일정한 거리 간격(피치)으로 배치된다. 또한, 이 액적의 배치 동작을 반복함에 의해 막패턴(W2)의 제2 패턴 형성 영역(R2)의 다른쪽 측에, 이 막패턴(W2)의 일부를 구성하는 선상의 제2 측부 패턴(Wb)이 형성된다. 이와 같이, 도 2(d)에서는 제2 패턴 형성 영역(R2)만에 대해서 액적이 배치된다.
여기서, 중앙 패턴(Wc)에 대해서 다른쪽 측에 인접하는 선상의 제2 측부 패턴(Wb)을 형성할 때, 토출한 액적과 기판(11)상에 형성된 중앙 패턴(Wc)의 적어도 일부가 겹치도록, 액적이 토출된다. 이것에 의해 중앙 패턴(Wc)과 제2 측부 패턴(Wb)을 형성하는 액적은 확실히 접속되어, 형성된 막패턴(W2)에 도전막 형성용 재료의 불연속부가 생기지 않는다. 이렇게 해서, 제2 패턴 형성 영역(R2)에서 중앙 패턴(Wc)과 제1, 제2 측부 패턴(Wa, Wb)이 일체화되어, 폭이 넓은 제2 막패턴(W2)이 형성된다.
다음에, 도 3(a)∼(c)을 참조하면서, 선상의 중앙 패턴(Wc), 및 측부 패턴(Wa, Wb)을 형성하는 순서에 대해서 설명한다.
우선, 도 3(a)에 나타내는 바와 같이, 액적 토출 헤드(10)로부터 토출한 액적(L1)이 소정의 간격을 두고 기판(11)상에 순차 배치된다. 즉, 액적 토출 헤드(10)는 기판(11)상에 액적(L1)끼리 겹치지 않도록 배치한다. 본 예에서는, 액적(L1)의 배치 피치(P1)는 기판(11)상에 배치한 직후의 액적(L1)의 직경보다도 커 지도록 설정되어 있다. 이것에 의해 기판(11)상에 배치된 직후의 액적(L1)끼리는 겹치지 않고(접촉하지 않고), 액적(L1)끼리 합체하여 기판(11)상에서 젖어 퍼짐이 방지된다. 또한, 액적(L1)의 배치 피치(P1)는 기판(11)상에 배치한 직후의 액적(L1)의 직경의 2배 이하로 되도록 설정되어 있다.
여기서, 기판(11)상에 액적(L1)을 배치한 뒤, 분산매의 제거를 행하기 위해서 필요에 따라서 중간 건조 처리(스텝 S5)를 행할 수 있다. 중간 건조 처리는, 예를 들면 핫 플레이트, 전기로, 및 열풍 발생기 등의 가열 장치를 사용한 일반적인 열처리 외에, 램프 어닐링을 사용한 광처리라도 좋다.
다음에, 도 3(b)에 나타내는 바와 같이, 상술한 액적의 배치 동작이 반복된다. 즉 도 3(a)에 나타낸 전회와 동일하게, 액적 토출 헤드(10)로부터 액체 재료가 액적(L2)으로서 토출되고, 그 액적(L2)이 일정 거리마다 기판(11)에 배치된다. 이 때, 액적(L2)의 체적(액적 1개당 액체 재료의 양), 및 그 배치 피치(P2)는 전회의 액적(L1)과 동일하다. 또한, 액적(L2)의 배치 위치는 전회의 액적(L1)으로부터 1／2 피치만 시프트되고, 기판(11)상에 배치되어 있는 전회의 액적(L1)끼리의 중간 위치에 금회의 액적(L2)이 배치된다.
상술한 바와 같이, 기판(11)상의 액적(L1)의 배치 피치(P1)는 기판(11)상에 배치한 직후의 액적(L1)의 직경보다도 크고, 그 직경의 2배이하이다. 그 때문에, 액적(L1)의 중간 위치에 액적(L2)이 배치됨에 의해, 액적(L1)에 액적(L2)이 일부 겹쳐, 액적(L1)끼리의 사이의 극간이 메워진다. 이 때, 금회의 액적(L2)과 전회의 액적(L1)이 접하지만, 전회의 액적(L1)은 이미 분산매가 완전히 또는 어느 정도 제 거되어 있으므로, 양자가 합체하여 기판(11)상으로 퍼짐이 적다.
또한, 도 3(b)에서는, 액적(L2)의 배치를 개시하는 위치를 전회와 동일한 측(도 3(a)에 나타내는 좌측)으로 하고 있으나 역측(우측)으로 해도 좋다. 왕복 동작의 각 방향으로의 이동 시에, 액적의 배치를 행함에 의해, 액적 토출 헤드(10)와 기판(11)의 상대 이동 거리를 적게 할 수 있다.
액적(L2)을 기판(11)상에 배치한 뒤, 분산매의 제거를 행하기 위해서 전회와 동일하게 필요에 따라서 건조 처리를 행할 수 있다.
이러한 일련의 액적의 배치 동작을 복수회 반복함으로써, 기판(11)상에 배치되는 액적끼리의 극간이 메워지고, 도 3(c)에 나타내는 바와 같이, 선상의 연속한 패턴인 중앙 패턴(Wc), 및 측부 패턴(Wa, Wb)이 기판(11)상에 형성된다. 이 경우, 액적의 배치 동작의 반복 회수를 증가함으로써 기판(11)상에 액적이 순차 겹쳐져, 선상의 패턴(Wa, Wb, Wc)의 막 두께, 즉 기판(11)의 표면으로부터의 높이(두께)가 증가한다.
패턴(Wa, Wb, Wc)의 높이(두께)는 최종적인 막패턴에 필요하게 되는 소망의 막두께에 따라서 설정되고, 이 설정한 막두께에 따라서 상기 액적의 배치 동작의 반복 회수가 설정된다.
또한, 선상 패턴 형성 방법은, 도 3(a)∼(c)에 나타낸 것에 한정되지 않는다.
예를 들면, 액적의 배치 피치나 반복 시의 시프트 양 등은 임의로 설정가능하며, 패턴(Wa, Wb, Wc)을 형성할 때의 액적의 기판(P)상에서의 배치 피치를 각각 다른 값으로 설정해도 좋다. 예를 들면, 중앙 패턴(Wc)을 형성할 때의 액적 피치가 P1인 경우, 측부 패턴(Wa, Wb)을 형성할 때의 액적 피치를 P1보다 넓은 피치로 해도 좋다. 물론, P1보다 좁은 피치로 해도 좋다. 또한, 패턴(Wa, Wb, Wc)을 형성할 때의 액적의 체적을 각각 다른 값으로 설정해도 좋다. 또한, 각 토출 동작에서 기판(11)이나 액적 토출 헤드(10)가 배치되는 분위기인 액적 토출 분위기(온도나 습도 등)를 서로 다른 조건으로 설정해도 좋다.
또한, 본 실시 형태에서는 복수의 측부 패턴(Wa, Wb)은 1개씩 형성되지만 2개 동시에 형성되어도 좋다. 또한, 1개씩 복수의 패턴(Wa, Wb)을 형성하는 경우와 2개 동시에 형성하는 경우에는 건조 처리의 회수의 합계가 다를 가능성이 있기 때문에, 기판(11)의 발액성이 손상되지 않도록 건조 조건을 정하면 좋다.
다음에, 도 4∼도 7을 참조하면서 기판 상에 액적을 배치하는 순서의 일례에 대해서 설명한다. 이들 도면에 나타내는 바와 같이, 기판(11)상에는 액체 재료의 액적이 배치되는 격자상의 복수의 단위 영역인 픽셀을 갖는 비트 맵이 설정되어 있다. 액적 토출 헤드(10)는 액적을 비트 맵에 설정된 픽셀 위치에 대해서 배치한다. 여기서, 1개의 픽셀은 정방형으로 설정되어 있다. 또한, 액적 토출 헤드(10)는 기판(11)에 대해서 Y축 방향으로 주사하면서 토출 노즐(10A, 10B)로부터 액적을 토출하는 것으로 한다. 또한, 도 4∼도 7을 사용한 설명에서, 1회째의 주사 시에 배치된 액적에는「1」을 붙이고, 2회째, 3회째, …, n회째의 주사 시에 배치된 액적에는「2」, 「3」, …, 「n」을 붙인다.
또한, 이하의 설명에서는, 도 4의 빗금으로 나타내는 영역(제1 및 제2 패턴 형성 영역(R1, R2))의 각각에 액적을 배치하여 제1 및 제2 막패턴(W1, W2)을 형성하는 것으로 한다.
도 4(a)에 나타내는 바와 같이, 1회째의 주사 시에서, 제1 패턴 형성 영역(R1)의 제1 측부 패턴(Wa)을 형성하기 위해서 제1 측부 패턴 형성 예정 영역에 1개분의 픽셀을 비워두고 제1 토출 노즐(10A)로부터 액적이 배치된다. 여기서, 기판(11)에 대해서 배치된 액적은 기판(11)에 착탄함에 의해 기판(11)상에서 젖어 퍼진다. 즉, 도 4(a)에 원으로 나타내는 바와 같이, 기판(11)에 착탄한 액적은 1개의 픽셀의 크기보다 큰 직경(c)을 갖도록 젖어 퍼진다. 여기서, 액적은 Y축 방향에서 소정 간격(1개분의 픽셀)을 두고 배치되어 있으므로, 기판(11)상에 배치된 액적끼리는 겹치지 않게 설정되어 있다. 이렇게 함에 의해 Y축 방향에서 기판(11)상에 액체 재료가 과잉으로 마련되는 것을 막아, 융기의 발생을 방지할 수 있다.
또한, 도 4(a)에서는 기판(11)에 배치되었을 때의 액적끼리는 겹치지 않도록 배치되어 있지만, 약간 겹치도록 액적이 배치되어도 좋다. 또한, 여기서는 1개분의 픽셀을 비워두고 액적이 배치되어 있지만, 2개 이상의 임의의 수의 픽셀분만 간격을 두고 액적을 배치해도 좋다. 이 경우, 기판(11)에 대한 액적 토출 헤드(10)의 주사 동작 및 배치 동작(토출 동작)을 늘려서 기판 상의 액적끼리의 사이를 보간하면 좋다.
여기서, 도 4에 나타내는 상태에서는, 제2 토출 노즐(10B)은 제2 패턴 형성 영역(R2)에 대해서 어긋난 위치에 있기 때문에, 제2 토출 노즐(10B)로부터 액적은 토출되지 않는다. 즉, 도 4에 나타내는 상태에서 제2 토출 노즐(10B)은 토출 휴지 상태로 되어 있다.
도 4(b)는 2회째의 주사에 의해 액적 토출 헤드(10)로부터 기판(11)에 액적을 배치했을 때의 모식도이다. 또한, 도 4(b)에서, 2회째의 주사 시에 배치된 액적에는「2」를 붙이고 있다. 2회째의 주사 시에는, 1회째의 주사 시에 배치된 액적「1」의 사이를 보간하도록 제1 토출 노즐(10A)로부터 액적이 배치된다. 또한, 1회째 및 2회째의 주사 및 배치 동작으로 액적끼리 연속하여, 제1 막패턴(W1)의 제1 측부 패턴(제1 영역)(Wa)이 형성된다(제1 공정).
다음에, 액적 토출 헤드(10)와 기판(11)이 2개의 픽셀의 크기분만 X축 방향으로 상대 이동한다. 여기서는 액적 토출 헤드(10)가 기판(11)에 대해서 ＋X 방향으로 2개의 픽셀분만 스텝 이동한다. 이것에 수반하여 토출 노즐(10A, 10B)도 이동한다. 또한, 액적 토출 헤드(10)는 3회째의 주사를 행한다. 이것에 의해, 도 5(a)에 나타내는 바와 같이, 제1 막패턴(W1)의 일부를 구성하는 제2 측부 패턴(Wb)을 형성하기 위한 액적「3」이 제1 토출 노즐(10A)로부터 제1 측부 패턴(Wa)에 대해서 X축 방향으로 간격을 두고 기판(11)상에 배치된다. 여기서도, 액적「3」은 Y축 방향으로 1개분의 픽셀을 비워두고 배치된다. 이와 동시에, 제2 막패턴(W2)의 일부를 구성하는 중앙 패턴(Wc)을 형성하기 위한 액적「3」이 제2 토출 노즐(10B)로부터 기판(11)상의 제2 패턴 형성 영역(R2) 중 중앙 패턴 형성 예정 영역에 배치된다. 여기서도, 액적「3」은 Y축 방향으로 1개분의 픽셀을 비워두고 배치된다.
도 5(b)는 4회째의 주사에 의해 액적 토출 헤드(10)로부터 기판(11)에 액적을 배치했을 때의 모식도이다. 또한, 도 5(b)에서, 4회째의 주사 시에 배치된 액 적에는「4」를 붙이고 있다. 4회째의 주사 시에서는, 3회째의 주사 시에 배치된 액적「3」의 사이를 보간하도록 제1, 제2 토출 노즐(10A, 10B)로부터 액적이 배치된다. 또한, 3회째 및 4회째의 주사 및 배치 동작으로 액적끼리 연속하여, 제1 막패턴(W1)의 제2 측부 패턴(제2 영역)(Wb)이 형성되는 동시에 제2 막패턴(W2)의 중앙 패턴(제1 영역)(Wc)이 형성된다(제2 공정).
다음에, 액적 토출 헤드(10)가 기판에 대해서 -X 방향으로 1개의 픽셀분만 스텝 이동하고, 이것에 수반하여 토출 노즐(10A, 10B)도 -X 방향으로 1개의 픽셀분만 이동한다. 또한, 액적 토출 헤드(10)는 5회째의 주사를 행한다. 이것에 의해, 도 6(a)에 나타내는 바와 같이, 제1 막패턴(W1)의 일부를 구성하는 중앙 패턴(Wc)을 형성하기 위한 액적「5」이 기판 상에 배치된다. 여기서도, 액적「5」는 Y축 방향으로 1개 분의 픽셀을 비워두고 배치된다. 이와 동시에, 제2 막패턴(W2)의 일부를 구성하는 제1 측부 패턴(Wa)을 형성하기 위한 액적「5」가 제2 토출 노즐 (10B)로부터 기판(11)상의 제2 패턴 형성 영역(R2) 중 제1 측부 패턴 형성 예정 영역에 배치된다. 여기서도, 액적「5」는 Y축 방향으로 1개분의 픽셀을 비워두고 배치된다.
도 6(b)은 6회째의 주사에 의해 액적 토출 헤드(10)로부터 기판(11)에 액적을 배치했을 때의 모식도이다. 또한, 도 6(b)에서, 6회째의 주사 시에 배치된 액적에는「6」을 붙이고 있다. 6회째의 주사 시에서는, 5회째의 주사 시에 배치된 액적「5」의 사이를 보간하도록 제1, 제2 토출 노즐(10A,10B)로부터 액적이 배치된다. 또한, 5회째 및 6회째의 주사 및 배치 동작으로 액적끼리 연속하여, 제1 막패 턴(W1)의 중앙 패턴(제3 영역)(Wc)이 형성되는 동시에 제2 막패턴(W2)의 제1 측부 패턴(제2 영역)(Wa)이 형성된다(제3 공정).
다음에, 액적 토출 헤드(10)가 기판에 대해서 ＋X 방향으로 2개의 픽셀분만 스텝 이동하고, 이것에 수반하여 토출 노즐(10A, 10B)도 ＋X 방향으로 2개의 픽셀분만 이동한다. 또한, 액적 토출 헤드(10)는 7회째의 주사를 행한다. 이것에 의해, 도 7(a)에 나타내는 바와 같이, 제2 막패턴(W2)의 일부를 구성하는 제2 측부 패턴(Wb)을 형성하기 위한 액적「7」이 기판 상에 배치된다. 여기서도, 액적「7」은 Y축 방향으로 1개분의 픽셀을 비워두고 배치된다. 이 때, 제1 막패턴(W1)은 완성되어 있는 동시에 제1 토출 노즐(10A)은 제1 패턴 형성 영역(R1)에 대해서 어긋난 위치에 있기 때문에, 제1 토출 노즐(10A)로부터 액적은 토출되지 않는다. 즉, 도 7에 나타내는 상태에서 제1 토출 노즐(10A)은 토출 휴지 상태로 되어 있다.
도 7(b)은 8회째의 주사에 의해 액적 토출 헤드(10)로부터 기판(11)에 액적을 배치했을 때의 모식도이다. 또한, 도 7(b)에서, 8회째의 주사 시에 배치된 액적에는「8」을 붙이고 있다. 8회째의 주사 시에서는, 7회째의 주사 시에 배치된 액적「7」의 사이를 보간하도록 제2 토출 노즐(10B)로부터 액적이 배치된다. 또한, 제1 토출 노즐(10A)은 토출 휴지 상태이다. 또한, 7회째 및 8회째의 주사 및 배치 동작으로 액적끼리 연속하여, 제2 막패턴(W2)의 제2 측부 패턴(제3 영역)(Wb)이 형성된다(제4 공정).
다음에, 도 8∼도 11을 참조하여 패턴 형성 방법의 다른 실시예에 대해서 설명한다. 여기서는, 토출 노즐이 10A∼10J의 10개인 것으로 하고, 노즐 피치는 4개 의 픽셀분으로 설정되어 있다. 바꿔말하면, 1개의 토출 노즐의 X축 방향에서의 해당 격자수는 4개이다. 즉, 기판 상에서 1개의 토출 노즐이 액적을 배치 가능한 범위(즉 1개의 토출 노즐이 맡는 패턴 형성 가능 영역)는 X축 방향에서 4픽셀분(4열분)이다. 예를 들면, 제1 토출 노즐(10A)은 도 8 중, 제1 열∼제 4열의 픽셀 범위에 대해서 액적을 배치 가능하고, 제2 토출 노즐(10B)은 제 5열∼제 8열의 픽셀 범위에 대해서 액적을 배치할 수 있다. 마찬가지로, 토출 노즐(10C)은 제9 열∼제12 열, 토출 노즐(10D)은 제13 열∼제16 열, …, 토출 노즐(10H)은 제29 열∼제32 열, 토출 노즐(10I)은 제33 열∼제36 열, 토출 노즐(10J)는 제37 열∼제40 열에 대해서 액적을 배치할 수 있다. 또한, 본 실시 형태에서는, 설계값상에서, 3개의 픽셀분의 선폭을 갖는 배선 패턴(막패턴)(W1∼W5)을, 배선 피치가 6개의 픽셀분으로 형성한다. 즉, 배선 패턴을 형성하는 패턴 형성 영역(R1∼R5)이 도 8의 빗금으로 나타내는 영역으로 설정되어 있다. 따라서, 본 실시 형태에서는, 제1 패턴 형성 영역(R1)에는 제1 토출 노즐(10A)로부터 토출되는 액적이 배치되고, 제2 패턴 형성 영역(R2)에는 제3 토출 노즐(10C)로부터 토출되는 액적이 배치되고, 제3 패턴 형성 영역(R3)에는 제6 토출 노즐(10F)로부터 토출되는 액적이 배치되고, 제4 패턴 형성 영역(R4)에는 제8 토출 노즐(10H)로부터 토출되는 액적이 배치되고, 제5 패턴 형성 영역(R5)에는 제10 토출 노즐(10J)로부터 토출되는 액적이 배치된다.
도 8에서, 패턴 형성 영역(R1)에 대해서 토출 노즐(10A)이 위치 맞춤되어 있고, 패턴 형성 영역(R3)에 대해서 토출 노즐(10F)이 위치 맞춤되어 있고, 패턴 형성 영역(R4)에 대해서 토출 노즐(10H)이 위치 맞춤되어 있고, 패턴 형성 영역(R5) 에 대해서 토출 노즐(10J)가 위치 맞춤되어 있다. 따라서, 패턴 형성 영역(R1, R3, R4, R5)에 관해서는 액적 배치 가능한 상태이다. 한편, 패턴 형성 영역(R2)에 대해서 위치 맞춤된 토출 노즐은 없다. 따라서 패턴 형성 영역(R2)에 관해서는 액적 배치 휴지 상태로 된다.
또한, 도 4∼도 7을 참조하여 설명한 순서와 같은 순서로, 액적 토출 헤드(10)가 기판(11)에 대해서 주사하고, 토출 노즐(10A, 10F, 10H, 10J)로부터 액적이 토출된다. 또한, 제1, 제2 회째의 주사에 의해, 도 8의「1」,「2」에 나타내는 바와 같이 액적이 배치된다. 이것에 의해, 패턴 형성 영역(R1)에서 제1 측부 패턴(Wa)이 형성되고, 패턴 형성 영역(R3)에서 제2 측부 패턴(Wb)이 형성되고, 패턴 형성 영역(R4)에서 중앙 패턴(Wc)이 형성되고, 패턴 형성 영역(R5)에서 제1 측부 패턴(Wa)이 형성된다.
그 다음에, 도 9에 나타내는 바와 같이, 액적 토출 헤드(10)가 ＋X 방향으로 2개의 픽셀분만 스텝 이동하고, 이것에 수반하여 토출 노즐(10A∼10J)도 이동한다. 도 9에서, 패턴 형성 영역(R1)에 대해서 토출 노즐(10A)이 위치 맞춤되어 있고, 패턴 형성 영역(R2)에 대해서 토출 노즐(10C)이 위치 맞춤되어 있고, 패턴 형성 영역(R3)에 대해서 토출 노즐(10E)이 위치 맞춤되어 있고, 패턴 형성 영역(R5)에 대해서 토출 노즐(10J)이 위치 맞춤되어 있다. 따라서, 패턴 형성 영역(R1, R2, R3, R5)에 관해서는 액적 배치가능한 상태이다. 한편, 패턴 형성 영역(R4)에 대해서 위치 맞춤된 토출 노즐은 없다. 따라서, 패턴 형성 영역(R4)에 관해서는 액적 배치 휴지 상태이다.
또한, 액적 토출 헤드(10)가 기판(11)에 대해서 주사하여, 토출 노즐(10A, 10C, 10E, 10J)로부터 액적이 토출된다. 또한, 제3, 제4 회째의 주사에 의해, 도 8의「3」,「4」에 나타내는 바와 같이 액적이 배치된다. 이것에 의해, 패턴 형성 영역(R1)에서 제2 측부 패턴(Wb)이 형성되고, 패턴 형성 영역(R2)에서 중앙 패턴(Wc)이 형성되고, 패턴 형성 영역(R3)에서 제1 측부 패턴(Wa)이 형성되고, 패턴 형성 영역(R5)에서 제2 측부 패턴(Wb)이 형성된다.
그 다음에, 도 10에 나타내는 바와 같이, 액적 토출 헤드(10)가 -X 방향으로 1개의 픽셀분만 스텝 이동하고, 이것에 수반하여 토출 노즐(10A∼10J)도 이동한다. 도 10에서, 패턴 형성 영역(R1)에 대해서 토출 노즐(10A)이 위치 맞춤되어 있고, 패턴 형성 영역(R2)에 대해서 토출 노즐(10C)가 위치 맞춤되어 있고, 패턴 형성 영역(R4)에 대해서 토출 노즐(10H)가 위치 맞춤되어 있고, 패턴 형성 영역(R5)에 대해서 토출 노즐(10J)가 위치 맞춤되어 있다. 따라서, 패턴 형성 영역(R1, R2, R4, R5)에 관해서는 액적 배치 가능 상태이다. 한편, 패턴 형성 영역(R3)에 대해서 위치 맞춤된 토출 노즐은 없다. 따라서 패턴 형성 영역(R3)에 관해서는 액적 배치 휴지 상태이다.
또한, 액적 토출 헤드(10)가 기판(11)에 대해서 주사하여, 토출 노즐(10A, 10C, 10H, 10J)로부터 액적이 토출된다. 또한, 제5, 제6 회째의 주사에 의해, 도 10의「5」,「6」으로 나타내는 바와 같이 액적이 배치된다. 이것에 의해, 패턴 형성 영역(R1)에서 중앙 패턴(Wc)이 형성되고, 패턴 형성 영역(R2)에서 제1 측부 패턴(Wa)이 형성되고, 패턴 형성 영역(R4)에서 제2 측부 패턴(Wb)이 형성되고, 패턴 형성 영역(R5)에서 중앙 패턴(Wc)이 형성된다.
그 다음에, 도 11에 나타내는 바와 같이, 액적 토출 헤드(10)가 ＋X 방향으로 2개의 픽셀분만 스텝 이동하고, 이것에 수반하여 토출 노즐(10A∼10J)도 이동한다. 도 11에서, 패턴 형성 영역(R2)에 대해서 토출 노즐(10C)이 위치 맞춤되어 있고, 패턴 형성 영역(R3)에 대해서 토출 노즐(10E)이 위치 맞춤되어 있고, 패턴 형성 영역(R4)에 대해서 토출 노즐(10G)이 위치 맞춤되어 있다. 따라서, 패턴 형성 영역(R2, R3, R4)에 관해서는 액적 배치 가능 상태이다. 한편, 패턴 형성 영역(R1, R5)에 대해서 위치 맞춤된 토출 노즐은 없다. 따라서, 패턴 형성 영역(R1, R5)에 관해서는 액적 배치 휴지 상태이다. 또한, 이 상태에서 패턴 형성 영역(R1, R5)의 막패턴(W1, W5)은 이미 완성되어 있다.
또한, 액적 토출 헤드(10)가 기판(11)에 대해서 주사하여, 토출 노즐(10C, 10E, 10G)로부터 액적이 토출된다. 또한, 제7, 제8 회째의 주사에 의해, 도 11의「7」,「8」에 나타내는 바와 같이 액적이 배치된다. 이것에 의해, 패턴 형성 영역(R2)에서 제2 측부 패턴(Wb)이 형성되고, 패턴 형성 영역(R3)에서 중앙 패턴(Wc)이 형성되고, 패턴 형성 영역(R4)에서 제1 측부 패턴(Wa)이 형성된다.
이상과 같이 하여, 제1∼제5 막패턴(W1∼W5)이 형성된다. 또한, 본 실시 형태와 같이, 토출 노즐 피치와 배선 패턴 피치가 일치하지 않는 상태여도, 본 발명의 패턴 형성 방법을 적용함에 의해, 도 8∼도 11을 사용하여 설명한 바와 같이, 각 주사 시의 각각에서의 액적 배치 휴지 상태로 되는 패턴 형성 영역을 예를 들면 1개만으로 할 수 있다. 따라서, 복수의 막패턴을 단시간에(본 실시 형태에서는 8 회의 주사로) 효율 좋게 형성할 수 있다.
또한, 상기 실시 형태에서, 도전막 배선용의 기판으로는, 유리, 석영유리, Si 웨이퍼, 플라스틱 필름, 금속 판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종의 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로 형성된 것도 포함한다.
도전막 배선용의 액체 재료로서, 본 예에서는 도전성 미립자를 분산매에 분산시킨 분산액(액상체)이 사용되고, 이것은 수성이든 유성이든 상관없다. 여기서 사용되는 도전성 미립자는 금, 은, 동, 팔라듐, 및 니켈 중의 어느 것인가를 함유하는 금속 미립자 외에, 도전성 폴리머나 초전도체의 미립자 등이 사용된다. 이들 도전성 미립자는, 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 표면에 코팅하는 코팅재로는, 예를 들면 크실렌, 톨루엔 등의 유기 용제나 구연산 등을 들 수 있다.
도전성 미립자의 입경은 5nm이상 0.1㎛이하인 것이 바람직하다. 0.1㎛보다 크면, 상기 액적 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 5nm보다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커지고, 얻어지는 막 중의 유기물의 비율이 과다하게 된다.
도전성 미립자를 함유하는 액체의 분산매로는, 실온에서의 증기압이 0.001mmHg이상 200mmHg이하(약 0.133Pa이상 26,600Pa이하)인 것이 바람직하다. 증기압이 200mmHg보다 높은 경우에는, 배치 후에 분산매가 급격히 증발하여, 양호한 막을 형성하는 것이 곤란해진다. 또한, 분산매의 증기압은 0.001mmHg이상 50mmHg이하(약 0.133Pa이상 6,650Pa이하)인 것이 보다 바람직하다. 증기압이 50mmHg보다 높은 경우에는, 잉크젯법으로 액적을 배치할 때에 건조에 의한 노즐 막힘이 일어나기 쉽다. 한편, 실온에서의 증기압이 0.001mmHg보다 낮은 분산매의 경우, 건조가 늦고 막 중에 분산매가 잔류하기 쉬워져, 후속 공정의 열·광 처리 뒤에 양질의 도전막을 얻기 어렵다.
상기 분산매로는, 상기의 도전성 미립자를 분산할 수 있는 것으로서 응집을 일으키지 않는 것이면 특히 한정되지 않는다. 예를 들면, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알콜류, n-헵탄, n-옥탄, 데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 잉크젯법으로의 적용의 용이함의 관점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로는, 물, 탄화수소계 화합물을 들 수 있다. 이들 분산매는, 단독으로 사용해도 좋고, 2종 이상의 혼합물로서 사용해도 좋다.
상기 도전성 미립자를 분산매에 분산하는 경우의 분산질 농도는 1질량％이상 80질량％이하이고, 소망한 도전막의 막두께에 따라 조정하면 좋다. 또한, 80질량％를 넘으면 응집을 일으키기 쉬워, 균일한 막을 얻기 어렵다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N／m이상 0.07N／m이하의 범위내인 것이 바람직하다. 잉크젯법에서 액체를 배치할 때, 표면장력이 0.02N／m미만이면, 잉크 조성물의 노즐면에 대한 젖음성이 증대하기 때문에 비행 굴곡이 생기기 쉬워지고, 0.07N／m를 넘으면 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에 배치 양이나, 배치 타이밍의 제어가 곤란해진다.
표면 장력을 조정하기 위해, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않는 범위로, 불소계, 실리콘계, 비이온계 등의 표면장력 조절제를 미량 첨가하면 좋다.
비이온계 표면장력 조절제는, 액체의 기판으로의 젖음성을 향상시켜, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 분산액은, 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함해도 좋다.
상기 분산액의 점도는 1mPa·s이상 50mPa·s이하인 것이 바람직하다. 잉크젯법을 사용하여 액체 재료를 액적으로 하여 배치할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우는, 노즐 구멍에서의 막힘 빈도가 높아져서 원활한 액적의 배치가 곤란해진다.
＜표면 처리 공정＞
다음에, 도 1에 나타낸 표면 처리 공정(S2, S3)에 대해서 설명한다. 표면 처리 공정에서는, 도전막 배선을 형성하는 기판의 표면을 액체 재료에 대해서 발액성으로 가공한다(스텝 S2).
구체적으로는, 도전성 미립자를 함유한 액체 재료에 대한 소정의 접촉각이 60[deg]이상, 바람직하게는 90[deg]이상 110[deg]이하로 되도록 기판에 대해서 표면 처리를 행한다. 표면의 발액성(젖음성)을 제어하는 방법으로는, 예를 들면, 기판의 표면에 자기 조직화막을 형성하는 방법, 플라즈마 처리법 등을 채용할 수 있다.
자기 조직막 형성법에서는, 도전막 배선을 형성할 기판의 표면에, 유기 분자막 등으로 이루어지는 자기 조직화막을 형성한다. 기판 표면을 처리하기 위한 유기 분자막은, 기판에 결합 가능한 관능기와, 그 반대측에 친액기 또는 발액기라는 기판의 표면성을 개질하는(표면 에너지를 제어하는) 관능기와, 이들 관능기를 연결하는 탄소의 직쇄 또는 일부 분기한 탄소쇄를 구비하고 있어, 기판에 결합하여 자기 조직화하여 분자막, 예를 들면 단분자막을 형성한다.
여기서, 자기 조직화막이라 함은, 기판의 하지층 등의 구성 원자와 반응 가능한 결합성 관능기와 그 이외의 직쇄 분자로 이루어지고, 직쇄 분자의 상호 작용에 의해 매우 높은 배향성을 갖는 화합물을, 배향시켜 형성된 막이다. 이 자기 조직화막은, 단분자를 배향시켜 형성되어 있으므로, 매우 막두께를 얇게 할 수 있고, 또한, 분자 레벨로 균일한 막으로 된다. 즉, 막의 표면에 같은 분자가 위치하기 때문에, 막의 표면에 균일하고 또한 뛰어난 발액성이나 친액성을 부여할 수 있다.
상기의 높은 배향성을 갖는 화합물로서, 예를 들면 플루오로알킬실란을 사용함에 의해, 막의 표면에 플루오로알킬기가 위치하도록 각 화합물이 배향되어 자기 조직화막이 형성되어, 막의 표면에 균일한 발액성이 부여된다.
자기 조직화막을 형성하는 화합물로는, 헵타데카플루오로-1,1,2,2테트라히드로데실트리에톡시실란, 헵타데카플루오로-1,1,2,2테트라히드로데실트리메톡시실란, 헵타데카플루오로-1,1,2,2테트라히드로데실트리클로로실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리에톡시실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리메톡시실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로알킬실란(이하「FAS」라 함)을 예시할 수 있다. 이들 화합물은, 단독으로 사용해도 좋고, 2종 이상을 조합하여 사용해도 좋다. 또한, FAS를 사용함에 따라, 기판과의 밀착성과 양호한 발액성을 얻을 수 있다.
FAS는, 일반적으로 구조식 RnSiX(4-n)으로 표시된다. 여기서 n은 1이상 3이하의 정수를 나타내고, X는 메톡시기, 에톡시기, 할로겐 원자 등의 가수분해기이다. 또한, R은 플루오로알킬기이고, (CF3)(CF2)x(CH2)y의 (여기서 x는 0이상 10이하의 정수를, y는 0이상 4이하의 정수를 나타냄) 구조를 갖고, 복수개의 R 또는 X가 Si에 결합해 있는 경우에는, R 또는 X는 각각 모두 동일해도 좋고, 달라도 좋다. X로 표시되는 가수분해기는 가수분해에 의해 실라놀을 형성하여, 기판(유리, 실리콘)의 하지의 히드록실기와 반응하여 실록산 결합으로 기판과 결합한다. 한편, R은 표면 에 (CF3) 등의 플루오로기를 갖기 때문에, 기판의 하지 표면을 젖지 않은(표면 에너지가 낮은) 표면으로 개질한다.
유기 분자막 등으로 이루어지는 자기 조직화막은, 상기의 원료 화합물과 기판을 동일한 밀폐 용기 중에 넣어 두고, 실온에서 2∼3일 정도간 방치함에 의해 기판 상에 형성된다. 또한, 밀폐 용기 전체를 100℃로 유지함에 의해, 3시간 정도로 기판 상에 형성된다. 이들은 기상으로부터의 형성법이지만, 액상으로부터도 자기 조직화막을 형성할 수 있다. 예를 들면, 원료 화합물을 포함하는 용액 중에 기판을 침적하고, 세정, 건조함으로써 기판 상에 자기 조직화막이 형성된다. 또한, 자기 조직화막을 형성하기 전에, 기판 표면에 자외광을 조사하거나, 용매에 의해 세정하여, 기판 표면의 전처리를 행함이 바람직하다.
FAS 처리를 행한 후, 소망한 발액성으로 처리하는 발액성 저하 처리가 필요에 따라서 행해진다(스텝 S3). 즉, 발액화 처리로서 FAS 처리를 행했을 때, 발액성의 작용이 너무 강해 기판 상에 형성한 막 패턴(W)이 박리하기 쉬워지는 경우가 있다. 그래서, 발액성을 저하(조정)하는 처리가 행해진다. 발액성을 저하하는 처리로는 파장 170∼400nm정도의 자외선(UV) 조사 처리를 들 수 있다. 소정 파워의 자외선을 소정 시간만 기판에 조사함으로써, FAS 처리된 기판의 발액성이 저하되어, 기판은 소망한 발액성을 갖게 된다. 또는, 기판을 오존 분위기에 노출함에 의해 기판의 발액성을 제어할 수도 있다.
한편, 플라즈마 처리법에서는, 상압 또는 진공 중에서 기판에 대해서 플라즈 마 조사를 행한다. 플라즈마 처리에 사용하는 가스종은, 도전막 배선을 형성할 기판의 표면 재질 등을 고려하여 여러 가지 선택할 수 있다. 처리 가스로는, 예를 들면, 4불화메탄, 퍼플루오로헥산, 퍼플루오로데칸 등을 예시할 수 있다.
또한, 기판 표면을 발액성으로 가공하는 처리는, 소망한 발액성을 갖는 필름, 예를 들면 4불화에틸렌 가공된 폴리이미드 필름 등을 기판 표면에 접착함에 의해서도 행해도 좋다. 또한, 발액성이 높은 폴리이미드 필름을 그대로 기판으로서 사용해도 좋다.
＜중간 건조 공정＞
다음에, 도 1에 나타낸 중간 건조 공정(S5)에 대해서 설명한다. 중간 건조 공정(열·광 처리 공정)에서는, 기판 상에 배치된 액적에 포함되는 분산매 또는 코팅재를 제거한다. 즉, 기판 상에 배치된 도전막 형성용의 액체 재료는, 미립자간의 전기적 접촉을 좋게 하기 위해서 분산매를 완전히 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅재가 코팅되어 있는 경우에는, 이 코팅재도 제거할 필요가 있다.
열·광 처리는 통상 대기 중에서 행해지지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행해도 좋다. 열·광 처리의 처리 온도는, 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다. 예를 들면 유기물로 이루어지는 코팅재를 제거하기 위해서는, 약 300℃에서 소성하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는, 실 온 이상 100℃이하에서 행하는 것이 바람직하다.
열처리에는, 예를 들면 핫 플레이트, 전기로 등의 가열 장치를 사용할 수 있다. 광 처리에는 램프 어닐링을 사용할 수 있다. 램프 어닐링에 사용하는 광의 광원으로는, 특히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W이상 5000W이하의 범위의 것이 사용되지만, 본 실시 형태예에서는 100W이상 1000W이하의 범위로 충분하다. 상기 열·광 처리에 의해 미립자간의 전기적 접촉이 확보되어, 도전막으로 변환된다.
또한, 이 때, 분산매의 제거뿐만 아니라, 분산액을 도전막으로 변환할 때까지, 가열이나 광조사의 정도를 높여도 지장없다. 다만, 도전막의 변환은, 모든 액체 재료의 배치가 종료되고나서, 열처리·광 처리 공정에서 모아 행하면 좋기 때문에, 여기서는, 분산매를 어느 정도 제거할 수 있으면 충분하다. 예를 들면, 열처리의 경우는, 통상 100℃정도의 가열을 수분 행하면 좋다. 또한, 건조 처리는 액체 재료의 배치와 병행하여 동시에 진행시키는 것도 가능하다. 예를 들면, 기판을 미리 가열해 두거나, 액적 토출 헤드의 냉각과 동시에 비점이 낮은 분산매를 사용함으로써, 기판에 액적을 배치한 직후부터, 그 액적의 건조를 진행시킬 수 있다.
이상 설명한 일련의 공정에 의해, 기판 상에 선상의 도전막 패턴이 형성된다. 본 예의 배선 형성 방법에서는, 한 번에 형성가능한 선상 패턴의 선폭에 제한이 있는 경우에도, 복수의 선상 패턴을 형성하고 그것을 일체화함에 의해, 선상 패 턴의 광폭화를 달성할 수 있다. 그 때문에, 전기 전도에 유리하고, 또한 배선부의 단선이나 단락 등의 불편이 생기기 어려운 도전막 패턴을 형성할 수 있다.
＜패턴 형성 장치＞
다음에, 본 발명의 패턴 형성 장치의 일례에 대해서 설명한다. 도 12는 본 실시 형태에 의한 패턴 형성 장치의 개략 사시도이다. 도 12에 나타내는 바와 같이, 패턴 형성 장치(100)는 액적 토출 헤드(10), 액적 토출 헤드(10)를 X방향으로 구동하기 위한 X방향 가이드축(2), X방향 가이드축(2)을 회전시키는 X방향 구동 모터(3), 기판(11)을 올려놓기 위한 재치대(4), 재치대(4)를 Y방향으로 구동하기 위한 Y방향 가이드축(5), Y방향 가이드축(5)를 회전시키는 Y방향 구동 모터(6), 클리닝 기구부(14), 히터(15), 및 이들을 통괄적으로 제어하는 제어장치(8) 등을 구비하고 있다. X방향 가이드축(2) 및 Y방향 가이드축(5)은 각각, 기대(7) 상에 고정되어 있다. 또한, 도 12에서는, 액적 토출 헤드(10)는 기판(11)의 진행 방향에 대해 직각으로 배치되어 있지만, 액적 토출 헤드(10)의 각도를 조정하여, 기판(11)의 진행 방향에 대해서 교차되도록 해도 좋다. 이와 같이 하면, 액적 토출 헤드(10)의 각도를 조정함으로써, 노즐간의 피치를 조절할 수 있다. 또한, 기판(11)과 노즐면의 거리를 임의로 조절할 수 있도록 해도 좋다.
액적 토출 헤드(10)는 도전성 미립자를 함유하는 분산액으로 이루어지는 액체 재료를 토출 노즐로부터 토출하는 것이며, X방향 가이드축(2)에 고정되어 있다. X방향 구동 모터(3)는 스테핑 모터 등이며, 제어장치(8)로부터 X축 방향의 구동 펄스 신호가 공급되면, X방향 가이드축(2)을 회전시킨다. X방향 가이드축(2)의 회전 에 의해, 액적 토출 헤드(10)가 기대(7)에 대해서 X축 방향으로 이동한다.
액적 토출 방식으로는, 압전체 소자인 피에조 소자를 사용하여 잉크를 토출시키는 피에조 방식, 액체 재료를 가열하여 발생한 기포(버블)에 의해 액체 재료를 토출시키는 버블 방식 등, 공지의 여러 기술을 적용할 수 있다. 이 중, 피에조 방식은, 액체 재료에 열을 가하지 않기 때문에, 재료의 조성 등에 영향을 주지 않는 이점을 갖는다. 또한, 본 예에서는, 액체 재료 선택의 자유도의 높음, 및 액적의 제어성의 양호함의 관점에서 상기 피에조 방식을 사용한다.
재치대(4)는 Y방향 가이드축(5)에 고정되고, Y방향 가이드축(5)에는, Y방향 구동 모터(6, 16)가 접속되어 있다. Y방향 구동 모터(6, 16)는 스테핑 모터 등이며, 제어장치(8)로부터 Y축 방향의 구동 펄스 신호가 공급되면, Y방향 가이드축(5)을 회전시킨다. Y방향 가이드축(5)의 회전에 의해, 재치대(4)가 기대(7)에 대해서 Y축방향으로 이동한다. 클리닝 기구부(14)는, 액적 토출 헤드(10)를 클리닝하여, 노즐의 막힘 등을 막는 것이다. 클리닝 기구부(14)는, 상기 클리닝 시에서, Y방향의 구동 모터(16)에 의해서 Y방향 가이드축(5)을 따라 이동한다. 히터(15)는 램프 어닐링 등의 가열 수단을 사용하여 기판(11)을 열처리하는 것이며, 기판(11)상에 배치된 액체의 증발·건조를 행하는 동시에 도전막으로 변환하기 위한 열처리를 행한다.
본 실시 형태의 패턴 형성 장치(100)에서는, 액적 토출 헤드(10)로부터 액체 재료를 토출하면서, X방향 구동 모터(3) 및 Y방향 구동 모터(6)를 거쳐서, 기판(11)과 액적 토출 헤드(10)를 상대 이동시킴에 의해, 기판(11)상에 액체 재료 를 배치한다. 액적 토출 헤드(10)의 각 노즐로부터의 액적의 토출양은 제어 장치(8)로부터 상기 피에조 소자에 공급되는 전압에 의해서 제어된다. 또한, 기판(11)상에 배치되는 액적의 피치는, 상기 상대 이동 속도, 및 액적 토출 헤드(10)로부터의 배치 주파수(피에조 소자로의 구동 전압의 주파수)에 의해서 제어된다. 또한, 기판(11) 상에 액적을 개시하는 위치는, 상기 상대 이동 방향, 및 상기 상대 이동시에서의 액적 토출 헤드(10)로부터의 액적의 배치 개시의 타이밍 제어 등에 의해서 제어된다. 이것에 의해, 기판(11)상에 상술한 배선용의 도전막 패턴이 형성된다.
＜전기 광학 장치＞
다음에, 본 발명의 전기 광학 장치의 일례로서 플라즈마형 표시 장치에 대해서 설명한다. 도 13은 본 실시 형태의 플라즈마형 표시 장치(500)의 분해 사시도를 나타내고 있다. 플라즈마형 표시 장치(500)는 서로 대향하여 배치된 기판(501, 502), 및 이들 간에 형성되는 방전 표시부(510)를 포함하여 구성된다. 방전 표시부(510)는 복수의 방전실(516)이 집합된 것이다. 복수의 방전실(516) 중, 적색 방전실(516)(R), 녹색 방전실(516)(G), 청색 방전실(516)(B)의 3개의 방전실(516)이 쌍으로 되어 1화소를 구성하도록 배치되어 있다.
기판(501) 상면에는 소정의 간격으로 스트라이프상으로 어드레스 전극(511)이 형성되고, 어드레스 전극(511)과 기판(501) 상면을 덮도록 유전체층(519)이 형성되어 있다.
유전체층(519)상에는, 어드레스 전극(511, 511)간에 위치하고 또한 각 어드 레스 전극(511)을 따라 격벽(515)이 형성되어 있다. 격벽(515)은 어드레스 전극(511)의 폭방향 좌우양측에 인접하는 격벽과, 어드레스 전극(511)과 직교하는 방향으로 연장하여 설치된 격벽을 포함한다. 또한, 격벽(515)에 의해서 구획된 장방형상의 영역에 대응하여 방전실(516)이 형성되어 있다. 또한, 격벽(515)에 의해서 구획되는 장방형상의 영역의 내측에는 형광체(517)가 배치되어 있다. 형광체(517)는 적, 녹, 청의 어느 하나의 형광을 발광하는 것으로, 적색 방전실(516)(R)의 저부에는 적색 형광체(517)(R)가, 녹색 방전실(516)(G)의 저부에는 녹색 형광체(517)(G)가, 청색 방전실(516)(B)의 저부에는 청색 형광체(517)(B)가 각각 배치되어 있다.
한편, 기판(502)에는, 앞의 어드레스 전극(511)과 직교하는 방향으로 복수의 표시 전극(512)이 스트라이프상으로 소정의 간격으로 형성되어 있다. 또한, 이들을 덮도록 유전체층(513), 및 MgO 등으로 이루어지는 보호막(514)이 형성되어 있다. 기판(501)과 기판(502)은 상기 어드레스 전극(511…)과 표시 전극(512…)을 서로 직교하도록 대향시켜 상호 접합되어 있다. 상기 어드레스 전극(511)과 표시 전극(512)은 도시 생략한 교류 전원에 접속되어 있다. 각 전극에 통전함에 의해, 방전 표시부(510)에서 형광체(517)가 여기 발광하여, 칼라 표시가 가능해진다.
본 실시 형태에서는, 상기 어드레스 전극(511), 및 표시 전극(512)이 각각, 앞의 도 12에 나타낸 패턴 형성 장치를 사용하여, 앞의 도 1∼도 11에 나타낸 패턴 형성 방법에 의거하여 형성되어 있다. 그 때문에, 상기 각 배선류의 단선이나 단락 등의 불량이 잘 생기지 않고, 또한, 고처리량으로 제조할 수 있다.
다음에, 본 발명의 전기 광학 장치의 다른 예로서 액정 장치에 대해서 설명한다. 도 14는 본 실시 형태에 의한 액정 장치의 제1 기판 상의 신호 전극 등의 평면 레이 아웃을 나타내는 것이다. 본 실시 형태에 의한 액정 장치는, 이 제1 기판과, 주사 전극 등이 마련된 제2 기판(도시하지 않음)과, 제1 기판과 제2 기판의 사이에 봉입된 액정(도시하지 않음)으로 개략 구성되어 있다.
도 14에 나타내는 바와 같이, 제1 기판(300)상의 화소 영역(303)에는, 복수의 신호 전극(310…)이 다중 매트릭스상으로 마련되어 있다. 특히 각 신호 전극(310…)은, 각 화소에 대응하여 마련된 복수의 화소 전극 부분(310a…)과 이들을 다중 매트릭스상에 접속하는 신호 배선 부분(310b…)으로 구성되어 있고, Y방향으로 뻗어 있다. 또한, 부호(350)는 1칩 구조의 액정 구동 회로로, 이 액정 구동 회로(350)와 신호 배선 부분(310b…)의 일단측(도면 중 하측)이 제1 둘러친 배선(331…)을 거쳐서 접속되어 있다. 또한, 부호340…은 상하 도통 단자로서, 이 상하 도통 단자(340…)와, 도시하지 않은 제2 기판 상에 마련된 단자가 상하 도통재(341…)에 의해서 접속되어 있다. 또한, 상하 도통 단자(340…)와 액정 구동 회로(350)가 제2 둘러친 배선(332…)을 거쳐서 접속되어 있다.
본 실시 형태예에서는, 상기 제1 기판(300)상에 마련된 신호 배선 부분(310b…), 제1 둘러친 배선(331…), 및 제2 둘러친 배선(332…)이 각각, 앞의 도 12에 나타낸 패턴 형성 장치를 사용하여, 앞의 도 1∼도 11에 나타낸 패턴 형성 방법에 의거하여 형성되어 있다. 그 때문에, 상기 각 배선류의 단선이나 단락 등의 불량이 잘 생기지 않고, 또한, 고처리량으로 제조할 수 있다. 또한, 대형화한 액정용 기판의 제조에 적용한 경우에도, 배선용 재료를 효율적으로 사용할 수 있어, 저비용화가 도모된다. 또한, 본 발명을 적용할 수 있는 디바이스는, 이들 전기 광학 장치에 한정되지 않고, 예를 들면 도전막 배선이 형성되는 회로 기판이나, 반도체의 실장 배선 등, 다른 디바이스 제조에도 적용가능하다.
그 다음에, 본 발명의 전기 광학 장치인 액정 표시 장치의 다른 형태에 대해서 설명한다.
도 15에 나타내는 액정 표시 장치(전기 광학 장치)(901)는 크게 나누면, 칼라의 액정 패널(전기 광학 패널)(902)과, 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또한, 필요에 따라서, 백 라이트 등의 조명 장치, 기타의 부대 기기가 액정 패널(902)에 부설되어 있다.
액정 패널(902)은 실링재(904)에 의해서 접착된 한 쌍의 기판(905a) 및 기판(905b)을 갖고, 이들 기판(905a)과 기판(905b)의 사이에 형성되는 간극, 이른바 셀 갭에는 액정이 봉입되어 있다. 이들 기판(905a) 및 기판(905b)은 일반적으로는 투광성 재료, 예를 들면 유리, 합성 수지 등에 의해서 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 편광판(906b)이 부착되어 있다. 또한, 도 15에서는, 편광판(906b)의 도시를 생략하고 있다.
또한, 기판(905a)의 내측 표면에는 전극(907a)이 형성되고, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들 전극(907a, 907b)은 스트라이프상 또는 문자, 숫자, 기타 적당한 패턴상으로 형성되어 있다. 또한, 이들 전극(907a, 907b)은 예를 들면 ITO(Indium Tin Oxide：인디움주석 산화물) 등의 투광성 재료에 의해서 형성되어 있다. 기판(905a)은 기판(905b)에 대해서 돌출된 돌출부를 갖고, 이 돌출부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는 기판(905a)상에 전극(907a)를 형성할 때 전극(907a)과 동시에 형성된다. 따라서, 이들 단자(908)는 예를 들면 ITO에 의해서 형성되어 있다. 이들 단자(908)에는, 전극(907a)으로부터 일체로 뻗은 것, 및 도전재(도시하지 않음)를 거쳐서 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는, 배선 기판(909)상의 소정 위치에 액정 구동용 IC로서의 반도체 소자(900)가 실장되어 있다. 또한, 도시는 생략하지만, 반도체 소자(900)가 실장되는 부위 이외의 부위의 소정 위치에는 저항, 콘덴서, 기타 칩 부품이 실장되어 있어도 좋다. 배선 기판(909)은, 예를 들면 폴리이미드 등의 가요성을 갖는 베이스 기판(911) 상에 형성된 Cu 등의 금속막을 패터닝하여 배선 패턴(912)을 형성함에 의해서 제조되어 있다.
본 실시 형태에서는, 액정 패널(902)에서의 전극(907a, 907b) 및 회로 기판(903)에서의 배선 패턴(912)이 상기 디바이스 제조 방법에 의해서 형성되어 있다.
본 실시 형태의 액정 표시 장치에 의하면, 전기 특성의 불균일이 해소된 고품질의 액정 표시 장치를 얻을 수 있다.
또한, 상술한 예는 패시브형의 액정 패널이지만, 액티브 매트릭스형의 액정 패널로 해도 좋다. 즉, 한쪽 기판에 박막 트랜지스터(TFT)를 형성하고, 각 TFT에 대해 화소 전극을 형성한다. 또한, 각 TFT에 전기적으로 접속하는 배선(게이트 배 선, 소스 배선)을 상기와 같이 잉크젯 기술을 사용하여 형성할 수 있다. 한편, 대향하는 기판에는 대향 전극 등이 형성되어 있다. 이러한 액티브 매트릭스형의 액정 패널에도 본 발명을 적용할 수 있다.
다음에, 전기 광학 장치 외의 실시 형태로서, 전계 방출 소자(전기 방출 소자)를 구비한 전계 방출 디스플레이(Field Emission Display, 이하 FED라 함)에 대해서 설명한다.
도 16은, FED를 설명하기 위한 도면으로서, 도 16(a)는 FED를 구성하는 음극 기판과 양극 기판의 배치를 나타낸 개략 구성도, 도 16(b)는 FED 중 음극 기판이 구비하는 구동 회로의 모식도, 도 16(c)는 음극 기판의 요부를 나타낸 사시도이다.
도 16(a)에 나타내는 바와 같이 FED(전기 광학 장치)(200)는, 음극 기판(200a)과 양극 기판(200b)을 대향 배치한 구성으로 되어 있다. 음극 기판(200a)은 도 16(b)에 나타내는 바와 같이 게이트선(201)과, 이미터선(202)과, 이들 게이트선(201)과 이미터선(202)에 접속된 전계 방출 소자(203)을 구비하고 있고, 즉, 소위 단순 매트릭스 구동 회로로 되어 있다. 게이트선(201)에서는, 게이트 신호(V1, V2, …, Vm)가 공급되도록 되어 있고, 이미터선(202)에서는, 이미터 신호(W1, W2, …, Wn)가 공급되도록 되어 있다. 또한, 양극 기판(200b)은 RGB로 이루어지는 형광체를 구비하고 있고, 그 형광체는 전자가 부딪힘에 의해 발광하는 성질을 갖는다.
도 16(c)에 나타내는 바와 같이, 전계 방출 소자(203)는 이미터선(202)에 접속된 이미터 전극(203a)과, 게이트선(201)에 접속된 게이트 전극(203b)을 구비한 구성으로 되어 있다. 또한, 이미터 전극(203a)은 이미터 전극(203a)측으로부터 게이트 전극(203b)으로 향하여 소경화하는 이미터 팁(205)이라 불리는 돌기부를 구비하고 있고, 이 이미터 팁(205)과 대응한 위치에 게이트 전극(203b)에 구멍부(204)가 형성되고, 구멍부(204)내에 이미터 팁(205)의 선단이 배치되어 있다.
이러한 FED(200)에서는, 게이트선(201)의 게이트 신호(V1, V2, …, Vm), 및 이미터선(202)의 이미터 신호(W1, W2, …, Wn)를 제어함에 의해, 이미터 전극(203a)과 게이트 전극(203b)의 사이에 전압이 공급되고, 전해의 작용에 의해서 이미터 팁(205)으로부터 구멍부(204)로 향하여 전자(210)가 이동하고, 이미터 팁(205)의 선단으로부터 전자(210)가 방출된다. 여기서, 그 전자(210)와 양극 기판(200b)의 형광체가 부딪힘에 의해 발광하므로, 소망에 따라 FED(200)를 구동할 수 있게 된다.
이와 같이 구성된 FED에서는, 예를 들면 이미터 전극(203a)이나 이미터선(202), 또 게이트 전극(203b)이나 게이트선(201)이 상기 디바이스 제조 방법에 의해서 형성되어 있다.
본 실시 형태의 FED에 의하면, 전기 특성의 불균일이 해소된 고품질의 FED를 얻을 수 있다.
＜전자 기기＞
다음에, 본 발명의 전자 기기의 예에 대해서 설명한다. 도 17은 상술한 실시 형태에 의한 표시 장치를 구비한 모바일형의 퍼스널 컴퓨터(정보 처리 장치)의 구성을 나타내는 사시도이다. 동도면에서, 퍼스널 컴퓨터(1100)는 키보드(1102)를 구비한 본체부(1104)와, 상술한 전기 광학 장치(1106)를 구비한 표시 장치 유니트로 구성되어 있다. 이 때문에, 발광 효율이 높고 밝은 표시부를 구비한 전자 기기를 제공할 수 있다.
또한, 상술한 예에 부가하여, 다른 예로서, 휴대 전화, 손목시계형 전자 기기, 액정 텔레비젼, 뷰파인더형이나 모니터 직시형의 비디오테이프 레코더, 카내비게이션 장치, 페이저, 전자 수첩, 계산기, 워드 프로세서, 워크스테이션, 화상 전화, POS 단말, 전자 페이퍼, 터치 패널을 구비한 기기 등을 들 수 있다. 본 발명의 전기 광학 장치는, 이러한 전자 기기의 표시부로서도 적용할 수 있다. 또한, 본 실시 형태의 전자 기기는 액정 장치를 구비하는 것, 유기 전계 발광 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상, 첨부 도면을 참조하면서 본 발명에 의한 적합한 실시 형태예에 대해서 설명했지만, 본 발명이 관련예에 한정되지 않은 것은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성 부재의 여러 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의거하여 여러 가지 변경이 가능하다.
본 발명에 의하면, 복수 늘어선 토출 노즐을 갖는 액적 토출 헤드의 각각으로부터 액적을 토출하여 막패턴을 형성할 때, 패턴 피치가 설계값 상에서 여러 가지 변경되어도 효율 좋게 막패턴을 형성할 수 있는 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조 방법을 제공할 수 있다. 또한, 본 발명에 의해, 배선 패턴을 고처리량으로 제조함에 의해 비용적으로 유리한 도전막 배선, 전기 광학 장치, 및 이것을 사용한 전자 기기를 제공할 수 있다.

Claims (16)

  1. 액체 재료의 액적을 기판 상에 배치함에 의해 막패턴을 형성하는 패턴 형성 방법으로서,
    상기 기판 상에 상기 막패턴을 형성하는 패턴 형성 영역을 복수 나란히 설정하고, 상기 복수의 패턴 형성 영역 중, 상기 막패턴의 측부로부터 형성하는 제1 패턴 형성 영역과, 상기 막패턴의 중앙부로부터 형성하는 제2 패턴 형성 영역을 설정하고, 상기 제1, 제2 패턴 형성 영역의 각각에 상기 액적을 배치하여 상기 막패턴을 형성하는 것을 특징으로 하는 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 제1, 제2 패턴 형성 영역의 각각에 대하여 상기 액적을 거의 동시에 배치하는 공정을 갖는 것을 특징으로 하는 패턴 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1, 제2 패턴 형성 영역 중 어느 한쪽에 상기 액적을 배치하는 공정을 갖는 것을 특징으로 하는 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 제1 패턴 형성 영역에서는 상기 측부를 형성한 뒤에 중앙부를 형성하 고, 상기 제2 패턴 형성 영역에서는 상기 중앙부를 형성한 뒤에 측부를 형성하는 것을 특징으로 하는 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 제1, 제2 패턴 형성 영역의 각각에 대응하여 상기 액적을 배치하는 토출부를 복수 마련하고, 상기 패턴 형성 영역의 늘어선 방향으로 상기 토출부를 이동하면서 상기 액적을 배치하는 것을 특징으로 하는 패턴 형성 방법.
  6. 제1항에 있어서,
    상기 제1 패턴 형성 영역에 형성하는 제1 막패턴의 한쪽 측부를 형성하는 공정과,
    상기 제1 막패턴의 다른 쪽의 측부를 형성하는 동시에 상기 제2 패턴 형성 영역에 형성하는 제2 막패턴의 중앙부를 형성하는 공정과,
    상기 제1 막패턴의 중앙부를 형성하는 동시에 상기 제2 막패턴의 한쪽 및 다른쪽 중 어느 하나의 측부를 형성하는 공정을 갖는 것을 특징으로 하는 패턴 형성 방법.
  7. 액체 재료의 액적을 기판 상에 배치함에 의해 막패턴을 형성하는 패턴 형성 방법으로서,
    상기 기판 상에 복수 나란히 상기 막패턴을 형성할 때, 상기 복수의 막패턴 중, 제1 막패턴의 제1 영역을 형성하는 제1 공정과,
    상기 제1 막패턴의 제2 영역을 형성하는 동시에 제2 막패턴의 제1 영역을 형성하는 제2 공정과,
    상기 제1 막패턴의 제3 영역을 형성하는 동시에 상기 제2 막패턴의 제2 영역을 형성하는 제3 공정을 갖는 것을 특징으로 하는 패턴 형성 방법.
  8. 제7항에 있어서,
    상기 제3 공정의 뒤에 상기 제2 막패턴의 제3 영역을 형성하는 제4 공정을 갖는 것을 특징으로 하는 패턴 형성 방법.
  9. 제1항에 있어서,
    상기 액체 재료는 도전성 미립자를 포함하는 액상체인 것을 특징으로 하는 패턴 형성 방법.
  10. 액체 재료의 액적을 기판 상에 배치하는 액적 토출 장치를 구비하고, 상기 액적에 의해 막패턴을 형성하는 패턴 형성 장치로서,
    상기 액적 토출 장치는, 상기 기판 상에 미리 복수 나란히 설정되어 상기 막패턴을 형성하는 패턴 형성 영역 중, 제1 패턴 형성 영역에 형성하는 제1 막패턴을 측부로부터 형성하고, 제2 패턴 형성 영역에 형성하는 제2 막패턴을 중앙부로부터 형성하는 것을 특징으로 하는 패턴 형성 장치.
  11. 액체 재료의 액적을 기판 상에 배치하는 액적 토출 장치를 구비하고, 상기 액적에 의해 상기 기판 상에 복수의 막패턴을 형성하는 패턴 형성 장치로서,
    상기 액적 토출 장치는, 제1 막패턴의 제1 영역을 형성한 뒤, 상기 제1 막패턴의 제2 영역을 형성하는 동시에 제2 막패턴의 제1 영역을 형성하고, 그 다음에, 상기 제1 막패턴의 제3 영역을 형성하는 동시에 상기 제2 막패턴의 제2 영역을 형성하는 것을 특징으로 하는 패턴 형성 장치.
  12. 배선 패턴을 갖는 디바이스의 제조 방법에 있어서,
    상기 기판 상에 복수 나란히 설정되어 상기 배선 패턴을 형성하는 패턴 형성 영역의 각각에 대해 액체 재료의 액적을 배치함에 의해 상기 배선 패턴을 형성하는 재료 배치 공정을 갖고,
    상기 재료 배치 공정은, 상기 복수의 패턴 형성 영역 중, 상기 배선 패턴의 측부로부터 형성하는 제1 패턴 형성 영역과, 상기 배선 패턴의 중앙부로부터 형성하는 제2 패턴 형성 영역을 설정하고, 상기 제1, 제2 패턴 형성 영역의 각각에 상기 액적을 배치하여 상기 배선 패턴을 형성하는 것을 특징으로 하는 디바이스의 제조 방법.
  13. 배선 패턴을 갖는 디바이스의 제조 방법에 있어서,
    액체 재료의 액적을 기판 상에 배치함에 의해 복수의 배선 패턴을 형성하는 재료 배치 공정을 갖고,
    상기 재료 배치 공정은, 상기 복수의 배선 패턴 중, 제1 배선 패턴의 제1 영역을 형성하는 제1 공정과,
    상기 제1 배선 패턴의 제2 영역을 형성하는 동시에 제2 배선 패턴의 제1 영역을 형성하는 제2 공정과,
    상기 제1 배선 패턴의 제3 영역을 형성하는 동시에 상기 제2 배선 패턴의 제2 영역을 형성하는 제3 공정을 갖는 것을 특징으로 하는 디바이스의 제조 방법.
  14. 제10항 또는 제11항 기재의 패턴 형성 장치에 의해 형성되는 도전막 배선으로서,
    상기 도전막 배선의 형성 재료는 입경(粒徑)이 5nm 이상 0.1㎛ 이하인 금, 은, 동, 팔라듐, 니켈 중 어느 것인가를 함유하는 것을 특징으로 하는 도전막 배선.
  15. 제14항 기재의 도전막 배선을 구비하는 것을 특징으로 하는 전기 광학 장치.
  16. 제15항 기재의 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020040014205A 2003-03-11 2004-03-03 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기 KR100594836B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00065324 2003-03-11
JP2003065324 2003-03-11
JPJP-P-2004-00031049 2004-02-06
JP2004031049A JP3966294B2 (ja) 2003-03-11 2004-02-06 パターンの形成方法及びデバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20040080987A KR20040080987A (ko) 2004-09-20
KR100594836B1 true KR100594836B1 (ko) 2006-07-03

Family

ID=33421543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040014205A KR100594836B1 (ko) 2003-03-11 2004-03-03 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기

Country Status (5)

Country Link
US (1) US20040234678A1 (ko)
JP (1) JP3966294B2 (ko)
KR (1) KR100594836B1 (ko)
CN (1) CN100377628C (ko)
TW (1) TWI232708B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531294B2 (en) * 2004-03-25 2009-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming film pattern, method for manufacturing semiconductor device, liquid crystal television, and EL television
DE102004034418B4 (de) * 2004-07-15 2009-06-25 Schott Ag Verfahren zur Herstellung struktuierter optischer Filterschichten auf Substraten
US20080129931A1 (en) * 2004-12-16 2008-06-05 Toray Industries, Inc. A Corporation Of Japan Polarizer, Method For Producing The Same, And Liquid Crystal Display Device Using The Same
JP4371997B2 (ja) * 2004-12-22 2009-11-25 シャープ株式会社 表示装置用基板及びその製造方法
JP4501792B2 (ja) * 2005-06-23 2010-07-14 セイコーエプソン株式会社 成膜方法
TWI346047B (en) 2008-05-12 2011-08-01 Au Optronics Corp Jetting method for color ink printing
BRPI0921388A2 (pt) * 2008-11-21 2015-12-29 Sharp Kk método para ejetar gotícula de material de alinhamento e dispositivo para o mesmo
US9958750B2 (en) 2010-11-08 2018-05-01 View, Inc. Electrochromic window fabrication methods
US11865632B2 (en) 2011-12-12 2024-01-09 View, Inc. Thin-film devices and fabrication
KR20220120709A (ko) 2011-12-12 2022-08-30 뷰, 인크. 박막 디바이스 및 제조
US20210394489A1 (en) 2011-12-12 2021-12-23 View, Inc. Thin-film devices and fabrication
US12061402B2 (en) 2011-12-12 2024-08-13 View, Inc. Narrow pre-deposition laser deletion
US10802371B2 (en) 2011-12-12 2020-10-13 View, Inc. Thin-film devices and fabrication
US10295880B2 (en) 2011-12-12 2019-05-21 View, Inc. Narrow pre-deposition laser deletion
EP3164762B1 (en) * 2014-07-03 2023-04-12 View, Inc. Narrow pre-deposition laser deletion
CN108602346B (zh) 2015-12-07 2020-04-07 科迪华公司 用于以改进的均匀性和打印速度制造薄膜的技术
JP2017130298A (ja) * 2016-01-19 2017-07-27 株式会社村田製作所 電極パターンの形成方法および電子部品の製造方法
JP2020105590A (ja) * 2018-12-27 2020-07-09 キオクシア株式会社 基板処理装置および基板処理方法
JP7464378B2 (ja) * 2019-11-22 2024-04-09 住友重機械工業株式会社 インク塗布制御装置及びインク塗布方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1069850A (ja) * 1995-10-12 1998-03-10 Canon Inc 電子放出素子、電子源および画像形成装置の製造方法
JPH10283917A (ja) * 1997-04-08 1998-10-23 Canon Inc 電子放出素子の製造方法、電子放出素子、電子源基板、画像形成装置、および液滴付与装置
JP2002025428A (ja) * 2000-07-07 2002-01-25 Ricoh Co Ltd 電子源基板の製造方法、該方法により製造された電子源基板及び該基板を用いた画像表示装置
US20030030689A1 (en) * 2001-06-26 2003-02-13 Seiko Epson Corporation Method of forming film pattern, device for forming film pattern, conductive film wiring, electro-optical device, electronic device, and non-contact card medium

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3583462B2 (ja) * 1993-04-05 2004-11-04 フォード モーター カンパニー 電子成分のための微小はんだ付け装置および方法
JP3241251B2 (ja) * 1994-12-16 2001-12-25 キヤノン株式会社 電子放出素子の製造方法及び電子源基板の製造方法
JP3059678B2 (ja) * 1995-07-14 2000-07-04 キヤノン株式会社 カラーフィルタの製造方法及び製造装置
JP3302256B2 (ja) * 1996-03-01 2002-07-15 キヤノン株式会社 電子放出素子、電子源基板および画像形成装置の製造方法
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
US6076723A (en) * 1998-08-19 2000-06-20 Hewlett-Packard Company Metal jet deposition system
JP2000216047A (ja) * 1999-01-20 2000-08-04 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
FR2795234B1 (fr) * 1999-06-15 2003-07-18 Gemplus Card Int Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere
US6501663B1 (en) * 2000-02-28 2002-12-31 Hewlett Packard Company Three-dimensional interconnect system
US6734029B2 (en) * 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
WO2002035554A1 (fr) * 2000-10-25 2002-05-02 Harima Chemicals, Inc. Pate metallique electro-conductrice et procede de production de cette pate
US6921148B2 (en) * 2002-01-30 2005-07-26 Seiko Epson Corporation Liquid drop discharge head, discharge method and discharge device; electro optical device, method of manufacture thereof, and device for manufacture thereof; color filter, method of manufacture thereof, and device for manufacture thereof; and device incorporating backing, method of manufacture thereof, and device for manufacture thereof
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1069850A (ja) * 1995-10-12 1998-03-10 Canon Inc 電子放出素子、電子源および画像形成装置の製造方法
JPH10283917A (ja) * 1997-04-08 1998-10-23 Canon Inc 電子放出素子の製造方法、電子放出素子、電子源基板、画像形成装置、および液滴付与装置
JP2002025428A (ja) * 2000-07-07 2002-01-25 Ricoh Co Ltd 電子源基板の製造方法、該方法により製造された電子源基板及び該基板を用いた画像表示装置
US20030030689A1 (en) * 2001-06-26 2003-02-13 Seiko Epson Corporation Method of forming film pattern, device for forming film pattern, conductive film wiring, electro-optical device, electronic device, and non-contact card medium

Also Published As

Publication number Publication date
US20040234678A1 (en) 2004-11-25
TWI232708B (en) 2005-05-11
JP3966294B2 (ja) 2007-08-29
TW200421948A (en) 2004-10-16
CN100377628C (zh) 2008-03-26
KR20040080987A (ko) 2004-09-20
CN1538799A (zh) 2004-10-20
JP2004290959A (ja) 2004-10-21

Similar Documents

Publication Publication Date Title
KR100662066B1 (ko) 패턴의 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
KR100712632B1 (ko) 배선 형성 방법, 배선 형성 장치, 도전막 배선, 전기 광학장치, 전자 기기, 및 비접촉형 카드 매체
KR100594836B1 (ko) 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
KR100569692B1 (ko) 패턴의 형성 방법, 패턴 형성 장치, 디바이스의 제조방법, 전기 광학 장치, 전자 기기, 및 액티브 매트릭기판의 제조 방법
KR100690547B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
JP4720069B2 (ja) 電気光学装置及び電子機器
KR100592372B1 (ko) 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
KR100573266B1 (ko) 표면 처리 방법, 표면 처리 장치, 표면 처리 기판, 전기광학 장치 및 전자 기기
KR100636257B1 (ko) 디바이스와 그 제조 방법
JP2004305990A (ja) パターン形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
JP5344078B2 (ja) 電気光学装置及び電子機器
JP2007049186A (ja) 配線形成方法
JP4955919B2 (ja) 配線形成方法
JP2003324266A (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2005052835A (ja) 膜パターンの形成方法、導電膜配線、電気光学装置、電子機器、非接触型カード媒体、及び薄膜トランジスタ
JP2004349639A (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、電気光学装置及び電子機器
JP2004330166A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 13