JP2007281416A - 金属配線形成方法及びアクティブマトリクス基板の製造方法 - Google Patents
金属配線形成方法及びアクティブマトリクス基板の製造方法 Download PDFInfo
- Publication number
- JP2007281416A JP2007281416A JP2006318701A JP2006318701A JP2007281416A JP 2007281416 A JP2007281416 A JP 2007281416A JP 2006318701 A JP2006318701 A JP 2006318701A JP 2006318701 A JP2006318701 A JP 2006318701A JP 2007281416 A JP2007281416 A JP 2007281416A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- forming
- wiring
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Abstract
【解決手段】基板P上に下地層F1を形成する工程と、金属微粒子及び分散安定剤を含む溶液を下地層F1上に塗布する工程と、塗布した溶液を加熱処理して導電層F2を形成する工程とを有する。塗布した溶液中の下地層F1との界面近傍における分散安定剤の量に基づいて、加熱処理を開始するまでの時間を設定する。
【選択図】図7
Description
前記下基板(アクティブマトリックス基板)の一例を、図18に示す。同図に示すように、下基板1は、ガラス基板2と、このガラス基板2上に互いに交差するように配線されたゲート走査電極3及びソース電極4と、同じくガラス基板2上に配線されたドレイン電極5と、このドレイン電極5に接続された画素電極(ITO)6と、ゲート走査電極3とソース電極4との間に介在された絶縁層7と、薄膜半導体からなるTFT(Thin Film Transistor)8とを備えて構成されている。
ところが、この技術では、ドライプロセスとフォトリソエッチングを組み合わせた処理を複数回行っているので、材料費や管理費がかさみやすく、また歩留まりも上げにくいという問題がある。
例えば、特許文献2、特許文献3、及び特許文献4などには、パターン形成用材料を含んだ機能液を液滴吐出ヘッドから基板上に吐出することにより、パターン形成面に材料を配置(塗布)して半導体集積回路などの微細な配線パターンを形成する技術が開示されている。
例えばガラス基板上に液滴吐出法により銀ナノインクを塗布して銀の導電層を形成する場合、銀はガラスへの密着性が低いため、それを改善する目的で導電層とガラス基板との間に酸化マンガン等の下地層を設けている。
ところが、銀ナノインクの塗布から焼成までの時間を管理せず、一定時間放置した後に焼成した場合、酸化マンガンとの界面の銀にボイドが生じてしまい、密着性が低下するという問題があった。
本発明の金属配線形成方法は、基板上に下地層を形成する工程と、金属微粒子及び分散安定剤を含む溶液を前記下地層上に塗布する工程と、塗布した前記溶液を加熱処理して導電層を形成する工程とを有する金属配線形成方法であって、前記塗布した溶液中の前記下地層との界面近傍における前記分散安定剤の量に基づいて、前記加熱処理を開始するまでの時間を設定することを特徴とするものである。
そこで、本発明の金属配線形成方法では、下地層との界面近傍における分散安定剤が所定量を超える前に加熱処理を開始することにより、金属微粒子を下地層に入り込ませて、導電層の密着性を高めることが可能になる。
これにより、本発明では、下地層中に導電層形成材料である金属微粒子が入り込むため、アンカー効果が得られて導電層の密着性を向上させることが可能になる。
これにより、本発明では、例えば金属微粒子として銀を用いた場合に、酸素のある環境で加熱した際に粒成長する銀の成長を抑制することが可能になる。
これにより、本発明では、下地層中に金属微粒子が入り込むため、アンカー効果が得られてゲート配線の密着性を向上させることが可能になる。
これにより、本発明では、例えば金属微粒子として銀を用いた場合に、酸素のある環境で加熱した際に粒成長する銀の成長を抑制することが可能になる。
図1は、本発明に係るアクティブマトリクス基板の一部を拡大した図である。
アクティブマトリクス基板(デバイス)20上は、格子状に配線されたゲート配線40とソース配線42とを備える。すなわち、複数のゲート配線40がX方向に延びるように形成され、ソース配線42がY方向に延びるように形成されている。
また、ゲート配線40には、ゲート配線40の一部としてゲート配線40よりも幅狭のゲート電極41が接続され、ゲート電極41上に絶縁層を介してTFT(スイッチング素子)30が配置される。一方、ソース配線42には、ソース電極43が接続され、ソース電極43の一端は、TFT30に接続する。
また、アクティブマトリクス基板20上には、ゲート配線40と略平行するように、容量線46が配線される。容量線46は、画素電極45及びソース配線42の下層に絶縁層を介して配置される。
なお、これらゲート配線40、ゲート電極41、ソース配線42、容量線46は、本発明に係る金属配線形成方法により形成されるものであり、同一の面上に形成される。
アクティブマトリクス基板20を液晶表示装置に用いた場合には、画像表示領域には複数の画素100aがマトリクス状に構成される。これらの画素100aの各々には、画素スイッチング用のTFT30が形成されており、画素信号S1、S2、…、Snを供給するソース配線42が図1に示したソース電極43を介してTFT30のソースに電気的に接続されている。ソース配線42に供給する画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数のソース配線42同士に対して、グループ毎に供給するようにしてもよい。
また、TFT30のゲートには、ゲート配線40が図1に示したゲート電極41を介して電気的に接続されている。そして、所定のタイミングで、ゲート配線40にパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
次に、上述したアクティブマトリクス基板20の製造に用いられる液滴吐出装置について図3及び図4を参照して説明する。
図3に示すように、液滴吐出装置(インクジェット装置)IJは、液滴吐出ヘッドから基板Pに対して液滴を吐出(滴下)するものであって、液滴吐出ヘッド301と、X方向駆動軸304と、Y方向ガイド軸305と、制御装置CONTと、ステージ307と、クリーニング機構308と、基台309と、ヒータ315とを備えている。ステージ307は、この液滴吐出装置IJによりインク(液体材料、液状体)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
Y方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ307は、Y方向駆動モータ303を備えている。Y方向駆動モータ303はステッピングモータ等であり、制御装置CONTからY方向の駆動信号が供給されると、ステージ307をY方向に移動する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY方向の駆動モータが備えられている。このY方向の駆動モータの駆動により、クリーニング機構は、Y方向ガイド軸305に沿って移動する。クリーニング機構308の移動も制御装置CONTにより制御される。
ヒータ315は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置CONTにより制御される。
したがって、液滴吐出ヘッド301の吐出ノズルは、非走査方向であるY方向に一定間隔で並んで設けられている。なお、図3では、液滴吐出ヘッド301は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド301の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド301の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Pとノズル面との距離を任意に調節することが出来るようにしてもよい。
液滴吐出ヘッド301には、液体材料(配線用インク等)を収容する液体室321に隣接してピエゾ素子322が設置されている。液体室321には、液体材料を収容する材料タンクを含む液体材料供給系323を介して液体材料が供給される。
ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させることにより、液体室321が変形し、ノズル325から液体材料が吐出される。
この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
また、加圧振動方式は、材料に例えば30kg/cm2程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子(圧電素子)がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。
インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
次に、本発明に係る金属配線形成方法を含むアクティブマトリクス基板20の製造方法について図を参照して説明する。
アクティブマトリクス基板20は、基板P上に格子パターンの配線を形成する第1工程と、積層部35を形成する第2工程と、画素電極45等を形成する第3工程により製造される。
以下、各工程毎に詳細に説明する。
図5、図6及び図7は、第1工程である配線形成工程(金属配線形成工程)を説明する図である。なお、図5(b)及び図7(b)は、それぞれ図5(a)、図7(a)におけるA−A’線に沿う断面図である。
ゲート配線40やソース配線42等の格子パターンの配線が形成される基板Pとしては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板など各種の材料を用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
具体的には、図5(a)に示すように、洗浄した基板Pの上面に、格子パターンの配線の形成位置に対応した複数の開口部52,53,54,55を有するバンク51をフォトリソグラフィ法に基づいて形成する。
バンク51の材料としては、例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線(UV)照射処理や大気雰囲気中で酸素を処理ガスとするO2プラズマ処理等を選択できるが、ここではO2プラズマ処理を実施する。
具体的には、基板Pに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。O2プラズマ処理の条件としては、例えばプラズマパワーが50〜1000W、酸素ガス流量が50〜100ml/min、プラズマ放電電極に対する基板Pの板搬送速度が0.5〜10mm/sec、基板温度が70〜90℃とされる。
なお、基板Pがガラス基板の場合、その表面は配線パターン形成材料に対して親液性を有しているが、本実施の形態のように残渣処理のためにO2プラズマ処理や紫外線照射処理を施すことで、基板表面の親液性を高めることができる。
このような撥液化処理を行うことにより、バンク51にはこれを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。なお、上述した親液化処理としてのO2プラズマ処理は、バンク51の形成前に行ってもよいが、O2プラズマによる前処理がなされると、バンク51がフッ素化(撥液化)されやすいという性質があるため、バンク51を形成した後にO2プラズマ処理することが好ましい。
なお、バンク51に対する撥液化処理により、先に親液化処理した基板P表面に対し多少は影響があるものの、特に基板Pがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Pはその親液性、すなわち濡れ性が実質上損なわれることはない。
また、バンク51については、もともと撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成することにより、その撥液処理を省略するようにしてもよい。
具体的には、X方向に延びるように形成された開口部52,53は、ゲート配線40、容量線46の形成位置に対応する。そして、ゲート配線40の形成位置に対応する開口部52には、ゲート電極41の形成位置に対応する開口部54が接続している。また、Y方向に延びるように形成された開口部55は、ソース配線42の形成位置に対応する。なお、Y方向に延びる開口部55は、X方向に延びる開口部52,53と交差しないように、交差部56において分断されるように形成される。
配線用インクは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒(分散媒)に分散した溶液からなるものである。本実施形態では導電性微粒子として銀ナノ粒子を用い、分散安定剤としてアミノ化合物を用いた分散液を使用する。
具体的には、本実施形態では、ゲート配線40、ゲート電極41、ソース配線42、容量線46は下層から、マンガン層(下地層)F1、銀層(導電層)F2、ニッケル層(保護層)F3の三層で構成される。
このように成膜された配線においては、マンガン層F1は下地層として銀層F2の密着性向上に作用し、ニッケル層F3は保護膜として作用する。この保護膜は、銀や銅等からなる導電性膜の(エレクトロ)マイグレーション現象等を抑制するための薄膜として作用するものである。
上述した開口部54、55にマンガン層F1を形成するためには、まず有機系の分散媒に導電性微粒子としてマンガン(Mn)を分散させた機能液(液状体)の液滴を液滴吐出ヘッド301により開口部54、55の所定位置に配置する。機能液の液滴を開口部54、55に配置するときには、開口部54、55の上方より液滴吐出ヘッド301を使って液滴を開口部54、55に吐出する。
乾燥処理としては、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。この乾燥処理は、主に膜厚のムラを低減させるために行うものであり、例えば100℃で5分間加熱する。
これにより、図6(a)に示すように、開口部54、55に部分結晶化状態でマンガン層F1が0.01〜0.5μm程度の厚さで成膜される。
そして、マンガン層F1上に塗布配置された機能液に対しては、分散媒及び分散安定剤の除去のため、乾燥処理、焼成処理を行う。
具体的には、実験結果から、上記の銀微粒子及び分散安定剤を含む機能液を常温(約23℃)でマンガン層F1上に塗布した後に10分を超えて加熱処理を開始した場合には、銀層F2のマンガン層F1との界面近傍にボイドが生じて密着性が低下したため、マンガン層F1上に機能液を塗布した後、10分以内に加熱処理を開始する。
なお、上記と同様に実験を行ったところ、マンガン層F1上に機能液を塗布した後、5分以内に加熱処理を開始することで、密着性をより高めることができた。
この焼成処理より、図6(b)に示すように、マンガン層F1上に積層状態で配置される銀層F2が成膜される。
この処理としては、まず乾燥むらを防止するために大気雰囲気下で約70℃、10分で乾燥処理した後に、大気雰囲気下で約220℃、30分で焼成して分散媒(有機分)を除去した後に、窒素雰囲気下で約300℃、30分で本焼成を行う。
この乾燥・焼成処理より、図7(b)に示すように、銀層F2上に積層状態で配置されるニッケル層F3が保護層47として成膜され、ゲート電極41及びソース配線42が形成される。
加えて、本実施形態では、マンガン層F1を未結晶化状態(未硬化状態)で成膜し、この状態のマンガン層F1上に銀層形成用の機能液を塗布するので、より高いアンカー効果を得ることが可能になり、マンガン層F1に対する銀層F2の密着性を一層高めることができる。
図8〜図11は、第2工程である積層部形成工程を説明する図である。なお、図8(b)〜図11(b)は、それぞれ図8(a)〜図11(a)におけるA−A’線に沿う断面図であり、図9(c)〜図11(c)は、それぞれ図9(a)〜図11(a)におけるB−B’線に沿う断面図である。
より詳細には、まず、プラズマCVD法により、基板P上の全面に対して、絶縁膜31、活性層32、コンタクト層33の連続成膜を行う。具体的には、絶縁膜31として窒化シリコン膜、活性層32としてアモルファスシリコン膜、コンタクト層33としてn+型シリコン膜を原料ガスやプラズマ条件を変化させることにより連続して形成する。
なお、交差部56上に配置するレジスト58aと容量線46上に配置するレジスト58bとは、接触しなように離間して配置形成される。また、ゲート電極41上に配置するレジスト58cには、ハーフ露光を行うことにより、図9(b)に示すように、溝59を形成する。
これにより、図10に示すように、レジスト58(58a〜58c)を配置した所定位置以外の領域から、コンタクト層33、活性層32、絶縁膜31が取り除かれる。一方、レジスト58が配置された所定位置には、絶縁膜31と半導体膜(コンタクト層33,活性層32)からなる積層部35が形成される。
このようにして、積層部35の形成が完了する。
図12〜図14は、第3工程である画素電極45等の形成工程を説明する図である。なお、図12(b)〜図14(b)は、それぞれ図12(a)〜図14(a)におけるA−A’線に沿う断面図であり、図12(c)〜図14(c)は、それぞれ図12(a)〜図14(a)におけるB−B’線に沿う断面図である。
ソース電極43、ドレイン電極44、導電層49及び画素電極45はいずれも、例えばITO(Indium Tin Oxide:インジウムスズ酸化物)等の透光性材料によって形成することができる。また、これらの電極等の形成には、第1工程と同様に、液滴吐出法が用いられる。
また、開口部62は、図12(b)に示すように、ゲート電極41上に形成した積層部35(TFT30)の一部が露出するように形成される。すなわち、バンク61が積層部35(TFT30)をX方向に2分割するように形成される。
バンク61の材料としては、例えば、バンク51と同様に、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。また、バンク51と同様に、撥液性処理を施される。
なお、本実施形態においては、バンク61の開口部62内及びバンク61により取り囲まれた領域内に吐出・配置する材料を透明導電材料としたが、接続抵抗を重視する場合には、分断されたソース配線42を連結する導電層49、ソース電極43には、銀や銅のような導電材料を使うこともできる。
また、本実施形態においては、透明導電性材料を液滴吐出法により配置する方法について説明したが、スパッタ処理とエッチング処理を行うことにより配置してもよい。この場合には、バンク61は不要となる。
次に、アクティブマトリクス基板20を用いた電気光学装置の一例である液晶表示装置100について説明する。
図15は、液晶表示装置100を対向基板側から見た平面図であり、図16は、図15のH−H’線に沿う断面図である。
なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
また、液晶表示装置100においては、使用する液晶150の種類、すなわち、TN(Twisted Nematic)モード、C−TN法、VA方式、IPS方式モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板120において、TFTアレイ基板110の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
有機EL表示装置は、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔(ホール)を注入して励起させることにより励起子(エキシトン)を生成させ、このエキシトンが再結合する際の光の放出(蛍光・燐光)を利用して発光させる素子である。
そして、TFT30を有するアクティブマトリクス基板20上に、有機EL表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入/電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラー有機EL表示装置を製造することができる。
次に、本発明の電子機器の具体例について説明する。
図17(a)は、携帯電話の一例を示した斜視図である。図17(a)において、600は携帯電話本体を示し、601は上記実施形態の液晶表示装置100を備えた表示部を示している。
図17(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図17(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の液晶表示装置100を備えた表示部を示している。
図17(c)は、腕時計型電子機器の一例を示した斜視図である。図17(c)において、800は時計本体を示し、801は上記実施形態の液晶表示装置100を備えた表示部を示している。
このように、図17(a)〜(c)に示す電子機器は、上記実施形態の液晶表示装置100を備えたものであるので、TFTの特性が向上しており、高い品質や性能が得られる。
また、テレビやモニター等の大型液晶パネルにおいても本実施形態を用いることができる。
Claims (8)
- 基板上に下地層を形成する工程と、金属微粒子及び分散安定剤を含む溶液を前記下地層上に塗布する工程と、塗布した前記溶液を加熱処理して導電層を形成する工程とを有する金属配線形成方法であって、
前記塗布した溶液中の前記下地層との界面近傍における前記分散安定剤の量に基づいて、前記加熱処理を開始するまでの時間を設定することを特徴とする金属配線形成方法。 - 請求項1記載の金属配線形成方法において、
前記金属微粒子は、Au、Ag、Ni、Al、ITO、Pd、Bi、Cu、Mnまたはこれらの混合物であることを特徴とする金属配線形成方法。 - 請求項1または2記載の金属配線形成方法において、
下地層形成材料を含む液状体を前記基板上に塗布する工程と、
前記液状体が部分結晶化状態となる温度で加熱する工程とを有することを特徴とする金属配線形成方法。 - 請求項1から3のいずれかに記載の金属配線形成方法において、
前記加熱処理を窒素雰囲気下で行うことを特徴とする金属配線形成方法。 - アクティブマトリクス基板の製造方法において、
基板上にゲート配線を形成する第1の工程と、
前記ゲート配線上にゲート絶縁膜を形成する第2の工程と、
前記ゲート絶縁膜を介して半導体層を積層する第3の工程と、
前記ゲート絶縁層の上にソース電極及びドレイン電極及び画素電極を形成する第4の工程とを有し、
前記第1の工程は、基板上に下地層を形成する工程と、金属微粒子及び分散安定剤を含む溶液を前記下地層上に塗布する工程と、塗布した前記溶液を加熱処理して前記ゲート配線を形成する工程とを含み、
前記塗布した溶液中の前記下地層との界面近傍における前記分散安定剤の量に基づいて、前記加熱処理を開始するまでの時間を設定することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項5記載のアクティブマトリクス基板の製造方法において、
前記金属微粒子は、Au、Ag、Ni、Al、ITO、Pd、Bi、Cu、Mnまたはこれらの混合物であることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項5または6記載のアクティブマトリクス基板の製造方法において、
下地層形成材料を含む液状体を前記基板上に塗布する工程と、
前記液状体が部分結晶化状態となる温度で加熱する工程とを有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項5から7のいずれかに記載のアクティブマトリクス基板の製造方法において、
前記加熱処理を窒素雰囲気下で行うことを特徴とするアクティブマトリクス基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006318701A JP2007281416A (ja) | 2006-03-17 | 2006-11-27 | 金属配線形成方法及びアクティブマトリクス基板の製造方法 |
KR1020070024639A KR100841284B1 (ko) | 2006-03-17 | 2007-03-13 | 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법 |
TW096108557A TWI336498B (en) | 2006-03-17 | 2007-03-13 | Method of forming metal wiring and method of manufacturing active matrix substrate |
US11/717,857 US7727869B2 (en) | 2006-03-17 | 2007-03-14 | Method of forming metal wiring and method of manufacturing active matrix substrate |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006074195 | 2006-03-17 | ||
JP2006318701A JP2007281416A (ja) | 2006-03-17 | 2006-11-27 | 金属配線形成方法及びアクティブマトリクス基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281416A true JP2007281416A (ja) | 2007-10-25 |
Family
ID=38518380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006318701A Withdrawn JP2007281416A (ja) | 2006-03-17 | 2006-11-27 | 金属配線形成方法及びアクティブマトリクス基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7727869B2 (ja) |
JP (1) | JP2007281416A (ja) |
KR (1) | KR100841284B1 (ja) |
TW (1) | TWI336498B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010146283A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Mobile Display Co Ltd | 静電容量式タッチパネルの製造方法 |
JP2011243394A (ja) * | 2010-05-18 | 2011-12-01 | Jsr Corp | 導電部材形成用ペーストおよび導電部材の形成方法 |
WO2013021786A1 (ja) * | 2011-08-10 | 2013-02-14 | 三菱電機株式会社 | 半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101274719B1 (ko) * | 2010-06-11 | 2013-06-25 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004146430A (ja) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法 |
JP2005019955A (ja) * | 2003-05-30 | 2005-01-20 | Seiko Epson Corp | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 |
JP2005095849A (ja) * | 2003-02-26 | 2005-04-14 | Seiko Epson Corp | 機能性材料定着方法、機能性材料定着装置、デバイス製造方法、電気光学装置及び電子機器 |
JP2006032535A (ja) * | 2004-07-14 | 2006-02-02 | Seiko Epson Corp | 層形成方法、配線基板、電気光学装置、および電子機器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3261699B2 (ja) | 1995-10-03 | 2002-03-04 | セイコーエプソン株式会社 | アクティブマトリクス基板 |
JP4741045B2 (ja) * | 1998-03-25 | 2011-08-03 | セイコーエプソン株式会社 | 電気回路、その製造方法および電気回路製造装置 |
JP2000216330A (ja) * | 1999-01-26 | 2000-08-04 | Seiko Epson Corp | 積層型半導体装置およびその製造方法 |
US6730596B1 (en) * | 1999-10-15 | 2004-05-04 | Ebara Corporation | Method of and apparatus for forming interconnection |
JP3646784B2 (ja) * | 2000-03-31 | 2005-05-11 | セイコーエプソン株式会社 | 薄膜パタ−ンの製造方法および微細構造体 |
JP2002098860A (ja) * | 2000-07-12 | 2002-04-05 | Molex Inc | 光コネクタ用の整列装置 |
JP3578162B2 (ja) * | 2002-04-16 | 2004-10-20 | セイコーエプソン株式会社 | パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器 |
JP4265146B2 (ja) * | 2002-04-18 | 2009-05-20 | セイコーエプソン株式会社 | デバイスの製造方法 |
WO2005101427A1 (en) * | 2004-04-14 | 2005-10-27 | Sukgyung A.T Co., Ltd | Conducting metal nano particle and nano-metal ink containing it |
US7494923B2 (en) * | 2004-06-14 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of wiring substrate and semiconductor device |
-
2006
- 2006-11-27 JP JP2006318701A patent/JP2007281416A/ja not_active Withdrawn
-
2007
- 2007-03-13 TW TW096108557A patent/TWI336498B/zh not_active IP Right Cessation
- 2007-03-13 KR KR1020070024639A patent/KR100841284B1/ko not_active IP Right Cessation
- 2007-03-14 US US11/717,857 patent/US7727869B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004146430A (ja) * | 2002-10-22 | 2004-05-20 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法 |
JP2005095849A (ja) * | 2003-02-26 | 2005-04-14 | Seiko Epson Corp | 機能性材料定着方法、機能性材料定着装置、デバイス製造方法、電気光学装置及び電子機器 |
JP2005019955A (ja) * | 2003-05-30 | 2005-01-20 | Seiko Epson Corp | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 |
JP2006032535A (ja) * | 2004-07-14 | 2006-02-02 | Seiko Epson Corp | 層形成方法、配線基板、電気光学装置、および電子機器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010146283A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Mobile Display Co Ltd | 静電容量式タッチパネルの製造方法 |
JP2011243394A (ja) * | 2010-05-18 | 2011-12-01 | Jsr Corp | 導電部材形成用ペーストおよび導電部材の形成方法 |
WO2013021786A1 (ja) * | 2011-08-10 | 2013-02-14 | 三菱電機株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100841284B1 (ko) | 2008-06-25 |
US20070218594A1 (en) | 2007-09-20 |
TW200741872A (en) | 2007-11-01 |
US7727869B2 (en) | 2010-06-01 |
TWI336498B (en) | 2011-01-21 |
KR20070094481A (ko) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3788467B2 (ja) | パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 | |
JP2005019955A (ja) | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
JP2004314056A (ja) | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
JP4380552B2 (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 | |
JP2006270038A (ja) | 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
KR100749111B1 (ko) | 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기 | |
JP4337744B2 (ja) | 膜パターンの形成方法、アクティブマトリクス基板の製造方法 | |
KR100716217B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
JP2005013985A (ja) | 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板 | |
KR100841284B1 (ko) | 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법 | |
JP4572814B2 (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 | |
JP4192674B2 (ja) | 薄膜パターン形成方法及びデバイスの製造方法 | |
JP4042625B2 (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP4075929B2 (ja) | パターン形成方法 | |
JP2004356320A (ja) | 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2007280987A (ja) | 金属配線形成方法及びアクティブマトリクス基板の製造方法 | |
JP4389747B2 (ja) | パターン形成方法および配線形成方法 | |
JP2007184445A (ja) | 配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器 | |
JP2007189130A (ja) | デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器 | |
JP2007142023A (ja) | デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器 | |
JP2004330164A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2004305989A (ja) | 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2006269884A (ja) | 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2004311530A (ja) | パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器 | |
JP2007139953A (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110620 |