JP2007184445A - 配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器 - Google Patents

Abstract

【課題】コスト増を招くことなく配線を形成する。
【解決手段】複数層の膜４１、４７及び４２、４７が積層されてなる配線を基板Ｐに形成する。複数層の膜のうち、少なくとも二層の膜をそれぞれ液相法で塗布する工程と、少なくとも二層の膜を一括して焼成する工程とを有する。
【選択図】図７

Description

本発明は、配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器に関するものである。

ノートパソコン、携帯電話などの携帯機器の普及に伴い、薄くて軽量な液晶表示装置等が幅広く用いられている。この種の液晶表示装置等は、上基板及び下基板間に液晶層を挟持したものとなっている。
前記下基板（アクティブマトリックス基板）の一例を、図１３に示す。同図に示すように、下基板１は、ガラス基板２と、このガラス基板２上に互いに交差するように配線されたゲート走査電極３及びソース電極４と、同じくガラス基板２上に配線されたドレイン電極５と、このドレイン電極５に接続された画素電極（ＩＴＯ）６と、ゲート走査電極３とソース電極４との間に介在された絶縁層７と、薄膜半導体からなるＴＦＴ（Thin Film Transistor）８とを備えて構成されている。

上記下基板１における各金属配線の形成においては、例えば、特許文献１に示されるように、ドライプロセスとフォトリソエッチングを組み合わせた工程を複数回繰り返す手法が用いられている。
ところが、この技術では、ドライプロセスとフォトリソエッチングを組み合わせた処理を複数回行っているので、材料費や管理費がかさみやすく、また歩留まりも上げにくいという問題がある。

そこで、近年、電子装置の製造過程に用いられる塗布技術として、液体吐出方式等の液相法の利用が拡大する傾向にある。液体吐出方式による塗布技術は、一般に、基板と液体吐出ヘッドとを相対的に移動させながら、液体吐出ヘッドに設けられた複数のノズルから液状体を液滴として吐出し、その液滴を基板上に繰り返し付着させて塗布膜を形成するものであり、液状体の消費に無駄が少なく、任意のパターンをフォトリソグラフィーなどの手段を用いず直接塗布することが出来るといった利点を有する。
例えば、特許文献２、特許文献３などには、パターン形成用材料を含んだ機能液を液滴吐出ヘッドから基板上に吐出することにより、パターン形成面に材料を配置（塗布）して半導体集積回路などの微細な配線パターンを形成する技術が開示されている。
特許第３２６１６９９号公報 特開平１１−２７４６７１号公報 特開２０００−２１６３３０号公報

しかしながら、上述したような従来技術には、以下のような問題が存在する。
配線には、基板に対する密着性を向上させるために、基板との間に下地層が設けられたり、また、銀や銅等からなる導電性膜の（エレクトロ）マイグレーション現象等を抑制するための保護層が設けられることがある。

これら下地層、配線本体、保護層は、それぞれ基板上に液滴を塗布して描画する工程と、各層での描画後の焼成工程とを経て成膜されるため、エネルギ消費量が大きくなり、コスト増加の一因となっていた。
さらに、上記配線に画素電極が接続されるデバイスを形成する際には、画素電極を成膜する際にも電極描画工程と、焼成工程とを経ているため、やはりコスト増を招いてしまう。

本発明は、以上のような点を考慮してなされたもので、コスト増を招くことなく配線を形成できる配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器を提供することを目的とする。

上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の配線形成方法は、複数層の膜が積層されてなる配線を基板に形成する方法であって、前記複数層の膜のうち、少なくとも二層の膜をそれぞれ液相法で塗布する工程と、前記少なくとも二層の膜を一括して焼成する工程とを有することを特徴とするものである。
従って、本発明の配線形成方法では、少なくとも二層の膜を個別に焼成する必要がなくなるため、エネルギ消費量を削減できコスト増加を抑制することができる。

前記少なくとも二層の膜としては、互いに隣接して成膜される構成であっても適用可能である。
また、前記少なくとも二層の膜としては、配線本体膜と、該配線本体膜と基板との間に成膜される下地膜とを有する構成にも適用できる。
この場合、例えば基板に対する配線本体膜の密着性を高めるために、配線本体膜と基板との間に下地膜を成膜する場合でも、各膜を個別に焼成する必要がなくり、コスト増加を抑制することができる。

さらに、前記少なくとも二層の膜としては、配線本体膜と、該配線本体膜を覆って保護する保護膜とを有する構成にも適用できる。
この場合、例えば配線本体膜の（エレクトロ）マイグレーション現象等を抑制するために、配線本体膜を覆う保護膜を成膜する場合でも、各膜を個別に焼成する必要がなくり、コスト増加を抑制することができる。

また、本発明では、前記少なくとも二層の膜の一つがニッケル材を含む場合、前記ニッケル材が導電性を発現する温度以上で前記一括焼成を行う手順を好適に採用できる。
これにより、本発明では、ニッケル材が導電膜として機能する配線を形成することができる。
この場合、還元雰囲気または不活性雰囲気等の酸素が含まれない雰囲気で前記一括焼成を行うことがニッケル材の酸化を抑えるために好ましい。

一方、本発明の薄膜トランジスタ製造方法は、基板上に薄膜トランジスタを製造する方法であって、前記基板上に先に記載の配線形成方法で配線が形成されることを特徴とするものである。
従って、本発明では、薄膜トランジスタを構成する配線または、薄膜トランジスタに接続される配線を形成する際にも、配線を構成する各膜を個別に焼成する必要がなくり、コスト増加を抑制することができる。

前記配線としては、ソース配線、ゲート電極を有するゲート配線、及びゲート配線に沿って略直線状に伸びる容量線の少なくとも一つを含む構成であっても適用可能である。
これにより、本発明では、ソース配線、ゲート電極を有するゲート配線、及びゲート配線に沿って略直線状に伸びる容量線の少なくとも一つを形成する際にも、配線を構成する各膜を個別に焼成する必要がなくり、コスト増加を抑制することができる。

また、この場合、ソース配線、ゲート電極を有するゲート配線、及びゲート配線に沿って略直線状に伸びる容量線の少なくとも二つを一括して焼成することが、少なくとも二つの配線を個別に焼成する必要がなくり、コスト増加を一層抑制することが可能になる。

そして、本発明のデバイスの製造方法は、基板に薄膜トランジスタが形成されたデバイスの製造方法であって、先に記載の製造方法により、前記薄膜トランジスタを形成することを特徴とするものである。
従って、薄膜トランジスタを有するデバイスを製造する際にも、コスト増加を抑制することができる。

また、この場合、前記薄膜トランジスタに電気的に接続される画素電極を、液相法で塗布する工程と、塗布した前記画素電極と、前記基板に形成された配線とを一括して焼成する工程とを有することが好ましい。
これにより、本発明では、画素電極を有するデバイスを製造する際にも、個別に焼成する必要がなく、コスト増加を抑制することができる。

また、本発明の電子機器は、先に記載の薄膜トランジスタの製造方法により製造されてなる薄膜トランジスタ又は先に記載のデバイス製造方法により製造されてなるデバイスを備えたことを特徴とするものである。
これにより、本発明では、コスト増加が抑制された低価格の電子機器を得ることが可能になる。

以下、本発明の配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器の実施の形態を、図１ないし図１２を参照して説明する。
＜アクティブマトリクス基板＞
図１は、本発明に係るデバイスとしてのアクティブマトリクス基板の一部を拡大した図である。
アクティブマトリクス基板（デバイス）２０は、格子状に配線されたゲート配線４０とソース配線４２とを備える。すなわち、複数のゲート配線４０がＸ方向に延びるように形成され、ソース配線４２がＹ方向に延びるように形成されている。
また、ゲート配線４０には、ゲート配線４０の一部としてゲート配線４０よりも幅狭のゲート電極４１が接続され、ゲート電極４１上に絶縁層を介してＴＦＴ（スイッチング素子、薄膜トランジスタ）３０が配置される。一方、ソース配線４２には、ソース電極４３が接続され、ソース電極４３の一端は、ＴＦＴ３０に接続する。

そして、ゲート配線４０とソース配線４２に囲まれた領域には、画素電極４５が配置され、ドレイン電極４４を介してＴＦＴ３０に接続する。
また、アクティブマトリクス基板２０上には、ゲート配線４０と略平行するように、容量線４６が配線される。容量線４６は、ソース配線４２の下層に絶縁層を介して配置される。
なお、これらゲート配線４０、ゲート電極４１、ソース配線４２、画素電極４５は、同一の面上に形成される。

図２は、アクティブマトリクス基板２０の等価回路図であって、液晶表示装置に用いた場合である。
アクティブマトリクス基板２０を液晶表示装置に用いた場合には、画像表示領域には複数の画素１００ａがマトリクス状に構成される。これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するソース配線４２が図１に示したソース電極４３を介してＴＦＴ３０のソースに電気的に接続されている。ソース配線４２に供給する画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のソース配線４２同士に対して、グループ毎に供給するようにしてもよい。
また、ＴＦＴ３０のゲートには、ゲート配線４０が図１に示したゲート電極４１を介して電気的に接続されている。そして、所定のタイミングで、ゲート配線４０にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。

画素電極４５は、ＴＦＴ３０のドレインにドレイン電極４４を介して電気的に接続されている。そして、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、ソース配線４２から供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極４５を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図１１に示す対向基板１２０の対向電極１２１との間で一定期間保持される。
なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、容量線４６によって、画素電極４５と対向電極１２１との間に形成される液晶容量と並列に蓄積容量４８が付加されている。例えば、画素電極４５の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量４８により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置（電気光学装置）１００を実現することができる。

＜液滴吐出装置＞
次に、上述したアクティブマトリクス基板２０の製造に用いられる液滴吐出装置について図３及び図４を参照して説明する。
図３に示すように、液滴吐出装置（インクジェット装置）ＩＪは、液滴吐出ヘッドから基板Ｐに対して液滴を吐出（滴下）するものであって、液滴吐出ヘッド３０１と、Ｘ方向駆動軸３０４と、Ｙ方向ガイド軸３０５と、制御装置ＣＯＮＴと、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。ステージ３０７は、この液滴吐出装置ＩＪによりインク（液体材料、液状体）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。

液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板Ｐに対して、導電性微粒子を含むインクが吐出される。

Ｘ方向駆動軸３０４には、Ｘ方向駆動モータ３０２が接続されている。Ｘ方向駆動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ方向の駆動信号が供給されると、Ｘ方向駆動軸３０４を回転させる。Ｘ方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。
Ｙ方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステージ３０７は、Ｙ方向駆動モータ３０３を備えている。Ｙ方向駆動モータ３０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ方向の駆動信号が供給されると、ステージ３０７をＹ方向に移動する。

制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。また、Ｘ方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ方向の移動を制御する駆動パルス信号を、Ｙ方向駆動モータ３０３にステージ３０７のＹ方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ方向の駆動モータが備えられている。このＹ方向の駆動モータの駆動により、クリーニング機構は、Ｙ方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ３１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。

液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と基板Ｐを支持するステージ３０７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ方向を走査方向、Ｘ方向と直交するＹ方向を非走査方向とする。
したがって、液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＹ方向に一定間隔で並んで設けられている。なお、図３では、液滴吐出ヘッド３０１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Ｐとノズル面との距離を任意に調節することが出来るようにしてもよい。

図４は、液滴吐出ヘッド３０１の断面図である。
液滴吐出ヘッド３０１には、液体材料（配線用インク等）を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液体材料を収容する材料タンクを含む液体材料供給系３２３を介して液体材料が供給される。
ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させることにより、液体室３２１が変形し、ノズル３２５から液体材料が吐出される。
この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。

なお、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に例えば３０ｋｇ／ｃｍ^２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。

また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料（流動体）の一滴の量は、例えば１〜３００ナノグラムである。

また、液滴として吐出される溶液に含まれる導電性微粒子としては、例えば、金、銀、銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。

導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと、後述する液滴吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。

分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。

導電性微粒子の分散液の表面張力は、例えば０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。

分散液の粘度は、例えば１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。
インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。

＜アクティブマトリクス基板の製造方法＞
次に、アクティブマトリクス基板２０の製造方法について図を参照して説明する。
アクティブマトリクス基板２０は、基板Ｐ上に格子パターンの配線及び画素電極４５等を形成する第１工程と、積層部３５を形成する第２工程と、ソース電極４３、ドレイン電極４４等を形成する第３工程により製造される。
以下、各工程毎に詳細に説明する。

図５乃至図８は、第１工程である配線形成工程を説明する図であり、図１におけるＡ−Ａ線に沿う断面図である。
ゲート配線４０やソース配線４２等の格子パターンの配線が形成される基板Ｐとしては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板など各種の材料を用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。

まず、図５（ａ）に示すように、基板Ｐ上にバンクの形成材料からなる薄膜のバンク膜Ｂを形成する。バンク膜Ｂを形成する場合には、まず、各種コート法やＣＶＤ法（化学的気相成長法）等を用いて基板Ｐ上にバンク形成材料からなる層を形成する。薄膜Ｂの形成材料としては、有機系の材料（アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂等の高分子材料）又は無機系の材料のいずれを用いてもよいが、耐熱性の面からは無機系材料を用いることが好ましい。バンク膜Ｂの形成材料が無機質の材料を含むことにより、バンク膜Ｂの耐熱性が高くなり、しかもバンク膜Ｂと基板Ｐとの間の熱膨張率の差が小さくなるため、機能液の乾燥時の熱などによるバンク膜Ｂの劣化が抑制され、膜パターンが良好な形状で形成される。例えば、バンク膜Ｂ及び機能液の上に低融点ガラスなどを予め塗布するなどして、機能液を焼成する際、焼成温度が３００度以上の高温になる場合があるが、こうした場合にも、バンク膜Ｂが無機質の材料から形成されていることにより、十分な耐久性が得られる。

より詳細には、バンクの形成材料となるレジスト液としては、固形分としてポリシラザンまたはポリシランまたはポリシロキサンのいずれかを主成分とする無機質の材料からなるもので、特にポリシラザンと光酸発生剤とを含む感光性ポリシラザン液が好適に用いられ、本実施形態ではこの感光性ポリシラザン液を用いるものとする。この感光性ポリシラザン液は、ポジ型レジストとして機能するようになるもので、露光処理と現像処理とによって直接パターニングすることができるものである。なお、このような感光性ポリシラザンとしては、例えば特開２００２−７２５０４号公報に記載された感光性ポリシラザンを例示することができる。また、この感光性ポリシラザン中に含有される光酸発生剤についても、特開２００２−７２５０４号公報に記載されたものが用いられる。
本実施形態では、例えばポリシラザン液を塗布してバンク膜Ｂを形成する。

続いて、バンク形成材料となるポリシラザン液を、例えばホットプレート上にて１１０℃で３分程度プレベークする。
このプレベーク工程により、前記ポリシラザン液の溶媒を蒸発させることで、図５（ａ）に示したように、基板Ｐ上にバンク膜Ｂが形成される。

続いて、図５（ｂ）に示すように、マスクＭを用いてバンク膜Ｂを露光する。なお、バンク膜Ｂは、前述したようにポジ型レジストとして機能するので、マスクＭ（の開口部）により選択的に露光した箇所（図５（ｂ）中、二点鎖線で示される領域）が、後の現像処理によって除去されるようになる。露光光源としては、前記感光性ポリシラザン液の組成や感光特性に応じ、従来のフォトレジストの露光で用いられている高圧水銀灯、低圧水銀灯、メタルハライドランプ、キセノンランプ、エキシマレーザー、Ｘ線、電子線等から適宜選択され用いられる。照射光のエネルギー量については、光源や膜厚にもよるものの、通常は０．０５ｍＪ／ｃｍ^２以上、望ましくは０．１ｍＪ／ｃｍ^２以上とされる。上限は特にないものの、あまりに照射量を多く設定すると処理時間の関係から実用的でなく、通常は１００００ｍＪ／ｃｍ^２以下とされる。本実施形態では、エネルギー量を４０ｍＪ／ｃｍ^２としている。露光は、一般に周囲雰囲気（大気中）あるいは窒素雰囲気とすればよいが、ポリシラザンの分解を促進するため、酸素含有量を富化した雰囲気を採用してもよい。

このような露光処理により、光酸発生剤を含有する感光性ポリシラザンからなるバンク膜Ｂは、特に露光部分において膜内で選択的に酸が発生し、これによりポリシラザンのＳｉ−Ｎ結合が解裂する。そして、雰囲気中の水分と反応し、バンク膜Ｂは一部加水分解し、最終的にシラノール（Ｓｉ−ＯＨ）結合が生成し、ポリシラザンが分解する。

次いで、このようなシラノール（Ｓｉ−ＯＨ）結合の生成、ポリシラザンの分解をより進めるため、露光後のバンク膜Ｂを、例えば２５℃、相対湿度８５％の環境下にて５分程度加湿処理する。このようにしてバンク膜Ｂ内に水分を継続的に供給すると、一旦ポリシラザンのＳｉ−Ｎ結合の解裂に寄与した酸が繰り返し解裂触媒として働く。このＳｉ−ＯＨ結合は露光中においても起こるが、露光後、露光された膜を加湿処理することにより、ポリシラザンのＳｉ−ＯＨ化がより一層促進される。

なお、このような加湿処理における処理雰囲気の湿度については、高ければ高いほどＳｉＯＨ化速度を速くすることができる。ただし、あまり高くなると膜表面に結露してしまうおそれがあり、したがってこの観点から相対湿度９０％以下とするのが実用的である。
また、このような加湿処理については、水分を含有した気体を、バンク膜３１に接触させるようにしてやればよく、したがって、加湿処理装置内に露光された基板Ｐを置き、水分含有気体をこの加湿処理装置に連続的に導入するようにすればよい。または、予め水分含有気体が導入されて調湿された状態の加湿処理装置内に、露光された基板Ｐを入れ、所望時間放置するようにしてもよい。

次いで、バンク膜Ｂに対して撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、四フッ化炭素（テトラフルオロメタン）を撥液化処理ガスとするプラズマ処理法（ＣＦ_４プラズマ処理法）が好適に採用される。
ＣＦ_４プラズマ処理の条件は、例えばプラズマパワーが５０〜１０００Ｗ、４フッ化メタンガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５〜１０２０ｍｍ／ｓｅｃ、基体温度が７０〜９０度とされる。なお、処理ガスとしては、テトラフルオロメタン（四フッ化炭素）に限らず、他のフルオロカーボン系のガスを用いることもできる。

このような撥液化処理を行うと、バンク膜Ｂを構成するポリメチルシラザンのメチル基中にフッ素基が導入される。これにより、機能液に対する高い撥液性がバンク膜Ｂの表面に付与され、バンク膜Ｂの表面に撥液処理層（図示せず）が形成される。
ここで、撥液処理層の撥液性の程度は、機能液の接触角が９０°以上であることが好ましい。接触角が９０°未満の場合には、得られるバンクの上面に機能液が残存し易くなってしまうからである。

次に、現像処理を行ない、バンク膜Ｂをバンクの形状にパターニングして、図６（ａ）に示すように、格子パターンの配線の形成位置に対応した複数の開口部５２，５３，５４を有するバンク（隔壁）５１を形成する。
このように撥液処理を行なってからパターニングすることにより、バンク５１の上面５１ａのみが撥液化され、バンク５１の側面５１ｂは撥液化されない状態となる。このため、機能液に対して良好な濡れ性を示すようになり、バンク５１の開口部（すなわちバンク５１，５１の間隔）を狭くしてもその中にスムーズに機能液が入り込めるようになる。

次に、バンク間におけるバンク形成時のレジスト（有機物）残渣を除去するために、基板Ｐに対して残渣処理を施す。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線（ＵＶ）照射処理や大気雰囲気中で酸素を処理ガスとするＯ_２プラズマ処理等を選択できるが、ここではＯ_２プラズマ処理を実施する。
具体的には、基板Ｐに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。Ｏ_２プラズマ処理の条件としては、例えばプラズマパワーが５０〜１０００Ｗ、酸素ガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基板Ｐの板搬送速度が０．５〜１０ｍｍ／ｓｅｃ、基板温度が７０〜９０℃とされる。
なお、基板Ｐがガラス基板の場合、その表面は配線パターン形成材料に対して親液性を有しているが、本実施の形態のように残渣処理のためにＯ_２プラズマ処理や紫外線照射処理を施すことで、基板表面の親液性を高めることができる。

このバンク５１により形成される開口部５２〜５４は、ゲート配線４０（ゲート電極４１）やソース配線４２等の格子パターン及び画素電極４５の配線に対応している。すなわち、バンク５１の開口部５２〜５４に配線用金属材料を配置することにより、ゲート配線４０やソース配線４２等の格子パターンの配線及び画素電極４５が形成される。
具体的には、Ｙ方向に延びるように形成される開口部５２は、ソース配線４２の形成位置に対応し、開口部５３はゲート電極４１の形成位置に対応する。また、開口部５４は、画素電極４５の形成位置に対応している。
なお、Ｙ方向に延びる開口部５２（ソース配線４２）は、図１に示すように、Ｘ方向に延びるゲート配線４０、容量線４６と交差しないように、交差部５６において分断されるように形成される。

そして、上述した液滴吐出装置ＩＪによって、導電性微粒子を含む配線用インクを開口部５２〜５３内等に吐出・配置することにより、基板Ｐ上にゲート配線４０やソース配線４２等からなる格子パターンの配線を形成する。
配線用インクは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。導電性微粒子としては、例えば、金、銀、銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。

まず、上述した開口部５２〜５３にソース配線４２、ゲート電極４１を形成する導電性微粒子として銀（Ａｇ）を分散させた機能液の液滴を液滴吐出ヘッド３０１により、図６（ｂ）に示すように、開口部５２〜５３の所定位置にそれぞれ塗布・配置する。
続いて、導電性膜の（エレクトロ）マイグレーション現象等を抑制するための金属保護膜（保護膜）４７を形成する導電性微粒子として、ニッケルを分散させた機能液の液滴を液滴吐出ヘッド３０１により、図６（ｃ）に示すように、開口部５２〜５３内のソース配線４２、ゲート電極４１（の液状体）上にそれぞれ塗布・配置する。
次に、開口部５４に画素電極４５を形成する導電性微粒子として透明電極となるＩＴＯを分散させた機能液の液滴を液滴吐出ヘッド３０１により、図７（ａ）に示すように、開口部５４の所定位置に塗布・配置する。

基板Ｐに配線用液滴及び画素電極用液滴を吐出した後には、分散媒の除去のため、必要に応じて乾燥処理、焼成処理を行う。この際、バンク５１及び機能液は、同時に一括して焼成される。
このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。
乾燥処理としては、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。例えば１８０℃加熱を６０分間程度行う。

焼成処理としては、分散媒の沸点（蒸気圧）、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜処理温度が決定される。本実施形態では、ニッケル材が導電性を発現する約２２０℃以上の温度として３００℃でソース配線４２、ゲート電極４１（ゲート配線４０）、金属保護層４７及び画素電極４５を一括して焼成した。また、この一括焼成は、還元雰囲気または不活性雰囲気等、酸素が含まれない雰囲気で行うことが好ましく、本実施形態では窒素雰囲気で焼成を行った。

これにより、金属保護層４７を有する二層の積層膜で構成されるソース配線４２、ゲート電極４１（ゲート配線４０）と、後述するＴＦＴ３０に接続される画素電極４５が同一の層で一括して成膜される。

（第２工程：積層部形成）
第２工程では、図７（ｂ）に示すように、バンク５１及び格子パターンの配線及び画素電極４５からなる層上の所定位置に絶縁膜３１と半導体膜（コンタクト層３３，活性層３２）からなる積層部を形成する。
より詳細には、まず、プラズマＣＶＤ法により、基板Ｐ上の全面に対して、絶縁膜３１、活性層３２、コンタクト層３３の連続成膜を行う。具体的には、絶縁膜３１として窒化シリコン膜、活性層３２としてアモルファスシリコン膜、コンタクト層３３としてｎ＋型シリコン膜を原料ガスやプラズマ条件を変化させることにより連続して形成する。

次いで、図７（ａ）に示すように、フォトリソグラフィ法を用いて、所定位置にレジスト５８（５８ａ〜５８ｃ）を配置する。所定位置とは、ゲート電極４１上（レジスト５８ｃ）、ソース配線４２の上部でレジスト５８ｃとの間に開口部６２を形成する位置（レジスト５８ａ）、及び画素電極４５の上部でレジスト５８ｃとの間に開口部６３を形成する位置（レジスト５８ｂ）である。
なお、ゲート電極４１上に配置するレジスト５８ｃには、ハーフ露光を行うことにより、溝５９を形成する。

次いで、基板Ｐの全面に対してエッチング処理を施して、レジスト５８（５８ａ〜５８ｃ）をマスクとして、コンタクト層３３及び活性層３２を除去する。更に、エッチング処理を施して、絶縁膜３１を除去するとともに、アッシング等を行ってレジスト５８を除去する。
これにより、図８（ｂ）に示すように、レジスト５８（５８ａ〜５８ｃ）を配置した所定位置以外の領域から、コンタクト層３３、活性層３２、絶縁膜３１が取り除かれる。一方、レジスト５８が配置された所定位置には、絶縁膜３１と半導体膜（コンタクト層３３，活性層３２）からなる積層部３５が形成される。

なお、ゲート電極４１上に形成される積層部３５では、レジスト５８ｃにハーフ露光を行って溝５９を形成しておいたので、エッチング前に再度現像することにより溝が貫通する。図８（ｂ）示すように、溝５９に対応するコンタクト層３３が除去され、２つに分断された状態に形成される。これにより、ゲート電極４１上に活性層３２及びコンタクト層３３からなるスイッチング素子としてＴＦＴ３０が形成される。

そして、図８（ｃ）に示すように、コンタクト層３３を保護する保護膜６０として窒化シリコン膜を基板Ｐの全面に成膜する。
このようにして、積層部３５の形成が完了する。

（第３工程）
第３工程では、ソース電極４３、ドレイン電極４４、及び導電層４９（図１参照）を形成する。なお、以下の説明では、ソース電極４３及びドレイン電極４４についてのみ説明し、導電層４９の説明は省略する。
ソース電極４３、ドレイン電極４４及び導電層４９はいずれも、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）等の透光性材料や銀等の配線用金属材料によって形成することができる。また、これらの電極等の形成には、第１工程と同様に、液滴吐出法が用いられる。

まず、バンク５１を形成する際と同様の材料及び方法で保護膜６０の全面を覆うように、薄膜のバンク膜を形成した後に、ソース電極４３及びドレイン電極４４の形状に応じた開口を有するマスクを用いて薄膜のバンク膜を露光する。
そして、加湿処理を施した後に、バンク膜に対してプラズマ処理法等の撥液化処理及び現像処理を行う。

これにより、図９（ａ）に示すように、ゲート電極４１上には積層部３５（ＴＦＴ３０）をＸ方向（図中、左右方向）に２分割し、且つ積層部３５（ＴＦＴ３０）の一部が露出するようにバンク（隔壁）６１が形成される。また、バンク６１は、ソース電極４３に対応する開口部６２、及びドレイン電極４４に対応する開口部６３を取り囲み、画素電極４５に対応する開口部６４を開口部６３と分断するように配置される。

次いで、基板Ｐの全面に成膜した保護膜６０を、バンク６１をマスクとしてエッチング処理により除去する。これにより、図９（ｂ）に示すように、バンク６１が配置されていない領域上に成膜した保護層６０は、取り除かれる。なお、格子パターンの配線（図９（ｂ）ではソース配線４２）上に形成した金属保護膜４７も取り除かれる。

そして、上述した液滴吐出装置ＩＪによって、開口部６２、６３に導電性微粒子として、例えばＩＴＯを分散させた機能液の液滴を液滴吐出ヘッド３０１により開口部６２、６３の所定位置にそれぞれ配置する。
基板Ｐに配線用インクを吐出した後には、分散媒の除去のため、必要に応じて乾燥処理、焼成処理を行う。この際、バンク６１及び機能液は、同時に焼成される。
このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保されて導電性膜に変換され、図９（ｃ）に示すように、ソース電極４３、ドレイン電極４４が成膜される。

以上、説明したように、本実施形態では、ソース配線４２、ゲート電極４１（ゲート配線４０）を構成する複数層（二層）の膜（本体膜及び金属保護膜４７）をそれぞれ液相法で塗布し、これらの膜を一括して焼成しているので、個別に焼成する場合と比べてエネルギ消費量を削減でき、コスト増加を抑制できるとともに、製造効率の向上にも寄与できる。また、本実施形態では、この金属保護膜４７を形成するニッケル材が導電性を発現する温度以上で焼成しているので、金属保護膜４７を導電膜として機能させることが可能になり、配線の抵抗値を低くすることもできる。

さらに、本実施の形態では、ソース配線４２、ゲート電極４１（ゲート配線４０）及び画素電極４５を一括して焼成（硬化）しているので、各配線及び電極を個別に焼成する場合と比べてエネルギ消費量を一層削減でき、コスト増加の抑制及び製造効率の向上により寄与することができる。
このように、本実施形態では、各配線及び電極形成において、コスト増加の抑制及び製造効率の向上を実現できるので、生産性が高く低価格のＴＦＴ３０及びアクティブマトリクス基板（デバイス）を提供することが可能になる。

＜電気光学装置＞
次に、アクティブマトリクス基板２０を用いた電気光学装置の一例である液晶表示装置１００について説明する。
図１０は、液晶表示装置１００を対向基板側から見た平面図であり、図１１は、図１０のＨ−Ｈ’線に沿う断面図である。
なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。

図１０及び図１１において、液晶表示装置（電気光学装置）１００は、アクティブマトリクス基板２０を含むＴＦＴアレイ基板１１０と対向基板１２０とが光硬化性の封止材であるシール材１５２によって貼り合わされ、このシール材１５２によって区画された領域内に液晶１５０が封入、保持されている。シール材１５２は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。

シール材１５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り１５３が形成されている。シール材１５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板１２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１１０と対向基板１２０との間で電気的導通をとるための基板間導通材２０６が配設されている。

なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とＴＦＴアレイ基板１１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。
また、液晶表示装置１００においては、使用する液晶１５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、ＶＡ方式、ＩＰＳ方式モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板１２０において、ＴＦＴアレイ基板１１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。

また、アクティブマトリクス基板２０を用いた電気光学装置としては、例えば、有機ＥＬ（エレクトロルミネッセンス）表示装置に応用が可能である。
有機ＥＬ表示装置は、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔（ホール）を注入して励起させることにより励起子（エキシトン）を生成させ、このエキシトンが再結合する際の光の放出（蛍光・燐光）を利用して発光させる素子である。
そして、ＴＦＴ３０を有するアクティブマトリクス基板２０上に、有機ＥＬ表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入／電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラー有機ＥＬ表示装置を製造することができる。

さらに、アクティブマトリクス基板２０は、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。

＜電子機器＞
次に、本発明の電子機器の具体例について説明する。
図１２（ａ）は、携帯電話の一例を示した斜視図である。図１２（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置１００を備えた表示部を示している。
図１２（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１２（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の液晶表示装置１００を備えた表示部を示している。
図１２（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図１２（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の液晶表示装置１００を備えた表示部を示している。
このように、図１２（ａ）〜（ｃ）に示す電子機器では、上記実施形態の液晶表示装置１００を備えたものであるので、生産性が高く低価格の電子機器が得られる。
また、テレビやモニター等の大型液晶パネルにおいても本実施形態を用いることができる。

なお、本実施形態の電子機器は液晶表示装置１００を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。

例えば、上記実施形態では、ソース配線４２、ゲート電極４１（ゲート配線４０）が配線本体膜と保護層との二層の膜で積層される構成としたが、これに限定されるものではなく、配線本体膜と基板Ｐとの間に成膜され、基板Ｐに対する配線本体膜の密着性を高める下地膜との二層構造としてもよい。下地膜としては、上述したニッケル材を含む液滴や、マンガンを含む液滴を塗布して乾燥・焼成することにより成膜できる。
この場合も、下地膜と配線本体膜とを一括して焼成することにより、生産性の向上及び低価格化を実現することができる。

また、上記実施形態では、これらの配線が二層の膜で積層される構成としたが、これに限定されるものではなく、三層以上の膜で積層される構成であってもよい。例えば基板上に、上述した下地膜、配線本体膜及び保護膜が順次成膜される構成としてもよい。
この場合は、これら三層の膜形成材料の液滴を塗布した後に、一括して焼成すればよい。

また、上記配線本体膜や金属保護膜４７を形成する材料は、一例を示したものであり、他の材料を用いてもよい。また、焼成条件も一例を示したものであり、他の条件を用いて焼成を行ってもよい。

アクティブマトリクス基板の一部拡大図である。 アクティブマトリクス基板の等価回路図である。 液滴吐出装置の概略斜視図である。 液滴吐出ヘッドの断面図である。 アクティブマトリクス基板を製造する手順を示す図である。 アクティブマトリクス基板を製造する手順を示す図である。 アクティブマトリクス基板を製造する手順を示す図である。 アクティブマトリクス基板を製造する手順を示す図である。 アクティブマトリクス基板を製造する手順を示す図である。 液晶表示装置を対向基板の側から見た平面図である。 液晶表示装置の断面図である。 電子機器の具体例を示す図である。 従来のアクティブマトリクス基板を示す図である。

符号の説明

ＩＪ…液滴吐出装置（インクジェット装置）、 Ｐ…基板、 ２０…アクティブマトリクス基板（デバイス）、 ４０…ゲート配線、 ４１…ゲート電極（配線本体膜）、 ４２…ソース配線（配線本体膜）、 ４３…ソース電極、 ４５…画素電極、 ４７…金属保護膜（保護膜）、 １００…液晶表示装置（電気光学装置）、 ６００…携帯電話（電子機器）、 ７００…情報処理装置（電子機器）、 ８００…時計本体（電子機器）

Claims (12)

1. 複数層の膜が積層されてなる配線を基板に形成する方法であって、
   前記複数層の膜のうち、少なくとも二層の膜をそれぞれ液相法で塗布する工程と、
   前記少なくとも二層の膜を一括して焼成する工程とを有することを特徴とする配線形成方法。
2. 請求項１記載の配線形成方法において、
   前記少なくとも二層の膜は、互いに隣接して成膜されることを特徴とする配線形成方法。
3. 請求項２記載の配線形成方法において、
   前記少なくとも二層の膜は、配線本体膜と、該配線本体膜と基板との間に成膜される下地膜とを有することを特徴とする配線形成方法。
4. 請求項２または３記載の配線形成方法において、
   前記少なくとも二層の膜は、配線本体膜と、該配線本体膜を覆って保護する保護膜とを有することを特徴とする配線形成方法。
5. 請求項１から４のいずれかに記載の配線形成方法において、
   前記少なくとも二層の膜の一つはニッケル材を含み、
   前記ニッケル材が導電性を発現する温度以上で前記一括焼成を行うことを特徴とする配線形成方法。
6. 請求項５記載の配線形成方法において、
   還元雰囲気または不活性雰囲気で前記一括焼成を行うことを特徴とする配線形成方法。
7. 基板上に薄膜トランジスタを製造する方法であって、
   前記基板上に請求項１から６のいずれかに記載の配線形成方法で配線が形成されることを特徴とする薄膜トランジスタ製造方法。
8. 請求項７記載の薄膜トランジスタ製造方法において、
   前記配線は、ソース配線、及びゲート電極を有するゲート配線の少なくとも一つを含むことを特徴とする薄膜トランジスタ製造方法。
9. 請求項８記載の薄膜トランジスタ製造方法において、
   ソース配線及びゲート電極を有するゲート配線を一括して焼成することを特徴とする薄膜トランジスタ製造方法。
10. 基板に薄膜トランジスタが形成されたデバイスの製造方法であって、
    請求項７から９のいずれかに記載の製造方法により、前記薄膜トランジスタを形成することを特徴とするデバイス製造方法。
11. 請求項９記載のデバイス製造方法において、
    前記薄膜トランジスタに電気的に接続される画素電極を、液相法で塗布する工程と、
    塗布した前記画素電極と、前記基板に形成された配線とを一括して焼成する工程とを有することを特徴とするデバイス製造方法。
12. 請求項７〜９のいずれかに記載の薄膜トランジスタの製造方法により製造されてなる薄膜トランジスタ又は請求項１０または１１記載のデバイス製造方法により製造されてなるデバイスを備えたことを特徴とする電子機器。

Images