WO2013008336A1 - 有機半導体素子の製造方法 - Google Patents

有機半導体素子の製造方法 Download PDF

Info

Publication number
WO2013008336A1
WO2013008336A1 PCT/JP2011/066108 JP2011066108W WO2013008336A1 WO 2013008336 A1 WO2013008336 A1 WO 2013008336A1 JP 2011066108 W JP2011066108 W JP 2011066108W WO 2013008336 A1 WO2013008336 A1 WO 2013008336A1
Authority
WO
WIPO (PCT)
Prior art keywords
bank
organic semiconductor
semiconductor element
substrate
forming
Prior art date
Application number
PCT/JP2011/066108
Other languages
English (en)
French (fr)
Inventor
千寛 原田
Original Assignee
パイオニア株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パイオニア株式会社 filed Critical パイオニア株式会社
Priority to PCT/JP2011/066108 priority Critical patent/WO2013008336A1/ja
Publication of WO2013008336A1 publication Critical patent/WO2013008336A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating

Definitions

  • the present invention relates to a method for manufacturing an organic semiconductor element having a bank structure.
  • Organic transistors and organic EL elements are known as organic semiconductor elements having a bank (partition) structure (see Patent Document 1).
  • a gate electrode is formed on a substrate, and an insulating layer is formed on the substrate so as to cover the gate electrode.
  • a pair of drain electrode and source electrode are formed on the insulating layer so as to be separated from each other.
  • the separated portion is a position facing the gate electrode with the insulating layer interposed therebetween.
  • An opening is formed by a bank on the pair of drain and source electrodes including the separated portion.
  • the surface of the bank has liquid repellency, and an organic semiconductor layer formed by, for example, an ink jet method is provided in the opening.
  • a method of patterning by a photolithography technique using a liquid repellent photosensitive material is simple. At that time, residual residues in the bank can be removed by irradiation with UVO 3 (ultraviolet ozone).
  • UVO 3 ultraviolet ozone
  • the problem to be solved by the present invention is to provide a method of manufacturing an organic semiconductor element having a bank structure having desired semiconductor characteristics, with the above-mentioned drawbacks being taken as an example.
  • the method of manufacturing an organic semiconductor element according to claim 1 includes a step of forming a bank forming film on a substrate, and a removing step of removing a part of the bank forming film to form a plurality of banks.
  • an application step of applying an organic semiconductor material for forming an organic semiconductor element includes a step of forming a bank forming film on a substrate, and a removing step of removing a part of the bank forming film to form a plurality of banks.
  • the bank forming film remaining on the substrate after the removing step is subjected to ultraviolet ozone cleaning by ultraviolet irradiation with an irradiation amount of 1000 to 17000 (mJ / cm 2 ). Since it has a cleaning process, the residue of the bank forming film is completely removed, while the bank forming film to be left as a bank is decomposed, and the liquid repellency of the bank is not lowered. It is possible to prevent a decrease in carrier mobility. Therefore, an organic semiconductor element having desired characteristics can be obtained by cleaning the bank forming film with UV ozone.
  • FIG. 1 shows a method of manufacturing an organic transistor to which the manufacturing method of the present invention is applied.
  • a gate electrode forming step (b) a gate insulating film forming step, (c) a source / drain electrode forming step, (d) a bank forming step, and (e) a semiconductor forming step are sequentially executed.
  • Gate electrode formation step For example, a film having a thickness of 100 nm is formed on a substrate 11 made of glass by sputtering using Cr (chromium) as a material, and then a resist is applied on the Cr film by photolithography. In order to transfer the mask pattern to the resist, exposure and development are sequentially performed, and further, the Cr film other than the portion to be left as the gate electrode is removed by etching. Then, when the resist is removed on the substrate 11, a Cr film is obtained as the gate electrode 12 as shown in FIG.
  • Cr chromium
  • Gate Insulating Film Forming Step A polysilazane solution is applied on the substrate 11 on which the gate electrode 12 is formed by spin coating to form a thin film having a thickness of 230 nm. By curing the thin film, for example, a gate insulating film 13 of SiO 2 is formed as shown in FIG.
  • Source / Drain Electrode Formation Step A film of 5 nm and 100 nm in thickness is formed on the gate insulating film 13 by sputtering using Cr and Au (gold) as materials, and then the Cr / Au film is formed by photolithography. A resist is applied to the resist, and exposure and development are sequentially performed to transfer the mask pattern to the resist. Further, the Cr / Au film other than the portion to be left as the gate electrode is removed by etching. Then, the Cr / Au film after removing the resist on the gate insulating film 13 is obtained as a pair of the source electrode 14 and the drain electrode 15. As shown in FIG. 1C, a portion corresponding to the position of the gate electrode 12 is a separation portion between the source electrode 14 and the drain electrode 15.
  • step S11 On the gate insulating layer 13 including the source electrode 14 and the drain electrode 15, an acrylic resin as a bank forming material is formed with a film thickness of 4 ⁇ m by spin coating.
  • step S12 Thereafter, exposure and development are sequentially performed to form the bank 16 (step S12).
  • step S13 After development, the remaining portion of the acrylic resin is cleaned with UV (ultraviolet) ozone (step S13).
  • step S13 is a cleaning step.
  • UV ozone cleaning UV is irradiated from a UV irradiation device (not shown) (for example, NL-UV253, illuminance: 4.2 mW / cm 2 ) manufactured by Nippon Laser Electronics Co., Ltd.
  • UV ozone is irradiated to the acrylic resin of the bank forming film.
  • Ozone oxidizes the organic compound of the acrylic resin and changes it into a volatile substance.
  • the bank 16 is cured by heat treatment (step S14).
  • openings 16a are formed between the banks 16 as shown in FIG. Note that oxygen gas may be positively introduced.
  • (e) Semiconductor forming step This is a coating step for applying an organic semiconductor material, and P3HT (poly-3-hexylthiophene), which is an organic semiconductor material, is dropped and applied from above to the openings 16a between the banks 16 by an inkjet method. Thereby, the organic semiconductor layer 17 is formed as shown in FIG.
  • FIG. 4 shows the result of calculating the carrier mobility (cm 2 / Vs) of the organic transistor for each different UV irradiation amount by adjusting the UV irradiation amount (mJ / cm 2 ) in the UV ozone cleaning described above.
  • the dots have the mobility for each UV irradiation amount, and a generally continuous characteristic A is obtained from the position of each dot.
  • UV irradiation dose is 1000 mJ / cm 2 or less, or 17000mJ / cm 2 or more regions in the characteristic failure. Therefore, the UV irradiation amount is desirably 1000 to 17000 mJ / cm 2 .
  • the carrier mobility of the organic transistor can be prevented from being lowered.
  • the mobility can be secured at 50% with respect to the peak value. In the case of the structure of the example, since the peak value of mobility was 0.6 cm 2 / Vs, it was possible to secure 50% of 0.3 cm 2 / Vs.
  • substrate 11, the gate electrode 12, the gate insulating film 13, the source electrode 14, the drain electrode 15, the bank 16, and the organic-semiconductor layer 17 in an above-described Example is not limited to what was mentioned above.
  • the substrate 11 may be a plastic substrate.
  • the gate electrode 12, the source electrode 14 and the drain electrode 15 are made of Au, Ag, Pb, Al, Pt, Cu, Mo, ITO or a material obtained by adding a dopant to these. It may be used.
  • the gate insulating film 13 may be any material having an insulating property. For example, siloxane may be used.
  • materials other than acrylic resin may be used as long as they have insulating properties and liquid repellency.
  • the organic transistor is described as the organic semiconductor element.
  • the organic EL panel has a bank structure in which organic EL elements each having a multilayer structure of organic material layers are arranged on a substrate. Therefore, the manufacturing method of the present invention can also be used for manufacturing an organic EL panel. Therefore, in this specification, the term organic semiconductor element having a bank structure includes an organic EL element.
  • Substrate 12 Gate electrode 13 Gate insulating film 14 Source electrode 15 Drain electrode 16 Bank 17 Organic semiconductor layer 21 Residue of bank forming film

Landscapes

  • Thin Film Transistor (AREA)

Abstract

　基板上にバンク形成用膜を形成する工程と、複数のバンクを形成するためにバンク形成用膜の一部を除去する除去工程と、除去工程後に基板上に残ったバンク形成用膜を１０００～１７０００（mJ/cm2）の照射量の紫外線照射によって洗浄する洗浄工程と、基板上のバンク間の開口領域に有機半導体素子を形成する有機半導体材料を塗布する塗布工程と、を含む有機半導体素子の製造方法。

Description

有機半導体素子の製造方法
　本発明は、バンク構造を有する有機半導体素子の製造方法に関する。
　バンク（隔壁）構造を有する有機半導体素子として有機トランジスタや有機ＥＬ素子が知られている（特許文献１参照）。例えば、有機トランジスタにおいては、基板上にゲート電極が形成されており、そのゲート電極を覆うように基板上に絶縁層が形成されている。絶縁層上には対をなすドレイン電極とソース電極とが離間されて形成される。その離間部分はゲート電極に対して絶縁層を挟んで対向する位置である。また、離間部分を含む１対のドレイン電極及びソース電極上にはバンクによって開口部が形成される。バンクの表面は撥液性を有しており、開口部には例えば、インクジェット法により形成された有機半導体層が設けられる。
　バンクの形成方法としては、撥液性感光材料を用いてフォトリソグラフィ技術によりパターニングする方法が簡便である。その際、ＵＶＯ3（紫外線オゾン）の照射によってバンクの残留残渣を除去することができる。
特許第４５６７０９２号公報
　しかしながら、このようなバンク構造を有する有機半導体素子を製造する場合においては、バンクを形成する際にバンク形成用膜の残渣を除去するためのＵＶＯ3の照射量が足りないと、残渣が完全に除去されないために有機半導体素子の例えば、オン電流の低下等の所望の半導体特性が得られないという問題がある。一方、ＵＶＯ3の照射量が多過ぎると、バンク部分の洗浄による残渣の除去だけでなく、バンクとして残されるべきバンク形成用膜が分解されたり、バンクの撥液性が落ちたりするために有機半導体素子のキャリア移動度が低下するという別の問題が生じる。
　そこで、本発明が解決しようとする課題は、上記の欠点が一例として挙げられ、所望の半導体特性を有するバンク構造の有機半導体素子の製造方法を提供することが本発明の目的である。
　請求項１に係る発明の有機半導体素子の製造方法は、基板上にバンク形成用膜を形成する工程と、複数のバンクを形成するために前記バンク形成用膜の一部を除去する除去工程と、前記除去工程後に前記基板上に残った前記バンク形成用膜を１０００～１７０００（mJ/cm2）の照射量の紫外線照射によって洗浄する洗浄工程と、前記基板上の前記バンク間の開口領域に有機半導体素子を形成する有機半導体材料を塗布する塗布工程と、を含むことを特徴としている。
　請求項１に係る発明の有機半導体素子の製造方法によれば、除去工程後に基板上に残ったバンク形成用膜を１０００～１７０００（mJ/cm2）の照射量の紫外線照射によって紫外線オゾン洗浄する洗浄工程を有しているので、バンク形成用膜の残渣が完全に除去される一方、バンクとして残されるべきバンク形成用膜が分解され、バンクの撥液性が落ちることがなく、有機半導体素子のキャリア移動度の低下を防止することができる。よって、バンク形成用膜に対するＵＶオゾン洗浄により所望の特性の有機半導体素子を得ることができる。
本発明の実施例として有機トランジスタの製造方法を示す図である。 図１の製造方法中のバンク形成工程の手順を示すフローチャートである。 バンク形成工程中のＵＶオゾン洗浄を示す図である。 ＵＶオゾン洗浄におけるＵＶ照射量に対する有機トランジスタのキャリア移動度を示す図である。
　以下、本発明の実施例を、図面を参照しつつ詳細に説明する。
　図１は本発明の製造方法が適用された有機トランジスタの製造方法を示している。この製造方法においては、(a)ゲート電極形成工程、(b)ゲート絶縁膜形成工程、(c)ソース・ドレイン電極形成工程、(d)バンク形成工程、(e)半導体形成工程が順に実行される。
(a)ゲート電極形成工程
　例えば、ガラスからなる基板１１上にスパッタ法によりＣｒ（クロム）を材料として膜厚１００ｎｍの膜が形成され、その後、フォトリソグラフィ技術によりＣｒ膜上にレジストが塗布され、そのレジストにマスクパターンを転写するために露光及び現像が順に行われ、更に、エッチングでゲート電極として残すべき部分以外のＣｒ膜が除去される。そして、基板１１上においてレジストが除去されると、図１(a)に示すように、Ｃｒ膜がゲート電極１２として得られる。
(b)ゲート絶縁膜形成工程
　ゲート電極１２が形成された基板１１上にスピンコート法によりポリシラザン溶液が塗布され、膜厚２３０ｎｍの薄膜が形成される。その薄膜を硬化処理することにより例えば、ＳｉＯ2のゲート絶縁膜１３が図１(b)に示すように形成される。
(c)ソース・ドレイン電極形成工程
　ゲート絶縁膜１３上にスパッタ法によりＣｒとＡｕ（金）を材料として膜厚５ｎｍと１００ｎｍの膜を積層形成し、その後、フォトリソグラフィ技術によりＣｒ／Ａｕ膜上にレジストが塗布され、そのレジストにマスクパターンを転写するために露光及び現像が順に行われ、更に、エッチングでゲート電極として残すべき部分以外のＣｒ／Ａｕ膜が除去される。そして、ゲート絶縁膜１３上においてレジストの除去後のＣｒ／Ａｕ膜が対をなすソース電極１４及びドレイン電極１５として得られる。図１(c)に示すように、ゲート電極１２の位置に対応した部分がソース電極１４とドレイン電極１５との離間部分となっている。
(d)バンク形成工程
　図２に示すように、ソース電極１４及びドレイン電極１５を含むゲート絶縁層１３上に、スピンコート法によりバンク形成用材料であるアクリル系樹脂が膜厚４μｍで形成される（ステップＳ１１）。その後、露光及び現像が順に行われ、バンク１６が形成される（ステップＳ１２）。現像後、アクリル系樹脂の残留部分がＵＶ（紫外線）オゾン洗浄される（ステップＳ１３）。ステップＳ１３が洗浄工程であり、ＵＶオゾン洗浄ではＵＶが図示しないＵＶ照射装置（例えば、日本レーザー電子(株)製：ＮＬ－ＵＶ２５３、照度：４.２ｍＷ／ｃｍ2）から照射されることによりアクリル系樹脂の有機化合物の分解と共にＵＶに酸素が反応してオゾンＯ3が生成されるので、結果としてＵＶオゾンがバンク形成用膜のアクリル系樹脂に対して照射されることになる。オゾンはアクリル系樹脂の有機化合物を酸化させて揮発性物質に変化させる。このため図３(a)及び(b)に示すように、ＵＶオゾン照射によってバンク形成用膜の残留残渣２１が除去されるのである。ＵＶオゾン洗浄後、熱処理によってバンク１６が硬化される（ステップＳ１４）。この結果、図１(d)に示すように、バンク１６間に開口部１６ａが形成される。なお、積極的に酸素ガスを導入しても構わない。
(e)半導体形成工程
　有機半導体材料を塗布する塗布工程であり、バンク１６間の開口部１６ａにインクジェット法により有機半導体材料であるＰ３ＨＴ（ポリ－３－ヘキシルチオフェン）を上方から滴下して塗布することにより有機半導体層１７が図１(e)に示すように形成される。
　図４は上記のＵＶオゾン洗浄におけるＵＶ照射量(mJ/cm2)を調整して異なるＵＶ照射量毎の有機トランジスタのキャリア移動度(cm2/Vs)を求めた結果を示している。図４においてドットがＵＶ照射量毎の移動度であり、その各ドットの位置から概略的に連続的な特性Ａが求められている。この特性Ａにおいて、ＵＶ照射量が１０００mJ/cm2以下、あるいは１７０００mJ/cm2以上の領域で特性不良が発生する。よって、ＵＶ照射量は１０００～１７０００mJ/cm2であることが望ましい。このＵＶ照射量の範囲ではＵＶオゾンによりバンク形成用膜の洗浄を行うと、バンク形成用膜の残渣が除去される一方、バンクとして残されるべきバンク形成用膜が分解されたり、バンクの撥液性が落ちたりすることがなく、有機トランジスタのキャリア移動度の低下を防止することができる。なお、上記のＵＶ照射量範囲内では、移動度はピーク値に対して５０％を確保することができる。実施例の構造の場合、移動度のピーク値は０．６cm2/Vsであったため、その５０％である０．３cm2/Vsを確保する事ができた。
　なお、上記した実施例における基板１１、ゲート電極１２、ゲート絶縁膜１３、ソース電極１４、ドレイン電極１５、バンク１６、及び有機半導体層１７の各材料は上記したものに限定されない。基板１１としてはプラスチック基板でも良い。ゲート電極１２、ソース電極１４及びドレイン電極１５としてはスパッタ法や蒸着で薄膜を形成する場合には、Ａｕ、Ａｇ、Ｐｂ、Ａｌ、Ｐｔ、Ｃｕ、Ｍｏ、ＩＴＯやこれらにドーパントを加えた材料を用いても良い。ゲート絶縁膜１３としては絶縁性を有する材料であれば良く、例えば、シロキサンを用いても良い。バンク１６の材料としては、絶縁性及び撥液性を有する材料であればアクリル系樹脂以外のものを用いても良い。
　また、上記した実施例においては、有機半導体素子として有機トランジスタについて説明したが、有機ＥＬパネルは、有機材料層の多層構造からなる有機ＥＬ素子を基板上に配列してバンク構造を有しているので、本発明の製造方法を有機ＥＬパネルの製造のためにも用いることができる。よって、本明細書において、バンク構造を有する有機半導体素子という用語は、有機ＥＬ素子も包含している
１１　基板
１２　ゲート電極
１３　ゲート絶縁膜
１４　ソース電極
１５　ドレイン電極
１６　バンク
１７　有機半導体層
２１　バンク形成用膜の残渣

Claims (3)

  1. 　基板上にバンク形成用膜を形成する工程と、
    　複数のバンクを形成するために前記バンク形成用膜の一部を除去する除去工程と、
    　前記除去工程後に前記基板上に残った前記バンク形成用膜を１０００～１７０００（mJ/cm2）の照射量の紫外線照射によって洗浄する洗浄工程と、
    　前記基板上の前記バンク間の開口領域に有機半導体素子を形成する有機半導体材料を塗布する塗布工程と、を含むことを特徴とする有機半導体素子の製造方法。
  2. 　前記バンク形成用膜は、アクリル系樹脂からなることを特徴とする請求項１記載の有機半導体素子の製造方法。
  3. 　前記洗浄工程後、加熱処理により前記バンク形成用膜を硬化させる工程を更に含むことを特徴とする請求項１又は２記載の有機半導体素子の製造方法。
PCT/JP2011/066108 2011-07-14 2011-07-14 有機半導体素子の製造方法 WO2013008336A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/066108 WO2013008336A1 (ja) 2011-07-14 2011-07-14 有機半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/066108 WO2013008336A1 (ja) 2011-07-14 2011-07-14 有機半導体素子の製造方法

Publications (1)

Publication Number Publication Date
WO2013008336A1 true WO2013008336A1 (ja) 2013-01-17

Family

ID=47505655

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/066108 WO2013008336A1 (ja) 2011-07-14 2011-07-14 有機半導体素子の製造方法

Country Status (1)

Country Link
WO (1) WO2013008336A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158584A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp パターン形成方法及び表示装置の製造方法
JP2007184445A (ja) * 2006-01-10 2007-07-19 Seiko Epson Corp 配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器
JP2007273874A (ja) * 2006-03-31 2007-10-18 Pioneer Electronic Corp 有機半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158584A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp パターン形成方法及び表示装置の製造方法
JP2007184445A (ja) * 2006-01-10 2007-07-19 Seiko Epson Corp 配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器
JP2007273874A (ja) * 2006-03-31 2007-10-18 Pioneer Electronic Corp 有機半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP5719832B2 (ja) 二重自己整合式金属酸化物薄膜トランジスタ
US7547567B2 (en) Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus
KR20070105040A (ko) 레지스트 조성물, 이를 이용한 레지스트 패턴 형성방법 및이를 이용하여 제조된 어레이 기판
JP2010097956A (ja) 有機ｅｌディスプレイパネル及びその製造方法
WO2019144518A1 (zh) Oled器件的薄膜封装方法及oled器件
JP6180975B2 (ja) 電子デバイス及びその製造方法
KR20130073722A (ko) 전자 장치의 배선 형성 방법
US8960088B2 (en) Gravure printing method
JP2005032769A (ja) 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
JP2006278534A (ja) 有機トランジスタおよびその製造方法
KR100732652B1 (ko) 평판표시장치 및 그 제조방법
WO2013008336A1 (ja) 有機半導体素子の製造方法
JP2009026899A (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP4512146B2 (ja) 有機トランジスタの製造方法
KR20070035702A (ko) 금속배선의 제조 방법, 이를 이용해 형성된 평판 표시장치 및 이의 제조 방법
JP5066848B2 (ja) 薄膜トランジスタの製造方法
JP2007294118A (ja) 有機ｅｌ表示素子及びその製造方法
JP6048303B2 (ja) 有機半導体装置の製造方法
JP4341054B2 (ja) 液晶表示装置及びその製造方法
KR101020629B1 (ko) 자외선 조사를 이용한 절연막의 선택적 표면 처리방법
WO2019163529A1 (ja) 半導体素子の製造方法、電子デバイスの製造方法、半導体素子、および、電子デバイス
JP2006512757A (ja) 印刷によって形成されたｔｆｔデバイスを作製する方法
KR20080073945A (ko) 레이저를 이용한 패터닝 방법
JP4744460B2 (ja) 多層積層構造体、パターン形成方法、半導体装置の製造方法、電気回路の製造方法、表示装置の製造方法、発光素子の製造方法、およびカラーフィルタの製造方法
WO2019229256A1 (en) Transistor arrays

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11869275

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11869275

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP