JP6180975B2 - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP6180975B2
JP6180975B2 JP2014057008A JP2014057008A JP6180975B2 JP 6180975 B2 JP6180975 B2 JP 6180975B2 JP 2014057008 A JP2014057008 A JP 2014057008A JP 2014057008 A JP2014057008 A JP 2014057008A JP 6180975 B2 JP6180975 B2 JP 6180975B2
Authority
JP
Japan
Prior art keywords
layer
electrode
photosensitive resin
electronic device
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014057008A
Other languages
English (en)
Other versions
JP2015179765A (ja
Inventor
秋山 政彦
政彦 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014057008A priority Critical patent/JP6180975B2/ja
Priority to EP15156921.7A priority patent/EP2927979A3/en
Priority to CN201510111839.7A priority patent/CN104934537A/zh
Priority to US14/658,563 priority patent/US9466796B2/en
Publication of JP2015179765A publication Critical patent/JP2015179765A/ja
Application granted granted Critical
Publication of JP6180975B2 publication Critical patent/JP6180975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/481Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G2261/00Macromolecular compounds obtained by reactions forming a carbon-to-carbon link in the main chain of the macromolecule
    • C08G2261/50Physical properties
    • C08G2261/51Charge transport
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G2261/00Macromolecular compounds obtained by reactions forming a carbon-to-carbon link in the main chain of the macromolecule
    • C08G2261/90Applications
    • C08G2261/92TFT applications
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、有機半導体を用いた薄膜トランジスタを有する電子デバイス及びその製造方法に関するものである。
大面積の基板上に電子デバイスを形成する方式として、薄膜トランジスタ(thin film transistor:TFT)を基板上に形成し、アクティブマトリクスや回路などを構成することが知られている。特に、有機半導体を用い、印刷技術で電極や半導体などのパターン形成を行うことで、低温でフレキシブル基板上にローコストで電子デバイスを形成できるようになることが期待されている。
有機薄膜トランジスタの構造として、ソース、ドレイン電極を下層に、その上に半導体層を形成した後に、ゲート絶縁層を形成し、さらにゲート電極を形成したトップゲートボトムコンタクト構造は、半導体を挟んでゲート電極とソース、ドレイン電極を配置するスタッガ構造のため、TFT特性が得やすいと考えられている。
アクティブマトリクスで液晶や電気泳動粒子、有機ELなどを駆動する場合、トップゲートボトムコンタクト構造ではソース、ドレイン電極がゲート絶縁層の下にあるため、ゲート絶縁層を開口して層間で電気接続する必要がある。また、シフトレジスタなど電子回路を構成するには、ゲート電極とソース、ドレイン電極の間の接続が必要となり、ゲート絶縁層へのスルーホール形成と層間接続が必要になる。
絶縁層にスルーホールを形成するには、レジストを露光現像し、レジストをマスクにして加工するいわゆるリソグラフィ法(特許文献1)、溶剤を針などで供給して絶縁層を局所的に溶解して接続する方法(特許文献2)などが提案されている。
しかし、リソグラフィ法では工程が複雑になり、コストアップになる問題があった。特許文献1に記載された手法では、ゲート電極をマスクにゲート絶縁層をRIE(reactive ion etching)加工するため、ゲート電極層とソース、ドレイン電極層の接続を行うには別の電極層を形成する必要があった。さらに、ゲート電極のエッジ部とゲート絶縁層のパターンエッジが共通となるため、ソース、ドレイン電極との絶縁性に問題があり、新たに側面を覆う絶縁層を付加するなどの対応が必要であった。また、溶剤を針で供給して溶解する方法では、微細な開口ができず、表示部周辺などの粗いパターンにしか適用できない問題があった。
特開2007−294851号公報 特開2006−41180号公報
薄膜トランジスタの特性を改善すると共に、微細なスルーホールが形成できる高性能な電子デバイス、及び前記電子デバイスをローコストに製造できる製造方法を提供する。
一実施態様の電子デバイスの製造方法は、基板上に、ナノ粒子導電材料からなる下部電極、ソース電極、及びドレイン電極を備え、前記ソース電極と前記ドレイン電極間に有機半導体層を備え、前記有機半導体層上にゲート絶縁層を介してゲート電極を備える電子デバイスの製造方法において、前記有機半導体層上及び前記下部電極上に、前記ゲート絶縁層としての非感光性樹脂層を形成する工程と、前記非感光性樹脂層上に、前記ゲート絶縁層としての感光性樹脂層を形成する工程と、前記下部電極上の前記感光性樹脂層にスルーホールを形成する工程と、前記感光性樹脂層に前記スルーホールを形成する工程の後、前記感光性樹脂層上及び前記非感光性樹脂層上に撥液層を形成する工程と、前記撥液層をパターニングして前記ゲート電極及び上部電極が形成される領域の前記撥液層、及び前記スルーホール底部の前記非感光性樹脂層を前記撥液層と共に除去する工程とを備える。
図1は、第1の実施形態の電子デバイスの断面図である。 図2は、前記電子デバイスの製造方法の断面図および平面図である。 図3は、前記電子デバイスの製造方法の断面図および平面図である。 図4は、前記電子デバイスの製造方法の断面図および平面図である。 図5は、前記電子デバイスの製造方法の断面図および平面図である。 図6は、前記電子デバイスの製造方法の断面図および平面図である。 図7は、第1の実施形態及び比較例の電子デバイスの断面図である。 図8は、第1の実施形態及び比較例のId−Vgs特性を示す図である。 図9は、第1の実施形態及び比較例の飽和領域の移動度を示す図である。 図10は、第1の実施形態及び比較例においてスルーホールを形成した場合の断面図である。 図11は、第2の実施形態の電子デバイスの断面図である。 図12は、第3の実施形態の電子デバイスの断面図である。
以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。
(第1の実施形態)
図1は、第1の実施形態の電子デバイスの断面図である。
第1の実施形態の電子デバイス100は、基板1に形成された薄膜トランジスタ101及び層間接続部102を備える。層間接続部102は、薄膜トランジスタ101に接続されている。基板1は、例えばガラスやプラスチックフィルムなどで構成されている。
基板1上には樹脂層2が形成され、樹脂層2上にはソース電極3、ドレイン電極4及び下部電極9が形成されている。これらのソース電極3、ドレイン電極4及び下部電極9は、ナノ粒子導電材料で構成されている。例えば、ナノ粒子導電材料としては、Ag、Cu、Auなどのナノ粒子が適用できる。基板1上には、ドレイン電極4と下部電極9を電気的に接続する接続配線13が形成されている。接続配線13も、ソース電極3、ドレイン電極4及び下部電極9と同じナノ粒子導電材料で形成すればよい。ソース電極3、ドレイン電極4及び下部電極9のそれぞれの膜厚としては、下部電極9がソース電極3、ドレイン電極4より厚いのが望ましい。
ソース電極3上、ドレイン電極4上、及びソース電極3とドレイン電極4間には、半導体層5が形成されている。半導体層5は有機半導体が好適であるが、有機-無機混合材料などでもよい。有機半導体としては、低分子系でも高分子系でも低分子と高分子のブレンド系でもよい。ここでは、半導体層5として高分子系の有機材料を用いた。
半導体層5上には、半導体層5を覆う第1のゲート絶縁層6が形成されている。第1のゲート絶縁層6には、非感光性樹脂を用いる。非感光性樹脂としては誘電率が2〜3で、特に分極成分(極性基)が少ない材料が望ましい。ここでは、非感光性樹脂としてポリスチレン系、部分フッ素系などを用いる。特に、非感光性樹脂として光酸発生剤を含まない材料を用いれば、TFTの電気特性、界面特性、バリア性などで良好な絶縁層を形成できる。光酸発生剤は、光が照射されると酸が発生する。バリア性とは、半導体層5とゲート絶縁層との間で材料等の拡散を遮断することを意味する。
第1のゲート絶縁層6上には、第2のゲート絶縁層7が形成されている。第2のゲート絶縁層7には感光性樹脂を用いる。感光性樹脂としては、特に、光照射部に光酸発生剤から酸が発生して、酸と反応することで溶解性が変化する化学増幅型の感光性樹脂が好適である。化学増幅型にすることで、高感度で微細なパターンを形成することが可能である。光酸発生剤としては、トリアリールスルホニウム塩系、ナフタレンイミド系、チオキサントン誘導体、トリアジン、ニトロベンジルエステル、ジアゾメタン、オニウム塩などのうち少なくともいずれか1つを含むものを用いることができる。感光性樹脂は、ポジ型が良いが、ネガ型でもよい。解像度が低くてもよいデバイスの場合では、感光性樹脂として光硬化樹脂を用いてもよい。光硬化樹脂を用いた場合、未硬化部を溶剤で除去してパターン形成する。
第2のゲート絶縁層7上には、ゲート電極8が形成されている。ゲート電極8はナノ粒子導電材料で形成するのが望ましい。
層間接続部102では、下部電極9上に第1のゲート絶縁層6が形成され、第1のゲート絶縁層6上に第2のゲート絶縁層7が形成されている。下部電極9上の第1のゲート絶縁層6及び第2のゲート絶縁層7内にはスルーホール10Aが形成され、スルーホール10A内にはスルーホール導電膜10が形成されている。第2のゲート絶縁層7上には、上部電極11が形成されている。上部電極11は、スルーホール導電膜10を介して下部電極9と電気的に接続される。上部電極11はナノ粒子導電材料で形成するのが望ましい。
第1の実施形態では、下部電極9と第2のゲート絶縁層7との間に第1のゲート絶縁層6を配置した構造により、印刷に適したナノ粒子導電材料を下部電極9(及びソース電極3、ドレイン電極4)に用いても、下部電極9とスルーホール導電膜10との間に良好なコンタクトが得られると共に、TFTの特性を良好に維持することができる。
前述したトップゲートボトムコンタクト構造により、ゲート電界により、ソース電極3上の半導体層5にキャリアが蓄積されてソース電極3からのキャリア注入が促進されて電気的なコンタクト抵抗が低減し、オン電流が増加するため、TFT特性の向上が得られる。特に、半導体層5として有機半導体を用いているため、コンタクト抵抗が高くなりやすく、TFT特性を安定的に向上させるにはスタッガ構造がよい。半導体層(有機半導体)5とゲート絶縁層(感光性樹脂)7との間にゲート絶縁層(非感光性樹脂)6を配置することにより、半導体層5とゲート絶縁層6との界面の特性(トラップ準位など)が改善すると共に、感光性樹脂中の感光性を付与する成分の影響が、有機半導体とゲート絶縁層との界面および有機半導体に及ぶのを抑制して性能を向上できる。
次に、第1の実施形態の構成と効果を詳細に示すために、第1の実施形態の電子デバイスの製造工程を詳述する。図2−図6は、電子デバイスの構造を実現する製造方法の断面図および平面図を示す。なお、断面図は平面図中のA−B線に沿った断面を示す。
ガラスやプラスチックフィルムなどの基板1上に、図2(a)、図2(b)に示すように、樹脂層2を形成する。樹脂層2は、基板1上に樹脂を塗布し、樹脂を硬化して形成すればよい。樹脂層2としては、電気特性および表面平滑性が良好なものがよく、後述の親撥パターン形成に適した材料が望ましい。ここでは、後述の非感光性樹脂と同一のポリスチレン系を用いた。他にポリイミドなども使用でき、基板材料がポリイミドなどの場合は省略することも可能である。
次に、図2(c)、図2(d)に示すように、樹脂層2上に撥液層15を形成する。撥液層15は、後述する導電インク18,19に対して接触角が大きく、70度以上を示すものを用いた。撥液層15としては、フッ素を含むガスを放電分解して樹脂層2上に撥液層を形成したフッ素系撥液層が好適である。フッ素を含むガスとしては、フロオロカーボンが良く、CF、C、などが使用できる。水接触角は95度以上の撥液層が得られた。また、フッ素を含むガスとしてCHFなども用いることができる。撥液層15はプラズマにより形成してもよいし、フッ素を含む材料の溶液を塗布して形成してもよい。また、アモルファスフッ素樹脂も撥液層15として利用できる。
フッ素を含む撥液層15を形成した後、図2(e)、図2(f)に示すように、導電性インクを乗せたい箇所の撥液層を除去する。ソース電極3、ドレイン電極4、及び下部電極9等が後の工程で形成されるパターン16にある撥液層を除去し、下地の樹脂層2を露出させる。撥液層15を除去する方法としては、レーザーアブレーションが好適である。短波長のエキシマレーザを光源に光学系でマスクパターンを結像させるか、光学変調素子を通して描画するなどして、所定のパターンで照射するようにすればよい。ここでは、波長248nmのKrFエキシマレーザを使用した。
下地の樹脂層2には、照射するレーザ波長を吸収して、アブレーションする材料を選択する。下地の材料でのインクの接触角が低いと良いが、高い場合でも撥液層をマスクにUV/O処理をすることで親液化させればよい。フッ素系の撥液層では低圧水銀ランプの185nm波長のUV光および発生するオゾンへの耐性が高く、下地の樹脂層2が親液化するのに必要な処理時間の間で撥液性を維持できた。親液化処理としては、プラズマ処理やディープUV光照射などを用いてもよい。撥液層15を加工するのに、レジストを塗布して露光及び現像し、レジストをマスクに酸素プラズマ等で加工する方法も適用できる。レジストは高感度にしやすく、基板変形を計測し補正露光する直描露光機や、倍率変換投影型露光機などを用いることができる。
図2(e)示した親撥パターン16が得られた基板に、図3(a)、図3(b)に示すように、導電インク19を塗布する。塗布方法としては、アプリケータ17と基板1の間に導電インク18を保持して導電インク19を塗布するアプリケータコートや、Dipコート、キャピラリーコートなどのコーティングが適用できる。フレキソ印刷、グラビア印刷、インクジェット印刷などを用いてもよい。ここでは、アプリケータ17に導電インク18のメニスカスを基板1との間で形成して移動させてコートした。
導電インクとしては、水系インクがインクの接触角が大きくなり、好適である。例えば、導電インク中にAgナノ粒子を分散したナノ粒子導電材料を用いれば、微細パターンと低抵抗を実現して良好である。導電インク18には、乾燥性や表面張力などの調整のために溶剤が含まれていてもよい。塗布により撥液層15上のインクは移動し、親液部(親撥パターン16)に導電インク19が残る。
次に、図3(c)、図3(d)に示すように、導電インク19を焼成してソース電極3、ドレイン電極4、下部電極9、及び接続配線13を得る。さらに、これら電極を形成する工程で信号線3Aなども形成される。撥液層15は残しておいてもよく、プラズマ処理などで除去してもよい。
このように、導電インクを、親撥パターンを利用して塗布すると、パターンの幅や周囲のレイアウトによって導電インクの膜厚を制御することができる。下部電極9、ソース電極3、ドレイン電極4の厚さは厚めにするのが望ましい。下部電極9の膜厚としては、100〜1000nmとするとよく、好ましくは、300nm以上にするとよい。特に、接続配線13に比べて下部電極9を厚くするとよい。図3(d)に示すレイアウトでは、接続配線13、ドレイン電極4に対して下部電極9の幅を広くしている。これにより、下部電極9の膜厚が接続配線13よりも厚く形成される。
図3(c)、図3(d)に示したパターンを形成するのに、親撥パターン16に導電インクを印刷する方法(親撥印刷)を用いたが、本実施形態ではこの方式に限定されない。この他、ブランケットにインクを塗布し、乾燥して、凹版にコンタクトさせて版に接触した半乾燥のインクをブランケット上から除去し、残ったインクを基板に転写する、いわゆる反転印刷を用いることもできる。反転印刷では、アルコール系のインクを用いて乾燥制御する。
これらの印刷で用いたナノ粒子を分散した導電インクは、抵抗率が低く、微細なパターンができるので好適である。ここで用いるナノ粒子には、そのナノ粒子の外周部に粒子同士が付着し凝集しないように保護層を形成している。保護層は低温で除去できる有機材料(長鎖分子を含む)が使用される。
また、導電インク18中のナノ粒子の分散を安定化させる添加剤なども導電インクの溶媒に含まれる。これらの成分を完全に除去できるのが本来望ましいが、特に150℃以下程度の低温焼成タイプのインクでは、残留成分が発生することが避けられない。そこで、その影響が問題にならないように、デバイスの構成を考える必要がある。後述の課題の発見に対する対策が本願の提供するものの1つである。
次に、図3(e)、図3(f)に示すように、ソース電極3上、ドレイン電極4上、及びソース電極3とドレイン電極4間に半導体層5を形成する。ここでは、高分子系有機半導体をインクジェットで塗布した。高分子系ではベーク後に溶剤耐性が向上でき、半導体層5上のゲート絶縁層の形成の選択肢が増加する。半導体層5とゲート絶縁層との組合せを適切にすれば、半導体層5には低分子系でも、高分子−低分子ブレンド系でも適用できる。半導体層5の形成には、フレキソ印刷など別の方法を用いてもよい。
図3(e)、図3(f)に示した構造上に、図4(a)、図4(b)に示すように、第1のゲート絶縁層6を形成する。第1のゲート絶縁層6は非感光性樹脂であり、絶縁層材料としてポリスチレン系であることが好適である。第1のゲート絶縁層6の誘電率は2〜3程度のやや低いほうがよい。この程度の誘電率の絶縁層であれば、分極が少なく、トラップ準位が少ない、良好な絶縁特性を示す。第1のゲート絶縁層6はフッ素を含んだ材料でも良い。ポリビニルフェノール(PVP)などが適用できる。
また、第1のゲート絶縁層6には、ポリイミド、部分フッ素化樹脂などを用いることもできる。半導体層5に高分子系有機半導体を用いることで、第1のゲート絶縁層6にPGMEA溶媒(プロピレングリコールモノメチルエーテルアセテート)を用いることができ、材料の選択肢やインクの調整がしやすく、プロセス適用性が良好にできた。溶媒で希釈して固形成分を調整し、ダイコートなどで塗布し、乾燥、ベークすることで、100nmの薄膜で良好に塗布することができた。第1のゲート絶縁層6は、50〜200nmの膜厚にするのが適切である。半導体層5が含む半導体材料によってダメージが出ない溶媒を用いればよく、フッ素系溶媒を用いることもできる。非感光性樹脂としては、特に光酸発生剤を含まないことが良い。
第1のゲート絶縁層6上に、図4(c)、図4(d)に示すように、第2のゲート絶縁層7を形成する。第2のゲート絶縁層7には感光性樹脂を用いる。ここでは、感光性樹脂をダイコートまたはスピンコート等で塗布、乾燥した。続いて、感光性樹脂に紫外光を照射し、現像して、図4(e)、図4(f)に示すように、スルーホール10Aを形成した。感光性樹脂としては、特に、光照射で酸を発生させる光酸発生剤を用い、発生した酸で反応させてアルカリ現像液で溶解させる化学増幅型が良い。光酸発生剤としては、前述の材料を用いることができる。感光性樹脂には、光照射した露光部が現像液に溶解するポジ型が好適である。ポジ型は、半導体層への紫外線ダメージがない、解像度が高い、感度を高くできる、などの特徴がある。なお、ネガ型を用いても構わない。
さて、発明者は、ナノ粒子導電材料の下部電極上に化学増幅型の感光性樹脂を直接形成し、感光性樹脂を露光現像した際にスルーホールが下部電極面まで達しないことがあることを確認した。ナノ粒子導電材料としては、Agナノ粒子で水系、アルコール系の低温焼成タイプのインクを用いると、この現象が顕著であることが分かった。これは、前述のナノ粒子導電材料の原料として含まれる保護材料や分散安定化材料の残留物が感光性樹脂内に拡散して、光化学反応(光酸発生反応およびその後の現像溶解性を得るための加熱等による反応)を阻害するためであることが分かった。
本願では、下部電極(ナノ粒子導電材料)9と第2のゲート絶縁層(感光性樹脂)7との間に第1のゲート絶縁層6を挿入している。これにより、第1のゲート絶縁層6がナノ粒子導電材料からの反応阻害物質の拡散をブロックし、図4(e)、図4(f)に示すように、第1のゲート絶縁層6までのスルーホール10Aが形成できることが分かった。さらに、第1のゲート絶縁層6を挿入することにより、光酸発生剤を必要以上に混入させて第2のゲート絶縁層7の絶縁特性を劣化させたり、有機半導体からなる半導体層5への悪影響が出ることを抑制することができる。
続いて、図5(a)、図5(b)に示すように、第2のゲート絶縁層7上及びスルーホール10A内に撥液層14を形成する。ここでは、第2のゲート絶縁層7上及びスルーホール10A内に、フッ素を含むガスを放電分解してフッ素を含む撥液層14を形成するのが好適である。このとき、第1のゲート絶縁層6によって下部電極9は覆われているので、腐食することがない。特に、Agの場合は腐食が顕著であり、その保護に有効である。フッ化物が残留すると、後の上部電極11の印刷形成で、ナノ粒子を含む導電インクを塗布した際に異常反応が起きて盛り上がるなどの問題があった。また、フッ素プラズマの前に酸素プラズマにより樹脂層2の表面をライトエッチした方が良好な撥液層15が形成しやすく、その場合などではソース電極3、ドレイン電極4、及び下部電極9の表面の酸化も問題となる。第1のゲート絶縁層6を設けることでこれらの電極表面の酸化も抑制することができる。なお、フッ素を含むガスのプラズマ形成膜の他に、フッ素を含む樹脂、例えば、アモルファスフッ素樹脂などを塗布して形成することも可能である。
次に、撥液層14を所定のパターンで加工して、図5(c)、図5(d)に示すように、撥液層14を除去する。ゲート電極8に対応した親撥パターン21、上部電極11に対応した親撥パターン22を形成する。親撥パターン21,22は撥液層14を除去したパターンである。撥液層14の除去には、レーザーアブレーションが好適である。ここでは、248nm波長のKrFエキシマレーザの照射により、第2のゲート絶縁層7をわずかに削りつつ、撥液層14をアブレーション除去した。
前述と同様に、レジストマスクを用いて撥液層14を加工することもできる。第2のゲート絶縁層表面の導電インクの接触角が高い場合には、撥液層14をマスクにUV/O等で親液化処理をすると良い。フッ素を含む撥液層は、185nmの紫外光では分解されにくく、Oにも耐性があるので、撥液層の導電インクの接触角を大きく下げることなく、パターン21,22の表面を親液化することができた。下層電極9を形成した時のプロセスを同様に行うことができる。
また、アブレーションで下部電極9の表面の第1のゲート絶縁層6が除去されるので、スルーホールが完成する。下部電極9は導電材料であり、248nm波長の光を吸収するので、下部電極9の表面領域が削れて凹み12が形成される。下部電極9の厚さを厚くしておくことで貫通しないように設定できるが、貫通しても側面での接続が可能となる。なお、レーザの波長は、アブレーションに適していれば、撥液層14の材料に合せて短波長あるいは長波長としても構わない。
次に、図5(c)、図5(d)に示した構造上に導電インク20を印刷塗布する。塗布方法としては、アプリケータ17と基板1の間に導電インク18を保持して導電インクを塗布するアプリケータコートや、Dipコート、キャピラリーコートなどのコーティングが適用できる。フレキソ印刷、グラビア印刷、インクジェット印刷などを用いてもよい。ここでは、図6(a)、図6(b)に示すように、アプリケータ17に導電インク18のメニスカスを基板1との間で形成して移動させてコートした。
撥液層14の水接触角は90°以上、導電インクに対しても70°以上の接触角が得られた。親液部(親撥パターン21,22)の接触角は30度以下が得られた。導電インク18としては、水系インクがインクの接触角が大きくなり、好適である。例えば、導電インク中にAgナノ粒子を分散したナノ粒子導電材料を用いれば、微細パターンと低抵抗を実現して良好である。導電インク18には、乾燥性や表面張力などの調整のために溶剤が含まれていてもよい。塗布により撥液層14上のインクは移動し、親液部(親撥パターン21,22)に導電インク20が残る。
導電インク18は液体状で塗布するので、スルーホール10Aに入り込み、下部電極9の凹み12の側面での接続も確保される。導電インクとしては、ナノ粒子分散系が微細なパターンや微細なスルーホールでも良好な電気接続が得られるので好適である。
次に、図6(c)、図6(d)に示すように、導電インク20を焼成してゲート電極8、上部電極11、及びゲート線8Aなどの導電パターンを形成する。このようにして、第1の実施形態の構造が実現される。
本実施形態の効果について図7−図9を用いて説明する。比較のために、第1の実施形態のTFT100と、第1のゲート絶縁層がない構造のTFT500も形成した。図7(a)は第1の実施形態のTFT100の断面図、図7(b)は第1のゲート絶縁層6を除いた比較例のTFT500の断面図である。
これらの構造に対するTFT特性の評価を図8、図9に示す。図8は第1の実施形態と比較例のId−Vgs特性(伝達特性)を示す。第1の実施形態の構造では、比較例に比べて大きなオン電流が得られることが分かった。
図9は、第1の実施形態と比較例における飽和領域の移動度を算出してグラフにしたものである。第1の実施形態の構造における移動度は0.2〜0.6cm/Vsが得られるのに対して、比較例の構造では移動度が1/3〜1/5に低下することが分かった。これは、感光性樹脂に含まれる感光性を付加する材料成分が特性を劣化させているものと考えられる。
また、ナノ粒子導電材料からなるソース電極、ドレイン電極を用いた場合、ナノ粒子分散のための材料成分と感光性付与の材料成分との相互作用も特性に影響すると考えられる。第1の実施形態では、第1のゲート絶縁層6が100nm程度と薄く、誘電率が2.4〜2.7と低いが、第2のゲート絶縁層7の誘電率は3.3〜3.8と大きくなっている。このため、全体のゲート容量は大きくなり、第1のゲート絶縁層のみで同じ膜厚のゲート絶縁層を形成した場合よりもオン電流を増加させることができ、電流駆動能力が高いトランジスタを得ることができる。
また、図10(a)、図10(b)に、第1の実施形態及び比較例においてスルーホールを形成した場合の形状をそれぞれ示す。比較例100の場合、すなわち下部電極9上に、第1のゲート絶縁層(非感光性樹脂)6を設けず、第2のゲート絶縁層(化学増幅型の感光性樹脂)7だけを設け、スルーホール10Aを形成した場合、図10(b)に示すような形状となった。このように比較例100では、スルーホールが開口した深さはゲート絶縁層の膜厚の40〜50%にとどまっており、不完全な開口になった。
なお、下部電極9をスパッタによりAgで成膜した場合には、スルーホール10Aが不完全な開口になることはなく、下部電極9上に直接、感光性樹脂を形成した場合でも、下部電極9の表面まで開口することから、現像を阻害するのは、ナノ粒子導電材料を用いたためであることが確認されている。導電インクの種類、導電インクの製造メーカによってスルーホールの開口の深さが変わり、ある材料の場合には全く開口しない所までの影響を与えることも分かった。第1の実施形態では、下部電極とゲート絶縁層(感光性樹脂)との間にゲート絶縁層(非感光性樹脂)を配置することにより、そのような場合でも非感光性樹脂に達するまで露光及び現像でスルーホールを開口することができた。
第1のゲート絶縁層の膜厚は、ナノ粒子導電材料からの拡散物を抑制するに必要な膜厚であり、20〜200nmがよい。第2のゲート絶縁層の感光性樹脂の膜厚は100nm〜3μmとすることができる。第1のゲート絶縁層と第2のゲート絶縁層の膜厚比率は1:2以上取るとよく、1:2〜1:20とするとよい。下部電極(ナノ粒子導電材料)の膜厚は50〜1000nmとするとよく、下部電極の膜厚が厚くなった場合、第1のゲート絶縁層の膜厚を厚くした方が拡散物の抑制に有効となる。
以上説明したように第1の実施形態によれば、半導体層とゲート絶縁層との界面特性が良好になり、薄膜トランジスタの特性、特にオン電流を改善することができる。さらに、下部電極と上部電極を接続する層間接続の微細なスルーホールが形成でき、高性能な電子デバイスをローコストに製造できる。
(第2の実施形態)
図11は、第2の実施形態の電子デバイスの断面図である。
第2の実施形態では、樹脂層2上にソース電極3、ドレイン電極4、下部電極9、及び接続配線13を形成する場合に、撥液層15をパターニングする工程においてアブレーションを用いた場合の構造を示す。第1の実施形態と共通の構成については、共通する参照符号を付しその説明は省略する。
図11に示すように、樹脂層2上には撥液層15のパターンが形成され、撥液層15が配置されていない樹脂層2表面にはアブレーションで形成された凹みができている。さらに、スルーホール導電膜10下方の樹脂層2にはアブレーションで形成された更なる凹みが存在している。更なる凹み部は別工程のアブレーションで形成すればよい。撥液層15が形成されていない樹脂層2の凹みには、ソース電極3、ドレイン電極4、及び下部電極9が形成されている。下部電極9は、さらにスルーホール10Aに対応する樹脂層2の更なる凹み部分に下層部9Aを有する。その他の構成は前述した第1の実施形態と同様である。
第1の実施形態と同様に、ソース電極3、ドレイン電極4、下部電極9、及び接続配線13は導電インクの印刷により形成される。印刷方法としては、前述のメニスカス塗布やキャピラリー塗布を用いることができる。このとき、導電インクが前記電極を形成する部分に残りやすいようにレイアウトを工夫すると良い。これにより、下部電極9の厚さがさらに厚くなり、上部電極11を形成するために撥液層15を加工するアブレーションで、下部電極9の凹み12が下部電極9を貫通しないように設定することができる。
ソース電極3とドレイン電極4間には撥液層15が残してあり、これによりTFTのバックチャネル側の特性を制御できるため、オフ電流の低減の効果が得られる。なお、ソース電極3とドレイン電極4間の撥液層15は除去しても構わない。
第2の実施形態によれば、第1の実施形態と同様に、半導体層とゲート絶縁層との界面特性が良好になり、薄膜トランジスタの特性、特にオン電流を改善することができる。さらに、下部電極と上部電極を接続する層間接続の微細なスルーホールが形成でき、高性能な電子デバイスをローコストに製造できる。さらに、下部電極9の厚さを厚くできるため、上部電極11を形成するために撥液層15を加工するアブレーションで、下部電極9の凹み12が下部電極9を貫通しないように設定できる。
(第3の実施形態)
図12は、第3の実施形態の電子デバイスの断面図である。
第3の実施形態では、樹脂層2上にソース電極3、ドレイン電極4、下部電極9、及び接続配線13を形成する工程において、これらソース電極3、ドレイン電極4、下部電極9、及び接続配線13を反転印刷で形成した場合の構造を示す。第1の実施形態と共通の構成については、共通する参照符号を付しその説明は省略する。
図12に示すように、樹脂層2上には、ソース電極3、ドレイン電極4、下部電極9、及び接続配線13が反転印刷で形成されている。このため、これらソース電極3、ドレイン電極4、下部電極9、及び接続配線13が形成された樹脂層2の表面には凹みが形成されていない。反転印刷は、ポリジメチルシロキサン(PDMS)等のブランケット上にインクを塗布し、インクを半乾燥した後に凹凸版に接触させて接触面のインクをブランケット上から除去する。そして、ブランケットに残ったインクを基板に転写する印刷方法である。
反転印刷では、ソース電極3、ドレイン電極4、下部電極9、及び接続配線13の膜厚が均一にできるため、リソグラフィによる電極形成に類似した断面形状を得ることができる。一方で、膜厚はあまり厚くすることができず、上部電極11形成の際の撥液層14のアブレーションにより、下部電極9がスルーホール10Aで貫通する場合がある。
図12はそのような形状を示しており、下部電極9を貫通するスルーホール10Aができている。この場合でも、導電インクを塗布して上部電極11を形成することで、スルーホール10A内に導電インクが入り、スルーホール10A側面のスルーホール導電膜10によるコンタクトによって下部電極9と上部電極11間の電気的な接続が得られる。
第3の実施形態によれば、第1の実施形態と同様に、半導体層とゲート絶縁層との界面特性が良好になり、薄膜トランジスタの特性、特にオン電流を改善することができる。さらに、下部電極と上部電極を接続する層間接続の微細なスルーホールが形成でき、高性能な電子デバイスをローコストに製造できる。
なお、ソース電極3、ドレイン電極4、下部電極9、及び接続配線13の形成には、反転印刷の他にグラビア印刷またはグラビアオフセット印刷などを用いてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…基板、2…樹脂層、3…ソース電極、3A…信号線、4…ドレイン電極、5…半導体層、6…第1のゲート絶縁層、7…第2のゲート絶縁層、8…ゲート電極、8A…ゲート線、9…下部電極、9A…下層部、10…スルーホール導電膜、10A…スルーホール、11…上部電極、12…凹み、13…接続配線、14,15…撥液層、16…パターン、17…アプリケータ、18,19,20…導電インク、21,22…親撥パターン、100…電子デバイス、101…薄膜トランジスタ、102…層間接続部。

Claims (15)

  1. 基板上に、ナノ粒子導電材料からなる下部電極、ソース電極、及びドレイン電極を備え、前記ソース電極と前記ドレイン電極間に有機半導体層を備え、前記有機半導体層上にゲート絶縁層を介してゲート電極を備える電子デバイスの製造方法において、
    前記有機半導体層上及び前記下部電極上に、前記ゲート絶縁層としての非感光性樹脂層を形成する工程と、
    前記非感光性樹脂層上に、前記ゲート絶縁層としての感光性樹脂層を形成する工程と、
    前記下部電極上の前記感光性樹脂層にスルーホールを形成する工程と、
    前記感光性樹脂層に前記スルーホールを形成する工程の後、
    前記感光性樹脂層上及び前記非感光性樹脂層上に撥液層を形成する工程と、
    前記撥液層をパターニングして前記ゲート電極及び上部電極が形成される領域の前記撥液層、及び前記スルーホール底部の前記非感光性樹脂層を前記撥液層と共に除去する工程と、
    を具備することを特徴とする電子デバイスの製造方法。
  2. 前記スルーホールを形成する工程は、前記感光性樹脂層を露光、現像、及び硬化する工程であることを特徴とする請求項1に記載の電子デバイスの製造方法。
  3. 記感光性樹脂層上、前記スルーホール内、及び撥液層上に導電インクを印刷することにより、前記ゲート電極を形成すると共に、前記下部電極上の前記感光性樹脂層上に前記上部電極を形成する工程と、
    を具備することを特徴とする請求項1または2に記載の電子デバイスの製造方法。
  4. 前記下部電極、前記ソース電極、及び前記ドレイン電極の形成は、
    前記基板上の樹脂層上に撥液層を形成し、撥液層をパターニングする工程と、
    前記撥液層をマスクに用いて前記樹脂層を親液化した後、前記樹脂層上に導電インクを印刷し、前記下部電極、前記ソース電極、及び前記ドレイン電極を形成する工程と、
    を備えることを特徴とする請求項1乃至3のいずれかに記載の電子デバイスの製造方法。
  5. 前記感光性樹脂層は、光が照射されると酸が発生する光酸発生剤を有することを特徴とする請求項1乃至4のいずれかに記載の電子デバイスの製造方法。
  6. 前記光酸発生剤は、トリアリールスルホニウム塩系、ナフタレンイミド系、チオキサントン誘導体、トリアジン、ニトロベンジルエステル、ジアゾメタン、オニウム塩のいずれかを含むことを特徴とする請求項5に記載の電子デバイスの製造方法。
  7. 前記撥液層は、フッ素を含むガスを放電分解して形成することを特徴とする請求項3または4に記載の電子デバイスの製造方法。
  8. 前記撥液層のパターニングは、レーザーアブレーションにより行うことを特徴とする請求項3または4に記載の電子デバイスの製造方法。
  9. 前記ナノ粒子導電材料は、Agナノ粒子を含むことを特徴とする請求項1乃至8のいずれかに記載の電子デバイスの製造方法。
  10. 基板上に形成されたナノ粒子導電材料からなる、下部電極、ソース電極、及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間に形成された有機半導体層と、
    前記有機半導体層上及び前記下部電極上に形成された非感光性樹脂層と、前記非感光性樹脂層上に形成された感光性樹脂層とを含むゲート絶縁層と、
    前記有機半導体層上の前記ゲート絶縁層上に形成されたゲート電極と、
    前記下部電極上の前記感光性樹脂層上に形成された上部電極と、
    前記下部電極上の前記ゲート絶縁層内に形成され、前記下部電極と前記上部電極とを電気的に接続する導電膜と、
    を具備し、
    前記ソース電極と前記ドレイン電極との間の前記有機半導体層と、前記ゲート電極との間に前記感光性樹脂層が配置されていることを特徴とする電子デバイス。
  11. 前記感光性樹脂層は、光が照射されると酸が発生する光酸発生剤を有することを特徴とする請求項10に記載の電子デバイス。
  12. 前記光酸発生剤は、トリアリールスルホニウム塩系、ナフタレンイミド系、チオキサントン誘導体、トリアジン、ニトロベンジルエステル、ジアゾメタン、オニウム塩のいずれかを含むことを特徴とする請求項11に記載の電子デバイス。
  13. 前記上部電極は、ナノ粒子導電材料を含むことを特徴とする請求項10乃至12のいずれかに記載の電子デバイス。
  14. 前記ナノ粒子導電材料は、Agナノ粒子を含むことを特徴とする請求項10乃至13のいずれかに記載の電子デバイス。
  15. 前記上部電極は、前記ゲート絶縁層上の前記撥液層をパターニングして前記ゲート絶縁層の表面に親撥パターンを形成し、前記親撥パターンに前記導電インクを塗布して形成された導電パターンであることを特徴とする請求項に記載の電子デバイスの製造方法
JP2014057008A 2014-03-19 2014-03-19 電子デバイス及びその製造方法 Active JP6180975B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014057008A JP6180975B2 (ja) 2014-03-19 2014-03-19 電子デバイス及びその製造方法
EP15156921.7A EP2927979A3 (en) 2014-03-19 2015-02-27 Electronic device and manufacturing method of the same
CN201510111839.7A CN104934537A (zh) 2014-03-19 2015-03-13 电子器件及其制造方法
US14/658,563 US9466796B2 (en) 2014-03-19 2015-03-16 Electronic device having thin film transistor using organic semiconductor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014057008A JP6180975B2 (ja) 2014-03-19 2014-03-19 電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015179765A JP2015179765A (ja) 2015-10-08
JP6180975B2 true JP6180975B2 (ja) 2017-08-16

Family

ID=52595144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014057008A Active JP6180975B2 (ja) 2014-03-19 2014-03-19 電子デバイス及びその製造方法

Country Status (4)

Country Link
US (1) US9466796B2 (ja)
EP (1) EP2927979A3 (ja)
JP (1) JP6180975B2 (ja)
CN (1) CN104934537A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9738807B2 (en) 2014-10-08 2017-08-22 Kabushiki Kaisha Toshiba Method of forming pattern and pattern
US9853230B2 (en) * 2015-02-17 2017-12-26 Xerox Corporation Printable nanoparticle conductor ink with improved charge injection
US10899940B2 (en) * 2017-01-25 2021-01-26 Xerox Corporation Interlayer printing process
JP6791083B2 (ja) * 2017-09-28 2020-11-25 豊田合成株式会社 半導体装置の製造方法
JP7567587B2 (ja) 2020-03-24 2024-10-16 東レ株式会社 素子およびその製造方法、無線通信装置および商品タグ
US11309267B2 (en) * 2020-07-15 2022-04-19 Winbond Electronics Corp. Semiconductor device including uneven contact in passivation layer and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5073141B2 (ja) * 1999-12-21 2012-11-14 プラスティック ロジック リミテッド 内部接続の形成方法
JP2003177682A (ja) * 2001-09-05 2003-06-27 Konica Corp ディスプレイパネルおよびその製造方法
JP4557755B2 (ja) * 2004-03-11 2010-10-06 キヤノン株式会社 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
JP3879751B2 (ja) 2004-07-27 2007-02-14 セイコーエプソン株式会社 コンタクトホールの形成方法、回路基板の製造方法、及び、電気光学装置の製造方法
KR100659061B1 (ko) * 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
WO2007110671A2 (en) * 2006-03-29 2007-10-04 Plastic Logic Limited Techniques for device fabrication with self-aligned electrodes
JP4733005B2 (ja) 2006-04-20 2011-07-27 エルジー ディスプレイ カンパニー リミテッド 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
WO2009116373A1 (ja) * 2008-03-18 2009-09-24 東レ株式会社 ゲート絶縁材料、ゲート絶縁膜、および有機電界効果型トランジスタ
KR101581065B1 (ko) 2008-04-24 2015-12-29 메르크 파텐트 게엠베하 전자 디바이스
JP2010123844A (ja) 2008-11-21 2010-06-03 Konica Minolta Holdings Inc 薄膜トランジスタ及びその製造方法
JP2010135584A (ja) 2008-12-05 2010-06-17 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2011222780A (ja) 2010-04-09 2011-11-04 Dainippon Printing Co Ltd 薄膜トランジスタ基板および薄膜トランジスタの製造方法
JP5558446B2 (ja) 2011-09-26 2014-07-23 株式会社東芝 光電変換装置及びその製造方法

Also Published As

Publication number Publication date
EP2927979A2 (en) 2015-10-07
CN104934537A (zh) 2015-09-23
EP2927979A3 (en) 2015-11-04
JP2015179765A (ja) 2015-10-08
US20150270488A1 (en) 2015-09-24
US9466796B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
JP6180975B2 (ja) 電子デバイス及びその製造方法
US8986793B2 (en) Production of electronic devices
US7902750B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing the same
JP4239999B2 (ja) 膜パターンの形成方法、膜パターン、デバイス、電気光学装置、及び電子機器
JP2011216647A (ja) パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
US20050181533A1 (en) Method for manufacturing an electro-optical device board, optical device, electro-optical device and electronic equipment
US20170237003A1 (en) Surface treatment of hydrophobic ferroelectric polymers for printing
JP2007273957A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2008524839A (ja) 電子デバイスアレイ
JP5741832B2 (ja) アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置
US9738807B2 (en) Method of forming pattern and pattern
JP2008041951A (ja) 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
EP2166543B1 (en) Production of electronic devices
US7026236B2 (en) Method of forming multilayer interconnection structure, method of manufacturing circuit board, and method of manufacturing device
JP4652866B2 (ja) 有機トランジスタ
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP2006286243A (ja) 有機el素子とその製造方法
JP2008073911A (ja) スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法
US8960088B2 (en) Gravure printing method
JP2011259001A (ja) パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
JP2009026901A (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP6139611B2 (ja) パターン形成方法および導電パターン
JP2015233044A (ja) 有機半導体素子の製造方法および有機半導体素子
US8202771B2 (en) Manufacturing method of organic semiconductor device
US20110237053A1 (en) Method and Apparatus for the Formation of an Electronic Device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170719

R151 Written notification of patent or utility model registration

Ref document number: 6180975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151