JP5719832B2 - 二重自己整合式金属酸化物薄膜トランジスタ - Google Patents

二重自己整合式金属酸化物薄膜トランジスタ Download PDF

Info

Publication number
JP5719832B2
JP5719832B2 JP2012507230A JP2012507230A JP5719832B2 JP 5719832 B2 JP5719832 B2 JP 5719832B2 JP 2012507230 A JP2012507230 A JP 2012507230A JP 2012507230 A JP2012507230 A JP 2012507230A JP 5719832 B2 JP5719832 B2 JP 5719832B2
Authority
JP
Japan
Prior art keywords
layer
depositing
transparent
conductive material
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012507230A
Other languages
English (en)
Other versions
JP2012525000A (ja
Inventor
シェ，チャンロン
ユ，ガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBRITE Inc
Original Assignee
CBRITE Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CBRITE Inc filed Critical CBRITE Inc
Publication of JP2012525000A publication Critical patent/JP2012525000A/ja
Application granted granted Critical
Publication of JP5719832B2 publication Critical patent/JP5719832B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、一般に、重要(critical)な整合ツールを必要としない金属酸化物薄膜トランジスタの二重自己整合式製作法(double self-alignment fabrication)に関する。
金属酸化物薄膜トランジスタ（ＭＯＴＦＴ：Metal Oxide Thin Film Transistor）は、アクティブ・マトリクス有機発光ダイオード（ＡＭＯＬＥＤ：Active Matrix Organic Light Emitting Diode）のような大面積アプリケーション(large area application)のための高性能ＴＦＴのバックプレーンとして関心が持たれている。例えば、２００８年７月２３日に出願された「Active Matrix Light Emitting Display」と称する米国特許出願第１２／１７８，２０９号を参照されたい（これは参考文献として本願に組み込まれる）。これらの大面積アプリケーションの多くは、ガラスまたはプラスチック基板のいずれかを使用する。ＴＦＴを大面積上に低コストで生産するためには、より高価なステッパ・ツールではなく、近接／投影アライナのような低価格のフォトリソグラフィック・ツールを使用することが有利である。また、処理工程において基板の変形（高温処理によるガラスの変形、あるいは化学薬品および熱処理によるプラスチック基板の変形）が生じるので、整合に関する課題を解決する必要がある。一般に、変形による整合不良は、露光領域の大きさに伴って増加する。変形を補正するための１つの方法として、基板上で複数の露光を行ない、その後複数のパターンを接合（スティッチ）することにより、露光領域を縮小する方法がある。しかしながら、このような方法は、スループットが低く、かつ接合コストが高いために、実質的に製造コストを増加させる。
従って、重要な整合段階を必要としない自己整合法があれば非常に有利であろう。
本発明の目的は、自己整合式金属酸化物ＴＦＴを製作するための新規かつ改善された方法を提供することである。
簡潔に述べれば、好適な実施例に従って本発明の目的を達成するために、二重自己整合段階を用いて、透明な基板上に金属酸化物ＴＦＴを製作する方法が提供される。当該方法は、上面および裏面を有する柔軟または硬質の透明な基板を提供する段階、および、ＴＦＴのゲート領域を画定するために、基板の上面上に不透明なゲート金属を配置する段階を含む。そして、透明なゲート誘電体の層が、ゲート金属および周辺領域に重なるように基板の上面上に堆積され、さらに、透明な金属酸化物半導体材料の層が、透明なゲート誘電体の層の表面に堆積される。その後、パッシベーション材料が、サブトラクティブ法またはアディティブ法のいずれかによって金属酸化物半導体材料の層上に配置され、ゲート領域の上にＴＦＴのチャネル領域を画定するパッシベーション領域が残される。サブトラクティブ法は、ゲート金属および周辺領域に重なるように透明なパッシベーションの層上に第１のポジ作用型フォトレジストの層を堆積させる段階、基板の裏面から第１のフォトレジストの層の一部を露光する段階、第１のフォトレジストの層を現像し、第１のフォトレジストの層の露光部分を除去し、エッチング・マスクを形成する段階、および、パッシベーション材料の層の一部を除去し、さらに、エッチング・マスクを除去する段階を含む。アディティブ法では、パッシベーション層は直接的に露光され、そして、露光部分は除去され、非露光部分が残る。その後、サブトラクティブ法およびアディティブ法のうちの１つによって、透明な導電材料の層がパッシベーション領域上に形成され、チャネル領域の両側にソースおよびドレイン領域が残る。サブトラクティブ法は、第２のネガ作用型フォトレジストの層を堆積させる段階、基板の裏面から第２のフォトレジストの層の一部を露光し、第２のフォトレジストの層を現像し、第２のフォトレジストの層の露光部分を除去してエッチング・マスクを形成する段階、および、エッチングまたは同種の方法により透明な導電材料の層の一部を除去する段階を含む。透明な導電材料としては、金属酸化物、金属の薄層等が含まれ、また、いくつかの特定のアプリケーションでは有機材料の透明な層が含まれることが理解されるであろう。アディティブ法は、導電材料を直接かつ選択的に堆積させる段階を含む。
前述および後述する本発明の特定の目的および利点は、以下の詳細な説明およびその好適な実施例を図面と共に参照することにより、当業者には容易に明らかになるであろう。
本発明に従って、ＴＦＴの製作における第１ステージまたはフェーズを示す。 本発明に従って、ＴＦＴの製作における第２ステージまたはフェーズを示す。 本発明に従って、ＴＦＴの製作における第３ステージまたはフェーズを示す。 本発明に従って、ＴＦＴの製作における最終ステージまたはフェーズを示す。
ここで図面の説明に移るが、先行技術の問題点について簡潔に説明するために、先ず図４に注目されたい。図４に示された装置は、下部ゲートおよび上部ソース／ドレインの金属酸化物ＴＦＴ１０である。ＴＦＴ１０は、基板１２を含み、基板１２は、その上にパターン化されたゲート金属１４を有する。ゲート金属１４の上にゲート誘電層１６が堆積され、さらに、誘電層１６の上に半導体活性層１８が堆積されることにより、ゲート金属１４から活性層１８が隔離される。活性層１８上でパッシベーション領域２０がパターン化され、さらに、活性層１８の上部表面上のパッシベーション領域２０の両側にソース／ドレイン領域２２が形成される。ソースとドレインとの間隔は、ＴＦＴ１０の導電チャネル２４を画定する。
先行技術におけるＴＦＴ１０の製作工程では、一般に２つの重要な整合ステップが行なわれる。第１の重要な整合は、パッシベーション領域２０（チャネル保護層）とゲート金属１４との間の整合である。ゲート金属１４は、パッシベーション領域２０よりも僅かに大きくなければならず、これはオーバラップ領域ｄ１（ここでｄ１＞０）として示される。第２の重要な整合は、ソース／ドレイン２２のパターンとパッシベーション領域２０との間の整合である。ソース／ドレイン領域２２とパッシベーション領域２０との間には僅かなオーバラップがなければならず、これはオーバラップ領域ｄ２（ここでｄ２＞０）として示される。このオーバラップによって、ソース／ドレイン領域２２（すなわち、ソース／ドレイン２２間のチャネル間隔）を形成する際のソース／ドレイン導体のエッチングは、活性層１８に影響を及ぼさなくなる。すなわち、エッチング液がパッシベーション領域２０の端部の周囲を通って活性層１８へ達する危険を、オーバラップｄ２によって防止ことができる。いずれの整合パターニングもある程度の許容差を含み、その製作工程もある程度の変形許容差を含むことが理解されるであろう。
したがって、Ｌ（一般にパッシベーション領域２０の水平方向の幅）のチャネル長を作るためには、ソースとドレインとの間の距離は、（Ｌ−２×ｄ２）よりも小さくなければならない。これに関連して、またはＬに関する記述において、ｄ２はあらゆる整合許容差および変形許容差を含む。さらに、ゲート金属１４の水平方向の幅は、（Ｌ＋２×ｄ１）よりも大きくなければならない。これに関連して、またはＬに関する記述において、ｄ１はあらゆる整合許容差および変形許容差を含む。このように、オーバラップｄ１およびｄ２の値は、製作工程中の整合ツール（すなわち整合許容差）および基板の変形量に依存する。低価格のツールでは、オーバラップｄ１およびｄ２は比較的大きく、基板変形によって加えられる寄与分を除いて約５ミクロンである。１０ｐｐｍの基板変形があるとき、フィールド・サイズが５０ｃｍであれば、さらに５ミクロンの許容差が寄与される。それは、チャネル長が１０ミクロン、または１０ミクロンより小さいＴＦＴを製造する時点では望ましい。しかしながら、上記のような先行技術の製作方法を、低価格ツールを使用して大きいフィールド・サイズに用いた場合、１０ミクロンのチャネル長を形成することは不可能であるか、あるいは、１０ミクロンのソース／ドレインの間隔は、オーバラップｄ１およびｄ２に含まれる整合／変形許容差のために、結果的には３０ミクロンに等しいＬになるであろう。
本発明の二重自己整合手法を理解するために、図１〜図４は、本発明に従って製作された実施例における一連の段階を示す。先ず、図１に関し、透明な基板１２が示されるが、それは、自己整合手法において使用される照射（すなわち自己整合露光）波長に対して透明な任意の適切な材料、例えば、ガラス、プラスチック等である。この開示の全体を通して、用語「透明」および「不透明」とは、議論または記述されている材料が、自己整合手法において使用される照射（すなわち露光）波長に対して透明または不透明であることを意味する。ゲート金属層１４は、任意の適切な手段によって基板１２の上部表面上でパターン化される。ゲート金属層１４の位置は事実上重要ではないので、あらゆる重要でないパターン化技術を使用することができる。近接または射出ツールを用いたゲート金属層１４の形成に加えて、あるいは、近接または射出ツールを用いてゲート金属層１４を形成する代わりに、ゲート層は、インプリント法またはオフセット・プリント法を含む上述した様々な印刷工程のいずれによっても形成することができることを、当業者であれば理解できるであろう。さらに、ゲート金属１４は、自己整合手法において使用される、照射波長を透過させない不透明な導電性金属である。ここでは、理解し易くするために単一のゲート金属１４が図示されているが、これは、バックプレーンまたは他の大面積アプリケーションにおいて使用されるＴＦＴの１つまたはそれ以上（または全て）を表わしていることが理解できるであろう。
ゲート誘電材料の薄層１６は、ゲート金属１４およびその周辺領域上に形成される。本記述において、用語「周辺領域」は、少なくとも図に示された領域（すなわち、ゲートおよびチャネル領域、ならびにソース／ドレイン領域）を含む。さらに、層１６は、大面積アプリケーション全体をカバーするブランケット層であり、整合の必要はない。ゲート誘電材料は、ＴＦＴの動作にとって望ましい誘電率を提供し、かつ、自己整合手法において使用される照射波長に対して透明な、あらゆる適切な材料である。半導体金属酸化物の層１８は、層１６の上部表面上に堆積される。金属酸化物層１８は、自己整合手法において使用される照射波長に対して透明である。透明な金属酸化物の典型的な例には、ＺｎＯ、ＩｎＯ、ＡｌＺｎＯ、ＺｎＩｎＯ、ＩｎＡｌＺｎＯ、ＩｎＧａＺｎＯ、ＺｎＳｎＯ、ＧａＳｎＯ、ＩｎＧａＣｕＯ、ＩｎＣｕＯ、ＡｌＣｕＯなどが含まれる。しかしながら、上記の米国特許出願において説明されているように、金属酸化物半導体は非結晶でも多結晶でもよいが、非結晶のほうが好ましい。層１８は、ブランケット層であってもよく、あるいは、主に最終生産物に依存して、任意にパターン化されてもよい。
その後、自己整合手法において使用される照射波長に対して透明なパッシベーション層が、層１８上に堆積される。パッシベーション層に関する制約として、パッシベーション層と、その下の半導体金属酸化物層１８との化学的相互作用は、非常に小さいものであることが好ましい。この特徴に関する例示および説明として、２００８年７月１６日に出願された「Metal Oxide TFT with Improved Carrier Mobility」と称する米国特許出願第１２／１７３，９９５号を参照されたい(これは、参照文献として本願に組み込まれる)。コーティング・プロセス（スピン・コーティング、スロット・コーティング、スプレー・コーティングなど）によって処理することができるパッシベーション材料の例には、ポリマＰＭＧ１、ポリスチレン、ＰＭＭＡ、ポリエチレン、およびスピン・オン・グラスが含まれる。（熱蒸着またはスパッタのような）真空蒸着によって処理することができるパッシベーション材料の例には、ＭｇＦ２、ＴａＯ、ＳｉＯ２などが含まれる。
パッシベーション層が堆積されるとすぐに、ポジ作用型フォトレジスト層３０が、例えばスピン・コーティング、スロット・コーティング、スプレー・コーティング、または同種の方法によってその上に配置される。その後、フォトレジスト層３０は、背後（すなわち裏面、矢印３２によって示されるように図１の基板１２の下）から露光される。ゲート金属以外の全ての材料は、露光する光に対して透明であるので、ゲート金属１４はパッシベーション領域２０を整合するためのマスクとしての役割を果たす。このように、フォトレジスト層３０は露光および現像され、パッシベーション層をエッチングするためのマスクが、ゲート金属１４に重なるパッシベーション領域２０内に形成される。図１に示すように、ポジ型フォトレジストの露光部分は分解または分離（非露光部分に対して変化）し、現像ステージにおいて露光領域を比較的容易に除去することができるので、フォトレジスト層３０の全ての露光部分が除去される。露光領域上のパッシベーション材料は、一般に光エッチング液または他の溶解材料を用いて、下方の表面に対して影響を与えることなく、マスクとしての第１フォトレジストを使用してエッチングすることが可能である。
代替的なプロセスでは、パッシベーション層は、ポジ作用型フォトレジスト、ＰＭＧＩ、ポジ作用型フォト・ポリマに埋め込まれた絶縁ナノ粒子のような、パターン化可能な材料を含む。塗布材料業界の技術者に知られているＵＶ分解可能な塗布材料もまた、パッシベーション層２０を形成するために使用することができる。これに代替するプロセスでは、パッシベーション層は露光および現像され、その結果、パッシベーション層２０だけがゲート金属１４の上方に残存する。この特定のプロセスでは、上部表面上のフォトレジスト層ではなくパッシベーション層が露光されるので、パッシベーション層は透明である必要がないことに注意すべきである。パッシベーション領域２０をパターン化するために、いずれの方法またはプロセスを使用するかにかかわらず、その方法によって半導体活性層１８が破損されたり、または、悪影響を受けることがないようにすべきである。いくつかの追加のマスク・パターンが、ＴＦＴ１０の外部の製品の他の部分および重要なゲート領域をパターン化するために必要とされる場合もあり、また、使用される場合もある。そのようなＴＦＴ１０外部の製品の部分に関する記述については、２００７年１２月３日に出願された「Self-Aligned Transparent Metal Oxide TFT on Flexible Substrate」と称する米国特許出願第１１／９４９，４７７号を参照されたい（これは、参照文献として本願に組み込まれる）。また、そのような重要でない領域内のパターンは、印刷分野の技術者に知られているいくつかの印刷方法（インプリント、インクジェット・プリント、溶液ディスペンシングなど）の１つによって形成することができる。
さらに他の代替的なプロセスでは、ＵＶ露光の下で基板表面の特性を変化させること、さらに、各分野の技術者に知られたコーティング法（例えば、スロット・コーティング、ディップ・コーティング、スピン・コーティングなど）または印刷方法（例えば、インクジェット印刷、スクリーン印刷、溶液ディスペンシングなど）のうちの１つを用いて、一様に、または、目標とするパターン化領域２０の近くに、パッシベーション材料を加えることによって、ゲート領域の上にパッシベーション層２０を形成することができる。そして、インク／溶液は、表面張力の下で領域２０のパターンを形成し、その後インク／溶液は乾燥される。例えば、その表面は、疎水性を有する有機蒸気で満たされ、次に、その表面は、図１に示されるように基板側からのＵＶ光で照射され、ＵＶ光に露光された領域が親水性になる。例えば、ポリスチレン・フィルムの層が、基板をポリスチレン溶液中に浸漬することによって、あるいは基板上をコーティング（スロット・コーティング、スプレー・コーティング）することによって、領域２０内に形成される。基板が水平に置かれているときは、パターン化を促進させるために追加の気流を使用することができる。
特に図２に示されるように、パッシベーション層がパターン化されるか、あるいはパッシベーション領域２０の生成が完了すると直ちに、透明な導電性金属酸化物、透明な金属または合金の薄層等（または、いくつかの特定のアプリケーションでは、透明な有機材料の層）のような透明な導電材料の層が、装置の上面上に堆積される。その層は、ブランケット層である場合もあり、あるいは、ＴＦＴ１０領域の外側の他の部分をパターン化するために、いくつかの追加のマスク・パターン（非常に粗く、重要でないもの）が必要とされる場合もある。さらに、外側領域内の重要でないパターンは、当該分野の技術者に知られた印刷技術（溶液ディスペンシング、インクジェット印刷、インプリント、スクリーン印刷など）の１つを用いて、対応する領域にフォトレジストを提供することによっても形成することができる。図３に示されるように、ネガ型フォトレジスト層３５は、好ましくは、スピン・コーティング、スプレー・コーティング、スロット・コーティング等（または当該分野の技術者に知られた印刷方法の１つ）のような方法によって、透明な導電材料の層の上面に施される。
ネガ型フォトレジストの層３５は、背後（矢印３６で表わされるように、図３の基板１２の下）から露光される。ゲート金属１４を除く全ての材料は、露光する光に対して透明であるので、ゲート金属１４は、ソース／ドレイン領域２２を整合するためのマスクとしての役割を果たすであろう。このようにして、フォトレジスト層３５は露光および現像され、ソース／ドレイン領域２２内に透明な導電性層をエッチングするためのマスクが形成される。図３に示されるように、露光されたときにネガ型フォトレジストが硬化（非露光部分に対して変化）し、そして現像段階で、非露光領域が除去されるので、ギャップ３８がフォトレジスト層３５内に形成される。
ネガ型または減法型のフォトレジスト・プロセスを使用してソース／ドレイン導体を配置する上記方法は、他の方法でも実現可能であることが理解されるであろう。例えば、自己整合式ソース／ドレイン導体を配置する他の方法の１つに、アディティブ法による方法がある。アディティブ法では、導電性層を堆積し、かつフォトリソグラフィおよびエッチング・プロセスによって層をパターン化してソース／ドレイン導体を形成する代わりに、ソース／ドレイン導体が写真蒸着プロセスによって選択的に堆積される。このプロセス（以下「アディティブ法」という。）では、導電材料は、光に暴露された領域のみに堆積される（すなわち選択的な堆積）。アディティブ法のいくつかの例には、Ceimig Limitedによって記述されたＰｔ、Ｐｄ、Ａｕを堆積させるプロセス、あるいは、Chemat Technology, Inc.のQiang Wei他による「Direct patterning ITO transparent conductive coatings」に記述されたプロセス、および、ネガ型フォト・ポリマ・マトリクス内に埋め込まれた導電性ナノ粒子を堆積させるプロセスが含まれる。このネガ型フォト・ポリマ・マトリクスはネガ型レジストと同様にパターン化することができ、その結果、導電材料だけが選択された位置（例えばソース／ドレイン領域）に残存する。最後のプロセスのいくつかの例では、導電率を増加させるために、例えば高熱（バーン・オフ）によって、マトリクスからポリマのいくらか、または全てを除去することが望ましい場合がある。なお、アディティブ法においては、たとえ二重自己整合プロセスが組み込まれている場合であっても、選択的に堆積されることから、導電材料の透明性はオプションであることに留意すべきである。
追加のステップまたは材料を必要とすることなく、マスキングおよびエッチング・ステージ中に、オーバラップｄ１およびｄ２のサイズをほぼ完全に制御できることは理解されるであろう。例えば、図１に示された第１のマスキング・ステップに関し、露光時間または露光強度を変更する（例えば、いずれか一方を増加または減少させる）ことによって、残存するフォトレジストの量を減少または増加させることができ、それによって、オーバラップｄ１の幅を変更することができる。同様に、第２のマスキング・ステップに関し、露光時間または露光強度を変更する（例えば、いずれか一方を増加または減少させる）ことによって、図３に示された第２の残存するフォトレジストの量を増加または減少させることができ、それによって、オーバラップｄ２の幅を変更することができる。さらに、図１および図３のパターンのいずれかにおいて使用されるエッチングによって、オーバラップｄ１を増加、および／または、オーバラップｄ２を減少させることができる。これらの特徴および調整方法は自己整合分野において周知であり、当該プロセスに関して記述するために使用する場合には、用語「自己整合する」または「自己整合」に含まれる。
本方法では、高価なツールが必要とされるような重要なマスキング・ステップが実施されないことが理解されるであろう。さらに、オーバラップまたは重要な領域をほぼ完全に制御することができるので、短いチャネル長を犠牲にすることなく、ほぼゼロから所望の長さまで、あらゆるオーバラップを提供することができる。さらに、高価なマスクまたはツールを必要とせず、また、プロセス中により大きな領域を露光することができるので、高価なステッピングおよびステッチング、またはこれらと同種のものを必要としない。以上のように、透明な基板上で金属酸化物ＴＦＴおよび追加のコンポーネントを形成するための斬新な二重自己整合方法が示された。
例示目的のためにここに選択された実施例に対して、当業者であれば、様々な変更および修正を想起することができるであろう。そのような修正および変更は、本発明の精神から逸脱しない限り本発明の範囲に含まれると解されるべきであり、本発明の範囲は、以下の請求項の公正な解釈によってのみ評価される。
本発明は、当業者が本発明を理解しかつ実施できるように、明確かつ簡潔な用語で完全に記述された。

Claims (22)

  1. 透明な基板上に金属酸化物薄膜トランジスタ（ＴＦＴ）を製作する方法であって、
    上面および裏面を有する透明な基板を提供する段階と、
    ＴＦＴのゲート領域を画定するために、前記基板の前記上面上に不透明なゲート金属を配置する段階と、
    前記ゲート金属および周辺領域に重なるように前記基板の前記上面上に透明なゲート誘電体の層を堆積させ、さらに、前記透明なゲート誘電体の層の表面上に透明な金属酸化物半導体材料の層を堆積させる段階と、
    前記金属酸化物半導体材料の層上にパターン化可能なパッシベーション材料の層を堆積させる段階と、
    前記基板の前記裏面から前記パターン化可能なパッシベーション材料の層の一部を露光し、さらに、前記パターン化可能なパッシベーション材料の層の露光された部分を除去し、前記ゲート領域の上に前記ＴＦＴのチャネル領域を画定するパッシベーション領域を残す段階と、
    前記金属酸化物半導体材料の層上に導電材料を堆積させ、さらに、前記基板の前記裏面から前記不透明なゲート金属をマスクとして使用して、前記チャネル領域の両端上にソースおよびドレインを形成するために前記導電材料の層をパターン化する段階と、
    から構成されることを特徴とする方法。
  2. 前記パッシベーション材料の層を堆積させる段階は、ポジ作用型フォトレジスト層を堆積させて処理する段階を含むことを特徴とする請求項１記載の方法。
  3. 前記導電材料を堆積させる段階は、サブトラクティブ法およびアディティブ法のうちの１つを使用する段階を含むことを特徴とする請求項１記載の方法。
  4. 前記サブトラクティブ法を使用して導電材料を堆積させる段階は、透明な導電材料の層を堆積させる段階を含むことを特徴とする請求項３記載の方法。
  5. 前記透明な導電材料の層を堆積させる段階は、透明な導電性金属酸化物、薄い透明な金属層、および透明な有機層のうちの１つを堆積させる段階を含むことを特徴とする請求項４記載の方法。
  6. 前記サブトラクティブ法使用して導電材料を堆積させる段階は、前記透明な導電材料の層の表面上に前記ネガ作用型フォトレジストのコーティングを堆積させる段階を含むことを特徴とする請求項４記載の方法。
  7. 前記アディティブ法を使用して導電材料を堆積させる段階は、Ｐｔ，Ｐｄ，Ａｕのうちの１つを選択的に堆積させる段階、ならびに、ネガ作用型フォト・ポリマ・マトリクスに埋め込まれた導電性ナノ粒子を堆積させる段階および前記ネガ作用型フォト・ポリマ・マトリクスを露光し現像する段階を含むプロセス、のうちの１つを含むことを特徴とする請求項３記載の方法。
  8. 透明な基板上に金属酸化物薄膜トランジスタ（ＴＦＴ）を製作する方法であって、
    上面および裏面を有する透明な基板を提供する段階と、
    ＴＦＴのゲート領域を画定するために、前記基板の前記上面上に不透明なゲート金属を配置する段階と、
    前記ゲート金属および周辺領域上に重なるように前記基板の前記上面上に透明なゲート誘電体の層を堆積させ、さらに、前記透明なゲート誘電体の層の表面上に透明な金属酸化物半導体材料の層を堆積させる段階と、
    前記金属酸化物半導体材料の層上に透明なパッシベーション材料の層を堆積させる段階と、
    前記ゲート金属および前記周辺領域の上に重なる前記パッシベーション材料の層上に第１フォトレジストの層を堆積させる段階と、
    前記基板の前記裏面から前記第１フォトレジストの層の一部を露光し、前記第１フォトレジストの層を現像し、前記第１フォトレジストの層の露光された部分を除去して第２エッチング・マスクを形成する段階と、
    前記パッシベーション材料の層の一部を除去し、前記第２エッチング・マスクを使用して前記ゲート領域の上に前記ＴＦＴのチャネル領域を画定するパッシベーション領域を残し、さらに、前記第２エッチング・マスクを除去する段階と、
    前記透明な金属酸化物半導体材料の層上に導電材料を堆積させ、さらに、前記導電材料を処理し、前記チャネル領域の両側にソースおよびドレイン領域を提供する段階と、
    から構成されることを特徴とする方法。
  9. 前記第１フォトレジストの層は、ポジ型フォトレジストであることを特徴とする請求項８記載の方法。
  10. 前記第１フォトレジストの層の一部を露光する段階は、第１自己整合マスクとして前記不透明なゲート金属を使用する段階を含むことを特徴とする請求項９記載の方法。
  11. 前記透明なパッシベーション材料の層を堆積させる段階は、スピン・コーティング、スプレー・コーティング、およびスロット・コーティングのうちの１つ、ならびに、ポリマＰＭＧ１、スピン・オン・グラス、およびＭｇＦ２，ＴａＯ，ＳｉＯ２の熱蒸発のうちの１つを含むことを特徴とする請求項８記載の方法。
  12. 前記透明な金属酸化物半導体材料の層を堆積させる段階は、ＺｎＯ、ＩｎＯ、ＡｌＺｎＯ、ＺｎＩｎＯ、ＩｎＡｌＺｎＯ、ＩｎＧａＺｎＯ、ＺｎＳｎＯ、ＧａＳｎＯ、ＩｎＧａＣｕＯ、ＩｎＣｕＯ、およびＡｌＣｕＯのうちの１つを堆積させる段階を含むことを特徴とする請求項８記載の方法。
  13. 前記パッシベーション材料の層の一部を除去する段階は、前記パッシベーション材料の層をエッチングする段階を含むことを特徴とする請求項８記載の方法。
  14. 前記導電材料を堆積させる段階は、サブトラクティブ法およびアディティブ法のうちの１つを使用する段階を含むことを特徴とする請求項８記載の方法。
  15. 前記サブトラクティブ法を使用して導電材料を堆積させる段階は、透明な導電材料の層を堆積させる段階を含むことを特徴とする請求項１４記載の方法。
  16. 前記透明な導電材料の層を堆積させる段階は、透明な導電性金属酸化物、薄い透明な金属層、および透明な有機層のうちの１つを堆積させる段階を含むことを特徴とする請求項１５記載の方法。
  17. 前記サブトラクティブ法を使用して導電材料を堆積させる段階は、前記透明な導電材料の層の前記表面上に前記ネガ作用型フォトレジストのコーティングを堆積させる段階を含むことを特徴とする請求項１５記載の方法。
  18. 前記アディティブ法を使用して導電材料を堆積させる段階は、Ｐｔ，Ｐｄ，Ａｕのうちの１つを選択的に堆積させる段階、および、ネガ作用型フォト・ポリマ・マトリクスに埋め込まれた導電性ナノ粒子を堆積させる段階および前記ネガ作用型フォト・ポリマ・マトリクスを露光し現像する段階を含むプロセス、のうちの１つを含むことを特徴とする請求項１４記載の方法。
  19. 透明な基板上に金属酸化物薄膜トランジスタ（ＴＦＴ）を製作する方法であって、
    上面および裏面を有する透明な基板を提供する段階と、
    ＴＦＴのゲート領域を画定するために、前記基板の前記上面上に不透明なゲート金属を配置する段階と、
    前記ゲート金属および周辺領域上に重なるように前記基板の前記上面上に透明なゲート誘電体の層を堆積させ、さらに、前記ゲート金属および周辺領域上に重なる前記透明なゲート誘電体の層の表面上に透明な金属酸化物半導体材料の層を堆積させる段階と、
    前記ゲート金属および周辺領域の上に重なる前記金属酸化物半導体材料の層上に透明なパッシベーション材料の層を堆積させる段階と、
    前記ゲート金属および前記周辺領域の上に重なる前記パッシベーション材料の層上にポジ型フォトレジストの層を堆積させる段階と、
    第１自己整合マスクとして前記不透明なゲート材料を使用して前記基板の前記裏面から前記ポジ型フォトレジストの層の一部を露光し、前記ポジ型フォトレジストの層を現像し、前記ポジ型フォトレジストの層の露光された部分を除去してエッチング・マスクを形成する段階と、
    前記パッシベーション材料の層をエッチングして前記ゲート領域の上に前記ＴＦＴのチャネル領域を画定するパッシベーション領域を残し、さらに、前記エッチング・マスクを除去する段階と、
    前記パッシベーション領域および前記透明な金属酸化物半導体材料の層の露出された部分上に透明な導電材料の層を堆積させる段階と、
    前記ゲート材料および前記周辺領域の上に重なる前記透明な導電材料の層上にネガ型フォトレジストの層を堆積させる段階と、
    第２自己整合マスクとして前記不透明なゲート金属を使用して前記基板の前記裏面から前記ネガ型フォトレジストの層の一部を露光し、さらに、前記ネガ型フォトレジストの層を現像して前記ネガ型フォトレジストの層の露光されない部分を除去し、エッチング・マスクを形成する段階と、
    前記透明な導電材料の層をエッチングし、前記チャネル領域の両側にソースおよびドレイン領域を残す段階と、
    から構成されることを特徴とする方法。
  20. 前記透明なパッシベーション材料の層を堆積させる段階は、スピン・コーティング、スプレー・コーティング、およびスロット・コーティングのうちの１つ、ならびに、ポリマＰＭＧ１、スピン・オン・グラス、およびＭｇＦ２，ＴａＯ，ＳｉＯ２の熱蒸発のうちの１つを含むことを特徴とする請求項１９記載の方法。
  21. 前記透明な導電材料の層の一部を除去する段階は、前記透明な導電材料の層をエッチングする段階を含むことを特徴とする請求項１９記載の方法。
  22. 前記透明な導電材料を堆積させる段階は、透明な導電性金属酸化物、薄い透明な金属層、および透明な有機層のうちの１つを堆積する段階を含むことを特徴とする請求項１９記載の方法。
JP2012507230A 2009-04-21 2010-03-12 二重自己整合式金属酸化物薄膜トランジスタ Active JP5719832B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/427,200 2009-04-21
US12/427,200 US7977151B2 (en) 2009-04-21 2009-04-21 Double self-aligned metal oxide TFT
PCT/US2010/027162 WO2010123633A1 (en) 2009-04-21 2010-03-12 Double self-aligned metal oxide tft

Publications (2)

Publication Number Publication Date
JP2012525000A JP2012525000A (ja) 2012-10-18
JP5719832B2 true JP5719832B2 (ja) 2015-05-20

Family

ID=42981310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012507230A Active JP5719832B2 (ja) 2009-04-21 2010-03-12 二重自己整合式金属酸化物薄膜トランジスタ

Country Status (6)

Country Link
US (2) US7977151B2 (ja)
EP (1) EP2422361A4 (ja)
JP (1) JP5719832B2 (ja)
KR (1) KR20110138233A (ja)
CN (2) CN102405517A (ja)
WO (1) WO2010123633A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401431B2 (en) * 2009-04-21 2016-07-26 Cbrite Inc. Double self-aligned metal oxide TFT
US8273600B2 (en) * 2009-04-21 2012-09-25 Chan-Long Shieh Self-aligned metal oxide TFT with reduced number of masks
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102024757B (zh) * 2009-09-22 2013-03-27 群康科技(深圳)有限公司 像素结构及其制造方法
JP2011187626A (ja) * 2010-03-08 2011-09-22 Sony Corp 薄膜トランジスタおよび電子機器
TWI423437B (zh) * 2010-04-07 2014-01-11 Au Optronics Corp 有機發光二極體顯示器之畫素結構及其製作方法
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101300564B1 (ko) * 2011-05-19 2013-08-27 연세대학교 산학협력단 칼코지나이드 박막 트랜지스터 기반 바이오 센서 제조 방법
US9318614B2 (en) * 2012-08-02 2016-04-19 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
US20140252355A1 (en) * 2011-10-21 2014-09-11 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
CN102602880B (zh) * 2012-03-22 2014-12-17 中国科学院半导体研究所 通用的多种材料间全限制纳米线的自对准制备方法
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN103515236A (zh) * 2012-06-25 2014-01-15 北京大学 一种在柔性衬底上的薄膜晶体管的制备方法
US9379247B2 (en) * 2012-06-28 2016-06-28 Cbrite Inc. High mobility stabile metal oxide TFT
FR2998580B1 (fr) 2012-11-26 2016-10-21 Institut De Rech Pour Le Developpement Ird Marqueurs moleculaires et methodes pour l'identification des genotypes de palmier dattier
US9070779B2 (en) * 2012-12-18 2015-06-30 Cbrite Inc. Metal oxide TFT with improved temperature stability
KR102153110B1 (ko) * 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9093378B2 (en) 2013-03-15 2015-07-28 Samsung Electronics Co., Ltd. Method for forming patterns of semiconductor device using SADP process
CN103383925B (zh) * 2013-07-02 2015-06-03 京东方科技集团股份有限公司 显示设备、裸眼3d功能面板的信号基板及其制造方法
KR102258374B1 (ko) 2013-10-18 2021-06-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법
US9362413B2 (en) * 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
CN103700626B (zh) 2013-12-25 2017-02-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN206000447U (zh) * 2016-05-20 2017-03-08 东莞鼎翰铝制品有限公司 一种具有缓冲功能的伸缩梯
KR102269462B1 (ko) * 2016-12-12 2021-06-28 스미토모덴키고교가부시키가이샤 반도체 디바이스 및 그 제조 방법
CN108878536B (zh) * 2017-05-10 2021-08-17 中国科学院苏州纳米技术与纳米仿生研究所 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置
CN108346704B (zh) * 2018-02-01 2021-04-09 惠科股份有限公司 薄膜晶体管及其制造方法
CN111261586B (zh) * 2020-01-22 2023-03-14 成都工业学院 一种中孔半导体纳米结构的制作方法
US11881404B2 (en) * 2020-02-11 2024-01-23 QROMIS, Inc. Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
CN112670240B (zh) * 2020-12-24 2024-05-28 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法与显示面板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262051A (ja) * 1988-08-26 1990-03-01 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH03186820A (ja) * 1989-12-15 1991-08-14 Sharp Corp マトリクス型液晶表示基板の製造方法
JPH0475350A (ja) * 1990-07-18 1992-03-10 Fuji Xerox Co Ltd 薄膜トランジスタ製造方法
JPH07142737A (ja) * 1993-11-18 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
US5614729A (en) * 1994-07-08 1997-03-25 Hosiden Corporation Top gate thin-film transistor
US6043113A (en) * 1995-07-31 2000-03-28 1294339 Ontario, Inc. Method of forming self-aligned thin film transistor
US5721164A (en) * 1996-11-12 1998-02-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
GB9907019D0 (en) * 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
JP3823312B2 (ja) * 2001-10-18 2006-09-20 日本電気株式会社 有機薄膜トランジスタ
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
TWI236153B (en) * 2004-01-05 2005-07-11 Quanta Display Inc Method for fabricating self-aligned TFT
JP2005244204A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 電子機器、半導体装置およびその作製方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
TWI294689B (en) * 2005-09-14 2008-03-11 Ind Tech Res Inst Method of tft manufacturing and a base-board substrate structure
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5458296B2 (ja) * 2006-10-27 2014-04-02 国立大学法人岩手大学 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP2008300791A (ja) * 2007-06-04 2008-12-11 Sony Corp 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
US20100267197A1 (en) 2010-10-21
CN105742368A (zh) 2016-07-06
KR20110138233A (ko) 2011-12-26
US7977151B2 (en) 2011-07-12
CN102405517A (zh) 2012-04-04
US8129720B2 (en) 2012-03-06
US20110227065A1 (en) 2011-09-22
WO2010123633A1 (en) 2010-10-28
EP2422361A1 (en) 2012-02-29
EP2422361A4 (en) 2012-09-12
JP2012525000A (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
JP5719832B2 (ja) 二重自己整合式金属酸化物薄膜トランジスタ
US11062905B2 (en) Patterning process of a semiconductor structure with a middle layer
US8273600B2 (en) Self-aligned metal oxide TFT with reduced number of masks
US8435832B2 (en) Double self-aligned metal oxide TFT
KR101344980B1 (ko) 박막 트랜지스터 및 어레이 기판의 제조 방법, 및 마스크
US9401431B2 (en) Double self-aligned metal oxide TFT
EP1520208B1 (en) Mask and manufacturing method using mask
EP2212743A1 (en) Integrated color mask
WO2017118061A1 (zh) 形成掩膜图案的方法、薄膜晶体管及形成方法、显示装置
KR20050032581A (ko) 갭 결함을 가진 리소그라픽 템플릿을 형성하고 수리하는방법
US8592817B2 (en) Self-aligned metal oxide TFT with reduced number of masks
US7678626B2 (en) Method and system for forming a thin film device
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
US7148090B2 (en) Method of fabricating a TFT device formed by printing
US20070042611A1 (en) Method of producing a trench in a photo-resist on a III-V wafer and a compound wafer having a photo-resist including such a trench
US11892774B2 (en) Lithography
KR101107700B1 (ko) 금속배선 패턴 형성방법 및 이를 이용한 액정표시장치의 제조방법
KR100707023B1 (ko) 액정표시장치 제조시의 식각정지막 자기정렬방법
KR100660280B1 (ko) 폴리실리콘 게이트 전극 형성 방법
CN113488591A (zh) 一种平面型无寄生电容的有机场效应晶体管及其制作方法
KR20080023472A (ko) 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20120910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150323

R150 Certificate of patent or registration of utility model

Ref document number: 5719832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250