KR20110138233A - 양면 자기정렬식 금속 산화물 ｔｆｔ - Google Patents

양면 자기정렬식 금속 산화물 ｔｆｔ Download PDF

Info

Publication number
KR20110138233A
KR20110138233A KR1020117023963A KR20117023963A KR20110138233A KR 20110138233 A KR20110138233 A KR 20110138233A KR 1020117023963 A KR1020117023963 A KR 1020117023963A KR 20117023963 A KR20117023963 A KR 20117023963A KR 20110138233 A KR20110138233 A KR 20110138233A
Authority
KR
South Korea
Prior art keywords
layer
transparent
depositing
metal oxide
substrate
Prior art date
Application number
KR1020117023963A
Other languages
English (en)
Inventor
찬롱 시에
강 유
Original Assignee
씨비라이트 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨비라이트 인코퍼레이티드 filed Critical 씨비라이트 인코퍼레이티드
Publication of KR20110138233A publication Critical patent/KR20110138233A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

투명한 기판 위에서 금속 산화물 TFT를 제작하는 방법으로서, 본 방법은 기판의 앞면 상에 불투명한 게이트 금속 영역을 위치시키는 단계; 상기 게이트 금속 및 주변 영역 위에 놓인 투명한 게이트 유전체 및 투명 금속 산화물 반도체 층을 증착시키는 단계; 반도체 재료 위에 투명한 패시베이션 재료를 증착시키는 단계; 패시베이션 재료 위에 포토레지스트를 증착시키고 노출된 부분을 제거하기 위해 포토레지스트를 노출시키고 디벨로핑하는 단계; 채널 영역을 형성하는 패시베이션 영역을 남겨두도록 패시베이션 재료를 에칭하는 단계; 패시베이션 재료 위에 투명한 도전성 재료를 증착시키는 단계; 도전성 재료 위에 포토레지스트를 증착시키는 단계; 노출된 부분을 제거하기 위해 포토레지스트를 노출시키고 디벨로핑하는 단계; 및 채널 영역의 반대편에 소스 및 드레인 영역을 남기도록 도전성 재료를 에칭하는 단계;를 포함한다.

Description

양면 자기정렬식 금속 산화물 ＴＦＴ{DOUBLE SELF-ALIGNED METAL OXIDE TFT}
본 발명은 일반적으로 크리티컬 정렬 도구를 제거하기 위한 금속 산화물 TFT의 양면 자기정렬 제작에 관한 것이다.
금속 산화물 박막 트랜지스터(MOTFT)는 능동형 유기 발광 다이오드(AMOLED)와 같은 광범위한 애플리케이션을 위한 고성능 TFT 후판(backplain)으로서 주목받고 있다. 예컨대, 2008년 7월 23일에 출원된 출원번호 제12/178,209호, "능동형 발광 디스플레이"란 제목의 동시계류중인 미국특허출원을 참조할 수 있다. 이러한 광역 애플리케이션의 대다수는 글래스 또는 플라스틱 기판을 사용한다. 낮은 비용으로 큰 면적 위에 TFT를 생산하기 위해, 더 값 비싼 스텝퍼 도구보다는 프록시미티(proximity)/프로젝션(projection) 정렬기와 같은 저비용의 리소그래피 도구를 사용하는 것이 유리하다. 또한, 프로세싱 중 기판의 변형(고온 처리로 인한 글래스의 변형, 또는 화학적 및 열 처리로 인한 플라스틱 기판의 변형)으로 인한 정렬 문제가 해소되어야 한다. 전형적으로, 변형으로 인한 정렬오차(misalignment)는 노출 필드의 크기와 함께 증가한다. 이러한 변형을 보상하는 한가지 방법은 기판에 복수의 노출을 수행하고, 복수의 패턴을 함께 스티칭(stitching)함으로써 노출 필드를 감소시키는 것이다. 그러나, 이러한 프로세스는 낮은 처리용량과 스티칭의 높은 비용으로 인해 제조비용을 상당히 증가시킨다.
크리티컬(critical) 정렬 단계를 포함하지 않는 자기정렬 프로세스를 가지는 것이 매우 유리할 것이다.
따라서, 본 발명의 목적은 자기정렬식 금속 산화물 TFT를 제작하는 새로운 향상된 방법을 제공하는 것이다.
간단히 말하자면, 본 발명의 바람직한 실시예에 따라 본 발명의 원하는 목적을 달성하기 위해, 양면 자기정렬 단계를 사용하여 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법이 제공된다. 본 방법은 플렉시블 또는 리지드 중 하나이고 앞면 및 뒷면을 가진 투명한 기판을 제공하는 단계, 및 TFT를 위한 게이트 영역을 형성하는 기판의 전면 위에 불투명한 게이트 금속을 놓는 단계를 포함한다. 투명한 게이트 유전체 층은 게이트 금속과 그 주변 영역 위에 놓인 기판의 앞면 위에 증착되고, 투명한 금속 산화물 반도체 재료 층은 투명한 게이트 유전체 층의 표면 위에 증착된다. 패시베이션 재료는 그 다음 게이트 영역 위에 놓은 TFT를 위한 채널 영역을 형성하는 패시베이션 영역을 남기도록 서브트랙티브법(subtractive process) 또는 애디티브 법(additive process) 중 하나에 의해 금속 산화물 반도체 재료 층 위에 놓여진다. 서브트랙티브 법에서 몇몇 단계는 게이트 금속 및 그 주변 영역 위에 놓인 투명한 패시베이션 재료 층 위에 제1 포지티브 워킹 포토레지스트 층을 증착하는 단계, 기판의 뒷면으로부터 제1 포토레지스트 층의 일부분을 노출시키고 에칭 마스크를 형성하기 위해 제1 포토레지스트 층의 노출된 부분을 제거하도록 제1 포토레지스트 층을 디벨로핑하는 단계, 및 패시베이션 재료 층의 일부분을 제거하고 에칭 마스크를 제거하는 단계를 포함한다. 애디티브 법에서, 패시베이션 층은 직접적으로 노출되고, 노출된 부분은 제거되고 노출되지 않은 부분은 남게 된다. 투명한 도전성 재료 층은 그 다음 채널 영역의 맞은 편에 소스 및 드레인 영역을 남기도록 서브트랙티브 법과 애디티브 법 중 하나에 의해 패시베이션 영역 위에 형성된다. 서브트랙티브 법은 투명한 도전성 재료 층 위에 제2의 네거티브 워킹 포토레지스트 층을 증착시키는 단계, 기판의 뒷면으로부터 제2 포토레지스트 층의 일부분을 노출시키고 에칭 마스크를 형성하도록 제2 포토레지스트 층의 노출되지 않은 부분을 제거하기 위해 제2 포토레지스트 층을 디벨로핑하는 단계, 및 애칭 등에 의해 투명한 도전성 재료 층의 일부분을 제거하는 단계를 포함한다. 투명한 도전성 재료는 금속 산화물, 금속의 박막 층 등을 포함할 수 있고, 몇몇 특수한 애플리케이션에서는, 투명한 유기체 재료 층을 포함할 수도 있다. 애디티브 법은 도전성 재료를 직접 선택적으로 증착시키는 단계를 포함한다.
본 발명의 앞선 목적과 장점 및 다른 더 특정한 목적 및 장점들은 아래의 도면과 함께 아래의 바람직한 실시예의 상세한 설명으로부터 당업자들에게 쉽게 이해될 것이다.
도 1은 본 발명에 따른 TFT의 제작의 제1 단계를 도시하고,
도 2는 본 발명에 따른 TFT의 제작의 제2 단계를 도시하고,
도 3은 본 발명에 따른 TFT의 제작의 제3 단계를 도시하고, 그리고
도 4는 본 발명에 따른 TFT의 제작의 확대된 최종 단계를 도시한다.
이제 도면을 참조하는데, 종래기술의 문제점을 간단히 설명하기 위해, 먼저 도 4를 주목한다. 도 4에 도시된 디바이스는 아래쪽이 게이트이고 위쪽인 소스/드레인 금속 산화물 TFT(10)이다. TFT(10)는 기판 위에 패턴화된 게이트 금속(14)을 가진 기판(12)을 포함한다. 게이트 유전체 층(16)은 게이트 금속(14) 위에 증착되고, 반도체 액티브 층(18)이 게이트 금속(14)으로부터 액티브 층(18)을 절연시키기 위해 유전체 층(16) 위에 증착된다. 패시베이션 영역(20)은 액티브 층(18) 위에 패턴화되고, 소스/드레인 영역(22)이 액티브 층(18)의 윗면 상에 패시베이션 영역(20)의 맞은편 상에 형성된다. 소스와 드레인 사이의 공간은 TFT(10)를 위한 도전 채널(24)을 형성한다.
TFT(10)를 제작하는 종래기술의 프로세스에서, 2개의 크리티컬 정렬 단계가 행하여진다. 제1 크리티컬 정렬 단계는 패시베이션 영역(20)(채널 보호 층)과 게이트 금속(14) 사이이다. 게이트 금속(14)은 패시베이션 영역(20)보다 약간 더 커야 하는데, 이는 오버랩 영역, d1으로 표시되고, 여기서 d1>0이다. 제2 크리티컬 정렬 단계는 소스/드레인(22)을 위한 패턴과 패시베이션 영역(20) 사이이다. 소스/드레인 영역(22)(즉, 소스/드레인(22) 사이의 채널 공간)의 형성에 있어 소스/드레인 컨덕터의 에칭이 액티브 층(18)에 영향을 주지 않도록, 소스/드레인 영역(22)과 패시베이션 영역(20) 사이에, 오버랩 영역, d2으로 표시되는 약간의 오버랩이 존재해야 한다. 여기서 d2>0이다. 즉, 에천트가 패시베이션 영역(20)의 에지 둘레를 통과하여 액티브 층(18)에 도달할 수 있는 가능성은 오버랩 d2에 의해 차단된다. 임의의 정렬 패턴화는 약간의 허용공차를 포함하고, 제작 프로세스는 약간의 변형 허용공차를 포함함을 이해해야 한다.
그러므로, L의 채널 길이(일반적으로 패시베이션 영역(20)의 수평 폭)를 형성하기 위해, 소스와 드레인 사이의 거리는 (L-2×d2)보다 작아야 한다. 이러한 관계 또는 L의 설명에서, d2는 임의의 정렬 및 변형 허용공차를 포함한다. 또한, 게이트 금속(14)의 수평 폭은 (L+2×d1) 보다 더 커야 한다. 이러한 관계 또는 L의 설명에서, d1은 임의의 정렬 및 변형 허용공차를 포함한다. 그러므로, 오버랩 d1, 및 d2의 값은 정렬 도구(즉, 정렬 허용공차) 및 제작 프로세스 동안 기판 변형의 크기에 의존한다. 낮은 비용의 도구에 대하여, 오버랩, d1 및 d2는 기판 변형으로 인해 추가되는 기여 없이 대략 5 마이크로미터로 비교적 크다. 10 ppm 기판 변형에 대하여, 50cm의 필드 크기는 허용공차에 대하여 다른 5 마이크로미터를 기여할 수 있다. 현재 10마이크로미터 이하의 채널 길이를 가지는 TFT를 제작하는 것은 바람직하다. 그러나, 저비용 도구 및 큰 필드 크기와 함께 앞서 서술한 종래기술의 제작 방법을 사용하여, 10마이크로미터의 채널 길이를 형성하는 것은 불가능하거나, 대안으로서 10마이크로미터의 소스/드레인 간격은 오버랩 d1 및 d2에 포함된 정렬/변형 허용공차로 인해 30마이크로미터의 L을 야기할 것이다.
본 발명의 양면 자기정렬 프로시저를 이해하기 위해, 도 1 내지 4는 본 발명에 따라 제작되는 하나의 실시예의 순차적 단계를 도시한다. 더욱 상세하게는 도 1을 참조하면, 글래스, 플라스틱 등과 같은 자기정렬 프로시저에 사용되는 방사선(즉, 자기정렬 노출) 파장에 투명한 임의의 편리한 재료일 수 있는 투명 기판(12)이 도시되어 있다. 본 명세서에서, 용어 "투명한" 및 "불투명한"은 서술된 또는 기재되어 있는 그 재료가 자기정렬 프로시저에 사용되는 방사선(즉, 노출) 파장에 투명하거나 불투명하다는 의미이다. 게이트 금속 층(14)은 임의의 편리한 수단에 의해 기판(12)의 윗면 상에 패턴화된다. 게이트 금속 층(14)의 포지션이 사실상 중요한 것은 아니므로, 임의의 논-크리티컬 패턴화 기술이 사용될 수 있다. 당업자들은 프록시미티 또는 프로젝션 도구로 게이트 금속 층(14)을 형성함과 더불어 또는 그 대신에, 게이트 층은 임프린팅 또는 오프셋 프린팅법을 포함하여 앞서 언급된 임의의 다른 프린팅 프로세스로 형성될 수 있음이 이해될 것이다. 또한, 게이트 금속(14)은 자기정렬 프로시저에 사용되는 방사선 파장을 투과시키지 않는 불투명한 도전성 금속이다. 이해의 편의를 위해 하나의 게이트 금속(14)가 도시되어 있으나, 이는 후판 또는 다른 광범위한 애플리케이션에서 사용되는 하나 이상의(모든) TFT를 나타낼 수 있음을 이해해야 한다.
게이트 유전체 재료의 얇은 층(16)은 게이트 금속(14) 및 주변 영역 위에 형성된다. 본 명세서의 목적을 위해, 용어 "주변 영역"은 적어도 도면에 도시된 영역(즉, 게이트 및 채널 영역, 및 소스/드레인 영역)을 포함한다. 또한, 층(16)은 전체의 광역 애플리케이션을 커버하는 블랭킷 층일 수 있고, 정렬이 필요하지 않다. 게이트 유전 재료는 TFT 동작을 위해 원하는 유전 상수를 제공하는 임의의 편리한 재료일 수 있고, 자기정렬 프로시저에 사용되는 방사선 파장에 투명하다. 반도체 금속 산화물의 층(18)은 층(16) 윗 표면에 증착된다. 금속 산화물 층(18)은 가지 배열 프로시저에 사용되는 방사선 파장에 투명하다. 투명한 금속 산화물의 몇가지 전형적인 예는 ZnO, InO, AlZnO, ZnInO, InAlZnO, InGaZnO, ZnSnO, GaSnO, InGaCuO, InCuO, AlCuO 등을 포함한다. 앞서 서술된 동시계류중인 특허 출원에서 서술된 바와 같이, 금속 산화물 반도체는 비결정질이거나 다결정질일 수 있으나, 비결정질인 것이 바람직하다. 층(18)은 첫째로 최종적인 제품에 따라 블랭킷 층일 수 있고 또는 옵션으로서 패턴화될 수도 있다.
그 다음, 자기정렬 프로시저에 사용된 방사선 파장에 투명한 패시베이션 층이 층(18) 위에 증착된다. 바람직하게는, 패시베이션 층에 대한 제한사항은 패시베이션 층이 아래에 놓인 반도체 금속 산화물 층(18)과의 화학적인 반응이 매우 작아야 한다는 점이다. 이러한 특징의 설명 및 예시를 위해, 2008년 7월 16일에 출원된 출원번호 제12/173,995호, "향상된 캐리어 이동성을 가진 금속 산화물 TFT"란 제목의 동시계류중인 미국특허출원을 참조할 수 있다. (스핀 코팅, 슬롯 코팅, 스프레이 코팅 등과 같은) 코팅 프로세스에 의해 프로세싱될 수 있는 패시베이션 재료의 예는 폴리머 PMG1, 폴리스틸렌, PMMA, 폴리에틸렌, 및 스핀온글래스(spin on glass)를 포함한다. (열 증기 또는 스퍼터와 같은) 진공 증착에 의해 프로세싱될 수 있는 패시베이션 재료의 예는 MgF2, TaO, SiO2 등을 포함한다.
패시베이션 층이 증착된 후, 포지티브 워킹 포토레지스트 층(30)이, 예컨대, 스핀 코팅, 슬롯 코팅, 스프레이 코팅 등에 의해 그 위에 놓여 진다. 포토레지스트 층(30)은, 그 다음, 뒤(화살표(32)로 표시된, 도 1의 기판(12) 아래의, 뒷면)에서부터 노출된다. 게이트 금속을 제외한 모든 재료가 노출 광에 투명하므로, 게이트 금속(14)은 패시베이션 영역(20)의 정렬을 위한 마스크로서 역할을 할 것이다. 그러므로, 포토레지스트 층(30)은 게이트 금속(14) 위에 놓인 패시베이션 영역(20)으로 패시베이션 층의 에칭을 위한 마스크를 형성하기 위해 노출되고 디벨로핑된다. 도 1에 도시된 바와 같이, 포지티브 포토레지스트의 노출된 부분이 노출된 영역이 디벨로핑 단계에서 비교적 쉽게 제거될 수 있도록 분해 또는 분리(노출되지 않은 부분에 상대적으로 변하는)되기 때문에, 포토레지스트 층의 모든 노출된 부분(33)은 제거된다. 노출된 영역 위의 패시베이션 재료는 마스크로서 제1 포토레지스트를 사용하여, 일반적으로 광 에천트 또는 다른 분해 재료와 함께 아래의 표면에 대한 영향 없이 에칭되어 제거될 수 있다.
대안의 프로세스에서, 패시베이션 층은 포지티브 워킹 포토레지스트, PMGI, 포지티브 워킹 포토 폴리머에 내장된 절연성 나노 입자 등과 같은 패턴화가능한 재료를 포함할 수 있다. 페인팅 산업의 전문가에게 주지된 UV 분해가능한 페인팅이 패시베이션 층(20)을 형성하기 위해 사용될 수도 있다. 이러한 대안의 프로세스에서, 패시베이션 층은 게이트 금속(14) 위에 놓인 패시베이션 층(20)만 남도록 노출되고 디벨로핑된다. 이러한 특정한 프로세스에서, 윗 표면 상의 포토레지스트 층이 아니라 패시베이션 층이 노출되므로, 패시베이션 층이 투명할 필요가 없음을 이해해야 한다. 본 방법은 패시베이션 영역(20)을 패턴화하기 위해 어떠한 방법 또는 프로세스가 사용되는지와 무관하게, 반도체 액티브 층(18)을 파괴하거나 나쁜 영향을 주지 않아야 한다. 몇몇 엑스트라 마스크 패턴은 크리티컬 게이트 영역 및 TFT(10)의 제품 외부의 다른 부분을 패턴화하기 위해 요구되거나 사용될 수 있다. TFT(10)의 제품 외부의 이러한 부분의 설명은 2007년 12월 3일에 출원된 출원번호 제11/949,477호, "플렉시블 기판상에 자기정렬된 투명 금속 산화물 TFT"란 제목의 동시계류중인 미국특허 출원에 제공되어 있다. 이러한 논-크리티컬 영역 내의 패턴은 또한 프린팅 분야의 기술자들에게 주지되어 있는 여러가지 프린팅 방법(임프린팅, 잉크젯 프린팅, 솔루션 디스펜싱 등) 중 하나에 의해 형성될 수 있다.
또 다른 대안의 프로세스에서, 게이트 영역 위의 패시베이션 층(20)은 UV 노출 하에서 기판의 표면 특성을 변경하고, 당 분야의 기술자들에게 주지된 코팅(예컨대, 슬롯 코팅, 딥 코팅, 스핀 코팅 등) 또는 프린팅법(예컨대, 잉크젯 프린팅, 스크린 프린팅, 솔루션 디스펜싱 등) 중 하나로 균일하게 또는 거의 균일하게 타겟 패턴화 영역(20)으로 패시베이션 재료를 전달함으로써 형성될 수 있다. 그 다음, 잉크/솔루션이 건조된 후, 잉크/솔루션이 표면력 하에서 영역(20)의 패턴을 형성한다. 예를 들어, 표면은 소수성 특성을 가진 유기체 증기와 함께 프라임된 후, 그 표면은 도 1에 도시된 바와 같은 기판 표면으로부터 UV 광이 조명되고, UV 광에 노출된 영역은 친수성이 된다. 폴리스틸렌 필름의 층은, 예컨대, 기판 위에 코팅(슬롯, 스프레이 코팅)에 의해, 또는 폴리스틸렌 용액에 기판을 담구어 영역(20) 내에 형성될 수 있다. 추가적인 공기 흐름은 기판이 수평으로 놓여진 때 패턴화를 돕기 위해 사용될 수 있다.
도 2에 더욱 상세하게 도시된 바와 같이, 패시베이션 층이 패턴화된 후, 또는 패시베이션 영역(20)을 생성하는 것을 완료한 후, 투명한 도전성 금속 산화물과 같은 투명한 도전성 재료의 층, 금속 또는 금속 합금의 투명한 얇은 층 등(또는 몇몇 애플리케이션에서, 투명한 유기체 재료의 층)은 디바이스의 윗면에 증착된다. 이러한 층은 블랭킷 층일 수 있고, 또는 (매우 거칠고 논-크리티컬한) 몇몇 엑스트라 마스크 패턴은 TFT(10) 영역 외부의 다른 부분을 패턴화하기 위해 필요로 될 수도 있다. 논-크리티컬한 외부 영역 내의 패턴은 당업자들에게 주지된 (용액 디스펜싱, 잉크젯 프린팅, 임프린팅, 오프셋 프린팅, 스크린 프린팅 등과 같은) 프린팅 기술 중 하나로 대응하는 영역으로 포토레지스트를 전달함으로써 형성될 수 있다. 도 3에 도시된 바와 같이, 네거티브 워킹 포토레지스트의 층(35)은 투명한 도전성 재료의 층의 윗면에 바람직하게는 스핀 코팅, 스프레이 코팅, 슬롯 코팅 등과 같은 몇몇 방법(또는 당업자들에게 주지된 프린팅 방법 중 하나)에 의해 적용된다.
네거티브 워킹 포토레지스트 층(35)은 화살표(36)에 의해 표시된, 도 3의 기판(12) 아래) 뒤로부터 노출된다. 게이트 금속(14)을 제외한 모든 재료가 노출 광에 대하여 투명하므로, 게이트 금속(14)은 소스/드레인 영역(22)의 정렬을 위한 마스크 역할을 할 것이다. 그러므로, 포토레지스트 층(35)은 투명한 도전성 층을 소스/드레인 영역(22)으로 에칭하기 위한 마스크를 형성하도록 노출되고 디벨로핑될 것이다. 도 3에 도시된 바와 같이, 포토레지스트 층(35)에 갭(38)이 형성된다. 네거티브 포토레지스트가 노출된 때 경화되고(노출되지 않은 부분에 상대적으로 변하고), 노출되지 않은 영역이 디벨로핑 단계에서 제거될 수 있게 한다.
네거티브 또는 서브트렉티브 포토레지스트 프로세스를 사용하여 소스/드레인 컨덕터를 설치하는 앞서 서술된 방법은 다른 방식으로 수행될 수도 있음을 이해해야 한다. 애디티브 프로세스에서, 도전 층을 증착시키고 포토리소그래피 및 소스/드레인 컨덕터를 형성하기 위한 에칭 프로세스를 통해 층을 패턴화하는 대신에, 소스/드레인 컨덕터는 포토-증착 프로세스를 통해 선택적으로 증착될 수 있다. 이러한 프로세스에서(이하 "애디티브 프로세스"라 함), 도전성 재료는 광에 노출된 영역에만 증착된다(즉, 선택적 증착). 애디티브 프로세스의 몇가지 예는 싸이미그 리미티드에 의해 서술된 Pt, Pd, Au 증착, 케맷 테크놀로지 인코포레이티드, 창 웨이 등의 "ITO 투명 도전성 코팅의 다이렉트 패터닝", 및 선택된 위치(예컨대, 소스/드레인 영역) 내의 도전성 재료만 남도록 네거티브 레지스트와 유사하게 패터닝될 수 있는 네거티브 워킹 포토 폴리머 매트릭스에 내장된 도전성 나노입자를 포함한다. 후자의 프로세스에서, 몇몇 예로서, 도전성을 증가시키기 위해 높은 열(번-오프)을 통해 매트릭스로부터 폴리머의 일부 또는 모두를 제거하는 것이 바람직할 수 있다. 양면 자기정렬 프로세스가 여전히 통합되었다 하더라도 선택적 증착으로 인해 도전성 재료의 투명도는 애디티브 프로세스에서 옵션이다.
추가적인 단계 또는 재료를 필요로 하지 않고 마스킹 및 에칭 단계 동안 오버랩(d1 및 d2)의 크기에 대한 실질적으로 완벽한 제어가 가능함이 이해될 것이다. 예를 들어, 도 1에 도시된 제1 마스킹 단계를 참조하면, 노출 시간 또는 강도를 변경함으로써(예컨대, 그 중 하나를 증가시키거나 감소시킴으로써), 남는 포토레지스트의 양이 감소되거나 증가될 수 있고, 그러므로 오버랩, d1의 폭을 변경한다. 이와 유사하게, 도 3에 도시된 제2 마스킹 단계를 참조하면, 노출 시간 또는 강도를 변경함으로써(예컨대, 그 중 하나를 증가시키거나 감소시킴으로써), 남는 포토레지스트의 양이 감소되거나 증가될 수 있고, 그러므로 오버랩, d2의 폭을 변경한다. 또한, 도 1 및 3의 패턴 중 하나와 결합하여 사용되는 에칭은 오버랩, d1을 증가시키기 위해 그리고/또는 오버렙, d2를 감소시키기 위해 증가될 수 있다. 이러한 피처 및 그들을 조절하는 방법은 자기정렬 분야에서 주지되어 있고, 이러한 프로세스를 설명하기 위해 사용된 때 용어 "자기정렬"에 포함된다.
값비싼 도구를 필요로 하는 크리티컬한 마스킹 단계가 수행되지 않음을 알 수 있다. 또한, 오버랩 또는 크리티컬 영역의 실질적으로 완벽한 제어로 인해, 임의의 오버랩이 작은 채널 길이를 희생시킬 필요없이, 실질적으로 0에서부터 임의의 원하는 크기까지 제공될 수 있다. 또한, 비싼 마스크 또는 도구가 요구되지 않고, 더 큰 면적이 이 프로세스 동안 노출될 수 있어, 비싼 스탭핑 및 스티칭 등이 요구되지 않는다. 그러므로, 새로운 양면 자기정렬 프로시저는 투명한 기판 위에 금속 산화물 TFT 및 추가적인 컴포넌트를 형성하기 위한 것으로 설명되었다.
설명의 목적으로 선택된 본 명세서의 실시예에 대한 다양한 변형 및 수정이 당업자들에게 쉽게 발생할 것이다. 이러한 수정 및 변형은 본 발명의 정신을 벗어나지 않고 본 발명의 범위에 포함되는 것으로 의도되었고, 본 발명의 범위는 아래의 청구항의 공정한 해석에 의해서만 결정된다.
본 발명은 당업자들이 본 발명을 이해하고 동일하게 실시할 수 있도록 명확하고 간결한 용어로 서술되었다.

Claims (23)

  1. 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법으로서,
    앞면 및 뒷면을 가진 투명 기판을 제공하는 단계;
    TFT를 위한 게이트 영역을 형성하기 위해 상기 기판의 상기 앞면 위에 불투명한 게이트 금속을 놓는 단계;
    상기 게이트 금속 및 주변 영역 위에 놓인 상기 기판의 상기 앞면 상에 투명한 게이트 유전체 층을 증착시키고, 상기 투명한 게이트 유전체 층의 표면 위에 투명한 금속 산화물 반도체 재료 층을 증착시키는 단계;
    상기 금속 산화물 반도체 재료 층 상에 패시베이션 재료 층을 증착시키는 단계;
    상기 기판의 상기 뒷면으로부터 상기 패시베이션 재료 층의 일부분을 노출시키고, 상기 게이트 영역 위에 놓인 상기 TFT를 위한 채널 영역을 형성하는 패시베이션 영역을 남기도록 상기 패시베이션 재료 층의 노출된 부분을 제거하는 단계; 및
    상기 기판의 뒷면으로부터 상기 불투명한 게이트 금속을 마스크로서 사용하여 상기 채널 영역의 맞은 편 상에 소스 및 드레인 영역을 형성하도록, 상기 금속 산화물 반도체 재료 층 위에 도전성 재료를 증착시키는 단계;를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  2. 제 1 항에 있어서, 상기 패시베이션 재료 층을 증착시키는 단계는 포지티브 워킹 포토레지스트 층을 증착시키고 프로세싱하는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  3. 제 2 항에 있어서, 상기 패시베이션 재료 층을 증착시키는 단계는 패턴화가능한 재료를 상기 패시베이션 재료 층으로서 증착시키고 프로세싱하는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  4. 제 1 항에 있어서, 상기 도전성 재료를 증착시키는 단계는 서브트랙티브법(subtractive process) 및 애디티브 법(additive process) 중 하나를 사용하는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  5. 제 4 항에 있어서, 상기 서브트랙티브 법을 사용하여 도전성 재료를 증착시키는 단계는 투명한 도전성 재료 층을 증착시키는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  6. 제 5 항에 있어서, 상기 투명한 도전성 재료의 층을 증착시키는 단계는 투명한 도전성 금속 산화물, 얇고 투명한 금속 층, 및 투명한 유기체 층 중 하나를 증착시키는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  7. 제 5 항에 있어서, 상기 서브트랙티브 법을 사용하여 도전성 재료를 증착시키는 단계는 상기 투명한 도전성 재료의 층의 표면 위에 네거티브 워킹 포토레지스트의 코팅을 증착시키는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  8. 제 4 항에 있어서, 상기 애디티브 법을 사용하여 도전성 재료를 증착시키는 단계는 Pt, Pd, 및 Au 중 하나의 선택적 증착, 및 네거티브 워킹 포토 폴리머 매트릭스에 내장된 도전성 나노입자를 증착시키고 상기 네거티브 워킹 포토 폴리머 매트릭스를 노출시키고 디벨로핑하는 프로세스 중 하나를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  9. 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법으로서,
    앞면 및 뒷면을 가진 투명한 기판을 제공하는 단계;
    TFT를 위한 게이트 영역을 형성하기 위해 상기 기판의 앞면 상에 불투명한 게이트 금속을 놓는 단계;
    상기 게이트 금속 및 그 주변 영역 위에 놓인 상기 기판의 앞면 상에 투명한 게이트 유전체 층을 증착시키고, 상기 투명한 게이트 유전체 층의 표면상에 투명한 금속 산화물 반도체 재료 층을 증착시키는 단계;
    상기 금속 산화물 반도체 재료 층 상에 투명한 패시베이션 재료 층을 증착시키는 단계;
    상기 게이트 금속 및 그 주변 영역 위에 놓인 상기 패시베이션 재료 층 상에 제1 포토레지스트를 증착시키는 단계;
    상기 기판의 상기 뒷면으로부터 상기 제1 포토레지스트 층의 일부분을 노출시키고, 제2 에칭 마스크를 형성하기 위해 상기 제1 포토레지스트 층의 노출된 부분을 제거하도록 상기 제1 포토레지스트 층을 디벨로핑하는 단계;
    상기 기판의 상기 뒷면으로부터 상기 제2 에칭 마스크를 사용하여 상기 게이트 영역 위에 놓인 상기 TFT를 위한 채널 영역을 형성하는 패시베이션 영역을 남겨두도록 상기 패시베이션 재료 층의 일부분을 제거하고, 상기 제2 에칭 마스크를 제거하는 단계; 및
    상기 투명한 금속 산화물 반도체 재료 층 위에 도전성 재료를 증착시키고, 상기 채널 영역의 반대편 상에 소스 및 드레인 영역을 제공하도록 상기 도전성 재료를 프로세싱하는 단계;를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  10. 제 9 항에 있어서, 상기 제1 포토레지스트 층은 포지티브 포토레지스트인 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  11. 제 10 항에 있어서, 상기 제1 포토레지스트 층의 일부분을 노출시키는 단계는 제1 자기정렬 마스크로서 상기 불투명한 게이트 금속을 사용하는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  12. 제 9 항에 있어서, 상기 투명한 패시베이션 재료 층을 증착시키는 단계는 폴리머 PMG1, 스핀온글래스, 및 MgF2, TaO, 또는 SiO2의 열 증기 중 하나를 스핀 코팅, 스프레이 코팅, 및 슬롯 코팅 중 하나로 코팅하는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  13. 제 9 항에 있어서, 상기 투명한 금속 산화물 반도체 재료의 층을 증착시키는 단계는 ZnO, InO, AlZnO, ZnInO, InAlZnO, InGaZnO, ZnSnO, GaSnO, InGaCuO, InCuO, 및 AlCuO 중 하나를 증착시키는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  14. 제 9 항에 있어서, 상기 패시베이션 재료 층의 일부분을 제거하는 단계는 상기 패시베이션 재료 층을 에칭하는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  15. 제 9 항에 있어서, 상기 도전성 재료를 증착시키는 단계는 서브트랙티브법(Subtractive process) 및 애디티브 법(additive process) 중 하나를 사용하는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  16. 제 15 항에 있어서, 상기 서브트랙티브 법을 사용하여 도전성 재료를 증착시키는 단계는 투명한 도전성 재료 층을 증착시키는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  17. 제 16 항에 있어서, 상기 투명한 도전성 재료 층을 증착시키는 단계는 투명한 도전성 금속 산화물, 얇고 투명한 금속 층, 및 투명한 유기체 층 중 하나를 증착시키는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  18. 제 16 항에 있어서, 상기 서브트랙티브 법을 사용하여 도전성 재료를 증착시키는 단계는 상기 투명한 도전성 재료 층의 상기 표면 위에 네거티브 워킹 포토레지스트의 코팅을 증착시키는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  19. 제 15 항에 있어서, 상기 애디티브 법을 사용하여 도전성 재료를 증착시키는 단계는 Pt, Pd, 및 Au 중 하나의 선택적 증착, 및 네거티브 워킹 포토 폴리머 매트릭스 내에 내장된 도전성 나노입자를 증착시키고 상기 네거티브 워킹 포토 폴리머 매트릭스를 디벨로핑하는 프로세스 중 하나를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  20. 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법으로서,
    앞면과 뒷면을 가진 투명한 기판을 제공하는 단계;
    TFT를 위한 게이트 영역을 형성하기 위해 상기 기판의 상기 앞면 위에 불투명한 게이트 금속을 놓는 단계;
    상기 게이트 금속과 그 주변 영역 위에 놓인 상기 기판의 앞면 위에 투명한 게이트 유전체의 층을 증착시키고, 상기 게이트 금속과 그 주변 영역 위에 놓인 상기 투명한 게이트 유전체 층의 표면 위에 투명한 금속 산화물 반도체 재료 층을 증착시키는 단계;
    상기 게이트 금속과 그 주변 영역 위에 놓인 상기 금속 산화물 반도체 재료의 층 위에 투명한 패시베이션 재료 층을 증착시키는 단계;
    상기 게이트 금속과 그 주변 영역 위에 놓인 상기 투명한 패시베이션 재료 층 위에 포지티브 포토레지스트 층을 증착시키는 단계;
    상기 불투명한 게이트 금속을 제1 자기정렬 마스크로서 사용하여 상기 기판의 상기 뒷면으로부터 상기 포지티브 포토레지스트 층의 일부분을 노출시키고, 에칭 마스크를 형성하기 위해 상기 포지티브 포토레지스트 층의 노출된 부분을 제거하도록 상기 포지티브 포토레지스트 층을 디벨로핑하는 단계;
    상기 게이트 영역이 위에 놓인 상기 TFT를 위한 채널 영역을 형성하는 패시베이션 영역을 남기도록 상기 패시베이션 재료 층을 에칭하고, 상기 에칭 마스크를 제거하는 단계;
    상기 패시베이션 영역 및 상기 투명한 금속 산화물 반도체 재료 층의 노출된 부분 위에 투명한 도전성 재료를 증착시키는 단계;
    상기 게이트 금속이 위에 놓인 상기 투명한 도전성 재료 층 및 상기 주변 영역 위에 네거티브 포토레지스트 층을 증착시키는 단계;
    상기 불투명한 게이트 금속을 제2 자기정렬 마스크로서 사용하여, 상기 기판의 상기 뒷면으로부터 상기 네거티브 포토레지스트 층의 일부분을 노출시키고, 에칭 마스크를 형성하기 위해 상기 네거티브 포토레지스트 층의 노출되지 않은 부분을 제거하도록 상기 네거티브 포토레지스트 층을 디벨로핑하는 단계;
    상기 채널 영역의 반대편 상에 소스 및 드레인 영역을 남기도록 상기 투명한 도전성 재료의 층을 에칭하는 단계;를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  21. 제 20 항에 있어서, 상기 투명한 패시베이션 재료 층을 증착시키는 단계는 폴리머 PMG1, 스핀온글래스, 및 MgF2, TaO, 또는 SiO2의 열 증기 중 하나를 스핀 코팅, 스프레이 코팅, 및 슬롯 코팅 중 하나로 코팅하는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  22. 제 20 항에 있어서, 상기 투명한 도전성 재료의 층의 일부분을 제거하는 단계는 상기 투명한 도전성 재료의 층을 에칭하는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
  23. 제 20 항에 있어서, 상기 투명한 도전성 재료를 증착시키는 단계는 투명한 도전성 금속 산화물, 얇고 투명한 금속 층, 및 투명한 유기체 층 중 하나를 증착시키는 단계를 포함하는 것을 특징으로 하는 투명한 기판 위에 금속 산화물 TFT를 제작하는 방법.
KR1020117023963A 2009-04-21 2010-03-12 양면 자기정렬식 금속 산화물 ｔｆｔ KR20110138233A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/427,200 2009-04-21
US12/427,200 US7977151B2 (en) 2009-04-21 2009-04-21 Double self-aligned metal oxide TFT

Publications (1)

Publication Number Publication Date
KR20110138233A true KR20110138233A (ko) 2011-12-26

Family

ID=42981310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117023963A KR20110138233A (ko) 2009-04-21 2010-03-12 양면 자기정렬식 금속 산화물 ｔｆｔ

Country Status (6)

Country Link
US (2) US7977151B2 (ko)
EP (1) EP2422361A4 (ko)
JP (1) JP5719832B2 (ko)
KR (1) KR20110138233A (ko)
CN (2) CN102405517A (ko)
WO (1) WO2010123633A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401431B2 (en) * 2009-04-21 2016-07-26 Cbrite Inc. Double self-aligned metal oxide TFT
US8273600B2 (en) * 2009-04-21 2012-09-25 Chan-Long Shieh Self-aligned metal oxide TFT with reduced number of masks
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102024757B (zh) * 2009-09-22 2013-03-27 群康科技(深圳)有限公司 像素结构及其制造方法
JP2011187626A (ja) * 2010-03-08 2011-09-22 Sony Corp 薄膜トランジスタおよび電子機器
TWI423437B (zh) * 2010-04-07 2014-01-11 Au Optronics Corp 有機發光二極體顯示器之畫素結構及其製作方法
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101300564B1 (ko) * 2011-05-19 2013-08-27 연세대학교 산학협력단 칼코지나이드 박막 트랜지스터 기반 바이오 센서 제조 방법
US9318614B2 (en) * 2012-08-02 2016-04-19 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
US20140252355A1 (en) * 2011-10-21 2014-09-11 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
CN102602880B (zh) * 2012-03-22 2014-12-17 中国科学院半导体研究所 通用的多种材料间全限制纳米线的自对准制备方法
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN103515236A (zh) * 2012-06-25 2014-01-15 北京大学 一种在柔性衬底上的薄膜晶体管的制备方法
US9379247B2 (en) * 2012-06-28 2016-06-28 Cbrite Inc. High mobility stabile metal oxide TFT
FR2998580B1 (fr) 2012-11-26 2016-10-21 Institut De Rech Pour Le Developpement Ird Marqueurs moleculaires et methodes pour l'identification des genotypes de palmier dattier
US9070779B2 (en) * 2012-12-18 2015-06-30 Cbrite Inc. Metal oxide TFT with improved temperature stability
KR102153110B1 (ko) * 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9093378B2 (en) 2013-03-15 2015-07-28 Samsung Electronics Co., Ltd. Method for forming patterns of semiconductor device using SADP process
CN103383925B (zh) * 2013-07-02 2015-06-03 京东方科技集团股份有限公司 显示设备、裸眼3d功能面板的信号基板及其制造方法
KR102258374B1 (ko) 2013-10-18 2021-06-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법
US9362413B2 (en) * 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
CN103700626B (zh) 2013-12-25 2017-02-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN206000447U (zh) * 2016-05-20 2017-03-08 东莞鼎翰铝制品有限公司 一种具有缓冲功能的伸缩梯
KR102269462B1 (ko) * 2016-12-12 2021-06-28 스미토모덴키고교가부시키가이샤 반도체 디바이스 및 그 제조 방법
CN108878536B (zh) * 2017-05-10 2021-08-17 中国科学院苏州纳米技术与纳米仿生研究所 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置
CN108346704B (zh) * 2018-02-01 2021-04-09 惠科股份有限公司 薄膜晶体管及其制造方法
CN111261586B (zh) * 2020-01-22 2023-03-14 成都工业学院 一种中孔半导体纳米结构的制作方法
US11881404B2 (en) * 2020-02-11 2024-01-23 QROMIS, Inc. Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
CN112670240B (zh) * 2020-12-24 2024-05-28 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法与显示面板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262051A (ja) * 1988-08-26 1990-03-01 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH03186820A (ja) * 1989-12-15 1991-08-14 Sharp Corp マトリクス型液晶表示基板の製造方法
JPH0475350A (ja) * 1990-07-18 1992-03-10 Fuji Xerox Co Ltd 薄膜トランジスタ製造方法
JPH07142737A (ja) * 1993-11-18 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
US5614729A (en) * 1994-07-08 1997-03-25 Hosiden Corporation Top gate thin-film transistor
US6043113A (en) * 1995-07-31 2000-03-28 1294339 Ontario, Inc. Method of forming self-aligned thin film transistor
US5721164A (en) * 1996-11-12 1998-02-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
GB9907019D0 (en) * 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
JP3823312B2 (ja) * 2001-10-18 2006-09-20 日本電気株式会社 有機薄膜トランジスタ
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
TWI236153B (en) * 2004-01-05 2005-07-11 Quanta Display Inc Method for fabricating self-aligned TFT
JP2005244204A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 電子機器、半導体装置およびその作製方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
TWI294689B (en) * 2005-09-14 2008-03-11 Ind Tech Res Inst Method of tft manufacturing and a base-board substrate structure
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5458296B2 (ja) * 2006-10-27 2014-04-02 国立大学法人岩手大学 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP2008300791A (ja) * 2007-06-04 2008-12-11 Sony Corp 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
US20100267197A1 (en) 2010-10-21
CN105742368A (zh) 2016-07-06
JP5719832B2 (ja) 2015-05-20
US7977151B2 (en) 2011-07-12
CN102405517A (zh) 2012-04-04
US8129720B2 (en) 2012-03-06
US20110227065A1 (en) 2011-09-22
WO2010123633A1 (en) 2010-10-28
EP2422361A1 (en) 2012-02-29
EP2422361A4 (en) 2012-09-12
JP2012525000A (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
KR20110138233A (ko) 양면 자기정렬식 금속 산화물 ｔｆｔ
US8435832B2 (en) Double self-aligned metal oxide TFT
US8273600B2 (en) Self-aligned metal oxide TFT with reduced number of masks
US9614102B2 (en) Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption
WO2016074373A1 (zh) 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
US9401431B2 (en) Double self-aligned metal oxide TFT
EP2530720B1 (en) Manufacture methods of thin film transistor and array substrate and mask
JP2002540630A (ja) 薄膜トランジスタ及びその製造方法
US8592817B2 (en) Self-aligned metal oxide TFT with reduced number of masks
CN105575776A (zh) 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置
US7678626B2 (en) Method and system for forming a thin film device
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
KR20170034980A (ko) 표시 장치 제조 방법
US20150294908A1 (en) Method of fabricating ultra short gate length thin film transistors using optical lithography
GB2574265A (en) Transistor Arrays
KR100974885B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101026798B1 (ko) 박막 트랜지스터 및 그의 제조 방법
KR100707023B1 (ko) 액정표시장치 제조시의 식각정지막 자기정렬방법
KR20080023472A (ko) 박막 트랜지스터 제조방법
KR20090067907A (ko) 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법
JP2008177253A (ja) 電子デバイスの製造方法、レジストパターン形成システム、電子デバイス、及び薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application