CN105742368A - 双重自对准金属氧化物tft - Google Patents
双重自对准金属氧化物tft Download PDFInfo
- Publication number
- CN105742368A CN105742368A CN201610115701.9A CN201610115701A CN105742368A CN 105742368 A CN105742368 A CN 105742368A CN 201610115701 A CN201610115701 A CN 201610115701A CN 105742368 A CN105742368 A CN 105742368A
- Authority
- CN
- China
- Prior art keywords
- layer
- transparent
- substrate
- metal oxide
- gate metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 37
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 238000002161 passivation Methods 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 121
- 238000000034 method Methods 0.000 claims description 53
- 239000007800 oxidant agent Substances 0.000 claims description 16
- 230000001590 oxidative effect Effects 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 230000009977 dual effect Effects 0.000 claims description 10
- 239000003795 chemical substances by application Substances 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 5
- 238000005507 spraying Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 229910001635 magnesium fluoride Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 238000002207 thermal evaporation Methods 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 239000005300 metallic glass Substances 0.000 claims 5
- 229910004158 TaO Inorganic materials 0.000 claims 1
- 230000009849 deactivation Effects 0.000 claims 1
- 239000012044 organic layer Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 230000008569 process Effects 0.000 description 25
- 238000007639 printing Methods 0.000 description 7
- 101100489577 Solanum lycopersicum TFT10 gene Proteins 0.000 description 6
- 238000013459 approach Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 239000004793 Polystyrene Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 229920002223 polystyrene Polymers 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 206010020843 Hyperthermia Diseases 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 230000036031 hyperthermia Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000002256 photodeposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了双重自对准金属氧化物TFT。具体，本发明公开了在透明衬底上制造金属氧化物TFT的方法，包括以下步骤：在所述衬底的正面上布置不透明栅极金属区域，沉积覆盖所述栅极金属和周围区域的透明栅极电介质层和透明金属氧化物半导体层，在所述半导体材料上沉积透明钝化材料，在所述钝化材料上沉积光致抗蚀剂，曝光和显影所述光致抗蚀剂以除去被曝光部分，蚀刻所述钝化材料以留下界定沟道区域的钝化区域，在所述钝化区域上方沉积透明导电材料，在导电材料上方沉积光致抗蚀剂，曝光和显影所述光致抗蚀剂以除去未曝光的部分，和蚀刻所述导电材料以在沟道区域的相对侧上留下源极区域和漏极区域。
Description
本申请为国际申请PCT/US2010/027162于2011年10月18日进入中国国家阶段、申请号为201080017247.4、发明名称为“双重自对准金属氧化物TFT”的分案申请。
技术领域
本发明总地涉及金属氧化物TFT的双重自对准制造以免去临界对准工具。
背景技术
金属氧化物薄膜晶体管(MOTFT)作为用于大面积应用例如有源矩阵有机发光二极管(AMOLED)的高性能TFT背板，引起了人们的兴趣。参见例如2008年7月23日提交的标题为“ActiveMatrixLightEmittingDisplay(有源矩阵发光显示器)”的共同待决美国专利申请，该申请在此合并作为参考。这些大面积应用中有许多使用了玻璃或塑料衬底。为了在大面积上以低成本产生TFT，利用低成本平版印刷工具例如接近式/投影式对准器而不是更昂贵的步进工具是有利的。此外，由于衬底在加工中变形(玻璃由于高温处理而变形、或塑料衬底由于化学和热处理而变形)，所以必须解决对准的问题。典型地，由于变形引起的未对准随着曝光区域的尺寸而增加。补偿变形的一种方法是通过在衬底上执行多次曝光、然后将多个图形拼接在一起，从而减小曝光区域。但是，由于低通量和高拼接成本，这种方法显著增加了制造成本。
得到没有临界对准步骤的自对准方法将是高度有利的。
因此，本发明的目的是提供制造自对准金属氧化物TFT的新的改进方法。
发明内容
简单说，为了达到本发明根据其优选实施方案的期望目标，提供了使用双重自对准步骤在透明衬底上制造金属氧化物TFT的方法。该方法包括以下步骤：提供柔性或刚性、具有正面和背面的透明衬底并将不透明的栅极金属布置在所述衬底的正面上以界定TFT的栅极区域。在衬底的正面上沉积覆盖栅极金属和周围区域的透明栅极电介质层，并在所述透明栅极电介质层的表面上沉积透明金属氧化物半导体材料层。然后通过减成或加成法在所述金属氧化物半导体材料层上布置钝化材料，留下覆盖栅极区域并界定TFT的沟道区域的钝化区域。在减成法中，一些步骤包括在覆盖栅极金属和周围区域的透明钝化材料层上沉积第一正型光致抗蚀剂层，从衬底的背面将部分第一光致抗蚀剂层曝光并显影第一光致抗蚀剂层以除去第一光致抗蚀剂层的被曝光部分以形成蚀刻掩模，以及除去部分钝化材料层和除去蚀刻掩模。在加成法中，直接曝光钝化层，除去被曝光部分并保留未曝光部分。然后通过减成和加成法之一在所述钝化区域上形成透明导电材料层，以在沟道区域的相对侧上留下源极区域和漏极区域。减成法包括以下步骤：在透明导电材料层上沉积第二负型光致抗蚀剂层，从衬底的背面将部分第二光致抗蚀剂层曝光并显影所述第二光致抗蚀剂层以除去第二光致抗蚀剂层的未曝光部分以形成蚀刻掩模，和通过蚀刻等除去部分透明导电材料层。要理解，透明导电材料可以包括金属氧化物、薄金属层等，或在一些具体应用中包括透明有机材料层。加成法包括选择性地直接沉积导电材料。
附图说明
对于本领域技术人员而言，从下面结合图对本发明优选实施方案的详细说明将很容易看出本发明的上述和其它以及更具体的目标和优点，所述图中：
图1绘出了依照本发明制造TFT的第一阶段或期；
图2绘出了依照本发明制造TFT的第二阶段或期；
图3绘出了依照本发明制造TFT的第三阶段或期；和
图4绘出了依照本发明制造TFT的放大的最终阶段或期。
具体实施方式
优选实施方案的详细说明
现在转向图，为了简短说明现有技术的问题，首先注意图4。图4绘出的装置是底部栅极和顶部源极/漏极的金属氧化物TFT，标注为10。TFT10包括衬底12，衬底12之上具有图形化的栅极金属14。栅极电介质层16沉积在栅极金属14之上，半导体有源层18沉积在电介质层16之上，从而将有源层18与栅极金属14隔离。钝化区域20在有源层18上图形化，以及在有源层18的上表面上的钝化区域20的相对侧上形成源极/漏极区域22。源极和漏极之间的空间界定TFT10的导电沟道，标注为24。
在制造TFT10的现有技术方法中，两个临界对准步骤是普遍的。第一个临界对准步骤在钝化区域20(沟道保护层)和栅极金属14之间。栅极金属14应该略大于钝化区域20，指示为重叠区d1，其中d1>0。第二个临界对准在源极/漏极22和钝化区域20的图形之间。在源极/漏极区域22和钝化区域20之间应该有轻度重叠，指示为重叠区d2，其中d2>0，以致在形成源极/漏极区域22期间蚀刻源极/漏极导体(即源极/漏极22之间的沟道空间)不会影响有源层18。也就是通过重叠d2来防止蚀刻剂能够绕过钝化区域20的边缘周围并到达有源层18的可能性。要理解，任何对准图形化都包括一些容差，而且制造过程包括一些变形容差。
因此，为了制成沟道长度L(一般是钝化区域20的水平宽度)，源极和漏极之间的距离应该小于(L-2xd2)。在L的这种关系或说明中，d2包括任何对准和变形容差。此外，栅极金属14的水平宽度应该大于(L+2xd1)。在L的这种关系或说明中，d1包括任何对准和变形容差。因此，重叠d1和d2的值取决于对准工具(即对准容差)和在制造过程期间衬底变形的量。对于低成本工具，重叠d1和d2相对大，不加衬底变形的贡献，为大约5微米。对于10ppm的衬底变形而言，50cm的区域尺寸可以对容差贡献另一个5微米。目前希望制造沟道长度小到10微米或小于10微米的TFT。但是，使用上面描述的用低成本工具和具有大区域尺寸的现有技术制造方法，不可能形成10微米的沟道长度，或者说，因为重叠d1和d2中所包括的对准/变形容差，10微米的源极/漏极间距将产生等于30微米的L。
为了了解本发明的双重自对准方法，图1至4图解了依照本发明制造的实施方案中的顺序步骤。具体转向图1，绘出了透明衬底12，其可以是任何对自对准过程中所用的幅射(即自对准曝光)波长是透明的便利材料，例如玻璃、塑料等等。贯穿本公开内容，术语“透明”和“不透明”是指正讨论或描述的材料对于自对准过程中所用的幅射(即曝光)波长是可透过的或不可透过的。栅极金属层14通过任何方便的手段在衬底12的上表面上图形化。因为栅极金属层14的位置实际上不是临界的，因此可以使用任何非临界图形化技术都可以使用。本领域技术人员应了解，除了用接近式或投影式工具形成栅极金属层14以外或代替它们，可以用上述各种印刷方法的任一种、包括刻印或胶版印刷来形成栅极层。而且，栅极金属14是不透明的导电金属，其不会透过自对准过程中所用的幅射波长。虽然，为了理解方便起见，绘出的是单个栅极金属14，但要清楚这可能代表用于底板或其它大面积应用中的一个或多个(甚至所有)TFT。
在栅极金属14和周围区域上方形成栅极电介质材料的薄层16。为了本公开内容的目的，术语“周围区域”至少包括图中绘出的区域(即栅极区域和沟道区域以及源极/漏极区域)。同样，层16可以是覆盖整个大面积应用的覆盖层，并且不要求对准。栅极电介质材料可以是提供TFT运行所希望的介电常数的任何方便的材料，并且对于自对准过程中所用的幅射波长是透明的。半导体金属氧化物层18沉积在层16的上表面上。金属氧化物层18对于自对准过程中所用的幅射波长的透明的。透明金属氧化物的一些典型实例包括ZnO、InO、AlZnO、ZnInO、InAlZnO、InGaZnO、ZnSnO、GaSnO、InGaCuO、InCuO、AlCuO等。如上面描述的共同待决专利申请中所解释，金属氧化物半导体可以是无定形物或多晶，但是优选是无定形的。主要取决于最终产品，层18可以是覆盖层，或者它可以任选被图形化。
然后在层18之上沉积钝化层，钝化层对于自对准过程中所用的幅射波长是透明的。优选，对钝化层的限制条件是所述钝化层应该极少有与下面的半导体金属氧化物层18发生化学相互作用。这种特征的实例和说明参见2008年7月16日提交的共同待决美国专利申请，标题为“MetalOxideTFTwithImprovedCarrierMobility(载流子迁移率提高的金属氧化物TFT)”，序号12/173,995，该申请合并在此作为参考。可以通过涂层方法(例如旋涂、狭缝涂布、喷涂等等)进行加工的钝化材料的实例包括聚合物PMG1、聚苯乙烯、PMMA、聚乙烯和旋涂式玻璃。可以通过真空沉积(例如热蒸发或溅射)进行加工的钝化材料的实例包括MgF2、TaO、SiO2等。
一旦钝化层被沉积，通过例如旋涂、狭缝涂布、喷涂等等在其上布置正型光致抗蚀剂层30。然后从背部(背面，图1中衬底12下面，箭头32所示)将光致抗蚀剂层30曝光。因为除了栅极金属之外的所有材料都对曝光用的光是透明的，因此栅极金属14将作为用于钝化区域20的对准的掩模。因此，光致抗蚀剂层30经过曝光和显影，形成掩模，用于将钝化层蚀刻成覆盖栅极金属14的钝化区域20。如图1所绘，因为正型光致抗蚀剂的曝光部分分解或解离(相对于未曝光部分发生改变)，允许在显影阶段相对容易地除去被曝光区域，从而除去光致抗蚀剂层33的所有被曝光部分。可以使用第一光致抗蚀剂作为掩模，通常用对下面的表面没有影响的光蚀刻剂或其它溶解材料，将被曝光区域上方的钝化材料蚀刻掉。
在一种备选方法中，钝化层可以包括可图形化材料，例如正型光致抗蚀剂、PMGI、包埋在正型感光聚合物中的绝缘性纳米粒子等等。涂料业有经验者知道的UV可分解涂料也可以用于形成钝化层20。在这种备选方法中，钝化层经过曝光和显影，使得只有钝化层20仍然覆盖栅极金属14。应该注意，在这种具体方法中，因为是钝化层被曝光，而不是上表面上的光致抗蚀剂层被曝光，所以不需要钝化层是透明的。不管使用何种方法或过程来图形化钝化区域20，该方法都不应该破坏或不会不利地影响半导体有源层18。可能需要或可能使用一些额外的掩模图形，以在产品的TFT10和临界栅极区域之外图形化其它部分。对产品在TFT10之外的这种部分的描述提供在2007年12月3日提交的共同待决美国专利申请中，其标题为“Self-AlignedTransparentMetalOxideTFTonFlexibleSubstrate(柔性衬底上的自对准透明金属氧化物TFT)”，序号11/949,477，合并在此作为参考。还可以通过印刷领域技术人员已知的几种印刷方法之一(例如刻印、喷墨印刷、溶液分配等等)，在这种非临界区域中形成图形。
在又一个备选方法中，可以通过在UV曝光下改变衬底的表面性质、和用本领域技术人员知道的一种涂布(例如狭缝涂布，浸涂，旋涂等)或印刷(例如喷墨印刷，丝网印刷，溶液分配等)方法均匀地递送钝化材料或将钝化材料递送到目标图形化区域20附近，从而在栅极区域上方形成钝化层20。油墨/溶液然后在表面力的作用下形成区域20的图形，这之后干燥所述油墨/溶液。例如，表面用具有疏水性的有机蒸气涂底，然后如图1所示用UV光从衬底侧照射所述表面，并且暴露于UV光下的区域变为亲水性的。可以例如将衬底浸渍在聚苯乙烯溶液中或在衬底上涂布(狭缝涂布，喷涂)，在区域20中形成聚苯乙烯膜的层。当衬底水平放置时，可以使用附加空气来辅助图形化。
如图2具体所绘，一旦钝化层被图形化或完成，产生钝化区域20，则在装置的上表面上沉积透明导电材料层，例如透明导电金属氧化物、透明的金属或金属合金薄层等等(或者在一些具体应用中是透明的有机材料层)。所述层可以是覆盖层，或者可能需要一些额外的掩模图形(非常粗略的和非临界的)，以将TFT10区域以外的其它部分图形化。还可以通过用本领域技术人员知道的印刷技术之一(例如溶液分配，喷墨印刷，刻印，胶版印刷，丝网印刷等等)，将光致抗蚀剂递送到相应区域，在非临界以外的区域中形成图形。如图3所绘，优选通过一些方法例如旋涂、喷涂、狭缝涂布等(或者本领域技术人员知道的印刷方法之一)，向透明导电材料层的上表面施加负型光致抗蚀剂层，标注为35。
从背面(图3中衬底12下方，箭头36所示)将负型光致抗蚀剂层35曝光。因为除了栅极金属14之外的所有材料都对曝光用的光是透明的，因此栅极金属14将作为用于源极/漏极区域22的对准的掩模。因此，光致抗蚀剂层35经过曝光和显影，形成掩模，用于将透明导电层蚀刻成源极/漏极区域22。如图3所绘，因为负型光致抗蚀剂在曝光时硬化(相对于未曝光部分发生改变)并允许未曝光区域在显影阶段中被除去，因此在光致抗蚀剂层35中形成缺口38。
要理解，以上描述的利用负性或减成光致抗蚀剂工艺布置源极/漏极导体的方法，可以用其它方式实行。例如，布置自对准的源极/漏极导体的另一种方法是通过加成法。在加成法中，代替沉积导电层和然后通过照相平版印刷术和蚀刻法对所述层图形化以形成源极/漏极导体的是，可以通过光沉积法选择性沉积源极/漏极导体。在这种方法中(以下称为“加成法”)，导电材料只沉积到曝光区域上(即选择性沉积)。加成法的一些实例包括：Pt、Pd、Au沉积，如CeimigLimited公司的ChematTechnology,Inc的QiangWei等人在“DirectpatterningITOtransparentconductivecoatings(ITO透明导电涂层的直接图形化)”所述；和被包埋在负型感光聚合物基质中的导电纳米粒子，其可以类似于负型抗蚀剂的方式进行图形化，使得在选定的位置(例如源极/漏极区域)中只留有导电材料。在后一种过程中，在有些情况下可能希望例如通过高热(烧掉)从基质除去部分或全部的聚合物，以提高导电性。应该注意，因为是选择性沉积，所以即使仍然合并了双重自对准方法，导电材料的透明度在加成法中也是任选的。
要理解，在掩蔽和蚀刻阶段期间，不需要另外的步骤或材料而基本上完全控制重叠d1和d2的尺寸是可能的。例如，参考图1绘出的第一个掩蔽步骤，通过改变曝光时间或强度(例如增加或减少任一种)，可以减少或增加残留的光致抗蚀剂的量，从而改变重叠d1的宽度。同样，参考图3绘出的第二个掩蔽步骤，通过改变曝光时间或强度(例如增加或减少任一种)，可以减少或增加残留的光致抗蚀剂的量，从而改变重叠d2的宽度。与图1和图3的任一图形结合使用的蚀刻可被增强，以增加重叠d1和/或减少重叠d2。这些特征和如何调节它们，在自对准领域中是公知的，并当用于描述所述方法时，包括在术语“自对准”中。
可以看出，不执行其中需要昂贵的工具的临界掩蔽步骤。此外，因为基本上完全控制了重叠区域或临界区域，可以提供从基本为零到任何需要量的任何重叠，而不必牺牲掉小的沟道长度。此外，所述方法期间不需要昂贵的掩模或工具并可以曝光较大的区域，因此不需要昂贵的步进和拼接等。从而，公开了用于在透明衬底上形成金属氧化物TFT和其他部件的新的双重自对准方法。
对为了说明而挑选出来的本文实施方案的各种改变和修改，对于本领域技术人员是很容易发生的。在这种修改和变化没有脱离本发明精神的程度上，将它们定为包含在本发明范围内，本发明范围仅由权利要求的公正解读来评定。
本发明已经通过使得本领域技术人员能够领会和实践它的清楚和简练的措词进行了充分描。
Claims (3)
1.使用不需要临界掩蔽步骤的双重自对准方法在透明衬底上制造金属氧化物TFT的方法，所述方法包括以下步骤：
提供具有正面和背面的透明衬底；
使用非临界图形化技术，在不含中间层的衬底的正面上直接布置不透明栅极金属，以界定TFT的栅极区域；
在衬底的正面上沉积覆盖栅极金属和周围区域的透明栅极电介质层；
在透明栅极电介质层的表面上沉积透明无定形金属氧化物半导体材料层，所述无定形金属氧化物层包含以下之一：ZnO、InO、AlZnO、ZnInO、InAlZnO、InGaZnO、ZnSnO、GaSnO、InGaCuO、InCuO和AlCuO；
在金属氧化物半导体材料层上沉积钝化材料层；
从衬底的背面将部分钝化材料层曝光，并除去钝化材料层的被曝光部分，留下覆盖栅极区域并界定TFT的沟道区域的钝化区域，所述沟道区域的沟道长度为10微米或更低；
在金属氧化物半导体材料层上沉积导电材料和钝化材料；和
在沟道区域的相对侧上蚀刻覆盖钝化材料的导电材料以形成源极区域和漏极区域。
2.使用不需要临界掩蔽步骤的双重自对准方法在透明衬底上制造金属氧化物TFT的方法，包括以下步骤：
提供具有正面和背面的透明衬底；
使用非临界图形化技术，在不含中间层的衬底的正面上直接布置不透明栅极金属，以界定TFT的栅极区域；
在衬底的正面上沉积覆盖栅极金属和周围区域的透明栅极电介质层；
在透明栅极电介质层的表面上沉积透明无定形金属氧化物半导体材料层；
在金属氧化物半导体材料层上沉积透明钝化材料层；
在钝化材料层上沉积覆盖栅极金属和周围区域的第一光致抗蚀剂层；
从衬底的背面将部分第一光致抗蚀剂层曝光并显影第一光致抗蚀剂层以除去第一光致抗蚀剂层的被曝光部分，形成第二蚀刻掩模；
利用对从衬底背面的第二蚀刻掩模，除去部分钝化材料层，留下覆盖栅极区域并界定TFT的沟道区域的钝化区域，并除去第二蚀刻掩模，所述沟道区域的沟道长度为10微米或更低；
在金属氧化物半导体材料和钝化材料层上方沉积导电材料；和
在沟道区域的相对侧上蚀刻覆盖钝化材料的导电材料以形成源极区域和漏极区域。
3.使用不需要临界掩蔽步骤的双重自对准方法在透明衬底上制造金属氧化物TFT的方法，包括以下步骤：
提供具有正面和背面的透明衬底；
使用非临界图形化技术，在不含中间层的衬底的正面上直接布置不透明栅极金属，以界定TFT的栅极区域；
在衬底的正面上沉积覆盖栅极金属和周围区域的透明栅极电介质层；
在透明栅极电介质层的表面上沉积覆盖栅极金属和周围区域的透明无定形金属氧化物半导体材料层，所述无定形金属氧化物层包含以下之一：ZnO、InO、AlZnO、ZnInO、InAlZnO、InGaZnO、ZnSnO、GaSnO、InGaCuO、InCuO和AlCuO；
在金属氧化物半导体材料层上沉积覆盖栅极金属和周围区域的透明钝化材料层，所述透明钝化材料层的步骤包括下列的一种：聚合物PMG1和旋涂式玻璃之一的旋涂、喷涂、和狭缝涂布，MgF2、TaO和SiO2的热蒸发；
在透明钝化材料层上沉积覆盖栅极金属和周围区域的正型光致抗蚀剂层；
使用不透明栅极金属作为第一自对准掩模，从衬底的背面将部分正型光致抗蚀剂层曝光，并显影该正型光致抗蚀剂层以除去该正型光致抗蚀剂层的被曝光部分，形成蚀刻掩模；
蚀刻钝化材料层以留下覆盖栅极区域并界定TFT的沟道区域的钝化区域，和除去蚀刻掩模；所述沟道区域的沟道长度为10微米或更低；
在透明金属氧化物半导体材料层的钝化区域和被曝光部分上方沉积透明导电材料层，所述透明导电材料层包含透明导电金属氧化物、透明薄金属层和透明有机层中的一种；
在透明导电材料层上方沉积覆盖栅极金属和周围区域的负型光致抗蚀剂层；
使用不透明栅极金属作为第二对准掩模，从衬底的背面将部分负型光致抗蚀剂层曝光，并显影该负型光致抗蚀剂层以除去该负型光致抗蚀剂层的未曝光部分，形成蚀刻掩模；和
蚀刻透明导电材料层，以在沟道区域的相对侧上留下源极区域和漏极区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/427,200 US7977151B2 (en) | 2009-04-21 | 2009-04-21 | Double self-aligned metal oxide TFT |
| US12/427,200 | 2009-04-21 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010800172474A Division CN102405517A (zh) | 2009-04-21 | 2010-03-12 | 双重自对准金属氧化物tft |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105742368A true CN105742368A (zh) | 2016-07-06 |
Family
ID=42981310
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610115701.9A Pending CN105742368A (zh) | 2009-04-21 | 2010-03-12 | 双重自对准金属氧化物tft |
| CN2010800172474A Pending CN102405517A (zh) | 2009-04-21 | 2010-03-12 | 双重自对准金属氧化物tft |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010800172474A Pending CN102405517A (zh) | 2009-04-21 | 2010-03-12 | 双重自对准金属氧化物tft |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7977151B2 (zh) |
| EP (1) | EP2422361A4 (zh) |
| JP (1) | JP5719832B2 (zh) |
| KR (1) | KR20110138233A (zh) |
| CN (2) | CN105742368A (zh) |
| WO (1) | WO2010123633A1 (zh) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8273600B2 (en) * | 2009-04-21 | 2012-09-25 | Chan-Long Shieh | Self-aligned metal oxide TFT with reduced number of masks |
| US9401431B2 (en) * | 2009-04-21 | 2016-07-26 | Cbrite Inc. | Double self-aligned metal oxide TFT |
| WO2011033915A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN102024757B (zh) * | 2009-09-22 | 2013-03-27 | 群康科技(深圳)有限公司 | 像素结构及其制造方法 |
| JP2011187626A (ja) * | 2010-03-08 | 2011-09-22 | Sony Corp | 薄膜トランジスタおよび電子機器 |
| TWI423437B (zh) * | 2010-04-07 | 2014-01-11 | Au Optronics Corp | 有機發光二極體顯示器之畫素結構及其製作方法 |
| US8536571B2 (en) * | 2011-01-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| KR101300564B1 (ko) * | 2011-05-19 | 2013-08-27 | 연세대학교 산학협력단 | 칼코지나이드 박막 트랜지스터 기반 바이오 센서 제조 방법 |
| US9318614B2 (en) * | 2012-08-02 | 2016-04-19 | Cbrite Inc. | Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption |
| US9412623B2 (en) * | 2011-06-08 | 2016-08-09 | Cbrite Inc. | Metal oxide TFT with improved source/drain contacts and reliability |
| US8679905B2 (en) * | 2011-06-08 | 2014-03-25 | Cbrite Inc. | Metal oxide TFT with improved source/drain contacts |
| US20140252355A1 (en) * | 2011-10-21 | 2014-09-11 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
| CN102602880B (zh) * | 2012-03-22 | 2014-12-17 | 中国科学院半导体研究所 | 通用的多种材料间全限制纳米线的自对准制备方法 |
| KR20130136063A (ko) | 2012-06-04 | 2013-12-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN103515236A (zh) * | 2012-06-25 | 2014-01-15 | 北京大学 | 一种在柔性衬底上的薄膜晶体管的制备方法 |
| US9379247B2 (en) * | 2012-06-28 | 2016-06-28 | Cbrite Inc. | High mobility stabile metal oxide TFT |
| FR2998580B1 (fr) | 2012-11-26 | 2016-10-21 | Institut De Rech Pour Le Developpement Ird | Marqueurs moleculaires et methodes pour l'identification des genotypes de palmier dattier |
| US9070779B2 (en) * | 2012-12-18 | 2015-06-30 | Cbrite Inc. | Metal oxide TFT with improved temperature stability |
| KR102153110B1 (ko) * | 2013-03-06 | 2020-09-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체막 및 반도체 장치 |
| US9093378B2 (en) | 2013-03-15 | 2015-07-28 | Samsung Electronics Co., Ltd. | Method for forming patterns of semiconductor device using SADP process |
| CN103383925B (zh) | 2013-07-02 | 2015-06-03 | 京东方科技集团股份有限公司 | 显示设备、裸眼3d功能面板的信号基板及其制造方法 |
| KR102258374B1 (ko) | 2013-10-18 | 2021-06-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 |
| US9362413B2 (en) * | 2013-11-15 | 2016-06-07 | Cbrite Inc. | MOTFT with un-patterned etch-stop |
| CN103700626B (zh) | 2013-12-25 | 2017-02-15 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板和显示装置 |
| CN206000447U (zh) * | 2016-05-20 | 2017-03-08 | 东莞鼎翰铝制品有限公司 | 一种具有缓冲功能的伸缩梯 |
| JP6965894B2 (ja) | 2016-12-12 | 2021-11-10 | 住友電気工業株式会社 | 半導体デバイスの製造方法 |
| CN108878536B (zh) * | 2017-05-10 | 2021-08-17 | 中国科学院苏州纳米技术与纳米仿生研究所 | 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置 |
| CN108346704B (zh) * | 2018-02-01 | 2021-04-09 | 惠科股份有限公司 | 薄膜晶体管及其制造方法 |
| CN111261586B (zh) * | 2020-01-22 | 2023-03-14 | 成都工业学院 | 一种中孔半导体纳米结构的制作方法 |
| KR20220150908A (ko) * | 2020-02-11 | 2022-11-11 | 큐로미스, 인크 | 스퍼터링된 마그네슘 소스를 이용한 질화갈륨 물질에서의 마그네슘 확산 방법 및 시스템 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403408B1 (en) * | 1999-08-24 | 2002-06-11 | U.S. Philips Corporation | Thin-film transistors and method for producing the same |
| CN1230925C (zh) * | 2001-10-18 | 2005-12-07 | 日本电气株式会社 | 有机薄膜晶体管 |
| JP2008109039A (ja) * | 2006-10-27 | 2008-05-08 | Iwate Univ | 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法 |
| US20090075437A1 (en) * | 2005-09-14 | 2009-03-19 | Industrial Research Institute | Thin film transistor manufacturing method and substrate structure |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0262051A (ja) * | 1988-08-26 | 1990-03-01 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPH03186820A (ja) * | 1989-12-15 | 1991-08-14 | Sharp Corp | マトリクス型液晶表示基板の製造方法 |
| JPH0475350A (ja) * | 1990-07-18 | 1992-03-10 | Fuji Xerox Co Ltd | 薄膜トランジスタ製造方法 |
| JPH07142737A (ja) * | 1993-11-18 | 1995-06-02 | Sharp Corp | 薄膜トランジスタの製造方法 |
| US5614729A (en) * | 1994-07-08 | 1997-03-25 | Hosiden Corporation | Top gate thin-film transistor |
| US6043113A (en) * | 1995-07-31 | 2000-03-28 | 1294339 Ontario, Inc. | Method of forming self-aligned thin film transistor |
| US5721164A (en) * | 1996-11-12 | 1998-02-24 | Industrial Technology Research Institute | Method of manufacturing thin film transistors |
| GB9907019D0 (en) * | 1999-03-27 | 1999-05-19 | Koninkl Philips Electronics Nv | Thin film transistors and their manufacture |
| EP1434282A3 (en) * | 2002-12-26 | 2007-06-27 | Konica Minolta Holdings, Inc. | Protective layer for an organic thin-film transistor |
| TWI236153B (en) * | 2004-01-05 | 2005-07-11 | Quanta Display Inc | Method for fabricating self-aligned TFT |
| JP2005244204A (ja) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | 電子機器、半導体装置およびその作製方法 |
| JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JP5118810B2 (ja) * | 2004-11-10 | 2013-01-16 | キヤノン株式会社 | 電界効果型トランジスタ |
| EP1998373A3 (en) * | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| US8530891B2 (en) * | 2007-04-05 | 2013-09-10 | Idemitsu Kosan Co., Ltd | Field-effect transistor, and process for producing field-effect transistor |
| KR20080099084A (ko) * | 2007-05-08 | 2008-11-12 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| JP2008300791A (ja) * | 2007-06-04 | 2008-12-11 | Sony Corp | 薄膜トランジスタおよびその製造方法 |
-
2009
- 2009-04-21 US US12/427,200 patent/US7977151B2/en not_active Expired - Fee Related
-
2010
- 2010-03-12 WO PCT/US2010/027162 patent/WO2010123633A1/en active Application Filing
- 2010-03-12 JP JP2012507230A patent/JP5719832B2/ja active Active
- 2010-03-12 KR KR1020117023963A patent/KR20110138233A/ko not_active Application Discontinuation
- 2010-03-12 CN CN201610115701.9A patent/CN105742368A/zh active Pending
- 2010-03-12 CN CN2010800172474A patent/CN102405517A/zh active Pending
- 2010-03-12 EP EP10767477A patent/EP2422361A4/en not_active Ceased
-
2011
- 2011-05-26 US US13/116,292 patent/US8129720B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403408B1 (en) * | 1999-08-24 | 2002-06-11 | U.S. Philips Corporation | Thin-film transistors and method for producing the same |
| CN1230925C (zh) * | 2001-10-18 | 2005-12-07 | 日本电气株式会社 | 有机薄膜晶体管 |
| US20090075437A1 (en) * | 2005-09-14 | 2009-03-19 | Industrial Research Institute | Thin film transistor manufacturing method and substrate structure |
| JP2008109039A (ja) * | 2006-10-27 | 2008-05-08 | Iwate Univ | 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102405517A (zh) | 2012-04-04 |
| US20110227065A1 (en) | 2011-09-22 |
| EP2422361A1 (en) | 2012-02-29 |
| WO2010123633A1 (en) | 2010-10-28 |
| KR20110138233A (ko) | 2011-12-26 |
| JP2012525000A (ja) | 2012-10-18 |
| US20100267197A1 (en) | 2010-10-21 |
| US8129720B2 (en) | 2012-03-06 |
| EP2422361A4 (en) | 2012-09-12 |
| US7977151B2 (en) | 2011-07-12 |
| JP5719832B2 (ja) | 2015-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105742368A (zh) | 双重自对准金属氧化物tft | |
| US8273600B2 (en) | Self-aligned metal oxide TFT with reduced number of masks | |
| US9614102B2 (en) | Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption | |
| KR20090059754A (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
| CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
| US10020377B2 (en) | Electronic devices | |
| US9401431B2 (en) | Double self-aligned metal oxide TFT | |
| GB2490752A (en) | Thin film transistor and its method of manufacture | |
| WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
| CN105489502B (zh) | 薄膜晶体管结构的制造方法 | |
| US8592817B2 (en) | Self-aligned metal oxide TFT with reduced number of masks | |
| CN107895713B (zh) | Tft基板制作方法 | |
| WO2016197400A1 (zh) | Ltps阵列基板及其制造方法 | |
| CN108010923B (zh) | Tft基板制作方法 | |
| US20210217783A1 (en) | Transistor arrays | |
| CN113053741A (zh) | 金属电极的制备方法、金属电极及显示面板 | |
| KR20040110796A (ko) | 액정표시장치 제조시의 식각정지막 자기정렬방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160706 |