CN108878536B - 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置 - Google Patents
薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置 Download PDFInfo
- Publication number
- CN108878536B CN108878536B CN201710326285.1A CN201710326285A CN108878536B CN 108878536 B CN108878536 B CN 108878536B CN 201710326285 A CN201710326285 A CN 201710326285A CN 108878536 B CN108878536 B CN 108878536B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- ink
- negative photoresist
- gate insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 53
- 238000007641 inkjet printing Methods 0.000 claims abstract description 19
- 239000000976 ink Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 12
- 229910001960 metal nitrate Inorganic materials 0.000 claims description 9
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 150000002823 nitrates Chemical class 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000003892 spreading Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 238000005401 electroluminescence Methods 0.000 claims description 2
- 230000002209 hydrophobic effect Effects 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000007639 printing Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 96
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- CHPZKNULDCNCBW-UHFFFAOYSA-N gallium nitrate Inorganic materials [Ga+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O CHPZKNULDCNCBW-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- ONDPHDOFVYQSGI-UHFFFAOYSA-N zinc nitrate Inorganic materials [Zn+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O ONDPHDOFVYQSGI-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Abstract
本发明公开了一种薄膜晶体管的制作方法，包括：在基板的第一表面上制作形成栅电极以及覆盖栅电极的栅极绝缘层；在栅极绝缘层上制作形成负性光刻胶层；在基板的第二表面一侧对负性光刻胶层进行曝光，第二表面与第一表面相对；对曝光后的负性光刻胶层进行显影，以将栅电极之上的负性光刻胶层去除，从而将栅电极上的栅极绝缘层暴露；利用喷墨打印的方式在暴露出的栅极绝缘层上制作形成有源层；将剩余的负性光刻胶去除；在有源层上形成彼此间隔的源极和漏极。本发明在不增加掩模板的情况下，可以喷墨印刷出不超过栅电极尺寸的有源层图案，缩小有源层印刷线宽和位置精确度，从而提高薄膜晶体管阵列的均一性。
Description
技术领域
本发明属于晶体管制作技术领域，具体地讲，涉及一种薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置。
背景技术
薄膜晶体管是LCD(液晶显示器)和AMOLED(有源矩阵有机发光二极管)显示器的核心控制和驱动元件。目前广泛用于显示领域的薄膜晶体管包括非晶硅薄膜晶体管和多晶硅薄膜晶体管，其中前者的迁移率低，而后者的制作工艺温度高且产品均匀性差，均难以满足高分辨显示屏的驱动需求。氧化物半导体薄膜晶体管由于其稳定性好、制备温度低，已经成为新一代的显示面板驱动技术。印刷制备氧化物半导体薄膜，无需光刻工艺和真空镀膜设备，与传统微电子的真空沉积工艺相比，极大节约了成本，是近年来得到广泛研究的薄膜沉积方法。
在显示面板驱动中，为了满足越来越高的分辨率，晶体管所占的面积很小。以4K显示面板为例，55寸的显示面板中每个亚像素点尺寸约为100*300μm，而薄膜晶体管在横向、纵向上的尺寸都要小于50μm。喷墨印刷目前精度不足，采用10皮升的喷头印刷的线宽通常会在20μm以上，使用更小喷嘴的喷头可以获得更高的印刷精度，但是喷嘴小的喷头极易发生堵塞，不适用于工业生产。此外，由于墨滴在喷射过程中受不稳定因素影响以及墨滴在承印表面铺展的无规则性，喷墨印刷半导体薄膜获得的实际图形位置与预期存在一定的偏差，这极大地限制了印刷氧化物半导体薄膜晶体管中不同功能层的对准精度。在喷墨打印时若氧化物半导体薄膜出现10μm的错位，其与栅极层的对准精度即发生了20％的偏差，这会极大地影响薄膜晶体管的均一性，进而影响到显示面板的发光均匀性。
发明内容
为了解决上述现有技术中存在的问题，本发明的目的在于提供一种薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置。
根据本发明的一方面，提供了一种薄膜晶体管的制作方法，包括：在基板的第一表面上制作形成栅电极以及覆盖所述栅电极的栅极绝缘层；在所述栅极绝缘层上制作形成负性光刻胶层；在所述基板的第二表面一侧对所述负性光刻胶层进行曝光，所述第二表面与所述第一表面相对；对曝光后的负性光刻胶层进行显影，以将所述栅电极之上的负性光刻胶层去除，从而将所述栅电极上的栅极绝缘层暴露；利用喷墨打印的方式在暴露出的栅极绝缘层上制作形成有源层；将剩余的负性光刻胶去除；在所述有源层上形成彼此间隔的源极和漏极。
根据本发明的另一方面，提供了一种薄膜晶体管阵列基板的制作方法，包括：在基板的第一表面上制作形成栅电极、与栅电极连接的栅极线以及覆盖所述栅电极和所述栅极线的栅极绝缘层；在所述栅极绝缘层上制作形成负性光刻胶层；在所述基板的第二表面一侧对所述负性光刻胶层进行曝光，所述第二表面与所述第一表面相对；对曝光后的负性光刻胶层进行显影，以将所述栅电极和所述栅极线之上的负性光刻胶层去除，从而将所述栅电极和所述栅极线上的栅极绝缘层暴露；利用喷墨打印的方式在所述栅电极上的暴露出的栅极绝缘层上制作形成有源层；将剩余的负性光刻胶去除；在所述有源层上形成彼此间隔的源极和漏极，同时在所述栅极绝缘层上形成源极线，其中，所述源极延伸到所述栅极绝缘层上且与所述源极线连接。
进一步地，形成所述有源层的墨水与所述栅极绝缘层的接触角不大于40°，且形成所述有源层的墨水与所述负性光刻胶层的接触角不小于70°。
进一步地，形成所述有源层的墨水为醇相的金属硝酸盐墨水。
进一步地，所述金属硝酸盐包括In(NO3)3、Ga(NO3)3、Zn(NO3)2中的至少一种。
进一步地，所述栅极绝缘层由具有亲水性的材料制成，所述负性光刻胶层由具有疏水性的材料制成。
进一步地，所述栅极绝缘层的制作材料包括氧化硅、氮化硅、氧化铝中的至少一种。
进一步地，所述基板是透明的。
根据本发明的又一方面，提供了一种显示装置，包括由上述制作方法制作形成的薄膜晶体管或者薄膜晶体管阵列基板。
进一步地，所述显示装置为液晶显示装置或有机电致发光显示装置。
本发明的有益效果：本发明提供的薄膜晶体管的制作方法，在栅极绝缘层上制作形成负性光刻胶层，通过对负性光刻胶层进行曝光和显影，暴露出栅电极上的栅极绝缘层，再利用喷墨打印的方式在暴露出的栅极绝缘层上制作形成有源层，在有源层上形成彼此间隔的源极和漏极，从而在不增加掩模板的情况下，可以喷墨印刷出不超过栅电极尺寸的有源层图案，缩小有源层印刷线宽和位置精确度。同时，利用栅极绝缘层的亲水性、负性光刻胶层的疏水性以及栅极绝缘层的接触角小于负性光刻胶层的接触角，可以有效控制墨水喷墨印刷在薄膜晶体管上的沉积位置，进一步提高喷墨印刷有源层与栅电极的对准精度，从而提高薄膜晶体管阵列的均一性。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1A至图1G是根据本发明的实施例的薄膜晶体管的制程图；
图2是根据本发明的实施例的栅极绝缘层和负性光刻胶层分别与形成有源层的墨水的接触角的光学图；
图3是根据图1A至图1G所示的制作方法制得的薄膜晶体管的归一化转移特性曲线；
图4是根据本发明的实施例的薄膜晶体管阵列基板的结构示意图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。相同的标号在整个说明书和附图中可用来表示相同的元件。
图1A至图1G是根据本发明的实施例的薄膜晶体管的制程图。
根据本发明的实施例的薄膜晶体管的制作方法包括：
步骤一：参照图1A，在基板1的第一表面11上制作形成栅电极2以及覆盖栅电极2的栅极绝缘层3。
这里，基板1可以为透明的玻璃基板或者树脂基板。栅电极2可以采用钼或者其他材料形成，具体形成方式为：采用磁控溅射的方式形成150nm的钼薄膜层，之后利用丙酮、乙醇、去离子水分别超声清洗后进行掩膜刻蚀，从而得到栅电极2。栅极绝缘层3可以为氧化铝层、氧化硅层、氮化硅层或者其他的绝缘亲水性材料层。
步骤二：参照图1B，在栅极绝缘层3上制作形成负性光刻胶层4。
这里，负性光刻胶层4可以为具有疏水性的RNP-1150负性光刻胶或者Ctp100负性光刻胶制成，但本发明并不限制于此。
步骤三：参照图1C，在基板1的第二表面12一侧对负性光刻胶层4进行曝光，其中，第二表面12与第一表面11相对。在图1C中，平行的箭头表示曝光所采用的光线方向。
这里，在曝光过程中，由于栅电极2之上的负性光刻胶层4被栅电极2遮挡，因此无法接受到曝光所采用的光的光照，而其余位置的负性光刻胶层4能够接受到曝光所采用的光的光照。
步骤四：参照图1D，对曝光后的负性光刻胶层4进行显影，以将栅电极2之上的负性光刻胶层4去除，从而将栅电极2上的栅极绝缘层3暴露。
这里，在显影过程中，未被曝光所采用的光进行光照的负性光刻胶层4被刻蚀去除，而接受到曝光所采用的光的光照的负性光刻胶层4无法被刻蚀去除。
步骤五：参照图1E，利用喷墨打印的方式在暴露出的栅极绝缘层3上制作形成有源层5。
这里，优选地，形成有源层5的墨水为醇相的金属硝酸盐墨水。进一步地，金属硝酸盐墨水包括In(NO3)3墨水、Ga(NO3)3墨水、Zn(NO3)2墨水中的至少一种。例如，金属硝酸盐墨水为配置乙醇为溶剂的0.02～0.2mol/L的In(NO3)3墨水。
图2是根据本发明的实施例的栅极绝缘层和负性光刻胶层分别与形成有源层的墨水的接触角的光学图。
参照图2，负性光刻胶层4(疏水性材料)与墨水的接触角不小于70°(约为85°)，而栅极绝缘层3(亲水性材料)与墨水的接触角不大于40°(约为33°)。当利用喷墨打印的方式喷出墨水时，墨水会选择性的铺展于更小接触角的区域，即栅极绝缘层3上。这样，制作出的有源层5的尺寸不会超出栅电极2的尺寸。
步骤六：参照图1F，将剩余的负性光刻胶层4去除。
步骤七：参照图1G，在有源层5上形成彼此间隔的源极6和漏极7。这里，源极6和漏极7也可以由钼等金属材料形成。
图3是根据图1A至图1G所示的制作方法制得的薄膜晶体管的归一化转移特性曲线。参照图3，根据图1A至图1G所示的制作方法制得的薄膜晶体管工作于线性区。
由上可知，本发明采用栅电极2作为掩膜版来对负性光刻胶层4进行曝光、显影，而不使用额外的掩膜版。此外，本发明通过喷墨打印的方式在栅极绝缘层3上制作形成尺寸不超过栅电极2的尺寸的有源层5，从而能够有效控制墨水的沉积位置，提高有源层5与栅电极2的对准精度，进而提高薄膜晶体管的均一性。
图4是根据本发明的实施例的薄膜晶体管阵列基板的结构示意图。
参照图4，根据本发明的实施例的薄膜晶体管阵列基板包括基板1、多条栅极线21、多条源极线(或称数据线)61以及多个图1A至图1G所示的制作方法制得的薄膜晶体管。在图4中，为了便于图示，将栅极绝缘层3省略。
多条栅极线21彼此平行设置，且每条栅极线21沿行方向延伸。多条源极线61亦彼此平行设置，且每条源极线61沿列方向延伸。每条栅极线21与每条源极线61彼此绝缘且交叉设置，而在每个交叉处设置一个图1A至图1G所示的制作方法制得的薄膜晶体管。也就是说，多个图1A至图1G所示的制作方法制得的薄膜晶体管阵列排布在基板1上。
由于栅极线21与栅电极2采用相同的材料同时形成，并且源极线61与源极6采用相同的材料同时形成，因此根据本发明的实施例的薄膜晶体管阵列基板的制作方法可以参照上面步骤一至步骤七描述的薄膜晶体管的制作方法，只是需在步骤一种加入栅极线21的制作，并且在步骤七中加入源极线61的制作，其中栅极线21与栅电极2连接，源极线61与源极6连接。此外，在根据本发明的实施例的薄膜晶体管阵列基板的制作方法中，多个所述薄膜晶体管同时制作。
此外，应当说明的是，根据本发明的实施例的薄膜晶体管阵列基板通常用于液晶显示装置或者OLED显示装置中。
实施例3
根据本发明的较佳实施例的显示装置，包括由上述制作方法制作形成的薄膜晶体管或者薄膜晶体管阵列基板。显示装置可例如是为液晶显示装置或有机电致发光显示装置，需要说明的是，本发明并不限制于此。
综上所述，本发明提供的薄膜晶体管的制备方法，在栅极绝缘层上制作形成负性光刻胶层，通过对负性光刻胶层进行曝光和显影，暴露出栅电极上的栅极绝缘层，再利用喷墨打印的方式在暴露出的栅极绝缘层上制作形成有源层，在有源层上形成彼此间隔的源极和漏极，从而在不增加掩模板的情况下，可以喷墨印刷出不超过栅电极尺寸的有源层图案，缩小有源层印刷线宽和位置精确度。同时，利用栅极绝缘层的亲水性、负性光刻胶层的疏水性以及栅极绝缘层的接触角小于负性光刻胶层的接触角，可以有效控制墨水喷墨印刷在薄膜晶体管上的沉积位置，进一步提高喷墨印刷有源层与栅电极的对准精度，从而提高薄膜晶体管阵列的均一性。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。
Claims (8)
1.一种薄膜晶体管的制作方法，其特征在于，包括：
在基板的第一表面上制作形成栅电极以及覆盖所述栅电极的栅极绝缘层；
在所述栅极绝缘层上制作形成负性光刻胶层；
在所述基板的第二表面一侧对所述负性光刻胶层进行曝光，所述第二表面与所述第一表面相对；
对曝光后的负性光刻胶层进行显影，以将所述栅电极之上的负性光刻胶层去除，从而将所述栅电极上的栅极绝缘层暴露；
利用喷墨打印的方式在暴露出的栅极绝缘层上制作形成有源层，形成所述有源层的墨水为醇相的金属硝酸盐墨水，所述金属硝酸盐墨水包括In(NO3)3墨水、Ga(NO3)3墨水、Zn(NO3)2墨水中的至少一种，墨水选择性的铺展于所述栅极绝缘层上；
将剩余的负性光刻胶去除；
在所述有源层上形成彼此间隔的源极和漏极。
2.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括：
在基板的第一表面上制作形成栅电极、与栅电极连接的栅极线以及覆盖所述栅电极和所述栅极线的栅极绝缘层；
在所述栅极绝缘层上制作形成负性光刻胶层；
在所述基板的第二表面一侧对所述负性光刻胶层进行曝光，所述第二表面与所述第一表面相对；
对曝光后的负性光刻胶层进行显影，以将所述栅电极和所述栅极线之上的负性光刻胶层去除，从而将所述栅电极和所述栅极线上的栅极绝缘层暴露；
利用喷墨打印的方式在所述栅电极上的暴露出的栅极绝缘层上制作形成有源层，形成所述有源层的墨水为醇相的金属硝酸盐墨水，所述金属硝酸盐墨水包括In(NO3)3墨水、Ga(NO3)3墨水、Zn(NO3)2墨水中的至少一种，墨水选择性的铺展于所述栅极绝缘层上；
将剩余的负性光刻胶去除；
在所述有源层上形成彼此间隔的源极和漏极，同时在所述栅极绝缘层上形成源极线，其中，所述源极延伸到所述栅极绝缘层上且与所述源极线连接。
3.根据权利要求1或2所述的制作方法，其特征在于，形成所述有源层的墨水与所述栅极绝缘层的接触角不大于40°，且形成所述有源层的墨水与所述负性光刻胶层的接触角不小于70°。
4.根据权利要求1或2所述的制作方法，其特征在于，所述栅极绝缘层由具有亲水性的材料制成，所述负性光刻胶层由具有疏水性的材料制成。
5.根据权利要求4所述的制作方法，其特征在于，所述栅极绝缘层的制作材料包括氧化硅、氮化硅、氧化铝中的至少一种。
6.根据权利要求1或2所述的制作方法，其特征在于，所述基板是透明的。
7.一种显示装置，其特征在于，包括由权利要求1至6任一项所述的制作方法制作形成的薄膜晶体管或者薄膜晶体管阵列基板。
8.根据权利要求7所述的显示装置，其特征在于，所述显示装置为液晶显示装置或有机电致发光显示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710326285.1A CN108878536B (zh) | 2017-05-10 | 2017-05-10 | 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710326285.1A CN108878536B (zh) | 2017-05-10 | 2017-05-10 | 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108878536A CN108878536A (zh) | 2018-11-23 |
| CN108878536B true CN108878536B (zh) | 2021-08-17 |
Family
ID=64287596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710326285.1A Active CN108878536B (zh) | 2017-05-10 | 2017-05-10 | 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108878536B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1677626A (zh) * | 2004-03-29 | 2005-10-05 | 广辉电子股份有限公司 | 自对准式薄膜晶体管的制造方法 |
| CN1846312A (zh) * | 2003-09-04 | 2006-10-11 | 株式会社日立制作所 | 电极基板、薄膜晶体管、显示装置、及其制造方法 |
| CN101174675A (zh) * | 2006-10-31 | 2008-05-07 | 株式会社半导体能源研究所 | 半导体装置的制造方法以及半导体装置 |
| CN101867017A (zh) * | 2009-04-17 | 2010-10-20 | 索尼公司 | 薄膜晶体管和用于制造薄膜晶体管的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7977151B2 (en) * | 2009-04-21 | 2011-07-12 | Cbrite Inc. | Double self-aligned metal oxide TFT |
-
2017
- 2017-05-10 CN CN201710326285.1A patent/CN108878536B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1846312A (zh) * | 2003-09-04 | 2006-10-11 | 株式会社日立制作所 | 电极基板、薄膜晶体管、显示装置、及其制造方法 |
| CN1677626A (zh) * | 2004-03-29 | 2005-10-05 | 广辉电子股份有限公司 | 自对准式薄膜晶体管的制造方法 |
| CN101174675A (zh) * | 2006-10-31 | 2008-05-07 | 株式会社半导体能源研究所 | 半导体装置的制造方法以及半导体装置 |
| CN101867017A (zh) * | 2009-04-17 | 2010-10-20 | 索尼公司 | 薄膜晶体管和用于制造薄膜晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108878536A (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10505115B2 (en) | Quantum dot light emitting diode subpixel array, method for manufacturing the same, and display device | |
| TWI389315B (zh) | 製作薄膜電子元件的線上製程 | |
| US7737631B2 (en) | Flat panel display with repellant and border areas and method of manufacturing the same | |
| JP2007183641A (ja) | インクジェットプリンティングシステム及びこれを用いた製造方法 | |
| US10873059B2 (en) | Array substrate with responsive particles, reparation method thereof, and display device | |
| US9178183B2 (en) | Organic light emitting diode display panel and method for manufacturing the same | |
| JP6082917B2 (ja) | 発光素子およびトランジスタ | |
| US9496321B2 (en) | Organic light emitting display and method of manufacturing the same | |
| US20070072348A1 (en) | Method of manufacturing an amoled | |
| CN106876481B (zh) | 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| WO2019130400A1 (ja) | 有機ｅｌ表示装置 | |
| US20140070177A1 (en) | Organic electroluminescent display and method of manufacturing the same | |
| CN109148533B (zh) | 一种有机发光二极管显示器 | |
| JP2013004649A (ja) | 膜の製造方法および表示装置の製造方法 | |
| CN105206569A (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| CN108878536B (zh) | 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置 | |
| US9842735B2 (en) | Method of manufacturing low temperature polycrystalline silicon thin film and thin film transistor, thin film transistor, display panel and display device | |
| US8372471B2 (en) | Electro-optical device and electronic instrument | |
| KR101325665B1 (ko) | 어레이 기판 및 그 제조 방법 | |
| US10366636B2 (en) | Manufacturing method of flexible backplate, liquid crystal display panel, and organic light-emitting diodedisplay panel | |
| US20200043960A1 (en) | Display device and method of manufacturing display panel | |
| US20070153050A1 (en) | Apparatus and method for ink-jetting | |
| TW201413970A (zh) | 薄膜電晶體及其製造方法 | |
| US20070146400A1 (en) | Inkjet apparatus and inkjet method for ink deposition with improved precision | |
| KR20080056388A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |