TW201413970A - 薄膜電晶體及其製造方法 - Google Patents
薄膜電晶體及其製造方法 Download PDFInfo
- Publication number
- TW201413970A TW201413970A TW102134429A TW102134429A TW201413970A TW 201413970 A TW201413970 A TW 201413970A TW 102134429 A TW102134429 A TW 102134429A TW 102134429 A TW102134429 A TW 102134429A TW 201413970 A TW201413970 A TW 201413970A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- thin film
- film transistor
- electrode
- gap
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 109
- 239000010408 film Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000007639 printing Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 20
- 230000001154 acute effect Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 28
- 239000010410 layer Substances 0.000 description 18
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000007789 sealing Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 239000011112 polyethylene naphthalate Substances 0.000 description 8
- 229920000123 polythiophene Polymers 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- VVJKKWFAADXIJK-UHFFFAOYSA-N Allylamine Chemical compound NCC=C VVJKKWFAADXIJK-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910004541 SiN Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229920001940 conductive polymer Polymers 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000007646 gravure printing Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- -1 polyethylene terephthalate Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920003026 Acene Polymers 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本發明之課題在於提供一種半導體形成時對源極電極、汲極電極對準的偏差或圖案寬度不均之影響小的薄膜電晶體。發明之薄膜電晶體係在絕緣基板上以依序積層之方式具有閘極電極、閘極絕緣膜、以及在平面觀看時在與閘極電極重疊之區域彼此具有間隙的源極電極與汲極電極，並具有在該間隙具有區域之半導體圖案的薄膜電晶體，間隙具有間隔固定之第1區域與間隔漸增之第2區域，半導體圖案的形狀係包含間隔固定之區域的整體與間隔漸增之區域的一部分。
Description
本發明係有關於薄膜電晶體及其製造方法，尤其係有關於適合軟性基板或印刷法之薄膜電晶體及其製造方法。
以將半導體本身作為基板之電晶體或積體電路技術為基礎，在玻璃基板上製造非晶形矽(a-Si)或多晶矽(poly-Si)之薄膜電晶體(Thin Film Transistor：TFT)，並應用於液晶顯示器等(非專利文獻1)。作為TFT，使用例如如第13圖所示者(在第13圖，半導體形狀係未明示)。在此，TFT係發揮開關之功用，在根據對閘極配線2’所供給之選擇電壓使TFT變成導通時，將對源極配線4’所供給之信號電壓寫入與汲極電極5連接之像素電極5’。所寫入之電壓係被由像素電極5’/閘極絕緣膜3/電容電極10所構成之儲存電容器所保持。閘極絕緣膜3係位於比閘極電極2、閘極配線2’、電容電極10及電容器配線10’更上層，並位於比源極電極4、源極配線4’、汲極電極5、像素電極5’及未圖示之半導體圖案更下層。從電容器配線10’對電容電極10施加電壓。在此，在TFT陣列的情況，因為源極電極及汲極電極之作用係根據所寫入之電壓的極性而變，所以無法根據動作之特徵決定源極電極
及汲極電極之名稱。因此，權宜上將一方稱為源極電極、將另一方稱為汲極電極，預先統一稱呼方法。在本發明，將與配線連接之一方稱為源極、將與像素電極連接之一方稱為汲極。
[非專利文獻1]松本正一編著：「液晶顯示器技術-主動陣列LCD」產業圖書，1996年11月發行，p.55
近年來，有機半導體或氧化物半導體出現，表示可在200℃以下之低溫製作TFT，而對使用塑膠基板之軟性顯示器之期待高漲。除了軟性之特點以外，亦期待重量輕、難損壞、可薄型化之優點。又，由於藉印刷形成TFT，而期待便宜、大面積之顯示器。
可是，在使用軟性基板的情況或使用印刷法的情況，與使用硬性基板及光刻法的情況相比，對準偏差變大。軟性基板係因為基板本身之位置精度差，印刷法係因為印刷時之移動所造成的位置精度惡化。又，在油墨之黏度小的情況，因印刷後之流動，而有半導體印刷之圖案寬度不均的問題。
對薄膜電晶體之電流特性影響最大的尺寸參數係通道長度L及通道寬度W。通道係在半導體中電流所流動的區域，通道長度L係電流方向的長度，通道寬度W
係與電流垂直之方向的寬度。通道長度L係大致取決於源極電極、汲極電極之間的距離，若以同一印刷形成源極電極、汲極電極，則無對準偏差或半導體印刷的影響。可是，通道寬度W係受到半導體形成時對源極電極、汲極電極對準的偏差或圖案寬度的影響大。在例如第14A圖~第14C圖所示之圖案設計的情況，第14A圖係完全照設計，但是如第14B圖所示，半導體圖案6偏移至右時則W變大，如第14C圖所示，半導體圖案6偏移至左時則W變小。在例如第15A圖~第15C圖所示之圖案設計的情況，第15A圖係完全照設計，但是如第15B圖所示，半導體圖案6的寬度變大時則W變大，如第15C圖所示，半導體圖案6的寬度變小時則W變小。W變化，電流亦隨之呈比例變化。此外，虛線表示在設計之半導體邊緣。
像這樣，由於對源極電極、汲極電極之半導體的對準偏差或圖案寬度不均，發生通道寬度的不均，而有引起電流不均的問題。電流的變化(不均)係在液晶顯示器或電子紙之電晶體、有機電致發光元件之掃描電晶體產生使安全係數(=設計電流值/所需電流值)變大的需要，即設置過大的電晶體。又，在有機電致發光元件之驅動電晶體產生亮度不均，而使畫質變差。
本發明係鑑於該習知技術之狀況而開發，其課題在於提供對源極電極、汲極電極之半導體的對準偏差或圖案寬度不均之影響小的薄膜電晶體及其製造方法。
用以解決該課題之第1發明係一種薄膜電晶體，係在絕緣基板上以依序積層之方式具有閘極電極、閘極絕緣膜、以及在平面觀看時在與該閘極電極重疊之區域彼此具有間隙的源極電極與汲極電極，並具有在該間隙具有區域之半導體圖案的薄膜電晶體，其特徵為：該間隙具有間隔固定之第1區域與間隔漸增之第2區域，該半導體圖案的形狀係包含間隔固定之區域的整體與間隔漸增之區域的一部分。
第2發明係一種薄膜電晶體，其特徵為：在第1發明，係該閘極電極與閘極配線連接、該源極電極與源極配線連接之陣列狀的薄膜電晶體，該半導體圖案係沿著該源極配線之等寬的帶狀，複數個薄膜電晶體之半導體連接而成。
第3發明係一種薄膜電晶體，係在絕緣基板上以依序積層之方式具有閘極電極、閘極絕緣膜、以及在平面觀看時在與該閘極電極重疊之區域彼此具有間隙的源極電極與汲極電極，並具有在該間隙具有區域之半導體圖案的薄膜電晶體，其特徵為：該間隙具有間隔固定之第1區域與間隔漸增之第2區域，該半導體圖案形成於該第1區域，而在該第2區域係未必形成。
第4發明係一種薄膜電晶體，其特徵為：在第3發明，係該閘極電極與閘極配線連接、該源極電極與源極配線連接之陣列狀的薄膜電晶體，該半導體圖案係沿著該源極配線的帶狀，複數個薄膜電晶體之半導體連接而成。
第5發明係一種薄膜電晶體之製造方法，係至少具有以下之步驟之薄膜電晶體的製造方法，形成步驟，係在絕緣基板上以依序積層之方式具有閘極電極、閘極絕緣膜、以及在平面觀看時在與該閘極電極重疊之區域彼此具有間隙的源極電極與汲極電極；及印刷步驟，係印刷在該間隙具有區域之半導體圖案；該製造方法之特徵為：該間隙具有間隔固定之第1區域與間隔漸增之第2區域，以包含該第1區域的整體與該第2區域的一部分的方式印刷該半導體圖案。
第6發明係一種薄膜電晶體的製造方法，其特徵為：在第5發明，該半導體圖案之印刷圖案係沿著該源極配線之等寬的帶狀。
第7發明係一種薄膜電晶體的製造方法，其特徵為：在第5或第6發明，以包含該第1區域之整體與該第2區域之一部分的方式所印刷之該半導體圖案的該印刷圖案中，印刷於該第2區域之半導體會被該第1區域所吸收。
第8發明係一種薄膜電晶體的製造方法，其特徵為：在第5~第7之任一發明，該第2區域之該間隙與該半導體圖案之該印刷圖案重疊的重疊部具有銳角。
若依據本發明，可提供對源極電極、汲極電極之半導體的對準偏差或圖案寬度不均之影響小的薄膜電晶體及其製造方法。
1‧‧‧絕緣基板
2‧‧‧閘極電極
2’‧‧‧閘極配線
3‧‧‧閘極絕緣膜
4‧‧‧源極電極
4’‧‧‧源極配線
5‧‧‧汲極電極
5’‧‧‧像素電極
6‧‧‧半導體圖案
6’‧‧‧半導體之印刷圖案
7‧‧‧密封層
8‧‧‧層間絕緣膜
9‧‧‧上部像素電極
10‧‧‧電容電極
10’‧‧‧電容器配線
第1圖係表示本發明之實施形態，係表示薄膜電晶體之第1構成例的平面圖。
第2圖係表示本發明之實施形態，係表示薄膜電晶體之第2構成例的平面圖。
第3A圖係表示本發明之實施形態，係關於不均降低效果之第1說明的圖。
第3B圖係表示本發明之實施形態，係關於不均降低效果之第2說明的圖。
第4A圖係對第2圖之薄膜電晶體之製造方法的一例表示第1步驟的平面圖。
第4B圖係對第2圖之薄膜電晶體之製造方法的一例表示第2步驟的平面圖。
第4C圖係對第2圖之薄膜電晶體之製造方法的一例表示第3步驟的平面圖。
第4D圖係對第2圖之薄膜電晶體之製造方法的一例表示第4步驟的平面圖。
第4E圖係對第2圖之薄膜電晶體之製造方法的一例表示第5步驟的平面圖。
第4F圖係對第2圖之薄膜電晶體之製造方法的一例表示第6步驟的平面圖。
第5圖係表示本發明之實施形態，係表示薄膜電晶體之一例的平面圖。
第6A圖係對第5圖之薄膜電晶體之製造方法的一例表示第1步驟的平面圖。
第6B圖係對第5圖之薄膜電晶體之製造方法的一例表示第2步驟的平面圖。
第6C圖係對第5圖之薄膜電晶體之製造方法的一例表示第3步驟的平面圖。
第7圖係表示本發明之實施形態，係表示薄膜電晶體之第3構成例的平面圖。
第8圖係表示本發明之實施形態，係表示薄膜電晶體之第4構成例的平面圖。
第9A圖係表示本發明之實施形態，係關於半導體流動效果之第1說明的平面圖。
第9B圖係表示本發明之實施形態，係關於半導體流動效果之第2說明的平面圖。
第10A圖係對第8圖之薄膜電晶體之製造方法的一例表示第1步驟的平面圖。
第10B圖係對第8圖之薄膜電晶體之製造方法的一例表示第2步驟的平面圖。
第10C圖係對第8圖之薄膜電晶體之製造方法的一例表示第3步驟的平面圖。
第10D圖係對第8圖之薄膜電晶體之製造方法的一例表示第4步驟的平面圖。
第10E圖係對第8圖之薄膜電晶體之製造方法的一例表示第5步驟的平面圖。
第10F圖係對第8圖之薄膜電晶體之製造方法的一例表示第6步驟的平面圖。
第10G圖係對第8圖之薄膜電晶體之製造方法的一例
表示第7步驟的平面圖。
第11圖係表示本發明之實施形態，係表示薄膜電晶體之一例的平面圖。
第12A圖係對第11圖之薄膜電晶體之製造方法的一例表示第1步驟的平面圖。
第12B圖係對第11圖之薄膜電晶體之製造方法的一例表示第2步驟的平面圖。
第12C圖係對第11圖之薄膜電晶體之製造方法的一例表示第3步驟的平面圖。
第12D圖係對第11圖之薄膜電晶體之製造方法的一例表示第4步驟的平面圖。
第13圖係表示習知技術，係表示薄膜電晶體之構成例的平面圖。
第14A圖係表示習知技術，係表示薄膜電晶體之第1圖案設計例的平面圖。
第14B圖係表示在第14A圖之圖案設計之第1圖案偏差的平面圖。
第14C圖係表示在第14A圖之圖案設計之第2圖案偏差的平面圖。
第15A圖係表示習知技術，係表示薄膜電晶體之第2圖案設計例的平面圖。
第15B圖係表示在第15A圖之圖案設計之第1圖案偏差的平面圖。
第15C圖係表示在第15A圖之圖案設計之第2圖案偏差的平面圖。
以下，使用圖面，詳細說明本發明之實施形態。此外，在以下所使用之圖面，為了易於了解說明，未正確地描繪比例尺。
在第1圖、第2圖及第5圖，以平面圖表示本發明之第1實施形態的薄膜電晶體之例子。如第1圖、第2圖及第5圖所示，本實施形態之薄膜電晶體係在絕緣基板1上，具有閘極電極2、閘極配線2’、電容電極10及電容器配線10’，在其上具有閘極絕緣膜3，在其上，具有從上面觀察時在與該閘極電極2重疊之區域具有間隙之源極電極4與汲極電極5、源極配線4’及與汲極電極5連接之像素電極5’，並具有如在該源極電極4與汲極電極5之間的間隙具有區域之半導體圖案6的薄膜電晶體。又，在該薄膜電晶體，該源極電極4與汲極電極5的間隙具有間隔固定之區域與間隔漸增之區域，半導體圖案6的形狀係包含間隔固定之區域的整體與間隔漸增之區域的一部分。該間隔固定之區域係亦可如第5圖所示是直線狀，亦可如第1圖所示是具有稜角之角部的多角形狀，亦可如第2圖所示是具有圓滑角部的曲線形狀。此外，因為絕緣基板1係在第1圖、第2圖及第5圖擴大至最下層之整體，所以邊界線係未特別地表示，這在其他的圖亦一樣。又，源極配線4’係指連接薄膜電晶體之各源極電極4與源極電極驅動電路輸出的部分，但是因為在圖面上源極配線4’兼作為源極
電極4，即源極配線4’之一部分成為源極電極4，所以在源極電極4一併標記符號4’。
使用第3A圖及第3B圖，說明半導體圖案6之邊緣位於間隔漸增之區域的效果。在如以往般半導體圖案6之邊緣位於間隔為固定值L之部分的情況(第3A圖)，若半導體圖案6之邊緣(實線)自設計位置(虛線)僅偏移△x時，通道寬度/通道長度係僅變化△x/L。另一方面，在本實施形態(第3B圖)的情況，間隔漸增之部分的通道寬度/通道長度係成為W1/(L1-L)×ln[{(L1-L)/W2+L}/L]，若半導體圖案之邊緣偏移△x，通道寬度/通道長度係僅變化△x/{(L1-L)/W1×W2+L}，此值小至以往之值的L/{(L1-L)/W1×W2+L}倍(在L1>L的情況)。其中，L係間隔固定部之間隔，L1係在變寬之尖端的間隔，W1係對應於斜度之x方向尺寸，W2係從斜度開始位置至半導體邊緣的設計值。例如在L=10μm、L1=30μm、W1=20μm、W2=10μm的情況，通道寬度/通道長度之變化量係成為以往之一半。藉此效果，可壓低通道寬度之不均。在第1圖及第2圖，可降低由半導體印刷之對準偏差所引起的通道寬度不均。在第5圖，可降低由半導體印刷之圖案寬度不均所引起的通道寬度不均。此外，上述之數學式係斜度成直線狀擴大的情況，但是即使斜度不是直線狀，亦具有類似之效果，本發明係未限定為直線狀之斜度的情況。
又，如第4A圖~第4F圖、第6A圖~第6C圖所示，本實施形態之薄膜電晶體的製造方法係至少具有以下
之步驟之薄膜電晶體的製造方法，在絕緣基板1上形成閘極電極2之步驟；在其上形成閘極絕緣膜3之步驟；形成從上面觀察時在與該閘極電極2重疊之區域具有間隙之源極電極4與汲極電極5的步驟；及以在該源極電極4與汲極電極5之間隙具有區域的方式印刷半導體圖案6之步驟；該製造方法之特徵為：該源極電極4與汲極電極5之間隙具有間隔固定之區域與間隔漸增之區域，並以包含間隔固定之區域的整體與間隔漸增之區域的一部分的方式印刷半導體圖案6。
作為絕緣基板1，亦可是如玻璃基板之硬性者，亦可是聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醯亞胺(PI)、聚醚醯亞胺(PEI)、聚醚砜(PES)等之軟性者。
在其上，形成閘極電極2(第4A圖、第6A圖)。一般，閘極電極2係與閘極配線2’連接。又，亦可在同一層具有電容電極10，電容電極10與電容器配線10’連接。作為閘極電極2、閘極配線2’、電容電極10及電容器配線10’，可使用Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等之金屬、或ITO等之導電性氧化物、碳、導電性高分子等。作為製法，亦可對油墨進行印刷、燒成，亦可在全面成膜後藉光蝕刻、光阻劑剝離所形成。或者在全面成膜後藉光阻劑印刷、蝕刻、光阻劑剝離所形成。
接著，如在第4A圖、第6A圖以網狀花樣所示形成閘極絕緣膜3。作為閘極絕緣膜3，可使用SiO2、SiON、SiN等之無機物、或聚乙烯基苯酚(PVP)、環氧樹脂等
之有機物。作為製法，可藉濺鍍、CVD等之真空成膜、或溶液之塗布、燒成而獲得。
進而，形成源極電極4、汲極電極5(第4B圖、第6B圖)。在此，源極電極4、汲極電極5係從上面觀察時在與該閘極電極2重疊之區域具有間隙，該間隙係具有間隔固定之區域與間隔漸增之區域。此外，源極電極4係一般與源極配線4’連接，汲極電極5係一般與像素電極5’連接。作為源極電極4、汲極電極5，可使用Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等之金屬、或ITO等之導電性氧化物、碳、導電性高分子等。作為製法，在全面成膜後藉光蝕刻、光阻劑剝離所形成亦可，但是對油墨進行印刷、燒成所得較佳。作為印刷方法，網版印刷、凹版印刷、柔版印刷、平版印刷等係適合。尤其，凹版印刷、柔版印刷、平版印刷係可高度重現性地形成20μm以下的圖案。
然後，在第4B圖或第6B圖之狀態的基板上形成半導體圖案6。在此時，以半導體圖案6包含該間隔固定之區域的整體與該間隔漸增之區域的一部分的方式形成剛印刷後之半導體的印刷圖案6’(第4C圖、第6C圖)。半導體圖案6係亦可在各電晶體獨立，亦可是在與源極配線4’平行之方向連接的帶狀。作為半導體圖案6，可使用聚噻吩系、並苯系、烯丙胺系等之有機半導體、或In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系等之氧化物半導體。作為製法，對溶液以噴墨、分配器、柔版印刷等進行印刷、燒成的方法係適
合。
此外，半導體之印刷圖案6’係單純的形狀較佳。這是由於愈單純的形狀，印刷愈容易。最佳者係與源極配線4’平行之等寬的帶狀，在縱向所排列之TFT的半導體連接的形狀。在此情況，縱向之對準偏差係對特性無影響。次佳者係將長方形配置於各TFT的形狀。在此情況，若縱向之對準偏差小，則對特性無影響。
藉由對依此方式所製作之TFT的閘極配線2’及源極配線4’賦予適當的波形，可控制像素電極5’之電位，而可進行電子紙等之顯示。
根據情況，可進而設置覆蓋半導體圖案6之密封層7(第4D圖)、或在像素電極5’上具有開口A之層間絕緣膜8(在第4E圖以花樣表示)、或經由該開口A與像素電極5’連接之上部像素電極9(第4F圖)。在半導體圖案6是帶狀的情況，密封層7亦是帶狀較佳。又，亦可半導體圖案6係獨立，密封層7係帶狀。作為密封層7，可使用氟樹脂等之有機物、或SiO2、SiN、SiON等之無機物、或者那些之混合物、積層物等。作為製法，在全面成膜後，藉光蝕刻(photolithography etching)、光阻劑除去之方法亦可，但是在對溶液以網版印刷等之方法進行印刷、燒成的方法更適合。作為層間絕緣膜8，環氧樹脂等之有機絕緣膜係適合，作為上部像素電極9，Ag膏等係適合，都可藉網版印刷等之方法印刷、燒成。在具有層間絕緣膜8及上部像素電極9的情況，藉由對閘極配線2’及源極配線4’賦予適當的波形，可控制上部像素電極9之電位，而可
進行電子紙等之顯示。
在第7圖、第8圖及第11圖，表示本發明之第2實施形態的薄膜電晶體之例子的平面圖。如第7圖、第8圖及第11圖所示，本實施形態之薄膜電晶體係在絕緣基板1上，具有閘極電極2、閘極配線2’、電容電極10及電容器配線10’，在其上具有閘極絕緣膜3，在其上，具有從上面觀察時在與該閘極電極2重疊之區域具有間隙之源極電極4與汲極電極5、源極配線4’及像素電極5’，並具有如在該源極電極4與汲極電極5之間的間隙具有區域之半導體圖案6。又，在該薄膜電晶體，該源極電極4與汲極電極5的間隙具有間隔固定之區域與間隔漸增之區域。半導體圖案6係形成於間隔固定之區域，而在間隔漸增之區域係未形成。該間隔固定之區域係亦可如第11所示是直線狀，亦可如第7圖所示是具有稜角之角部的多角形狀，亦可如第8圖所示是具有圓滑角部的曲線形狀。
又，如第10A圖~第10G圖、第12A圖~第12D圖所示，本實施形態之薄膜電晶體的製造方法係至少具有以下之步驟之薄膜電晶體的製造方法，在絕緣基板1上形成閘極電極2之步驟；在其上形成閘極絕緣膜3之步驟；形成從上面觀察在與該閘極電極2重疊之區域具有間隙之源極電極4與汲極電極5的步驟；及以在該源極電極4與汲極電極5之間隙具有區域的方式印刷半導體圖案6之步驟；該製造方法之特徵為：該源極電極4與汲極電極5之間隙具有間隔固定之區域與間隔漸增之區域，並以包
含間隔固定之區域的整體與間隔漸增之區域的一部分的方式進行半導體之印刷圖案6’的印刷。
在本實施形態的情況，在該源極電極4與汲極
電極5之間隙中，印刷於如第9A圖所示之間隔漸增之區域的半導體如第9B圖所示被間隔固定的區域吸收。這是表面張力之效果。又，在該源極電極4與汲極電極5之間隔漸增的區域中源極電極4與汲極電極5的間隙和半導體之印刷圖案6’的重疊部具有銳角的情況，可順利地吸收半導體。
與第1實施形態之差異係主要半導體油墨的黏性發揮作用。在第1實施形態，因為油墨之黏性大，所以印刷後之油墨的流動難發生，而印刷圖案6’幾乎原封不動地成為半導體圖案6。另一方面，在第2實施形態，因為油墨之黏性小，所以印刷後之油墨的流動易發生。藉半導體油墨之表面張力，半導體油墨係位於間隔固定(窄)之區域者比位於間隔漸增之區域者更穩定。又，因為半導體油墨位於源極電極4及汲極電極5之附近比較穩定，所以在源極電極4與汲極電極5之間隙和半導體之印刷圖案6’重疊的重疊部具有銳角的情況，如第9A圖所示，因為半導體油墨被源極電極4或汲極電極5吸引的方向、與半導體油墨被間隔固定之區域吸引的方向接近，所以可加強間隔固定之區域所吸引的作用。
作為絕緣基板1，亦可是如玻璃基板之硬性者，亦可是聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醯亞胺(PI)、聚醚醯亞胺(PEI)、聚醚砜
(PES)等之軟性者。
在其上，形成閘極電極2(第10A圖、第12A圖)。一般，閘極電極2係與閘極配線2’連接。又，亦可在同一層具有電容電極10，電容電極10與電容器配線10’連接。作為閘極電極2、閘極配線2’、電容電極10及電容器配線10’，可使用Al、Ag、Cu、Cr、Ni、Mo、Au、Pt等之金屬、或ITO等之導電性氧化物、碳、導電性高分子等。作為製法，亦可對油墨進行印刷、燒成，亦可在全面成膜後藉光蝕刻、光阻劑剝離所形成。或者在全面成膜後藉光阻劑印刷、蝕刻、光阻劑剝離所形成。
接著，如在第10A圖、第12A圖以網狀花樣所示形成閘極絕緣膜3。作為閘極絕緣膜3，可使用SiO2、SiON、SiN等之無機物、或聚乙烯基苯酚(PVP)、環氧樹脂等之有機物。作為製法，可藉濺鍍、CVD等之真空成膜、或溶液之塗布、燒成得到。
進而，形成源極電極4、汲極電極5(第10B圖、第12B圖)。在此，源極電極4、汲極電極5係從上面觀察時在與該閘極電極2重疊之區域具有間隙，該間隙係具有間隔固定之區域與間隔漸增之區域。此外，源極電極4係一般與源極配線4’連接，汲極電極5係一般與像素電極5’連接。作為源極電極4、汲極電極5，可使用Ag、Cu、Cr、Ni、Mo、Au、Pt、Al等之金屬、或ITO等之導電性氧化物、碳、導電性高分子等。作為製法，在全面成膜後藉光蝕刻、光阻劑剝離所形成亦可，但是對油墨進行印刷、燒成所得較佳。作為印刷方法，網版印刷、凹版
印刷、柔版印刷、平版印刷等係適合。尤其，凹版印刷、柔版印刷、平版印刷係可高度重現性地形成20μm以下的圖案。
然後，以包含該間隔固定之區域的整體與該間隔漸增之區域的一部分的方式形成半導體的印刷圖案6’(第10C圖、第12C圖)。印刷圖案6’係如上述所示，被源極電極4與汲極電極5之間隔固定之區域所吸收(第10D圖、第12D圖)。作為半導體圖案6，可使用聚噻吩系、並苯系、烯丙胺系等之有機半導體、或In2O3系、Ga2O3系、ZnO系、SnO2系、InGaZnO系、InGaSnO系、InSnZnO系等之氧化物半導體。作為製法，對溶液以噴墨、分配器、柔版印刷等進行印刷、燒成的方法係適合。
此外，半導體之印刷圖案6’係單純的形狀較佳。這是由於愈單純的形狀，印刷愈容易。最佳者係與源極配線4’平行之等寬的帶狀，在縱向所排列之TFT的半導體連接的形狀。在此情況，縱向之對準偏差係對特性無影響。次佳者係將長方形配置於各TFT的形狀。在此情況，若縱向之對準偏差小，則對特性無影響。
藉由對依此方式所製作之TFT的閘極配線2’及源極配線4’賦予適當的波形，可控制像素電極5’之電位，而可進行電子紙等之顯示。
根據情況，可進而設置覆蓋半導體圖案6之密封層7(第10E圖)、或在像素電極5’上具有開口A之層間絕緣膜8(第10F圖)、或經由該開口A與像素電極5’連接之上部像素電極9(第10G圖)。在半導體圖案6是帶狀的情況，
密封層7亦是帶狀較佳。又，亦可半導體圖案6係獨立，密封層7係帶狀。作為密封層7，可使用氟樹脂等之有機物、或SiO2、SiN、SiON等之無機物、或者那些之混合物、積層物等。作為製法，在全面成膜後，藉光蝕刻、光阻劑除去之方法亦可，但是在對溶液以網版印刷等之方法進行印刷、燒成的方法更適合。作為層間絕緣膜8，環氧樹脂等之有機絕緣膜係適合，作為上部像素電極9，Ag膏等係適合，都可藉網版印刷等之方法印刷、燒成。在具有層間絕緣膜8及上部像素電極9的情況，藉由對閘極配線2’及源極配線4’賦予適當的波形，可控制上部像素電極9之電位，而可進行電子紙等之顯示。
使用第4A圖~第4C圖說明本發明之實施例。根據第4A圖~第4C圖之步驟製作第2圖所示的元件。首先，在作為絕緣基板1之PEN上，藉蒸鍍將Al成膜50nm，再藉光刻與濕蝕刻形成閘極電極2、電容電極10(第4A圖)。接著，旋塗聚乙烯基苯酚溶液，並在150℃燒成，藉此，形成1μm的聚乙烯基苯酚作為閘極絕緣膜3(第4A圖)。進而，作為源極電極4、源極配線4’、汲極電極5及像素電極5’，將Ag油墨進行反轉印刷，並在180℃燒成，藉此，形成圖案(第4B圖)。進而，柔版印刷聚噻吩溶液(黏度100mPa‧s)，並在100℃燒成，藉此，形成半導體層6(第4C圖)。
調查依此方式所製作之薄膜電晶體的電流不均時，成為後述之第1比較例之不均的約一半。
使用第6A圖~第6C圖說明本發明之實施例。根據第6A圖~第6C圖之步驟製作第5圖所示的元件。首先，在作為絕緣基板1之PEN上，藉蒸鍍將Al成膜50nm，再藉光刻與濕蝕刻形成閘極電極2(第6A圖)。接著，旋塗聚乙烯基苯酚溶液，並在150℃燒成，藉此，形成1μm的聚乙烯基苯酚作為閘極絕緣膜3(第6A圖)。進而，作為源極電極4、源極配線4’、汲極電極5及像素電極5’，將Ag油墨進行反轉印刷，並在180℃燒成，藉此，形成圖案(第6B圖)。進而，柔版印刷聚噻吩溶液(黏度100mPa‧s)，並在100℃燒成，藉此，形成半導體層6(第6C圖)。
調查依此方式所製作之薄膜電晶體的電流不均時，成為後述之第2比較例之不均的約一半。
使用第10A圖~第10D圖說明本發明之實施例。根據第10A圖~第10D圖之步驟製作第8圖所示的元件。首先，在作為絕緣基板1之PEN上，藉蒸鍍將Al成膜50nm，再藉光刻與濕蝕刻形成閘極電極2、電容電極10(第10A圖)。接著，旋塗聚乙烯基苯酚溶液，並在150℃燒成，藉此，形成1μm的聚乙烯基苯酚作為閘極絕緣膜3(第10A圖)。進而，作為源極電極4、源極配線4’、汲極電極5及像素電極5’，將Ag油墨進行反轉印刷，並在180℃燒成，藉此，形成圖案(第10B圖)。進而，柔版印刷聚噻吩溶液(黏度10mPa‧s)，並在100℃燒成，藉此，形成半導體層6(第10C圖~第10D圖)。
調查依此方式所製作之薄膜電晶體的電流不均時，成為後述之第1比較例之不均的約1/3。
使用第12A圖~第12D圖說明本發明之實施例。根據第12A圖~第12D圖之步驟製作第11圖所示的元件。首先，在作為絕緣基板1之PEN上，藉蒸鍍將Al成膜50nm，再藉光刻與濕蝕刻形成閘極電極2(第12A圖)。接著，旋塗聚乙烯基苯酚溶液，並在150℃燒成，藉此，形成1μm的聚乙烯基苯酚作為閘極絕緣膜3(第12A圖)。進而，作為源極電極4、源極配線4’、汲極電極5及像素電極5’，將Ag油墨進行反轉印刷，並在180℃燒成，藉此，形成圖案(第12B圖)。進而，柔版印刷聚噻吩溶液(黏度10mPa‧s)，並在100℃燒成，藉此，形成半導體層6(第12C圖~第12D圖)。
調查依此方式所製作之薄膜電晶體的電流不均時，成為後述之第2比較例之不均的約1/3。
使用第14A圖~第14C圖說明比較例。根據與第4A圖~第4C圖相似之步驟製作第14A圖所示的元件。首先，在作為絕緣基板1之PEN上，藉蒸鍍將Al成膜50nm，再藉光刻與濕蝕刻形成閘極電極2、電容電極10。接著，旋塗聚乙烯基苯酚溶液，並在150℃燒成，藉此，形成1μm的聚乙烯基苯酚作為閘極絕緣膜3。進而，作為源極電極4、源極配線4’、汲極電極5及像素電極5’，將Ag油墨進行反轉印刷，並在180℃燒成，藉此，形成圖案。進而，柔版
印刷聚噻吩溶液(黏度100mPa‧s)，並在100℃燒成，藉此，形成半導體層6。
在依此方式所製作之薄膜電晶體，發生了認為是由半導體圖案之位置偏差(第14B圖、第14C圖)所造成的電流不均。
使用第15A圖~第15C圖說明比較例。根據與第6A圖~第6C圖相似之步驟製作第15A圖所示的元件。首先，在作為絕緣基板1之PEN上，藉蒸鍍將Al成膜50nm，再藉光刻與濕蝕刻形成閘極電極2、電容電極10。接著，旋塗聚乙烯基苯酚溶液，並在150℃燒成，藉此，形成1μm的聚乙烯基苯酚作為閘極絕緣膜3。進而，作為源極電極4、源極配線4’、汲極電極5及像素電極5’，將Ag油墨進行反轉印刷，並在180℃燒成，藉此，形成圖案。進而，柔版印刷聚噻吩溶液(黏度10mPa‧s)，並在100℃燒成，藉此，形成半導體層6。
在依此方式所製作之薄膜電晶體，發生了認為是由半導體圖案寬度之不均(第15B圖、第15C圖)所造成的電流不均。
從以上之說明可理解，在本發明，具有以下之效果。一個效果係源極電極與汲極電極之間隙具有間隔固定之第1區域與間隔漸增之第2區域，藉由以包含第1區域之整體與第2區域之一部分的方式形成半導體圖案，可使對準偏差對通道寬度之影響變小。另一個效果係在源極電極與汲極電極之間隙中，印刷於第2區域之半導
體被第1區域吸收，藉此，通道寬度大致取決於第1區域，可使對準偏差或通道寬度不均之影響變小。藉由位於第2區域的部分之源極電極與汲極電極的間隙和半導體印刷圖案重疊的重疊部具有銳角，半導體之移動變成更順暢。
本發明係可應用於液晶顯示裝置、電子紙、有機電致發光顯示裝置等之薄膜電晶體。
1‧‧‧絕緣基板
2‧‧‧閘極電極
2’‧‧‧閘極配線
3‧‧‧閘極絕緣膜
4‧‧‧源極電極
4’‧‧‧源極配線
5‧‧‧汲極電極
5’‧‧‧像素電極
6‧‧‧半導體圖案
10‧‧‧電容電極
10’‧‧‧電容器配線
Claims (9)
- 一種薄膜電晶體，係在絕緣基板上以依序積層之方式具有閘極電極、閘極絕緣膜、以及在平面觀看時在與該閘極電極重疊之區域彼此具有間隙的源極電極與汲極電極，並具有在該間隙具有區域之半導體圖案的薄膜電晶體，其特徵為：該間隙具有間隔固定之第1區域與間隔漸增之第2區域，該半導體圖案的形狀係包含間隔固定之區域的整體與間隔漸增之區域的一部分。
- 如申請專利範圍第1項之薄膜電晶體，其中該薄膜電晶體係該閘極電極與閘極配線連接、該源極電極與源極配線連接之陣列狀的薄膜電晶體，該半導體圖案係沿著該源極配線之等寬的帶狀，複數個薄膜電晶體之半導體連接而成。
- 一種薄膜電晶體，係在絕緣基板上以依序積層之方式具有閘極電極、閘極絕緣膜、以及在平面觀看時在與該閘極電極重疊之區域彼此具有間隙的源極電極與汲極電極，並具有在該間隙具有區域之半導體圖案的薄膜電晶體，其特徵為：該間隙具有間隔固定之第1區域與間隔漸增之第2區域，該半導體圖案形成於該第1區域，而在該第2區域係未必形成。
- 如申請專利範圍第3項之薄膜電晶體，其中該薄膜電晶體係該閘極電極與閘極配線連接、該源極電極與源極配線連接之陣列狀的薄膜電晶體，該半導體圖案係沿 著該源極配線的帶狀，複數個薄膜電晶體之半導體連接而成。
- 一種薄膜電晶體之製造方法，係至少具有以下之步驟之薄膜電晶體的製造方法，形成步驟，係在絕緣基板上以依序積層之方式具有閘極電極、閘極絕緣膜、以及在平面觀看時在與該閘極電極重疊之區域彼此具有間隙的源極電極與汲極電極；及印刷步驟，係印刷在該間隙具有區域之半導體圖案；該製造方法之特徵為：該間隙具有間隔固定之第1區域與間隔漸增之第2區域，以包含該第1區域的整體與該第2區域的一部分的方式印刷該半導體圖案。
- 如申請專利範圍第5項之薄膜電晶體的製造方法，其中該半導體圖案之印刷圖案係沿著該源極配線之等寬的帶狀。
- 如申請專利範圍第5或6項之薄膜電晶體的製造方法，其中以包含該第1區域之整體與該第2區域之一部分的方式所印刷之該半導體圖案的該印刷圖案中，印刷於該第2區域之半導體會被該第1區域所吸收。
- 如申請專利範圍第5或6項之薄膜電晶體的製造方法，其中該第2區域之該間隙與該半導體圖案之該印刷圖案重疊的重疊部具有銳角。
- 如申請專利範圍第7項之薄膜電晶體的製造方法，其中該第2區域之該間隙與該半導體圖案之該印刷圖案重疊的重疊部具有銳角。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012212533A JP2014067884A (ja) | 2012-09-26 | 2012-09-26 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201413970A true TW201413970A (zh) | 2014-04-01 |
| TWI617030B TWI617030B (zh) | 2018-03-01 |
Family
ID=50387417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102134429A TWI617030B (zh) | 2012-09-26 | 2013-09-25 | 薄膜電晶體及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2014067884A (zh) |
| TW (1) | TWI617030B (zh) |
| WO (1) | WO2014049968A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6627213B2 (ja) * | 2014-10-30 | 2020-01-08 | 凸版印刷株式会社 | ボトムゲート・ボトムコンタクト型の薄膜トランジスタ、ボトムゲート・ボトムコンタクト型の薄膜トランジスタの製造方法および画像表示装置 |
| WO2016170770A1 (ja) | 2015-04-22 | 2016-10-27 | 凸版印刷株式会社 | 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4593094B2 (ja) * | 2003-08-21 | 2010-12-08 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| CN100352040C (zh) * | 2004-04-17 | 2007-11-28 | 鸿富锦精密工业（深圳）有限公司 | 低温多晶硅薄膜晶体管基板及其制作方法 |
| JP2006352083A (ja) * | 2005-05-18 | 2006-12-28 | Ricoh Co Ltd | 有機薄膜トランジスタ及びアクティブマトリックス表示装置 |
| JP5521270B2 (ja) * | 2007-02-21 | 2014-06-11 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ |
| JP5286826B2 (ja) * | 2007-03-28 | 2013-09-11 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ |
| CN101562198A (zh) * | 2009-05-27 | 2009-10-21 | 友达光电股份有限公司 | 薄膜电晶体结构及其制造方法 |
-
2012
- 2012-09-26 JP JP2012212533A patent/JP2014067884A/ja active Pending
-
2013
- 2013-08-29 WO PCT/JP2013/005126 patent/WO2014049968A1/ja active Application Filing
- 2013-09-25 TW TW102134429A patent/TWI617030B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014049968A1 (ja) | 2014-04-03 |
| TWI617030B (zh) | 2018-03-01 |
| JP2014067884A (ja) | 2014-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5369367B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP5365007B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
| JP4946286B2 (ja) | 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法 | |
| WO2019146264A1 (ja) | 表示装置及びその製造方法 | |
| JP2007299913A (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2015069710A1 (en) | Self-aligned metal oxide tft | |
| JP2007311377A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 | |
| JP2006286773A (ja) | 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ | |
| TWI631715B (zh) | Thin film transistor array | |
| WO2019105086A1 (zh) | 显示基板及其制作方法、显示面板、显示装置 | |
| JP2010003723A (ja) | 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置 | |
| WO2016095639A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| JP5292805B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP2011100831A (ja) | 半導体装置及び半導体装置を用いた表示装置 | |
| US20180219105A1 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| US20160284737A1 (en) | Display substrate, its manufacturing method, and display device | |
| CN104465670A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| JP5103742B2 (ja) | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ | |
| TWI617030B (zh) | 薄膜電晶體及其製造方法 | |
| JP2014138179A (ja) | 薄膜トランジスタアレイ基板及び表示装置 | |
| JP2008008963A (ja) | 表示パネル | |
| US20050179365A1 (en) | Active matrix display device | |
| JP5375058B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| US20130270556A1 (en) | Active device and fabricating method thereof | |
| WO2016208414A1 (ja) | 素子基板および素子基板の製造方法ならびに表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |