WO2019146264A1 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
WO2019146264A1
WO2019146264A1 PCT/JP2018/044515 JP2018044515W WO2019146264A1 WO 2019146264 A1 WO2019146264 A1 WO 2019146264A1 JP 2018044515 W JP2018044515 W JP 2018044515W WO 2019146264 A1 WO2019146264 A1 WO 2019146264A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
oxide semiconductor
display device
film
gate electrode
Prior art date
Application number
PCT/JP2018/044515
Other languages
English (en)
French (fr)
Inventor
明紘 花田
陽平 山口
裕一 渡邊
功 鈴村
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2019146264A1 publication Critical patent/WO2019146264A1/ja
Priority to US16/931,454 priority Critical patent/US11348948B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Definitions

  • the present invention relates to a display device, and more particularly to a display device having a TFT using an oxide semiconductor.
  • a thin film transistor (TFT: Thin Film Transistor) is used for a switching element or a drive circuit of each pixel.
  • TFT Thin Film Transistor
  • a-Si amorphous silicon
  • LTPS Low Temperature Poly Slicion
  • an oxide semiconductor or the like is used.
  • a-Si Since a-Si has a low mobility, there is a problem in using a TFT using this for a peripheral drive circuit.
  • LTPS has high mobility, and a TFT using this can be used for a peripheral drive circuit, but there is a problem that leakage current is large when used as a switching element of a pixel.
  • the mobility of an oxide semiconductor is larger than that of a-Si and the leakage current is also small, there are problems in the reliability related to the control of lattice defects in a film.
  • Patent Document 1 describes a configuration in which the entire TFT including a gate electrode and formed of an oxide semiconductor is covered with an inorganic insulating film, such as an aluminum oxide film, a titanium oxide film, or an indium oxide film.
  • an inorganic insulating film such as an aluminum oxide film, a titanium oxide film, or an indium oxide film.
  • Patent Document 2 describes a configuration that suppresses gate leakage due to a tunnel effect in the case of thinning a gate insulating film in order to improve the performance of a TFT using an oxide semiconductor.
  • a high dielectric constant material such as hafnium oxide or tantalum oxide having a high dielectric constant is used as a gate insulating film, it is described that a film including silicon oxide, silicon nitride, aluminum oxide, or the like is stacked on top of this. There is.
  • Patent Document 3 describes a configuration in which an oxide semiconductor is sandwiched by an inorganic insulating film in a channel portion in order to stabilize the characteristics of a TFT using an oxide semiconductor.
  • the inorganic insulating film in this case include aluminum oxide, titanium oxide, indium oxide and the like.
  • an oxide semiconductor Since an oxide semiconductor has a small leak current, potential fluctuation of the pixel electrode can be suppressed, so low frequency driving is possible, and power consumption of the display region can be reduced.
  • the mobility of carriers in an oxide semiconductor is 10 times or more higher than that of a-Si. Therefore, higher speed driving is possible than in the case of a-Si.
  • an oxide semiconductor can be deposited at a lower temperature than polysilicon. Therefore, it has a feature that it can cope with the case of a substrate using a resin such as polyimide.
  • SiO silicon oxide
  • the SiO film which can supply oxygen has many lattice defects.
  • the gate voltage when the gate voltage is repeatedly turned on / off from the gate electrode, the film quality of the gate insulating film changes and the characteristics of the TFT fluctuate. For example, the threshold voltage may change.
  • An object of the present invention is to realize a TFT using a highly reliable oxide semiconductor by overcoming the dilemma as described above.
  • Another object of the present invention is to realize a highly reliable display device with excellent display quality using such a TFT.
  • the present invention overcomes the above problems, and the specific means are as follows.
  • a display device including a substrate having a display region in which a plurality of pixels including a first thin film transistor including an oxide semiconductor is formed, wherein a first insulating film including silicon oxide is formed on one surface of the oxide semiconductor Is formed, and a second insulating film of silicon oxide is formed on the other surface of the oxide semiconductor, and the film thickness of the first insulating film is larger than that of the second insulating film, and TDS (Thermal Desorption) is formed.
  • a method of manufacturing a display device including a substrate having a display region in which a plurality of pixels including thin film transistors made of oxide semiconductor is formed, wherein a first insulating film made of silicon oxide is formed on one surface of the oxide semiconductor.
  • a display device characterized in that silicon oxide forming the insulating film of No. 2 is formed by CVD having a second temperature condition, and the temperature condition of the second CVD is higher than the temperature condition of the first CVD. Manufacturing method.
  • a first gate insulating film for the second thin film transistor which is formed at a position distant from the first thin film transistor, is formed by CVD under a first temperature condition, and is formed on the first gate insulating film.
  • a second gate insulating film is formed on the oxide semiconductor by CVD under a second temperature condition higher than the first temperature condition.
  • FIG. 2 is a cross-sectional view of a TFT according to the present invention and the vicinity thereof It is the amount of oxygen released from the first gate insulating film in TDS measurement. It is the amount of oxygen released from the second gate insulating film in TDS measurement.
  • FIG. 7 is a cross-sectional view showing a second form of Example 1; FIG. 7 is a cross-sectional view showing a third form of Example 1; FIG.
  • FIG. 7 is a cross-sectional view showing a fourth form of Example 1; It is sectional drawing which shows the 5th form of Example 1.
  • FIG. It is sectional drawing which shows the form of the 6th month of Example 1.
  • FIG. 7 is a cross-sectional view showing Example 2;
  • FIG. 14 is a cross-sectional view showing a second form of Example 2;
  • FIG. 14 is a cross-sectional view showing a third form of Example 2;
  • FIG. 14 is a cross-sectional view showing a fourth form of Example 2; It is a top view of a liquid crystal display. It is sectional drawing of the display area of the liquid crystal display device by this invention.
  • the realization of a liquid crystal display device or an organic EL display device which can be bent or bent is expected.
  • the substrate of the display device capable of such bending is formed of a resin such as polyimide. Since the polyimide which becomes transparent in the visible light region (hereinafter, polyimide) is denatured when the temperature exceeds 350 ° C., the process of the display device using the polyimide as a substrate needs to be 350 ° C. or less.
  • a-Si is a low temperature process, but its mobility is as low as 1 cm 2 / Vs, and control of the threshold voltage shift is also difficult.
  • LTPS has high mobility, a thermal process of 400 ° C. or more is required to produce a high performance LTPS TFT.
  • a TFT using an oxide semiconductor can obtain characteristics with a mobility of about 10 cm 2 / Vs or so at a low temperature process of 350 ° C. or lower.
  • the present invention can also be applied to a display device using such a resin substrate.
  • the present invention will be described in detail by way of examples.
  • FIG. 1 is a plan view of an organic EL display device having a flexible substrate 100 to which the present invention is applied.
  • a display area 10 and a terminal area 30 exist.
  • scanning lines 11 extend in the lateral direction (x direction) and are arranged in the longitudinal direction (y direction).
  • the video signal lines 12 extend in the vertical direction and are arranged in the horizontal direction.
  • the power supply lines 13 extend in the vertical direction and are arranged in the horizontal direction.
  • Pixels 14 are formed in a region surrounded by the scanning line 11 and the video signal line 12 or the power supply line 13.
  • a terminal area 30 is formed in a portion other than the display area 10, and a driver IC 31 is mounted in the terminal area 30.
  • the video signal is arranged in the driver IC 31 and supplied to the display area 10.
  • a flexible wiring board 32 for supplying power and signals to the organic EL display device is connected to the terminal area 30.
  • scanning line driving circuits 20 are formed on both sides of the display area 10. Further, a current supply region 21 is formed on the upper side (the upper side in the y direction) of the display region 10. The current is supplied from the flexible wiring board 32 connected to the terminal area 30 to the current bus line, and the current bus line is wired to the current supply area 21 on the upper side (upper side in the y direction) of the display area 10. Then, current is supplied from the current supply region 21 to each pixel 14 by the power supply line 13. This is to avoid concentration of the wiring below the display area 10 in the y direction.
  • FIG. 2 is a cross-sectional view showing an example of the layer structure of the display area of the organic EL display device shown in FIG.
  • FIG. 2 etc. demonstrate the case where resin is used for the TFT substrate 100, the same may be said of the case where glass is used for the TFT substrate 100.
  • FIG. 2 is a flexible display
  • the glass substrate 90 is removed after the flexible display is completed. That is, since the process can not be conducted only with the resin substrate, in the manufacturing process, each element of the organic EL display device is formed on the glass substrate, and the glass is formed by laser ablation after the organic EL display device is completed. The substrate 90 is removed.
  • a TFT substrate 100 formed of resin is formed on a glass substrate 90.
  • Polyimide is used for the resin.
  • Polyimide has excellent properties as a substrate of a flexible display device due to mechanical strength, heat resistance and the like.
  • the resin substrate is described as a polyimide substrate.
  • the polyimide material containing a polyamic acid is applied by a slit coater, a rod coater, an ink jet or the like, fired, imidized and solidified.
  • the thickness of the polyimide substrate 100 is 10 ⁇ m to 20 ⁇ m.
  • a base film 101 is formed on the TFT substrate 100. This is to prevent moisture and impurities from polyimide from contaminating the semiconductor layer 108 and the organic EL layer.
  • the base film 101 is formed of, for example, a laminated film of three layers in which silicon nitride (SiN) is sandwiched by silicon oxide (SiO). In addition to this, aluminum oxide (AlOx) may be used.
  • the semiconductor layer 108 is formed on the base film 101.
  • the semiconductor layer 108 is formed of, for example, an oxide semiconductor.
  • the oxide semiconductor 108 can be formed at a temperature of approximately 350 ° C. which is a heat resistant temperature of polyimide.
  • TAOS Transparent Amorphous Oxide Semiconductor
  • TAOS includes IGZO (Indium Gallium Zinc Oxide), ITZO (Indium Tin Zinc Oxide), ZnON (Zinc Oxide Nitride), IGO (Indium Gallium Oxide), and the like.
  • IGZO Indium Gallium Zinc Oxide
  • ITZO Indium Tin Zinc Oxide
  • ZnON Zinc Oxide Nitride
  • IGO Indium Gallium Oxide
  • a drain 1081 and a source 1082 are formed in the semiconductor layer 108 by ion doping or the like.
  • a gate insulating film 109 is formed to cover the semiconductor layer 108, and a gate electrode 110 is formed on the gate insulating film 109.
  • the gate electrode 110 is formed of, for example, MoW or the like, but in the case where it is desired to reduce the resistance, a configuration in which Al is sandwiched by Ti or the like is used. After that, ion implantation of Ar atoms or the like is performed using the gate electrode 110 as a mask to form the drain region 1081 and the source region 1082 in the semiconductor layer 108. In the semiconductor layer 108, a portion immediately below the gate electrode 110 is a channel.
  • the gate insulating film 109 has a role of supplying oxygen to the oxide semiconductor 108, and is formed of SiO.
  • SiO containing a large amount of oxygen contains a large amount of lattice defects.
  • SiO is formed by CVD (Chemical Vapor Deposition), but SiO which releases oxygen is formed by low temperature CVD at 200 ° C. to 250 ° C.
  • Such characteristics of the gate insulating film 109 are likely to fluctuate due to repeated application of an electric field by the gate voltage from the gate electrode 110. Therefore, the characteristic variation of the TFT becomes a problem such as the change of the threshold voltage of the TFT.
  • the present invention described later addresses this problem.
  • An interlayer insulating film 111 is formed to cover the gate electrode 110.
  • the drain electrode 114 and the source electrode 115 are formed on the interlayer insulating film 111.
  • Through holes 131 are formed in interlayer insulating film 111 and gate insulating film 109, drain electrode 114 and drain region 1081 are connected, and through hole 132 is formed, and source electrode 115 and source region 1082 are connected.
  • An organic passivation film 120 is formed to cover the drain electrode 114, the source electrode 115, and the interlayer insulating film 111.
  • the organic passivation film 120 is formed of a transparent resin such as acrylic or polyimide. Since the organic passivation film 120 also serves as a planarization film, it is formed thick as 2 ⁇ m to 4 ⁇ m.
  • the reflective film 1211 and the anode 1212 are stacked on the organic passivation film 120.
  • the stacked body of the reflective film 1211 and the anode 1212 is referred to as a lower electrode 121.
  • the reflective film 1211 is formed of, for example, silver having a high reflectance
  • the anode 1212 is formed of ITO (Indium Tin Oxide).
  • a through hole 130 is formed in the organic passivation film 120 to connect the source electrode 115 and the lower electrode 121.
  • a bank 122 is formed to cover the lower electrode 121.
  • the bank 122 is formed of a transparent resin such as acrylic or polyimide.
  • the role of the bank 122 is to prevent the organic EL layer 123 formed on the lower electrode 121 from being disconnected due to the end of the lower electrode 121 and to partition each pixel.
  • the organic EL layer 123 is formed in the hole formed in the bank 122.
  • the organic EL layer 123 is formed of a plurality of layers such as a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and each layer is a very thin film of about several nm to 100 nm.
  • An upper electrode (cathode) 124 is formed to cover the organic EL layer 123.
  • the cathode is commonly formed on the entire display area.
  • the cathode 124 is formed of a transparent conductive film such as IZO (Indium Zinc Oxide), ITO (Indium Tin Oxide) or the like, and may also be formed of a thin film of a metal such as silver.
  • a protective film 125 is formed of SiN using CVD to cover the cathode 124. Since the organic EL layer 123 is weak to heat, CVD for forming the protective film 125 is formed by low temperature CVD at about 100.degree. In addition to this, a transparent resin film such as acrylic may be laminated on the protective film 125 for mechanical protection.
  • the screen reflects ambient light because the reflective electrode 1211 is present.
  • a polarizing plate 127 is disposed on the surface to prevent reflection by external light.
  • the polarizing plate 127 has an adhesive material 126 on one side, and is adhered to the organic EL display device by pressure bonding to the protective film 125.
  • the thickness of the adhesive material 126 is about 30 ⁇ m, and the thickness of the polarizing plate 127 is about 100 ⁇ m.
  • the interface between the TFT substrate 100 and the glass substrate 90 made of polyimide is irradiated with a laser to remove the glass substrate 90 from the TFT substrate 100.
  • a flexible display device having a resin substrate is completed.
  • FIG. 3 is a cross-sectional view of an organic EL display device in which characteristic variation due to a gate insulating film is prevented in a TFT using an oxide semiconductor. 3 differs from FIG. 2 in the structure from the base film 101 to the second gate electrode 110 (corresponding to the gate electrode in FIG. 2).
  • the first gate electrode 105 is formed on the base film 101.
  • the first gate electrode 105 is formed of, for example, MoW or the like which is the same material as the second gate electrode 110.
  • a barrier film 106 covering the first gate electrode 105 is formed of silicon nitride (hereinafter represented by SiN) to a thickness of, for example, about 100 nm.
  • the barrier film 106 prevents moisture entering from the TFT substrate 100 or the like from degrading the characteristics of the oxide semiconductor 108.
  • the barrier film may be omitted.
  • the first gate insulating film 107 is formed of SiO on the barrier film 106.
  • the first gate insulating film 107 is formed, for example, to a thickness of 200 nm or more.
  • the first gate insulating film 107 is a film having a relatively large number of lattice defects and serves as a supply source of oxygen to the oxide semiconductor 108 formed thereover.
  • the barrier film 106 and the first gate insulating film 108 can be collectively referred to as a gate insulating film, they are separately referred to for convenience in the present specification.
  • the first gate electrode 105 has a role as a light shielding film with respect to the oxide semiconductor 108 formed in the upper layer. Although there is a case where the first gate electrode 105 only has a role as a mere light shielding film, in this case, for example, a reference voltage is applied to the first gate electrode 105 or it is put in a floating state.
  • An oxide semiconductor 108 is formed on the first gate insulating film 107.
  • the structure of the oxide semiconductor 108 is as described in FIG. In FIG. 3, a second gate insulating film 109 is formed to cover the oxide semiconductor 108.
  • the second gate insulating film 109 is formed of SiO but is a dense film with few lattice defects.
  • the second gate insulating film 109 is also formed by CVD, the temperature of the CVD in this case is higher than the temperature of the CVD for forming the first gate insulating film 107, and is 300 ° C. to 350 ° C.
  • the second gate insulating film 109 Since SiO constituting the second gate insulating film 109 is a dense film, the characteristic variation is small. Therefore, the characteristic variation of the TFT can also be suppressed. On the other hand, since the second gate insulating film 109 is a dense film, oxygen can not be sufficiently supplied to the oxide semiconductor 108. However, in the configuration of FIG. 3, oxygen is supplied to the oxide semiconductor 108 from the first gate insulating film 107 formed of SiO having a large defect density of the crystal lattice, so the characteristics of the oxide semiconductor 108 are maintained. It is also possible to prevent the fluctuation of the characteristics of
  • the film thickness of the second gate insulating film 109 is, for example, about 100 nm.
  • the thickness of the first gate insulating film 107 is 200 nm.
  • a barrier film 106 formed of SiN of about 100 nm is present between the first gate electrode 105 and the first gate insulating film 107. Therefore, even when the same gate voltage as that of the second gate electrode 110 is applied to the first gate electrode 105, the second gate electrode 110 mainly affects the characteristics of the TFT. Therefore, even if the characteristics of the first gate insulating film 107 change, the characteristics of the TFT do not greatly change. In addition, since the electric field applied to the first gate insulating film is also small, the characteristic variation of the insulating film is unlikely to occur.
  • the influence of the first gate electrode 105 can be further reduced, and the oxygen supply from the first gate insulating film 107 to the oxide semiconductor 108 is also large. Become.
  • the gate voltage applied to the first gate electrode 105 may be smaller than the gate voltage applied to the second gate electrode 110.
  • FIG. 4 is an enlarged view of the vicinity of the TFT of FIG.
  • a barrier film 106 of SiN is formed to cover the first gate electrode 105, and a first gate insulating film 107 of SiO having a relatively large number of lattice defects is formed thereon.
  • An oxide semiconductor 108 is formed on the first gate insulating film 107, and a dense second gate insulating film 109 made of SiO is formed to cover the oxide semiconductor 108.
  • the second gate electrode 110 is formed on the second gate insulating film 109. Using the second gate electrode 110 as a mask, argon (Ar), phosphorus (P), boron (B) or the like is implanted into the oxide semiconductor 108 by ion implantation to form the drain 1081 and the source 1082. The oxide semiconductor 108 immediately below the second gate electrode 110 serves as a channel.
  • the thickness dn1 of the SiN film 106 covering the first gate electrode 105 is, for example, 100 nm.
  • the thickness ds1 of the first gate insulating film 107 formed of the SiO film having many lattice defects is, for example, 200 nm.
  • the thickness of the second gate insulating film 109 formed of a dense SiO film is, for example, 100 nm. Therefore, the second gate electrode 110 mainly affects the characteristics of the TFT.
  • the thickness of the first gate insulating film 107 is preferably 200 nm or more. It is desirable that ds1 / ds2 be 2 or more. Also, ds1> dn1.
  • the first gate insulating film 107 is formed by CVD.
  • the conditions for CVD for forming the first gate insulating film 107 are, for example, gas flow ratio: N 2 O / SiH 4 ⁇ 50/1, input power to plasma: 0.15 W / cm 2 or more, pressure: 200 to 300 Pa, substrate temperature C. to 250.degree.
  • the second gate insulating film 109 is also formed by CVD, the substrate temperature is 300 ° C. to 350 ° C., and the other conditions are the same as the film formation of the first gate insulating film 107. That is, the difference in film quality between the first gate insulating film 107 and the second gate insulating film 109 can be controlled by the substrate temperature at the time of film formation by CVD.
  • FIG. 5 shows the results of measurement of the amount of oxygen released from the first gate insulating film 107 by TDS (Thermal Desorption Spectroscopy) in the case where a film is formed at a substrate temperature of 230 ° C. in CVD.
  • the vertical axis is the measured intensity based on oxygen molecules, and the unit is amperes.
  • the horizontal axis is the substrate temperature (° C.).
  • the oxygen release amount is 1.2E14 molecules / cm 2 .
  • the characteristic of the first gate insulating film is desirably 1.0E14 molecules / cm 2 or more.
  • FIG. 6 shows the results of measurement of the amount of oxygen released from the second gate insulating film in the case of film formation at a substrate temperature of 300 ° C. by CVD using TDS (Thermal Desorption Spectroscopy).
  • the vertical axis is the measured intensity based on molecular oxygen, and the unit is amperes.
  • the horizontal axis is the substrate temperature (° C.).
  • the oxygen release amount is 1.5E13 molecules / cm 2 .
  • the characteristic of the second gate insulating film is desirably 1.5E13 molecules / cm 2 or less.
  • the above data is attributed to the process gas at the time of SiO film formation in the TDS test that the SiO film having many lattice defects, which is a characteristic of the first gate insulating film 107 or the second gate insulating film 109 in the completed display device. Gas is released.
  • the film on the second gate insulating film 109 or the first gate insulating film 107 is peeled off, and the TDS test is performed. Good.
  • the present invention by making the first gate electrode 107 and the second gate electrode 109 share the role, a highly reliable TFT using the oxide semiconductor 108 can be realized.
  • FIG. 7 is a cross-sectional view of a TFT portion showing a second aspect in the first embodiment.
  • the first gate electrode 105 is not present, and the TFT is driven only by the second gate electrode 110.
  • SiN as the barrier film 106 is formed on the underlayer film 101 with a thickness dn1.
  • An SiO film 107 corresponding to the first gate insulating film is formed thereon with a thickness ds1.
  • the oxide semiconductor 108 is formed on the SiO film 107.
  • a second gate insulating film 109 is formed with a thickness ds2 to cover the oxide semiconductor 108.
  • the thickness of ds1, ds2 and dn1 in FIG. 7 and the relationship between these film thicknesses are the same as those described in FIG.
  • the barrier film 106 can be omitted if the base film 101 includes the SiN film 106 as a barrier film. However, the SiO film 107 can not be omitted.
  • the uppermost layer in the base film 101 is formed of a SiO film and the thickness is 200 nm or more, this can be substituted. It is desirable that the SiO film at this time be formed under the same film forming conditions as the first gate insulating film 107 described in FIG. In addition, the properties of the film also need to satisfy the conditions as described in FIG.
  • FIG. 8 is a cross-sectional view illustrating a third embodiment of a TFT using the oxide semiconductor 108.
  • the second gate insulating film 109 is formed only in a portion corresponding to the channel of the oxide semiconductor 108, and the second gate insulating film 109 does not cover the drain 1081, the source 1082, and the like of the oxide semiconductor 108.
  • the structure of FIG. 8 is formed as follows.
  • the second gate insulating film 109 is formed to cover the oxide semiconductor 108.
  • the method of forming the second gate insulating film 109 is as described in FIG. Thereafter, the second gate electrode 110 is formed, and the second gate insulating film 109 is patterned using the second gate electrode 110 as a mask.
  • the oxide semiconductor 108 other than the portion covered by the second gate electrode 109 is reduced to form the drain 1081 and the source 1082 in the oxide semiconductor 108.
  • Ru the oxide semiconductor 108 is covered with the interlayer insulating film 111.
  • the interlayer insulating film 111 is preferably a material such as SiN that can supply hydrogen to the drain 1081 and the source 1082 of the oxide semiconductor to reduce the drain 1081 and the source 1082. This is to prevent the resistances of the drain 1081 and the source 1082 from being increased.
  • the interlayer insulating film 111 is formed of SiO, SiO, unlike SiO of the first gate insulating film 107, needs to be SiO which does not supply oxygen. That is, when oxygen is supplied to the source 1082 and the drain 1081 of the oxide semiconductor 108, the resistance of this portion increases and the ON current of the TFT decreases.
  • the SiO film which does not supply oxygen can be formed, for example, by controlling the CVD conditions when forming the second gate insulating film 109.
  • the operation of the TFT of FIG. 8 is similar to that described in FIG.
  • the interlayer insulating film 111 may be a laminated film of SiO and SiN.
  • FIG. 9 is a cross-sectional view of a TFT using the oxide semiconductor 108 according to the fourth embodiment of the first embodiment.
  • FIG. 9 shows a bottom gate type TFT.
  • the first gate electrode 105 is formed on the base film 101.
  • a first gate insulating film 107 is formed to cover the first gate electrode 105.
  • An oxide semiconductor 108 is formed on the first gate insulating film 107.
  • the oxide semiconductor 108 forms a resist in a portion corresponding to a channel, and ion implantation of P, B, Ar, or the like is performed to form the drain 1081 and the source 1082, for example. Thereafter, a second gate insulating film 109 is formed. Then, an interlayer insulating film 111 is formed to cover the second gate insulating film 109. In the configuration of FIG. 9, the interlayer insulating film 111 can be omitted.
  • the first gate insulating film 107 is formed of SiO with few lattice defects. Therefore, the influence of the characteristic change of the gate insulating film on the characteristics of the TFT can be suppressed.
  • the second gate insulating film 109 is formed of an SiO film having many lattice defects, and is used as an oxygen supply source to the channel 108 of the oxide semiconductor.
  • the thickness ds 2 of the second gate insulating film 109 is twice or more the thickness ds 1 of the first gate insulating film 107.
  • the thickness of the second gate insulating film 109 is preferably 200 nm or more. This is because oxygen is sufficiently supplied to the channel of the oxide semiconductor 108.
  • FIG. 10 is a cross-sectional view of a TFT showing a fifth form of Example 1.
  • FIG. FIG. 10 is also a bottom gate type TFT. 10 is different from FIG. 9 in that the second gate insulating film 109 is removed from portions other than the channel portion of the oxide semiconductor 109.
  • the second oxide semiconductor 109 in FIG. 9 or FIG. 10 is formed of SiO with many lattice defects, and since the supply amount of oxygen is large, the channel characteristics of the oxide semiconductor 108 can be stabilized.
  • the oxide semiconductor of the structure shown in FIG. Oxygen may be supplied to the drain and the source, and the resistance of the drain 1081 and the source 1082 may increase.
  • the relationship between the film thickness ds1 of the first gate insulating film 107 and the film thickness ds2 of the second gate insulating film 109 is as described in FIG. According to the configuration of FIG. 10, even if the second gate insulating film 109 is thickened to increase the oxygen supply amount, the resistance of the drain 1081 and the source 1082 of the oxide semiconductor 108 does not increase, so the bottom gate is more stable. A TFT of an oxide semiconductor type can be realized.
  • FIG. 11 is a cross-sectional view of a TFT showing a sixth form of Example 1.
  • the first gate electrode 105 is formed on the base film 101.
  • a first gate insulating film 107 is formed to cover the first gate electrode 105.
  • the oxide semiconductor 108 is formed on the first gate insulating film 107, and the etching stopper 140 is formed on the drain 1081 and the source 1082 of the oxide semiconductor 108.
  • a second gate insulating film 109 is formed.
  • an interlayer insulating film 111 is formed to cover the second gate insulating film 109.
  • the relationship between the film thickness ds1 of the first gate insulating film 107 and the film thickness ds2 of the second gate insulating film 109 is as described in FIG.
  • a TFT using the oxide semiconductor 108 has a feature that the leakage current is small. This means that the potential of the pixel electrode can be stably held for a long time. Therefore, low frequency driving can be performed and power consumption can be reduced by using the oxide semiconductor 108 for the TFT. However, the mobility of the oxide semiconductor 108 may not be sufficient to form a peripheral driver circuit such as a scan line driver circuit.
  • LTPS has a large mobility.
  • LTPS has a problem in that the amount of leakage current is larger than that of an oxide semiconductor. Therefore, it is rational to use a TFT of an oxide semiconductor as a drive TFT or a switching TFT in a pixel and a TFT of LTPS to a peripheral drive circuit. This configuration is called a hybrid structure.
  • FIG. 12 is a cross-sectional view showing the configuration in the vicinity of the TFT in the case where the TFT by the oxide semiconductor 108 and the TFT by the LTPS 102 are formed on the same substrate 100.
  • the TFTs using the oxide semiconductor 108 are formed in the display region, and the TFTs using the LTPS 102 are formed in the peripheral driver circuit. Therefore, both TFTs are actually disposed apart, but in FIG.
  • the TFT by LTPS 102 and the TFT by oxide semiconductor 108 are described side by side.
  • the left side is a TFT according to the LTPS 102
  • the right side is a TFT according to the oxide semiconductor 108.
  • the TFT of the oxide semiconductor 108 in FIG. 12 will be described as a representative of the configuration described in FIG. 4 in the first embodiment, the same applies to a TFT of the oxide semiconductor 108 according to another mode of the first embodiment. Can do.
  • a TFT substrate 100 made of polyimide is formed on a glass substrate 90, and a base film 101 is formed thereon.
  • the configuration of the base film 101 is as described in FIG.
  • a semiconductor layer 102 of LTPS is formed on the base film 101.
  • LTPS first, a-Si is deposited on the base film 101 by CVD, and the a-Si film is converted to polysilicon by irradiating an excimer laser.
  • the LTPS is formed to a thickness of about 50 nm.
  • a third gate insulating film 103 is formed to cover the LTPS 102, and a third gate electrode 104 is formed thereon.
  • the third gate electrode 104 is formed of, for example, a metal or an alloy such as Mo or MoW, or a laminated film such as Ti—Al—Ti.
  • a channel is formed in a portion corresponding to the third gate electrode 104 of the LTPS 102, and a drain 1021 and a source 1022 are formed on both sides thereof.
  • the drain 1021 and the source 1022 are formed by doping the LTPS with phosphorus (P) or boron (B) by ion implantation using the third gate electrode 104 as a mask.
  • the first gate electrode 105 of the TFT made of the oxide semiconductor present on the right side is formed.
  • the oxide semiconductor 108 is formed in the layer above the first gate electrode 105, and the configuration of the oxide semiconductor 108 is the same as that described in FIG. That is, the barrier film 106 is formed of SiN so as to cover the first gate electrode 105 and the third gate electrode 104.
  • the barrier film 106 has an effect of protecting the oxide semiconductor 108 from moisture intruding from the substrate 100 or the like.
  • SiN is a hydrogen supply source, it also has a role of supplying hydrogen to polysilicon in the TFT on the left side of FIG. 12 to stabilize the characteristics of polysilicon.
  • a first gate insulating film 107 for the oxide semiconductor 108 is formed on the barrier film 106.
  • the oxide semiconductor 108 is reduced when it is in contact with hydrogen and changes its characteristics; thus, the first gate insulating film 107 formed of SiO prevents the influence of the barrier film 106 formed of SiN on the oxide semiconductor.
  • the first gate insulating film 107 is formed of SiO having many lattice defects and is thick and serves as a supply source of oxygen to the oxide semiconductor 108 formed over the first gate insulating film 107.
  • An oxide semiconductor 108 is formed on the first gate insulating film 107.
  • the structure of the oxide semiconductor 108 is as described in FIGS. 3 and 4.
  • the second gate insulating film 109 is formed over the oxide semiconductor 108.
  • the second gate insulating film 109 is formed of dense SiO with few lattice defects. Therefore, the characteristic variation of the second gate insulating film 109 is small.
  • the second gate electrode 110 is formed over the second gate insulating film 109, and the drain 1081 and the source 1082 are formed in the oxide semiconductor 108 by ion implantation using the second gate electrode 110 as a mask.
  • the interlayer insulating film 111 is formed on the second gate insulating film 109 and the second gate electrode 110.
  • the interlayer insulating film 111 is formed of an SiN film, an SiO film having few lattice defects, or a laminated structure of an SiN film and an SiO film.
  • through holes 116 and 117 are formed in five layers of the interlayer insulating film 111, the second gate insulating film 109, the first gate insulating film 107, the barrier film 106, and the first gate insulating film 103 in the LTPS side TFT, The drain 1021 and the drain electrode 112 are connected, and the source 1022 and the source electrode 113 are connected.
  • through holes 118 and 119 are formed in the interlayer insulating film 111 and the second gate insulating film 109, the drain 1081 and the drain electrode 114 are connected, and the source 1081 and the source electrode 115 are formed. Connecting.
  • a TFT substrate having a hybrid structure is formed. Thereafter, elements as shown in FIG. 3 are formed on the interlayer insulating film 111 to complete an organic EL display device.
  • FIG. 13 is a cross-sectional view showing a second embodiment according to the present example. 13 is different from FIG. 12 in that an etching stopper 140 is formed over the drain 1081 and the source 1082 of the oxide semiconductor 108.
  • the etching stopper 140 is formed of, for example, a metal.
  • the drain electrode 114 is connected to the drain 1081 and the source electrode 115 is connected to the source 1082 through this metal.
  • the reason for forming the etching stopper 140 is as follows.
  • the through holes 116 and 117 for the LTPS 102 and the through holes 118 and 119 for the oxide semiconductor 108 are simultaneously formed.
  • a boric acid (HF) clean is performed when forming the through holes for LTPS102.
  • the through holes 118 and 119 for the oxide semiconductor 108 are also cleaned simultaneously. Since the oxide semiconductor 108 is easily dissolved in boric acid, the oxide semiconductor 108 disappears in the through holes 118 and 119.
  • FIG. 14 is a cross-sectional view showing a third form of the second embodiment.
  • the TFT by the LTPS 102 on the left side in FIG. 14 is the same as FIG.
  • the second gate electrode 109 is formed in an island shape only in a portion corresponding to the channel of the oxide semiconductor 108.
  • This configuration is the same as the configuration described in FIG. 8 in the first embodiment. That is, even in the hybrid configuration in FIG. 14, the effects of the present invention described in FIG. 8 can be obtained.
  • through holes 116 and 117 are formed in four layers of the interlayer insulating film 111, the first gate insulating film 107, the barrier film 106, and the third gate insulating film 103 in the TFT by the LTPS 102, and the oxide semiconductor 108
  • Through holes 118 and 119 are formed in the interlayer insulating film 111 in the TFT.
  • the through holes 116 and 117 and the through holes 118 and 119 are simultaneously formed.
  • a boric acid (HF) clean is performed when forming the through holes for LTPS102.
  • the through holes 118 and 119 for the oxide semiconductor 108 are also cleaned simultaneously. Since the oxide semiconductor 108 is easily dissolved in boric acid, the oxide semiconductor 108 may disappear in the through holes 118 and 119.
  • FIG. 15 in order to prevent this, an etching stopper 140 made of metal or the like is formed on the drain 1081 and the source 1082 of the oxide semiconductor 108.
  • an etching stopper 140 made of metal or the like is formed on the drain 1081 and the source 1082 of the oxide semiconductor 108.
  • Embodiment 1 and Embodiment 3 in Embodiment 1 are applied as the structure of the oxide semiconductor. Also in the hybrid configuration, a TFT based on an oxide semiconductor having another configuration described in Embodiment 1 can be used.
  • FIG. 16 is a plan view of the liquid crystal display device.
  • the TFT substrate 100 and the counter substrate 200 are bonded by a sealing material 40, and liquid crystal is sealed inside.
  • a display area 10 is formed in a portion where the TFT substrate 100 and the counter substrate 200 overlap.
  • scanning lines 11 extend in the horizontal direction (x direction) and are arranged in the vertical direction (y direction).
  • the video signal lines 12 extend in the vertical direction (y direction) and are arranged in the horizontal direction (x direction).
  • An area surrounded by the scanning line 11 and the video signal line 12 is a pixel 14.
  • a portion where the TFT substrate 100 and the counter substrate 200 do not overlap is a terminal region 30.
  • the driver IC 31 is mounted on the terminal area 30 and the flexible wiring board 32 is connected.
  • FIG. 17 is a cross-sectional view of the pixel portion of the liquid crystal display device in the present invention.
  • the TFT shown in FIG. 17 is a switching TFT, but its sectional configuration is the same as that of the drive TFT in FIG. That is, the TFT is a top gate, and an oxide semiconductor is used for the semiconductor layer 108.
  • the structure up to the organic passivation film 120 including the structure of the TFT is the same as that of FIG.
  • a common electrode 150 is formed in a planar shape of ITO on the organic passivation film 150, and a capacitive insulating film 151 is formed of SiN so as to cover the common electrode 150.
  • the pixel electrode 152 is formed of ITO on the capacitive insulating film 151.
  • the pixel electrode 152 has a comb-like planar shape.
  • An alignment film 153 is formed to cover the pixel electrode 152 to initially align the liquid crystal.
  • a storage capacitor is formed with the capacitor insulating film 151 interposed between the pixel electrode 152 and the common electrode 150.
  • the opposite substrate 200 is formed with the liquid crystal layer 300 interposed therebetween, and the color filter 201 and the black matrix 202 are formed inside the opposite substrate 200.
  • An overcoat film 203 is formed to cover the color filters 201 and the black matrix 202, and an alignment film 204 is formed to cover the overcoat film 203.
  • the TFT substrate 100 and the counter substrate 200 are formed of a resin such as polyimide.
  • the TFT substrate 100 formed of polyimide is formed on a glass substrate, but after the liquid crystal display device is completed, the glass substrate is removed by laser ablation or the like.
  • the advantage of using an oxide semiconductor for the TFT is the same as in the liquid crystal display device. Moreover, also in the liquid crystal display device, the advantage of using the hybrid configuration is the same as that of the organic EL display device.

Abstract

本発明の課題は、信頼性の高い、酸化物半導体を用いたＴＦＴ有する表示装置を実現することである。本発明の概要は、酸化物半導体１０８による第１の薄膜トランジスタを含む画素が複数形成された表示領域を有する基板を含む表示装置であって、前記酸化物半導体１０８の一方の面には酸化シリコンによる第１のゲート絶縁膜１０７が形成され、前記酸化物半導体１０８の他方の面には酸化シリコンによる第２のゲート絶縁膜１０９が形成され、前記第１のゲート絶縁膜１０７の膜厚が前記第２のゲート絶縁膜１０９よりも大きく、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、Ｍ/ｚ＝３２において、定量範囲が１００℃乃至５００℃の条件で測定した場合の単位面積当たりの酸素放出量が、前記第１のゲート絶縁膜の方が、前記第２のゲート絶縁膜よりも大きいことを特徴とする表示装置である。

Description

表示装置及びその製造方法
　本発明は表示装置に係り、特に酸化物半導体を用いたＴＦＴを有する表示装置に関する。
　液晶表示装置や有機ＥＬ表示装置では各画素のスイッチング素子や駆動回路に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を用いている。ＴＦＴには、ａ-Ｓｉ（非晶質シリコン）、ＬＴＰＳ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｌｉｃｉｏｎ）、あるいは酸化物半導体等が用いられている。
　ａ-Ｓｉは移動度が小さいので、これを用いたＴＦＴを周辺駆動回路に使用することには問題がある。ＬＴＰＳは移動度が大きく、これを用いたＴＦＴを周辺駆動回路に使用することが出来るが、画素のスイッチング素子として用いる場合は、リーク電流が大きいという問題がある。酸化物半導体は移動度がａ-Ｓｉよりも大きく、また、リーク電流も小さいが、膜の格子欠陥の制御に関連する信頼性に課題がある。
　特許文献１には、ゲート電極を含み酸化物半導体で形成されたＴＦＴ全体を無機絶縁膜、例えば酸化アルミニウム膜、酸化チタン膜、または酸化インジウム膜で覆う構成が記載されている。
　特許文献２には、酸化物半導体を用いたＴＦＴの性能を向上させるためにゲート絶縁膜を薄くする場合のトンネル効果によるゲートリークを抑える構成が記載されている。ゲート絶縁膜として、誘電率の高い酸化ハフニウム、酸化タンタル等の高誘電率材料を用いるが、これと積層して、酸化シリコン、窒化シリコン、酸化アルミニウムなどを含む膜を積層することが記載されている。
　特許文献３には、酸化物半導体を用いたＴＦＴの特性を安定化するために、酸化物半導体をチャネル部において、無機絶縁膜でサンドイッチする構成が記載されている。この場合の無機絶縁膜として、酸化アルミニウム、酸化チタン、酸化インジウム等が例示されている。
特開２０１２－１５４３６号公報 特開２０１５－９２６３８号公報 ＷＯ２０１０/０４１６８６号公報
　酸化物半導体はリーク電流が小さいため、画素電極の電位変動を抑えることが出来るので、低周波駆動が可能であり、表示領域の消費電力を低減することが出来る。また、酸化物半導体はａ-Ｓｉに比べてキャリアの移動度が１０倍以上高い。したがって、ａ-Ｓｉの場合よりも高速駆動が可能である。
　また、酸化物半導体はポリシリコンに比べて、低温で成膜出来る。したがって、ポリイミド等の樹脂を使用した基板の場合にも対応できるという特徴を有している。
　酸化物半導体の特性を安定化するためには、酸化物半導体が安定して酸素を保持していることが必要である。このために、酸化物半導体と直接接する酸化シリコン（以後ＳｉＯで代表させる）で形成するゲート絶縁膜から酸素を供給する必要がある。酸素を供給することが出来るＳｉＯ膜は格子欠陥が多い。このようなゲート絶縁膜に対し、ゲート電極から繰り返し、ゲート電圧がＯＮ/ＯＦＦされると、ゲート絶縁膜の膜質が変化し、ＴＦＴの特性が変動する。例えば、スレッショルド電圧が変化する等である。
　ゲート絶縁膜の特性を変化させないようにするには、ゲート絶縁膜の格子欠陥を抑えたような、緻密な膜質とすることが必要である。しかし、このような緻密な膜質のＳｉＯからは、酸化物半導体に十分な酸素を供給できないので、酸化物半導体の特性が変化し、結局ＴＦＴの特性が変動する。
　したがって、信頼性の高い酸化物半導体を用いたＴＦＴを実現するには、以上で述べたようなジレンマを克服する必要がある。本発明の課題は、以上で述べたようなジレンマを克服し、信頼性の高い酸化物半導体を用いたＴＦＴを実現することである。また、このようなＴＦＴを用いた、表示品質の優れた、信頼性の高い表示装置を実現することである。
　本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
　（１）酸化物半導体による第１の薄膜トランジスタを含む画素が複数形成された表示領域を有する基板を含む表示装置であって、前記酸化物半導体の一方の面には酸化シリコンによる第１の絶縁膜が形成され、前記酸化物半導体の他方の面には酸化シリコンによる第２の絶縁膜が形成され、前記第１の絶縁膜の膜厚が前記第２の絶縁膜よりも大きく、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、質量電荷比Ｍ/ｚ＝３２において、定量範囲が１００℃乃至５００℃の条件で測定した場合の単位面積当たりの酸素放出量が、前記第１の絶縁膜の方が、前記第２の絶縁膜よりも大きいことを特徴とする表示装置。
　（２）酸化物半導体による薄膜トランジスタを含む画素が複数形成された表示領域を有する基板を含む表示装置の製造方法であって、前記酸化物半導体の一方の面に酸化シリコンによる第１の絶縁膜を形成し、前記酸化物半導体の他方の面に酸化シリコンによる第２の絶縁膜を形成し、前記第１の絶縁膜を構成する酸化シリコンを第１の温度条件を有するＣＶＤによって形成し、前記第２の絶縁膜を構成する酸化シリコンを第２の温度条件を有するＣＶＤによって形成し、前記第２のＣＶＤの温度条件は、前記第１のＣＶＤの温度条件よりも高いことを特徴とする表示装置の製造方法。
　（３）ポリシリコンによる第１の薄膜トランジスタと、酸化物半導体による第２の薄膜トランジスタとを有する基板を含む表示装置の製造方法であって、前記第１の薄膜トランジスタを先に形成し、その後、平面で視て、前記第１の薄膜トランジスタと離れた場所に形成する前記第２の薄膜トランジスタのための第１のゲート絶縁膜を、第１の温度条件によるＣＶＤによって形成し前記第１のゲート絶縁膜の上に前記酸化物半導体を形成し、前記酸化物半導体の上に第２のゲート絶縁膜を前記第１の温度条件よりも高い温度の第２の温度条件によるＣＶＤによって形成することを特徴とする表示装置の製造方法。
有機ＥＬ表示装置の平面図である。 有機ＥＬ表示装置の表示領域の断面図である。 本発明による有機ＥＬ表示装置の表示領域の断面図である。 本発明によるＴＦＴ及びその付近の断面図である。 ＴＤＳ測定における、第１のゲート絶縁膜からの酸素放出量である。 ＴＤＳ測定における、第２のゲート絶縁膜からの酸素放出量である。 実施例１の第２の形態を示す断面図である。 実施例１の第３の形態を示す断面図である。 実施例１の第４の形態を示す断面図である。 実施例１の第５の形態を示す断面図である。 実施例１の第6月の形態を示す断面図である。 実施例２を示す断面図である。 実施例２の第２の形態を示す断面図である。 実施例２の第３の形態を示す断面図である。 実施例２の第４の形態を示す断面図である。 液晶表示装置の平面図である。 本発明による液晶表示装置の表示領域の断面図である。
　折り曲げる、あるいは、湾曲することが可能な液晶表示装置や有機ＥＬ表示装置の実現が期待されている。このような湾曲することが可能な表示装置の基板は、樹脂、例えばポリイミドで形成する。可視光領域で透明となるポリイミド（以下、ポリイミド）は温度が３５０℃を超えると変質するので、ポリイミドを基板とした表示装置のプロセスは３５０℃以下とする必要がある。
　従来から使用されているａ-Ｓｉは低温プロセスであるが、移動度が１ｃｍ２/Ｖｓと低く、また、しきい値電圧シフトの制御も難しい。ＬＴＰＳは移動度が高いが高性能なＬＴＰＳＴＦＴを製造するためには、４００℃以上の熱工程が必要である。これに対して、酸化物半導体を用いたＴＦＴは、移動度が約１０ｃｍ２/Ｖｓ程度の特性を３５０℃以下の低温プロセスで取得することが可能である。
　本発明は、このような樹脂基板を用いた表示装置にも適用することが出来る。以下に、実施例によって本発明を詳細に説明する。
　図１は本発明が適用されるフレキシブル基板１００を有する有機ＥＬ表示装置の平面図である。図１の有機ＥＬ表示装置は、表示領域１０と端子領域３０が存在している。表示領域１０には横方向（ｘ方向）に走査線１１が延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。そして、電源線１３が縦方向に延在し、横方向に配列している。走査線１１と、映像信号線１２または電源線１３で囲まれた領域に画素１４が形成されている。
　図１において、表示領域１０以外の部分に端子領域３０が形成され、端子領域３０にはドライバＩＣ３１が搭載されている。映像信号はドライバＩＣ３１においてアレンジされ、表示領域１０に供給される。また、端子領域３０には、有機ＥＬ表示装置に電源や信号を供給するためのフレキシブル配線基板３２が接続している。
　図１において、表示領域１０の両側には走査線駆動回路２０が形成されている。また、表示領域１０の上側（ｙ方向上側）には、電流供給領域２１が形成されている。電流は端子領域３０に接続しているフレキシブル配線基板３２から電流バスラインに供給され、電流バスラインは、表示領域１０の上側（ｙ方向の上側）の電流供給領域２１に配線される。そして、電流は、電流供給領域２１から電源線１３によって各画素１４に供給される。表示領域１０のｙ方向下側に配線が集中することを回避するためである。
　図２は、図１に示す有機ＥＬ表示装置の表示領域の層構造の例を示す断面図である。図２等はＴＦＴ基板１００に樹脂を用いた場合について説明するが、ＴＦＴ基板１００にガラスを用いた場合も同様である。図２はフレキシブル表示装置であるから、ガラス基板９０は、フレキシブル表示装置が完成した後除去される。つまり、樹脂基板だけでは、プロセスを通すことが出来ないので、製造工程では、ガラス基板の上に有機ＥＬ表示装置の各要素を形成し、有機ＥＬ表示装置が完成した後、レーザアブレーション等によってガラス基板９０が除去される。
　図２において、ガラス基板９０の上に樹脂で形成されたＴＦＴ基板１００が形成されている。樹脂にはポリイミドが使用されている。ポリイミドは機械的強度、耐熱性等から、フレキシブル表示装置の基板としては、すぐれた性質を有している。以後、樹脂基板はポリイミド基板として説明する。
　ポリアミド酸を含むポリイミド材料は、スリットコーター、ロッドコーターあるいはインクジェット等によって塗布され、焼成されてイミド化して固化する。ポリイミド基板１００の厚さは１０μｍ乃至２０μｍである。図２において、ＴＦＴ基板１００の上に、下地膜１０１が形成されている。ポリイミドからの水分や不純物が半導体層１０８や有機ＥＬ層を汚染することを防止するためである。下地膜１０１は、例えば、酸化シリコン（ＳｉＯ）によって窒化シリコン（ＳｉＮ）をサンドイッチしたような３層の積層膜で形成される。これに加えて、酸化アルミニウム（ＡｌＯｘ）が使用される場合もある。
　下地膜１０１の上に半導体層１０８が形成されている。半導体層１０８は例えば酸化物半導体で形成される。酸化物半導体１０８は、ポリイミドの耐熱温度である３５０℃程度の温度で形成することが可能である。酸化物半導体のうち光学的に透明でかつ結晶質でないものをＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ　Ａｍｏｒｐｈｏｕｓ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＴＡＯＳには、ＩＧＺＯ（Ｉｎｄｉｕｍ　Ｇａｌｌｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ　Ｏｘｉｄｅ　Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ　Ｇａｌｌｉｕｍ　Ｏｘｉｄｅ）等がある。本発明では、酸化物半導体１０８にＩＧＺＯを用いた例で説明する。
　半導体層１０８にはイオンドーピング等によって、ドレイン１０８１、ソース１０８２が形成されている。半導体層１０８を覆ってゲート絶縁膜１０９が形成され、ゲート絶縁膜１０９の上にゲート電極１１０が形成される。ゲート電極１１０は、例えば、ＭｏＷ等で形成されるが、抵抗を小さくしたい場合は、ＡｌをＴｉ等でサンドイッチした構成が用いられる。その後、ゲート電極１１０をマスクにして、Ａｒ原子等のイオンインプランテーションを行い、半導体層１０８に、ドレイン領域１０８１とソース領域１０８２を形成する。半導体層１０８の内、ゲート電極１１０の直下がチャネルとなる。
　ゲート絶縁膜１０９は酸化物半導体１０８に酸素を供給する役割を有しており、ＳｉＯで形成されている。酸素を多く含むＳｉＯは格子欠陥を多く含む。ＳｉＯはＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）で形成されるが、酸素を放出するようなＳｉＯは、２００℃乃至２５０℃の低温ＣＶＤによって形成される。このような、ゲート絶縁膜１０９は、繰り返し、ゲート電極１１０からのゲート電圧による電界がかかることによって特性が変動しやすい。したがって、ＴＦＴの閾値電圧が変化する等、ＴＦＴの特性変動が問題になる。後で説明する本発明は、この問題を対策するものである。
　ゲート電極１１０を覆って層間絶縁膜１１１が形成される。層間絶縁膜１１１の上にドレイン電極１１４とソース電極１１５が形成される。層間絶縁膜１１１およびゲート絶縁膜１０９にスルーホール１３１を形成し、ドレイン電極１１４とドレイン領域１０８１を接続し、スルーホール１３２を形成してソース電極１１５とソース領域１０８２を接続している。
　ドレイン電極１１４、ソース電極１１５、層間絶縁膜１１１を覆って有機パッシベーション膜１２０が形成される。有機パッシベーション膜１２０は、アクリル等の透明樹脂またはポリイミドで形成される。有機パッシベーション膜１２０は平坦化膜を兼ねているので、２μｍ乃至４μｍと、厚く形成される。
　有機パッシベーション膜１２０の上に、反射膜１２１１とアノード１２１２が積層して形成される。反射膜１２１１とアノード１２１２の積層体を下部電極１２１と呼ぶ。反射膜１２１１は例えば反射率の高い銀で形成され、アノード１２１２はＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）で形成される。なお、有機パッシベーション膜１２０にスルーホール１３０を形成して、ソース電極１１５と下部電極１２１を接続している。
　下部電極１２１を覆って、バンク１２２が形成される。バンク１２２は、アクリル等の透明樹脂またはポリイミドで形成される。バンク１２２の役割は、下部電極１２１の上に形成される有機ＥＬ層１２３が下部電極１２１の端部によって段切れ生ずることを防止することと、各画素を区画することである。
　バンク１２２に形成されたホールに有機ＥＬ層１２３を形成する。有機ＥＬ層１２３は、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層等の複数の層で形成され、各層は数ｎｍ～１００ｎｍ程度の非常に薄い膜である。
　有機ＥＬ層１２３を覆って上部電極（カソード）１２４が形成される。カソードは表示領域全面に共通に形成される。カソード１２４は、透明導電膜であるＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）等によって形成されるほか、銀等の金属の薄膜で形成される場合もある。
　その後、カソード１２４側からの水分の侵入を防止するために、カソード１２４を覆って保護膜１２５を、ＣＶＤを用いてＳｉＮによって形成する。有機ＥＬ層１２３は熱に弱いために保護膜１２５を形成するためのＣＶＤは１００℃程度の低温ＣＶＤによって形成される。保護膜１２５には、この他、機械的な保護のために、アクリル等の透明樹脂膜が積層される場合もある。
　トップエミッション型の有機ＥＬ表示装置は、反射電極１２１１が存在しているために、画面は、外光を反射する。これを防止するために、表面に偏光板１２７を配置して、外光による反射を防止している。偏光板１２７は、一方の面に粘着材１２６を有しており、保護膜１２５に圧着することによって、有機ＥＬ表示装置に接着させている。粘着材１２６の厚さは３０μｍ程度であり、偏光板１２７の厚さは１００μｍ程度である。
　このようにしてガラス基板上にフレキシブル表示装置を形成した後、ポリイミドによるＴＦＴ基板１００とガラス基板９０の界面にレーザを照射してＴＦＴ基板１００からガラス基板９０を除去する。これによって、樹脂基板を有するフレキシブル表示装置が完成する。
　図３は、酸化物半導体を用いたＴＦＴの、ゲート絶縁膜に起因する特性変動を対策した有機ＥＬ表示装置の断面図である。図３が図２と異なる点は、下地膜１０１から第２ゲート電極１１０（図２のゲート電極に対応）までの構成である。図３において、下地膜１０１の上に第１ゲート電極１０５が形成されている。第１ゲート電極１０５は、例えば第２ゲート電極１１０と同じ材料である、ＭｏＷ等で形成される。
　第１ゲート電極１０５を覆ってバリア膜１０６が窒化シリコン（以後ＳｉＮで代表する）で、例えば、１００ｎｍ程度の厚さで形成される。バリア膜１０６は、ＴＦＴ基板１００等から侵入する水分が酸化物半導体１０８の特性を劣化させることを防止する。図３において、下地膜１０１にＳｉＮで形成されたバリア膜が存在する場合は、バリア膜は省略される場合もある。バリア膜１０６の上に第１ゲート絶縁膜１０７がＳｉＯによって形成される。第１ゲート絶縁膜１０７は例えば、２００ｎｍ以上の厚さで形成される。第１ゲート絶縁膜１０７は比較的格子欠陥が多い膜であり、上に形成される酸化物半導体１０８に対する酸素の供給源になる。
　バリア膜１０６と第１ゲート絶縁膜１０８を合わせてゲート絶縁膜と呼ぶことも出来るが、本明細書では、便宜上分けて呼ぶ。第１ゲート電極１０５は上層に形成される酸化物半導体１０８に対する遮光膜としての役割を有している。なお、第１ゲート電極１０５に単なる遮光膜としての役割だけを持たせたい場合もあるが、この場合は、第１ゲート電極１０５に例えば、基準電圧が印加されるかフロート状態におかれる。
　第１ゲート絶縁膜１０７の上に酸化物半導体１０８が形成される。酸化物半導体１０８の構成は図２で説明したとおりである。図３において、酸化物半導体１０８を覆って第２ゲート絶縁膜１０９が形成されている。第２ゲート絶縁膜１０９は、ＳｉＯで形成されるが、格子欠陥の少ない、緻密な膜である。第２ゲート絶縁膜１０９もＣＶＤで形成されるが、この場合のＣＶＤの温度は、第１ゲート絶縁膜１０７を形成するＣＶＤの温度よりも高く、３００℃乃至３５０℃である。
　第２ゲート絶縁膜１０９を構成するＳｉＯは緻密な膜なので、特性変動が少ない。したがって、ＴＦＴの特性変動も抑えることが出来る。一方、第２ゲート絶縁膜１０９は緻密な膜であるから、酸化物半導体１０８に対して十分に酸素を供給できない。しかし、図３の構成では、結晶格子の欠陥密度の大きいＳｉＯで形成された第１ゲート絶縁膜１０７から酸化物半導体１０８に酸素が供給されるので、酸化物半導体１０８の特性は保たれ、ＴＦＴの特性の変動も防止することが出来る。
　第２ゲート絶縁膜１０９の膜厚は、例えば、１００ｎｍ程度である。これに対して、第１ゲート絶縁膜１０７の膜厚は２００ｎｍである。さらに、第１ゲート電極１０５と第１ゲート絶縁膜１０７の間に１００ｎｍ程度のＳｉＮで形成されたバリア膜１０６が存在している。したがって、第１ゲート電極１０５に第２ゲート電極１１０と同じゲート電圧を加えた場合であっても、ＴＦＴの特性に対しては、第２ゲート電極１１０による影響が主になる。したがって、仮に、第１ゲート絶縁膜１０７の特性が変化するようなことがあっても、ＴＦＴの特性は、大きくは変動しない。また、第１ゲート絶縁膜にかかる電界も小さいので、絶縁膜の特性変動も生じにくい。
　第１ゲート絶縁膜１０７の膜厚を２００ｎｍよりもさらに大きくすることによって、第１ゲート電極１０５の影響をさらに小さくし、また、酸化物半導体１０８に対する第１ゲート絶縁膜１０７からの酸素供給も多くなる。一方、第１ゲート絶縁膜１０７の影響をより小さくしたい場合は、例えば、第２ゲート電極１１０に印加するゲート電圧よりも、第１ゲート電極１０５に印加するゲート電圧を小さくしてもよい。
　図４は、図３のＴＦＴ付近の拡大図である。図４において、第１ゲート電極１０５を覆ってＳｉＮによるバリア膜１０６が形成され、その上に比較的格子欠陥の多いＳｉＯによる第１ゲート絶縁膜１０７が形成されている。第１ゲート絶縁膜１０７の上に酸化物半導体１０８が形成され、酸化物半導体１０８を覆って緻密なＳｉＯによる第２ゲート絶縁膜１０９が形成されている。
　第２ゲート絶縁膜１０９の上に第２ゲート電極１１０が形成されている。第２ゲート電極１１０をマスクにしてイオンインプランテーションによって、アルゴン（Ａｒ）、リン（Ｐ）、ボロン（Ｂ）等を酸化物半導体１０８に打ち込み、ドレイン１０８１とソース１０８２を形成する。第２ゲート電極１１０の直下の酸化物半導体１０８がチャネルとなっている。
　図４において、第１ゲート電極１０５を覆うＳｉＮ膜１０６の厚さｄｎ１は例えば１００ｎｍである。格子欠陥の多いＳｉＯ膜で形成された第１ゲート絶縁膜１０７の厚ｄｓ１は例えば２００ｎｍである。緻密なＳｉＯ膜で形成された第２ゲート絶縁膜１０９の厚さは例えば１００ｎｍである。したがって、ＴＦＴの特性に対する影響は第２ゲート電極１１０が主になる。なお、第１ゲート絶縁膜１０７の厚さは２００ｎｍ以上であることが望ましい。ｄｓ１/ｄｓ２は２以上であることが望ましい。また、ｄｓ１＞ｄｎ１である。
　第１ゲート絶縁膜１０７はＣＶＤで形成される。第１ゲート絶縁膜１０７を形成するＣＶＤの条件は、例えば、ガス流量比：Ｎ２Ｏ/ＳｉＨ４≦５０/１、プラズマへの入力パワー：０．１５Ｗ/ｃｍ２以上、圧力：２００乃至３００Ｐａ、基板温度：２００℃乃至２５０℃である。第２ゲート絶縁膜１０９もＣＶＤで形成され、基板温度は３００℃乃至３５０℃であり、その他の条件は、第１ゲート絶縁膜１０７の成膜と同じである。すなわち、第１ゲート絶縁膜１０７と第２ゲート絶縁膜１０９の膜質の差は、ＣＶＤによる成膜時の基板温度によって制御することが出来る。
　図５はＣＶＤにおいて、基板温度２３０℃で成膜した場合の、第１ゲート絶縁膜１０７の酸素放出量をＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定した結果である。図５において、縦軸は酸素分子に基づく測定強度であり、単位はアンペアである。横軸は、基板温度（℃）である。図５において、基板温度が２５０℃を超えると、酸素放出量が急激に増加する。図５では、Ｍ/ｚ＝３２において、定量範囲が１００℃乃至５００℃において、酸素放出量は、１．２Ｅ１４分子/ｃｍ２である。第１ゲート絶縁膜の特性としては、１．０Ｅ１４分子/ｃｍ２以上であることが望ましい。
　図６はＣＶＤにおいて、基板温度３００℃で成膜した場合の第２ゲート絶縁膜の酸素放出量をＴＤＳ（Ｔｈｅｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定した結果である。図６において、縦軸は酸素分子に基づく測定強度であり、単位はアンペアである。横軸は、基板温度（℃）である。図６において、基板温度が４００℃を超えても、酸素放出量は殆ど増加しない。図６では、Ｍ/ｚ＝３２において、定量範囲が１００℃乃至５００℃において、酸素放出量は、１．５Ｅ１３分子/ｃｍ２である。第２ゲート絶縁膜の特性としては、１．５Ｅ１３分子/ｃｍ２以下であることが望ましい。
　以上のデータは、表示装置が完成した状態における第１ゲート絶縁膜１０７、あるいは、第２ゲート絶縁膜１０９の特性である格子欠陥が多いＳｉＯ膜はＴＤＳ試験においてＳｉＯ成膜時のプロセスガスに起因するガスが放出される。完成品における第２ゲート絶縁膜１０９、第１ゲート絶縁膜１０７の特性を測定するには、第２ゲート絶縁膜１０９あるいは第１ゲート絶縁膜１０７の上の膜を剥離し、ＴＤＳ試験を行えばよい。
　このように、本発明では、第１ゲート電極１０７と第２ゲート電極１０９に役割を分担させることによって、酸化物半導体１０８を用いた、信頼性の高いＴＦＴを実現することが出来る。
　酸化物半導体１０８を用いたＴＦＴとしては、図４の構成に限らず、目的に応じて種々の構成をとることが出来る。図７は、実施例１における第２の態様を示すＴＦＴ部分の断面図である。図７では、第１ゲート電極１０５は存在せず、ＴＦＴは第２ゲート電極１１０のみで駆動される。図７において、下地膜１０１の上にバリア膜１０６としてのＳｉＮが厚さｄｎ１で形成されている。その上に第１ゲート絶縁膜に相当するＳｉO膜１０７が厚さｄｓ１で形成されている。
　図７において、ＳｉO膜１０７の上に酸化物半導体１０８が形成されている。酸化物半導体１０８を覆って第２ゲート絶縁膜１０９が厚さｄｓ２で形成されている。図７におけるｄｓ１、ｄｓ２及びｄｎ１の厚さ、および、これらの膜厚の関係は図４で説明したのと同じである。図７において、バリア膜１０６は、下地膜１０１に、バリア膜としてのＳｉＮ膜１０６が含まれていれば省略することが出来る。しかし、ＳｉＯ膜１０７は省略することはできない。
　ただし、下地膜１０１内の最上層がＳｉＯ膜で形成され、かつ、厚さが２００ｎｍ以上であれば、これによって代用することが出来る。この時のＳｉＯ膜は、図４で説明した、第１ゲート絶縁膜１０７と同様な成膜条件で行うことが望ましい。また、膜の性質も、図５で説明したような条件を満足する必要がある。
　図８は、酸化物半導体１０８を用いたＴＦＴの第３の態様を示す断面図である。図８において、第２ゲート絶縁膜１０９は、酸化物半導体１０８のチャネルに対応する部分にのみ形成され、第２ゲート絶縁膜１０９は、酸化物半導体１０８のドレイン１０８１、ソース１０８２等は覆っていない。図８の構造は次のようにして形成される。酸化物半導体１０８を覆って第２ゲート絶縁膜１０９を形成する。第２ゲート絶縁膜１０９の形成方法は図４で説明したとおりである。その後第２ゲート電極１１０を形成し、第２ゲート電極１１０をマスクにして第２ゲート絶縁膜１０９をパターニングする。
　その後、露出した酸化物半導体１０８を、シランＳｉＨ４ガスに晒すと、第２ゲート電極１０９で覆われた部分以外の酸化物半導体１０８が還元され、酸化物半導体１０８にドレイン１０８１及びソース１０８２が形成される。その後、層間絶縁膜１１１によって酸化物半導体１０８を覆う。この時の層間絶縁膜１１１はＳｉＮのような、酸化物半導体のドレイン１０８１、ソース１０８２に水素を供給して、ドレイン１０８１、ソース１０８２を還元することが可能な材料であることが望ましい。ドレイン１０８１及びソース１０８２の抵抗を上昇させないためである。
　層間絶縁膜１１１をＳｉＯで形成する場合も、ＳｉＯは、第１ゲート絶縁膜１０７のＳｉＯと異なり、酸素を供給しないようなＳｉＯである必要がある。つまり、酸素を酸化物半導体１０８のソース１０８２およびドレイン１０８１に供給すると、この部分の抵抗が大きくなり、ＴＦＴのＯＮ電流が小さくなるからである。酸素を供給しないようなＳｉＯ膜は、例えば、第２ゲート絶縁膜１０９を成膜する時のＣＶＤ条件を制御して形成することが出来る。図８のＴＦＴの動作は、図４において説明したのと同様である。層間絶縁膜１１１はＳｉＯとＳｉＮの積層膜でもよい。
　図９は、実施例１の第４の形態による酸化物半導体１０８を用いたＴＦＴの断面図である。図９はボトムゲートタイプのＴＦＴである。図９において、下地膜１０１の上に第１ゲート電極１０５が形成されている。第１ゲート電極１０５を覆って第１ゲート絶縁膜１０７が形成されている。第１ゲート絶縁膜１０７の上に酸化物半導体１０８が形成されている。
　酸化物半導体１０８は、例えば、チャネルに該当する部分にレジストを形成し、例えば、Ｐ、Ｂ、Ａｒ等のイオンインプランテーションを行ってドレイン１０８１及びソース１０８２を形成する。その後第２ゲート絶縁膜１０９を形成する。そして、第２ゲート絶縁膜１０９を覆って層間絶縁膜１１１を形成する。図９の構成では、層間絶縁膜１１１は省略することも出来る。
　図９は、ボトムゲートであるから、第１ゲート絶縁膜１０７を格子欠陥の少ないＳｉＯで形成する。したがって、ゲート絶縁膜の特性変化によるＴＦＴの特性への影響は抑えることが出来る。図９では、第２ゲート絶縁膜１０９を格子欠陥の多いＳｉＯ膜で形成し、酸化物半導体のチャネル１０８への酸素供給源としている。図９において、第２ゲート絶縁膜１０９の厚さｄｓ２は第１ゲート絶縁膜１０７の厚さｄｓ１の２倍以上である。また、第２ゲート絶縁膜１０９の厚さは２００ｎｍ以上であることが望ましい。酸化物半導体１０８のチャネルに十分に酸素を供給するためである。
　図１０は、実施例１の第５の形態を示すＴＦＴの断面図である。図１０もボトムゲートタイプのＴＦＴである。図１０が図９と異なる点は、第２ゲート絶縁膜１０９が酸化物半導体１０９のチャネル部分以外からは除去されている点である。図９あるいは図１０における第２酸化物半導体１０９は、格子欠陥が多いＳｉＯで形成され、酸素の供給量が多いために、酸化物半導体１０８のチャネルの特性を安定させることが出来る。
　しかし、図９の構成は、酸化物半導体１０８のドレイン１０８１及びソース１０８２の上にも、酸素を多く供給する第２ゲート絶縁膜１０９が存在しているので、長期間の間に酸化物半導体のドレイン及びソースに酸素を供給し、ドレイン１０８１およびソース１０８２の抵抗が増大する場合がある。
　図１０では、酸化物半導体１０８のドレイン１０８１およびソース１０８２の上からは、第２ゲート絶縁膜１０９は除去されているので、第２ゲート絶縁膜１０９からの酸素の供給を防止することが出来る。したがって、ドレイン１０８１及びソース１０８２の抵抗増大を防止することが出来る。
　第１ゲート絶縁膜１０７の膜厚ｄｓ１と第２ゲート絶縁膜１０９の膜厚ｄｓ２の関係は図９で説明したとおりである。図１０の構成によれば、第２ゲート絶縁膜１０９を厚くして、酸素供給量を増大させても、酸化物半導体１０８のドレイン１０８１及びソース１０８２の抵抗増大は無いので、より安定したボトムゲートタイプの、酸化物半導体によるＴＦＴを実現することが出来る。
　図１１は、実施例１の第６の形態を示すＴＦＴの断面図である。図１１において、下地膜１０１の上に第１ゲート電極１０５が形成されている。第１ゲート電極１０５を覆って第１ゲート絶縁膜１０７が形成されている。第１ゲート絶縁膜１０７の上に酸化物半導体１０８が形成され、酸化物半導体１０８のドレイン１０８１とソース１０８２の上にエッチングストッパー１４０が形成されている。その後第２ゲート絶縁膜１０９を形成する。そして、第２ゲート絶縁膜１０９を覆って層間絶縁膜１１１を形成する。第１ゲート絶縁膜１０７の膜厚ｄｓ１と第２ゲート絶縁膜１０９の膜厚ｄｓ２の関係は図９で説明したとおりである。
　酸化物半導体１０８を用いたＴＦＴは、リーク電流が小さいという特徴を有している。これは、画素電極の電位を長時間安定して保持できることを意味する。したがって、ＴＦＴに酸化物半導体１０８を用いることによって、低周波駆動を行い、消費電力を低減することが出来る。しかし、酸化物半導体１０８の移動度は、走査線駆動回路等の周辺駆動回路を構成するには十分でない場合がある。
　一方、ＬＴＰＳは、移動度が大きい。しかし、ＬＴＰＳは、酸化物半導体に比べてリーク電流が多いという問題を有している。そこで、酸化物半導体によるＴＦＴを、画素における駆動ＴＦＴあるいはスイッチングＴＦＴに用い、ＬＴＰＳによるＴＦＴを周辺駆動回路に用いることが合理的である。この構成をハイブリッド構造と呼ぶ。
　図１２は、酸化物半導体１０８によるＴＦＴとＬＴＰＳ１０２によるＴＦＴを同じ基板１００上に形成した場合のＴＦＴ付近の構成を示す断面図である。酸化物半導体１０８を用いたＴＦＴは表示領域に形成され、ＬＴＰＳ１０２を用いたＴＦＴは、周辺駆動回路に形成されるので、実際には、両ＴＦＴは離れて配置されるが、図１２では、層構成をわかり易くするために、ＬＴＰＳ１０２によるＴＦＴと酸化物半導体１０８によるＴＦＴを隣り合わせて記載している。
　図１２において、左側はＬＴＰＳ１０２によるＴＦＴであり、右側が酸化物半導体１０８によるＴＦＴである。図１２における酸化物半導体１０８によるＴＦＴは、実施例１における図４で説明した構成で代表して説明するが、実施例１の他の形態による酸化物半導体１０８によるＴＦＴについても同様に適用することが出来る。
　図１２において、ガラス基板９０の上にポリイミドで形成されたＴＦＴ基板１００が形成され、その上に下地膜１０１が形成されている。下地膜１０１の構成は図２で説明したとおりである。下地膜１０１の上にＬＴＰＳによる半導体層１０２が形成されている。ＬＴＰＳは、まず、ａ-Ｓｉを下地膜１０１の上にＣＶＤによって被着し、このａ-Ｓｉ膜にエキシマレーザを照射することによってポリシリコンに変換したものである。ＬＴＰＳは５０ｎｍ程度の厚さで形成される。
　ＬＴＰＳ１０２を覆って第３ゲート絶縁膜１０３が形成され、その上に第３ゲート電極１０４が形成されている。第３ゲート電極１０４は例えばＭｏ、ＭｏＷ等の金属又は合金、あるいは、Ｔｉ－Ａｌ－Ｔｉ等の積層膜によって形成される。図５において、ＬＴＰＳ１０２の第３ゲート電極１０４に対応する部分にチャネルが形成され、その両脇にドレイン１０２１およびソース１０２２が形成される。ドレイン１０２１及びソース１０２２は、第３ゲート電極１０４をマスクにして、ＬＴＰＳにリン（Ｐ）あるいはボロン（Ｂ）をイオンインプランテーションによりドープすることによって形成する。
　第３ゲート電極１０４の形成と同時に、右側に存在する酸化物半導体によるＴＦＴの第１ゲート電極１０５を形成する。第１ゲート電極１０５より上側の層に酸化物半導体１０８が形成されるが、この酸化物半導体１０８の構成は、図４で説明したのと同じである。すなわち、第１ゲート電極１０５及び第３ゲート電極１０４を覆ってバリア膜１０６をＳｉＮによって形成する。図３で説明したように、バリア膜１０６は、酸化物半導体１０８を、基板１００等から侵入する水分から保護する効果を有している。また、ＳｉＮは水素の供給源なので、図１２の左側のＴＦＴにおけるポリシリコンに水素を供給して、ポリシリコンの特性を安定させる役割も有する。
　バリア膜１０６の上に、酸化物半導体１０８のための第１ゲート絶縁膜１０７を形成する。酸化物半導体１０８は水素と接触すると還元されて特性が変化するので、ＳｉＯで形成された第１ゲート絶縁膜１０７によって、酸化物半導体に対する、ＳｉＮで形成されたバリア膜１０６の影響を防止する。第１ゲート絶縁膜１０７は、格子欠陥が多いＳｉＯで、かつ厚く形成され、第１ゲート絶縁膜１０７に上に形成される酸化物半導体１０８に対する酸素の供給源になる。
　第１ゲート絶縁膜１０７の上に酸化物半導体１０８が形成されている。酸化物半導体１０８の構成は図３及び図４で説明したとおりである。酸化物半導体１０８の上に第２ゲート絶縁膜１０９が形成されている。第２ゲート絶縁膜１０９は、格子欠陥の少ない、緻密なＳｉＯで形成されている。したがって、第２ゲート絶縁膜１０９の特性変動は少ない。
　その後、第２ゲート絶縁膜１０９の上に第２ゲート電極１１０を形成し、第２ゲート電極１１０をマスクにしてイオンインプランテーションによって、酸化物半導体１０８にドレイン１０８１及びソース１０８２を形成する。その後、第２ゲート絶縁膜１０９及び第２ゲート電極１１０の上に層間絶縁膜１１１を形成する。層間絶縁膜１１１は、ＳｉＮ膜または格子欠陥の少ないＳｉＯ膜、あるいは、ＳｉＮ膜とＳｉＯ膜の積層構造で形成される。
　その後、ＬＴＰＳ側のＴＦＴに、層間絶縁膜１１１、第２ゲート絶縁膜１０９、第１ゲート絶縁膜１０７、バリア膜１０６、第１ゲート絶縁膜１０３の５層にスルーホール１１６および１１７を形成し、ドレイン１０２１とドレイン電極１１２を接続し、ソース１０２２とソース電極１１３を接続する。一方、酸化物半導体１０８によるＴＦＴ側には、層間絶縁膜１１１及び第２ゲート絶縁膜１０９にスルーホール１１８及び１１９を形成し、ドレイン１０８１とドレイン電極１１４を接続し、ソース１０８１とソース電極１１５を接続する。
　これによって、ハイブリッド構造を有するＴＦＴ基板が形成される。その後、層間絶縁膜１１１の上に図３に示すような要素を形成して有機ＥＬ表示装置が完成する。
　図１３は、本実施例による第２の形態を示す断面図である。図１３が図１２と異なる点は、酸化物半導体１０８のドレイン１０８１とソース１０８２の上にエッチングストッパー１４０が形成されていることである。エッチングストッパー１４０は例えば金属で形成されている。この金属を介して、ドレイン電極１１４がドレイン１０８１と接続し、ソース電極１１５がソース１０８２を接続している。エッチングストッパー１４０を形成する理由は次のとおりである。
　図１２において、ＬＴＰＳ１０２用のスルーホール１１６、１１７、及び、酸化物半導体１０８用スルーホール１１８、１１９は同時に形成される。ＬＴＰＳ１０２用スルーホールを形成する時に、佛酸(ＨＦ)洗浄をおこなう。この時に酸化物半導体１０８用スルーホール１１８，１１９も同時に洗浄される。酸化物半導体１０８は佛酸に容易に溶けるので、スルーホール１１８、１１９において酸化物半導体１０８が消失してしまう。
　図１３では、スルーホール１１８，１１９の底部に金属等によるエッチングストッパー１４０が形成されているので、酸化物半導体１０８が消失する現象を免れることが出来る。
　図１４は、実施例２の第３の形態を示す断面図である。図１４における左側の、ＬＴＰＳ１０２によるＴＦＴは図１２等と同じである。図１４の右側の酸化物半導体１０８によるＴＦＴにおいて、第２ゲート電極１０９が島状に、酸化物半導体１０８のチャネルに対応する部分にのみ形成されている。この構成は、実施例１において、図８によって説明した構成と同じである。すなわち、図１４におけるハイブリッド構成においても、図８で説明した本発明の効果を得ることが出来る。
　図１４において、ＬＴＰＳ１０２によるＴＦＴには、層間絶縁膜１１１、第１ゲート絶縁膜１０７、バリア膜１０６、第３ゲート絶縁膜１０３の４層にスルーホール１１６及び１１７が形成され、酸化物半導体１０８によるＴＦＴには、層間絶縁膜１１１にスルーホール１１８及び１１９が形成されている。図１２において説明したように、スルーホール１１６、１１７、及び、スルーホール１１８、１１９は同時に形成される。ＬＴＰＳ１０２用スルーホールを形成する時に、佛酸(ＨＦ)洗浄をおこなう。この時に酸化物半導体１０８用スルーホール１１８，１１９も同時に洗浄される。酸化物半導体１０８は佛酸に容易に溶けるので、スルーホール１１８、１１９において酸化物半導体１０８が消失してしまう場合がある。
　図１５は、これを防止するために、酸化物半導体１０８のドレイン１０８１及びソース１０８２の上に金属等によるエッチングストッパー１４０が形成されている。これによって、スルーホール１１８、１１９を形成する時に酸化物半導体１０８が消失する現象を防止することが出来る。図１５のその他の構成は図１４と同じである。
　本実施例において、酸化物半導体の構成は、実施例１における形態１と形態３を適用した場合について説明した。ハイブリッド構成においても、実施例１で説明した他の構成の酸化物半導体によるＴＦＴを用いることが出来る。
　実施例１及び２は有機ＥＬ表示装置について本発明を適用した場合である。本発明は、液晶表示装置についても適用することが出来る。図１６は液晶表示装置の平面図である。図１６において、ＴＦＴ基板１００と対向基板２００がシール材４０によって接着し、内部に液晶が封入されている。ＴＦＴ基板１００と対向基板２００が重なっている部分に表示領域１０が形成されている。表示領域１０には走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向（ｙ方向）に延在し、横方向（ｘ方向）に配列している。走査線１１と映像信号線１２で囲まれた領域が画素１４になっている。
　ＴＦＴ基板１００と対向基板２００が重なっていない部分が端子領域３０となっている。端子領域３０には、ドライバＩＣ３１が載置され、フレキシブル配線基板３２が接続している。
　図１７は、本発明における液晶表示装置の画素部の断面図である。図１７に示すＴＦＴはスイッチングＴＦＴであるが、断面構成は図２の駆動ＴＦＴと同じである。すなわち、ＴＦＴはトップゲートで、半導体層１０８には酸化物半導体が用いられている。図１７において、ＴＦＴの構成を含む、有機パッシベーション膜１２０までは、図３と同じ構成である。
　図１７において、有機パッシベーション膜１５０の上にはＩＴＯによってコモン電極１５０が平面状に形成され、コモン電極１５０を覆って容量絶縁膜１５１がＳｉＮによって形成されている。容量絶縁膜１５１の上にＩＴＯによって画素電極１５２が形成されている。画素電極１５２は櫛歯状の平面形状となっている。画素電極１５２を覆って液晶を初期配向させるための配向膜１５３が形成されている。
　画素電極１５２に映像信号が印加されると、画素電極１５２とコモン電極１５０の間に矢印のような電気力線が発生して液晶分子３０１を回転させて画素における光の透過率を制御する。また、画素電極１５２とコモン電極１５０の間に容量絶縁膜１５１を挟んで保持容量が形成される。
　図１７において、液晶層３００を挟んで対向基板２００が形成され、対向基板２００の内側にカラーフィルタ２０１とブラックマトリクス２０２が形成されている。カラーフィルタ２０１とブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成され、オーバーコート膜２０３を覆って配向膜２０４が形成されている。
　図１７において、ＴＦＴ基板１００および対向基板２００はポリイミド等の樹脂で形成されている。製造工程においては、ポリイミドで形成されたＴＦＴ基板１００はガラス基板の上に形成されるが、液晶表示装置が完成した後、レーザアブレーション等によってガラス基板は除去されている。
　ＴＦＴに酸化物半導体を用いる利点は液晶表示装置においても同様である。また、液晶表示装置においても、ハイブリッド構成を用いる利点は有機ＥＬ表示装置と同様である。
　１０…表示領域、　１１…走査線、　１２…映像信号線、　１３…電源線、　１４…画素、　２０…周辺駆動回路、　２１…電流供給領域、　３０…端子領域、　３１…ドライバＩＣ、　３２…フレキシブル配線基板、　４０…シール材、　９０…ガラス基板、　１００…ＴＦＴ基板、　１０１…下地膜、　１０２…ＬＴＰＳ半導体層、　１０３…第３ゲート絶縁膜、　１０４…第３ゲート電極、　１０５…第１層間絶縁膜、　１０６…バリア層、　１０７…第１ゲート絶縁膜、　１０８…酸化物半導体、　１０９…第２ゲート絶縁膜、　１１０…第２ゲート電極、　１１１…層間絶縁膜、　１１２…第１ドレイン電極、　１１３…第１ソース電極、　１１４…第２ドレイン電極、　１１５…第２ソース電極、　１１６…スルーホール、　１１７…スルーホール、　１１８…スルーホール、　１１９…スルーホール、　１２０…有機パッシベーション膜、　１２１…下部電極、　１２２…バンク、　１２３…有機ＥＬ層、　１２４…上部電極、　１２５…保護層、　１２６…粘着材、　１２７…円偏光板、　１３０…スルーホール、　１３１…スルーホール、　１３２…スルーホール、　１５０…コモン電極、　１５１…容量絶縁膜、　１５２…画素電極、　１５３…配向膜、　２００…対向基板、　２０１…カラーフィルタ、　２０２…ブラックマトリクス、　２０３…オーバーコート膜、　２０４…配向膜、　３００…液晶層、　３０１…液晶分子、　１０２１…ドレイン、　１０２２…ソース、　１０８１…ドレイン、　１０８２…ソース、　１２１１…反射電極、　１２１２…アノード

Claims (20)

  1. 　酸化物半導体による第１の薄膜トランジスタを含む画素が複数形成された表示領域を有する基板を含む表示装置であって、
    　前記酸化物半導体の一方の側には酸化シリコンによる第１の絶縁膜が形成され、前記酸化物半導体の他方の側には酸化シリコンによる第２の絶縁膜が形成され、
    　前記第１の絶縁膜の膜厚が前記第２の絶縁膜よりも大きく、
    　ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、Ｍ/ｚ＝３２において、定量範囲が１００℃乃至５００℃の条件で測定した場合の単位面積当たりの酸素放出量が、前記第１の絶縁膜の方が、前記第２の絶縁膜よりも大きいことを特徴とする表示装置。
  2. 　前記第１の絶縁膜からの前記酸素放出量は、１．０×１０１４分子/ｃｍ２以上であることを特徴とする請求項１に記載の表示装置。
  3. 　前記第２の絶縁膜からの前記酸素放出量は、１．５×１０１３分子/ｃｍ２以下であることを特徴とする請求項１に記載の表示装置。
  4. 　前記第１の絶縁膜の膜厚が前記第２の絶縁膜の膜厚の２倍以上であることを特徴とする請求項１に記載の表示装置。
  5. 　前記第１の絶縁膜の厚さは、２００ｎｍ以上であることを特徴とする請求項１に記載の表示装置。
  6. 　前記第１の絶縁膜の側には、第１のゲート電極が形成され、前記第２の絶縁膜の側には、第２のゲート電極が形成されていることを特徴とする請求項１に記載の表示装置。
  7. 　前記第１の絶縁膜と前記第１のゲート電極の間に、窒化シリコンによる絶縁膜が形成されていることを特徴とする請求項６に記載の表示装置。
  8. 　前記第２の絶縁膜は、前記酸化物半導体のチャネル部分と重複して形成され、前記酸化物半導体のドレインおよびソースには形成されていないことを特徴する請求項１に記載の表示装置。
  9. 　前記第２の絶縁膜は、前記酸化物半導体よりも前記基板から離れた側に形成されていることを特徴とする請求項１に記載の表示装置。
  10. 　前記第２の絶縁膜は、前記酸化物半導体よりも前記基板に近い側に形成されていることを特徴とする請求項１に記載の表示装置。
  11. 　前記基板にはさらにポリシリコンによる第２の薄膜トランジスタが形成され、
    　平面で視て、前記第２の薄膜トランジスタは、前記第１の薄膜トランジスタとは別な場所に形成され、断面で視て、前記第１の薄膜トランジスタは、前記第１の薄膜トランジスタよりも前記基板に近く形成されていることを特徴とする請求項１に記載の表示装置。
  12. 　前記第２の薄膜トランジスタは、第３のゲート電極を有し、前記第３のゲート電極は、前記第１のゲート電極と同じ材料で、かつ、同じ層の上に形成されていることを特徴とする請求項６に記載の表示装置。
  13. 　前記第１の絶縁膜と前記第１のゲート電極の間には、窒化シリコンで形成される絶縁膜が形成されていることを特徴とする請求項６に記載の表示装置。
  14. 　酸化物半導体による薄膜トランジスタを含む画素が複数形成された表示領域を有する基板を含む表示装置の製造方法であって、
    　前記酸化物半導体の一方の面に酸化シリコンによる第１の絶縁膜を形成し、前記酸化物半導体の他方の面に酸化シリコンによる第２の絶縁膜を形成し、
    　前記第１の絶縁膜を構成する酸化シリコンを第１の温度条件を有するＣＶＤによって形成し、前記第２の絶縁膜を構成する酸化シリコンを第２の温度条件を有するＣＶＤによって形成し、前記第２の温度条件は、前記第１の温度条件よりも高いことを特徴とする表示装置の製造方法。
  15. 　前記第１のＣＶＤの温度条件は、２００℃乃至２５０℃であることを特徴とする請求項１４に記載の表示装置の製造方法。
  16. 　前記第２のＣＶＤの温度条件は、３００℃乃至３５０℃であることを特徴とする請求項１４に記載の表示装置の製造方法。
  17. 　ポリシリコンによる第１の薄膜トランジスタと、酸化物半導体による第２の薄膜トランジスタとを有する基板を含む表示装置の製造方法であって、
    　前記第１の薄膜トランジスタを先に形成し、その後、平面で視て、前記第１の薄膜トランジスタと離れた場所に形成する前記第２の薄膜トランジスタのための第１のゲート絶縁膜を、第１の温度条件によるＣＶＤによって形成し、
    　前記第１のゲート絶縁膜の上に前記酸化物半導体を形成し、
    　前記酸化物半導体の上に第２のゲート絶縁膜を前記第１の温度条件よりも高い温度の第２の温度条件によるＣＶＤによって形成することを特徴とする表示装置の製造方法。
  18. 　前記第１のＣＶＤの温度条件は、２００℃乃至２５０℃であることを特徴とする請求項１７に記載の表示装置の製造方法。
  19. 　前記第２のＣＶＤの温度条件は、３００℃乃至３５０℃であることを特徴とする請求項１７に記載の表示装置の製造方法。
  20. 　前記第２のＴＦＴには、前記第１のゲート絶縁膜の側に第１のゲート電極を形成し、
    　前記第１のＴＦＴには、第２のゲート電極を形成し、
    　前記第１のゲート電極と前記第２のゲート電極は、同じ材料で、同時に形成することを特徴とする請求項１７に記載の表示装置の製造方法。
PCT/JP2018/044515 2018-01-26 2018-12-04 表示装置及びその製造方法 WO2019146264A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/931,454 US11348948B2 (en) 2018-01-26 2020-07-17 Manufacturing method of a display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018011464A JP2019129281A (ja) 2018-01-26 2018-01-26 表示装置及びその製造方法
JP2018-011464 2018-01-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/931,454 Continuation US11348948B2 (en) 2018-01-26 2020-07-17 Manufacturing method of a display device

Publications (1)

Publication Number Publication Date
WO2019146264A1 true WO2019146264A1 (ja) 2019-08-01

Family

ID=67394937

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/044515 WO2019146264A1 (ja) 2018-01-26 2018-12-04 表示装置及びその製造方法

Country Status (3)

Country Link
US (1) US11348948B2 (ja)
JP (1) JP2019129281A (ja)
WO (1) WO2019146264A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11009757B2 (en) * 2019-03-14 2021-05-18 Sharp Kabushiki Kaisha Liquid crystal display
CN110620120B (zh) * 2019-09-25 2022-07-29 福州京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN110649044B (zh) * 2019-09-30 2022-02-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板和显示装置
KR20210117389A (ko) * 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220077200A (ko) * 2020-11-30 2022-06-09 삼성디스플레이 주식회사 표시 장치
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
KR20220088596A (ko) 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치
US20240057407A1 (en) * 2021-04-30 2024-02-15 Hefei Boe Joint Technology Co., Ltd. Display substrate and display device
WO2023013039A1 (ja) * 2021-08-06 2023-02-09 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136622A (ja) * 2015-01-16 2016-07-28 株式会社半導体エネルギー研究所 記憶装置および電子機器
JP2016178279A (ja) * 2014-11-28 2016-10-06 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置
JP2017123427A (ja) * 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ
JP2017183312A (ja) * 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 半導体装置、表示装置およびこれらの作製方法
WO2017188106A1 (ja) * 2016-04-27 2017-11-02 シャープ株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
KR20170142998A (ko) 2009-12-25 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2018170324A (ja) * 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178279A (ja) * 2014-11-28 2016-10-06 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置
JP2016136622A (ja) * 2015-01-16 2016-07-28 株式会社半導体エネルギー研究所 記憶装置および電子機器
JP2017123427A (ja) * 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ
JP2017183312A (ja) * 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 半導体装置、表示装置およびこれらの作製方法
WO2017188106A1 (ja) * 2016-04-27 2017-11-02 シャープ株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US20200350341A1 (en) 2020-11-05
US11348948B2 (en) 2022-05-31
JP2019129281A (ja) 2019-08-01

Similar Documents

Publication Publication Date Title
WO2019146264A1 (ja) 表示装置及びその製造方法
US11177363B2 (en) Display device
JP6725317B2 (ja) 表示装置
US20190250443A1 (en) Display device
US8957418B2 (en) Semiconductor device and display apparatus
US20170179162A1 (en) Semiconductor device and display device
US9437618B2 (en) Pixel structure and method of fabricating the same
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
CN103201843B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
JP6832656B2 (ja) 半導体装置の製造方法
US8772775B2 (en) Display device and method for manufacturing the same
WO2019138734A1 (ja) 表示装置
JP2018125340A (ja) 表示装置
JP2018170326A (ja) 表示装置
KR20120042029A (ko) 표시 장치 및 그 제조 방법
US20180286889A1 (en) Display device
WO2014034617A1 (ja) 回路基板及び表示装置
US20180113546A1 (en) Display device and manufacturing method thereof
JP4481942B2 (ja) 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法
US10580801B2 (en) Display device and manufacturing method thereof
WO2019138714A1 (ja) 表示装置
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
CN109427874B (zh) 显示装置及其制造方法
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
WO2013008359A1 (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18901967

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18901967

Country of ref document: EP

Kind code of ref document: A1