JP2016178279A - 半導体装置、及び該半導体装置を有する表示装置 - Google Patents

半導体装置、及び該半導体装置を有する表示装置 Download PDF

Info

Publication number
JP2016178279A
JP2016178279A JP2015230200A JP2015230200A JP2016178279A JP 2016178279 A JP2016178279 A JP 2016178279A JP 2015230200 A JP2015230200 A JP 2015230200A JP 2015230200 A JP2015230200 A JP 2015230200A JP 2016178279 A JP2016178279 A JP 2016178279A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
film
insulating film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015230200A
Other languages
English (en)
Other versions
JP2016178279A5 (ja
JP6727794B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
岡崎　健一
Kenichi Okazaki
健一 岡崎
大志 金村
Hiroshi Kanemura
大志 金村
黒崎　大輔
Daisuke Kurosaki
大輔 黒崎
行徳 島
Yukinori Shima
行徳 島
純一 肥塚
Junichi Hizuka
純一 肥塚
三宅　博之
Hiroyuki Miyake
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016178279A publication Critical patent/JP2016178279A/ja
Publication of JP2016178279A5 publication Critical patent/JP2016178279A5/ja
Application granted granted Critical
Publication of JP6727794B2 publication Critical patent/JP6727794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】酸化物半導体膜を有する半導体装置において、電気特性の優れたトランジスタを有する半導体装置を提供する。【解決手段】トランジスタを有する半導体装置であって、トランジスタは、第１の電極と、第１の電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２の電極と、を有し、酸化物半導体膜は、第１の酸化物半導体膜と、第２の酸化物半導体膜と、を有し、第１の酸化物半導体膜の伝導帯下端のエネルギーと、第２の酸化物半導体膜の伝導帯下端のエネルギーと、の差が０．２ｅＶ以上であり、トランジスタは、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化率が２％以下となる電気特性を示す領域を有する。【選択図】図１

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）または電界効果トランジスタ（ＦＥＴ）ともいう）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、１９９５年には、酸化物半導体を用いたトランジスタが発明されており、その電気特性が開示されている（特許文献１）。
また、酸化物半導体膜を、積層構造とすることで、キャリアの移動度を向上させる技術が開示されている（特許文献２、特許文献３）。
特表平１１−５０５３７７号公報 特開２０１１−１３８９３４号公報 特開２０１１−１２４３６０号公報
本発明の一態様では、電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供することを課題の一つとする。または、飽和性の優れたトランジスタを有する半導体装置を提供することを課題の一つとする。または、信頼性の高いトランジスタを有する半導体装置を提供することを課題の一つとする。または、新規な半導体装置を提供することを課題の一つとする。または新規な半導体装置の作製方法を提供することを課題の一つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１の電極と、第１の電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２の電極と、を有し、酸化物半導体膜は、第１の酸化物半導体膜と、第２の酸化物半導体膜と、を有し、第１の酸化物半導体膜の伝導帯下端のエネルギーと、第２の酸化物半導体膜の伝導帯下端のエネルギーと、の差が０．２ｅＶ以上であり、トランジスタは、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化率が２％以下となる電気特性を示す領域を有する、ことを特徴とする半導体装置である。
また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１の電極と、第１の電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２の電極と、を有し、酸化物半導体膜は、第１の酸化物半導体膜と、第２の酸化物半導体膜と、を有し、第１の酸化物半導体膜の伝導帯下端のエネルギーと、第２の酸化物半導体膜の伝導帯下端のエネルギーと、の差が０．２ｅＶ以上であり、トランジスタは、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化量が１×１０−９Ａ／μｍ以下となる電気特性を示す領域を有する、ことを特徴とする半導体装置である。
また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１の電極と、第１の電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２の電極と、を有し、酸化物半導体膜は、第１の酸化物半導体膜と、第２の酸化物半導体膜と、を有し、第１の酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）と、を有し、第１の酸化物半導体膜は、Ｉｎの含有量が、Ｍの含有量以上である領域を有し、第１の酸化物半導体膜と、第２の酸化物半導体膜とは、同一の元素を少なくとも一つ有し、第１の酸化物半導体膜の伝導帯下端のエネルギーと、第２の酸化物半導体膜の伝導帯下端のエネルギーと、の差が０．２ｅＶ以上であり、トランジスタは、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化率が２％以下となる電気特性を示す領域を有する、ことを特徴とする半導体装置である。
また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１の電極と、第１の電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２の電極と、を有し、酸化物半導体膜は、第１の酸化物半導体膜と、第２の酸化物半導体膜と、を有し、第１の酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）と、を有し、第１の酸化物半導体膜は、Ｉｎの含有量が、Ｍの含有量以上である領域を有し、第１の酸化物半導体膜と、第２の酸化物半導体膜とは、同一の元素を少なくとも一つ有し、第１の酸化物半導体膜の伝導帯下端のエネルギーと、第２の酸化物半導体膜の伝導帯下端のエネルギーと、の差が０．２ｅＶ以上であり、トランジスタは、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化量が１×１０−９Ａ／μｍ以下となる電気特性を示す領域を有する、ことを特徴とする半導体装置である。
また、上記各構成において、第２の酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）と、を有し、第２の酸化物半導体膜は、Ｍの含有量が、Ｉｎの含有量以上である領域を有する、ことを特徴とする半導体装置である。
また、上記構成において、第１の酸化物半導体膜が有するＩｎの含有量が、第２の酸化物半導体膜が有するＩｎの含有量以上である領域を有する、ことを特徴とする半導体装置である。
また、上記各構成において、第２の酸化物半導体膜が有するＭの含有量が、第１の酸化物半導体膜が有するＭの含有量より大きい領域を有する、ことを特徴とする半導体装置である。
また、上記各構成において、第１の酸化物半導体膜は、第２の酸化物半導体膜の厚さ以下である領域を有する、ことを特徴とする半導体装置である。
また、上記各構成において、酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を有し、ｃ軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行である部分を有する、ことを特徴とする半導体装置である。
また、上記各構成において、第２の絶縁膜は、昇温脱離ガス分析法によって、８．０×１０１４個／ｃｍ２以上の酸素分子が検出される、ことを特徴とする半導体装置である。
また、本発明の他の一態様は、上記各構成の半導体装置と、表示素子とを有する表示装置である。また、本発明の他の一態様は、上記表示装置とタッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記各構成の半導体装置、上記構成の表示装置、または上記構成の表示モジュールと、操作キーまたはバッテリとを有する電子機器である。
本発明の一態様により、電気特性（例えば、オン電流、電界効果移動度、周波数特性等）の優れたトランジスタを有する半導体装置を提供することができる。または、飽和性の優れたトランジスタを有する半導体装置を提供することができる。または、信頼性の高いトランジスタを有する半導体装置を提供することができる。または、新規な半導体装置を提供することができる。または新規な半導体装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様の半導体装置を説明する上面図及び断面図。 本発明の一態様の半導体装置を説明する上面図及び断面図。 本発明の一態様の半導体装置のバンド構造を説明する図。 本発明の一態様の半導体装置のバンド構造を説明する図。 本発明の一態様の半導体装置のバンド構造を説明する図。 本発明の一態様の半導体装置を説明する上面図及び断面図。 本発明の一態様の半導体素子の電気特性を説明する図。 本発明の一態様の半導体装置の作製工程の一例を説明する図。 本発明の一態様の半導体装置の作製工程の一例を説明する図。 本発明の一態様の半導体装置の作製工程の一例を説明する図。 本発明の一態様の半導体装置の作製工程の一例を説明する図。 本発明の一態様の半導体装置を説明する上面図及び断面図。 本発明の一態様の半導体装置を説明する上面図及び断面図。 本発明の一態様の半導体装置を説明する上面図及び断面図。 ガスベーク炉の加熱処理時の熱プロファイルの一態様を説明する図。 ガスベーク炉の加熱処理時の熱プロファイルの一態様を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ｎｃ−ＯＳの成膜方法を説明する図。 表示装置を説明するブロック図及び回路図。 タッチパネルの一例を示す斜視図。 表示装置の一例を示す断面図。 タッチセンサの一例を示す断面図。 タッチパネルの一例を示す断面図。 タッチセンサのブロック図及びタイミングチャート図。 タッチセンサの回路図。 表示モジュールを説明する図。 電子機器を説明する図。 半導体装置の回路構成を説明する図。 画素回路の構成を説明する図、及び画素回路の動作を説明するタイミングチャート。 成膜装置の構成を説明する図。 実施例における、ＸＲＤスペクトルを説明する図。 実施例における、酸化物半導体膜の断面ＴＥＭ像を説明する図。 実施例における、トランジスタを説明する上面図及び断面図。 実施例における、トランジスタの電気特性を説明する図。 実施例における、信頼性試験前後のトランジスタのＩｄ−Ｖｇ特性の結果を示す図。 実施例における、信頼性試験前後のトランジスタのＩｄ−Ｖｇ特性の結果を示す図。 実施例における、トランジスタの信頼性試験結果を説明する図。 実施例における、トランジスタのＩｄ−Ｖｇ特性の結果を示す図。 実施例における、トランジスタの電気特性を説明する図。 実施例における、トランジスタのＩｄ−Ｖｇ特性の結果を示す図。 実施例における、トランジスタのＩｄ−Ｖｄ特性の結果を示す図。 実施例における、トランジスタの定電流ストレス試験の結果を示す図。 実施例における、表示装置の表示例を説明する図。
以下、本発明の実施の態様について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることが可能である。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指し、好ましくは窒素が５５乃至６５原子％、酸素が１乃至２０原子％、シリコンが２５乃至３５原子％、水素が０．１乃至１０原子％の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について、図１乃至図１６を用いて以下説明する。
＜半導体装置の構成例＞
図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１５０の上面図ある。また、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当する。なお、図１（Ａ）においては明瞭化のため、トランジスタ１５０の構成要素の一部（基板１００及び絶縁膜等）を省略して図示している。
また、図１（Ａ）における一点鎖線Ｘ１−Ｘ２方向をトランジスタ１５０のチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をトランジスタ１５０のチャネル幅方向と呼称する場合がある。
トランジスタ１５０は、基板１００上に、ゲート電極１１４と、ゲート絶縁膜１１１と、ゲート絶縁膜１１２と、酸化物半導体膜１２０と、一対の電極１１６ａ、１１６ｂと、ゲート電極１１８と、電極１１９と、を有する。また、ゲート絶縁膜１１１は、絶縁膜１０２と、絶縁膜１０３とを有する。また、ゲート絶縁膜１１２は、絶縁膜１０６と、絶縁膜１０７と、絶縁膜１０８とを有する。また、絶縁膜１０２はゲート電極１１４及び基板１００上に形成され、絶縁膜１０３は絶縁膜１０２上に形成され、酸化物半導体膜１２０は絶縁膜１０３上に形成され、一対の電極１１６ａ、１１６ｂは酸化物半導体膜１２０に接して形成され、絶縁膜１０６及び絶縁膜１０７は、絶縁膜１０３、酸化物半導体膜１２０、及び一対の電極１１６ａ、１１６ｂ上に形成され、絶縁膜１０８は絶縁膜１０７上に形成され、ゲート電極１１８及び電極１１９は絶縁膜１０８上に形成される。また、酸化物半導体膜１２０は、酸化物半導体膜１２０ａと、酸化物半導体膜１２０ｂとを有する。また、ゲート電極１１８は、ゲート絶縁膜１１１、及びゲート絶縁膜１１２に設けられた開口部１３０ｂ、１３０ｃにおいて、ゲート電極１１４と接続する。また、電極１１９は、ゲート絶縁膜１１２に設けられた開口部１３０ａにおいて、一対の電極１１６ａ、１１６ｂの一方（図１（Ｃ）では電極１１６ｂ）と接続する。なお、一対の電極１１６ａ、１１６ｂは、ソース電極およびドレイン電極として機能し、電極１１９は、画素電極として機能する。
なお、ゲート絶縁膜１１１は、トランジスタ１５０のゲート絶縁膜としての機能を有する。また、ゲート絶縁膜１１２は、トランジスタ１５０のゲート絶縁膜としての機能を有する。また、ゲート絶縁膜１１２は、酸化物半導体膜１２０中に酸素を供給する機能を有する。すなわち、絶縁膜１０６は酸化物を有し、絶縁膜１０７は酸化物を有する。また、絶縁膜１０８は窒化物を有する。
＜ｓ−ｃｈａｎｎｅｌ構造＞
酸化物半導体膜１２０は、ゲート絶縁膜１１１と、ゲート絶縁膜１１２とを介して、ゲート電極１１４と、ゲート電極１１８とに挟持される。ゲート電極１１８のチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜１２０のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜１２０の全体は、ゲート絶縁膜１１１、１１２を介してゲート電極１１８に覆われている。また、ゲート電極１１４と、ゲート電極１１８と、がゲート絶縁膜１１１、１１２に設けられる開口部１３０ｂ、１３０ｃにおいて接続するため、酸化物半導体膜１２０のチャネル幅方向の側面は、ゲート絶縁膜１１１、１１２を介してゲート電極１１８と対向している。
別言すると、トランジスタ１５０のチャネル幅方向において、ゲート電極１１４及びゲート電極１１８は、ゲート絶縁膜として機能するゲート絶縁膜１１１、１１２に設けられる開口部１３０ｂ、１３０ｃにおいて接続すると共に、ゲート絶縁膜として機能するゲート絶縁膜１１１、１１２を介して酸化物半導体膜１２０を囲む構成である。
このような構成を有することで、ゲート電極１１４と、ゲート電極１１８とは、同じ電位が与えられ、トランジスタ１５０に含まれる酸化物半導体膜１２０を、ゲート電極１１４及びゲート電極１１８の電界によって電気的に囲むことができる。トランジスタ１５０のように、ゲート電極１１４及びゲート電極１１８の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１５０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、ゲート電極１１４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１２０に印加することができる。したがって、トランジスタ１５０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１５０を微細化することが可能となる。また、トランジスタ１５０は、ゲート電極１１４及びゲート電極１１８によって酸化物半導体膜１２０が囲まれた構造を有するため、トランジスタ１５０の機械的強度を高めることができる。
また、上記構成とすることによって、酸化物半導体膜１２０においてキャリアの流れる領域が、ゲート絶縁膜１１１と酸化物半導体膜１２０との界面、及びゲート絶縁膜１１２と酸化物半導体膜１２０との界面、さらに酸化物半導体膜１２０の膜中の広い範囲となるため、トランジスタ１５０はキャリアの移動量が増加する。その結果、トランジスタ１５０のオン電流が大きくなると共に、電界効果移動度が大きくなり、代表的には電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上となる。なお、ここで電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけの電界効果移動度である。
なお、トランジスタの電気特性であるゲート電圧−ドレイン電流特性（以下、Ｖｄ−Ｉｄ特性）において、一対の電極（ソース電極及びドレイン電極）間の電圧がゲート電圧より大きくなると、より正確にはドレイン電圧がゲート電圧からしきい値電圧を引いた電圧より大きくなる（Ｖｄ＞Ｖｇ−Ｖｔｈ）と、ドレイン電流（Ｉｄ）が飽和する。ドレイン電流（Ｉｄ）が飽和する領域は、飽和領域と呼ばれる。
ゲート電極を一つ有する構造（Ｓｉｎｇｌｅ Ｇａｔｅ構造ともいう）のトランジスタのように、酸化物半導体膜の一方にゲート電極を有するトランジスタは、高いドレイン電圧によって、ドレイン電極近傍の酸化物半導体膜に電荷密度が増加する。一方、本発明の一態様であるトランジスタ１５０は、ゲート絶縁膜１１１及びゲート絶縁膜１１２を介して酸化物半導体膜１２０を挟持するゲート電極１１４とゲート電極１１８とを有する構造（Ｄｕａｌ Ｇａｔｅ構造ともいう）である。また、ゲート電極１１４とゲート電極１１８とは同電位であるため、ゲート電極の制御性が高く、ドレイン電極（一対の電極１１６ａ、１１６ｂの一方）近傍の酸化物半導体膜１２０における電荷密度の増加を抑制することができる。そのため、上記のような駆動方法（Ｄｕａｌ Ｇａｔｅ駆動ともいう）のトランジスタ１５０は、Ｓｉｎｇｌｅ Ｇａｔｅ構造のトランジスタと比較して、飽和領域におけるドレイン電流（Ｉｄ）の飽和性が高い。すなわち、飽和領域において、ドレイン電圧（Ｖｄ）が変動してもドレイン電流（Ｉｄ）が大きく変動しにくい。
また、エッチング等で加工された酸化物半導体膜１２０の側面またはその近傍においては、加工におけるダメージにより欠陥が形成されると共に、不純物付着などにより汚染される。そのため、トランジスタがゲート電極１１４及びゲート電極１１８の一方のみ形成されるＳｉｎｇｌｅ Ｇａｔｅ構造の場合においては、酸化物半導体膜１２０が後述のように真性または実質的に真性であっても、電界などのストレスが与えられることによって酸化物半導体膜１２０の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、当該ｎ型の側面またはその近傍が、一対の電極１１６ａ、１１６ｂの間に設けられると、ｎ型の領域がキャリアのパスとなるため、寄生チャネルが形成される。その結果、ドレイン電流（Ｉｄ）はしきい値電圧近傍で電流値が大きくなり、しきい値電圧は負となる。
しかしながら、本発明の一態様であるトランジスタ１５０は、同電位であるゲート電極１１４とゲート電極１１８とを有し、チャネル幅方向において、酸化物半導体膜１２０がゲート絶縁膜１１１とゲート絶縁膜１１２とを介して、側面がゲート電極１１８に挟持されているため、ゲート電極１１８の電界が酸化物半導体膜１２０の側面にも影響する。そのため、酸化物半導体膜１２０の側面またはその近傍における寄生チャネルの発生を抑制することができる。その結果、トランジスタ１５０は、電気特性の優れたトランジスタとなる。
＜酸化物半導体膜の構成例＞
酸化物半導体膜１２０は、Ｉｎと、Ｚｎと、Ｍ（Ｍはチタン（Ｔｉ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、スズ（Ｓｎ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）またはハフニウム（Ｈｆ）を表す）と、を有する。代表的には、酸化物半導体膜１２０は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。特に酸化物半導体膜１２０としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
酸化物半導体膜１２０がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ（ＩｎはＭ以上）、Ｚｎ≧Ｍ（ＺｎはＭ以上）を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のスパッタリングターゲットを用いて、酸化物半導体膜１２０を形成する場合、トランジスタの電界効果移動度を高められるため好適である。トランジスタの電界効果移動度を高めることで、例えば、４ｋ×２ｋ（水平方向画素数＝３８４０画素、垂直方向画素数＝２１６０画素）または８ｋ×４ｋ（水平方向画素数＝７６８０画素、垂直方向画素数＝４３２０画素）に代表される高精細な表示装置の画素回路または駆動回路（ドライバともいう）のトランジスタとして好適に用いることができる。
また、成膜される酸化物半導体膜１２０の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１２０の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３〜４．１近傍となる場合がある。また、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２を用いる場合、成膜される酸化物半導体膜１２０の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１〜１．２近傍となる場合がある。
酸化物半導体膜１２０は、エネルギーギャップが２．０ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３．０ｅＶ以上である金属酸化物を有する。このように、エネルギーギャップの大きい金属酸化物を酸化物半導体膜１２０に用いることで、トランジスタ１５０のオフ電流を低減することができる。
酸化物半導体膜１２０の厚さは、３ｎｍ以上２００ｎｍ以下が好ましく、より好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下である。
酸化物半導体膜１２０としては、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができるため、好ましい。ここで不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。場合がある。
すなわち、酸化物半導体膜１２０としては、高純度真性化または実質的に高純度真性化された酸化物半導体膜が好ましい。ここで実質的に真性とは、酸化物半導体膜のキャリア密度が、８×１０１１／ｃｍ３未満であること、好ましくは１×１０１１／ｃｍ３未満であること、さらに好ましくは、１×１０１０／ｃｍ３未満１×１０−９／ｃｍ３以上であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう）になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、高純度真性または実質的に高純度真性である酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの半導体素子であっても、ソース電極とドレイン電極との間の電圧（ドレイン電圧）が１Ｖから１０Ｖ範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。したがって、酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定になる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオン特性ともいう）となりやすい。
このため、トランジスタのチャネルが形成される酸化物半導体膜は、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１２０において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。その結果、トランジスタのしきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう）を有する。
また、酸化物半導体膜１２０において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１２０において、酸素欠損が増加し、ｎ型化する。そのため、酸化物半導体膜１２０におけるシリコンまたは炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。その結果、トランジスタ１５０は、しきい値電圧がプラスとなる電気特性（ノーマリオフ特性ともいう）を有する。
また、酸化物半導体膜１２０において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大することがある。そのため、酸化物半導体膜１２０のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタ１５０は、しきい値がプラスとなる電気特性（ノーマリーオフ特性ともいう）を有する。
また、酸化物半導体膜１２０に窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。その結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはしきい値電圧がマイナスとなる電気特性（ノーマリオン特性）となりやすい。したがって、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
また、トランジスタのチャネル領域に用いる酸化物半導体膜を形成後、熱処理を行うことが好ましい。熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上４００℃以下、より好ましくは３２０℃以上３７０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、又は減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行った後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの加熱処理によって、酸化物半導体膜から水素や水などの不純物を除去することができる。なお、当該熱処理は、酸化物半導体膜を島状に加工する前に行ってもよい。
なお、酸化物半導体膜としては、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
また、酸化物半導体膜１２０は、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ−ＯＳ構造は、多結晶構造、後述する微結晶構造、または非晶質構造と比較して、最も欠陥準位密度が低い。
なお、酸化物半導体膜１２０は、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域、のいずれか二種以上を有する混合膜であってもよい。混合膜は、例えば、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域、のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域、のいずれか二種以上の領域の積層構造を有する場合がある。
＜チャネルエッチ型トランジスタ＞
ここで、チャネルエッチ型のトランジスタとチャネル保護型のトランジスタとを比較する。
酸化物半導体膜を挟んで２つのゲート電極（第１のゲート電極及び第２のゲート電極）を有するチャネル保護型のトランジスタの場合、当該トランジスタは第１のゲート電極上に第１の絶縁膜が形成され、第１の絶縁膜上に酸化物半導体膜が形成される。酸化物半導体膜上にチャネル保護膜が形成され、該チャネル保護膜上に酸化物半導体膜と接する一対の電極が形成される。さらに、チャネル保護膜及び一対の電極上に第２の絶縁膜が形成され、第２の絶縁膜上に第２のゲート電極が形成される。
チャネル保護膜は、一対の電極を形成する際のエッチング工程において、プラズマに曝され、ダメージを受ける。このため、チャネル保護膜には欠陥が形成されやすい。
また、チャネル保護型のトランジスタにおいて、一対の電極と重なる酸化物半導体膜の領域では、一対の電極が第２のゲート電極の電界を遮蔽する。このため、第２のゲート電極の電界が酸化物半導体膜に均一に影響しない。この結果、第２のゲート電極の電界により誘起されて酸化物半導体膜を流れるキャリア量が減少する。
しかしながら、本実施の形態に示すトランジスタ１５０は、チャネルエッチ型のトランジスタである。そのため、ゲート絶縁膜１１２において、酸化物半導体膜１２０とゲート電極１１８とに挟持される領域は、エッチングの雰囲気に曝されない。このため、トランジスタ１５０は、ゲート絶縁膜１１２の欠陥が少なく、信頼性の高いトランジスタとなる。
また、本実施の形態に示すトランジスタ１５０においては、ゲート電極１１８の電界が、酸化物半導体膜１２０のバックチャネルに均一に影響する。さらには、酸化物半導体膜１２０の側面においてもゲート電極１１８の電界の影響を受ける。これらの結果、酸化物半導体膜１２０の広い範囲においてキャリアが流れるため、トランジスタの電界効果移動度が上昇すると共に、オン電流が増大する。
また、チャネル保護型のトランジスタは、酸化物半導体膜と一対の電極それぞれとを接続させるため、一対の電極それぞれの一方の端部をチャネル保護膜上に位置させる。また、一対の電極それぞれの一方の端部は、酸化物半導体膜と一対の電極それぞれとの接続領域よりも内側に位置する。これらのため、フォトマスクの位置ずれを考慮すると、酸化物半導体膜と一対の電極それぞれの接続領域の間隔を広く設計する必要がある。
一方、チャネルエッチ型のトランジスタ１５０においては、酸化物半導体膜１２０に一対の電極１１６ａ、１１６ｂそれぞれの一方の端部が直接接続する。そのため、チャネルエッチ型のトランジスタ１５０は、チャネル保護型のトランジスタと比較して、一対の電極間の距離を小さくすることが容易である。
また、チャネルエッチ型のトランジスタ１５０は、ゲート電極１１４及びゲート電極１１８を有することで、それぞれが外部からの電界を遮蔽する機能を有する。そのため、基板１００及びゲート電極１１４の間、ゲート電極１１８上に存在する固定電荷が酸化物半導体膜１２０に影響しない。この結果、ストレス試験（例えば、ゲート電極にマイナスの電位を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
一方、チャネルエッチ型のトランジスタにおいては、一対の電極１１６ａ、１１６ｂの成膜工程およびエッチング工程などのプロセス時における、酸化物半導体膜１２０がゲート絶縁膜１１２と接する領域のダメージあるいは不純物汚染に起因して、トランジスタの特性変動が生じる場合がある。
また、酸化物半導体を有するトランジスタは、多数キャリアである電子を蓄積させて動作するため、酸化物半導体膜１２０におけるゲート絶縁膜１１１側における蓄積電流だけでなく、酸化物半導体膜中のバルク電流が存在する。そのため、酸化物半導体膜１２０におけるゲート絶縁膜１１２側にプロセス時におけるダメージあるいは不純物汚染に起因するトラップ準位が存在する場合、容易にキャリアが該トラップ準位にトラップされてしまう。
＜埋め込みチャネル構造＞
そこで、本発明の一態様であるトランジスタ１５０における酸化物半導体膜１２０は、酸化物半導体膜１２０ａと、酸化物半導体膜１２０ｂとを有する。すなわち、酸化物半導体膜１２０は２層構造を有し、それぞれ異なる組成の酸化物を有する。また、酸化物半導体膜１２０ａの一部はトランジスタ１５０のチャネル領域としての機能を有する。
酸化物半導体膜１２０ａと、酸化物半導体膜１２０ｂとは、同一の元素の少なくとも一つ有している。そのため、酸化物半導体膜１２０ａと、酸化物半導体膜１２０ｂと、の界面において、界面散乱が生じにくい。したがって、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜１２０ａは、金属酸化物を有し、該金属酸化物は少なくともＩｎもしくはＺｎを有する。代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆを表す）等を有する。
なお、酸化物半導体膜１２０ａがＩｎ−Ｍ−Ｚｎ酸化物を有するとき、Ｚｎおよび酸素を除いてのＩｎおよびＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％より大きく、Ｍが７５ａｔｏｍｉｃ％未満であることが好ましく、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より大きく、Ｍが６６ａｔｏｍｉｃ％未満である。
酸化物半導体膜１２０ｂは、金属酸化物を有し、該金属酸化膜は少なくともＩｎもしくはＺｎを有する。代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆを表す）である。
さらに、酸化物半導体膜１２０ｂは、酸化物半導体膜１２０ａよりも伝導帯の下端のエネルギーが真空準位に近い。代表的には、酸化物半導体膜１２０ａの伝導帯の下端のエネルギーと、酸化物半導体膜１２０ｂの伝導帯の下端のエネルギーとの差が０．１ｅＶ以上２ｅＶ以下、好ましくは０．２ｅＶ以上０．５ｅＶ以下である。すなわち、酸化物半導体膜１２０ａの電子親和力と、酸化物半導体膜１２０ｂの電子親和力と、の差が、０．１ｅＶ以上２ｅＶ以下、好ましくは０．２ｅＶ以上０．５ｅＶ以下である。
なお、酸化物半導体膜１２０ｂがＩｎ−Ｍ−Ｚｎ酸化物を有するとき、Ｚｎおよび酸素を除いてのＩｎおよびＭの原子数比率は、Ｉｎが７５ａｔｏｍｉｃ％未満、Ｍが２５ａｔｏｍｉｃ％より大きいことが好ましく、さらに好ましくはＩｎが６６ａｔｏｍｉｃ％未満、Ｍが３４ａｔｏｍｉｃ％より大きい。
なお、酸化物半導体膜１２０ｂがＩｎ−Ｍ酸化物を有するとき、元素ＭをＩｎ以上の原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜１２０ｂのエネルギーギャップを大きくする。（２）酸化物半導体膜１２０ｂの電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）絶縁性が高くなる。また、元素Ｍは酸素との結合力が強い金属元素であるため、ＭをＩｎ以上の原子数比で有することで、酸素欠損が生じにくくなる。
また、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂが、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆを表す）を有する場合、酸化物半導体膜１２０ｂが有する元素Ｍの原子数比は、酸化物半導体膜１２０ａと比較して大きい。代表的には、酸化物半導体膜１２０ａが有する元素Ｍと比較して、酸化物半導体膜１２０ｂが有する元素Ｍの原子数比は、１．５倍以上が好ましく、より好ましくは２倍以上である。
また、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂが、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆを表す）を有する場合、酸化物半導体膜１２０ａが有するＩｎの原子数比は、酸化物半導体膜１２０ｂ以上である。代表的には、酸化物半導体膜１２０ａが有する元素Ｉｎと比較して、酸化物半導体膜１２０ｂが有する元素Ｉｎの原子数比は、１．５倍以上が好ましく、より好ましくは２倍以上である。このとき、酸化物半導体膜１２０ａを有するトランジスタにおいてはオン電流が増大し、電界効果移動度が高まる効果が期待できる。なお、電界効果移動度が高いトランジスタにおいて、しきい値電圧がマイナスとなる電気特性（ノーマリーオン特性ともいう）になることがある。これは、該トランジスタが有する酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。そのため、酸化物半導体膜１２０ａとしては、不純物や欠陥（酸素欠損など）が少ない、後述のＣＡＡＣ−ＯＳであることが好ましい。
また、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂが、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆを表す）を有する場合、酸化物半導体膜１２０ａをＩｎ：Ｍ：Ｚｎ＝ｘａ：ｙａ：ｚａ［原子数比］、酸化物半導体膜１２０ｂをＩｎ：Ｍ：Ｚｎ＝ｘｂ：ｙｂ：ｚｂ［原子数比］、とすると、ｙｂ／ｘｂがｙａ／ｘａよりも大きく、好ましくは、ｙｂ／ｘｂがｙａ／ｘａよりも１．５倍以上であることが好ましい。さらに好ましくは、ｙｂ／ｘｂがｙａ／ｘａよりも２倍以上大きい。このとき、酸化物半導体膜１２０ｂにおいて、ｙｂがｘｂ以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。
酸化物半導体膜１２０ａがＩｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆを表す）を有する場合、酸化物半導体膜１２０ａを成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、ＩｎはＭ以上、ＺｎはＭ以上、であることが好ましい。あるいは、スパッタリングターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘａ：ｙａ：ｚａとすると、ｘａ／ｙａは、１／３以上６以下、さらには１以上６以下であって、ｚａ／ｙａは、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚａ／ｙａを１以上６以下とすることで、酸化物半導体膜１２０ａとして後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等がある。
酸化物半導体膜１２０ｂがＩｎ−Ｍ−Ｚｎ酸化物（ＭはＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆを表す）を有する場合、酸化物半導体膜１２０ｂを成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、ＭはＩｎ以上であることが好ましい。あるいは、スパッタリングターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘｂ：ｙｂ：ｚｂとすると、ｘｂ／ｙｂ＜ｘａ／ｙａであって、ｚｂ／ｙｂは、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚｂ／ｙｂを１以上６以下とすることで、酸化物半導体膜１２０ｂとして後述のＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
なお、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜１２０ｂは、絶縁膜１０７を形成する際に、酸化物半導体膜１２０ａへのダメージを緩和する機能を有する。そのため、絶縁膜１０６を形成せずに、酸化物半導体膜１２０ｂ上に絶縁膜１０７を形成してもよい。
トランジスタ１５０は、酸化物半導体膜１２０ａ及び絶縁膜１０６の間に、酸化物半導体膜１２０ｂを有する。そのため、酸化物半導体膜１２０ｂと絶縁膜１０６の間において、不純物または欠陥によりキャリアトラップが形成されても、当該キャリアトラップが形成される領域と酸化物半導体膜１２０ａとの間には隔たりがある。そのため、酸化物半導体膜１２０ａを流れる電子がキャリアトラップに捕獲されにくく、トランジスタ１５０のオン電流を増大させることが可能である。あるいは、トランジスタ１５０の電界効果移動度を高めることができる。また、当該キャリアトラップに電子が捕獲されると、該電子が負の固定電荷として振る舞うため、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１２０ａと当該キャリアトラップとが形成される領域との間には隔たりがあるため、トランジスタ１５０においてキャリアトラップにおける電子の捕獲による影響を低減することが可能である。あるいは、トランジスタ１５０における、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜１２０ｂは、外部からの不純物を遮蔽する機能を有する。そのため、外部から、酸化物半導体膜１２０ａへ移動する不純物量を低減することができる。また、酸化物半導体膜１２０ｂは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１２０ａにおける不純物濃度および酸素欠損量を低減することができる。
なお、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂは、各膜を単に積層するのではなく、連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。
なお、連続接合が形成されず、積層された酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂの間に不純物が混在すると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えてマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが好ましい。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって、不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空ポンプを用いて高真空（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系統からチャンバー内に気体、特に炭素または水素を有する気体が逆流しないようにしておくことが好ましい。
＜変形例１＞
なお、図２に示すトランジスタ１５２に示すように、酸化物半導体膜１２２が、酸化物半導体膜１２０ａと、酸化物半導体膜１２０ｂと、酸化物半導体膜１２０ｃと、を有していても良い。すなわち、酸化物半導体膜１２２は、３層構造を有する。また、酸化物半導体膜１２０ａの一部はトランジスタ１５２のチャネル領域としての機能を有する。
また、酸化物半導体膜１２０ｃは、ゲート絶縁膜１１１と接する。すなわち、酸化物半導体膜１２２は、ゲート絶縁膜１１１と酸化物半導体膜１２０ａとの間に酸化物半導体膜１２０ｃを有する。また、酸化物半導体膜１２０ｂは、ゲート絶縁膜１１２と接する。すなわち、酸化物半導体膜１２２は、ゲート絶縁膜１１２と酸化物半導体膜１２０ａとの間に酸化物半導体膜１２０ｂを有する。
酸化物半導体膜１２０ｃは、酸化物半導体膜１２０ｂと、同様の材料及び形成方法を適宜用いることができる。
酸化物半導体膜１２０ｃは、酸化物半導体膜１２０ａより膜厚が小さいと好ましい。酸化物半導体膜１２０ｃの厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすることで、トランジスタ１５２におけるしきい値電圧の変動量を低減することができる。
なお、トランジスタ１５０と同様に、トランジスタ１５２の酸化物半導体膜１２０ｂは、絶縁膜１０７を形成する際に、酸化物半導体膜１２０ａへのダメージを緩和する機能を有する。そのため、絶縁膜１０６を形成せずに、酸化物半導体膜１２０ｂ上に絶縁膜１０７を形成してもよい。
トランジスタ１５２は、酸化物半導体膜１２０ａ及び絶縁膜１０６の間に、酸化物半導体膜１２０ｂを有する。そのため、酸化物半導体膜１２０ｂと絶縁膜１０６の間において、不純物または欠陥によりキャリアトラップが形成されても、当該キャリアトラップが形成される領域と酸化物半導体膜１２０ａとの間には隔たりがある。そのため、酸化物半導体膜１２０ａを流れる電子がキャリアトラップに捕獲されにくく、トランジスタ１５２のオン電流を増大させることが可能である。あるいは、トランジスタ１５２の電界効果移動度を高めることができる。また、当該キャリアトラップに電子が捕獲されると、該電子は負の固定電荷として振る舞うため、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１２０ａと当該キャリアトラップとが形成される領域との間には隔たりがあるため、トランジスタ１５２においてキャリアトラップにおける電子の捕獲による影響を低減することが可能である。あるいは、トランジスタ１５２における、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜１２０ｂは、外部からの不純物を遮蔽する機能を有する。そのため、外部から、酸化物半導体膜１２０ａへ移動する不純物量を低減することができる。また、酸化物半導体膜１２０ｂは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１２０ａにおける不純物濃度および酸素欠損量を低減することができる。
なお、トランジスタ１５２は、ゲート絶縁膜１１１と酸化物半導体膜１２０ａとの間に、酸化物半導体膜１２０ｃが設けられており、酸化物半導体膜１２０ａとゲート絶縁膜１１２との間に、酸化物半導体膜１２０ｂが設けられている。そのため、酸化物半導体膜１２０ｃと酸化物半導体膜１２０ａとの界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜１２０ａにおけるシリコンや炭素の濃度、または酸化物半導体膜１２０ｂと酸化物半導体膜１２０ａとの界面近傍におけるシリコンや炭素の濃度、を低減することができる。
このような構造を有するトランジスタ１５２は、酸化物半導体膜１２０ａを含む酸化物半導体膜１２２において欠陥が極めて少ないため、電気特性が向上する。代表的には、トランジスタ１５２のオン電流の増大および電界効果移動度の向上が可能である。また、トランジスタ１５２は、ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。
＜トランジスタのバンド構造＞
次に、図１に示すトランジスタ１５０、及び図２に示すトランジスタ１５２における酸化物半導体膜のバンド構造について、図３乃至図５を用いて説明する。
ここでは例として図３（Ａ）（Ｂ）に、酸化物半導体膜１２０ａを成膜するスパッタターゲットとしてＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜１２０ｂを成膜するスパッタターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用いたバンド構造の測定結果を示す。測定の結果、酸化物半導体膜１２０ａとしてエネルギーギャップが２．９ｅＶであり、酸化物半導体膜１２０ｂとしてエネルギーギャップが３．１ｅＶであった。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定した。
また、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂの真空準位と価電子帯上端とのエネルギー差（イオン化ポテンシャルともいう）は、いずれも７．９ｅＶであった。なお、真空準位と価電子帯上端とのエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定した。
したがって、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂの真空準位と伝導帯下端とのエネルギー差（電子親和力ともいう）は、それぞれ５．０ｅＶ及び４．８ｅＶであった。すなわち、酸化物半導体膜１２０ａ、及び酸化物半導体膜１２０ｂにおけるバンドダイアグラムは、図３（Ａ）のようになる。なお、図３（Ａ）（Ｂ）中のＥＶＡＣは真空準位、ＥＣは伝導帯下端のエネルギー、ＥＶは価電子帯上端のエネルギー、Ｅｇはエネルギーギャップ、ＩＰはイオン化ポテンシャル、Ｅａは電子親和力、をそれぞれ表す。
すなわち、酸化物半導体膜１２０ａの伝導帯下端のエネルギーと、酸化物半導体膜１２０ｂの伝導帯下端のエネルギーと、の差は０．２ｅＶであった。
また、図４（Ａ）は、トランジスタ１５０におけるバンド構造の一部を模式的に示している。また、図４（Ａ）（Ｂ）では、絶縁膜１０３及び絶縁膜１０６を酸化シリコン膜とし、酸化物半導体膜１２０と該酸化シリコン膜を接して設けた場合について説明する。
なお、図４（Ａ）（Ｂ）（Ｃ）に示すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを表し、ＥｃＳ１は酸化物半導体膜１２０ａの伝導帯下端のエネルギーを表し、ＥｃＩ２は酸化シリコンの伝導帯下端のエネルギーを表す。また、図４（Ａ）（Ｃ）に示すＥｃＳ２は酸化物半導体膜１２０ｂの伝導帯下端のエネルギーを表す。また、ＥｃＩ１はトランジスタ１５０の絶縁膜１０３に相当し、ＥｃＩ２はトランジスタ１５０の絶縁膜１０６に相当する伝導帯下端のエネルギーである。
図４（Ａ）に示すように、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂにおいて、伝導帯下端のエネルギーは障壁がなく、なだらかに変化する。換言すると、連続的に変化するともいうことができる。これは酸化物半導体膜１２０ａと酸化物半導体膜１２０ｂとが共通の元素を有し、酸化物半導体膜１２０ａと酸化物半導体膜１２０ｂとの間で、酸素が相互に移動することで、混合層が形成されるためである。
図４（Ａ）より、酸化物半導体膜１２０ａがウェル（井戸）となり、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂを用いたトランジスタ１５０において、チャネル領域が酸化物半導体膜１２０ａに形成されることが分かる。なお、酸化物半導体膜１２０は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜１２０ａと酸化物半導体膜１２０ｂとが連続接合している、ともいえる。そのため、このようなエネルギーバンドを埋め込みチャネル構造ともいう。
なお、図４（Ａ）に示すように、酸化物半導体膜１２０ｂと絶縁膜１０６との界面近傍には、不純物または欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体膜１２０ｂが設けられることによって、酸化物半導体膜１２０ａと該トラップ準位が形成される領域とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体膜１２０ａの電子が該エネルギー差を越えてトラップ準位に達する場合がある。トラップ準位に電子が捕獲されることで、絶縁膜１０６表面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧がプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差は、０．１ｅＶ以上２ｅＶ以下、好ましくは０．２ｅＶ以上０．５ｅＶ以下とすると、トランジスタ１５０のしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
また、酸化物半導体膜１２０ｂがチャネル領域の一部として機能することを防止するため、酸化物半導体膜１２０ｂには酸化物半導体膜１２０ａより導電率が低い材料を用いるものとする。または、酸化物半導体膜１２０ｂには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１２０ａよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜１２０ａの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１２０ｂの伝導帯下端のエネルギー準位が、酸化物半導体膜１２０ａの伝導帯下端のエネルギー準位よりも０．１ｅＶより真空準位に近い材料、好ましくは０．２ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、酸化物半導体膜１２０ｂは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜１２０ｂの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、一対の電極１１６ａ、１１６ｂの構成元素が酸化物半導体膜１２０ａへ拡散してしまう場合がある。なお、酸化物半導体膜１２０ｂが後述するＣＡＡＣ−ＯＳである場合、一対の電極１１６ａ、１１６ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜１２０ｂの膜厚は、一対の電極１１６ａ、１１６ｂの構成元素が酸化物半導体膜１２０ａに拡散することを抑制することのできる膜厚以上であって、絶縁膜１０６から酸化物半導体膜１２０ａへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体膜１２０ｂの膜厚が１０ｎｍ以上であると、一対の電極１１６ａ、１１６ｂの構成元素が酸化物半導体膜１２０ａへ拡散するのを抑制することができる。また、酸化物半導体膜１２０ｂの膜厚を１００ｎｍ以下とすると、絶縁膜１０６、１０７から酸化物半導体膜１２０ａへ効果的に酸素を供給することができる。すなわち、酸化物半導体膜１２０ｂの膜厚は、１０ｎｍ以上１００ｎｍ以下が好ましい。
また、図４（Ｂ）は、トランジスタ１５０のバンド構造の一部を模式的に示し、図４（Ａ）に示すバンド構造の変形例である。
図４（Ｂ）に示すトランジスタにおいて、一対の電極１１６ａ、１１６ｂの形成時に酸化物半導体膜１２０の上方、すなわち酸化物半導体膜１２０ｂがエッチングされる場合がある。一方、酸化物半導体膜１２０ａの上面は、酸化物半導体膜１２０ｂの成膜時に酸化物半導体膜１２０ａと酸化物半導体膜１２０ｂとの混合膜が形成される場合がある。
例えば、酸化物半導体膜１２０ａが、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜であり、酸化物半導体膜１２０ｂが、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜である場合、酸化物半導体膜１２０ａよりも酸化物半導体膜１２０ｂのＧａの含有量が多いため、酸化物半導体膜１２０ａの上面には、ＧａＯＸ層または酸化物半導体膜１２０ａよりもＧａを多く含む混合層が形成されうる。
したがって、酸化物半導体膜１２０ｂがエッチングされた場合においても、ＥｃＳ１のＥｃＩ２側の伝導帯下端のエネルギーが高くなり、図４（Ｂ）に示すバンド構造のようになる場合がある。
図４（Ｂ）に示すバンド構造のようになる場合、チャネル領域の断面観察時において、酸化物半導体膜１２０は、酸化物半導体膜１２０ａのみと見かけ上観察される場合がある。しかしながら、実質的には、酸化物半導体膜１２０ａ上には、酸化物半導体膜１２０ａよりもＧａを多く有する混合層が形成されているため、該混合層を１．５番目の層として捉えることができる。なお、該混合層は、例えば、ＥＤＸ分析等によって、酸化物半導体膜１２０が有する元素を測定した場合に、酸化物半導体膜１２０ａの上方の組成を分析することで確認することができる。例えば、酸化物半導体膜１２０ａの上方の組成が、酸化物半導体膜１２０ａ中の組成よりもＧａの含有量が多い構成となることで確認することができる。
図４（Ｃ）は、トランジスタ１５２のバンド構造の一部を模式的に示している。図４（Ｃ）では、絶縁膜１０３及び絶縁膜１０６を酸化シリコン膜とし、酸化物半導体膜１２２と該酸化シリコン膜を接して設けた場合について説明する。なお、ＥｃＳ３は酸化物半導体膜１２０ｃの伝導帯下端のエネルギーを表している。
図４（Ｃ）に示すように、酸化物半導体膜１２０ｃ、酸化物半導体膜１２０ａ、酸化物半導体膜１２０ｂにおいて、伝導帯下端のエネルギーは障壁がなく、なだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、酸化物半導体膜１２０ａと、酸化物半導体膜１２０ｂと、酸化物半導体膜１２０ｃと、が共通の元素を含み、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｃとの間で、並びに、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂとの間で、酸素が相互に移動することで混合層が形成されるためである。
図４（Ｃ）により、酸化物半導体膜１２０ａがウェル（井戸）となり、酸化物半導体膜１２０ａ、酸化物半導体膜１２０ｂ、及び酸化物半導体膜１２０ｃを用いたトランジスタ１５２において、チャネル領域が酸化物半導体膜１２０ａに形成されることが分かる。なお、酸化物半導体膜１２２は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜１２０ａと酸化物半導体膜１２０ｂと酸化物半導体膜１２０ｃとが連続接合している、ともいえる。
なお、図４（Ｃ）に示すように、酸化物半導体膜１２０ｂと絶縁膜１０６との界面近傍、及び酸化物半導体膜１２０ｃと絶縁膜１０３との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体膜１２０ｂおよび１２０ｃが設けられることによって、酸化物半導体膜１２０ａと該トラップ準位が形成される領域とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差が小さい場合、酸化物半導体膜１２０ａの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜表面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧がプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差は、０．１ｅＶ以上、好ましくは０．２ｅＶ以上とすると、トランジスタ１５２のしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
次に、図５（Ａ）に、トランジスタ１５０のソース領域またはドレイン領域を含むバンド構造を示す。なお、酸化物半導体膜１２０ａ、及び酸化物半導体膜１２０ｂは、縮退状態とし、伝導帯下端のエネルギー（Ｅｃ）はフェルミ準位（Ｅｆ）と同程度とする。
また、一対の電極１１６ａ、１１６ｂを酸化物半導体膜１２０上に形成する際、酸化物半導体膜１２０ａ、１２０ｂとの界面に、酸素欠損を形成し、該酸素欠損に水素が結合させることで、酸化物半導体膜１２０ａ、１２０ｂをｎ型化し、低抵抗化領域を形成することができる。
このとき、ソース電極またはドレイン電極としての機能を有する一対の電極１１６ａ、１１６ｂの一方（ここでは１１６ｂ）と、酸化物半導体膜１２０ａ、１２０ｂは、エネルギー障壁が十分小さいため、オーミック接触となる。そのため、一対の電極１１６ａ、１１６ｂの一方と、酸化物半導体膜１２０ａ及び酸化物半導体膜１２０ｂとの間で、電子の授受がスムーズに行われる。
また、真性または実質的に真性の酸化物半導体膜を用いたトランジスタでは、一対の電極間の距離が十分小さいときには、一対の電極による電界の影響により伝導帯下端のエネルギーが低くなり、伝導帯下端のエネルギーとフェルミ準位とが近くなる（図５（Ｂ）参照）。この現象を、Ｃｏｎｄｕｃｔｉｏｎ Ｂａｎｄ Ｌｏｗｅｒｉｎｇ Ｅｆｆｅｃｔ（ＣＢＬ効果）と呼ぶ。ＣＢＬ効果によって、Ｖｇ−Ｉｄ特性において０Ｖ付近の低いゲート電圧からドレイン電流が流れ始めるため、トランジスタの駆動電圧を低くすることができる場合がある。
なお、トランジスタ１５０の一対の電極として機能する一対の電極１１６ａ、１１６ｂの他方（ここでは１１６ａ）と、酸化物半導体膜１２０ａ、１２０ｂとが接触する領域においても、図５（Ａ）（Ｂ）と同様の説明を行うことができる。
＜トランジスタの電気特性＞
上記のように、２層の酸化物半導体膜を有し、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタ１５０は、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）を発光素子として有する表示装置に好適に用いることができる。
有機ＥＬ素子は、電流駆動型素子であり、有機ＥＬ素子を制御するためのトランジスタとしては、電気特性のうち特にトランジスタの飽和領域（ドレイン電圧がゲート電圧からしきい値電圧を引いた電圧より大きくなる電圧領域（Ｖｄ＞Ｖｇ−Ｖｔｈ））におけるオン電流特性、及び電界効果移動度が重要である。上記のように、トランジスタ１５０がｓ−ｃｈａｎｎｅｌ構造を有することで、トランジスタのオン電流を増大させることができ、電界効果移動度を高めることができる。
高い電界効果移動度を有するトランジスタを表示装置のゲートドライバに用いることで、該トランジスタのチャネル幅を小さくすることができるため、ゲートドライバのサイズを小さくすることができる。または、狭額縁な表示装置を作製することができる。または、表示装置を高精細にすることができる。あるいは、ゲート電圧を低減することが可能となるため、表示装置の消費電力を低減することができる。なお、ゲートドライバの詳細については、後述する。
ここで、本発明の一態様のトランジスタの電気特性について説明する。
＜トランジスタの構造＞
まず、図６に示すトランジスタ１５４について説明する。なお、図６（Ａ）は、トランジスタ１５４の上面図であり、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当し、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当する。
トランジスタ１５４は、基板１００上の第１のゲート電極として機能するゲート電極１１４と、基板１００及びゲート電極１１４上の絶縁膜１０２と、絶縁膜１０２上の絶縁膜１０３と、絶縁膜１０３上の酸化物半導体膜１２０と、酸化物半導体膜１２０に電気的に接続されるソース電極およびドレイン電極として機能する一対の電極１１６ａ、１１６ｂと、を有する。
また、トランジスタ１５４上、より詳しくは、一対の電極１１６ａ、１１６ｂ、及び酸化物半導体膜１２０上には絶縁膜１０６、１０７、１０８が設けられる。また、絶縁膜１０８上にはゲート電極１２６が設けられる。また、絶縁膜１０２、１０３には、ゲート電極１１４に達する開口部１３１ａが設けられ、開口部１３１ａを覆うように、導電膜１１６ｃが形成される。また、絶縁膜１０６、１０７、１０８には、導電膜１１６ｃに達する開口部１３１ｂが設けられる。また、ゲート電極１２６は、開口部１３１ｂを介して導電膜１１６ｃと接続される。すなわち、ゲート電極１１４とゲート電極１２６とは電気的に接続される。また、ゲート電極１２６上には平坦化絶縁膜が設けられる。なお、ゲート電極１２６は、トランジスタ１５４の第２のゲート電極（バックゲート電極ともいう）として機能する。また、酸化物半導体膜１２０は、酸化物半導体膜１２０ａ、及び酸化物半導体膜１２０ｂを有する。
本実施の形態においては、図６に示すトランジスタ１５４に相当する半導体素子１を作製し評価を行った。なお、半導体素子１は、ｓ−ｃｈａｎｎｅｌ構造を有し、２層の酸化物半導体膜を有するトランジスタである。また、比較として、２層の酸化物半導体膜を有するが、ゲート電極１２６を有さない構造である半導体素子２を作製した。また、半導体素子１及び半導体素子２は、チャネル長Ｌが６μｍ、チャネル幅Ｗが３μｍのトランジスタとした。
＜半導体素子の作製工程＞
まず、基板１００上にゲート電極１１４を形成した。基板１００としては、ガラス基板を用いた。また、ゲート電極１１４としては、厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。
次に、基板１００及びゲート電極１１４上に絶縁膜１０２、１０３を形成した。絶縁膜１０２としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜１０３としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜１０３上に酸化物半導体膜１２０ａ、１２０ｂを形成した。酸化物半導体膜１２０ａとしては、厚さ１０ｎｍのＩＧＺＯ膜を、酸化物半導体膜１２０ｂとしては、酸化物半導体膜１２０ａ上に厚さ１５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。酸化物半導体膜１２０ａの成膜条件としては、基板温度を１７０℃とし、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。また、酸化物半導体膜１２０ｂの成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。なお、酸化物半導体膜１２０ａと酸化物半導体膜１２０ｂとの形成を、真空中で連続して行った。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で４５０℃ １時間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気下で４５０℃ １時間の熱処理とした。
次に、絶縁膜１０３及び酸化物半導体膜１２０上にレジストマスクを形成し、所望の領域をエッチングすることで、ゲート電極１１４に達する開口部１３１ａを形成した。開口部１３１ａの形成方法としては、ドライエッチング装置を用いた。なお、開口部１３１ａの形成後レジストマスクを除去した。
次に、絶縁膜１０３、酸化物半導体膜１２０、及び開口部１３１ａ上に導電膜を形成し、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、一対の電極１１６ａ、１１６ｂ、及び導電膜１１６ｃを形成した。一対の電極１１６ａ、１１６ｂ、及び導電膜１１６ｃとしては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを、スパッタリング装置を用いて真空中で連続して形成した。なお、一対の電極１１６ａ、１１６ｂ、及び導電膜１１６ｃの形成後レジストマスクを除去した。
次に、絶縁膜１０３、酸化物半導体膜１２０、一対の電極１１６ａ、１１６ｂ、及び導電膜１１６ｃ上から、リン酸水溶液（リン酸の濃度が８５％の水溶液を、さらに純水で１００倍に希釈した水溶液）を塗布し、一対の電極１１６ａ、１１６ｂから露出した酸化物半導体膜１２０の表面の一部を除去した。
次に、絶縁膜１０３、酸化物半導体膜１２０、一対の電極１１６ａ、１１６ｂ、及び導電膜１１６ｃ上に、絶縁膜１０６及び絶縁膜１０７を形成した。絶縁膜１０６としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜１０７としては、厚さ４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜１０６及び絶縁膜１０７としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜１０６の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。また、絶縁膜１０７の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素を含む雰囲気下で３５０℃ １時間とした。
次に、絶縁膜１０６、１０７に酸素添加処理を行った。酸素添加処理条件としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を供給して行った。
次に、絶縁膜１０７上に絶縁膜１０８を形成した。絶縁膜１０８としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜１０８の成膜条件としては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電力を供給して成膜した。
以上の工程にて、比較用の半導体素子２を作製した。本発明の一態様のトランジスタである半導体素子１は、続いて以下の工程を行った。
絶縁膜１０８上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜１１６ｃに達する開口部１３１ｂを形成した。開口部１３１ｂの形成方法としては、ドライエッチング装置を用いた。なお、開口部１３１ｂの形成後レジストマスクを除去した。
次に、開口部１３１ｂを覆うように絶縁膜１０８上に導電膜を形成し、該導電膜を加工することでゲート電極１２６を形成した。ゲート電極１２６としては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲットに３２００ＷのＤＣ電力を供給した。なお、ＩＴＳＯ膜に用いた金属酸化物ターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。
次に、第３の熱処理を行った。該第３の熱処理としては、窒素雰囲気下で２５０℃ １時間とした。
以上の工程でトランジスタ１５４に相当する半導体素子１を作製した。
＜電気特性評価について＞
上記作製した半導体素子１及び半導体素子２の電気特性について評価を行った。半導体素子１の電気特性結果を図７（Ａ）に、半導体素子２の電気特性結果を図７（Ｂ）に、それぞれ示す。
また、図７（Ａ）（Ｂ）においては、半導体素子１および半導体素子２のゲート電極の電圧（Ｖｇ）はそれぞれ３．４Ｖ、３．７Ｖとし、０Ｖから２０Ｖまで０．２５Ｖ間隔でソース電極とドレイン電極間の電圧（Ｖｄ）を印加した結果を示している。また、図７（Ａ）（Ｂ）において、縦軸が単位チャネル幅（１μｍ）当たりのドレイン電流（Ｉｄ／Ｗ）を、横軸がゲート電圧（Ｖｄ）を、それぞれ表している。
電気特性の評価結果より、半導体素子１は半導体素子２より、Ｖｄ−Ｉｄ特性において、良好な飽和特性を示している。
図７（Ｃ）に、飽和領域（ドレイン電圧がゲート電圧からしきい値電圧を引いた電圧より大きくなる電圧領域（Ｖｄ＞Ｖｇ−Ｖｔｈ））における、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化率を示す。
半導体素子１は、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化率は２％以下となる電気特性を示す領域を有しており、良好な飽和特性を示している。一方、半導体素子２は、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化率は２％より大きい。
また、半導体素子１は、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化量が１×１０−９Ａ／μｍ以下となる電気特性を示す領域を有している。一方、半導体素子２は、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化量が２×１０−９Ａ／μｍ以上である。
したがって、本発明の一態様を用いることで、飽和領域における電気特性が良好なトランジスタを作製することができる。また、本発明の一態様のトランジスタを有することで、表示ムラの少なく表示品位の良好な表示装置を作製することができる。あるいは、表示品位の劣化が少なく信頼性の良好な表示装置を作製することができる。
また、半導体素子１のように、ｓ−ｃｈａｎｎｅｌ構造を有し、２層の酸化物半導体膜を有する構造を有するトランジスタは、酸化物半導体膜において欠陥が極めて少ないため、電気特性が向上する。代表的には、トランジスタのオン電流の増大および電界効果移動度の向上が可能である。また、Ｉｎの含有量が多い酸化物半導体膜を有することで、トランジスタの電界効果移動度を高められるため好適である。
すなわち、本発明の一態様のトランジスタを表示装置のゲートドライバに用いることで、該トランジスタのチャネル幅を小さくすることができるため、ゲートドライバのサイズを小さくすることができる。または、狭額縁な表示装置を作製することができる。または、表示装置を高精細にすることができる。あるいは、ゲート電圧を低減することが可能となるため、表示装置の消費電力を低減することができる。
＜トランジスタの構成例＞
以上、酸化物半導体膜１２０の構成について詳しく述べたが、以下に、トランジスタ１５０のその他の構成の詳細について、以下説明する。
＜基板＞
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１００として用いてもよい。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
なお、基板１００として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１００として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１５０を形成してもよい。または、基板１００とトランジスタ１５０の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１００より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１５０は耐熱性の劣る基板や可撓性の基板にも転載できる。
＜ゲート電極＞
ゲート電極１１４は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１１４は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１１４は、インジウム錫酸化物（ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極１１４には、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
ゲート電極１１８及び電極１１９は、透光性を有する導電膜を用いる。透光性を有する導電膜は、インジウム錫酸化物、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を含むインジウム錫酸化物等がある。
＜一対の電極＞
一対の電極１１６ａ、１１６ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどからなる金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
＜ゲート絶縁膜＞
ゲート絶縁膜１１１を構成する絶縁膜１０２及び絶縁膜１０３は、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、絶縁膜１０２及び絶縁膜１０３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を好適に用いることができる。該ハフニウムやイットリウムを有する材料は、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて絶縁膜１０２及び絶縁膜１０３の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０２として窒化シリコン膜を形成し、絶縁膜１０３として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きい。そのため、トランジスタ１５０のゲート絶縁膜１１１として、窒化シリコン膜を含むことで、ゲート絶縁膜１１１を物理的に厚膜化することができる。よって、トランジスタ１５０の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１５０の静電破壊を抑制することができる。
ゲート絶縁膜１１１の厚さは、５ｎｍ以上４００ｎｍ以下が好ましく、より好ましくは１０ｎｍ以上３００ｎｍ以下、さらに好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
＜保護絶縁膜＞
ゲート絶縁膜１１２は、酸化物半導体膜１２０に接する絶縁膜１０６、絶縁膜１０６に接する絶縁膜１０７、絶縁膜１０７に接する絶縁膜１０８を有する。ゲート絶縁膜１１２は、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。ここでは、絶縁膜１０６として、酸素を透過する酸化物絶縁膜を形成し、絶縁膜１０７として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成し、絶縁膜１０８として、水素及び酸素をブロックする窒化物絶縁膜を形成する。なお、ここでは、ゲート絶縁膜１１２を３層構造としたが、適宜１層、２層、または４層以上とすることができる。なお、これらの場合、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。
絶縁膜１０６は、酸素を透過する酸化物絶縁膜である。このため、絶縁膜１０６上に設けられる、絶縁膜１０７から脱離する酸素を、絶縁膜１０６を介して酸化物半導体膜１２０に移動させることができる。また、絶縁膜１０６は、後に形成する絶縁膜１０７を形成する際の、酸化物半導体膜１２０へのダメージ緩和膜としても機能する。
絶縁膜１０６としては、厚さが５ｎｍ以上１５０ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下である。また、絶縁膜１０６としては、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１０６は、欠陥量が少ないことが好ましい。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１０６に含まれる欠陥密度が多いと、当該欠陥に酸素が結合し、絶縁膜１０６における酸素の透過量が減少するためである。
また、絶縁膜１０６と酸化物半導体膜１２０との界面における欠陥量が少ないことが好ましい。代表的には、ＥＳＲ測定により、酸化物半導体膜１２０の欠陥に由来するｇ＝１．９３に現れる信号のスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であることが好ましい。
なお、絶縁膜１０６においては、外部から絶縁膜１０６に入った酸素が全て絶縁膜１０６の外部に移動する場合がある。または、外部から絶縁膜１０６に入った酸素の一部が、絶縁膜１０６にとどまる場合もある。また、外部から絶縁膜１０６に酸素が入ると共に、絶縁膜１０６に含まれる酸素が絶縁膜１０６の外部へ移動することで、絶縁膜１０６において酸素の移動が生じる場合もある。絶縁膜１０６として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜１０６上に設けられる、絶縁膜１０７から脱離する酸素を、絶縁膜１０６を通過させて酸化物半導体膜１２０に移動させることができる。
また、絶縁膜１０６は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜１０６などに準位を形成する。当該準位は、酸化物半導体膜１２０のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１０６及び酸化物半導体膜１２０の界面近傍に拡散すると、当該準位が絶縁膜１０６側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１０６及び酸化物半導体膜１２０界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１０６に含まれる窒素酸化物は、加熱処理において、絶縁膜１０７に含まれるアンモニアと反応するため、絶縁膜１０６に含まれる窒素酸化物が低減される。このため、絶縁膜１０６及び酸化物半導体膜１２０の界面近傍において、電子がトラップされにくい。
絶縁膜１０６として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の加熱処理により、絶縁膜１０６は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳ分析で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜１０６に接するように絶縁膜１０７が形成されている。絶縁膜１０７は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては、１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜１０７において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれると、絶縁膜１０７に含まれる酸素の一部を、絶縁膜１０６を介して酸化物半導体膜１２０に移動させ、酸化物半導体膜１２０が有する酸素欠損を低減することが可能である。
なお、酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、しきい値電圧がマイナスとなる電気特性（ノーマリーオン特性ともいう）になりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、時間経過やストレス試験による、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
しかしながら、本実施の形態に示すトランジスタ１５０は、酸化物半導体膜１２０上に設けられる絶縁膜１０７に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれることで、絶縁膜１０７に含まれる酸素を、絶縁膜１０６を介して酸化物半導体膜１２０に移動させ、酸化物半導体膜１２０の酸素欠損を低減することが可能である。また、ゲート絶縁膜１１２は、エッチング雰囲気に曝されていないため、欠陥が少ない。これらの結果、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう）を有するトランジスタとなる。また、時間経過やストレス試験において、トランジスタの電気特性、代表的には動作時間に対するしきい値電圧の変動量を低減することができる。さらには、ストレス試験を繰り返しても、しきい値電圧の変動を低減することができる。
なお、酸素の導入方法としては、加速エネルギーを減圧下で気体に加える方法、具体的には、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理法等を用いることができる。また、酸素の導入時、基板を加熱して処理すると、導入される酸素の量を多くすることができるため好適である。酸素導入時の基板温度としては、例えば室温より高く３５０℃より低い温度が好ましい。また、上記プラズマ処理法としては、酸素ガスを高周波電力によってプラズマ化させる装置（プラズマエッチング装置またはプラズマアッシング装置ともいう）を用いると好適である。
絶縁膜１０７としては、厚さが３０ｎｍ以上５００ｎｍ以下であることが好ましく、より好ましくは５０ｎｍ以上４００ｎｍ以下である。また、絶縁膜１０７としては、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１０７は、欠陥量が少ないことが好ましい。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が、６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３未満、更には１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜１０７は、絶縁膜１０６と比較して酸化物半導体膜１２０から離れているため、絶縁膜１０６より、欠陥密度が多くともよい。
また、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））を用いて絶縁膜を測定することで、酸素の放出量を測定することができる。例えば、絶縁膜１０６、１０７を昇温脱離ガス分析法において測定した場合、酸素分子の放出量が８．０×１０１４個／ｃｍ２以上、好ましくは１．０×１０１５個／ｃｍ２以上、さらに好ましくは１．５×１０１５個／ｃｍ２以上である。なお、昇温脱離ガス分析法における膜の表面温度は、１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下である。
また、本発明の一態様においては、絶縁膜１０６、１０７に酸素過剰領域を形成するため、絶縁膜１０７上に酸素の放出を抑制できる機能を有する保護膜（単に保護膜という場合もある）を形成し、該保護膜を通過させて、絶縁膜１０６、１０７に酸素を導入する。
酸素の放出を抑制できる機能を有する保護膜としては、例えば、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、またはシリコン（Ｓｉ）の中から選ばれた一種を含む材料を用いることができる。とくに、保護膜としては、インジウムを含む導電膜、またはインジウムを含む半導体膜が好ましい。また、上記保護膜は、酸素の導入後に除去してもよい。インジウムを含む導電膜としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物（略称：ＩＴＳＯ）などの透光性を有する導電性材料が挙げられる。上述した中でも、酸素の放出を抑制できる機能を有する保護膜として、特にＩＴＳＯを用いると、凹凸等を有する絶縁膜上にも被覆性がよく形成できるため好適である。
絶縁膜１０８は、少なくとも、水素及び酸素のブロッキング効果を有する。さらに、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する。ゲート絶縁膜１１２が絶縁膜１０８を有することで、酸化物半導体膜１２０からの酸素の外部への拡散と、外部から酸化物半導体膜１２０への水素、水等の侵入を防ぐことができる。
絶縁膜１０８としては、厚さが５０ｎｍ以上３００ｎｍ以下、より好ましくは１００ｎｍ以上２００ｎｍ以下である。また、絶縁膜１０８としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いることができる。
なお、絶縁膜１０８の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
なお、上記記載の、電極、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法などが挙げられる。また、上記記載の、電極、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ法としてもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。また、上記記載の、電極、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、塗布法や印刷法でもよい。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＡＬＤ法、またはＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次繰り返し導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
＜トランジスタの作製方法１＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０の作製方法について、図８乃至図１１を用いて説明する。なお、図８乃至図１１において、Ｘ１−Ｘ２に示すチャネル長方向、及びＹ１−Ｙ２に示すチャネル幅方向の断面図を用いて、トランジスタ１５０の作製方法を説明する。
＜ゲート電極の形成工程＞
図８（Ａ）に示すよう、基板１００上に、のちにゲート電極１１４となる導電膜１１３を形成する。ここでは、基板１００としてガラス基板を用いる。また、導電膜１１３は、スパッタリング法、ＣＶＤ法、または蒸着法等により形成することができる。ここでは、導電膜１１３として、厚さ１００ｎｍのタングステン膜をスパッタリング法にて形成する。
次に、導電膜１１３上に第１のフォトマスクを用いたフォトリソグラフィ工程によってマスクを形成する。次に、該マスクを用いて導電膜１１３の一部をエッチングして、ゲート電極１１４を形成する。この後、マスクを除去する（図８（Ｂ）参照）。
導電膜１１３の一部をエッチングする方法としては、ウエットエッチング法、ドライエッチング法等があり、これらの一方または両方を用いることができる。ここでは、ドライエッチング法にて導電膜１１３をドライエッチングして、ゲート電極１１４を形成する。
なお、ゲート電極１１４は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
＜ゲート絶縁膜の形成工程＞
次に、図８（Ｃ）に示すように、基板１００及びゲート電極１１４上に、のちにゲート絶縁膜１１１となる絶縁膜１０２、及び絶縁膜１０３を形成する。
絶縁膜１０２、及び絶縁膜１０３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成することができる。絶縁膜１０２、あるいは絶縁膜１０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。絶縁膜１０２、あるいは絶縁膜１０３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。ここでは、ＰＥＣＶＤ法により、絶縁膜１０２として厚さ４００ｎｍの窒化シリコン膜を形成し、絶縁膜１０３として厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
なお、絶縁膜１０２は、窒化シリコン膜の積層構造とする。具体的には、絶縁膜１０２として、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とすることができる。
絶縁膜１０２を、窒化シリコン膜の３層の積層構造とすることで、例えば、ゲート電極１１４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、ゲート電極１１４からの銅（Ｃｕ）元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
絶縁膜１０３としては、後に形成される酸化物半導体膜１２０ａとの界面特性を向上させるため、酸素を含む絶縁膜で形成されると好ましい。
＜酸化物半導体膜の形成工程＞
絶縁膜１０３上に、のちに酸化物半導体膜１２０ａ、１２０ｂとなる酸化物半導体膜１２１ａ、１２１ｂを形成する（図８（Ｃ）参照）。酸化物半導体膜１２１ａ、１２１ｂは、スパッタリング法、塗布法、パルスレーザ蒸着法、レーザーアブレーション法等を用いて形成することができる。
スパッタリング法で酸化物半導体膜１２１ａ、１２１ｂを形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、ターゲットは、形成する酸化物半導体膜１２１ａ、１２１ｂの組成にあわせて、適宜選択すればよい。
酸化物半導体膜１２１ａと酸化物半導体膜１２１ｂとで、連続接合を形成するためには、ロードロック室を備えてマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが好ましい。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって、不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空ポンプを用いて高真空（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系統からチャンバー内に気体、特に炭素または水素を有する気体が逆流しないようにしておくことが好ましい。
高純度真性または実質的に高純度真性である酸化物半導体膜１２１ａ、１２１ｂを得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜１２１ａ、１２１ｂに水分等が取り込まれることを可能な限り防ぐことができる。
ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１）を用いたスパッタリング法により、酸化物半導体膜１２１ａとして厚さ１０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。また、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２）を用いたスパッタリング法により、酸化物半導体膜１２１ｂとして厚さ１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。
次に、酸化物半導体膜１２１ｂに、第２のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜１２１ａ、１２１ｂの一部をエッチングすることで、素子分離された酸化物半導体膜１２０ａ、１２０ｂを有する酸化物半導体膜１２０を形成する。この後、マスクを除去する（図８（Ｄ）参照）。
酸化物半導体膜１２１ａ、１２１ｂの一部をエッチングする方法としては、ウエットエッチング法、ドライエッチング法等があり、これらの一方または両方を用いることができる。ここでは、酸化物半導体膜１２１ａ、１２１ｂをウエットエッチングして、酸化物半導体膜１２０ａ、１２０ｂを有する酸化物半導体膜１２０を形成する。
なお、この後、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよい。この結果、酸化物半導体膜１２０ａ、１２０ｂに含まれる水素、水等の含有量を低減することが可能であり、酸化物半導体膜１２０ａ、１２０ｂに含まれる不純物を低減することが可能である。なお、水素、水等の低減を目的とした加熱処理は、酸化物半導体膜１２０ａ、１２０ｂを島状に加工する前の酸化物半導体膜１２１ａ、１２１ｂに行ってもよい。
酸化物半導体膜１２０への加熱処理は、ガスベーク炉、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。
なお、酸化物半導体膜１２０への加熱処理は、窒素ガス、酸素ガス、超乾燥空気（Ｃｌｅａｎ Ｄｒｙ Ａｉｒ：ＣＤＡともいう。ＣＤＡとは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気である。）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素ガス、酸素ガス、ＣＤＡ、または希ガスに水素、水等が含まれないことが好ましい。
例えば、上記窒素ガス、酸素ガス、またはＣＤＡの純度を高めると好ましい。具体的には、窒素ガス、酸素ガス、またはＣＤＡの純度を、６Ｎ（９９．９９９９％）または７Ｎ（９９．９９９９９％）とすればよい。また、窒素ガス、酸素ガス、またはＣＤＡの露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜１２０に水分等が取り込まれることを可能な限り防ぐことができる。
また、酸化物半導体膜１２０を窒素または希ガス雰囲気で加熱処理した後、酸素またはＣＤＡ雰囲気で加熱してもよい。この結果、酸化物半導体膜１２０中に含まれる水素、水等を脱離させると共に、酸化物半導体膜１２０中に酸素を供給することができる。この結果、酸化物半導体膜１２０中に含まれる酸素欠損量を低減することができる。
ここで、酸化物半導体膜１２０への加熱処理を行う際のガスベーク炉の熱プロファイルについて、図１５及び図１６を用いて説明を行う。図１５（Ａ）（Ｂ）及び図１６（Ａ）（Ｂ）は、ガスベーク炉の加熱処理時の熱プロファイルを説明する図である。
なお、図１５（Ａ）（Ｂ）及び図１６（Ａ）（Ｂ）は、所望の温度（ここでは、４５０℃、以下では、第１の温度とする）にまで昇温させて、所望の温度（ここでは、室温以上１５０℃以下、以下では第２の温度とする）にまで降温させる熱プロファイルである。
図１５（Ａ）に示すように、酸化物半導体膜１２０へ加熱処理を行う際に、２つのガス種を用い、２つのステップに分けて処理することができる。例えば、１つ目のステップで、ガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、第２の温度にまで１時間かけて降温させる。２つ目のステップで、窒素ガスから窒素と酸素との混合ガスに切り替える。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、第２の温度にまで１時間かけて降温させる。
または、図１５（Ｂ）に示すように、酸化物半導体膜１２０へ加熱処理を行う際に、２つのガス種を用い、１つのステップで処理することができる。例えば、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに１時間処理した後に、第２の温度にまで１時間かけて降温させる。
なお、図１５（Ｂ）に示すようなガスベーク炉の加熱処理時の熱プロファイルとすることで、図１５（Ａ）に示すガスベーク炉の加熱処理時の熱プロファイルよりも処理時間を短縮することができる。したがって、生産性が高められた半導体装置を提供することができる。
または、図１６（Ａ）に示すように、酸化物半導体膜１２０へ加熱処理を行う際に、２つのガス種を用い、２つのステップで処理することができる。例えば、１つ目のステップで、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに１時間処理した後に、第２の温度にまで１時間かけて降温させる。２つ目のステップで、ＣＤＡから窒素ガスに切り替える。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに１時間処理した後に、第２の温度にまで１時間かけて降温させる。
または、図１６（Ｂ）に示すように、酸化物半導体膜１２０へ加熱処理を行う際に、２つのガス種を用い、２つのステップで処理することができる。例えば、１つ目のステップで、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で２時間処理した後に、第２の温度にまで１時間かけて降温させる。２つ目のステップで、第１の温度にまで昇温させる時間を１時間とし、第１の温度で２時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに２時間処理した後に、第２の温度にまで１時間かけて降温させる。
なお、酸化物半導体膜１２０への加熱処理のガスベーク炉の熱プロファイルとしては、図１５（Ａ）（Ｂ）、及び図１６（Ａ）（Ｂ）にように、最初に窒素ガスにより加熱することが好ましい。
最初に、窒素ガスにより酸化物半導体膜１２０を加熱することで、酸化物半導体膜１２０中の主成分の一つである酸素と、酸化物半導体膜１２０中に存在しうる水素とが反応し、ＯＨ基となる。その後、当該ＯＨ基は、酸化物半導体膜１２０の表面よりＨ２Ｏとして脱離する。すなわち、最初の窒素ガスにより酸化物半導体膜１２０中の水素を捕獲することが可能となる。
ただし、窒素ガスのみで酸化物半導体膜１２０を加熱することで、酸化物半導体膜１２０から酸素がＨ２Ｏとして脱離するため、酸化物半導体膜１２０中に酸素欠損が形成される。
そこで、図１５（Ａ）（Ｂ）及び図１６（Ａ）（Ｂ）に示すように、窒素ガスと酸素ガスとの混合ガス、またはＣＤＡのいずれか一方のガス種に切り替えることで、ガス中に含まれる酸素が、酸化物半導体膜１２０の酸素欠損を補填することが可能となる。
なお、図１５（Ａ）（Ｂ）及び図１６（Ａ）（Ｂ）においては、所望の温度で安定したのち、１時間または２時間の処理としたが、これに限定されない。例えば図１６（Ｂ）に示す１つ目のステップの窒素ガスでの処理時間を、１時間以上１０時間以下としてもよい。図１６（Ｂ）に示す１つ目のステップの処理時間を長くすることで、酸化物半導体膜１２０中から、より多くの水素を脱離させることが可能となるため、好適である。
また、必要に応じて、窒素ガスと酸素ガスとの混合ガス、またはＣＤＡのいずれか一方のガス種でのベーク時間を長く、例えば、１時間以上１０時間以下としてもよい。酸素ガスが含まれる雰囲気での加熱時間を長くすることで、酸化物半導体膜１２０に形成された酸素欠損を好適に補填することが可能となる。
＜ソース電極及びドレイン電極の形成工程＞
次に、図９（Ａ）に示すように、のちにソース電極及びドレイン電極として機能する一対の電極１１６ａ、１１６ｂとなる導電膜１１６を形成する。
導電膜１１６は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。ここでは、厚さ５０ｎｍのタングステン（Ｗ）膜、厚さ４００ｎｍのアルミニウム（Ａｌ）膜、及び厚さ１００ｎｍのＴｉ膜を順にスパッタリング法により積層し、導電膜１１６を形成する。なお、本実施の形態において、導電膜１１６は３層の積層構造としたが、これに限定されない。例えば、導電膜１１６として、厚さ５０ｎｍのＷ膜と、厚さ４００ｎｍのＡｌ膜との２層の積層構造としてもよい。
次に、導電膜１１６上に第３のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜１１６の一部をエッチングして、一対の電極１１６ａ、１１６ｂを形成する。この後、マスクを除去する（図９（Ｂ）参照）。
導電膜１１６の一部をエッチングする方法としては、ウエットエッチング法、ドライエッチング法等があり、これらの一方または両方を用いることができる。
なお、一対の電極１１６ａ、１１６ｂを形成後に、酸化物半導体膜１２０ｂの表面（バックチャネル側）を洗浄してもよい。該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いた洗浄を行うことで、酸化物半導体膜１２０ｂの表面に付着した不純物（例えば、一対の電極１１６ａ、１１６ｂに含まれる元素等）を除去することができる。
なお、一対の電極１１６ａ、１１６ｂの形成工程、及び／または上記洗浄工程において、酸化物半導体膜１２０ｂの一部に凹部が形成される場合がある。
＜保護絶縁膜の形成工程１＞
次に、図９（Ｃ）に示すように、酸化物半導体膜１２０及び一対の電極１１６ａ、１１６ｂ上に、絶縁膜１０６、絶縁膜１０７を形成する。
なお、絶縁膜１０６を形成した後、大気に曝すことなく、連続的に絶縁膜１０７を形成することが好ましい。絶縁膜１０６を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜１０７を連続的に形成することで、絶縁膜１０６及び絶縁膜１０７における界面の大気成分由来の不純物濃度を低減することができると共に、絶縁膜１０７に含まれる酸素を酸化物半導体膜１２０に移動させることが可能であり、酸化物半導体膜１２０の酸素欠損量を低減することができる。
絶縁膜１０６としては、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、絶縁膜１０６の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜１０６が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
また、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
上記条件を用いることで、絶縁膜１０６として酸素を透過する酸化物絶縁膜を形成することができる。また、絶縁膜１０６を設けることで、後に形成する絶縁膜１０７の形成工程において、酸化物半導体膜１２０へのダメージ低減が可能である。
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、絶縁膜１０６として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、加熱をしながら絶縁膜１０６を形成するため、酸化物半導体膜１２０に水素、水等が含まれる場合、当該工程において酸化物半導体膜１２０に含まれる水素、水等を脱離させることができる。酸化物半導体膜１２０に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。絶縁膜１０６の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は、酸化物半導体膜１２０から脱離する。即ち、ＰＥＣＶＤ法によって絶縁膜１０６を形成することで、酸化物半導体膜１２０に含まれる水及び水素の含有量を低減することができる。
また、絶縁膜１０６を形成する工程において加熱するため、酸化物半導体膜１２０が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜１２０中に含まれる酸素欠損量を低減することができる。
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、絶縁膜１０６に含まれる水の含有量が少なくなるため、トランジスタ１５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、絶縁膜１０６を成膜する際に、酸化物半導体膜１２０へのダメージを低減することが可能であり、酸化物半導体膜１２０に含まれる酸素欠損量を低減することができる。特に、絶縁膜１０６または後に形成される絶縁膜１０７の成膜温度を高くする、代表的には２２０℃より高い温度とすることで、酸化物半導体膜１２０に含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する絶縁膜１０７の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導体膜１２０の酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、絶縁膜１０６の成膜時における酸化物半導体膜１２０へのダメージを低減することで、絶縁膜１０７からの少ない酸素脱離量でも酸化物半導体膜１２０中の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を２０倍以上とすることで、絶縁膜１０６に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜１２０に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。
ここでは、絶縁膜１０６として、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２０Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの高周波電力を平行平板電極に供給したＰＥＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。
絶縁膜１０７としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜１０７の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
絶縁膜１０７の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜１０７中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
また、酸化物半導体膜１２０上に絶縁膜１０６が設けられているため、絶縁膜１０７の形成工程において、絶縁膜１０６が酸化物半導体膜１２０の保護膜となる。したがって、酸化物半導体膜１２０へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜１０７を形成することができる。
ここでは、絶縁膜１０７として、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したＰＥＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、絶縁膜１０７に含まれる酸素の一部を酸化物半導体膜１２０に移動させ、酸化物半導体膜１２０に含まれる酸素欠損量をさらに低減することができる。
また、絶縁膜１０６及び絶縁膜１０７に水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する絶縁膜１０８を形成した後で加熱処理を行うと、絶縁膜１０６及び絶縁膜１０７に含まれる水、水素等が、酸化物半導体膜１２０に移動し、酸化物半導体膜１２０に欠陥が生じてしまう。しかしながら、当該加熱処理を絶縁膜１０８の形成前に行うことにより、絶縁膜１０６及び絶縁膜１０８に含まれる水、水素等を脱離させることが可能であり、トランジスタ１５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら絶縁膜１０７を、絶縁膜１０６上に形成することで、酸化物半導体膜１２０に酸素を移動させ、酸化物半導体膜１２０に含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
また、一対の電極１１６ａ、１１６ｂを形成する際、導電膜のエッチングによって、酸化物半導体膜１２０はダメージを受け、酸化物半導体膜１２０のバックチャネル（酸化物半導体膜１２０において、ゲート電極１１４と対向する面と反対側の面）側に酸素欠損が生じる。しかし、絶縁膜１０７に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を低減することができる。これによりトランジスタ１５０の信頼性を向上させることができる。
＜酸化物絶縁膜中に酸素を添加する工程＞
次に、絶縁膜１０７上に酸素の放出を抑制する保護膜１４０を形成する（図９（Ｄ）参照）。
保護膜１４０には、インジウムを含む導電膜、またはインジウムを含む半導体膜を用いることが出来る。本実施の形態においては、保護膜１４０として、スパッタリング装置を用いて、膜厚５ｎｍのＩＴＳＯ膜を形成する。なお、保護膜１４０の厚さは、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好適に酸素を透過し、且つ酸素の放出を抑制できるため好ましい。
次に、保護膜１４０を通過させて絶縁膜１０６、１０７に酸素１４２を添加する（図１０（Ａ）参照）。
保護膜１４０を通過させて、絶縁膜１０６、１０７に酸素１４２を添加する方法としては、イオンドーピング法、イオン注入法（Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓｍａ Ｂａｓｅｄ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓｍａ Ｉｍｍｅｒｓｉｏｎ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓｍａ Ｓｏｕｒｃｅ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎなど）、プラズマ処理法などが挙げられる。また、プラズマ処理法として、マイクロ波を用いて、ハロゲン元素及び酸素を励起し、高密度なプラズマを発生させてもよい。
また、酸素１４２を添加する際に、基板側にバイアス電圧を印加することで効果的に酸素１４２を絶縁膜１０６、１０７に添加することができる。上記バイアス電圧としては、例えば、アッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電力密度を０．５Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、酸素１４２を添加する際の基板温度としては、室温以上３００℃以下、好ましくは１００℃以上２５０℃以下とすることで、絶縁膜１０６、１０７に効率よく酸素１４２を添加することができる。
なお、本実施の形態では、アッシング装置を用い、酸素ガスをアッシング装置内に導入し、基板側にバイアスを印加することで、絶縁膜１０６、１０７中に酸素１４２を添加する。
絶縁膜１０７上に保護膜１４０を設けて酸素１４２を添加することで、保護膜１４０が絶縁膜１０７から酸素が放出することを抑制する保護膜として機能する。このため、絶縁膜１０６、１０７に多くの酸素を添加することができる。
次に、エッチャント１４４を用いて保護膜１４０を除去する（図１０（Ｂ）参照）。該エッチャントとしては、保護膜１４０を除去できればよく、薬液、またはエッチングガスを用いて除去すればよい。本実施の形態においては、エッチャント１４４として、シュウ酸の濃度が５％のシュウ酸水溶液を用いる。なお、エッチャント１４４としては、上記シュウ酸の濃度が５％のシュウ酸水溶液を用いた後、さらにフッ酸の濃度が０．５％のフッ化水素酸水溶液を用いてもよい。フッ酸の濃度が０．５％のフッ化水素酸水溶液を用いることで、酸素の放出を抑制する保護膜１４０を好適に除去することができる。
＜保護絶縁膜の形成工程２＞
次に、図１０（Ｃ）に示すように、スパッタリング法、ＣＶＤ法等により、絶縁膜１０７上に窒化物である絶縁膜１０８を形成する。
なお、絶縁膜１０８をＰＥＣＶＤ法で形成する場合、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。
絶縁膜１０８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい。
ここでは、ＰＥＣＶＤ装置の反応室に、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給したＰＥＣＶＤ法により、絶縁膜１０８として、厚さ１００ｎｍの窒化シリコン膜を形成する。
以上の工程により、ゲート絶縁膜１１２として機能し、酸化物を有する絶縁膜１０６、絶縁膜１０７、及び窒化物を有する絶縁膜１０８、を形成することができる。
なお、絶縁膜１０８の形成後に加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
次に、絶縁膜１０８上に第４のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、絶縁膜１０２、絶縁膜１０３、絶縁膜１０６、絶縁膜１０７、及び絶縁膜１０８のそれぞれ一部をエッチングする。なお、ゲート絶縁膜１１２は、図１１（Ａ）のＸ１−Ｘ２に示すように、開口部１３０ａを有する。開口部１３０ａは、一対の電極１１６ａ、１１６ｂの一方（図１１（Ａ）では電極１１６ｂ）に達するよう形成される。また、ゲート絶縁膜１１１及びゲート絶縁膜１１２には、図１１（Ａ）のＹ１−Ｙ２に示すように、開口部１３０ｂ、１３０ｃを有する。開口部１３０ｂ、１３０ｃは、ゲート電極１１４に達するよう形成される。
なお、開口部１３０ａと開口部１３０ｂ、１３０ｃとは、同じ工程で形成してもよく、異なる工程で形成してもよい。開口部１３０ａと開口部１３０ｂ、１３０ｃを同じ工程で形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成することができる。
＜ゲート電極及び画素電極の形成工程＞
次に、図１１（Ｂ）に示すように、後にゲート電極１１８及び電極１１９となる導電膜１１７を形成する。
導電膜１１７は、スパッタリング法、ＣＶＤ法、蒸着法等により形成する。ここでは、スパッタリング法により導電膜１１７として厚さ１００ｎｍのＩＴＳＯ膜を形成する。
次に、導電膜１１７上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜１１７の一部をエッチングして、ゲート電極１１８及び電極１１９を形成する。この後、マスクを除去する。
なお、図１１（Ｃ）に示すように、チャネル幅方向（Ｙ１−Ｙ２）において、開口部１３０ｂ、１３０ｃに設けられるゲート電極１１８と、酸化物半導体膜１２０ａ、１２０ｂの側面が、ゲート絶縁膜１１２を介して位置するように、ゲート電極１１８は形成される。
以上の工程により、トランジスタ１５０を作製することができる。
本実施の形態に示すトランジスタ１５０は、ゲート絶縁膜１１１及びゲート絶縁膜１１２に開口部１３０ｂ、１３０ｃを有し、チャネル幅方向において、開口部１３０ｂ、１３０ｃに設けられるゲート電極１１８が、ゲート絶縁膜１１２を介して酸化物半導体膜１２０の側面を挟持するため、ゲート電極１１８の電界の影響を受け、酸化物半導体膜１２０の側面またはその近傍における寄生チャネルの発生が抑制される。その結果、トランジスタ１５０は、電気特性の優れたトランジスタとなる。また、酸化物半導体膜１２０の側面において、ゲート電極１１８の電界の影響を受け、酸化物半導体膜１２０の広い範囲においてキャリアが流れるため、トランジスタ１５０は電界効果移動度が上昇すると共に、オン電流が増大する。
また、チャネル領域として機能する酸化物半導体膜１２０に重畳して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成することで、当該酸化物絶縁膜の酸素を酸化物半導体膜１２０に移動させることができる。この結果、酸化物半導体膜１２０に含まれる酸素欠損の含有量を低減することが可能であるため、トランジスタ１５０は信頼性の高いトランジスタとなる。
上記より、酸化物半導体膜１２０を有するトランジスタ１５０を備えた半導体装置において、電気特性の優れた半導体装置を得ることができる。また、酸化物半導体膜１２０を有するトランジスタ１５０を備えた半導体装置において、信頼性の高い半導体装置を得ることができる。
＜変形例２＞
図１及び図２と異なる構造のトランジスタについて、図１２（Ａ）（Ｂ）（Ｃ）を用いて説明する。図１２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５６は、チャネル幅方向において、酸化物半導体膜１２０の一方の側面の外側において、ゲート電極１１４及びゲート電極１２８が接続するが、酸化物半導体膜１２０の他方の側面の外側において、ゲート絶縁膜１１１及びゲート絶縁膜１１２を介して、ゲート電極１１４及びゲート電極１２８が対向する点が、トランジスタ１５０、１５２と異なる。
図１２（Ａ）はトランジスタ１５６の上面図であり、図１２（Ｂ）は、図１２（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図１２（Ｃ）は、図１２（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。なお、図１２（Ａ）では、明瞭化のため、基板１００及び絶縁膜などを省略している。
図１２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５６は、チャネルエッチ型のトランジスタであり、基板１００上に、ゲート電極１１４と、ゲート絶縁膜１１１と、ゲート絶縁膜１１２と、酸化物半導体膜１２０と、一対の電極１１６ａ、１１６ｂと、ゲート電極１２８と、電極１１９と、を有する。また、ゲート絶縁膜１１１は、絶縁膜１０２と、絶縁膜１０３とを有する。また、ゲート絶縁膜１１２は、絶縁膜１０６と、絶縁膜１０７と、絶縁膜１０８とを有する。また、絶縁膜１０２はゲート電極１１４及び基板１００上に形成され、絶縁膜１０３は絶縁膜１０２上に形成され、酸化物半導体膜１２０は絶縁膜１０３上に形成され、一対の電極１１６ａ、１１６ｂは酸化物半導体膜１２０に接して形成され、絶縁膜１０６及び絶縁膜１０７は、絶縁膜１０３、酸化物半導体膜１２０、及び一対の電極１１６ａ、１１６ｂ上に形成され、絶縁膜１０８は絶縁膜１０７上に形成され、ゲート電極１２８及び電極１１９は絶縁膜１０８上に形成される。また、酸化物半導体膜１２０は、酸化物半導体膜１２０ａと、酸化物半導体膜１２０ｂとを有する。また、ゲート電極１２８は、ゲート絶縁膜１１１、及びゲート絶縁膜１１２に設けられた開口部１３０ｂにおいて、ゲート電極１１４と接続する。また、電極１１９は、ゲート絶縁膜１１２に設けられた開口部１３０ａにおいて、一対の電極１１６ａ、１１６ｂの一方（図１２（Ｃ）では電極１１６ｂ）と接続する。なお、一対の電極１１６ａ、１１６ｂは、ソース電極およびドレイン電極として機能し、電極１１９は、画素電極として機能する。
ゲート電極１２８は、トランジスタ１５０に示すゲート電極１１８と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極１２８は、電極１１９と同時に形成することができる。
トランジスタ１５６は、ゲート電極１１４及びゲート電極１２８の間に酸化物半導体膜１２０が設けられている。また、ゲート電極１２８は図１２（Ａ）に示すように、上面から見て、ゲート絶縁膜１１２を介して酸化物半導体膜１２０の端部と重なる。
また、ゲート絶縁膜１１１及びゲート絶縁膜１１２には複数の開口部を有する。代表的には、図１２（Ｃ）に示すように、一対の電極１１６ａ、１１６ｂの一方を露出する開口部１３０ａを有する。また、図１２（Ｂ）に示すように、酸化物半導体膜１２０の一方の側面の外側においては、ゲート絶縁膜１１１及びゲート絶縁膜１１２に設けられた開口部１３０ｂを有する。該開口部１３０ｂにおいて、ゲート電極１２８はゲート電極１１４と接続する。また、開口部１３０ｂに設けられるゲート電極１２８と酸化物半導体膜１２０の側面がゲート絶縁膜１１２を介して位置する。また、酸化物半導体膜１２０の他方の側面の外側においては、ゲート電極１２８はゲート電極１１４と接続しない。また、ゲート電極１２８端部は、酸化物半導体膜１２０の側面の外側に位置する。開口部１３０ｂを設けない側の酸化物半導体膜１２０の側面の外側までゲート電極１２８が位置するため、ゲート電極１２８の電界が酸化物半導体膜１２０の側面またはその近傍に影響する。そのため、酸化物半導体膜１２０の側面またはその近傍における寄生チャネルの発生を抑制することができる。また、酸化物半導体膜１２０の側面の一方の近傍のみに開口部を設ける構造であるため、トランジスタの面積を小さくすることが可能となる。
＜トランジスタの作製工程２＞
次に、トランジスタ１５６の作製工程について説明する。
図８乃至図１０の工程を経て、基板１００上にゲート電極１１４、絶縁膜１０２、絶縁膜１０３、酸化物半導体膜１２０ａ、酸化物半導体膜１２０ｂ、一対の電極１１６ａ、１１６ｂ、絶縁膜１０６、絶縁膜１０７、及び絶縁膜１０８を形成する。なお、当該工程においては、第１のフォトマスク乃至第３のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、第４のフォトマスクを用いたフォトリソグラフィ工程により絶縁膜１０８上にマスクを形成した後、絶縁膜１０２、絶縁膜１０３、絶縁膜１０６、絶縁膜１０７、及び絶縁膜１０８の一部をエッチングして、図１２（Ａ）（Ｂ）（Ｃ）に示す開口部１３０ａ、１３０ｂを形成する。
次に、図１１（Ｂ）に示す工程と同様に、導電膜１１７を形成する。次に、第５のフォトマスクを用いたフォトリソグラフィ工程により導電膜１１７上にマスクを形成した後、導電膜１１７の一部をエッチングして、図１２（Ａ）（Ｂ）（Ｃ）に示すゲート電極１２８及び電極１１９を形成する。
以上の工程により、トランジスタ１５６を作製することができる。
＜変形例３＞
図１、図２、及び図１２と異なる構造のトランジスタについて、図１３及び図１４を用いて説明する。図１３に示すトランジスタ１５８は、ゲート電極１３２を有するが、ゲート電極１１４を有さない点が、トランジスタ１５０、１５２、１５６と異なる。また、図１４に示すトランジスタ１６０は、ゲート電極１３４を有するが、ゲート電極１１４を有さない点が、トランジスタ１５０、１５２、１５６と異なる。
図１３（Ａ）はトランジスタ１５８の上面図であり、図１３（Ｂ）は、図１３（Ａ）の一点鎖線Ｙ１−Ｙ２の断面図であり、図１３（Ｃ）は、図１３（Ａ）の一点鎖線Ｘ１−Ｘ２の断面図である。なお、図１３（Ａ）では、明瞭化のため、基板１００及び絶縁膜などを省略している。
また、図１４（Ａ）はトランジスタ１６０の上面図であり、図１４（Ｂ）は、図１４（Ａ）の一点鎖線Ｙ１−Ｙ２の断面図であり、図１４（Ｃ）は、図１４（Ａ）の一点鎖線Ｘ１−Ｘ２の断面図である。なお、図１４（Ａ）では、明瞭化のため、基板１００及び絶縁膜などを省略している。
図１３、図１４に示すトランジスタ１５８、１６０は、チャネルエッチ型のトランジスタであり、基板１００上に、ゲート絶縁膜１１１と、ゲート絶縁膜１１２と、酸化物半導体膜１２０と、一対の電極１１６ａ、１１６ｂと、電極１１９と、を有する。また、ゲート絶縁膜１１１は、絶縁膜１０２と、絶縁膜１０３とを有する。また、ゲート絶縁膜１１２は、絶縁膜１０６と、絶縁膜１０７と、絶縁膜１０８とを有する。また、絶縁膜１０２は基板１００上に形成され、絶縁膜１０３は絶縁膜１０２上に形成され、酸化物半導体膜１２０は絶縁膜１０３上に形成され、一対の電極１１６ａ、１１６ｂは酸化物半導体膜１２０に接して形成され、絶縁膜１０６及び絶縁膜１０７は、絶縁膜１０３、酸化物半導体膜１２０、及び一対の電極１１６ａ、１１６ｂ上に形成され、絶縁膜１０８は絶縁膜１０７上に形成され、電極１１９は絶縁膜１０８上に形成される。また、酸化物半導体膜１２０は、酸化物半導体膜１２０ａと、酸化物半導体膜１２０ｂとを有する。また、電極１１９は、ゲート絶縁膜１１２に設けられた開口部１３０ａにおいて、一対の電極１１６ａ、１１６ｂの一方（図１３（Ｃ）及び図１４（Ｃ）では電極１１６ｂ）と接続する。なお、一対の電極１１６ａ、１１６ｂは、ソース電極およびドレイン電極として機能し、電極１１９は、画素電極として機能する。
また、トランジスタ１５８は、絶縁膜１０８上にゲート電極１３２を有する。また、トランジスタ１６０は、絶縁膜１０８上にゲート電極１３４を有する。
ゲート電極１３２、１３４は、トランジスタ１５０に示すゲート電極１１８と同様の材料及び作製方法を適宜用いて形成することができる。また、ゲート電極１３２、１３４は、それぞれ電極１１９と同時に形成することができる。
トランジスタ１５８は、ゲート電極１３２が図１３（Ａ）に示すように、上面から見て、ゲート絶縁膜１１２を介して酸化物半導体膜１２０の端部と重なる。そのため、ゲート電極１３２の電界が酸化物半導体膜１２０に適切に影響させることができる。また、ゲート電極１１４を有さないため、トランジスタの面積を小さくすることが可能となる。
トランジスタ１６０は、ゲート電極１３４が図１４（Ａ）に示すように、上面から見て、ゲート絶縁膜１１２を介して酸化物半導体膜１２０及び一対の電極１１６ａ、１１６ｂの端部と重ならない領域を有している。また、ゲート電極１１４を有さないため、トランジスタの面積を小さくすることが可能となる。
以上、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル領域、ソースドレイン領域などにおいて、酸化物半導体膜を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用いてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体膜を有していなくてもよい。また、本発明の一態様として、チャネル領域において、酸化物半導体膜が２層の酸化物半導体膜を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況によっては、本発明の一態様は、酸化物半導体膜が２層の酸化物半導体を有さなくてもよい。また、本実施の形態においては、開口部を設け、２つのゲート電極を接続する構成について例示したが、これに限定されない。場合によっては、または、状況に応じて、開口部を設けずに、２つのゲート電極を接続しない構成としてもよい。なお、２つのゲート電極を接続しない構成の場合、２つのゲート電極には、それぞれ異なる電位を与えることができる。
以上、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の詳細について、以下説明する。
＜酸化物半導体の構造＞
まず、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１７（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図１７（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１７（Ｂ）に示す。図１７（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１７（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１７（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図１７（Ｂ）および図１７（Ｃ）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以下のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図１７（Ｄ）参照）。図１７（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図１７（Ｄ）に示す領域５１６１に相当する。
また、図１８（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１８（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図１８（Ｂ）、図１８（Ｃ）および図１８（Ｄ）に示す。図１８（Ｂ）、図１８（Ｃ）および図１８（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１９（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１９（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図１９（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２０（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２０（Ｂ）に示す。図２０（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２０（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２０（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２１は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２１より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２１中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２１中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳの成膜方法＞
次に、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
図２２（Ａ）は、成膜室内の模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法により成膜することができる。
図２２（Ａ）に示すように、基板５２２０とターゲット５２３０とは向かい合うように配置している。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。また、基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ターゲット５２３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲット５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。一例として、図２３に、ターゲット５２３０に含まれるＩｎＭＺｎＯ４（元素Ｍは、例えばガリウム、イットリウムまたはスズ）の結晶構造を示す。なお、図２３は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。ＩｎＭＺｎＯ４の結晶では、酸素原子が負の電荷を有することにより、近接する二つのＭ−Ｚｎ−Ｏ層の間に斥力が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近接する二つのＭ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５２００が剥離する（図２２（Ａ）参照）。
ペレット５２００は、図２３に示す二つの劈開面に挟まれた部分である。よって、ペレット５２００のみ抜き出すと、その断面は図２２（Ｂ）のようになり、上面は図２２（Ｃ）のようになることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃によって、構造に歪みが生じる場合がある。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１．２ｎｍ以上２．５ｎｍ以下とする。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を有するターゲット５２３０にイオン５２０１を衝突させる。そうすると、Ｍ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＭ−Ｚｎ−Ｏ層の３層を有するペレット５２００が剥離する。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する場合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から負の電荷を受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある。
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって外部に排出される場合がある。
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積について図２４を用いて説明する。
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板状であるため、平面側を基板５２２０の表面に向けて堆積する（図２４（Ａ）参照）。このとき、ペレット５２００の基板５２２０側の表面の電荷が、基板５２２０を介して抜ける。
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、一つ目のペレット５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びているため、互いに反発し合う力が生じる（図２４（Ｂ）参照）。
その結果、二つ目のペレット５２００は、一つ目のペレット５２００上を避け、基板５２２０の表面の少し離れた場所に堆積する（図２４（Ｃ）参照）。これを繰り返すことで、基板５２２０の表面には、無数のペレット５２００が一層分の厚みだけ堆積する。また、ペレット５２００と別のペレット５２００との間には、ペレット５２００の堆積していない領域が生じる。
次に、粒子５２０３が基板５２２０の表面に達する（図２４（Ｄ）参照）。
粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができない。そのため、ペレット５２００の堆積していない領域を埋めるように堆積する。そして、ペレット５２００間で粒子５２０３が横方向に成長（ラテラル成長ともいう。）することで、ペレット５２００間を連結させる。このように、ペレット５２００の堆積していない領域を埋めるまで粒子５２０３が堆積する。このメカニズムは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法の堆積メカニズムに類似する。
なお、ペレット５２００間で粒子５２０３がラテラル成長するメカニズムは複数の可能性がある。例えば、図２４（Ｅ）に示すように、一層目のＭ−Ｚｎ−Ｏ層の側面から連結するメカニズムがある。この場合、一層目のＭ−Ｚｎ−Ｏ層が形成された後で、Ｉｎ−Ｏ層、二層目のＭ−Ｚｎ−Ｏ層の順に、一層ずつ連結していく（第１のメカニズム）。
または、例えば、図２５（Ａ）に示すように、まず一層目のＭ−Ｚｎ−Ｏ層の一側面につき粒子５２０３の一つが結合する。次に、図２５（Ｂ）に示すようにＩｎ−Ｏ層の一側面につき一つの粒子５２０３が結合する。次に、図２５（Ｃ）に示すように二層目のＭ−Ｚｎ−Ｏ層の一側面につき一つの粒子５２０３が結合することで連結する場合もある（第２のメカニズム）。
なお、図２５（Ａ）、図２５（Ｂ）および図２５（Ｃ）が同時に起こることで連結する場合もある（第３のメカニズム）。
以上に示したように、ペレット５２００間における粒子５２０３のラテラル成長のメカニズムとしては、上記３種類が考えられる。ただし、その他のメカニズムによってペレット５２００間で粒子５２０３がラテラル成長する可能性もある。
したがって、複数のペレット５２００がそれぞれ異なる方向を向いている場合でも、複数のペレット５２００間を粒子５２０３がラテラル成長しながら埋めることにより、結晶粒界の形成が抑制される。また、複数のペレット５２００間を、粒子５２０３が滑らかに結びつけるため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小な結晶領域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように、結晶領域間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼ぶのは適切ではないと考えられる。
粒子５２０３が、ペレット５２００間を埋め終わると、ペレット５２００と同程度の厚さを有する第１の層が形成される。第１の層の上には新たな一つ目のペレット５２００が堆積する。そして、第２の層が形成される。さらに、これが繰り返されることで、積層体を有する薄膜構造が形成される。
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こす。その結果、ペレット５２００と別のペレット５２００とが、粒子５２０３を介さずに連結する割合が増加するため、配向性の高いＣＡＡＣ−ＯＳとなる。ＣＡＡＣ−ＯＳを成膜する際の基板５２２０の表面温度は、１００℃以上５００℃未満、好ましくは１４０℃以上４５０℃未満、さらに好ましくは１７０℃以上４００℃未満である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合でも、反りなどはほとんど生じないことがわかる。
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なることで配向性の低いｎｃ−ＯＳなどとなる（図２６参照）。ｎｃ−ＯＳでは、ペレット５２００が負に帯電していることにより、ペレット５２００は一定間隔を開けて堆積する可能性がある。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比べて緻密な構造となる。
また、ＣＡＡＣ−ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
以上のようなモデルにより、ペレット５２００が基板５２２０の表面に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜が可能である。例えば、基板５２２０の表面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、被形成面である基板５２２０の表面に凹凸がある場合でも、その形状に沿ってペレット５２００が配列することがわかる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２７を用いて説明を行う。
＜表示装置に関する説明＞
図２７（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また。複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図２７（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図２７（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図２７（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図２７（Ａ）に示す複数の画素回路５０１は、例えば、図２７（Ｂ）に示す構成とすることができる。
図２７（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を有する表示装置の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ−Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２７（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２７（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２７（Ａ）に示す複数の画素回路５０１は、例えば、図２７（Ｃ）に示す構成とすることができる。
図２７（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ５５２は、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図２７（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２７（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、本実施の形態においては、表示装置の表示素子として、液晶素子５７０及び発光素子５７２を有する構成について例示したが、これに限定されず、表示装置は様々な素子を有していてもよい。
上記素子は、例えば、液晶素子、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
また、本実施の形態の表示装置の表示方式としては、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置にバックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を設けてもよい。また、表示装置に着色層（カラーフィルタともいう。）を設けてもよい。着色層としては、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、及び該表示装置に入力装置を取り付けた電子機器について、図２８乃至図３３を用いて説明を行う。
＜タッチパネルに関する説明＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
図２８（Ａ）（Ｂ）は、タッチパネル２０００の斜視図である。なお、図２８（Ａ）（Ｂ）において、明瞭化のため、タッチパネル２０００の代表的な構成要素を示す。
タッチパネル２０００は、表示装置２５０１とタッチセンサ２５９５とを有する（図２８（Ｂ）参照）。また、タッチパネル２０００は、基板２５１０、基板２５７０、及び基板２５９０を有する。なお、基板２５１０、基板２５７０、及び基板２５９０はいずれも可撓性を有する。ただし、基板２５１０、基板２５７０、及び基板２５９０のいずれか一つまたは全てが可撓性を有さない構成としてもよい。
表示装置２５０１は、基板２５１０上に複数の画素及び該画素に信号を供給することができる複数の配線２５１１を有する。複数の配線２５１１は、基板２５１０の外周部にまで引き回され、その一部が端子２５１９を構成している。端子２５１９はＦＰＣ２５０９（１）と電気的に接続する。
基板２５９０は、タッチセンサ２５９５と、タッチセンサ２５９５と電気的に接続する複数の配線２５９８とを有する。複数の配線２５９８は、基板２５９０の外周部に引き回され、その一部は端子を構成する。そして、該端子はＦＰＣ２５０９（２）と電気的に接続される。なお、図２８（Ｂ）では明瞭化のため、基板２５９０の裏面側（基板２５１０と対向する面側）に設けられるタッチセンサ２５９５の電極や配線等を実線で示している。
タッチセンサ２５９５として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、図２８（Ｂ）に示すタッチセンサ２５９５は、投影型静電容量方式のタッチセンサを適用した構成である。
なお、タッチセンサ２５９５には、指等の検知対象の近接または接触を検知することができる、様々なセンサを適用することができる。
投影型静電容量方式のタッチセンサ２５９５は、電極２５９１と電極２５９２とを有する。電極２５９１は、複数の配線２５９８のいずれかと電気的に接続し、電極２５９２は複数の配線２５９８の他のいずれかと電気的に接続する。
電極２５９２は、図２８（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続される形状を有する。
電極２５９１は四辺形であり、電極２５９２が延在する方向と交差する方向に繰り返し配置されている。
配線２５９４は、電極２５９２を挟む二つの電極２５９１と電気的に接続する。このとき、電極２５９２と配線２５９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減できる。その結果、タッチセンサ２５９５を透過する光の輝度のバラツキを低減することができる。
なお、電極２５９１及び電極２５９２の形状はこれに限定されず、様々な形状を取りうる。例えば、複数の電極２５９１をできるだけ隙間が生じないように配置し、絶縁層を介して電極２５９２を、電極２５９１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極２５９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
なお、電極２５９１、電極２５９２、配線２５９８などの導電膜、つまり、タッチパネルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸化亜鉛等を有する透明導電膜（例えば、ＩＴＯなど）が挙げられる。また、タッチパネルを構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ましい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲン化金属（ハロゲン化銀など）などを用いてもよい。さらに、非常に細くした（例えば、直径が数ナノメール）複数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッシュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にＡｇナノワイヤを用いる場合、可視光において透過率を８９％以上、シート抵抗値を４０Ω／ｃｍ２以上１００Ω／ｃｍ２以下とすることができる。また、上述したタッチパネルを構成する配線や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用いる電極（例えば、画素電極または共通電極など）として用いてもよい。
＜表示装置に関する説明＞
次に、図２９（Ａ）（Ｂ）を用いて、表示装置２５０１の詳細について説明する。図２９（Ａ）（Ｂ）は、図２８（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
表示装置２５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素子と、該表示素子を駆動する画素回路とを有する。
（表示素子としてＥＬ素子を用いる構成）
まず、表示素子としてＥＬ素子を用いる構成について、図２９（Ａ）を用いて以下説明を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合について説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
基板２５１０及び基板２５７０としては、例えば、水蒸気の透過率が１×１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１×１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する材料を好適に用いることができる。または、基板２５１０の熱膨張率と、基板２５７０の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
なお、基板２５１０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５１０ａと、可撓性基板２５１０ｂと、絶縁層２５１０ａ及び可撓性基板２５１０ｂを貼り合わせる接着層２５１０ｃと、を有する積層体である。また、基板２５７０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５７０ａと、可撓性基板２５７０ｂと、絶縁層２５７０ａ及び可撓性基板２５７０ｂを貼り合わせる接着層２５７０ｃと、を有する積層体である。
接着層２５１０ｃ及び接着層２５７０ｃとしては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネートまたはアクリル樹脂、ポリウレタン、エポキシ樹脂を用いることができる。もしくは、シリコーンなどのシロキサン結合を有する樹脂を含む材料を用いることができる。
また、基板２５１０と基板２５７０との間に封止層２５６０を有する。封止層２５６０は、空気より大きい屈折率を有すると好ましい。また、図２９（Ａ）に示すように、封止層２５６０側に光を取り出す場合は、封止層２５６０は光学素子を兼ねることができる。
また、封止層２５６０の外周部にシール材を形成してもよい。当該シール材を用いることにより、基板２５１０、基板２５７０、封止層２５６０、及びシール材で囲まれた領域にＥＬ素子２５５０を有する構成とすることができる。なお、封止層２５６０として、不活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
また、図２９（Ａ）に示す表示装置２５０１は、画素２５０５を有する。また、画素２５０５は、発光モジュール２５８０と、ＥＬ素子２５５０と、ＥＬ素子２５５０に電力を供給することができるトランジスタ２５０２ｔと、を有する。なお、トランジスタ２５０２ｔは、画素回路の一部として機能する。
また、発光モジュール２５８０は、ＥＬ素子２５５０と、着色層２５６７とを有する。また、ＥＬ素子２５５０は、下部電極と、上部電極と、下部電極と上部電極との間にＥＬ層とを有する。
また、封止層２５６０が光を取り出す側に設けられている場合、封止層２５６０は、ＥＬ素子２５５０と着色層２５６７に接する。
着色層２５６７は、ＥＬ素子２５５０と重なる位置にある。これにより、ＥＬ素子２５５０が発する光の一部は着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、表示装置２５０１には、光を射出する方向に遮光層２５６８が設けられる。遮光層２５６８は、着色層２５６７を囲むように設けられている。
着色層２５６７としては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
また、表示装置２５０１には、絶縁層２５２１が設けられる。絶縁層２５２１はトランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２１は、画素回路に起因する凹凸を平坦化するための機能を有する。また、絶縁層２５２１に不純物の拡散を抑制できる機能を付与してもよい。これにより、不純物の拡散によるトランジスタ２５０２ｔ等の信頼性の低下を抑制できる。
また、ＥＬ素子２５５０は、絶縁層２５２１の上方に形成される。また、ＥＬ素子２５５０が有する下部電極には、該下部電極の端部に重なる隔壁２５２８が設けられる。なお、基板２５１０と、基板２５７０との間隔を制御するスペーサを、隔壁２５２８上に形成してもよい。
また、ゲートドライバ２５０４は、トランジスタ２５０３ｔと、容量素子２５０３ｃとを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
また、基板２５１０上には、信号を供給することができる配線２５１１が設けられる。また、配線２５１１上には、端子２５１９が設けられる。また、端子２５１９には、ＦＰＣ２５０９（１）が電気的に接続される。また、ＦＰＣ２５０９（１）は、ビデオ信号、クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ２５０９（１）にはプリント配線基板（ＰＷＢ：Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）が取り付けられていても良い。
なお、トランジスタ２５０２ｔ及びトランジスタ２５０３ｔのいずれか一方または双方に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置２５０１に用いることで、画素回路のスイッチングトランジスタと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素回路においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
（表示素子として液晶素子を用いる構成）
次に、表示素子として、液晶素子を用いる構成について、図２９（Ｂ）を用いて以下説明を行う。なお、以下の説明においては、外光を反射して表示する反射型の液晶表示装置について説明するが、液晶表示装置はこれに限定されない。例えば、光源（バックライト、サイドライト等）を設けて、透過型の液晶表示装置、または反射型と透過型の両方の機能を備える液晶表示装置としてもよい。
図２９（Ｂ）に示す表示装置２５０１は、図２９（Ａ）に示す表示装置２５０１と以下の点が異なる。それ以外の構成については、図２９（Ａ）に示す表示装置２５０１と同様である。
図２９（Ｂ）に示す表示装置２５０１の画素２５０５は、液晶素子２５５１と、液晶素子２５５１に電力を供給することができるトランジスタ２５０２ｔと、を有する。
また、液晶素子２５５１は、下部電極（画素電極ともいう）と、上部電極と、下部電極と上部電極との間に液晶層２５２９と、を有する。液晶素子２５５１は、下部電極と上部電極との間に印加される電圧によって、液晶層２５２９の配向状態を変えることができる。また、液晶層２５２９中には、スペーサ２５３０ａと、スペーサ２５３０ｂと、が設けられる。また、図２９（Ｂ）において図示しないが、上部電極及び下部電極の液晶層２５２９と接する側に、それぞれ配向膜を設ける構成としてもよい。
液晶層２５２９としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。また、液晶表示装置として、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向膜を設けなくてもよいのでラビング処理が不要となる。ラビング処理が不要となることで、ラビング処理時に引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
スペーサ２５３０ａ、２５３０ｂは、絶縁膜を選択的にエッチングすることで得られる。スペーサ２５３０ａ、２５３０ｂとしては、基板２５１０と基板２５７０との間の距離（セルギャップ）を制御するために設けられる。なお、スペーサ２５３０ａ、２５３０ｂは、それぞれ大きさを異ならせてもよく、柱状または球状で設けると好ましい。また、図２９（Ｂ）においては、スペーサ２５３０ａ、２５３０ｂを、基板２５７０側に設ける構成について例示したが、これに限定されず、基板２５１０側に設けてもよい。
また、液晶素子２５５１の上部電極は、基板２５７０側に設けられる。また、該上部電極と、着色層２５６７及び遮光層２５６８と、の間には絶縁層２５３１が設けられる。絶縁層２５３１は、着色層２５６７及び遮光層２５６８に起因する凹凸を平坦化する機能を有する。絶縁層２５３１としては、例えば、樹脂膜を用いればよい。また、液晶素子２５５１の下部電極は、反射電極としての機能を有する。図２９（Ｂ）に示す表示装置２５０１は、外光を利用して下部電極で光を反射して着色層２５６７を介して表示する、反射型の液晶表示装置である。なお、透過型の液晶表示装置とする場合、下部電極に透明電極として機能を付与すればよい。
また、図２９（Ｂ）に示す表示装置２５０１は、絶縁層２５２２を有する。絶縁層２５２２は、トランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２２は、画素回路に起因する凹凸を平坦化するための機能と、液晶素子の下部電極に凹凸を形成する機能と、を有する。これにより、下部電極の表面に凹凸を形成することが可能となる。したがって、外光が下部電極に入射した場合において、下部電極の表面で光を乱反射することが可能となり、視認性を向上させることができる。なお、透過型の液晶表示装置の場合、上記凹凸を設けない構成としてもよい。
＜タッチセンサに関する説明＞
次に、図３０を用いて、タッチセンサ２５９５の詳細について説明する。図３０は、図２８（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
タッチセンサ２５９５は、基板２５９０上に千鳥状に配置された電極２５９１及び電極２５９２と、電極２５９１及び電極２５９２を覆う絶縁層２５９３と、隣り合う電極２５９１を電気的に接続する配線２５９４とを有する。
電極２５９１及び電極２５９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
例えば、透光性を有する導電性材料を基板２５９０上にスパッタリング法により成膜した後、フォトリソグラフィ法等の様々なパターン形成技術により、不要な部分を除去して、電極２５９１及び電極２５９２を形成することができる。
また、絶縁層２５９３に用いる材料としては、例えば、アクリル樹脂、エポキシ樹脂などの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また、電極２５９１に達する開口が絶縁層２５９３に設けられ、配線２５９４が隣接する電極２５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線２５９４に好適に用いることができる。また、電極２５９１及び電極２５９２より導電性の高い材料は、電気抵抗を低減できるため配線２５９４に好適に用いることができる。
電極２５９２は、一方向に延在し、複数の電極２５９２がストライプ状に設けられている。また、配線２５９４は電極２５９２と交差して設けられている。
一対の電極２５９１が１つの電極２５９２を挟んで設けられる。また、配線２５９４は一対の電極２５９１を電気的に接続している。
なお、複数の電極２５９１は、１つの電極２５９２と必ずしも直交する方向に配置される必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
また、配線２５９８は、電極２５９１または電極２５９２と電気的に接続される。また、配線２５９８の一部は、端子として機能する。配線２５９８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
なお、絶縁層２５９３及び配線２５９４を覆う絶縁層を設けて、タッチセンサ２５９５を保護してもよい。
また、接続層２５９９は、配線２５９８とＦＰＣ２５０９（２）を電気的に接続させる。
接続層２５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
＜タッチパネルに関する説明＞
次に、図３１（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図３１（Ａ）は、図２８（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
図３１（Ａ）に示すタッチパネル２０００は、図２９（Ａ）で説明した表示装置２５０１と、図３０で説明したタッチセンサ２５９５と、を貼り合わせた構成である。
また、図３１（Ａ）に示すタッチパネル２０００は、図２９（Ａ）で説明した構成の他、接着層２５９７と、反射防止層２５６９と、を有する。
接着層２５９７は、配線２５９４と接して設けられる。なお、接着層２５９７は、タッチセンサ２５９５が表示装置２５０１に重なるように、基板２５９０を基板２５７０に貼り合わせている。また、接着層２５９７は、透光性を有すると好ましい。また、接着層２５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いることができる。
反射防止層２５６９は、画素に重なる位置に設けられる。反射防止層２５６９として、例えば円偏光板を用いることができる。
次に、図３１（Ａ）に示す構成と異なる構成のタッチパネルについて、図３１（Ｂ）を用いて説明する。
図３１（Ｂ）は、タッチパネル２００１の断面図である。図３１（Ｂ）に示すタッチパネル２００１は、図３１（Ａ）に示すタッチパネル２０００と、表示装置２５０１に対するタッチセンサ２５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、タッチパネル２０００の説明を援用する。
着色層２５６７は、ＥＬ素子２５５０の下方に位置する。また、図３１（Ｂ）に示すＥＬ素子２５５０は、トランジスタ２５０２ｔが設けられている側に光を射出する。これにより、ＥＬ素子２５５０が発する光の一部は、着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、タッチセンサ２５９５は、表示装置２５０１の基板２５１０側に設けられている。
接着層２５９７は、基板２５１０と基板２５９０の間にあり、表示装置２５０１とタッチセンサ２５９５を貼り合わせる。
図３１（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板の上面及び下面のいずれか一方または双方に射出されればよい。
＜タッチパネルの駆動方法に関する説明＞
次に、タッチパネルの駆動方法の一例について、図３２を用いて説明を行う。
図３２（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図３２（Ａ）では、パルス電圧出力回路２６０１、電流検出回路２６０２を示している。なお、図３２（Ａ）では、パルス電圧が与えられる電極２６２１をＸ１−Ｘ６として、電流の変化を検知する電極２６２２をＹ１−Ｙ６として、それぞれ６本の配線で例示している。また、図３２（Ａ）は、電極２６２１と、電極２６２２とが重畳することで形成される容量２６０３を示している。なお、電極２６２１と電極２６２２とはその機能を互いに置き換えてもよい。
パルス電圧出力回路２６０１は、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量２６０３を形成する電極２６２１と電極２６２２との間に電界が生じる。この電極間に生じる電界が遮蔽等により容量２６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
電流検出回路２６０２は、容量２６０３での相互容量の変化による、Ｙ１−Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、積分回路等を用いて行えばよい。
次に、図３２（Ｂ）には、図３２（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図３２（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図３２（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知することができる。
＜センサ回路に関する説明＞
また、図３２（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設けるパッシブマトリクス型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブマトリクス型のタッチセンサとしてもよい。アクティブマトリクス型のタッチセンサに含まれるセンサ回路の一例を図３３に示す。
図３３に示すセンサ回路は、容量２６０３と、トランジスタ２６１１と、トランジスタ２６１２と、トランジスタ２６１３とを有する。
トランジスタ２６１３はゲートに信号Ｇ２が与えられ、ソースまたはドレインの一方に電圧ＶＲＥＳが与えられ、他方が容量２６０３の一方の電極およびトランジスタ２６１１のゲートと電気的に接続する。トランジスタ２６１１は、ソースまたはドレインの一方がトランジスタ２６１２のソースまたはドレインの一方と電気的に接続し、他方に電圧ＶＳＳが与えられる。トランジスタ２６１２は、ゲートに信号Ｇ１が与えられ、ソースまたはドレインの他方が配線ＭＬと電気的に接続する。容量２６０３の他方の電極には電圧ＶＳＳが与えられる。
次に、図３３に示すセンサ回路の動作について説明する。まず、信号Ｇ２としてトランジスタ２６１３をオン状態とする電位が与えられることで、トランジスタ２６１１のゲートが接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次に、信号Ｇ２としてトランジスタ２６１３をオフ状態とする電位が与えられることで、ノードｎの電位が保持される。
続いて、指等の被検知体の近接または接触により、容量２６０３の相互容量が変化することに伴い、ノードｎの電位がＶＲＥＳから変化する。
読み出し動作は、信号Ｇ１にトランジスタ２６１２をオン状態とする電位を与える。ノードｎの電位に応じてトランジスタ２６１１に流れる電流、すなわち配線ＭＬに流れる電流が変化する。この電流を検出することにより、被検知体の近接または接触を検出することができる。
トランジスタ２６１１、トランジスタ２６１２、及びトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することができる。とくにトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することにより、ノードｎの電位を長期間に亘って保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作）の頻度を減らすことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図３４及び図３５を用いて説明を行う。
＜表示モジュールに関する説明＞
図３４に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチセンサ８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチセンサ８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ８００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチセンサ機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチセンサとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図３４において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜電子機器に関する説明＞
図３５（Ａ）乃至図３５（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
図３５（Ａ）乃至図３５（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図３５（Ａ）乃至図３５（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図３５（Ａ）乃至図３５（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図３５（Ａ）乃至図３５（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図３５（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することができる。
図３５（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図３５（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図３５（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図３５（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図３５（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３５（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３５（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図３５（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、且つ書き込み回数にも制限が無い半導体装置の回路構成の一例について図３６を用いて説明する。
＜回路構成＞
図３６は、半導体装置の回路構成を説明する図である。図３６において、第１の配線（１ｓｔ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の一方とは、電気的に接続されている。また、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の他方と、ｎ型トランジスタ１２８０ｂのソース電極またはドレイン電極の一方とは、電気的に接続されている。また、ｎ型トランジスタ１２８０ｂのソース電極またはドレイン電極の他方と、ｎ型トランジスタ１２８０ｃのソース電極またはドレイン電極の一方とは、電気的に接続されている。
また、第２の配線（２ｎｄ Ｌｉｎｅ）と、トランジスタ１２８２のソース電極またはドレイン電極の一方とは、電気的に接続されている。また、トランジスタ１２８２のソース電極またはドレイン電極の他方と、容量素子１２８１の電極の一方及びｎ型トランジスタ１２８０ｃのゲート電極とは、電気的に接続されている。
また、第３の配線（３ｒｄ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａ及びｎ型トランジスタ１２８０ｂのゲート電極とは、電気的に接続されている。また、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１２８２のゲート電極とは、電気的に接続されている。また、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１２８１の電極の他方及びｎ型トランジスタ１２８０ｃのソース電極またはドレイン電極の他方とは、電気的に接続されている。また、第６の配線（６ｔｈ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の他方及びｎ型トランジスタ１２８０ｂのソース電極またはドレイン電極の一方とは、電気的に接続されている。
なお、トランジスタ１２８２は、酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）により形成することができる。したがって、図３６において、トランジスタ１２８２に「ＯＳ」の記号を付記してある。なお、トランジスタ１２８２を酸化物半導体以外の材料により形成してもよい。
また、図３６において、トランジスタ１２８２のソース電極またはドレイン電極の他方と、容量素子１２８１の電極の一方と、ｎ型トランジスタ１２８０ｃのゲート電極と、の接続箇所には、フローティングノード（ＦＮ）を付記してある。トランジスタ１２８２をオフ状態とすることで、フローティングノード、容量素子１２８１の電極の一方、及びｎ型トランジスタ１２８０ｃのゲート電極に与えられた電位を保持することができる。
図３６に示す回路構成では、ｎ型トランジスタ１２８０ｃのゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
＜情報の書き込み及び保持＞
まず、情報の書き込み及び保持について説明する。第４の配線の電位を、トランジスタ１２８２がオン状態となる電位にして、トランジスタ１２８２をオン状態とする。これにより、第２の配線の電位がｎ型トランジスタ１２８０ｃのゲート電極、及び容量素子１２８１に与えられる。すなわち、ｎ型トランジスタ１２８０ｃのゲート電極には、所定の電荷が与えられる（書き込み）。その後、第４の配線の電位を、トランジスタ１２８２がオフ状態となる電位にして、トランジスタ１２８２をオフ状態とする。これにより、ｎ型トランジスタ１２８０ｃのゲート電極に与えられた電荷が保持される（保持）。
トランジスタ１２８２のオフ電流は極めて小さいため、ｎ型トランジスタ１２８０ｃのゲート電極の電荷は長時間にわたって保持される。
＜情報の読み出し＞
次に、情報の読み出しについて説明する。第３の配線の電位をＬｏｗレベル電位とした際、ｐ型トランジスタ１２８０ａがオン状態となり、ｎ型トランジスタ１２８０ｂがオフ状態となる。この時、第１の配線の電位は第６の配線に与えられる。一方、第３の配線の電位をＨｉｇｈレベル電位とした際、ｐ型トランジスタ１２８０ａがオフ状態となり、ｎ型トランジスタ１２８０ｂがオン状態となる。この時、フローティングノード（ＦＮ）に保持された電荷量に応じて、第６の配線は異なる電位をとる。このため、第６の配線の電位をみることで、保持されている情報を読み出すことができる（読み出し）。
また、トランジスタ１２８２は、酸化物半導体をチャネル形成領域に用いるため、極めてオフ電流が小さいトランジスタである。酸化物半導体を用いたトランジスタ１２８２のオフ電流は、シリコン半導体などで形成されるトランジスタの１０万分の１以下のオフ電流であるため、トランジスタ１２８２のリークによる、フローティングノード（ＦＮ）に蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導体を用いたトランジスタ１２８２により、電力の供給が無くても情報の保持が可能な不揮発性の記憶回路を実現することが可能である。
また、このような回路構成を用いた半導体装置を、レジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、記憶装置全体、もしくは記憶装置を構成する一または複数の論理回路において、待機状態のときに短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置に用いることのできる画素回路の構成について、図３７（Ａ）を用いて以下説明を行う。
＜画素回路の構成＞
図３７（Ａ）は、画素回路の構成を説明する図である。図３７（Ａ）に示す回路は、光電変換素子１３６０、トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３５３、及びトランジスタ１３５４を有する。
光電変換素子１３６０のアノードは配線１３１６に接続され、カソードはトランジスタ１３５１のソース電極またはドレイン電極の一方と接続される。トランジスタ１３５１のソース電極またはドレイン電極の他方は電荷蓄積部（ＦＤ）と接続され、ゲート電極は配線１３１２（ＴＸ）と接続される。トランジスタ１３５２のソース電極またはドレイン電極の一方は配線１３１４（ＧＮＤ）と接続され、ソース電極またはドレイン電極の他方はトランジスタ１３５４のソース電極またはドレイン電極の一方と接続され、ゲート電極は電荷蓄積部（ＦＤ）と接続される。トランジスタ１３５３のソース電極またはドレイン電極の一方は電荷蓄積部（ＦＤ）と接続され、ソース電極またはドレイン電極の他方は配線１３１７と接続され、ゲート電極は配線１３１１（ＲＳ）と接続される。トランジスタ１３５４のソース電極またはドレイン電極の他方は配線１３１５（ＯＵＴ）と接続され、ゲート電極は配線１３１３（ＳＥ）に接続される。なお、上記接続は全て電気的な接続とする。
なお、配線１３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよい。ここで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ずしも、０ボルトであるとは限らないものとする。
光電変換素子１３６０は受光素子であり、画素回路に入射した光に応じた電流を生成する機能を有する。トランジスタ１３５３は、光電変換素子１３６０による電荷蓄積部（ＦＤ）への電荷蓄積を制御する機能を有する。トランジスタ１３５４は、電荷蓄積部（ＦＤ）の電位に応じた信号を出力する機能を有する。トランジスタ１３５２は、電荷蓄積部（ＦＤ）の電位のリセットする機能を有する。トランジスタ１３５２は、読み出し時に画素回路の選択を制御する機能を有する。
なお、電荷蓄積部（ＦＤ）は、電荷保持ノードであり、光電変換素子１３６０が受ける光の量に応じて変化する電荷を保持する。
なお、トランジスタ１３５２とトランジスタ１３５４とは、配線１３１５と配線１３１４との間で、直列接続されていればよい。したがって、配線１３１４、トランジスタ１３５２、トランジスタ１３５４、配線１３１５の順で並んでもよいし、配線１３１４、トランジスタ１３５４、トランジスタ１３５２、配線１３１５の順で並んでもよい。
配線１３１１（ＲＳ）は、トランジスタ１３５３を制御するための信号線としての機能を有する。配線１３１２（ＴＸ）は、トランジスタ１３５１を制御するための信号線としての機能を有する。配線１３１３（ＳＥ）は、トランジスタ１３５４を制御するための信号線としての機能を有する。配線１３１４（ＧＮＤ）は、基準電位（例えばＧＮＤ）を設定する信号線としての機能を有する。配線１３１５（ＯＵＴ）は、トランジスタ１３５２から出力される信号を読み出すための信号線としての機能を有する。配線１３１６は電荷蓄積部（ＦＤ）から光電変換素子１３６０を介して電荷を出力するための信号線としての機能を有し、図３７（Ａ）の回路においては低電位線である。また、配線１３１７は電荷蓄積部（ＦＤ）の電位をリセットするための信号線としての機能を有し、図３７（Ａ）の回路においては高電位線である。
次に、図３７（Ａ）に示す各素子の構成について説明する。
＜光電変換素子＞
光電変換素子１３６０には、セレンまたはセレンを含む化合物（以下、セレン系材料とする）を有する素子、あるいはシリコンを有する素子（例えば、ｐｉｎ型の接合が形成された素子）を用いることができる。また、酸化物半導体を用いたトランジスタと、セレン系材料を用いた光電変換素子とを組み合わせることで信頼性を高くすることができるため好ましい。
＜トランジスタ＞
トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３５３、およびトランジスタ１３５４は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコン半導体を用いて形成することも可能であるが、酸化物半導体を用いたトランジスタで形成することが好ましい。酸化物半導体でチャネル形成領域を形成したトランジスタは、極めてオフ電流が低い特性を示す特徴を有している。また、酸化物半導体でチャネル形成領域を形成したトランジスタとしては、例えば、実施の形態１に示すトランジスタを用いることができる。
特に、電荷蓄積部（ＦＤ）と接続されているトランジスタ１３５１、及びトランジスタ１３５３のリーク電流が大きいと、電荷蓄積部（ＦＤ）に蓄積された電荷が保持できる時間が十分でなくなる。したがって、少なくとも当該二つのトランジスタに酸化物半導体を用いたトランジスタを使用することで、電荷蓄積部（ＦＤ）からの不要な電荷の流出を防止することができる。
また、トランジスタ１３５２、及びトランジスタ１３５４においても、リーク電流が大きいと、配線１３１４または配線１３１５に不必要な電荷の出力が起こるため、これらのトランジスタとして、酸化物半導体でチャネル形成領域を形成したトランジスタを用いることが好ましい。
また、図３７（Ａ）において、ゲート電極が一つの構成のトランジスタについて例示したが、これに限定されず、例えば、複数のゲート電極を有する構成としてもよい。複数のゲート電極を有するトランジスタとしては、例えば、チャネル形成領域が形成される半導体膜と重なる、第１のゲート電極と、第２のゲート電極（バックゲート電極ともいう）と、有する構成とすればよい。バックゲート電極としては、例えば、第１のゲート電極と同じ電位、フローティング、または第１のゲート電極と異なる電位を与えればよい。
＜回路動作のタイミングチャート＞
次に、図３７（Ａ）に示す回路の回路動作の一例について図３７（Ｂ）に示すタイミングチャートを用いて説明する。
図３７（Ｂ）では簡易に説明するため、各配線の電位は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。なお、図３７（Ｂ）に示す信号１４０１は配線１３１１（ＲＳ）の電位、信号１４０２は配線１３１２（ＴＸ）の電位、信号１４０３は配線１３１３（ＳＥ）の電位、信号１４０４は電荷蓄積部（ＦＤ）の電位、信号１４０５は配線１３１５（ＯＵＴ）の電位に相当する。なお、配線１３１６の電位は常時”Ｌｏｗ”、配線１３１７の電位は常時”Ｈｉｇｈ”とする。
時刻Ａにおいて、配線１３１１の電位（信号１４０１）を”Ｈｉｇｈ”、配線１３１２の電位（信号１４０２）を”Ｈｉｇｈ”とすると、電荷蓄積部（ＦＤ）の電位（信号１４０４）は配線１３１７の電位（”Ｈｉｇｈ”）に初期化され、リセット動作が開始される。なお、配線１３１５の電位（信号１４０５）は、”Ｈｉｇｈ”にプリチャージしておく。
時刻Ｂにおいて、配線１３１１の電位（信号１４０１）を”Ｌｏｗ”とするとリセット動作が終了し、蓄積動作が開始される。ここで、光電変換素子１３６０には逆方向バイアスが印加されるため、逆方向電流により、配電荷蓄積部（ＦＤ）（信号１４０４）が低下し始める。光電変換素子１３６０は、光が照射されると逆方向電流が増大するので、照射される光の量に応じて電荷蓄積部（ＦＤ）の電位（信号１４０４）の低下速度は変化する。すなわち、光電変換素子１３６０に照射する光の量に応じて、トランジスタ１３５４のソースとドレイン間のチャネル抵抗が変化する。
時刻Ｃにおいて、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とすると蓄積動作が終了し、電荷蓄積部（ＦＤ）の電位（信号１４０４）は一定となる。ここで、当該電位は、蓄積動作中に光電変換素子１３６０が生成した電荷量により決まる。すなわち、光電変換素子１３６０に照射されていた光の量に応じて変化する。また、トランジスタ１３５１およびトランジスタ１３５３は、酸化膜半導体でチャネル形成領域を形成したオフ電流が極めて低いトランジスタで構成されているため、後の選択動作（読み出し動作）を行うまで、電荷蓄積部（ＦＤ）の電位を一定に保つことが可能である。
なお、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とする際に、配線１３１２と電荷蓄積部（ＦＤ）との間における寄生容量により、電荷蓄積部（ＦＤ）の電位に変化が生じることがある。当該電位の変化量が大きい場合は、蓄積動作中に光電変換素子１３６０が生成した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには、トランジスタ１３５１のゲート電極−ソース電極（もしくはゲート電極−ドレイン電極）間容量を低減する、トランジスタ１３５２のゲート容量を増大する、電荷蓄積部（ＦＤ）に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、これらの対策により当該電位の変化を無視できるものとしている。
時刻Ｄに、配線１３１３の電位（信号１４０３）を”Ｈｉｇｈ”にすると、トランジスタ１３５４が導通して選択動作が開始され、配線１３１４と配線１３１５が、トランジスタ１３５２とトランジスタ１３５４とを介して導通する。そして、配線１３１５の電位（信号１４０５）は、低下していく。なお、配線１３１５のプリチャージは、時刻Ｄ以前に終了しておけばよい。ここで、配線１３１５の電位（信号１４０５）が低下する速さは、トランジスタ１３５２のソース電極とドレイン電極間の電流に依存する。すなわち、蓄積動作中に光電変換素子１３６０に照射されている光の量に応じて変化する。
時刻Ｅにおいて、配線１３１３の電位（信号１４０３）を”Ｌｏｗ”にすると、トランジスタ１３５４が遮断されて選択動作は終了し、配線１３１５の電位（信号１４０５）は、一定値となる。ここで、一定値となる値は、光電変換素子１３６０に照射されていた光の量に応じて変化する。したがって、配線１３１５の電位を取得することで、蓄積動作中に光電変換素子１３６０に照射されていた光の量を知ることができる。
より具体的には、光電変換素子１３６０に照射されている光が強いと、電荷蓄積部（ＦＤ）の電位、すなわちトランジスタ１３５２のゲート電圧は低下する。そのため、トランジスタ１３５２のソース電極−ドレイン電極間に流れる電流は小さくなり、配線１３１５の電位（信号１４０５）はゆっくりと低下する。したがって、配線１３１５からは比較的高い電位を読み出すことができる。
逆に、光電変換素子１３６０に照射されている光が弱いと、電荷蓄積部（ＦＤ）の電位、すなわち、トランジスタ１３５２のゲート電圧は高くなる。そのため、トランジスタ１３５２のソース電極−ドレイン電極間に流れる電流は大きくなり、配線１３１５の電位（信号１４０５）は速く低下する。したがって、配線１３１５からは比較的低い電位を読み出すことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、本発明の一態様の表示モジュールの作製に用いることができる成膜装置について、図３８を用いて説明する。
図３８は本発明の一態様の表示モジュールの作製に用いることができる成膜装置３０００を説明する図である。なお、成膜装置３０００は、バッチ式のＡＬＤ装置の一例である。
＜成膜装置の構成例＞
本実施の形態で説明する成膜装置３０００は、成膜室３１８０と、成膜室３１８０に接続される制御部３１８２と、を有する（図３８参照）。
制御部３１８２は、制御信号を供給する制御装置（図示せず）ならびに制御信号を供給される流量制御器３１８２ａ、流量制御器３１８２ｂ、及び流量制御器３１８２ｃを有する。例えば、高速バルブを流量制御器に用いることができる。具体的にはＡＬＤ用バルブ等を用いることにより、精密に流量を制御することができる。また、流量制御器、及び配管の温度を制御する加熱機構３１８２ｈを有する。
流量制御器３１８２ａは、制御信号ならびに第１の原料、及び不活性ガスを供給され、制御信号に基づいて第１の原料または不活性ガスを供給する機能を有する。
流量制御器３１８２ｂは、制御信号ならびに第２の原料、及び不活性ガスを供給され、制御信号に基づいて第２の原料または不活性ガスを供給する機能を有する。
流量制御器３１８２ｃは、制御信号を供給され、制御信号に基づいて排気装置３１８５に接続する機能を有する。
＜原料供給部＞
なお、原料供給部３１８１ａは、第１の原料を供給する機能を有し、流量制御器３１８２ａに接続されている。
原料供給部３１８１ｂは、第２の原料を供給する機能を有し、流量制御器３１８２ｂに接続されている。
気化器または加熱手段等を原料供給部に用いることができる。これにより、固体の原料や液体の原料から気体の原料を生成することができる。
なお、原料供給部は２つに限定されず、３つ以上の原料供給部を有することができる。
＜原料＞
さまざまな物質を第１の原料に用いることができる。例えば、揮発性の有機金属化合物、金属アルコキシド等を第１の原料に用いることができる。第１の原料と反応をするさまざまな物質を第２の原料に用いることができる。例えば、酸化反応に寄与する物質、還元反応に寄与する物質、付加反応に寄与する物質、分解反応に寄与する物質または加水分解反応に寄与する物質などを第２の原料に用いることができる。
また、ラジカル等を用いることができる。例えば、原料をプラズマ源に供給し、プラズマ等を用いることができる。具体的には酸素ラジカル、窒素ラジカル等を用いることができる。
ところで、第１の原料と組み合わせて用いる第２の原料は、室温に近い温度で反応する原料が好ましい。例えば、反応温度が室温以上２００℃以下好ましくは５０℃以上１５０℃以下である原料が好ましい。
＜排気装置＞
排気装置３１８５は、排気する機能を有し、流量制御器３１８２ｃに接続されている。なお、排出される原料を捕捉するトラップを排出口３１８４と流量制御器３１８２ｃの間に有してもよい。ところで、除害設備を用いて排気されたガス等を除害する。
＜制御部＞
制御部３１８２は、流量制御器を制御する制御信号または加熱機構を制御する制御信号等を供給する。例えば、第１のステップにおいて、第１の原料を加工基材の表面に供給する。そして、第２のステップにおいて、第１の原料と反応する第２の原料を供給する。これにより第１の原料は第２の原料と反応し、反応生成物が加工部材３０１０の表面に堆積することができる。
なお、加工部材３０１０の表面に堆積させる反応生成物の量は、第１のステップと第２のステップを繰り返すことにより、制御することができる。
なお、加工部材３０１０に供給される第１の原料の量は、加工部材３０１０の表面が吸着することができる量により制限される。例えば、第１の原料の単分子層が加工部材３０１０の表面に形成される条件を選択し、形成された第１の原料の単分子層に第２の原料を反応させることにより、極めて均一な第１の原料と第２の原料の反応生成物を含む層を形成することができる。
その結果、入り組んだ構造を表面に有する加工部材３０１０の表面に、さまざまな材料を成膜することができる。例えば３ｎｍ以上２００ｎｍ以下の厚さを有する膜を、加工部材３０１０に形成することができる。
例えば、加工部材３０１０の表面にピンホールと呼ばれる小さい穴等が形成されている場合、ピンホールの内部に回り込んで成膜材料を成膜し、ピンホールを埋めることができる。
また、余剰の第１の原料または第２の原料を、排気装置３１８５を用いて成膜室３１８０から排出する。例えば、アルゴンまたは窒素などの不活性ガスを導入しながら排気してもよい。
＜成膜室＞
成膜室３１８０は、第１の原料、第２の原料および不活性ガスを供給される導入口３１８３と、第１の原料、第２の原料および不活性ガスを排出する排出口３１８４とを有する。
成膜室３１８０は、単数または複数の加工部材３０１０を支持する機能を有する支持部３１８６と、加工部材を加熱する機能を有する加熱機構３１８７と、加工部材３０１０の搬入および搬出をする領域を開閉する機能を有する扉３１８８と、を有する。
例えば、抵抗加熱器または赤外線ランプ等を加熱機構３１８７に用いることができる。また、加熱機構３１８７は、例えば８０℃以上、１００℃以上または１５０℃以上に加熱する機能を有する。ところで、加熱機構３１８７は、例えば室温以上２００℃以下好ましくは５０℃以上１５０℃以下の温度になるように加工部材３０１０を加熱する。
また、成膜室３１８０は、圧力調整器および圧力検知器を有していてもよい。
＜支持部＞
支持部３１８６は、単数または複数の加工部材３０１０を支持する。これにより、一回の処理ごとに単数または複数の加工部材３０１０に例えば絶縁膜を形成できる。
＜膜の例＞
本実施の形態で説明する成膜装置３０００を用いて、作製することができる膜について説明する。
例えば、酸化物、窒化物、フッ化物、硫化物、三元化合物、金属またはポリマーを含む膜を形成することができる。
例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムシリケート、ハフニウムシリケート、酸化ランタン、酸化珪素、チタン酸ストロンチウム、酸化タンタル、酸化チタン、酸化亜鉛、酸化ニオブ、酸化ジルコニウム、酸化スズ、酸化イットリウム、酸化セリウム、酸化スカンジウム、酸化エルビウム、酸化バナジウムまたは酸化インジウム等を含む材料を成膜することができる。
例えば、窒化アルミニウム、窒化ハフニウム、窒化珪素、窒化タンタル、窒化チタン、窒化ニオブ、窒化モリブデン、窒化ジルコニウムまたは窒化ガリウム等を含む材料を成膜することができる。
例えば、銅、白金、ルテニウム、タングステン、イリジウム、パラジウム、鉄、コバルトまたはニッケル等を含む材料を成膜することができる。
例えば、硫化亜鉛、硫化ストロンチウム、硫化カルシウム、硫化鉛、フッ化カルシウム、フッ化ストロンチウムまたはフッ化亜鉛等を含む材料を成膜することができる。
例えば、チタンおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む酸化物、アルミニウムおよび亜鉛を含む酸化物、マンガンおよび亜鉛を含む硫化物、セリウムおよびストロンチウムを含む硫化物、エルビウムおよびアルミニウムを含む酸化物、イットリウムおよびジルコニウムを含む酸化物等を含む材料を成膜することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
本実施例においては、酸化物半導体膜の結晶性について評価を行った。結晶性の評価としては、ＸＲＤ分析による評価及び断面ＴＥＭ像による評価を行った。
＜１−１．ＸＲＤ評価＞
ＸＲＤ評価としては、試料Ａ１及び試料Ａ２を作製し評価を行った。
試料Ａ１としては、ガラス基板上に、厚さ１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ａ２としては、ガラス基板上に、厚さ１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
以上の工程で、試料Ａ１及び試料Ａ２を作製した。
次に、多機能薄膜材料評価Ｘ線回折装置Ｄ８ ＤＩＳＣＯＶＥＲ Ｈｙｂｒｉｄ（Ｂｒｕｋｅｒ ＡＸＳ社製）を用いて、試料Ａ１及び試料Ａ２の評価を行った。図３９（Ａ）（Ｂ）にＸＲＤのプロファイルを示す。なお、図３９（Ａ）（Ｂ）はＯｕｔ−Ｏｆ−Ｐｌａｎｅ法による解析結果である。また、図３９（Ａ）が試料Ａ１、図３９（Ｂ）が試料Ａ２の結果である。
図３９（Ａ）（Ｂ）に示すように、試料Ａ１及び試料Ａ２ともに、２θ＝３１°近傍にピークが見られた。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、いずれの試料も酸化物半導体膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが示唆された。また、得られた２θ＝３１°のピークを比較すると、試料Ａ１と比較して、試料Ａ２ではピークの幅がより狭く、鋭いことがわかる。よって、試料Ａ２の結晶性は、試料Ａ１の結晶性よりも高い。
＜１−２．断面ＴＥＭ評価＞
断面ＴＥＭ評価としては、試料Ｂ１及び試料Ｂ２を作製し評価を行った。
試料Ｂ１としては、ガラス基板上に、厚さ１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｂ２としては、ガラス基板上に、厚さ１００ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
以上の工程で、試料Ｂ１及び試料Ｂ２を作製した。
次に、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いてＴＥＭ像を観察した。なお、ＴＥＭ観察による明視野像および回折パターンの複合解析像を高分解能ＴＥＭ像と呼ぶ。そして、球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いた。加速電圧は２００ｋＶとした。
図４０（Ａ）に試料Ｂ１の断面ＴＥＭ像を、図４０（Ｂ）に試料Ｂ２の断面ＴＥＭ像を、それぞれ示す。
図４０（Ａ）（Ｂ）に示すように、ｃ軸方向に、原子が層状に並んでいる様子が確認された。特に、試料Ｂ２においては、試料Ｂ１よりもｃ軸に、より強く配向していることが確認された。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、図４１に示すトランジスタ６００に相当するトランジスタを作製し電気特性及び信頼性試験の評価を行った。
＜２−１．トランジスタ構造＞
まず、図４１に示すトランジスタ６００について説明する。なお、図４１（Ａ）は、トランジスタ６００の上面図であり、図４１（Ｂ）は、図４１（Ａ）に示す一点鎖線Ｘ３−Ｘ４間における切断面の断面図に相当し、図４１（Ｃ）は、図４１（Ａ）に示す一点鎖線Ｙ３−Ｙ４間における切断面の断面図に相当する。
トランジスタ６００は、基板６０２上の第１のゲート電極として機能する導電膜６０４と、基板６０２及び導電膜６０４上の絶縁膜６０６と、絶縁膜６０６上の絶縁膜６０７と、絶縁膜６０７上の酸化物半導体膜６０８と、酸化物半導体膜６０８に電気的に接続されるソース電極として機能する導電膜６１２ａと、酸化物半導体膜６０８に電気的に接続されるドレイン電極として機能する導電膜６１２ｂと、を有する。
また、トランジスタ６００上、より詳しくは、導電膜６１２ａ、６１２ｂ及び酸化物半導体膜６０８上には絶縁膜６１４、６１６、６１８が設けられる。また、絶縁膜６１８上には導電膜６２０が設けられる。また、絶縁膜６０６、６０７には、導電膜６０４に達する開口部６４２ａが設けられ、開口部６４２ａを覆うように、導電膜６１２ｃが形成される。また、絶縁膜６１４、６１６、６１８には、導電膜６１２ｃに達する開口部６４２ｂが設けられる。また、導電膜６２０は、開口部６４２ｂを介して導電膜６１２ｃと接続される。すなわち、導電膜６０４と導電膜６２０とは電気的に接続される。また、導電膜６２０上には平坦化絶縁膜６２６が設けられる。なお、導電膜６２０は、トランジスタ６００の第２のゲート電極（バックゲート電極ともいう）として機能する。
本実施例においては、図４１に示すトランジスタ６００に相当するトランジスタとして、以下に示す試料Ｃ１及び試料Ｃ２を作製し評価を行った。なお、試料Ｃ１及び試料Ｃ２ともに、チャネル長Ｌが２μｍ、チャネル幅Ｗが５０μｍのトランジスタとした。また、試料Ｃ１と試料Ｃ２とで酸化物半導体膜６０８の構造が異なり、それ以外の構造については同じとした。酸化物半導体膜６０８の形成条件の詳細については、トランジスタの作製方法で詳細に説明する。なお、試料Ｃ１が比較用のトランジスタであり、試料Ｃ２が本発明の一態様のトランジスタである。
＜２−２．トランジスタの作製方法＞
まず、基板６０２上に導電膜６０４を形成した。基板６０２としては、ガラス基板を用いた。また、導電膜６０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。
次に、基板６０２及び導電膜６０４上に絶縁膜６０６、６０７を形成した。絶縁膜６０６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、絶縁膜６０７上に酸化物半導体膜６０８を形成した。なお、試料Ｃ１の酸化物半導体膜６０８を単層構造とし、試料Ｃ２の酸化物半導体膜６０８を積層構造とした。
試料Ｃ１の酸化物半導体膜６０８としては、厚さ３５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
試料Ｃ２の酸化物半導体膜６０８としては、厚さ１０ｎｍのＩＧＺＯ膜（便宜的にＩＧＺＯ−１膜として以下説明する）と、ＩＧＺＯ−１膜上に厚さ１５ｎｍのＩＧＺＯ膜（便宜的にＩＧＺＯ−２膜として以下説明する）とを、スパッタリング装置を用いて形成した。ＩＧＺＯ−１膜の成膜条件としては、基板温度を１７０℃とし、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。また、ＩＧＺＯ−２膜の成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。なお、ＩＧＺＯ−１膜とＩＧＺＯ−２膜との形成を、真空中で連続して行った。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で４５０℃ １時間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気下で４５０℃ １時間の熱処理とした。
次に、絶縁膜６０７及び酸化物半導体膜６０８上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６０４に達する開口部６４２ａを形成した。開口部６４２ａの形成方法としては、ドライエッチング装置を用いた。なお、開口部６４２ａの形成後レジストマスクを除去した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び開口部６４２ａ上に導電膜を形成し、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６１２ａ、６１２ｂ、６１２ｃを形成した。導電膜６１２ａ、６１２ｂ、６１２ｃとしては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを、スパッタリング装置を用いて真空中で連続して形成した。なお、導電膜６１２ａ、６１２ｂ、６１２ｃの形成後レジストマスクを除去した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上から、リン酸水溶液（リン酸の濃度が８５％の水溶液を、さらに純水で１００倍に希釈した水溶液）を塗布し、導電膜６１２ａ、６１２ｂから露出した酸化物半導体膜６０８の表面の一部を除去した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上に絶縁膜６１４及び絶縁膜６１６を形成した。絶縁膜６１４としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６１６としては、厚さ４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜６１４及び絶縁膜６１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜６１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。また、絶縁膜６１６の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素を含む雰囲気下で３５０℃ １時間とした。
次に、絶縁膜６１４、６１６に酸素添加処理を行った。酸素添加処理条件としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を供給して行った。
次に、絶縁膜６１６上に絶縁膜６１８を形成した。絶縁膜６１８としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜６１８の成膜条件としては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電力を供給して成膜した。
次に、絶縁膜６１８上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６１２ｃに達する開口部６４２ｂを形成した。開口部６４２ｂの形成方法としては、ドライエッチング装置を用いた。なお、開口部６４２ｂの形成後レジストマスクを除去した。
次に、開口部６４２ｂを覆うように絶縁膜６１８上に導電膜を形成し、該導電膜を加工することで導電膜６２０を形成した。導電膜６２０としては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲットに３２００ＷのＤＣ電力を供給した。なお、ＩＴＳＯ膜に用いた金属酸化物ターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。
次に、第３の熱処理を行った。該第３の熱処理としては、窒素雰囲気下で２５０℃ １時間とした。
以上の工程で試料Ｃ１及び試料Ｃ２を作製した。
＜２−３．トランジスタの電気特性評価＞
上記作製した試料Ｃ１及び試料Ｃ２の電気特性について評価を行った。試料Ｃ１及び試料Ｃ２の電気特性結果を、図４２（Ａ）（Ｂ）に示す。
なお、図４２（Ａ）は、試料Ｃ１の電気特性結果であり、図４２（Ｂ）は、試料Ｃ２の電気特性結果である。
また、図４２において、ソース電極とドレイン電極間の電圧（Ｖｄ）を１Ｖ及び１０Ｖとし、−１５Ｖから２０Ｖまで０．２５Ｖ間隔でＶｇを印加した結果を示している。また、図４２において、縦軸がドレイン電流（Ｉｄ）を、横軸がゲート電圧（Ｖｇ）を、それぞれ表している。また、１０個のトランジスタのデータを各々重ねて示している。
図４２に示す結果より、比較用の試料Ｃ１よりも本発明の一態様の試料Ｃ２のオン電流が高いことがわかる。また、試料Ｃ２は、バラツキが少なくノーマリーオフのトランジスタ特性であった。
＜２−４．ゲートＢＴ試験における信頼性評価＞
次に、上記試料Ｃ２に相当するトランジスタ（試料Ｃ２のトランジスタと構造が同一であり、チャネル長Ｌが６μｍ、チャネル幅Ｗが５０μｍのトランジスタ）の信頼性評価を行った。信頼性評価としては、ゲート電極にストレス電圧を印加する、ゲートＢＴ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）試験とした。なお、ゲートＢＴ試験としては、以下に示す４つの試験方法とした。
（Ｉ．ＰＢＴＳ：Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）
ゲート電圧（Ｖｇ）とバックゲート電圧（Ｖｂｇ）とを＋３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも高い（プラス側に印加）。
（ＩＩ．ＮＢＴＳ：Ｎａｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）
ゲート電圧（Ｖｇ）とバックゲート電圧（Ｖｂｇ）とを−３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも低い（マイナス側に印加）。
（ＩＩＩ．ＰＢＩＴＳ：Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）
ゲート電圧（Ｖｇ）とバックゲート電圧（Ｖｂｇ）とを＋３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をフォト環境（白色ＬＥＤにて約１００００Ｌｘ）で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも高い（プラス側に印加）。
（ＩＶ．ＮＢＩＴＳ：Ｎａｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）
ゲート電圧（Ｖｇ）とバックゲート電圧（Ｖｂｇ）とを−３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測定環境をフォト環境（白色ＬＥＤにて約１００００Ｌｘ）で行った。すなわち、トランジスタのソース電極とドレイン電極とを同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よりも低い（マイナス側に印加）。
なお、ゲートＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ゲートＢＴ試験前後におけるトランジスタのしきい値電圧の変化量（ΔＶｔｈ）及びトランジスタのシフト値の変化量（ΔＳｈｉｆｔ）は、信頼性を調べるための重要な指標となる。ＧＢＴ試験前後において、しきい値電圧の変化量（ΔＶｔｈ）及びトランジスタのシフト値の変化量（ΔＳｈｉｆｔ）が小さいほど信頼性が高い。
なお、トランジスタのシフト値とは、トランジスタのドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性における、対数で表されるドレイン電流（Ｉｄ）の最大の傾きの接線と１×１０−１２Ａの軸との交点のゲート電圧（Ｖｇ）である。また、ΔＶｔｈとは、Ｖｔｈの変化量を示しており、ストレス試験後のＶｔｈからストレス試験前のＶｔｈを差分した値であり、ΔＳｈｉｆｔとは、シフト値の変化量を示しており、ストレス試験後のシフト値からストレス試験前のシフト値を差分した値である。
試料Ｃ２に相当するトランジスタのゲートＢＴ試験結果を図４３（Ａ）（Ｂ）、図４４（Ａ）（Ｂ）、及び図４５（Ａ）に示す。図４３（Ａ）は、ＰＢＴＳの試験前後におけるトランジスタのＩｄ−Ｖｇ特性であり、図４３（Ｂ）は、ＮＢＴＳの試験前後におけるトランジスタのＩｄ−Ｖｇ特性であり、図４４（Ａ）は、ＰＢＩＴＳの試験前後におけるトランジスタのＩｄ−Ｖｇ特性であり、図４４（Ｂ）は、ＮＢＩＴＳの試験前後におけるトランジスタのＩｄ−Ｖｇ特性である。なお、図４３及び図４４において、実線が試験前のＩｄ−Ｖｇ特性であり、破線が試験後のＩｄ−Ｖｇ特性である。また、図４３及び図４４において、ソース電極とドレイン電極間の電圧（Ｖｄ）を０．１Ｖ及び１０Ｖとし、−１５Ｖから１５Ｖまで０．２５Ｖ間隔でＶｇを印加した結果を示している。また、図４３及び図４４において、第１縦軸がドレイン電流（Ｉｄ）を、第２縦軸がＶｄ＝１０Ｖにおける電界効果移動度（μＦＥ）を、横軸がゲート電圧（Ｖｇ）を、それぞれ表している。また、図４５（Ａ）は、図４３及び図４４に示すＩｄ−Ｖｇ特性のトランジスタのΔＶｔｈ及びΔＳｈｉｆｔを示す図である。
図４３（Ａ）（Ｂ）、図４４（Ａ）（Ｂ）、及び図４５（Ａ）に示す結果から、本発明の一態様の試料Ｃ２に相当するトランジスタとしては、ゲートＢＴストレス試験における、ΔＶｔｈ及びΔＳｈｉｆｔが小さい（１Ｖ以下の変化量である）ことが確認できる。
＜２−５．プラスとマイナスとを交互に繰り返して印加するゲートＢＴ試験＞
次に、上記作製した試料Ｃ２に相当するトランジスタ（試料Ｃ２のトランジスタと構造が同一であり、チャネル長Ｌが６μｍ、チャネル幅Ｗが５０μｍのトランジスタ）に対して、ゲート電極に印加するストレス電圧をプラスとマイナスとを交互に繰り返して印加するゲートＢＴ試験を行った。なお、ゲートＢＴ試験としては、＜２−４．ゲートＢＴ試験における信頼性評価＞に記載のＰＢＴＳとＮＢＴＳとした。
プラスとマイナスとを交互に繰り返して印加するゲートＢＴ試験結果を図４５（Ｂ）に示す。図４５（Ｂ）に示すように、本発明の一態様の試料Ｃ２に相当するトランジスタとしては、プラスとマイナスとを交互に繰り返して印加するゲートＢＴ試験に対しても、Ｖｔｈの変化量が少ないことが確認された。
このように本発明の一態様である、試料Ｃ２に相当するトランジスタにおいては、信頼性の高いトランジスタであることが示された。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、図４１に示すトランジスタ６００に相当するトランジスタを作製し電気特性の評価を行った。
＜３−１．トランジスタ構造及び作製方法１＞
本実施例におけるトランジスタの構造としては、先の実施例２に示す試料Ｃ２と同様とした。また、本実施例のトランジスタの作製方法としては、先の実施例２に示す試料Ｃ２と同様とした。なお、本実施例のトランジスタは、チャネル長Ｌを２μｍ、３μｍ、及び６μｍとし、チャネル幅Ｗを５０μｍとした。また、各チャネル長Ｌのトランジスタを同一基板上にそれぞれ４個形成した。
＜３−２．電気特性評価について＞
上記作製したトランジスタの電気特性について評価を行った。トランジスタの電気特性結果を、図４６（Ａ）（Ｂ）（Ｃ）に示す。なお、図４６（Ａ）（Ｂ）（Ｃ）において、４個のトランジスタの特性を重ねて表示している。また、図４６（Ａ）は、Ｗ／Ｌ＝５０／２μｍのトランジスタのＩｄ−Ｖｇカーブであり、図４６（Ｂ）は、Ｗ／Ｌ＝５０／３μｍのトランジスタのＩｄ−Ｖｇカーブであり、図４６（Ｃ）は、Ｗ／Ｌ＝５０／６μｍのトランジスタのＩｄ−Ｖｇカーブである。なお、図４６（Ａ）（Ｂ）（Ｃ）において、ソース電極とドレイン電極間の電圧（Ｖｄ）を１Ｖ及び２０Ｖとし、−１５Ｖから１５Ｖまで０．２５Ｖ間隔でＶｇを印加した結果を示している。また、図４６（Ａ）（Ｂ）（Ｃ）において、第１縦軸がドレイン電流（Ｉｄ）を、第２縦軸がＶｄ＝２０Ｖにおける電界効果移動度（μＦＥ）を、横軸がゲート電圧（Ｖｇ）を、それぞれ表している。また、図４６（Ａ）（Ｂ）（Ｃ）において、実線がＩｄを、破線がμＦＥを、それぞれ表している。
図４６（Ａ）（Ｂ）（Ｃ）に示す結果より、本発明の一態様のトランジスタの電界効果移動度（μＦＥ）が高い。特に、図４６（Ａ）（Ｂ）に示す、チャネル長Ｌが２μｍ及び３μｍのトランジスタにおいては、電界効果移動度（μＦＥ）が３０ｃｍ２／Ｖ・ｓ以上であることが示された。
＜３−３．トランジスタ構造及び作製方法２＞
次に、図４６（Ａ）（Ｂ）において、本実施例のチャネル長Ｌが２μｍ及び３μｍのトランジスタの電界効果移動度（μＦＥ）が３０ｃｍ２／Ｖ・ｓ以上であったため、電気特性の再現性を確認するために、図４６（Ａ）（Ｂ）に示すトランジスタと異なる試料を作製した。なお、トランジスタの構造、及び作製方法としては、先の実施例２に示す試料Ｃ２と同様である。なお、本実施例のトランジスタは、チャネル長Ｌを２μｍ、及び３μｍとし、チャネル幅Ｗを５０μｍとした。
＜３−４．電気特性評価について＞
上記作製したトランジスタの電気特性について評価を行った。トランジスタの電気特性結果を、図４７（Ａ）（Ｂ）に示す。なお、図４７（Ａ）は、Ｗ／Ｌ＝５０／２μｍのトランジスタのＩｄ−Ｖｇカーブであり、図４７（Ｂ）は、Ｗ／Ｌ＝５０／３μｍのトランジスタのＩｄ−Ｖｇカーブである。なお、図４７（Ａ）（Ｂ）において、ソース電極とドレイン電極間の電圧（Ｖｄ）を１Ｖ及び２０Ｖとし、−１５Ｖから２０Ｖまで０．２５Ｖ間隔でＶｇを印加した結果を示している。また、図４７（Ａ）（Ｂ）において、第１縦軸がドレイン電流（Ｉｄ）を、第２縦軸がＶｄ＝２０Ｖにおける電界効果移動度（μＦＥ）を、横軸がゲート電圧（Ｖｇ）を、それぞれ表している。また、図４７（Ａ）（Ｂ）において、実線がＩｄを、破線がμＦＥを、それぞれ表している。
図４７（Ａ）（Ｂ）に示す結果より、チャネル長Ｌが２μｍ及び３μｍのトランジスタの電界効果移動度（μＦＥ）が３０ｃｍ２／Ｖ・ｓ以上であり、先のトランジスタの電気特性の再現性が確認された。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用いることができる。
本実施例においては、図１に示すトランジスタ１５０に相当するトランジスタ（試料Ｄ１及び試料Ｄ２）を作製し、該トランジスタに対し、定電流ストレス試験を行った。なお、試料Ｄ１は、本発明の一態様のトランジスタであり、チャネル長Ｌを３μｍ、チャネル幅Ｗを５μｍとした。また、試料Ｄ２は、比較用のトランジスタであり、チャネル長Ｌを６μｍ、チャネル幅Ｗを５μｍとした。
なお、試料Ｄ１と、試料Ｄ２とは、酸化物半導体膜１２０の構造が異なる。具体的には試料Ｄ１は、酸化物半導体膜１２０を積層構造とし、試料Ｄ２は、酸化物半導体膜１２０を単層構造とした。
本実施例で作製した試料について、以下説明を行う。なお、以下の説明において、図１に示すトランジスタ１５０に付記した符号を用いて説明する。
＜４−１．試料Ｄ１の作製方法＞
まず、基板１００上にゲート電極１１４を形成した。基板１００としては、ガラス基板を用いた。また、ゲート電極１１４としては、厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。
次に、基板１００及びゲート電極１１４上に絶縁膜１０２、１０３を形成した。絶縁膜１０２としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜１０３としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
絶縁膜１０２の成膜条件としては、基板温度を３５０℃とし、流量２００ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に２０００ＷのＲＦ電力を供給して、厚さ５０ｎｍの窒化シリコン膜を成膜し、次に、アンモニアガスの流量を２０００ｓｃｃｍに変更して、厚さ３００ｎｍの窒化シリコン膜を成膜し、次に、アンモニアガスの流量を１００ｓｃｃｍに変更して、厚さ５０ｎｍの窒化シリコン膜を成膜した。
また、絶縁膜１０３の成膜条件としては、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を４０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。
次に、絶縁膜１０３上に酸化物半導体膜１２０を形成した。酸化物半導体膜１２０としては、スパッタリング装置を用いて、酸化物半導体膜１２０ａと、酸化物半導体膜１２０ｂと、を真空中で連続して形成した。
酸化物半導体膜１２０ａとしては、厚さ１０ｎｍのＩＧＺＯ膜を、基板温度を１７０℃とし、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスと、をチャンバー内に導入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
酸化物半導体膜１２０ｂとしては、厚さ１５ｎｍのＩＧＺＯ膜を、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスと、をチャンバー内に導入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で４５０℃ １時間の処理を行い、続けて窒素と酸素との混合ガス雰囲気下で４５０℃ １時間行った。
次に、絶縁膜１０３及び酸化物半導体膜１２０上に一対の電極１１６ａ、１１６ｂを形成した。一対の電極１１６ａ、１１６ｂとしては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを、スパッタリング装置を用いて真空中で連続して形成した。
次に、酸化物半導体膜１２０の表面（バックチャネル側）の洗浄を行った。当該洗浄方法としては、スピン洗浄装置を用いて、リン酸（濃度が８５体積％）を水で１／１００に希釈したリン酸水溶液を、酸化物半導体膜１２０及び一対の電極１１６ａ、１１６ｂ上から塗布した。なお、洗浄の時間としては１５秒とした。
次に、酸化物半導体膜１２０、及び一対の電極１１６ａ、１１６ｂ上に絶縁膜１０６、１０７を形成した。絶縁膜１０６としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜１０７としては、厚さ４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜１０６及び絶縁膜１０７としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜１０６の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。また、絶縁膜１０７の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ電力を供給して成膜した。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素ガス雰囲気下で３５０℃ １時間とした。
次に、絶縁膜１０７上に、厚さ５ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］）に１０００ＷのＤＣ電力を供給して成膜した。
次に、ＩＴＳＯ膜を介して、酸化物半導体膜１２０、及び絶縁膜１０６、１０７に酸素添加処理を行った。該酸素添加処理としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を１２０秒、供給して行った。
次に、ＩＴＳＯ膜を除去し、絶縁膜１０８を露出させた。また、ＩＴＳＯ膜の除去方法としては、ウエットエッチング装置を用い、濃度５％のシュウ酸水溶液を用いて、３００秒のエッチングを行った後、濃度０．５％のフッ化水素酸を用いて、１５秒のエッチングを行った。
次に、絶縁膜１０７上に絶縁膜１０８を形成した。絶縁膜１０８としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜１０８の成膜条件としては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスと、をチャンバー内に導入し、圧力を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を供給して成膜した。
次に、電極１１６ｂに達する開口部１３０ａ及び、ゲート電極１１４に達する開口部１３０ｂ、１３０ｃを形成した。開口部１３０ａ、１３０ｂ、１３０ｃとしては、ドライエッチング装置を用いて形成した。
次に、開口部１３０ａ、１３０ｂ、１３０ｃを覆うように、絶縁膜１０８上に導電膜を形成し、該導電膜を所望の形状に加工することで、ゲート電極１１８と、電極１１９と、を形成した。
次に、第３の加熱処理を行った。該第３の加熱処理としては、窒素ガス雰囲気下で２５０℃ １時間とした。
以上の工程で本実施例の試料Ｄ１を作製した。
＜４−２．試料Ｄ２の作製方法＞
試料Ｄ２としては、試料Ｄ１と酸化物半導体膜１２０の形成条件のみ異なり、酸化物半導体膜１２０の形成条件以外、試料Ｄ１と同様の作製方法とした。
試料Ｄ２の酸化物半導体膜１２０としては、酸化物半導体膜１２０ａの単層構造とした。また、試料Ｄ２の酸化物半導体膜１２０ａとしては、厚さ３５ｎｍのＩＧＺＯ膜を、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスと、をチャンバー内に導入し、圧力を０．６Ｐａとし、多結晶の金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
＜４−３．定電流ストレス試験＞
次に、上記作製した試料Ｄ１及び試料Ｄ２に対し、定電流ストレス試験を行った。なお、定電流ストレス試験としては、大気雰囲気下、暗状態（ｄａｒｋ）で行った。
なお、Ｉｄ−Ｖｇ特性の測定は、ドレイン電圧を０．１Ｖ及び１０Ｖとし、ゲート電圧を−１５Ｖから１５Ｖの範囲で掃引したときのドレイン電流を測定することで行った。
試料Ｄ１の定電流ストレス試験では、まず基板の温度を室温として、１回目のＩｄ−Ｖｇ特性、及びＩｄ−Ｖｄ特性の測定を行った。その後、基板の温度を６０℃とし、ソース電位を接地電位（ＧＮＤ）、ドレイン電位を１０Ｖ、ゲート電位を２．０２Ｖとし、４８時間保持した。その後、室温まで降温し、２回目のＩｄ−Ｖｇ特性、及びＩｄ−Ｖｄ特性の測定を行った。
また、試料Ｄ２の定電流ストレス試験では、まず基板の温度を室温として、１回目のＩｄ−Ｖｇ特性、及びＩｄ−Ｖｄ特性の測定を行った。その後、基板の温度を６０℃とし、ソース電位を接地電位（ＧＮＤ）、ドレイン電位を１０Ｖ、ゲート電位を４．３０Ｖとし、２４時間保持した。その後、室温まで降温し、２回目のＩｄ−Ｖｇ特性、及びＩｄ−Ｖｄ特性の測定を行った。
図４８乃至図５０に、試料Ｄ１及び試料Ｄ２の定電流ストレス試験の結果を示す。図４８（Ａ）は試料Ｄ１のＩｄ−Ｖｇ特性結果であり、図４８（Ｂ）は試料Ｄ２のＩｄ−Ｖｇ特性結果である。また、図４９（Ａ）は試料Ｄ１のＩｄ−Ｖｄ特性結果であり、図４９（Ｂ）は試料Ｄ２のＩｄ−Ｖｇ特性結果である。また、図５０は、試料Ｄ１及び試料Ｄ２のストレス時間に対するドレイン電流（Ｉｄ）の劣化率を説明する図である。なお、図５０（Ａ）は、試験前のドレイン電流から試験後のドレイン電流を差し引いたときの劣化率を表し、図５０（Ｂ）は、試験後のドレイン電流から試験前のドレイン電流を差し引いたときの劣化率を表す。
図４８乃至図５０から、試料Ｄ２に比べて試料Ｄ１は、ドレイン電流の変化が小さいことがわかる。以上のことからも、本発明の一態様のトランジスタを有する半導体装置は、信頼性が高いことが示された。
以上、本実施例に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み合わせることができる。
本実施例においては、実施例２で作製した、試料Ｃ２に相当するトランジスタを用いた表示装置を作製した。本実施例で作製した表示装置の仕様を表１に示す。
表１に示す仕様の表示装置の表示例を図５１に示す。図５１に示すように、良好な表示品質であることが確認された。
以上、本実施例に示す構成は、他の実施の形態及び他の実施例に示す構成と適宜組み合わせて用いることができる。
１００ 基板
１０２ 絶縁膜
１０３ 絶縁膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 絶縁膜
１１１ ゲート絶縁膜
１１２ ゲート絶縁膜
１１３ 導電膜
１１４ ゲート電極
１１６ 導電膜
１１６ａ 電極
１１６ｂ 電極
１１６ｃ 導電膜
１１７ 導電膜
１１８ ゲート電極
１１９ 電極
１２０ 酸化物半導体膜
１２０ａ 酸化物半導体膜
１２０ｂ 酸化物半導体膜
１２０ｃ 酸化物半導体膜
１２１ａ 酸化物半導体膜
１２１ｂ 酸化物半導体膜
１２２ 酸化物半導体膜
１２６ ゲート電極
１２８ ゲート電極
１３０ａ 開口部
１３０ｂ 開口部
１３０ｃ 開口部
１３１ａ 開口部
１３１ｂ 開口部
１３２ ゲート電極
１３４ ゲート電極
１４０ 保護膜
１４２ 酸素
１４４ エッチャント
１５０ トランジスタ
１５２ トランジスタ
１５４ トランジスタ
１５６ トランジスタ
１５８ トランジスタ
１６０ トランジスタ
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６００ トランジスタ
６０２ 基板
６０４ 導電膜
６０６ 絶縁膜
６０７ 絶縁膜
６０８ 酸化物半導体膜
６１２ａ 導電膜
６１２ｂ 導電膜
６１２ｃ 導電膜
６１４ 絶縁膜
６１６ 絶縁膜
６１８ 絶縁膜
６２０ 導電膜
６２６ 平坦化絶縁膜
６４２ａ 開口部
６４２ｂ 開口部
１２８０ａ ｐ型トランジスタ
１２８０ｂ ｎ型トランジスタ
１２８０ｃ ｎ型トランジスタ
１２８１ 容量素子
１２８２ トランジスタ
１３１１ 配線
１３１２ 配線
１３１３ 配線
１３１４ 配線
１３１５ 配線
１３１６ 配線
１３１７ 配線
１３５１ トランジスタ
１３５２ トランジスタ
１３５３ トランジスタ
１３５４ トランジスタ
１３６０ 光電変換素子
１４０１ 信号
１４０２ 信号
１４０３ 信号
１４０４ 信号
１４０５ 信号
２０００ タッチパネル
２００１ タッチパネル
２５０１ 表示装置
２５０２ｔ トランジスタ
２５０３ｃ 容量素子
２５０３ｔ トランジスタ
２５０４ ゲートドライバ
２５０５ 画素
２５０９ ＦＰＣ
２５１０ 基板
２５１０ａ 絶縁層
２５１０ｂ 可撓性基板
２５１０ｃ 接着層
２５１１ 配線
２５１９ 端子
２５２１ 絶縁層
２５２２ 絶縁層
２５２８ 隔壁
２５２９ 液晶層
２５３０ａ スペーサ
２５３０ｂ スペーサ
２５３１ 絶縁層
２５５０ ＥＬ素子
２５５１ 液晶素子
２５６０ 封止層
２５６７ 着色層
２５６８ 遮光層
２５６９ 反射防止層
２５７０ 基板
２５７０ａ 絶縁層
２５７０ｂ 可撓性基板
２５７０ｃ 接着層
２５８０ 発光モジュール
２５９０ 基板
２５９１ 電極
２５９２ 電極
２５９３ 絶縁層
２５９４ 配線
２５９５ タッチセンサ
２５９７ 接着層
２５９８ 配線
２５９９ 接続層
２６０１ パルス電圧出力回路
２６０２ 電流検出回路
２６０３ 容量
２６１１ トランジスタ
２６１２ トランジスタ
２６１３ トランジスタ
２６２１ 電極
２６２２ 電極
３０００ 成膜装置
３０１０ 加工部材
３１８０ 成膜室
３１８１ａ 原料供給部
３１８１ｂ 原料供給部
３１８２ 制御部
３１８２ａ 流量制御器
３１８２ｂ 流量制御器
３１８２ｃ 流量制御器
３１８２ｈ 加熱機構
３１８３ 導入口
３１８４ 排出口
３１８５ 排気装置
３１８６ 支持部
３１８７ 加熱機構
３１８８ 扉
５１００ ペレット
５１２０ 基板
５１６１ 領域
５２００ ペレット
５２０１ イオン
５２０３ 粒子
５２２０ 基板
５２３０ ターゲット
５２４０ プラズマ
５２６０ 加熱機構
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチセンサ
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (13)

  1. トランジスタを有する半導体装置であって、
    前記トランジスタは、
    第１の電極と、
    前記第１の電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第２の電極と、を有し、
    前記酸化物半導体膜は、第１の酸化物半導体膜と、第２の酸化物半導体膜と、を有し、
    前記第１の酸化物半導体膜の伝導帯下端のエネルギーと、前記第２の酸化物半導体膜の伝導帯下端のエネルギーと、の差が０．２ｅＶ以上であり、
    前記トランジスタは、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化率が２％以下となる電気特性を示す領域を有する、
    ことを特徴とする半導体装置。
  2. トランジスタを有する半導体装置であって、
    前記トランジスタは、
    第１の電極と、
    前記第１の電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第２の電極と、を有し、
    前記酸化物半導体膜は、第１の酸化物半導体膜と、第２の酸化物半導体膜と、を有し、
    前記第１の酸化物半導体膜の伝導帯下端のエネルギーと、前記第２の酸化物半導体膜の伝導帯下端のエネルギーと、の差が０．２ｅＶ以上であり、
    前記トランジスタは、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化量が１×１０−９Ａ／μｍ以下となる電気特性を示す領域を有する、
    ことを特徴とする半導体装置。
  3. トランジスタを有する半導体装置であって、
    前記トランジスタは、
    第１の電極と、
    前記第１の電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第２の電極と、を有し、
    前記酸化物半導体膜は、第１の酸化物半導体膜と、第２の酸化物半導体膜と、を有し、
    前記第１の酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）と、を有し、
    前記第１の酸化物半導体膜は、前記Ｉｎの含有量が、前記Ｍの含有量以上である領域を有し、
    前記第１の酸化物半導体膜と、前記第２の酸化物半導体膜とは、同一の元素を少なくとも一つ有し、
    前記第１の酸化物半導体膜の伝導帯下端のエネルギーと、前記第２の酸化物半導体膜の伝導帯下端のエネルギーと、の差が０．２ｅＶ以上であり、
    前記トランジスタは、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化率が２％以下となる電気特性を示す領域を有する、
    ことを特徴とする半導体装置。
  4. トランジスタを有する半導体装置であって、
    前記トランジスタは、
    第１の電極と、
    前記第１の電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第２の電極と、を有し、
    前記酸化物半導体膜は、第１の酸化物半導体膜と、第２の酸化物半導体膜と、を有し、
    前記第１の酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）と、を有し、
    前記第１の酸化物半導体膜は、前記Ｉｎの含有量が、前記Ｍの含有量以上である領域を有し、
    前記第１の酸化物半導体膜と、前記第２の酸化物半導体膜とは、同一の元素を少なくとも一つ有し、
    前記第１の酸化物半導体膜の伝導帯下端のエネルギーと、前記第２の酸化物半導体膜の伝導帯下端のエネルギーと、の差が０．２ｅＶ以上であり、
    前記トランジスタは、ドレイン電圧１Ｖ当たりにおける単位チャネル幅当たりのドレイン電流の変化量が１×１０−９Ａ／μｍ以下となる電気特性を示す領域を有する、
    ことを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第２の酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）と、を有し、
    前記第２の酸化物半導体膜は、前記Ｍの含有量が、前記Ｉｎの含有量以上である領域を有する、
    ことを特徴とする半導体装置。
  6. 請求項５において、
    前記第１の酸化物半導体膜が有する前記Ｉｎの含有量が、前記第２の酸化物半導体膜が有する前記Ｉｎの含有量以上である領域を有する、
    ことを特徴とする半導体装置。
  7. 請求項５または請求項６において、
    前記第２の酸化物半導体膜が有する前記Ｍの含有量が、前記第１の酸化物半導体膜が有する前記Ｍの含有量より大きい領域を有する、
    ことを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記第１の酸化物半導体膜は、前記第２の酸化物半導体膜の厚さ以下である領域を有する、
    ことを特徴とする半導体装置。
  9. 請求項１乃至請求項８のいずれか一項において、
    前記酸化物半導体膜は、
    結晶部を有し、
    前記結晶部は、ｃ軸配向性を有し、
    前記ｃ軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行である部分を有する、
    ことを特徴とする半導体装置。
  10. 請求項１乃至請求項９のいずれか一項において、
    前記第２の絶縁膜は、
    昇温脱離ガス分析法によって、８．０×１０１４個／ｃｍ２以上の酸素分子が検出される、
    ことを特徴とする半導体装置。
  11. 請求項１乃至請求項１０に記載のいずれか一項の半導体装置と、
    表示素子と、を有する、
    ことを特徴とする表示装置。
  12. 請求項１１に記載の表示装置と、
    タッチセンサと、
    を有する、
    ことを特徴とする表示モジュール。
  13. 請求項１乃至請求項１０に記載のいずれか一項の半導体装置、請求項１１に記載の表示装置、または請求項１２に記載の表示モジュールと、
    操作キーまたはバッテリと、を有する、
    ことを特徴とする電子機器。
JP2015230200A 2014-11-28 2015-11-26 半導体装置 Active JP6727794B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2014242170 2014-11-28
JP2014242170 2014-11-28
JP2014255804 2014-12-18
JP2014255804 2014-12-18
JP2015046110 2015-03-09
JP2015046110 2015-03-09
JP2015061604 2015-03-24
JP2015061604 2015-03-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020114069A Division JP2020178127A (ja) 2014-11-28 2020-07-01 半導体装置

Publications (3)

Publication Number Publication Date
JP2016178279A true JP2016178279A (ja) 2016-10-06
JP2016178279A5 JP2016178279A5 (ja) 2019-01-10
JP6727794B2 JP6727794B2 (ja) 2020-07-22

Family

ID=56079652

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015230200A Active JP6727794B2 (ja) 2014-11-28 2015-11-26 半導体装置
JP2020114069A Withdrawn JP2020178127A (ja) 2014-11-28 2020-07-01 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020114069A Withdrawn JP2020178127A (ja) 2014-11-28 2020-07-01 半導体装置

Country Status (3)

Country Link
US (1) US20160155759A1 (ja)
JP (2) JP6727794B2 (ja)
KR (1) KR20160065005A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019146264A1 (ja) * 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
WO2019187139A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
CN110648923A (zh) * 2019-03-22 2020-01-03 友达光电股份有限公司 半导体结构及其制作方法
WO2020066288A1 (ja) * 2018-09-25 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ及び表示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9891102B2 (en) * 2010-04-22 2018-02-13 Samsung Electronics Co., Ltd. Simplified light sensing circuit, light sensing apparatus including the light sensing circuit, method of driving the light sensing apparatus, and image acquisition apparatus and optical touch screen apparatus including the light sensing apparatus
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9812587B2 (en) * 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR102655935B1 (ko) 2016-02-12 2024-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN105932032A (zh) * 2016-06-16 2016-09-07 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN113809163B (zh) * 2021-09-17 2023-11-24 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181913A (ja) * 2010-02-05 2011-09-15 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2014116597A (ja) * 2012-11-15 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014142623A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 表示装置
JP2014143408A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置及び測定装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP2003051599A (ja) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
CN105097946B (zh) * 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011145467A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102546888B1 (ko) * 2011-06-17 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
SG10201610711UA (en) * 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
JP6208469B2 (ja) * 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181913A (ja) * 2010-02-05 2011-09-15 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2014116597A (ja) * 2012-11-15 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014142623A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 表示装置
JP2014143408A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置及び測定装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019146264A1 (ja) * 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
WO2019187139A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
US11342362B2 (en) 2018-03-30 2022-05-24 Sharp Kabushiki Kaisha Display device
WO2020066288A1 (ja) * 2018-09-25 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ及び表示装置
JP2020053475A (ja) * 2018-09-25 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ及び表示装置
US12010871B2 (en) 2018-09-25 2024-06-11 Japan Display Inc. Thin film transistor and display device
CN110648923A (zh) * 2019-03-22 2020-01-03 友达光电股份有限公司 半导体结构及其制作方法
CN110648923B (zh) * 2019-03-22 2022-02-25 友达光电股份有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
US20160155759A1 (en) 2016-06-02
JP2020178127A (ja) 2020-10-29
KR20160065005A (ko) 2016-06-08
JP6727794B2 (ja) 2020-07-22

Similar Documents

Publication Publication Date Title
JP7266084B2 (ja) 半導体装置の作製方法
JP6727794B2 (ja) 半導体装置
JP7209774B2 (ja) 半導体装置の作製方法
KR102399893B1 (ko) 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US10861980B2 (en) Semiconductor device, display device including semiconductor device, display module including display device, and electronic device including semiconductor device, display device, and display module
JP2020080410A (ja) 半導体装置
JP6670094B2 (ja) 半導体装置
JP2016126343A (ja) 半導体装置、及び当該半導体装置を有する表示装置
JP7434644B2 (ja) 半導体装置の作製方法
US20160111548A1 (en) Semiconductor device, manufacturing method thereof, display device, and display module

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200701

R150 Certificate of patent or registration of utility model

Ref document number: 6727794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250