JP6208469B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6208469B2
JP6208469B2 JP2013113668A JP2013113668A JP6208469B2 JP 6208469 B2 JP6208469 B2 JP 6208469B2 JP 2013113668 A JP2013113668 A JP 2013113668A JP 2013113668 A JP2013113668 A JP 2013113668A JP 6208469 B2 JP6208469 B2 JP 6208469B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
indium
oxide
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013113668A
Other languages
English (en)
Other versions
JP2014007396A (ja
JP2014007396A5 (ja
Inventor
山崎 舜平
舜平 山崎
岡崎 健一
健一 岡崎
正寛 渡邊
正寛 渡邊
拓哉 半田
拓哉 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013113668A priority Critical patent/JP6208469B2/ja
Publication of JP2014007396A publication Critical patent/JP2014007396A/ja
Publication of JP2014007396A5 publication Critical patent/JP2014007396A5/ja
Application granted granted Critical
Publication of JP6208469B2 publication Critical patent/JP6208469B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ(薄膜トランジスタ(TFT)ともいう)を構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。
トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、基板上にインジウム(In)、ガリウム(Ga)、及び亜鉛(Zn)を含むアモルファス酸化物(In−Ga−Zn−O系アモルファス酸化物)からなる半導体層を用いたトランジスタが開示されている(特許文献1参照)。
特開2011−181801号公報
ところで、高精細化に伴う、画素数の増加、及び画素の微細化によって、半導体装置における配線等の集積度が高まっている。このような高集積化が進むと、作製工程における形状不良等のトラブルが生じやすく、歩留まり低下や電気特性の変動や低下が懸念される。
酸化物半導体を用いたトランジスタを有する半導体装置において、高信頼性の達成は、製品化にむけて重要事項である。
特に、半導体装置の電気特性の変動や低下は信頼性の低下を招く要因である。
高精細な画像表示を可能とする、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することを課題の一とする。
歩留まりよく作製することができる、酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供することを課題の一とする。
本明細書で開示する発明の構成の一形態は、複数の画素を含む画素部、ゲート信号線駆動回路部、及びビデオ信号をサンプリングするタイミングを制御する第1の回路、及びタイミングに従ってビデオ信号をサンプリングして画素に入力する第2の回路を含むソース信号線駆動回路部を有し、第2の回路には、チャネル形成領域に酸化物半導体積層を用いた複数のトランジスタが設けられ、酸化物半導体積層は、インジウム及びインジウム以外の第13族元素を含む第1の酸化物半導体膜、及び第1の酸化物半導体膜の上、又は下にインジウム及びインジウム以外の第13族元素を含む第2の酸化物半導体膜を含み、第1の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比より大きく、第2の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下であり、第1の回路と第2の回路とは配線により電気的に接続されており、配線は複数のトランジスタのうち少なくとも2以上のトランジスタのゲートと電気的に接続される半導体装置である。
本明細書で開示する発明の構成の一形態は、複数の画素を含む画素部、ゲート信号線駆動回路部、及びビデオ信号をサンプリングするタイミングを制御する第1の回路、及びタイミングに従ってビデオ信号をサンプリングして画素に入力する第2の回路を含むソース信号線駆動回路部を有し、第2の回路には、チャネル形成領域に酸化物半導体積層を用いた複数のトランジスタが設けられ、酸化物半導体積層は、インジウム及びインジウム以外の第13族元素を含む第1の酸化物半導体膜、及び第1の酸化物半導体膜の上下にインジウム及びインジウム以外の第13族元素を含む第2の酸化物半導体膜、及びインジウム及びインジウム以外の第13族元素を含む第3の酸化物半導体膜を含み、第1の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比より大きく、第2の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下であり、第3の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下であり、第1の回路と第2の回路とは配線により電気的に接続されており、配線は複数のトランジスタのうち少なくとも2以上のトランジスタのゲートと電気的に接続される半導体装置である。
本明細書で開示する発明の構成の一形態は、上記構成において、第1の回路は単結晶半導体基板を用いた半導体素子を有する半導体装置である。例えば、単結晶半導体基板としてシリコンウエハを用いた集積回路などを用いることができる。
本明細書で開示する発明の構成の一形態は、上記構成において、複数のトランジスタは、電界効果移動度が20cm/Vs以上である半導体装置である。
本明細書で開示する発明の構成の一形態は、上記構成において、第1の酸化物半導体膜は、前記インジウムの原子数比が前記インジウム以外の第13族元素の原子数比の2倍より大きい半導体装置である。
本明細書で開示する発明の構成の一形態は、上記構成において、インジウム以外の第13族元素はガリウムである半導体装置である。
また、ゲート絶縁膜として窒素を含む絶縁膜、窒素及び酸素を含む絶縁膜を用いることができる。窒素を含む絶縁膜として窒素を含むシリコン膜、窒素を含むアルミニウム膜など、窒素及び酸素を含む絶縁膜として窒素及び酸素を含むシリコン膜、窒素及び酸素を含むアルミニウム膜などを用いることができる。
ゲート絶縁膜は成膜ガスを用いる成膜方法により形成することができる。例えば、化学気相成長(CVD:Chemical Vapor Deposition)法により形成することができる。
本明細書で開示する発明の構成の一形態は、上記構成において、ゲート絶縁膜として窒素を含むシリコン膜を有する半導体装置である。
本発明の一形態は、酸化物半導体でチャネル形成領域が形成される、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供する。
半導体装置の一形態を説明する図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する平面図。 半導体装置の一形態を説明する断面図。 電子機器を示す図。 半導体装置の一形態を説明する平面図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
(実施の形態1)
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図1乃至図5を用いて説明する。
本実施の形態で示す半導体装置の構成例を、図4(A)乃至4(C)に示す。
図1、図4、及び図5に示すように、本実施の形態で示す半導体装置は、複数の画素を含む画素部4002、ゲート信号線駆動回路部4004、及びビデオ信号をサンプリングするタイミングを制御する第1の回路4091、及び前記タイミングに従って前記ビデオ信号をサンプリングして前記画素に入力する第2の回路4092を含むソース信号線駆動回路部4003を有する。
図1(A)、図1(B)ではソース信号線駆動回路部4003の構成、動作について一例を示し説明する。
ソース信号線駆動回路部4003は、ビデオ信号をサンプリングするタイミングを制御する第1の回路4091、及び第1の回路4091が制御するタイミングに従ってビデオ信号をサンプリングして画素に入力する第2の回路4092を有する。第2の回路4092は、第2の回路4092_1〜4092_N(Nは自然数)という複数の回路を有する。第2の回路4092_1〜4092_Nは、各々、トランジスタ4011_1〜4011_k(kは自然数)という複数のトランジスタを有する。トランジスタ4011_1〜4011_kが、nチャネル型トランジスタである例を説明する。
ビデオ信号をサンプリングするタイミングを制御する第1の回路4091としては、例えばシフトレジスタなどを用いることができる。
トランジスタ4011_1〜4011_kは、組成が異なる複数の酸化物半導体膜の積層からなる酸化物半導体積層を含むトランジスタである。
ソース信号線駆動回路部4003の接続関係について、第2の回路4092_1を例にして説明する。トランジスタ4011_1〜4011_kの第1端子は、各々、配線5604_1〜5604_kと接続される。トランジスタ4011_1〜4011_kの第2端子は、各々、信号線S1〜Skと接続される。トランジスタ4011_1〜4011_kのゲートは、配線5605_1と接続される。
図7に、ソース信号線駆動回路部4003の平面図を示す。図7において、トランジスタ4011_1及びトランジスタ4011_2はゲート電極層を兼ねる配線5605_1によって第1の回路4091の端子部5611_1と電気的に接続している。また、トランジスタ4011_1は配線5604_1と配線5610_1を介して電気的に接続し、トランジスタ4011_2は配線5604_2と配線5610_2を介して電気的に接続している。
このように、配線5605_1が複数のトランジスタ4011_1〜4011_kのゲートと共通して電気的に接続されることによって、配線5605_1〜5605_Nの数を減らすことができる。配線数を減らすことにより、微細かつ高集積化された場合でも、配線間の間隔を確保することができ、ショートなど形状不良等に起因する電気的不良を防止することができる。従って、4K2K、8K4Kといった極めて高精細で画素数の多い半導体装置であっても、歩留まりよく作製することができる。また、該高精細で画素数の多い半導体装置の高信頼性化も達成できる。
第1の回路4091は、配線5605_1〜5605_Nに順番にHighレベル(High信号、高電源電位レベル、ともいう)の信号を出力し、第2の回路4092_1〜4092_Nを順番に選択する機能を有する。
第2の回路4092_1は、配線5604_1〜5604_kと信号線S1〜Skとの導通状態(第1端子と第2端子との間の導通)を制御する機能、即ち配線5604_1〜5604_kの電位を信号線S1〜Skに供給するか否かを制御する機能を有する。このように、第2の回路4092_1は、セレクタとしての機能を有する。またトランジスタ4011_1〜4011_kは、各々、配線5604_1〜5604_kと信号線S1〜Skとの導通状態を制御する機能、即ち配線5604_1〜5604_kの電位を信号線S1〜Skに供給する機能を有する。このように、トランジスタ4011_1〜4011_kは、各々、スイッチとしての機能を有する。
なお、配線5604_1〜5604_kには、各々、ビデオ信号用データ(DATA)が入力される。ビデオ信号用データ(DATA)は、画像情報又は画像信号に応じたアナログ信号である場合が多い。
次に、図1(A)の第1の回路4091の動作について、図1(B)のタイミングチャートを参照して説明する。図1(B)には、信号Sout_1〜Sout_N、及び信号Vdata_1〜Vdata_kの一例を示す。信号Sout_1〜Sout_Nは、各々、第1の回路4091の出力信号の一例であり、信号Vdata_1〜Vdata_kは、各々、配線5604_1〜5604_kに入力される信号の一例である。なお、第1の回路4091の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲート選択期間は、一例として、期間T1〜期間TNに分割される。期間T1〜TNは、各々、選択された行に属する画素にビデオ信号用データ(DATA)を書き込むための期間である。
期間T1〜期間TNにおいて、第1の回路4091は、Highレベルの信号を配線5605_1〜5605_Nに順番に出力する。例えば、期間T1において、第1の回路4091は、Highレベルの信号を配線5605_1に出力する。すると、トランジスタ4011_1〜4011_kはオンになるので、配線5604_1〜5604_kと、信号線S1〜Skとが導通状態になる。このとき、配線5604_1〜5604_kには、Data(S1)〜Data(Sk)が入力される。Data(S1)〜Data(Sk)は、各々、トランジスタ4011_1〜4011_kを介して、選択される行に属する画素のうち、1列目〜k列目の画素に書き込まれる。こうして、期間T1〜TNにおいて、選択された行に属する画素に、k列ずつ順番にビデオ信号用データ(DATA)が書き込まれる。
以上のように、ビデオ信号用データ(DATA)が複数の列ずつ画素に書き込まれることによって、ビデオ信号用データ(DATA)の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。
第2の回路4092におけるトランジスタ4011_1〜4011_kに用いることのできるトランジスタの一例を、図1(C)に示す。
図1(C)に示すトランジスタ4011aは、ボトムゲート構造の一つであり逆スタガ型トランジスタともいうトランジスタの一例である。図1(C)はチャネル長方向の断面図である。
基板4001上に設けられたトランジスタ4011aは、ゲート電極層401と、ゲート電極層401上に、窒化物絶縁膜421a及び窒化物絶縁膜421bの積層を含むゲート絶縁膜402、第1の酸化物半導体膜411及び第2の酸化物半導体膜412の積層を含む酸化物半導体積層403、ソース電極層405a、及びドレイン電極層405bを有する。また、トランジスタ4011aを覆う絶縁膜407が設けられている。
第1の酸化物半導体膜411及び第2の酸化物半導体膜412は組成が異なる酸化物半導体膜であり、同種の膜であっても構成する元素の原子数比が異なる。
トランジスタ4011aは、窒化物絶縁膜421a及び窒化物絶縁膜421bとして窒素を含むシリコン膜を適用する例である。窒素を含むシリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁膜を物理的に厚膜化することができる。よって、トランジスタ4011aの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、半導体装置の静電破壊を抑制することができる。
窒素を含むシリコン膜としては、例えば、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜が挙げられるが、窒素の含有量が多い程高い比誘電率を有するため、窒化シリコン膜を適用することが好ましい。また、酸化シリコンのエネルギーギャップが8eVであるのに対して窒化シリコンのエネルギーギャップは5.5eVと小さく、それに応じて固有抵抗も小さいため、窒化シリコン膜を用いることでより高いESD耐性を付与することが可能となる。さらに、窒化シリコン膜をCVD法で成膜する場合、窒化酸化シリコン膜等の酸素と窒素を含むシリコン膜をCVD法で成膜する場合に適用される温室効果ガスであるNOガスを用いる必要がない。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
本実施の形態において、窒化物絶縁膜421a及び窒化物絶縁膜421bとしては、窒化シリコン膜を適用する。
窒化物絶縁膜421aは、窒化物絶縁膜421bよりも厚い膜厚を有し、膜中欠陥が低減された窒化シリコン膜を用いるものとする。例えば、窒化物絶縁膜421aの膜厚を300nm以上400nm以下とする。また、電子スピン共鳴法(ESR:Electron Spin Resonance)によって計測される信号においてNcセンター(g値が2.003)に現れる信号のスピン密度が、好ましくは1×1017spins/cm以下、より好ましくは5×1016spins/cm以下である窒化シリコン膜を適用する。このように、膜中欠陥が低減された窒化シリコン膜を厚い膜厚(例えば、300nm以上)で設けることにより、窒化物絶縁膜421aのESD耐性を、例えば300V以上とすることが可能である。
また、窒化物絶縁膜421bは、酸化物半導体積層403と接するため、含有水素濃度の低減された窒化シリコン膜とする。窒化物絶縁膜421bの水素濃度は、少なくとも窒化物絶縁膜421aよりも低い濃度とする。例えば、プラズマCVD法により、窒化物絶縁膜421a及び窒化物絶縁膜421bを成膜する場合に、供給ガス中に含まれる水素濃度を低下させることで、窒化物絶縁膜421bの水素濃度を窒化物絶縁膜421aよりも低減することができる。具体的には、窒化物絶縁膜421a及び窒化物絶縁膜421bとして窒化シリコン膜を形成する場合には、窒化物絶縁膜421a成膜のための供給ガスよりもアンモニア流量を低減、またはアンモニアを用いずに窒化物絶縁膜421bを成膜すればよい。
また、窒化物絶縁膜421bの膜厚は25nm以上150nm以下とする。窒化物絶縁膜421bとして含有水素濃度が低減された窒化シリコン膜を設けることで、酸化物半導体積層403への水素、又は水素化合物(例えば、水)の混入を低減することができる。水素は酸化物半導体と結合することによって一部がドナーとなり、キャリアである電子を生じさせてトランジスタのしきい値電圧をマイナス方向に変動(シフト)させる要因となるため、水素濃度の低減された窒化シリコン膜を窒化物絶縁膜421bとして設けることで、トランジスタの電気特性を安定化させることができる。また、水素濃度の低減された窒化シリコン膜を窒化物絶縁膜421bとして設けることで、窒化物絶縁膜421aに含有される水素又は水素化合物等の不純物の酸化物半導体積層403への拡散を防止するバリア膜としての効果も奏する。
なお、本実施の形態において、窒化物絶縁膜421aと窒化物絶縁膜421bはともに窒化シリコン膜であり、材料や成膜条件によっては、各窒化物絶縁膜同士の界面が不明確になる場合もある。よって、図1Cにおいては、窒化物絶縁膜421aと窒化物絶縁膜421bの界面を模式的に点線で図示している。これは以降の各図面においても同様である。
酸化物半導体積層403は、2層以上の積層であり、2層の場合、インジウム及びインジウム以外の第13族元素を含む第1の酸化物半導体膜411、及び第1の酸化物半導体膜411の上、又は下にインジウム及びインジウム以外の第13族元素を含む第2の酸化物半導体膜412を含む。第1の酸化物半導体膜411は、インジウムの原子数比がインジウム以外の第13族元素の原子数比より大きく、第2の酸化物半導体膜412は、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下とする。
なお、本実施の形態において、酸化物半導体積層403を構成する複数の酸化物半導体膜は、材料や成膜条件によっては、各酸化物半導体膜同士の界面が不明確になる場合もある。よって、図1Cにおいては、酸化物半導体積層403を構成する複数の酸化物半導体膜の界面を模式的に点線で図示している。これは以降の各図面においても同様である。
第1の酸化物半導体膜411は、前記インジウムの原子数比が前記インジウム以外の第13族元素の原子数比の2倍より大きいことが好ましい。
トランジスタ4011aは、ゲート絶縁膜402側から、インジウムの原子数比がインジウム以外の第13族元素の原子数比より大きい第1の酸化物半導体膜411、及びインジウムの原子数比がインジウム以外の第13族元素の原子数比以下の第2の酸化物半導体膜412が順に積層する例である。
図2(A)に示すトランジスタ4011bは、ゲート絶縁膜402側から、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下の第2の酸化物半導体膜412、及びインジウムの原子数比がインジウム以外の第13族元素の原子数比より大きい第1の酸化物半導体膜411が順に積層する例である。
トランジスタ4011a、4011bの場合、例えば、第1酸化物半導体膜411、第2の酸化物半導体膜412としてインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を用いて、第1の酸化物半導体膜411の原子数比をIn:Ga:Zn=3:1:2とし、第2の酸化物半導体膜412の原子数比をIn:Ga:Zn=1:1:1とすることができる。
また、第1の酸化物半導体膜411と第2の酸化物半導体膜412に、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、またはCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)を適宜組み合わせた構成としてもよい。例えば、第1の酸化物半導体膜411と第2の酸化物半導体膜412の少なくともどちらか一方に非晶質酸化物半導体を適用すると、酸化物半導体積層403の内部応力や外部からの応力を緩和し、トランジスタ4011の特性ばらつきが低減され、また、トランジスタ4011の信頼性をさらに高めることが可能となる。
一方で、非晶質酸化物半導体は水素などのドナーとなる不純物を吸収しやすく、また、酸素欠損が生じやすいためn型化されやすい。このため、チャネル側の酸化物半導体膜は、CAAC−OSなどの結晶性を有する酸化物半導体を適用することが好ましい。
また、図2(B)に示すトランジスタ4011cのように、酸化物半導体積層403が3層の場合、インジウム及びインジウム以外の第13族元素を含む第1の酸化物半導体膜411、及び第1の酸化物半導体膜411の上下にインジウム及びインジウム以外の第13族元素を含む第2の酸化物半導体膜412a、及びインジウム及びインジウム以外の第13族元素を含む第3の酸化物半導体膜412bを含む。第1の酸化物半導体膜411は、インジウムの原子数比がインジウム以外の第13族元素の原子数比より大きく、第2の酸化物半導体膜412aは、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下であり、第3の酸化物半導体膜412bは、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下とする。
トランジスタ4011cの場合、例えば、第1の酸化物半導体膜411、第2の酸化物半導体膜412a、及び第3の酸化物半導体膜412bとしてインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を用いて、第1の酸化物半導体膜411の原子数比をIn:Ga:Zn=3:1:2とし、第2の酸化物半導体膜412aの原子数比をIn:Ga:Zn=1:3:2とし、第3の酸化物半導体膜412bの原子数比をIn:Ga:Zn=1:1:1とすることができる。
また、トランジスタ4011cのように酸化物半導体積層403を3層以上の積層構造とする場合、複数層の結晶性を有する酸化物半導体膜で非晶質酸化物半導体膜を挟む構造としてもよい。また、結晶性を有する酸化物半導体膜と非晶質酸化物半導体膜を交互に積層する構造としてもよい。
また、図3(A)に示すトランジスタ4011dに示すように、ソース電極層405a、ドレイン電極層405bと酸化物半導体積層403の間に導電膜408a、408bを設けてもよい。導電膜408a、408bはソース電極層405a、ドレイン電極層405bに用いる金属元素が酸化物半導体積層に拡散などして悪影響を与えないように、該金属元素を遮断する機能を有する膜が好ましい。例えば、抵抗が低く配線として好適な銅をソース電極層405a、ドレイン電極層405bとして用い、酸化物半導体積層403への銅の拡散を遮断するタングステン膜、モリブデン膜、チタン膜などを導電膜408a、408bとして設けることができる。
また、図3(B)に示すトランジスタ4011eに示すように、ゲート絶縁膜402側に設けられる第2の酸化物半導体膜412a(例えば原子数比をIn:Ga:Zn=1:3:2)は島状に加工せず、ゲート絶縁膜402上に延在して設けてもよい。トランジスタ4011eはゲート絶縁膜402として窒化物絶縁膜421(例えば窒化シリコン膜)、酸化物絶縁膜423(例えば酸化シリコン膜、窒素を含む酸化シリコン膜)の積層を含む例である。
また、図3(C)に示すトランジスタ4011fに示すように、ゲート絶縁膜402として窒化物絶縁膜421(例えば窒化シリコン膜)を設け、島状に加工せず、該窒化物絶縁膜421上に延在する第2の酸化物半導体膜412a(例えば原子数比をIn:Ga:Zn=1:3:2)を設ける構成としてもよい。
第1の酸化物半導体膜411、第2の酸化物半導体膜412(412a)、第3の酸化物半導体膜412bに用いることのできる膜の例を表1に示す。表1は、第1の酸化物半導体膜411、第2の酸化物半導体膜412(412a)、及び第3の酸化物半導体膜412bとしてインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を用いる例である。
なお、ターゲットの原子数比が形成される酸化物半導体膜の原子数比に反映される。よって、所望の原子数比を有するターゲットを用いてスパッタリング法により、酸化物半導体膜を形成することによって、所望の原子数比が反映された酸化物半導体膜を得ることができる。
トランジスタ4011a乃至4011fは、電界効果移動度が20cm/Vs以上のトランジスタとすることができる。
酸化物半導体積層403に用いる酸化物半導体としては、少なくともインジウム(In)とインジウム以外の第13族元素を含む。インジウム以外の第13族元素としてはガリウムを用いることができる。また、インジウム以外の第13族元素の代わりにジルコニウム(Zr)、ハフニウム(Hf)、ゲルマニウム(Ge)、スズ(Sn)、鉄(Fe)、マンガン(Mn)、コバルト(Co)を用いてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、In−Zn系酸化物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
なお、ここで、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。
また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好ましい。また、スタビライザーとしてジルコニウム(Zr)を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)のいずれか一種あるいは複数種を有してもよい。
なお、ここで、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。
例えば、In:Ga:Zn=1:1:1、In:Ga:Zn=2:2:1、In:Ga:Zn=3:1:2、あるいはIn:Ga:Zn=1:3:2の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1、In:Sn:Zn=2:1:3あるいはIn:Sn:Zn=2:1:5の原子数比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、インジウムを含む酸化物半導体は、これらに限られず、必要とする半導体特性(移動度、しきい値、ばらつき等)に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:c(a+b+c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+C=1)の酸化物の組成の近傍であるとは、a、b、cが、(a−A)+(b−B)+(c−C)≦rを満たすことをいい、rは、例えば、0.05とすればよい。他の酸化物でも同様である。
酸化物半導体積層403は、例えば非単結晶を有してもよい。非単結晶は、例えば、CAAC(C Axis Aligned Crystal)、多結晶、微結晶、非晶質部を有する。
酸化物半導体は、例えばCAACを有してもよい。なお、CAACを有する酸化物半導体を、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)と呼ぶ。
CAAC−OSは、例えば、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像で、結晶部を確認することができる場合がある。CAAC−OSに含まれる結晶部は、例えば、TEMによる観察像で、一辺100nmの立方体内に収まる大きさであることが多い。また、CAAC−OSは、TEMによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、CAAC−OSは、TEMによる観察像で、粒界(グレインバウンダリーともいう。)を明確に確認できない場合がある。CAAC−OSは、例えば、明確な粒界を有さないため、不純物が偏析することが少ない。また、CAAC−OSは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、CAAC−OSは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。
CAAC−OSは、例えば、複数の結晶部を有し、当該複数の結晶部においてc軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っている場合がある。そのため、CAAC−OSは、例えば、X線回折(XRD:X−Ray Diffraction)装置を用い、out−of−plane法による分析を行うと、回折角(2θ)が31°近傍のピークが現れる場合がある。2θが31°近傍のピークは、InGaZnOの結晶であれば、(009)面に配向していることを示す。また、CAAC−OSは、例えば、2θが36°近傍のピークが現れる場合がある。2θが36°近傍のピークは、ZnGaの結晶であれば、(222)面に配向していることを示す。CAAC−OSは、好ましくは、2θが31°近傍にピークが現れ、2θが36°近傍にピークが現れない。
また、CAAC−OSは、例えば、異なる結晶部間で、それぞれa軸およびb軸の向きが揃っていない場合がある。例えば、InGaZnOの結晶を有するCAAC−OSであれば、XRD装置を用い、c軸に垂直な方向からX線を入射させるin−plane法による分析を行うと、2θが56°近傍のピークが現れる場合がある。2θが56°近傍のピークは、InGaZnOの結晶の(110)面を示す。ここで、2θを56°近傍で固定し、表面の法線ベクトルを軸(φ軸)として試料を回転させて分析(φスキャン)を行うと、a軸およびb軸の向きが揃っている単結晶酸化物半導体の場合は6つのピークが現れるが、CAAC−OSの場合は明瞭なピークが現れない。
このように、CAAC−OSは、例えば、c軸配向し、a軸または/およびb軸はマクロに揃っていない場合がある。
また、CAAC−OSは、例えば、電子線回折像で、スポット(輝点)が観測される場合がある。なお、特に、ビーム径が10nmφ以下、または5nmφ以下の電子線を用いて得られる電子線回折像を、極微電子線回折像と呼ぶ。
CAAC−OSに含まれる結晶部は、例えば、c軸がCAAC−OSの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつab面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、80°以上100°以下、好ましくは85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−10°以上10°以下、好ましくは−5°以上5°以下の範囲も含まれることとする。
また、CAAC−OSは、例えば、欠陥準位密度を低減することで形成することができる。酸化物半導体において、例えば、酸素欠損は欠陥準位である。酸素欠損は、トラップ準位となることや、水素を捕獲することによってキャリア発生源となることがある。CAAC−OSを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重要となる。従って、CAAC−OSは、欠陥準位密度の低い酸化物半導体である。または、CAAC−OSは、酸素欠損の少ない酸化物半導体である。
不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。従って、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安定となる場合がある。
また、高純度真性または実質的に高純度真性であるCAAC−OSを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
酸化物半導体は、例えば多結晶を有してもよい。なお、多結晶を有する酸化物半導体を、多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。
酸化物半導体は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。
微結晶酸化物半導体は、例えば、TEMによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、例えば、1nm以上10nm以下の微結晶をナノ結晶(nc:nanocrystal)と呼ぶ。ナノ結晶を有する酸化物半導体を、nc−OS(nanocrystalline Oxide Semiconductor)と呼ぶ。また、nc−OSは、例えば、TEMによる観察像では、結晶部と結晶部との境界を明確に確認できない場合がある。また、nc−OSは、例えば、TEMによる観察像では、明確な粒界を有さないため、不純物が偏析することが少ない。また、nc−OSは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、nc−OSは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。
nc−OSは、例えば、微小な領域(例えば、1nm以上10nm以下の領域)において原子配列に周期性を有する場合がある。また、nc−OSは、例えば、結晶部と結晶部との間で規則性がないため、巨視的には原子配列に周期性が見られない場合、または長距離秩序が見られない場合がある。従って、nc−OSは、例えば、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。nc−OSは、例えば、XRD装置を用い、結晶部よりも大きいビーム径のX線でout−of−plane法による分析を行うと、配向を示すピークが検出されない場合がある。また、nc−OSは、例えば、結晶部よりも大きいビーム径(例えば、20nmφ以上、または50nmφ以上)の電子線を用いる電子線回折像では、ハローパターンが観測される場合がある。また、nc−OSは、例えば、結晶部と同じか結晶部より小さいビーム径(例えば、10nmφ以下、または5nmφ以下)の電子線を用いる極微電子線回折像では、スポットが観測される場合がある。また、nc−OSの極微電子線回折像は、例えば、円を描くように輝度の高い領域が観測される場合がある。また、nc−OSの極微電子線回折像は、例えば、当該領域内に複数のスポットが観測される場合がある。
nc−OSは、微小な領域において原子配列に周期性を有する場合があるため、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc−OSは、結晶部と結晶部との間で規則性がないため、CAAC−OSと比べて欠陥準位密度が高くなる。
なお、酸化物半導体が、CAAC−OS、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、CAAC−OSの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、CAAC−OSの領域、のいずれか二種以上の領域の積層構造を有する場合がある。
CAAC−OS膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa−b面から劈開し、a−b面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、スパッタリング用ターゲットの結晶状態が基板に転写され、CAAC−OS膜を成膜することができる。
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物濃度を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物(水素、水、二酸化炭素および窒素など)を低減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を100℃以上740℃以下、好ましくは200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。
スパッタリング用ターゲットの一例として、In−Ga−Zn−O化合物ターゲットについて以下に示す。
InO粉末、GaO粉末およびZnO粉末を所定の比率で混合し、加圧処理後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga−Zn−O化合物ターゲットとする。なお、X、YおよびZは任意の正数である。ここで、所定の比率は、例えば、InO粉末、GaO粉末およびZnO粉末が、2:2:1、8:4:3、3:1:1、1:1:1、4:2:3または3:1:2のmol数比である。なお、粉末の種類、およびその混合する比率は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
また、CAAC−OSのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。
なお、Raとは、JIS B 0601:2001(ISO4287:1997)で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、数式(1)にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標((x1,y1,f(x1,y1)),(x1,y2,f(x1,y2)),(x2,y1,f(x2,y1)),(x2,y2,f(x2,y2))の4点で表される四角形の領域とし、指定面をxy平面に投影した長方形の面積をS0、基準面の高さ(指定面の平均の高さ)をZ0とする。Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて測定可能である。
ただし、トランジスタ4011は、ボトムゲート型であるため、酸化物半導体膜の下方には基板4001とゲート電極層401とゲート絶縁膜402が存在している。従って、上記平坦な表面を得るためにゲート電極層401及びゲート絶縁膜402を形成した後、CMP処理などの平坦化処理を行ってもよい。
酸化物半導体積層403の膜厚は、1nm以上30nm以下(好ましくは5nm以上10nm以下)とし、スパッタリング法、MBE(Molecular Beam Epitaxy)法、CVD法、パルスレーザ堆積法、ALD(Atomic Layer Deposition)法等を適宜用いることができる。
また、酸化物半導体積層403において、銅、塩素などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トランジスタの製造工程において、これらの不純物が混入または酸化物半導体膜表面に付着する恐れのない工程を適宜選択することが好ましく、酸化物半導体膜表面に付着した場合には、シュウ酸や希フッ酸などに曝す、またはプラズマ処理(NOプラズマ処理など)を行うことにより、酸化物半導体膜表面の不純物を除去することが好ましい。具体的には、酸化物半導体膜の銅濃度は1×1018atoms/cm以下、好ましくは1×1017atoms/cm以下とする。また、酸化物半導体膜のアルミニウム濃度は1×1018atoms/cm以下とする。また、酸化物半導体膜の塩素濃度は2×1018atoms/cm以下とする。
絶縁表面を有する基板4001に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板などの電子工業用に使われる各種ガラス基板を用いることが出来る。なお、基板としては、熱膨張係数が25×10−7/℃以上50×10−7/℃以下(好ましくは、30×10−7/℃以上40×10−7/℃以下)であり、歪み点が650℃以上750℃以下(好ましくは、700℃以上740℃以下)である基板を用いることが好ましい。
第5世代(1000mm×1200mmまたは1300mm×1500mm)、第6世代(1500mm×1800mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2500mm)、第9世代(2400mm×2800mm)、第10世代(2880mm×3130mm)などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板として用いる場合、縮みの少ないものを用いることが好ましい。例えば、基板として、好ましくは450℃、好ましくは500℃の温度で1時間加熱処理を行った後の縮み量が20ppm以下、好ましくは10ppm以下、さらに好ましくは5ppm以下である大型ガラス基板を用いればよい。
または、基板4001として、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することもできる。これらの基板上に半導体素子が設けられたものを用いてもよい。
また、基板4001として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体積層403を含むトランジスタ4011を直接作製してもよいし、他の作製基板に酸化物半導体積層403を含むトランジスタ4011を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ4011との間に剥離層を設けるとよい。
基板4001上に下地膜として絶縁膜を設けてもよい。絶縁膜としては、プラズマCVD法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、又はこれらの混合材料を用いて形成することができる。
また、該絶縁膜としては、不純物に対するバリア性を有する窒化物絶縁膜421bと同材料及び同工程で形成された同種の膜を用いてもよい。例えば、トランジスタ4011aにおいて、基板4001上に窒化物絶縁膜421b、窒化物絶縁膜421a、窒化物絶縁膜421bを3層積層してもよい。不純物に対するバリア性を有する窒化物絶縁膜421bのような膜を基板4001と窒化物絶縁膜421aとの間に設けることで、基板4001から窒化物絶縁膜421aへの不純物の侵入を遮断することができる。
基板4001(又は基板4001及び下地膜)に熱処理を行ってもよい。例えば、高温のガスを用いて熱処理を行うGRTA(Gas Rapid Thermal Anneal)装置により、650℃、1分〜5分間、熱処理を行えばよい。なお、GRTAにおける高温のガスには、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。また、電気炉により、500℃、30分〜1時間、熱処理を行ってもよい。
ソース電極層405a、ドレイン電極層405b、及びゲート電極層401としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、ネオジム、及びスカンジウムのいずれかから選択される一以上の元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。また、ソース電極層405a、ドレイン電極層405b、及びゲート電極層401としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。
また、ソース電極層405a、ドレイン電極層405b、及びゲート電極層401としては、導電性の金属酸化物膜で形成しても良い。導電性の金属酸化物膜としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、及び酸化インジウム酸化亜鉛のいずれかから選択される一以上の元素を含む金属酸化物膜、又はこれらの金属酸化物材料に酸化シリコンを含ませた金属酸化物膜を用いることができる。
ソース電極層405a、ドレイン電極層405b、及びゲート電極層401は、上記導電膜の単層構造でも積層構造でもよく、例えば、アルミニウム、銅などの金属膜の下側又は上側の一方または双方にチタン、モリブデン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成などを用いることができる。
例えば、ゲート電極層401として、窒化タングステン膜又は窒化チタン膜上に、銅を形成し、銅上にタングステン膜、モリブデン膜、又はチタン膜が積層した構造などを用いることができる。
ソース電極層405a、ドレイン電極層405b、及びゲート電極層401は、スパッタリング法、CVD法(プラズマCVD法など)、蒸着法等を用いて形成することができる。
絶縁膜407及びゲート絶縁膜402の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化ガリウム亜鉛膜、酸化亜鉛膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。
また、絶縁膜407及びゲート絶縁膜402の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSi(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSiO(x>0、y>0))、ハフニウムアルミネート(HfAl(x>0、y>0))、酸化ランタンなどのhigh−k材料を用いることもできる。さらに、絶縁膜407及びゲート絶縁膜402は、単層構造としても良いし、積層構造としても良い。
また、絶縁膜407として、インジウム、ガリウム、亜鉛を含む酸化物膜(例えば原子数比をIn:Ga:Zn=1:3:2)を用いてもよい。
絶縁膜407及びゲート絶縁膜402は、スパッタリング法、MBE(Molecular Beam Epitaxy)法、化学気相成長(CVD:Chemical Vapor Deposition)法(プラズマCVD法等)、パルスレーザ堆積法、ALD(Atomic Layer Deposition)法等を適宜用いて形成することができる。また、有機金属気相成長(MOCVD:Metal Organic Vapor Deposition)法を用いてもよい。例えば、MOCVD法を用いて成膜した酸化ガリウム膜を、絶縁膜407及びゲート絶縁膜402として用いることができる。
絶縁膜407及びゲート絶縁膜402は、酸化物半導体積層403と接する部分において酸素を多く含むことが好ましい。絶縁膜407及びゲート絶縁膜402は、膜中(バルク中)に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、酸素を多く含む絶縁膜を絶縁膜407及びゲート絶縁膜402として用いると、酸化物半導体積層403に酸素を供給することができ、特性を良好にすることができる。絶縁膜407及びゲート絶縁膜402は、作製するトランジスタのサイズや絶縁膜407及びゲート絶縁膜402の段差被覆性を考慮して形成することが好ましい。
また、絶縁膜407は、酸化物半導体積層403からの酸素放出、及び水素、水分などの不純物侵入が防止できる緻密な膜を用いることが好ましい。絶縁膜407は、酸素過剰膜と緻密な膜との積層でもよい。
また、酸化物半導体積層403に、過剰な水素(水や水酸基を含む)を除去(脱水化または脱水素化)するための加熱処理を行ってもよい。加熱処理の温度は、300℃以上700℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体積層403に対して窒素雰囲気下450℃において1時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すGRTAを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
また、加熱処理で酸化物半導体積層403を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、より好ましくは10ppb以下の空気)を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、6N以上好ましくは7N以上(即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体積層403を高純度化することができる。
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状であっても、エッチングにより加工した後でもよい。また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
また、脱水化又は脱水素化処理を行った酸化物半導体積層403に、酸素(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して膜中に酸素を供給してもよい。
脱水化又は脱水素化処理を行った酸化物半導体積層403に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体積層403を高純度化、及び電気的にI型(真性)化することができる。高純度化し、電気的にI型(真性)化した酸化物半導体積層403を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
酸化物半導体積層403への酸素の導入は、脱水化又は脱水素化処理を行った後が好ましいが、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体積層403への酸素の導入は複数回行ってもよい。
以上のように、本実施の形態における半導体装置は、高精細な画像表示を可能とする高機能及び高信頼性の半導体装置とすることができる。
(実施の形態2)
本実施の形態では、半導体装置の具体的な構成例を図4(A)乃至(C)、及び図5(A)、(B)を用いて説明する。
図4(A)において、基板4001上に設けられた画素部4002を囲むようにして、シール材4005が設けられ、基板4006によって封止されている。図4(A)においては、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、ICチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成されたゲート信号線駆動回路部4004、ソース信号線駆動回路部4003における第1の回路4091が実装されている。ソース信号線駆動回路部4003と、ゲート信号線駆動回路部4004又は画素部4002に与えられる各種信号及び電位は、FPC(Flexible printed circuit)4018a、4018bから供給されている。
図4(B)、及び図4(C)において、基板4001上に設けられた画素部4002と、ゲート信号線駆動回路部4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、ゲート信号線駆動回路部4004の上に基板4006が設けられている。よって画素部4002と、ゲート信号線駆動回路部4004とは、基板4001とシール材4005と基板4006とによって共に封止されている。
図4(B)、及び図4(C)においては、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、ソース信号線駆動回路部4003が設けられており、ソース信号線駆動回路部4003において、第1の回路4091はICチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され、実装されており、第2の回路4092は基板4001上に形成されている。
図4(B)、及び図4(C)においては、ソース信号線駆動回路部4003と、ゲート信号線駆動回路部4004又は画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。
また図4(B)、及び図4(C)においては、ソース信号線駆動回路部4003における第1の回路4091を別途形成し、基板4001に実装している例を示しているが、この構成に限定されない。
なお、別途形成した駆動回路部の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape Automated Bonding)方法などを用いることができる。図4(A)は、COG方法によりソース信号線駆動回路部4003における第1の回路4091、ゲート信号線駆動回路部4004を実装する例であり、図4(B)は、COG方法によりソース信号線駆動回路部4003における第1の回路4091を実装する例であり、図4(C)は、TAB方法によりソース信号線駆動回路部4003における第1の回路4091を実装する例である。
また、半導体装置は、画素に設けられた表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。
なお、本明細書中における半導体装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTABテープもしくはTCPが取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュールも全て半導体装置に含むものとする。
半導体装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)、を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、半導体装置の一形態について、図5を用いて説明する。図5は、図4(A)のM−Nにおける断面図に相当する。
図5で示すように、半導体装置は接続端子電極4015及び端子電極4016を有しており、接続端子電極4015及び端子電極4016はFPC4018が有する端子と異方性導電膜4019を介して、電気的に接続されている。
接続端子電極4015は、第1の電極層4030と同じ導電膜から形成され、端子電極4016は、トランジスタ4010、4011のゲート電極層と同じ導電膜で形成されている。
また基板4001上に設けられた画素部4002と、ゲート信号線駆動回路部4004、ソース信号線駆動回路部4003における第2の回路4092は、トランジスタを複数有しており、図5では、画素部4002に含まれるトランジスタ4010と、ソース信号線駆動回路部4003における第2の回路4092に含まれるトランジスタ4011とを例示している。図5(A)では、トランジスタ4010、4011上には絶縁膜4024が設けられ、図5(B)では、トランジスタ4010上にさらに、絶縁膜4021が設けられている。
トランジスタ4010、4011としては、実施の形態1に示したトランジスタ4011a乃至4011fを適用することができる。本実施の形態では、実施の形態1で示したトランジスタ4011aと同様な構造を有するトランジスタを適用する例を示す。
本実施の形態では、トランジスタ4010、4011は、チャネル形成領域に酸化物半導体積層を用いる。酸化物半導体積層は、2層以上の積層であり、2層の場合、インジウム及びインジウム以外の第13族元素を含む第1の酸化物半導体膜、及び第1の酸化物半導体膜の上、又は下にインジウム及びインジウム以外の第13族元素を含む第2の酸化物半導体膜を含む。第1の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比より大きく、第2の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下とする。
また、酸化物半導体積層が3層の場合、インジウム及びインジウム以外の第13族元素を含む第1の酸化物半導体膜、及び第1の酸化物半導体膜の上下にインジウム及びインジウム以外の第13族元素を含む第2の酸化物半導体膜、及びインジウム及びインジウム以外の第13族元素を含む第3の酸化物半導体膜を含む。第1の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比より大きく、第2の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下であり、第3の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下とする。
トランジスタ4010、4011は、電界効果移動度が20cm/Vs以上のトランジスタとすることができる。
上記構成とすることで、本実施の形態の図5で示す、トランジスタ4010、4011を含む半導体装置は、高精細な画像表示を可能とする高機能及び高信頼性の半導体装置とすることができる。
第1の回路4091のような半導体集積回路と、基板上に設けられた第2の回路4092のようなトランジスタ4011と電気的に接続されている配線との接続部分の構造としては、基板上の配線と半導体集積回路の電極に設けられた導電性の突起物であるバンプとを接触させ、基板と半導体集積回路間を樹脂で固定してもよい。また基板上の配線と半導体集積回路の電極端子の間に導電性の粒子を分散させた樹脂を設け、この導電性の粒子で半導体集積回路と基板上の配線との接続を行い、導電性の粒子を分散させた有機樹脂で接着、固定してもよい。また、接着に使用する樹脂としては光硬化性の樹脂や熱硬化性のものあるいは自然硬化性の樹脂等を用いることができる。また、実装方法として、ワイヤーボンディング法を用いてもよい。
本実施の形態では、トランジスタ4509を含む第1の回路4091は、トランジスタ4011を含む第2の回路4092と接続する配線4520と、異方性導電膜4540を介して電気的に接続されている。
また、第1の回路4091は、FPC4518と、異方性導電膜4019、接続端子電極4015、端子電極4016、異方性導電膜4540を介して電気的に接続されている。
図示しないが、第1の回路4091は接着層によって第1の基板4001上に接着することができる。
画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図5(A)に表示素子として液晶素子を用いた液晶表示装置の例を示す。図5(A)において、表示素子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶組成物4008を含む。なお、液晶組成物4008を挟持するように配向膜として機能する絶縁膜4032、4033が設けられている。第2の電極層4031は基板4006側に設けられ、第1の電極層4030と第2の電極層4031とは液晶組成物4008を介して積層する構成となっている。
またスペーサ4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶組成物4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料(液晶組成物)は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶組成物4008に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶組成物4008と、第1の電極層4030及び第2の電極層4031とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。静電気の影響により酸化物半導体膜を用いるトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、1×10Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細書における固有抵抗の値は、20℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値(オフ電流値)を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。また、VA型の液晶表示装置にも適用することができる。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機EL素子を用いる例を示す。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図5(B)に表示素子として発光素子を用いた発光装置の例を示す。
図5(B)に示す発光装置においては、表示素子である発光素子4513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。なお発光素子4513の構成は、第1の電極層4030、電界発光層4511、第2の電極層4031の積層構造であるが、示した構成に限定されない。発光素子4513から取り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
隔壁4510は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層4030上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層4511は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
発光素子4513に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4031及び隔壁4510上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、DLC膜等を形成することができる。
また、発光素子4513に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子4513を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、基板4001、基板4006、及びシール材4005によって封止された空間には充填材4514が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。
充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)又はEVA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒又は溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子又は第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
なお、基板4001、基板4006としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板(金属フィルム)を用いてもよい。また複合材料を用いてもよく、例えば、FRP(Fiberglass−Reinforced Plastics)板、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシート等を用いることもできる。
絶縁膜4024としては、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、又は積層を用いることができる。
また、平坦化絶縁膜として機能する絶縁膜4021は、アクリル、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
絶縁膜4021の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法)、スクリーン印刷、オフセット印刷等、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第1の電極層及び第2の電極層(画素電極層、共通電極層、対向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第1の電極層4030、第2の電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第1の電極層4030、第2の電極層4031はタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、銀等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
また、第1の電極層4030、第2の電極層4031として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように様々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態3)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、DVD(Digital Versatile Disc)などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルCDプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、DNA保存用冷凍庫、煙感知器、放射線測定器、透析装置等の医療機器、などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電気機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車(EV)、内燃機関と電動機を併せ持ったハイブリッド車(HEV)、プラグインハイブリッド車(PHEV)、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機、惑星探査機、宇宙船が挙げられる。
上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。例えば、表示部に実施の形態1又は実施の形態2で示す表示装置が適用することができる。
図6(A)は、ノート型のパーソナルコンピュータであり、本体3001、筐体3002、表示部3003、キーボード3004などによって構成されている。実施の形態1乃至3のいずれかで示した半導体装置を適用することにより、高性能及び高信頼性のノート型のパーソナルコンピュータとすることができる。
図6(B)は、携帯音楽プレーヤであり、本体3021には表示部3023と、耳に装着するための固定部3022と、スピーカ、操作ボタン3024、外部メモリスロット3025等が設けられている。実施の形態1又は実施の形態2のいずれかで示した半導体装置を適用することにより、高性能及び高信頼性な携帯音楽プレイヤー(PDA)とすることができる。
さらに、図6(B)に示す携帯音楽プレーヤにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。
図6(C)は、電子書籍の一例を示している。例えば、電子書籍は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図6(C)では表示部2705)に文章を表示し、左側の表示部(図6(C)では表示部2707)に画像を表示することができる。実施の形態1又は実施の形態2で示した半導体装置を適用することにより、高性能及び高信頼性な電子書籍とすることができる。表示部2705として半透過型、又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにしてもよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図6(C)では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図6(D)は、携帯電話であり、筐体2801には、表示パネル2802、スピーカ2803、マイクロフォン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子2808などを備えている。また、アンテナは筐体2801内部に内蔵されている。実施の形態1又は実施の形態2で示した半導体装置を適用することにより、高性能及び高信頼性な携帯電話とすることができる。
また、表示パネル2802はタッチパネルを備えており、図6(D)には映像表示されている複数の操作キー2805を点線で示している。なお、図6(D)に示す携帯電話に太陽電池セルを搭載し、該太陽電池セルで出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を、携帯電話に実装してもよい。
表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能である。スピーカ2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、録音、再生などが可能である。
外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図6(E)は、デジタルビデオカメラであり、本体3051、表示部(A)3057、接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056などによって構成されている。実施の形態1又は実施の形態2で示した半導体装置を適用することにより、高性能及び高信頼性なデジタルビデオカメラとすることができる。
図6(F)は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。実施の形態1又は実施の形態2で示した半導体装置を適用することにより、高性能及び高信頼性なテレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
401 ゲート電極層
402 ゲート絶縁膜
403 酸化物半導体積層
405a ソース電極層
405b ドレイン電極層
407 絶縁膜
408a 導電膜
408b 導電膜
411 酸化物半導体膜
412 酸化物半導体膜
412a 酸化物半導体膜
412b 酸化物半導体膜
421 窒化物絶縁膜
421a 窒化物絶縁膜
421b 窒化物絶縁膜
423 酸化物絶縁膜
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
2801 筐体
2802 表示パネル
2803 スピーカ
2804 マイクロフォン
2805 操作キー
2806 ポインティングデバイス
2807 カメラ用レンズ
2808 外部接続端子
2811 外部メモリスロット
3001 本体
3002 筐体
3003 表示部
3004 キーボード
3021 本体
3022 固定部
3023 表示部
3024 操作ボタン
3025 外部メモリスロット
3051 本体
3053 接眼部
3054 操作スイッチ
3056 バッテリー
4001 基板
4002 画素部
4003 ソース信号線駆動回路部
4004 ゲート信号線駆動回路部
4005 シール材
4006 基板
4008 液晶組成物
4010 トランジスタ
4011 トランジスタ
4011_k トランジスタ
4011_1 トランジスタ
4011_2 トランジスタ
4011a トランジスタ
4011b トランジスタ
4011c トランジスタ
4011d トランジスタ
4011e トランジスタ
4011f トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4021 絶縁膜
4024 絶縁膜
4030 電極層
4031 電極層
4032 絶縁膜
4033 絶縁膜
4035 スペーサ
4091 回路
4092 回路
4092_1 回路
4092_N 回路
4509 トランジスタ
4510 隔壁
4511 電界発光層
4513 発光素子
4514 充填材
4518 FPC
4520 配線
4540 異方性導電膜
5604_1 配線
5604_2 配線
5604_k 配線
5605_1 配線
5605_N 配線
5610_1 配線
5610_2 配線
5611_1 端子部
9601 筐体
9603 表示部
9605 スタンド

Claims (2)

  1. シフトレジスタと、前記シフトレジスタの出力信号に従ってビデオ信号をサンプリングする回路と、を有し、
    前記回路は、複数のトランジスタを有し、
    前記トランジスタのチャネル形成領域は、酸化物半導体積層に設けられ、
    前記酸化物半導体積層は、インジウム及びインジウム以外の第13族元素を含む第1の酸化物半導体膜と、前記第1の酸化物半導体膜下の、インジウム及びインジウム以外の第13族元素を含む第2の酸化物半導体膜と、前記第1の酸化物半導体膜上の、インジウム及びインジウム以外の第13族元素を含む第3の酸化物半導体膜と、を有し、
    前記第1の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比より大きく、
    前記第2の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下であり、
    前記第3の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比以下であり、
    前記第1の酸化物半導体膜は、結晶性を有し、
    前記第2の酸化物半導体膜及び前記第3の酸化物半導体膜は、前記第1の酸化物半導体膜とは結晶性が異なるとを特徴とする半導体装置。
  2. 請求項1において、
    前記第1の酸化物半導体膜は、インジウムの原子数比がインジウム以外の第13族元素の原子数比の2倍より大きいことを特徴とする半導体装置。
JP2013113668A 2012-05-31 2013-05-30 半導体装置 Expired - Fee Related JP6208469B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013113668A JP6208469B2 (ja) 2012-05-31 2013-05-30 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012124045 2012-05-31
JP2012124045 2012-05-31
JP2013113668A JP6208469B2 (ja) 2012-05-31 2013-05-30 半導体装置

Publications (3)

Publication Number Publication Date
JP2014007396A JP2014007396A (ja) 2014-01-16
JP2014007396A5 JP2014007396A5 (ja) 2016-03-31
JP6208469B2 true JP6208469B2 (ja) 2017-10-04

Family

ID=49669124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013113668A Expired - Fee Related JP6208469B2 (ja) 2012-05-31 2013-05-30 半導体装置

Country Status (2)

Country Link
US (3) US8785928B2 (ja)
JP (1) JP6208469B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201341916A (zh) * 2012-04-12 2013-10-16 Innocom Tech Shenzhen Co Ltd 畫素結構及應用其之液晶顯示結構
KR20210109658A (ko) 2012-05-10 2021-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
US8785928B2 (en) 2012-05-31 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140106977A (ko) * 2013-02-27 2014-09-04 삼성전자주식회사 고성능 금속 산화물 반도체 박막 트랜지스터 및 그 제조방법
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015002195A (ja) * 2013-06-13 2015-01-05 株式会社東芝 半導体記憶装置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP2015180994A (ja) * 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 半導体装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
WO2016076168A1 (ja) * 2014-11-11 2016-05-19 シャープ株式会社 半導体装置およびその製造方法
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR102585396B1 (ko) 2015-02-12 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2016139551A1 (en) * 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10096715B2 (en) * 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016222526A (ja) * 2015-05-29 2016-12-28 株式会社半導体エネルギー研究所 膜の作製方法および素子
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR102593880B1 (ko) 2016-03-18 2023-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
KR102358088B1 (ko) * 2016-04-13 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
KR20180066327A (ko) 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
US10692994B2 (en) 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN108307131B (zh) 2016-12-27 2021-08-03 株式会社半导体能源研究所 摄像装置及电子设备
KR20180082692A (ko) * 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US10796642B2 (en) 2017-01-11 2020-10-06 Samsung Display Co., Ltd. Display device
CN111162097B (zh) * 2020-01-03 2022-03-29 武汉天马微电子有限公司 一种显示面板和显示装置
KR20220102242A (ko) * 2021-01-13 2022-07-20 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
JP2022147359A (ja) * 2021-03-23 2022-10-06 日新電機株式会社 シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4831892B2 (ja) * 2001-07-30 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101493008B1 (ko) * 2008-09-30 2015-02-13 삼성전자주식회사 소스 라인 구동회로 및 상기 소스 라인 구동회로를 포함하는 디스플레이 장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI549198B (zh) * 2008-12-26 2016-09-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5493510B2 (ja) 2009-07-01 2014-05-14 日産自動車株式会社 情報提供システム、情報センタ、車載装置及び情報提供方法
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8593387B2 (en) * 2009-07-22 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same and electronic device
KR102241766B1 (ko) 2009-12-04 2021-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011096153A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5864047B2 (ja) * 2010-09-23 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US8785928B2 (en) * 2012-05-31 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US8785928B2 (en) 2014-07-22
US9224758B2 (en) 2015-12-29
US20160111053A1 (en) 2016-04-21
US20130320337A1 (en) 2013-12-05
JP2014007396A (ja) 2014-01-16
US9799290B2 (en) 2017-10-24
US20140326997A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
JP6208469B2 (ja) 半導体装置
JP6750075B2 (ja) 半導体装置
JP6495979B2 (ja) 半導体装置
JP6401805B2 (ja) 半導体装置
JP6310978B2 (ja) 半導体装置の作製方法
JP6005401B2 (ja) 半導体装置の作製方法
JP6235775B2 (ja) 半導体装置及び表示装置
JP2019149575A (ja) 半導体装置
JP2013247143A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170907

R150 Certificate of patent or registration of utility model

Ref document number: 6208469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees