JP2018170326A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2018170326A
JP2018170326A JP2017064924A JP2017064924A JP2018170326A JP 2018170326 A JP2018170326 A JP 2018170326A JP 2017064924 A JP2017064924 A JP 2017064924A JP 2017064924 A JP2017064924 A JP 2017064924A JP 2018170326 A JP2018170326 A JP 2018170326A
Authority
JP
Japan
Prior art keywords
insulating film
display device
film
oxide semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017064924A
Other languages
English (en)
Inventor
功 鈴村
Isao Suzumura
功 鈴村
陽平 山口
Yohei Yamaguchi
陽平 山口
創 渡壁
So Watakabe
創 渡壁
明紘 花田
Akihiro Hanada
明紘 花田
裕一 渡邊
Yuichi Watanabe
裕一 渡邊
真里奈 塩川
Marina Shiokawa
真里奈 塩川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017064924A priority Critical patent/JP2018170326A/ja
Priority to US15/923,026 priority patent/US20180286890A1/en
Publication of JP2018170326A publication Critical patent/JP2018170326A/ja
Priority to US15/929,125 priority patent/US20190244979A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】酸化物半導体を用いたＴＦＴの信頼性を向上させる。【解決手段】複数の画素が形成された表示領域を有する基板を含む表示装置であって、前記画素は第１の酸化物半導体１２を用いたＴＦＴを含み、前記第１の酸化物半導体１２の上にはゲート絶縁膜１３が形成され、前記ゲート絶縁膜１３の上にゲート電極１４が形成され、前記ゲート電極１４を覆って層間絶縁膜１５が形成され、前記ゲート絶縁膜１３は第１のシリコン酸化膜を含み、前記ゲート電極１４は、第２の酸化物半導体で形成された第１ゲート層１４１と、金属または合金で形成された第２ゲート層１４２を含み、前記層間絶縁膜１５は第２のシリコン酸化膜を含む層で形成された第１層間絶縁膜１５１と、前記第１層間絶縁膜の上に第１のアルミニウム酸化膜で形成された第２層間絶縁膜１５２を含むことを特徴とする表示装置。【選択図】図４

Description

本発明は表示装置に係り、特に酸化物半導体を用いたＴＦＴを有する表示装置に関する。
液晶表示装置や有機ＥＬ表示装置では各画素のスイッチング素子や駆動回路に薄膜トランジスタ（ＴＦＴ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いている。ＴＦＴには、ａ-Ｓｉ（非晶質シリコン）Ｐｏｌｙ−Ｓｉ（Ｐｏｌｙ Ｓｌｉｃｉｏｎ）、あるいは酸化物半導体等が用いられている。
ａ-Ｓｉは移動度が小さいので、これを用いたＴＦＴを周辺駆動回路に使用することには問題がある。Ｐｏｌｙ−Ｓｉは移動度が大きく、これを用いたＴＦＴを周辺駆動回路に使用することが出来るが、画素のスイッチング素子として用いる場合は、リーク電流が大きいという問題がある。酸化物半導体は移動度がａ-Ｓｉよりも大きく、また、リーク電流も小さいが、膜欠陥の制御に関連する信頼性に課題がある。
特許文献１には、ゲート電極を含み酸化物半導体で形成されたＴＦＴ全体を無機絶縁膜、例えば酸化アルミニウム膜、酸化チタン膜、または酸化インジウム膜で覆う構成が記載されている。
特許文献２には、酸化物半導体を用いたＴＦＴの性能を向上させるためにゲート絶縁膜を薄くする場合のトンネル効果によるゲートリークを抑える構成が記載されている。ゲート絶縁膜として、誘電率の高い酸化ハフニウム、酸化タンタル等の高誘電率材料を用いるが、これと積層して、酸化シリコン、窒化シリコン、酸化アルミニウムなどを含む膜を積層することが記載されている。
特許文献３には、酸化物半導体を用いたＴＦＴの特性を安定化するために、酸化物半導体をチャネル部において、無機絶縁膜でサンドイッチする構成が記載されている。この場合の無機絶縁膜として、酸化アルミニウム、酸化チタン、酸化インジウム等が例示されている。
特開２０１２−１５４３６号公報 特開２０１５−９２６３８号公報 ＷＯ２０１０/０４１６８６号公報
折り曲げる、あるいは、湾曲することが可能な液晶表示装置や有機ＥＬ表示装置の実現が期待されている。このような湾曲することが可能な表示装置の基板は、樹脂、例えばポリイミドで形成する。以後このような樹脂をポリイミドで代表させて説明する。ポリイミドのある一種は温度が３５０℃を超えると変質するので、該ポリイミドを基板とした表示装置のプロセスは３５０℃以下とする必要がある。
従来から使用されているａ-Ｓｉは低温プロセスであるが、移動度が１ｃｍ２/Ｖｓと低く、また、しきい値電圧シフトの制御も難しい。Ｐｏｌｙ−Ｓｉは移動度が高いが高性能なＰｏｌｙ−ＳｉＴＦＴを製造するためには、４００℃以上の熱工程が必要である。
これに対して、酸化物半導体を用いたＴＦＴは、移動度が約１０ｃｍ２/Ｖｓ程度の特性を低温プロセスで取得することが可能である。しかし、酸化物半導体技術においても、３５０℃以下の低温プロセスで形成した場合、ＴＦＴの信頼性の向上が大きな課題となる。
酸化物半導体としては、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。これらの酸化物半導体は透明であることから、ＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ばれることもある。なお、例えばＩＧＺＯ等はＩｎ：Ｇａ：Ｚｎ＝１：１：１の場合が多いが、本明細書ではこの割合からずれた場合も含まれるものとする。
酸化物半導体を用いたＴＦＴは酸化物半導体中の酸素量、あるいは、酸化物半導体と接触する絶縁膜中の酸素量で初期特性を調整することができるが、信頼性の制御が難しい。一般に、絶縁膜の酸素量を増やすと絶縁膜中の欠陥が増加してしまう。したがって、初期特性と信頼性がトレードオフの関係になっていた。
このような問題は、低温プロセスで形成した酸化物半導体ＴＦＴにおいてより大きな問題になる。
本発明の課題は、酸化物半導体を用いたＴＦＴの初期特性と動作寿命中の信頼性の両方を確保し、初期特性と、信頼性に優れ、かつ、高い生産性を有する表示装置を実現することである。
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。すなわち、複数の画素が形成された表示領域を有する基板を含む表示装置であって、前記画素は第１の酸化物半導体を用いたＴＦＴを含み、前記第１の酸化物半導体の上にはゲート絶縁膜が形成され、前記ゲート絶縁膜の上にゲート電極が形成され、前記ゲート電極を覆って層間絶縁膜が形成され、前記ゲート絶縁膜は第１のシリコン酸化膜を含み、前記ゲート電極は、第２の酸化物半導体で形成された第１ゲート層と、金属または合金で形成された第２ゲート層を含み、前記層間絶縁膜は第２のシリコン酸化膜で形成された第１層間絶縁膜と、前記第１層間絶縁膜の上に第１のアルミニウム酸化膜で形成された第２層間絶縁膜を含むことを特徴とする表示装置である。
液晶表示装置の平面図である。 図１のＡ−Ａ断面図である。 液晶表示装置の表示領域の断面図である。 実施例１を示す断面図である。 図４の構成を実現するプロセスである。 図４の構成を実現する図５Ａに続くプロセスである。 図４の構成を実現する図５Ｂに続くプロセスである。 図４の構成を実現する図５Ｃに続くプロセスである。 図４の構成を実現する図５Ｄに続くプロセスである。 図４の構成を実現する図５Ｅに続くプロセスである。 図４の構成を実現する図５Ｆに続くプロセスである。 図４の構成を実現する図５Ｇに続くプロセスである。 実施例２を示す断面図である。 実施例３を示す断面図である。 実施例４を示す断面図である。 実施例５の表示装置の断面図である。 実施例５を示す断面図である。 実施例６を示す断面図である。 有機ＥＬ表示装置の表示領域の断面図である。
以下、実施例によって本発明の内容を詳細に説明する。本発明は、主に液晶表示装置について説明するが、有機ＥＬ表示装置についても同様である。
図１は、本発明が適用される一例としての携帯電話等に使用される液晶表示装置の平面図である。図１において、複数の画素９３が形成されたＴＦＴ基板１０と対向基板４０とがシール材８０によって接着している。ＴＦＴ基板１０と対向基板４０の間に液晶が挟持されている。シール材８０の内側が表示領域９０となっている。表示領域９０において、走査線９１が横方向に延在し、縦方向に配列している。また、映像信号線９２が縦方向に延在し、横方向に配列している。
走査線９１と映像信号線９２とに囲まれた領域に画素９３が形成されている。各画素９３には画素電極や、画素電極に供給される信号を制御するＴＦＴが形成されている。ＴＦＴ基板１０は対向基板４０よりも大きく形成され、ＴＦＴ基板１０が対向基板４０と重なっていない部分が端子領域となっている。端子領域には、信号を制御するドライバＩＣ９５が搭載されている。また、端子領域には、液晶表示装置に信号や電源を供給するためのフレキシブル配線基板９６が接続している。
図２は図１のＡ−Ａ断面図である。図２において、ＴＦＴ基板１０と対向基板４０が積層されている。液晶層はＴＦＴ基板１０や対向基板４０の厚さに比べてはるかに小さいので、図２では省略されている。ＴＦＴ基板１０が対向基板４０と重なっていない部分が端子領域となっており、この部分にドライバＩＣ９５が搭載され、フレキシブル配線基板９６が接続している。
液晶は、自らは発光しないので、ＴＦＴ基板１０の背面にバックライト１０００が配置している。バックライト１０００からの光を画素毎に制御することによって画像を形成している。液晶は偏光光のみを制御できるので、ＴＦＴ基板１０の下側に下偏光板５１０、対向基板４０の上側に上偏光板５２０が貼り付けられている。
図３は、液晶表示装置の表示領域の断面図である。図３において、ＴＦＴ基板１０は厚さが１０μｍ程度のポリイミド等の樹脂である。したがって、対向基板も樹脂を用いれば図３の表示装置は折り曲げおよび湾曲可能である。なお、本発明はＴＦＴ基板がガラス基板の場合についても適用することが出来る。ＴＦＴ基板１０の上には、ガラスあるいは樹脂からの不純物が半導体層を汚染することを防止するために下地膜１１が形成されている。下地膜１１はシリコン酸化膜（以後ＳｉＯともいう）、シリコン窒化膜（以後ＳｉＮともいう）の積層膜で形成されるが、アルミニウム酸化膜（以後ＡｌＯともいう）等が積層される場合もある。
下地膜１１の上にＴＦＴが形成される。図３のＴＦＴはボトムゲート電極５０とトップゲート電極１４を有するデュアルゲート方式である。下地膜１１の上にボトムゲート電極５０が形成される。ボトムゲート電極５０を覆ってＳｉＯによるボトムゲート絶縁膜５１が形成される。ボトムゲート絶縁膜５１の上に第１酸化物半導体１２が形成される。
第１酸化物半導体１２を覆ってＳｉＯによるトップゲート絶縁膜１３が形成される。トップゲート絶縁膜１３の上にトップゲート電極１４が形成される。なお、ボトムゲート電極５０もトップゲート電極１４もＭｏ、Ｗあるいはこれらの合金で形成されるのが望ましい。Ｍｏ、Ｗ等は、Ｔｉ，Ａｌ等に比べて酸素を吸引する作用が小さいからである。
後で説明するように、本発明の特徴の1つは、金属で形成されたトップゲート電極１４とトップゲート絶縁膜１３の間に第２酸化物半導体を形成することである。第２酸化物半導体はＴＦＴを構成する第１酸化物半導体１２に酸素を供給している。
トップゲート電極１４、後で説明する第２酸化物半導体、トップゲート絶縁膜１３を同じレジストを使用してパターニングする。トップゲート絶縁膜１３をパターニングした後、ＳｉＨ４をフローさせて酸化物半導体１２を還元して導電性を付与し、ドレイン領域１２１、ソース領域１２２を形成する。あるいはＡｒまたはＮ２等のプラズマ中で処理することもできる。
その後トップゲート電極１４やボトムゲート絶縁膜５１を覆って層間絶縁膜１５が形成される。層間絶縁膜１５はＳｉＯでもよいし、ＳｉＯとＳｉＮの積層膜でもよい。その後層間絶縁膜１５にスルーホールを形成し、ドレイン電極１６およびソース電極１７を形成する。
層間絶縁膜１５、ドレイン電極１６、ソース電極１７等を覆って有機パッシベーション膜１８が形成されている。有機パッシベーション膜１８は平坦化膜を兼ねているので、２乃至４μｍというように厚く形成される。画素電極２１とＴＦＴのソース電極１７を接続するために、有機パッシベーション膜１８にスルーホール２３を形成する。
有機パッシベーション膜１８の上に、平面状にコモン電極１９を形成する。コモン電極１９を覆ってＳｉＮによって容量絶縁膜２０が形成され、容量絶縁膜２０の上に画素電極２１が形成される。コモン電極１９を覆う絶縁膜は画素電極との間に画素容量を形成するので容量絶縁膜２０と呼ばれる。画素電極２１を覆って、液晶を初期配向させるための配向膜２２が形成されている。画素電極２１は平面で視てストライプ状あるいは櫛歯状に形成され、画素電極２１に電圧が印加されると、図３の矢印で示すような電気力線が発生し、これによって液晶分子３０１が回転し、画素におけるバックライトからの光の透過率が制御される。
図３において、液晶層３００を挟んで対向基板４０が配置されている。対向基板４０において、画素電極２１に対応してカラーフィルタ４１が形成され、カラー画像を形成可能としている。また、カラーフィルタ４１とカラーフィルタ４１の間にブラックマトリクス４２が形成され、画像のコントラストを向上させる。カラーフィルタ４１およびブラックマトリクス４２を覆ってオーバーコート膜４３が形成されている。オーバーコート膜４３は、カラーフィルタ４１を構成する色素が液晶層３００中に溶け出すのを防止する。オーバーコート膜４３を覆って配向膜４４が形成されている。
図４は、本発明の実施例１を示す断面図である。図４は図３において、有機パッシベーション膜を形成する前までの構成である。図４において、ＴＦＴ基板１０には厚さが１０μｍ程度のポリイミド基板が使用されている。このような基板１０はフレキシビリティーに富むので、製造プロセスを通りにくい。そこで、ポリイミド基板１０の下に支持基板５であるガラス基板が形成されている。図の都合上、支持基板５はポリイミド基板１０よりも薄く描いているが、実際には、基板１０に工程を通すための剛性を与えるものなので、ポリイミド基板１０より厚い。実際のプロセスは、ガラスで形成された支持基板５にポリイミドを塗布し、焼成する。なお、支持基板５は液晶表示パネルが完成した後、レーザアブレージョン等によってポリイミド基板１０から剥離される。
ポリイミド基板１０の上に下地膜１１が形成される。図４における下地膜１１は、ＳｉＮ/ＳｉＯで形成された第１層１１１と、第１ＡｌＯで形成された第２層１１２で構成されている。ＳｉＯはポリイミドと接着性に優れており、ＳｉＮは水分等に対するブロック性に優れている。また、ＡｌＯは、水分をはじめ多くのガス等に対して優れたブロック性を有するとともに、後で形成される第１酸化物半導体１２に対する酸素の供給源にもなる。第１ＡｌＯの厚さは１乃至２０ｎｍである。また、第１層のＳｉＮ/ＳｉＯは、例えば５０ｎｍ/５０ｎｍである。
ＡｌＯ層１１２の上にボトムゲート電極５０が形成されおり、ボトムゲート電極５０を覆ってボトムゲート絶縁膜５１が形成されている。ボトムゲート絶縁膜５１の上に、例えばＩＧＺＯによって、第１酸化物半導体１２が形成されている。第１酸化物半導体１２の厚さは１０乃至７０ｎｍ程度である。図４において、第１の酸化物半導体１２の上にトップゲート絶縁膜１３、第２酸化物半導体１４１、トップゲート電極１４２が形成されている。この３層は同じマスクを用いてパターニングされる。
トップゲート絶縁膜等をパターニングした後、ＳｉＨ４をフローさせて酸化物半導体１２のドレイン領域１２１とソース領域１２２を還元して導電性を付与する。その後、第１酸化物半導体１２１、１２２、トップゲート電極１４等を覆って層間絶縁膜１５を形成する。図４では、層間絶縁膜１５は第１層１５１であるＳｉＯと第２層１５２であるＡｌＯから構成されている。ＳｉＯの厚さは例えば３００ｎｍであり、ＡｌＯの厚さは５０ｎｍである。ＡｌＯは１乃至５０ｎｍとすることが出来る。なお、第１層はＳｉＯとＳｉＮの積層膜でもよい。その後、層間絶縁膜１５にスルーホールを形成し、ドレイン電極１６とドレイン領域１２１を接続し、また、ソース電極１７とソース領域１２２を接続する。
図４の構成の特徴は、金属で形成されたトップゲート電極の上層１４２とトップゲート絶縁膜１３との間に第２酸化物半導体１４１が形成されている点である。第２酸化物半導体１４１は第１酸化物半導体と同じ材料でも良いし、異なる材料でもよい。第２酸化物半導体の厚さは１乃至３０ｎｍである。
第１酸化物半導体１２を用いたＴＦＴの特性の変動は酸素が第１酸化物半導体１２に安定して維持されていないことに起因する場合が多い。本発明では、第２酸化物半導体１４１の存在によって、第２酸化物半導体１４１から酸素が第１酸化物半導体１２に供給され、また、第１酸化物半導体１２からゲート電極１４側に酸素が移動することを防止することが出来る。
本発明のさらに他の特徴は、第１酸化物半導体を下地膜１１の上層１１２であるＡｌＯと層間絶縁膜１５の上層１５２であるＡｌＯによってサンドイッチし、これによって、外部からの水分等の影響をブロックするとともに、酸素が外部に抜けていくことを防止していることである。
ところで、第１酸化物半導体１２を十分高温でアニールできれば特性の変動を抑えることが出来る。しかし、ＴＦＴ基板１０にポリイミドを使用している場合、３５０℃より高い温度でアニールすることは難しい。本発明の構成によれば、アニール温度を３５０℃以下に抑えても、特性の安定した酸化物半導体ＴＦＴを形成することが出来る。すなわち、第１酸化物半導体１２を３５０℃よりも高い温度でアニールしなくとも、第１酸化物半導体１２の特性変動を抑えることが出来る。
図５Ａ乃至図５Ｈは、図４の構成を実現するプロセスを順に記載したものである。図５Ａは支持基板５であるガラス基板にポリイミドを塗布して焼成した状態を示している。なお、図５Ａ乃至図５Ｈはプロセス中の断面図であるから、プロセスを通すために例えばガラスで形成された下地膜５が存在している。この支持基板５は製品が完成した後、レーザアブレージョン等によって、ポリイミド基板１０から剥離される。ポリイミド基板１０の厚さは例えば１０μｍである。図５Ａ乃至図５Ｈはポリイミドよりも支持基板の厚さが小さく描かれているが、これは図をわかりやすくするためであり、実際は支持基板５のほうが厚い。
図５Ｂはポリイミド基板１０の上にＳｉＯとＳｉＮの積層膜で形成された第１層１１１とＡｌＯで形成された第２層１１２からなる下地膜１１が形成されている状態である。第１層１１１はＳｉＯが下層でＳｉＮが上層である。ＳｉＯはポリイミドとの接着性が良いので、下層に形成される。ＳｉＯとＳｉＮの厚さは各々例えば５０ｎｍ、ＡｌＯの厚さは例えば２０ｎｍである。
図５Ｃは下地膜１１の上にボトムゲート電極５０を形成し、パターニングした状態である。ボトムゲート電極５０の材料は、Ｍｏ系あるいはＷ系の材料、あるいは、ＭｏＷ合金で形成されるのが望ましい。Ｍｏ系あるいはＷ系の材料は他の金属と比べて酸素を吸いにくいので、第１酸化物半導体１２に悪影響が出にくいからである。ボトムゲート電極５０の厚さは例えば５０ｎｍである。
図５Ｄはボトムゲート電極５０を覆ってボトムゲート絶縁膜５１を形成した状態を示す断面図である。ボトムゲート絶縁膜５１はＳｉＯとＳｉＮの積層膜で形成され、ＳｉＮが下層、ＳｉＯが上層となっている。ＳｉＮの厚さは例えば５０ｎｍ、ＳｉＯの厚さは例えば２００ｎｍである。なお、ボトムゲート絶縁膜５１はＳｉＯのみでもよい。
図５Ｅはボトムゲート絶縁膜５１の上に第１酸化物半導体１２を形成し、これをパターニングした状態を示す断面図である。第１酸化物半導体１２は例えばＩＧＺＯで形成される。酸化物半導体１２の厚さは例えば１０ｎｍ乃至７０ｎｍである。酸化物半導体１２のパターニングはウェットエッチングで行う場合は一例として蓚酸系のエッチング液を用い、ドライエッチングで行う場合は、一例としてＣｌ（塩素）系のガスを用いる。
図５Ｆは第１酸化物半導体１２の上にトップゲート絶縁膜１３とトップゲート電極１４を形成した状態を示す断面図である。図５Ｆにおいて、トップゲート絶縁膜１３とトップゲート電極１４はパターニングされている。本発明の特徴は、トップゲート絶縁膜１３と金属で形成されたトップゲート電極上層１４２の間に第２酸化物半導体１４１が形成されていることである。第２酸化物半導体１４１によって、第１酸化物半導体１２に酸素を供給することが出来る。
トップゲート電極１４２と第２酸化物半導体１４１とトップゲート絶縁膜１３は連続してパターニングされる。一例としてパターニングは、トップゲート電極１４２がMo、W系の場合、フッ素（Ｆ）系のドライエッチングによって、まず、トップゲート電極１４２をエッチングし、次に蓚酸を用いたウェットエッチングによって第２酸化物半導体１４１をエッチングし、最後にまたフッ素（Ｆ）系のドライエッチングによってトップゲート絶縁膜１３をエッチングする。レジストは同じものを用いることが出来る。
図５Ｆはトップゲート電極１３に覆われた部分以外は、第１酸化物半導体１２は露出された状態となっている。この状態で、ＳｉＨ４をフローさせると、露出した第１酸化物半導体１２１、１２２が還元されて導電性を生ずる。そして、この導電性を生じた部分をドレイン領域１２１及びソース領域１２２として用いる。第１酸化物半導体１２にドレイン領域１２１及びソース領域１２２を形成する他の方法としては、水素によって還元する替りに、露出した第１酸化物導電性をＡｒあるいはＮ２等のプラズマにさらすこともできる。
図５Ｇはトップゲート電極１４及び第１酸化物半導体１２１、１２２を覆って層間絶縁膜１５を形成した状態を示す断面図である。なお、図５における酸化物半導体１２において、ドットで示した領域はドレイン領域１２１及びソース領域１２２である。図５Ｇにおいて、層間絶縁膜１５はＳｉＯで形成された第１層１５１とＡｌＯで形成された第２層１５２から形成されている。第１層１５１のＳｉＯの厚さは例えば３００ｎｍ、第２層１５２のＡｌＯの厚さは１乃至２０ｎｍである。
図５Ｇに示すように、ＴＦＴを構成する第１酸化物半導体１２は、バリア性能に優れたＡｌＯ１１２とＡｌＯ１５２でサンドイッチされた状態であるので、酸素がＡｌＯ１１２とＡｌＯ１５２の間に閉じ込められ、第１酸化物半導体１２から酸素が離脱することを抑制することが出来る。
なお、トップゲート絶縁膜１３と層間絶縁膜１５はいずれもＳｉＯで形成されているが、トップゲート絶縁膜１３のＳｉＯのほうがより酸素を放出しやすい構造となっている。酸化物半導体１３のチャネル部の特性を安定させるためである。
図５Ｈは、層間絶縁膜１５にスルーホールを形成し、第１酸化物半導体のドレイン領域１２１とソース領域１２２を露出させた状態を示している。その後、ドレイン電極１６、ソース電極１７を形成すると、図４の構造になる。なお、ドレイン電極１６とソース電極１７は映像信号線と同じ材料、例えば、Ｔｉ/Ａｌ/Ｔｉの積層膜によって構成することが出来る。
第１酸化物半導体１２は、これをサンドイッチしている、ＳｉＯで形成されたボトムゲート絶縁膜５１及びトップゲート絶縁膜１３から酸素の供給を受けて特性を維持している。一般には、ＳｉＯが酸素の供給源となる場合、ＳｉＯに欠陥が多く形成されてしまう。しかし、ＳｉＯに欠陥が多く形成されていると、酸化物半導体の信頼性を低下させる。
つまり、ＴＦＴの特性を出すためにＳｉＯからの酸素供給を多くすると、初期においては所定の特性を得ることが出来るが、第１酸化物半導体１２の信頼性が低下する。すなわち、初期特性と寿命特性が２律背反の状態になる。
これに対して、本発明によれば、ＳｉＯが形成されたトップゲート絶縁膜１３の上に第２酸化物半導体１４１が形成され、この第２酸化物半導体１４１から第１酸化物半導体１２に酸素が供給されるので、ボトムゲート絶縁膜５１、トップゲート絶縁膜１３の欠陥を多くしなくともよい。
さらに、本発明によれば、第１酸化物半導体１２を含むＴＦＴをバリア特性に優れたＡｌＯによってサンドイッチする構成となっているので、酸素が外部に放出されにくい構成となっている。これによって、第１酸化物半導体１２の特性劣化を抑制することが出来る。本発明におけるボトムゲート絶縁膜５１、トップゲート絶縁膜１３を構成するＳｉＯの特徴は次のとおりである。
第１に欠陥密度が小さいことであり、具体的にはＥＳＲ（Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）分析で、１×１０１８（ｓｐｉｎｓ/ｃｍ３）以下である。第２に、酸素の供給量は酸化物半導体の特性を維持するのに十分な量でなければならない。具体的には、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で、Ｍ/ｚ＝３２において、酸素（Ｏ２）放出量が１００℃乃至２５０℃で１×１０１５（ｍｏｌｅｃ．/ｃｍ２）以上である。第１の特性と第２の特性を同時に満足する構成は従来では実現することができなかった。
第３に、酸素以外のガスの放出が小さいことである。ＴＦＴ基板は色々なプロセスを通過するが、その他のガスが酸化物半導体の特性に悪影響を及ぼし、信頼性を低下させる。したがって、膜欠陥の小さいシリコン酸化膜１３を用いることによって、酸化物半導体１２を用いたＴＦＴの信頼性を向上させることが出来る。
具体的には、プロセスにおいて晒されるガスのうち、Ｎ２Ｏを例にとって評価すると、次のとおりである。ＴＤＳでＭ/ｚ＝４４において、Ｎ２Ｏの放出量が１００℃乃至４００℃で８×１０１３（ｍｏｌｅｃ．/ｃｍ２）以下である。
以上の特性は、表示装置が完成した状態におけるトップゲート絶縁膜１３あるいはボトムゲート絶縁膜５１を構成するＳｉＯの特性である。完成品におけるトップゲート絶縁膜１３のＳｉＯの特性を測定するには、図４において、トップゲート絶縁膜１３よりも上の層を除去した後、露出したＳｉＯに対してＴＤＳ分析を行えばよい。ボトムゲート絶縁膜５１を構成するＳｉＯの特性に対しても同様に、ボトムゲート絶縁膜５１よりも上の層を除去した後、ＴＤＳ分析を行えばよい。
図６は実施例２を示す断面図である。図６が実施例１の図４と異なる点は、第２酸化物半導体１４１をサイドエッチングすることによって、金属で形成されたトップゲート電極１４２による庇を形成していることである。
図６において、トップゲート絶縁膜１３は図５Ｆで説明したように、例えばフッ素（Ｆ）系のドライエッチングによって行われる。この時、導電性を付与された第１酸化物半導体のドレイン領域１２１とソース領域１２２がプラズマにさらされ、表面の一部がスパッタリングされる。このスパッタリングされた導電性を帯びた第１酸化物半導体１２１，１２２がトップゲート絶縁膜１３の側壁に付着すると、トップゲート電極１４と、ドレイン領域１２１あるいはソース領域１２２との間にリークが生ずる場合がある。
図６の構成によれば、第２酸化物半導体１４１がサイドエッチングされて金属で形成されたトップゲート電極１４２の庇１４５が存在するので、トップゲート電極１４２とトップゲート絶縁膜１３の側壁との間にギャップが生ずる。したがって、このようなゲートリークを抑えることが出来る。
図６において、サイドエッチング量、つまり、庇の長さｗｅは５ｎｍ乃至２０ｎｍがよい。つまり、ゲートリークを抑えるためには、５ｎｍ程度は必要だからである。一方、後工程で層間絶縁膜１５を形成した時、第２酸化物半導体１４１サイドエッチング部を起因に“ボイド”、あるいは“す”が形成されることを防ぐためには、サイドエッチング量、すなわち、庇の長さは２０ｎｍ以下が望ましい。
図７は実施例３を示す断面図である。図７が図４と異なる点は、トップゲート電極１４が第２酸化物半導体１４１、金属化合物１４３、ＭｏＷ等の金属１４２の３層構造となっている点である。第２酸化物半導体１４１とＭｏＷ等の金属１４２については実施例１で説明したとおりである。図７における金属化合物１４３は、窒化チタン（ＴｉＮ）等の金属窒化物、ＡｌＯ、ＴｉＯ等の金属酸化物で構成される。
金属化合物１４３の役割は、酸素の供給源としての第２酸化物半導体１４１からの酸素がゲート金属層１４２に吸われてしまい、第２酸化物半導体１４１から第１酸化物半導体１２への酸素の供給が減少してしまうことを防止するものである。すなわち、第２酸化物半導体１４１からの酸素が第１酸化物半導体１２と反対方向に移動することを防止するバリア層としての役割を有している。
金属化合物１４３を金属窒化物、例えばＴｉＮで構成する場合の厚さは、例えば１０ｎｍ乃至５０ｎｍである。また、金属化合物１４３を金属酸化物、例えばＡｌＯで構成する場合の厚さは、例えば５ｎｍ乃至５０ｎｍである。なお、金属化合物１４３は絶縁膜の場合もあるが、本明細書では、トップゲート電極１４の一部として扱う。
図８は実施例４を示す断面図である。図８が図４と異なる点は、トップゲート電極１４および第１酸化物半導体１２、１２１、１２２を覆ってバリア層６０が形成されている点である。バリア層６０の役割は第１酸化物半導体の酸素が上方に移動することを防止することである。このバリア層６０は例えばＳｉＮ、ＡｌＯ、ＴｉＮ等で構成される。バリア層６０がＳｉＮ、ＴｉＮ等の金属窒化物で形成されている場合は、厚さは例えば１０乃至５０ｎｍ、ＡｌＯ等で形成されている場合は、厚さは５乃至５０ｎｍである。
フレキシブル表示装置のなかには、図９に示すように、表示領域９０は平面にして、端子領域１０１を折り曲げることによって、全体的に外形を小さくする構成のものも存在する。図９において、表示領域９０から延在してきた基板１０は端子領域１０１において折り返されている。折り返された端子領域１０１にドライバＩＣ９５が搭載され、さらに、フレキシブル配線基板９６が接続している。表示装置が１０μm程度のポリイミド基板で形成されれば曲率半径０．５ｍｍ以下の折り曲げを容易に実現することが出来る。
小さな曲率半径によって折り返す場合、ストレスによって折り返した部分においては基板１０と配線７２の間、あるいは、基板１０と各絶縁膜の間、配線と基板の間等において、互いにずれが生ずる場合がある。図１０はこれを防止するための、端子領域１０１の断面図である。図１０の上側が端子領域１０１の断面図であり、下側が平面図である。
図１０において基板１０には、下地膜１１、ボトムゲート絶縁膜５１、層間絶縁膜１５等が形成されている。これらの絶縁膜に湾曲方向と直角方向に延在する溝状スルーホールを形成し、さらに、基板１０の上面に溝状凹部７１を形成し、溝７０を形成する。絶縁膜の溝状スルーホールと基板上部の溝状凹部７１は同一工程で形成することが出来る。
その後、配線７２をストライプ状の溝７０を横切るように形成する。絶縁膜は、溝状スルーホールによって、分断されるので、この部分において曲げ応力が解放される。また、基板１０の上部にも溝状凹部７１を形成することによって、曲げ応力が小さくなる。したがって、小さな曲率半径で湾曲させても、絶縁膜等に対する過大な応力の発生は抑制でき、配線７２と絶縁膜間あるいは絶縁膜と基板１０間等のずれは生じなくなる。
図９における端子領域１０１の折り曲げは、図１０の溝７０を起点に折り曲げるように湾曲している。したがって、この部分の曲率半径は容易に小さくすることが出来、さらに、絶縁膜や配線に過大な応力は生じなくなる。
図１０において、溝７０の深さは、溝状スルーホールにおける種々の絶縁膜の合計の厚さと基板１０に形成された溝７１の合計であり、例えば１μmである。このうち、基板１０に形成された溝状凹部７１の深さｄｈは３００ｎｍである。また、溝７０の幅ｗｈは、溝７０の底部で測定した場合、１μｍ乃至１０μｍである。このような溝７０あるいは基板１０に形成された溝状凹部７１の深さは、例えばサーフコム等の表面粗さ計で測定することが出来、また、溝の平面形状は顕微鏡で測定できる。
図１１は実施例６を示す断面図である。図１１が図４と異なる点は、層間絶縁膜１５の上層１５２であるＡｌＯがドレイン電極１６およびソース電極１７を覆って形成されていることである。すなわち、ドレイン電極１６、ソース電極１７を配置するためのスルーホールは層間絶縁膜１５の下層１５１であるＳｉＯにのみ形成されている。
ドレイン電極１６およびソース電極１７のパターニングはドライエッチングによって行う。ドライエッチングによって、ドレイン電極１６あるいはソース電極１７となる金属がパターニングによって除去されるときに、金属の下の層がダメージを受ける。図４の構成では、ＡｌＯが層間絶縁膜１５の上層１５２として形成されているので、ＡｌＯがダメージを受けることになる。
つまり、ＡｌＯは１乃至２０ｎｍというように薄く形成されているので、ドレイン電極１６等をドライエッチングしたときに、同時に消失する恐れがある。しかし、ＡｌＯは酸素に対するバリアとして重要な役割を有しているので、ＡｌＯが消失、あるいはダメージをうけると、第１酸化物半導体１２の信頼性に影響を及ぼす。そこで、本実施例では、層間絶縁膜１５の上層１５２としてのＡｌＯをドレイン電極１６やソース電極１７をパターニングした後形成し、ＡｌＯのダメージを防止している。これによって、酸化物半導体を用いたＴＦＴの信頼性を維持することが出来る。
以上は図１乃至３に示すような液晶表示装置について本発明を説明した。しかし、本発明は、液晶表示装置に限らず、有機ＥＬ表示装置についても同様に適用することが出来る。図１２は、有機ＥＬ表示装置の表示領域の断面図である。図１２において、ＴＦＴ基板１０の上にＴＦＴが形成され、その上に有機パッシベーション膜１８が形成され、有機パッシベーション膜１８にスルーホールが形成されるまでは液晶表示装置における図３と同様である。ＴＦＴ基板１０の上には、ガラスあるいは樹脂からの不純物が半導体層を汚染することを防止するために下地膜１１が形成されており、下地膜１１はＳｉＯ、ＳｉＮの積層膜で形成されるが、ＡｌＯ等が積層される場合もある。
したがって、実施例１乃至６において説明した酸化物半導体ＴＦＴの構成はそのまま有機ＥＬ表示装置について適用することが出来る。
図１２において、有機パッシベーション膜１８の上に反射電極３０が形成され、その上にアノード３１となるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等による酸化物導電膜が形成されている。アノード３１や有機パッシベーション膜１８を覆ってアクリル等の有機材料によるバンク３２が形成されている。バンク３２のホール部分において、アノード３１の上に発光層としての有機ＥＬ層３２が形成されている、有機ＥＬ層３２は複数の層から形成されているが、全部合わせても数百ｎｍであり、非常に薄い。バンク３２は有機ＥＬ層３３がアノード３１や反射電極３０によって段切れを生ずることを防止する。
図１２において、有機ＥＬ層３３を覆ってカソード３４となる上部電極がＩＴＯやＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等の酸化物導電膜あるいは薄い金属膜によって形成される。有機ＥＬ層３３は水分によって分解するので、主に、水分の侵入を防止するために、ＳｉＮ等によって保護膜３５が形成される。
有機ＥＬ表示装置は反射電極３０を用いているので、外光が反射電極３０によって反射する。そうすると、画面が見づらくなる。これを防止するために、円偏光板３７を表示面に接着材３６等によって貼り付けている。
このように、有機ＥＬ表示装置であっても、酸化物半導体１２のドレイン電極１６およびソース電極１７を形成するまでは液晶表示装置の場合と同じ構成とすることが出来るので、実施例１乃至６で説明した構成をそのまま適用することが出来る。
以上の説明では、ＴＦＴはデュアルゲートであるとして説明した。しかし、本発明は、ＴＦＴがトップゲートあるいはボトムゲートの場合であっても適用することが出来る。
例えば、ＴＦＴがトップゲートの場合は、ＴＦＴを構成する第１酸化物半導体は図５Dに示す絶縁膜５１の上に形成することになる。
また、ＴＦＴがボトムゲートの場合はボトムゲートを２層とし、第２酸化物半導体で形成された層を第１酸化物半導体に近い側、すなわち、上側に配置し、Ｍｏ系あるいはＷ系で形成された金属層を下側に配置すればよい。
５…支持基板、 １０…ＴＦＴ基板、 １１…下地膜、 １２…第１酸化物半導体、 １３…トップゲート絶縁膜、 １４…トップゲート電極、 １５…層間絶縁膜、 １６…ドレイン電極、 １７…ソース電極、 １８…有機パッシベーション膜、 １９…コモン電極、 ２０…容量絶縁膜、 ２１…画素電極、 ２２…配向膜、 ２３…スルーホール、 ２６…スルーホール、 ２７…スルーホール、 ３０…反射電極、 ３１…アノード、 ３２…バンク、 ３３…有機ＥＬ層、 ３４…カソード、 ３５…保護膜、 ３６…接着材、 ３７…円偏光板、 ４０…対向基板、 ４１…カラーフィルタ、 ４２…ブラックマトリクス、 ４３…オーバーコート膜、 ４４…配向膜、 ５０…ボトムゲート電極、 ５１…ボトムゲート絶縁膜、 ６０…バリア層、 ７０…溝、 ７１…溝状凹部、 ７２…配線、 ８０…シール材、 ９０…表示領域、 ９１…走査線 、９２…映像信号線、 ９３…画素、 ９５…ドライバＩＣ、 ９６…フレキシブル配線基板、 １０１…端子領域、 １１１…ＳｉＯ/ＳｉＮの積層膜、 １１２…アルミニウム酸化膜、 １２１…ドレイン領域、 １２２…ソース領域、 １４１…第２酸化物半導体、 １４２…金属、 １４３…金属化合物、 １４５…庇、 １５１…ＳｉＯ、 １５２…ＡｌＯ、 ３００…液晶層、 ３０１…液晶分子、 ５１０…下偏光板、 ５２０…上偏光板、 １０００…バックライト

Claims (20)

  1. 複数の画素が形成された表示領域を有する基板を含む表示装置であって、
    前記画素は第１の酸化物半導体を用いたＴＦＴを含み、
    前記第１の酸化物半導体の上にはゲート絶縁膜が形成され、
    前記ゲート絶縁膜の上にゲート電極が形成され、
    前記ゲート電極を覆って層間絶縁膜が形成され、
    前記ゲート絶縁膜は第１のシリコン酸化膜を含み、
    前記ゲート電極は、第２の酸化物半導体で形成された第１ゲート層と、金属または合金で形成された第２ゲート層を含み、
    前記層間絶縁膜は第２のシリコン酸化膜を含む層で形成された第１層間絶縁膜と、前記第１層間絶縁膜の上に第１のアルミニウム酸化膜で形成された第２層間絶縁膜を含むことを特徴とする表示装置。
  2. 前記第２の酸化物半導体の上には、前記第２ゲート層の庇が形成されていることを特徴とする請求項１に記載の表示装置。
  3. 前記第１ゲート層と前記第２のゲート層の間に金属化合物による第３ゲート層が形成されていることを特徴とする請求項１に記載の表示装置。
  4. 前記金属化合物は金属窒化物又は金属酸化物で構成されていることを特徴とする請求項３に記載の表示装置。
  5. 前記ゲート絶縁膜は前記ゲート電極の下にのみ形成されていることを特徴とする請求項１に記載の表示装置。
  6. 前記ゲート電極と前記層間絶縁膜の間に金属窒化膜あるいは金属酸化膜で形成されたバリア層が形成されていることを特徴とする請求項１に記載の表示装置。
  7. 前記ゲート電極と前記層間絶縁膜の間に金属窒化膜あるいは金属酸化膜あるいはシリコン窒化膜で形成されたバリア層が形成されていることを特徴とする請求項５に記載の表示装置。
  8. 前記基板は、絶縁層と第１の方向に延在する配線とを有する端子領域を有し、
    前記端子領域には、前記絶縁層に第１の方向と直角方向に延在する溝状スルーホールと、前記基板に形成された溝状凹部とで構成される溝が形成され、
    前記配線は前記溝を横断するように延在していることを特徴とする請求項１に記載の表示装置。
  9. 前記第１層間絶縁膜と前記第２層間絶縁膜には、ドレイン電極と前記第１酸化物半導体のドレイン領域を接続する第１のスルーホールが形成され、かつ、ソース電極と前記第１酸化物半導体のソース領域を接続する第２のスルーホールが形成され、前記ドレイン電極と前記ソース電極は前記第２層間絶縁膜の上に延在して形成されていることを特徴とする請求項１に記載の表示装置。
  10. 前記第１層間絶縁膜には、ドレイン電極と前記第１酸化物半導体のドレイン領域を接続する第１のスルーホールが形成され、かつ、ソース電極と前記第１酸化物半導体のソース領域を接続する第２のスルーホールが形成され、前記ドレイン電極と前記ソース電極は前記第１層間絶縁膜の上に延在して形成され、前記第２層間絶縁膜は前記ドレイン電極および前記ソース電極を覆って形成されていることを特徴とする請求項１に記載の表示装置。
  11. 前記基板には第２のアルミニウム酸化膜を含む下地膜が形成され、前記第１の酸化物半導体は前記第２のアルミニウム酸化膜の上または上方に形成されていることを特徴とする請求項１に記載の表示装置。
  12. 前記第１のシリコン酸化膜の欠陥密度は、ＥＳＲ分析で、１×１０１８（ｓｐｉｎｓ/ｃｍ３）以下であることを特徴とする請求項１に記載の表示装置。
  13. 前記第１のシリコン酸化膜は、ＴＤＳ分析で、Ｍ/ｚ＝３２において、酸素（Ｏ２）放出量が１００℃乃至２５０℃で１×１０１５（ｍｏｌｅｃ．/ｃｍ２）以上であることを特徴とする請求項１２に記載の表示装置。
  14. 前記第１のシリコン酸化膜は、ＴＤＳ分析で、Ｍ/ｚ＝４４において、Ｎ２Ｏの放出量が１００℃乃至４００℃で８×１０１３（ｍｏｌｅｃ．/ｃｍ２）以下であることを特徴とする請求項１に記載の表示装置。
  15. 複数の画素が形成された表示領域を有する基板を含む表示装置であって、
    前記画素は第１の酸化物半導体を用いたＴＦＴを含み、
    前記第１の酸化物半導体の上には第１のゲート絶縁膜が形成され、
    前記第１のゲート絶縁膜の上に第１のゲート電極が形成され、
    前記第１のゲート電極を覆って層間絶縁膜が形成され、
    前記第１のゲート絶縁膜は第１のシリコン酸化膜を含み、
    前記第１のゲート電極は、第２の酸化物半導体で形成された第１ゲート層と、金属または合金で形成された第２ゲート層を含み、
    前記層間絶縁膜はシリコン酸化膜を含む層で形成された第１層間絶縁膜と、前記第１層間絶縁膜の上に第１のアルミニウム酸化膜で形成された第２層間絶縁膜を含み、
    前記第１の酸化物半導体の下には第２のゲート絶縁膜が形成され、前記第２のゲート絶縁膜の下には第２のゲート電極が形成されていることを特徴とする表示装置。
  16. 前記第１のゲート絶縁膜は前記ゲート電極の下にのみ形成されていることを特徴とする請求項１５に記載の表示装置。
  17. 前記第２の酸化物半導体の上には、前記第２ゲート層の庇が形成されていることを特徴とする請求項１５に記載の表示装置。
  18. 前記第１ゲート層と前記第２のゲート層の間に金属化合物による第３ゲート層が形成されていることを特徴とする請求項１５に記載の表示装置。
  19. 前記基板には第２のアルミニウム酸化膜を含む下地膜が形成され、前記第２のゲート電極は前記第２のアルミニウム酸化膜の上に形成されていることを特徴とする請求項１５に記載の表示装置。
  20. 前記基板はポリイミドで形成されていることを特徴とする請求項１乃至１９のいずれか１項に記載の表示装置。
JP2017064924A 2017-03-29 2017-03-29 表示装置 Pending JP2018170326A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017064924A JP2018170326A (ja) 2017-03-29 2017-03-29 表示装置
US15/923,026 US20180286890A1 (en) 2017-03-29 2018-03-16 Display device
US15/929,125 US20190244979A1 (en) 2017-03-29 2019-04-18 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017064924A JP2018170326A (ja) 2017-03-29 2017-03-29 表示装置

Publications (1)

Publication Number Publication Date
JP2018170326A true JP2018170326A (ja) 2018-11-01

Family

ID=63669905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017064924A Pending JP2018170326A (ja) 2017-03-29 2017-03-29 表示装置

Country Status (2)

Country Link
US (2) US20180286890A1 (ja)
JP (1) JP2018170326A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113628A (ja) * 2019-01-10 2020-07-27 株式会社ジャパンディスプレイ 半導体装置及び表示装置
WO2023090264A1 (ja) * 2021-11-22 2023-05-25 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
US11930670B2 (en) 2020-06-25 2024-03-12 Samsung Display Co., Ltd. Display device including an interlayer insulating layer selectively overlapping an active layer of a driving transistor and method for manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
KR102580063B1 (ko) * 2016-07-21 2023-09-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6960807B2 (ja) 2017-08-31 2021-11-05 株式会社ジャパンディスプレイ 表示装置及びその製造方法
WO2019239468A1 (ja) * 2018-06-11 2019-12-19 堺ディスプレイプロダクト株式会社 表示装置
CN110426906B (zh) * 2018-08-10 2022-03-04 友达光电股份有限公司 像素阵列基板
CN111092106B (zh) * 2019-11-28 2022-07-08 云谷（固安）科技有限公司 一种显示面板及其制备方法
KR20210129294A (ko) * 2020-04-17 2021-10-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US20220254931A1 (en) * 2021-02-09 2022-08-11 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a dielectric diffusion barrier and methods for forming the same
CN113097230B (zh) * 2021-03-29 2023-01-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566894B1 (ko) * 2001-11-02 2006-04-04 네오폴리((주)) Ｍｉｌｃ를 이용한 결정질 실리콘 ｔｆｔ 패널 및 제작방법
KR101880720B1 (ko) * 2011-11-18 2018-07-23 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6559444B2 (ja) * 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113628A (ja) * 2019-01-10 2020-07-27 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP7327940B2 (ja) 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置
US11930670B2 (en) 2020-06-25 2024-03-12 Samsung Display Co., Ltd. Display device including an interlayer insulating layer selectively overlapping an active layer of a driving transistor and method for manufacturing the same
WO2023090264A1 (ja) * 2021-11-22 2023-05-25 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Also Published As

Publication number Publication date
US20180286890A1 (en) 2018-10-04
US20190244979A1 (en) 2019-08-08

Similar Documents

Publication Publication Date Title
JP2018170326A (ja) 表示装置
US11177363B2 (en) Display device
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
US9437618B2 (en) Pixel structure and method of fabricating the same
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
US11855102B2 (en) Display device
US9564532B2 (en) Array substrate and method of fabricating the same
WO2019146264A1 (ja) 表示装置及びその製造方法
JP7350903B2 (ja) Ｔｆｔ回路基板
US11296164B2 (en) Organic light emitting diode counter substrate and display panel, array substrate for organic light emitting diode display panel, and fabricating method thereof
US11791346B2 (en) Method for manufacturing a display device
TWI555183B (zh) 薄膜電晶體以及畫素結構
JP6960807B2 (ja) 表示装置及びその製造方法
JP2009289890A (ja) 半導体装置の製造方法及び半導体装置
WO2019082465A1 (ja) 表示装置及びその製造方法