CN101867017A - 薄膜晶体管和用于制造薄膜晶体管的方法 - Google Patents

薄膜晶体管和用于制造薄膜晶体管的方法 Download PDF

Info

Publication number
CN101867017A
CN101867017A CN201010150255A CN201010150255A CN101867017A CN 101867017 A CN101867017 A CN 101867017A CN 201010150255 A CN201010150255 A CN 201010150255A CN 201010150255 A CN201010150255 A CN 201010150255A CN 101867017 A CN101867017 A CN 101867017A
Authority
CN
China
Prior art keywords
electrode
film
mask
formation
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010150255A
Other languages
English (en)
Other versions
CN101867017B (zh
Inventor
野本和正
胜原真央
汤本昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101867017A publication Critical patent/CN101867017A/zh
Application granted granted Critical
Publication of CN101867017B publication Critical patent/CN101867017B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了薄膜晶体管和用于制造薄膜晶体管的方法。用于制造薄膜晶体管的方法包括以下步骤：利用栅极绝缘膜覆盖被图案化在衬底上的栅极电极；在栅极绝缘膜上按顺序形成有机半导体层和电极膜；以及在设置有有机半导体层和电极膜的衬底上形成负型光刻胶膜，并且，通过将栅极电极用作遮光掩模从衬底一侧进行背表面曝光，并进行随后的显影处理，来形成抗蚀剂图案，所述抗蚀剂图案用作通过刻蚀电极膜来形成源极-漏极所用的掩模。

Description

薄膜晶体管和用于制造薄膜晶体管的方法
技术领域
本发明涉及薄膜晶体管和用于制造薄膜晶体管的方法。具体而言，本发明涉及用于制造如下所述的薄膜晶体管的方法和通过该方法获得的薄膜晶体管：所述薄膜晶体管具有包括有机半导体器件的底栅极-顶接触结构。
背景技术
近年来，包括有机半导体作为沟道层的薄膜晶体管(TFT)(即，所谓有机TFT)已经得到了注意。有机TFT在成本降低方面具有优势，这是因为可以通过在较低的温度下的涂覆来形成包括有机半导体的沟道层。此外，可以在例如塑料之类表现较差的热阻抗性的柔性衬底上进行该形成。关于这样的有机TFT，公知的是与底接触结构相比，通过采用底栅极-顶接触结构来抑制由于应力(例如，热)引起的特性劣化。
在制造上述具有底栅极-顶接触结构的有机TFT时，已经考虑用于以高精度在有机半导体图案上图案化源极电极和漏极电极的方法。例如，日本未审查专利申请公开号2006-216718公开了一种用于形成源极电极及漏极电极的方法，其中布置横向构件以将衬底上方的空间划分为两个部分，通过蒸镀从两个方向形成有机半导体图案，此后，以用横向构件划分的方式使金属材料蒸镀。
发明内容
顺便提及，在具有底栅极-顶接触结构的薄膜晶体管中，有机半导体层被保持在源极-漏极与栅极电极的层之间。因此，在源极-漏极与栅极电极叠置的部分处产生寄生电容，并且容易发生运行电压的升高或波动以及运行速度的降低，从而引起例如设置补偿电路对其进行补偿的缺点。
但是，通过使用通常的模板掩模经由蒸镀进行的膜形成的最小工作尺寸和配准精度(registration accuracy)是约20μm。具体而言，对于大面积处理，对准精度在衬底表面中变化，因此难以有效地抑制上述寄生电容的发生。对于上述日本未经审查的专利申请公开No.2006-216718存在相同的情况。
因此，期望提供用于制造薄膜晶体管的方法并提供通过该方法获得的薄膜晶体管，其中可以在底栅极-顶接触结构中有效地抑制源极-漏极与电极之间的寄生电容。
根据本发明的实施例的用于制造薄膜晶体管的方法包括以下步骤：利用栅极绝缘膜覆盖被图案化在衬底上的栅极电极；在所述栅极绝缘膜上按顺序形成有机半导体层和电极膜；以及在设置有所述有机半导体层和所述电极膜的所述衬底上形成负型光刻胶膜，并且，通过将所述栅极电极用作遮光掩模从所述衬底一侧进行背表面曝光，并进行随后的显影处理，来形成抗蚀剂图案，所述抗蚀剂图案用作通过刻蚀所述电极膜来形成源极-漏极所用的掩模。
通过这种制造方法获得了如下所述具有根据本发明的实施例的构造的薄膜晶体管。即，根据本发明的实施例的薄膜晶体管包括：布置在衬底上的栅极电极和覆盖所述栅极电极的栅极绝缘膜；布置在所述栅极绝缘膜上的有机半导体层；以及布置在所述有机半导体层上的源极-漏极，使得所述源极-漏极的端缘与所述栅极电极在宽度方向上的两个端缘对准。
根据上述构造，源极-漏极在通过自对准相对于栅极电极配准的情况下被布置在覆盖栅极电极的栅极绝缘膜上。
如上所述，根据本发明的实施例，因为源极-漏极在通过自对准相对于栅极电极配准的情况下被布置，所以可以在具有底栅极-顶接触结构的薄膜晶体管中有效地抑制源极-漏极与栅极电极之间的寄生电容。
附图说明
图1A至1N是用于解释根据第一实施例的制造方法的步骤图；
图2A至2J是用于解释根据第二实施例的制造方法的步骤图；
图3A至3J是用于解释根据第三实施例的制造方法的步骤图；
图4A至4J是用于解释根据第四实施例的制造方法的步骤图；并且
图5A至5J是用于解释根据第五实施例的制造方法的步骤图。
具体实施方式
以下将参照附图来说明根据本发明的实施例。将按照以下顺序来进行解释。
1.第一实施例(其中源极电极和漏极电极具有单层结构的示例)
2.第二实施例(其中源极电极和漏极电极具有层叠结构的示例)
3.第三实施例(其中源极电极和漏极电极还用作配线的一部分的示例)
4.第四实施例(其中源极电极和漏极电极具有层叠结构并还用作配线的一部分的示例)
5.第五实施例(其中配线与源极电极和漏极电极的一部分叠置的示例)
在第一实施例至第五实施例中，将解释用于制造薄膜晶体管的方法，接着，将解释得到的薄膜晶体管的构造。
1.第一实施例
图1A至1N是用于解释根据本发明的第一实施例的步骤图。以下将参照附图这些来说明根据第一实施例的用于制造薄膜晶体管的方法。
首先，如图1A所示，将具有遮光性的栅极电极3图案化在具有对于曝光光的透光性的衬底1上，并形成具有透光性并覆盖栅极电极3和衬底1的栅极绝缘膜5。
重要的是，衬底1由透光材料形成。这种衬底1的示例包括：例如玻璃和塑料的透明衬底；以及如下所述的衬底，其中根据需要将抵抗水蒸气和氧气的阻挡层和缓冲层布置在所述衬底的具有多层结构的透明衬底上。
重要的是，栅极电极3具有遮光性。这样的栅极电极3由Al、AlNd、Cu、Au、Ni、W、Mo、Cr、Ti、Ta、Ag等或其多层膜形成。用于制造上述栅极电极3的方法不受具体限制。
作为用于形成栅极电极3的方法的示例，可以在形成上述金属材料膜之后，通过使用抗蚀剂作为掩模来进行刻蚀。通过蒸镀法、溅射法、镀覆法等来进行金属材料的膜形成。可选地，可以通过涂覆法形成包括金属精细颗粒(例如，Au纳米颗粒或Ag纳米颗粒)的导电墨水。作为用于形成抗蚀剂图案的方法，可以使用光刻法或印刷法。
作为用于形成栅极电极3的其他示例，可以通过印刷法直接图案化包括金属精细颗粒(例如，Au纳米颗粒或Ag纳米颗粒)的导电墨水的膜。
对此，上述涂覆法的示例包括旋转涂布法、气刀涂布器方法、刀刃涂布器法、棒式涂布器法、刮刀涂布器法、挤压涂布器法、逆辊涂布器法、转移辊涂布器法、凹版印涂器法、辊舐涂布器法、铸造涂布器法、喷雾涂布器法、缝孔涂布器法、辊压贴合涂布器法、浸渍法。此情况适用于以下的实施例。
此外，上述印刷法的示例包括死亡印刷、喷墨印刷、凸版印刷、平版印刷、凹版印刷、以及通过它们的组合获得的印刷法。此情况适用于以下的实施例。
重要的是，栅极绝缘膜5具有透光性。这样的栅极绝缘膜5由无机材料或有机材料形成。由无机材料(例如二氧化硅、氮化硅、TaOx、HfOx以及AlOx)形成的栅极绝缘膜5可以通过溅射法、CVD法、RECVD法等形成。另一方面，由有机材料(例如，聚苯酚、聚甲基丙烯酸甲酯、聚酰亚胺、或氟树脂)形成的栅极绝缘膜5可以通过涂覆法形成。可选地，由有机聚合物材料形成的栅极绝缘膜5可以通过印刷法形成。
随后，如图1B所示，在栅极绝缘膜5上形成具有对于曝光光的透光性的有机半导体层7。
构成上述有机半导体层7的材料的示例包括以下材料。
聚吡咯和聚吡咯的替代产品，
聚噻吩和聚噻吩衍生物，
Isothianaphthene类，例如聚isothianaphthene，
Thienylene vinylene类，例如聚thienylene vinylene，
聚(对苯乙炔)类，例如聚(对苯乙炔)，
聚苯胺和聚苯胺衍生物，
聚乙炔类，
聚二乙炔类，
聚薁类，
聚芘类，
聚咔唑类，
Polyselenophene类，
Polyfurane类，
聚(苯)类，
Polyindole类
Polypyridazine类，
并苯类，例如并四苯、并五苯、并六苯、并七苯、二苯并五苯、四苯并五苯、芘、二苯芘、、苝、六苯并苯、涤纶、卵苯、quaterrylene和circumanthracene，
其中并苯类的一部分碳被原子(例如N、S和O)或功能团替代的衍生物，所述功能团例如是羟基团(例如，triphenodioxazine，triphenodithiazine，hexacene-6，15-quinone，TIPS pentacene，TES-anthradithiophene等)、聚合物(例如，聚乙烯咔唑、聚苯硫醚、和聚硫化乙烯撑)、和多环芳烃凝聚物，
具有与上述聚合物相同的重复单元的低聚物，
金属酞菁染料类，
四硫富瓦烯和四硫富瓦烯衍生物，
Tetrathiapentalene和Tetrathiapentalene衍生物，
萘-1，4，5，8-四甲酸二酰亚胺，N，N′-二(4-trifluoromethylbenzyl)萘-1，4，5，8-四甲酸二酰亚胺，N，N′-二(1H，1H-全氟辛基)，N，N′-二(1H，1H-全氟丁基)和N，N′-dioctylnaphthalene-1，4，5，8-四甲酸二酰亚胺衍生物，
萘四羧酸二酰亚胺类，例如萘-2，3，6，7-四羧酸二酰亚胺，
四羧酸蒽二酰亚胺类的稠环四羧酸二酰亚胺类，例如蒽-2，3，6，7-四羧酸二酰亚胺，
富勒烯类，例如C60、C70、C76、C78和C84，
碳纳米管类，例如SWNT，以及
染料，例如花青染料和半菁染料。
对于由上述材料形成的有机半导体层7的膜形成，可以通过蒸镀来形成具有升华点的材料的膜。在通过溶解到溶剂中来形成溶液的情况下，可以通过涂覆法或印刷法来进行膜形成。
然后，在有机半导体层7上形成在得到的有机半导体层7的图案化时的保护膜9。保护膜9由金属材料、氧化物等形成，并且不一定具有透光性。通过使用例如金属材料来形成此保护膜9。构成保护膜9的金属材料的示例包括金(Au)、铂(Pt)、钯(Pd)、银(Ag)、钨(W)、钽(Ta)、钼(Mo)、铝(Al)、铬(Cr)、钛(Ti)、铜(Cu)、镍(Ni)、铟(In)、锡(Sn)、锰(Mn)、钌(Rh)、铷(Rb)、以及其复合物。关于此，可以通过层叠上述材料来形成保护膜9。
接着，如图1C所示，在保护膜9上与栅极电极3叠置的位置处形成抗蚀剂图案11。通过应用光刻法或印刷法来进行抗蚀剂图案11的形成。对于印刷法，可以使用喷墨法、丝网印刷、偏移印刷、凹版印刷、柔性版印刷、微接触印刷等。关于此，在形成抗蚀剂图案11时，通过保护膜9来保护有机半导体层7。
随后，通过将抗蚀剂图案11用作掩模来刻蚀保护膜9。以此方式，在有机半导体层7上形成保护膜图案9a。
然后，如图1D所示，通过将保护膜图案9a用作掩模来刻蚀有机半导体层7，由此有机半导体被图案化，同时沿着栅极电极3的宽度方向覆盖栅极电极3以上的一部分。这里，进行干法刻蚀或利用溶剂溶解半导体的湿法刻蚀。以此进行这里形成的半导体的分离。
此后，通过剥离来去除保护膜图案9a。通过湿法刻蚀来进行保护膜图案9a的剥离和去除。作为此时的刻蚀溶液，例如使用含酸(例如硝酸、硫酸、盐酸、乙酸、草酸、氢氟酸、或过氧化氢)的溶液、盐(例如氟化铵、碘化钾、高锰酸钾、或重铬酸钾)、以及其混合溶液。优选地，在刻蚀溶液中酸的浓度为20％以下，以避免对有机半导体层7的损害。此外，可以添加例如有机氮化合物等的添加剂，以确保稳定的刻蚀速率。关于此，在栅极绝缘膜5上有机半导体层7的图案化可以通过应用印刷法来进行该图案化。在此情况下，通过上述刻蚀处理进行的图案化是不必要的。
以此方式，获得了由沿着图1F中的线IE-IE所取的图1E所示的剖视图以及如图1F的平面图所示出的结构，其中栅极绝缘膜5在覆盖栅极电极3的情况下被布置在衬底1上，并且岛状的有机半导体层7被图案化在栅极绝缘膜5上。
接着，如图1G所示，将具有透光性的电极膜13形成在栅极绝缘膜5的整个表面上，并覆盖如上所述被图案化的有机半导体层7。此外，在电极膜13上形成负型光刻胶膜15。
关于电极膜13，在这里制造的薄膜晶体管是p型沟道式的情况下，例如Au、Pt、Pd、Cu、CuOx、ITO、或Ag纳米颗粒的具有较大官能团的导电材料被有利地至少用于位于与有机半导体层7接触的一侧的层。此外，其他金属材料可以形成在上述金属层上。另一方面，在这里制造的薄膜晶体管是n型沟道式的情况下，Mg、Ag、Ca或其化合物被用利地至少用于位于与有机半导体层7接触的一侧的层。但是，这些材料在空气中容易氧化。因此，需要在其上形成其他金属的膜，以覆盖该材料。
重要的是，由上述材料形成的电极膜13具有对于曝光光的透光性。因此，具体而言，电极膜13的膜厚度被限制为用作曝光光的UV光可以透射的值，并具体地通常为1nm至50nm。
光刻胶膜15具有至少负型光敏性。
在至此获得的构造中，重要的是，关于光刻胶膜15以下的层，从衬底1到电极膜13的每个层(不包括栅极电极3)具有对于曝光光的透光性，并且曝光光可以透射通过将这些层合计得到的整个层。关于此，曝光光表示在下一个步骤进行的光刻中使用的光，并具体为例如紫外光(UV)。
接着，如沿着图1I中的线IH-IH所取的剖面的如图1H所示的剖视图以及如图1I所示的平面图所示出的，进行背表面曝光，其中将来自衬底1一侧的作为曝光光h的UV光施加至光刻胶膜15。此时，曝光掩模17布置在衬底1一侧，并且曝光光h通过该曝光掩模17进行施加。
曝光掩模17设置有与栅极电极3交叉的开口部分17a。此开口部分17a被构造为使得曝光光h施加到栅极电极3的两侧。如图所示，在开口部分17a布置在有机半导体层7的沿着栅极电极3的延伸方向的范围内的情况下，开口部分17a的开口宽度对应于栅极宽度W。因为栅极宽度W的尺寸可控性较好，所以这是优选的。另一方面，在开口部分17a布置为超出有机半导体层7的在栅极电极3的延伸方向上的范围的情况下，有机半导体层7的尺寸L对应于栅极宽度。
在曝光掩模17的开口部分17a中，基于上述通过曝光掩模17进行的背表面曝光，将曝光光施加到光刻胶膜15的未被电极膜13遮光的部分，由此得到曝光部分15a，并且抗蚀剂材料被固化。
此后，如图1J所示，进行光刻胶膜15的显影处理，并由此在电极膜13上仅留下了用作抗蚀剂图案15b的曝光部分15a。通过相对于栅极电极3的自对准来对抗蚀剂图案15b进行显影。
在栅极电极3的端缘与抗蚀剂图案15b的端缘之间的面内对准的精度取决于对光刻胶膜15的UV照射的量、栅极电极3的形状、基于栅极绝缘膜5的厚度的曝光光h的衍射量等。例如，在栅极电极3的膜厚度被具体指定为300nm且栅极绝缘膜5的膜厚度被具体指定为500nm的情况下，通常，面内对准的精度可以被控制为3μm以下。对于通过使用蒸镀掩模进行的图案膜形成，难以实现这样的精度，此外，在使用有塑料形成的衬底1的情况下，因为在处理步骤期间衬底1的收缩，即使对于通用的光刻也难以从表面一侧实现这样的精度。
接着，如沿着图1L中的线IK-IK所取的剖面的如图1K所示的剖视图以及如图1L所示的平面图所示出的，通过将抗蚀剂图案15b用作掩模来进行电极膜13的图案刻蚀。以此方式，通过刻蚀去除栅极电极3上的电极膜13，并通过相对于栅极电极3的自对准来由电极膜13形成源极13s-1和漏极13d-1。
关于电极膜13的上述图案刻蚀，例如，在有机半导体层7由并五苯形成且电极膜13由Au形成的情况下，可以通过使用含碘和碘化钾的刻蚀溶液作为基体进行湿法刻蚀。
此后，如沿着图1N中的线IM-IM所取的剖面的如图1M所示的剖视图以及如图1N所示的剖视图所示出的，在设置有源极13s-1和漏极13d-1的衬底1上形成层间绝缘膜19。此时，抗蚀剂图案15b不需要被去除，而可以按其原样留下，以被层间绝缘膜19覆盖。随后，在层间绝缘膜19和抗蚀剂图案15b中形成达到源极13s-1和漏极13d-1的各个连接孔19a。然后，在层间绝缘膜19上形成通过连接孔19a连接到源极13s-1和漏极13d-1的各个配线21，以完成薄膜晶体管23-1。
关于连接孔19a的形成，在层间绝缘膜19是由光敏树脂材料(例如，光敏PVA)形成的层的情况下，通过曝光和显影来在层间绝缘膜19中哦那个形成连接孔，此外，通过刻蚀抗蚀剂图案15b来形成连接孔19a。或者，在层间绝缘膜19是由非光敏树脂材料(氟树脂或polyparaxylylene)形成的层的情况下，通过光刻和氧等离子体RIE来形成连接孔19a。
通过配线材料的膜形成和图案刻蚀或者通过应用印刷法类进行配线21的形成。例如，在这里制造的薄膜晶体管被用作有源矩阵电路的开关晶体管的情况下，两个配线21中的任一个延伸到数据线，而另一个配线延伸到蓄电电容器的电极。在此情况下，栅极电极3延伸到扫描线。
如上所述获得的薄膜晶体管23-1具有底栅极-顶接触结构，其中有机半导体层7布置在覆盖栅极电极3的栅极绝缘膜5上，并且源极13s-1和漏极13d-1在其一部分层叠在有机半导体层7上的情况下被布置。此外，在薄膜晶体管23-1中，源极13s-1和漏极13d-1在从图案化有机半导体层7上引至栅极绝缘膜5上的情况下被布置。
具体而言，源极13s-1和漏极13d-1具有通过将栅极电极3用作掩模经由从衬底1侧进行背表面曝光而获得的图案形状。因此，源极13s-1和漏极13d-1在使得其端缘与栅极电极3的在宽带方向上的两个端缘对准的情况下通过自对准相对于栅极电极3的配准。
此外，上述薄膜晶体管23-1的特征在于，从衬底1到构成源极13s-1和漏极13d-1的电极膜电极膜13在内但不包括栅极电极3的各个层具有透光性，以进行上述背表面曝光。
此外，其特征还在于，留在源极13s-1和漏极13d-1上的抗蚀剂图案15b是与源极13s-1和漏极13d-1的图案形状相同的负型光刻胶。
根据上述第一实施例，布置了源极13s-1和漏极13d-1，在使得其端缘与栅极电极3在宽度方向上的两个端缘对准的情况下通过自对准相对于栅极电极3配准。因此，在具有底栅极-顶接触结构的薄膜晶体管中有效地抑制了源极13s-1和漏极13d-1与栅极电极3之间的寄生电容。
2.第二实施例
图2A至2J是用于解释根据本发明的第二实施例的步骤图。将参照这些附图对根据第二实施例的用于制造薄膜晶体管的方法进行说明。关于此，将不提供与第一实施例相同的构造的详细解释。
首先，如沿着图2B中的线IIA-IIA所取的剖面的如图2A所示的剖视图以及如图2B所示的平面图所示出的，具有遮光性的栅极电极3被图案化在对于曝光光具有透光性的衬底1上，并且具有透光性的栅极绝缘膜5和有机半导体层7在将它们覆盖的情况下形成。至此的处理以与第一实施例相似的方式进行，并且用于各个层的材料与上述相同。
随后，在有机半导体层7上形成对于曝光光具有透光性的第一电极膜13-1。此第一电极膜13-1是用作有机半导体层7的保护膜的层，并且是照原样留下以用作薄膜晶体管的构成部分的层。
作为上述第一电极膜13-1，在这里制造的薄膜晶体管是p型沟道式的情况下，有利地使用例如Au、Pt、Pd、Cu、CuOx、ITO、ZnO或Ag纳米颗粒的具有较大官能团的导电材料，或者例如TCNQ或氯化银的受体材料。另一方面，在这里制造的薄膜晶体管是n型沟道式的情况下，有利地使用Mg、Ag、Ca或其化合物。但是，这些材料在空气中容易氧化。因此，需要在其上形成其他金属的膜，以覆盖该材料。
此后，在第一电极膜13-1上形成抗蚀剂图案25，并且通过将抗蚀剂图案25用作掩模来刻蚀第一电极膜13-1。然后，将抗蚀剂图案25剥离并通过将第一电极膜13-1用作掩模将有机半导体层7图案化为岛状。
接着，如图2C所示，将具有透光性的第二电极膜13-2在覆盖岛状的有机半导体层7和第一电极膜13-1的情况下形成在栅极绝缘膜5的整个表面上。此外，将负型光刻胶膜15形成在第二电极膜13-2上。
这里形成的第二电极膜13-2不一定是能够将电荷注入有机半导体层7的材料，而可以使用更便宜的导电材料或高导电材料。此时，需要使第一电极膜13-1和第二电极膜13-2作为整体具有透光性，并且通常总膜厚度被指定为1nm至50nm。
如第一实施例中那样，光刻胶膜15具有至少负型光敏性。
在至此获得的构造中，特征在于对于光刻胶膜15以下的层，从衬底1到第二电极膜13-2的每个层(不包括栅极电极3)具有对于曝光光的透光性，并且曝光光可以透射通过将这些层集成获得的整个层。
此后，可以如下所述进行与第一实施例中相同的处理。
首先，如沿着图2E中的线IID-IID所取的剖面的如图2D所示的剖视图以及如图2E所示的平面图所示出的，进行背表面曝光，其中作为曝光光h的UV光从衬底1一侧施加到光刻胶膜15。此时，曝光掩模17被布置在衬底1一侧，并且曝光光通过曝光掩模17施加。如第一实施例中那样，曝光掩模17设置有与栅极电极3交叉的开口部分17a。
在曝光掩模17的开口部分17a中，基于通过曝光掩模17进行曝光的上述背表面，将曝光光h施加到光刻胶膜15的未被栅极电极13遮光的部分，由此得到曝光部分15a，并且曝光部分15a的光刻胶材料被固化。
此后，如图2F所示，进行光刻胶膜15的显影处理，由此，在第二电极膜13-2上仅留下了用作抗蚀剂图案15b的曝光部分15a。如第一实施例中那样，通过相对于栅极电极3的自对准来对得到的抗蚀剂图案15b进行显影。
接着，如沿着图2H中的线IIG-IIG所取的剖面的如图2G所示的剖视图以及如图2H所示的平面图所示出的，通过将抗蚀剂图案15b用作掩模来进行第一电极膜13-1和第二电极膜13-2的图案刻蚀。以此方式，通过刻蚀去除栅极电极3上的第一电极膜13-1和第二电极膜13-2，并通过相对于栅极电极3的自对准来由第二电极膜13-2和第一电极膜13-1形成源极13s-2和漏极13d-2。
此后，如沿着图2J中的线II I-II I所取的剖面的如图2I所示的剖视图以及如图2J所示的平面图所示出的，在设置有源极13s-2和漏极13d-2的衬底1上形成层间绝缘膜19，并形成达到源极13s-2和漏极13d-2的各个连接孔19a。然后，在层间绝缘膜19上形成通过连接孔19a连接到源极13s-2和漏极13d-2的各个配线21，以完成薄膜晶体管23-2。
如上所述获得的薄膜晶体管23-2与第一实施例的薄膜晶体管的不同之处在于有机半导体层7上的源极13s-2和漏极13d-2具有第一电极膜13-1和第二电极膜13-2的层叠结构。其他构造相同。
因此，在上述第二实施例中，将源极13s-2和漏极13d-2布置为在使得其端缘与栅极电极3在宽度方向上的两个端缘对准的情况下通过自对准相对于栅极电极3配准。因此，如在第一实施例中那样，在具有底栅极-顶接触结构的薄膜晶体管中有效地抑制了源极13s-2和漏极13d-2与栅极电极3之间的寄生电容。
此外，在有机半导体层7上的源极13s-2和漏极13d-2具有第一电极膜13-1和电极膜13-2的层叠结构。因此，在能够将电荷注入到有机半导体层7中的材料被用于第一电极膜13-1的情况下，可以将便宜的材料用于第二电极膜13-2，由此可以帮助成本降低。此外，如图2A所示，第一电极膜13-1用作在有机半导体层7的图案化时的保护膜。因此，维持了有机半导体层7的膜质量并可以确保晶体管特性。
3.第三实施例
图3A至3J是用于解释根据本发明的第三实施例的步骤图。将参照这些附图对根据第三实施例的用于制造薄膜晶体管的方法进行说明。关于此，将不提供与第一实施例相同的构造的详细解释。
首先，获得如图3A所示的构造，其中栅极绝缘膜5在覆盖栅极电极3的情况下被形成在衬底1上，并且在栅极绝缘膜5上将有机半导体层7图案化为岛状。
随后，如图3B所示，将具有透光性的电极膜13在覆盖有机半导体层7的情况下形成在栅极绝缘膜5的整个表面上。此外，将掩模形成层31形成在电极膜13上。
这里形成的电极膜13与第一实施例中的相同。根据要制造的薄膜晶体管是p型沟道式的还是n型沟道式的来选择适于电荷注入的材料，并可以根据需要采用层叠结构。
重要的是，掩模形成层31具有对于曝光光的透光性。用于其的材料被指定为能够相对于电极膜13被选择性地刻蚀。这样的掩模形成层31可以由有机材料、无机材料、导电材料或绝缘材料形成。
例如，在电极膜13由Au形成的情况下，将例如Ti或Al的金属、例如SiO2或SiNx的无机绝缘材料、或例如PVP或PMMA的有机绝缘材料用于掩模形成层31。关于这而材料，可以通过溅射法、CVD法等来进行无机材料的膜形成，并且可以通过涂覆处理来进行有机绝缘材料的膜形成。
至此，重要的是，从衬底1到掩模形成层31的每个层(不包括栅极电极3)均具有对于曝光光的透光性，并且其中将这些层集成得到的整个层具有对于曝光光的透光性。
然后，如图3C所示，在掩模形成层31上形成负型光刻胶膜15。如第一实施例中那样，得到的光刻胶膜15具有至少负型光敏性。
此后，如沿着图3E中的线IIID-IIID所取的剖面的如图3D所示的剖视图以及如图3E所示的平面图所示出的，进行背表面曝光，其中作为曝光光h的UV光从衬底1一侧施加到光刻胶膜15。此时，曝光掩模17被布置在衬底1一侧，并且曝光光通过曝光掩模17施加。如第一实施例中那样，曝光掩模17设置有与栅极电极3交叉的开口部分17a。
在曝光掩模17的开口部分17a中，基于通过曝光掩模17进行曝光的上述背表面，将曝光光h施加到光刻胶膜15的未被栅极电极13遮光的部分，由此得到曝光部分15a，并且曝光部分15a的光刻胶材料被固化。
此后，如图3F所示，进行光刻胶膜15的显影处理，由此，在掩模形成层31上仅留下了用作抗蚀剂图案15b的曝光部分15a。如第一实施例中那样，通过相对于栅极电极3的自对准来对得到的抗蚀剂图案15b进行显影。
然后，如图3G所示，通过将抗蚀剂图案15b用作掩模来选择性地刻蚀掩模形成层31。此时，在电极膜13是Au的情况下，根据掩模形成层31所用的材料来进行以下刻蚀。即，如果掩模形成层31是Ti、Al或SiO2，则可以进行通过使用氟化铵水溶液进行的湿法刻蚀。如果掩模形成层31是SiNx，则可以进行通过使用加热的磷酸进行的湿法刻蚀。如果掩模形成层31是有机绝缘膜材料，则可以进行通过使用氧等离子体进行的刻蚀。
以此方式，通过相对于栅极电极3的自对准形成了通过在栅极电极3上的掩模形成层31的刻蚀去除所产生的掩模图案31a。在图案刻蚀之后，去除抗蚀剂图案15b。关于此，对于掩模图案31a，可以照原样使用抗蚀剂图案15b。但是，在此后进行的配线33的选择刻蚀时，可以通过布置除抗蚀剂图案15b以外的掩模图案31a来从较宽的范围选择具有较好的防止对用作基体材料的有机半导体层7的损坏的方法。
接着，如图3H所示，在栅极电极3的两侧将各个配线33形成在电极膜13上。这些配线33连接到由电极膜13形成的源极和漏极，并还用作在源极和漏极的图案化时的掩模。因此，重要的是，配线33在层叠在掩模图案31a的情况下被形成。
构成上述配线33的材料膜只要具有良好的导电性即可，而不一定是能够将电荷注入到有机半导体层7中的材料。因此，可以通过使用较便宜的材料来形成配线33。对于用于构成配线33的材料，可以使用AlNd、Cu、Au、Ni、W、Mo、Cr、Ti、Ta、Ag等或其层叠膜。用于形成上述配线33的方法不受具体限制，并且可以以与在第一实施例中揭示的栅极电极3的形成相似的方式来进行该形成。
接着，如沿着图3J中的线IIII-IIII所取的剖面的如图3I所示的剖视图以及如图3J所示的剖视图所示出的，通过将掩模图案31a和配线33用作掩模来进行电极膜13的图案刻蚀。这里，在电极膜13是Au并且掩模图案31a是Ti、Al、SiO2、SiNx或者是例如PVP或PMMA的有机绝缘膜材料的情况下，可以进行通过使用含碘和碘化钾的刻蚀溶液进行的湿法刻蚀。以此方式，可以通过选择刻蚀进行对由Au形成的电极膜13的图案化。
关于此，在电极膜13的膜厚度相对于配线33而言足够小的情况下，可以在用于形成配线33的刻蚀的同时进行电极膜13的上述刻蚀。因此，简化了步骤。
如上所述，通过刻蚀去除栅极电极3上的电极膜13，通过相对于栅极电极3的自对准来由电极膜13形成源极13s-3和漏极13d-3，从而完成薄膜晶体管23-3。
如上所述获得的薄膜晶体管23-3与第一实施例的薄膜晶体管的不同之处在于源极13s-3和漏极13d-3的形状。即，源极13s-3和漏极13d-3从栅极电极3上方彼此相对的位置引向有机半导体层7的外侧，并且，源极13s-3和漏极13d-3在具有与配线33相同的图案形状的情况下被布置为配线33以下的层。
此外，通过从掩模图案31a(其通过将抗蚀剂图案15b用作掩模进行刻蚀获得)上方进行刻蚀来获得源极13s-3和漏极13d-3，而如第一实施例中那样通过相对于栅极电极3的自对准来形成抗蚀剂图案15b。因此，同样在上述第三实施例中，将源极13s-3和漏极13d-3布置为在使得其端缘与栅极电极3在宽度方向上的两个端缘对准的情况下通过自对准相对于栅极电极3配准。因此，如在第一实施例中那样，在具有底栅极-顶接触结构的薄膜晶体管中有效地抑制了源极13s-3和漏极13d-3与栅极电极3之间的寄生电容。
4.第四实施例
图4A至4J是用于解释根据本发明的第四实施例的步骤图。将参照这些附图对根据第四实施例的用于制造薄膜晶体管的方法进行说明。第四实施例是第二实施例和第三实施例的组合，因此，将不提供与上述第一实施例至第三实施例中相同的构造的详细解释。
首先，如图4A所示，将栅极电极3图案化在衬底1上，栅极绝缘膜5在覆盖栅极电极3的情况下被形成，并且将其中有机半导体层7和第一电极膜13-1层叠的图案形成在栅极绝缘膜5上。至此，除了栅极电极3以外的每个层均具有透光性。此外，第一电极膜13-1被形成为用作有机半导体层7的保护膜的层以及照原样保留以用作薄膜晶体管的构成部分的层。
随后，如图4B所示，将具有透光性的第二电极膜13-2在覆盖有机半导体层7和第一电极膜13-1的情况下形成在栅极绝缘膜5的整个表面上。这里形成的第二电极膜13-2不一定是能够将电荷注入到有机半导体层7中的材料，而可以使用较便宜的导电材料或高导电材料。此时，需要使第一电极膜13-1和第二电极膜13-2作为整体具有透光性，并且通常总膜厚度被指定为1nm至50nm。
至此，可以进行与第二实施例相同的处理。在该构造中，重要的是，从衬底1至电极膜13-2的每个层(不包括栅极电极3)具有对于曝光光的透光性，并且曝光光可以透射通过其中这些层被集成得到的整个层。
然后，如图4C所示，在其上进一步形成负型光刻胶膜15。如前述每一个实施例中那样，光刻胶膜15具有至少负型光敏性。
此后，可以如下所述进行与第三实施例中相同的处理。
首先，如沿着图4E中的线IVD-IVD所取的剖面的如图4D所示的剖视图以及如图4E所示的平面图所示出的，进行背表面曝光，其中作为曝光光h的UV光从衬底1一侧施加到光刻胶膜15。此时，曝光掩模17被布置在衬底1一侧，并且曝光光通过曝光掩模17施加。如前述每一个实施例中那样，曝光掩模17设置有与栅极电极3交叉的开口部分17a。
在曝光掩模17的开口部分17a中，基于通过曝光掩模17进行曝光的上述背表面，将曝光光h施加到光刻胶膜15的未被栅极电极13遮光的部分，由此得到曝光部分15a，并且曝光部分15a的光刻胶材料被固化。
此后，如图4F所示，进行光刻胶膜15的显影处理，由此，在掩模形成层31上仅留下了用作抗蚀剂图案15b的曝光部分15a。如前述每一个实施例中那样，通过相对于栅极电极3的自对准来对得到的抗蚀剂图案15b进行显影。
然后，如图4G所示，通过将抗蚀剂图案15b用作掩模来选择性地刻蚀掩模形成层31。此时，如第三实施例中那样，通过根据构成电极膜13-1和13-2以及掩模形成层31的材料的组合适当地选择刻蚀方法，来进行掩模形成层31的选择性图案刻蚀。
以此方式，通过相对于栅极电极3的自对准形成了通过在栅极电极3上的掩模形成层31的刻蚀去除产生的掩模图案31a。在图案刻蚀之后，去除抗蚀剂图案15b。关于此，如第三实施例中那样，对于掩模图案31a，可以照原样使用抗蚀剂图案15b。
接着，如图4H所示，在栅极电极3的两侧将各个配线33形成在第二电极膜13-2上。这些配线33连接到由第一电极膜13-1以及第二电极膜13-2形成的源极和漏极，并还用作在源极和漏极的图案化时的掩模。因此，重要的是，配线33在层叠在掩模图案31a的情况下被形成。
构成上述配线33的材料膜只要具有良好的导电性即可，而不一定是能够将电荷注入到有机半导体层7中的材料。因此，可以通过使用如第三实施例中那样的较便宜的材料来形成配线33。
接着，如沿着图4J中的线IVI-IVI所取的剖面的如图4I所示的剖视图以及如图4J所示的剖视图所示出的，通过将掩模图案31a和配线33用作掩模来进行第一电极膜13-1和第二电极膜13-2的图案刻蚀。此刻蚀可以一步或两步进行，其中取决于第二电极膜13-2和第一电极膜13-1所用的材料，基于步骤施加合适的刻蚀方法。
如上所述，通过相对于栅极电极3的自对准来由第二电极膜13-2和第一电极膜13-1形成源极13s-4和漏极13d-4，从而完成薄膜晶体管23-4。
如上所述获得的薄膜晶体管23-4与第一实施例的薄膜晶体管的不同之处在于源极13s-4和漏极13d-4的形状。即，源极13s-4和漏极13d-4被构造为具有第二实施例和第三实施例组合的特征，并具有在有机半导体层7上第一电极膜13-1和第二电极膜13-2的层叠结构。此外，第二电极膜13-2在具有与配线33相同的图案形状的情况下被布置为配线33以下的层。
此外，通过从掩模图案31a(其通过将抗蚀剂图案15b用作掩模进行刻蚀获得)上方进行刻蚀来获得源极13s-4和漏极13d-4，而如第一实施例中那样通过相对于栅极电极3的自对准来形成抗蚀剂图案15b。因此，同样在上述第四实施例中，将源极13s-4和漏极13d-4布置为在使得其端缘与栅极电极3在宽度方向上的两个端缘对准的情况下通过自对准相对于栅极电极3配准。因此，如在第一实施例中那样，在具有底栅极-顶接触结构的薄膜晶体管中有效地抑制了源极13s-4和漏极13d-4与栅极电极3之间的寄生电容。
此外，源极13s-4和漏极13d-4具有在有机半导体层7上第一电极膜13-1和第二电极膜13-2的层叠结构。因此，在能够将电荷注入到有机半导体层7中的材料被用作第一电极膜13-1的情况下，可以将便宜的材料用作第二电极膜13-2，由此可以有助于成本降低。而且，第一电极膜13-1用作在有机半导体层7的图案化时的保护膜。因此，维持了有机半导体层7的膜质量，并可以确保晶体管特性。
5.第五实施例
图5A至5J是用于解释根据本发明的第五实施例的步骤图。将参照这些附图对根据第五实施例的用于制造薄膜晶体管的方法进行说明。关于此，将不提供与上述第一实施例至第四实施例相同的构造的详细解释。
首先，如图5A所示，将具有对于曝光光的遮光性的栅极电极3图案化在衬底1上，并且具有透光性的栅极绝缘膜5和有机半导体层7在覆盖栅极电极3和衬底1的情况下被形成。至此的处理以与第一实施例中相似的方式进行，并且用于各层的材料与上述的那些相同。
随后，将具有对于曝光光的透光性的电极膜13形成在有机半导体层7上，并在其上进一步形成掩模形成层31。这些层中的每一者均是与在上述实施例中解释的相同的层，并且重要的是，具有对于曝光光的透光性。
此后，在掩模形成层31上形成抗蚀剂图案25。通过将抗蚀剂图案25用作掩模来刻蚀掩模形成层31和电极膜13。然后，将抗蚀剂图案25剥离，并且通过将电极膜13用作掩模来将有机半导体层7图案化为沿着栅极电极3的宽度方向覆盖栅极电极3的一部分的岛状。
接着，如图5B所示，将负型光刻胶膜15在覆盖有机半导体层7、电极膜13和掩模形成层31的情况下形成在栅极绝缘膜5的整个表面上，如第一实施例中那样，光刻胶膜15具有至少负型光敏性。
随后，如沿着图5D中的线VC-VC所取的剖面的如图5C所示的剖视图以及如图5D所示的剖视图所示出的，进行背表面曝光，其中作为曝光光h的UV光从衬底1一侧施加到光刻胶膜15。此时，曝光掩模17被布置在衬底1一侧，并且曝光光通过此曝光掩模17施加。如第一实施例中那样，曝光掩模17设置有与栅极电极3交叉的开口部分17a′。但是，在掩模形成层31由绝缘材料形成的情况下，此开口部分17a′具有的在与栅极电极3的延伸方向垂直的方向上的两端的尺寸小于31的在相同方向上的尺寸。
在曝光掩模17的开口部分17a′中，基于通过曝光掩模17进行曝光的上述背表面，将曝光光h施加到光刻胶膜15的未被栅极电极13遮光的部分，由此得到曝光部分15a′，并且曝光部分15a′的光刻胶材料被固化。
此后，如图5E所示，进行光刻胶膜15的显影处理，由此，在掩模形成层31上仅留下了用作抗蚀剂图案15b′的曝光部分15a′。如第一实施例中那样，通过相对于栅极电极3的自对准来对得到的抗蚀剂图案15b′进行显影。
然后，如沿着图5G中的线VF-VF所取的剖面的如图5F所示的剖视图以及如图5G所示的剖视图所示出的，通过将抗蚀剂图案15b′用作掩模来对掩模形成层31进行选择性地图案刻蚀。此时，如第三实施例和第四实施例中那样，根据用作基体材料的电极膜13的构成材料来进行适当的刻蚀。
以此方式，通过相对于栅极电极3的自对准形成了通过在栅极电极3上方的掩模形成层31的刻蚀去除所产生的掩模图案31a′。在图案刻蚀之后，去除抗蚀剂图案15b′。关于此，如第三实施例和第四实施例中那样，对于掩模图案31a′，可以照原样使用抗蚀剂图案15b′。
接着，如图5H所示，在栅极电极3的两侧将各个配线33形成在电极膜13上。重要的是，这些配线33不是层叠在栅极电极3上，而是在栅极电极3的两侧层叠在掩模图案31a′上。
关于此，构成上述配线33的材料膜只要具有良好的导电性即可，而不一定是能够将电荷注入到有机半导体层7中的材料。因此，如第三实施例和第四实施例中那样，可以通过使用较便宜的材料来形成配线33。
接着，如沿着图5J中的线VI-VI所取的剖面的如图5I所示的剖视图以及如图5J所示的剖视图所示出的，通过将掩模图案31a′和配线33用作掩模来进行电极膜13的图案刻蚀。这里，可以通过根据电极膜13和掩模图案31a′的构成材料采用合适的刻蚀方法进行的选择性刻蚀，来将电极膜13图案化。
关于此，在电极膜13的膜厚度相对于配线33而言足够小的情况下，可以在用于形成配线33的刻蚀的同时进行电极膜13的上述刻蚀。因此，简化了步骤。
如上所述，通过刻蚀去除栅极电极3上的电极膜13，通过相对于栅极电极3的自对准来由电极膜13形成源极13s-5和漏极13d-5，从而完成薄膜晶体管23-5。此时，在掩模图案31a′由导电材料形成的情况下，掩模图案31a′还构成源极13s-5和漏极13d-5。
如上所述获得的薄膜晶体管23-5与上述其他实施例的薄膜晶体管的不同之处在于源极13s-5和漏极13d-5的形状。即，岛状的源极13s-5和漏极13d-5仅布置在被图案化在栅极电极3上的有机半导体层7上。
此外，通过从掩模图案31a′(其通过将抗蚀剂图案15b用作掩模进行刻蚀获得)上方进行刻蚀来获得源极13s-5和漏极13d-5，而如第一实施例中那样通过相对于栅极电极3的自对准来形成抗蚀剂图案15b。因此，同样在上述第五实施例中，将源极13s-5和漏极13d-5布置为在使得其端缘与栅极电极3在宽度方向上的两个端缘对准的情况下通过自对准相对于栅极电极3配准。因此，如在第一实施例中那样，在具有底栅极-顶接触结构的薄膜晶体管中有效地抑制了源极13s-5和漏极13d-5与栅极电极3之间的寄生电容。
顺便提及，本发明不限于上述实施例，并可以进行基于本发明的技术理念的各种修改。例如，有机半导体层可以具有至少两个层(高迁移率层和用于吸收由于电极形成导致的损坏的层)的层叠结构。对于上述高迁移率层，可以使用用于吸收损坏的并五苯或CuPc等。此外，可以在通过刻蚀进行半导体的图案化时刻蚀栅极绝缘膜。
此外，在薄膜晶体管是p型沟道式的情况下，受体式电荷转移复合体可以布置在源极和漏极与有机半导体层之间。另一方面，在薄膜晶体管是n型沟道式的情况下，施主式电荷转移复合体可以布置在源极和漏极与有机半导体层之间。此外，在这些分子的电导率不可忽略的情况下，在源极和漏极的图案化之后，通过利用弱能量的氧等离子体或者复合分子的溶剂进行的刻蚀，来进行去除。
此外，在有机半导体层的形成之后的各步骤中，为了从对有机半导体层的处理损坏进行恢复，可以插入在低氧气·水蒸气气氛中或在真空中加热的步骤。
具有上述构造的薄膜晶体管可以有利地用于构成显示装置中的像素电路或周边电路的元件。关于显示装置，薄膜晶体管可以应用于例如包括有机场致发光元件的显示装置、液晶显示装置和电泳显示装置。此外，上述薄膜晶体管可以应用于各种电子设备，其可以广泛地应用于各种包括上述显示装置的电子设备。例如，其可以应用于例如电子书、数码相机、笔记本式个人计算机和蜂窝电话的便携式终端单元，以及例如摄像机的电子设备。即，其可以应用于在几乎所有领域中的包括显示装置的电子设备，其中被输入到电子设备的图像信号或在电子设备中产生的图像信号作为影像或图像进行显示。
此外，根据本发明的实施例的电子设备不限于显示装置。其可以广泛地应用于其中包括上述薄膜晶体管并且导电图案(例如，其可以是像素电极)连接到其的电子设备。例如，其可以应用于例如ID标签和传感器的电子设备。关于上述电子设备，可以通过利用具有良好特性的精细薄膜晶体管来稳定地驱动小尺寸设备。
本发明包含与2009年4月17日递交给日本专利局的日本在先专利申请JP 2009-100434中揭示的主题相关的主题，其全文通过引用结合于此。
本领域的技术人员应该理解的是，只要在所附权利要求及其等同方案的范围内，可以根据设计要求和其他因素进行各种修改、组合、子组合和替换。

Claims (19)

1.一种用于制造薄膜晶体管的方法，包括以下步骤：
利用栅极绝缘膜覆盖被图案化在衬底上的栅极电极；
在所述栅极绝缘膜上按顺序形成有机半导体层和电极膜；以及
在设置有所述有机半导体层和所述电极膜的所述衬底上形成负型光刻胶膜，并且，通过将所述栅极电极用作遮光掩模从所述衬底一侧进行背表面曝光，并进行随后的显影处理，来形成抗蚀剂图案，所述抗蚀剂图案用作通过刻蚀所述电极膜来形成源极-漏极所用的掩模。
2.根据权利要求1所述的用于制造薄膜晶体管的方法，
其中，在所述光刻胶膜的形成和所述抗蚀剂图案的形成时，在将设置有与所述栅极电极交叉的开口部分的曝光掩模布置在所述衬底一侧的情况下，进行所述背表面曝光。
3.根据权利要求1或2所述的用于制造薄膜晶体管的方法，
其中，在所述有机半导体层和电极膜的形成时，所述电极膜在覆盖被图案化的所述有机半导体层的情况下被形成。
4.根据权利要求1或2所述的用于制造薄膜晶体管的方法，
其中，在所述有机半导体层和电极膜的形成时，对于所述电极膜，形成被刻蚀为与所述有机半导体层的图案相同图案的第一电极膜、以及覆盖所述有机半导体层和所述第一电极膜的第二电极膜。
5.根据权利要求1至4中任一项所述的用于制造薄膜晶体管的方法，还包括以下步骤：
在所述光刻胶膜的形成和所述抗蚀剂图案的形成之后，通过将所述抗蚀剂图案用作掩模来刻蚀在所述栅极电极上的所述电极膜以由所述电极膜形成所述源极-漏极。
6.根据权利要求5所述的用于制造薄膜晶体管的方法，还包括以下步骤：
在刻蚀所述电极膜之后，利用层间绝缘膜覆盖所述衬底，并在所述层间绝缘膜上形成连接到所述源极-漏极的各个配线。
7.根据权利要求1或2所述的用于制造薄膜晶体管的方法，
其中，在所述有机半导体层和电极膜的形成时，所述电极膜在覆盖所述有机半导体层的情况下被形成，并且在所述电极膜上进一步形成掩模形成层，
在所述光刻胶膜的形成和所述抗蚀剂图案的形成时，将所述抗蚀剂图案形成在所述掩模形成层上，
在所述光刻胶膜的形成和所述抗蚀剂图案的形成之后，通过将所述抗蚀剂图案用作掩模来刻蚀在所述栅极电极上的所述掩模形成层，来形成掩模图案，并且
通过将所述掩模图案用作掩模来进行对在所述栅极电极上的所述电极膜的刻蚀，以由所述电极膜形成所述源极-漏极。
8.根据权利要求1或2所述的用于制造薄膜晶体管的方法，
其中，在所述有机半导体层和电极膜的形成时，形成被刻蚀为与所述有机半导体层的图案相同图案的第一电极膜、以及覆盖所述有机半导体层和所述第一电极膜的第二电极膜，作为所述电极膜，并在所述电极膜上进一步形成掩模形成层，
在所述光刻胶膜的形成和所述抗蚀剂图案的形成时，将所述抗蚀剂图案形成在所述掩模形成层上，
在所述光刻胶膜的形成和所述抗蚀剂图案的形成之后，通过将所述抗蚀剂图案用作掩模来刻蚀在所述栅极电极上的所述掩模形成层，来形成掩模图案，并且
通过将所述掩模图案用作掩模来进行对在所述栅极电极上的所述电极膜的刻蚀，以由所述电极膜形成所述源极-漏极。
9.根据权利要求1或2所述的用于制造薄膜晶体管的方法，
其中，在所述有机半导体层和电极膜的形成时，按顺序形成所述有机半导体层和所述电极膜，在所述电极膜上进一步形成掩模形成层，并将它们刻蚀为相同图案，
在所述光刻胶膜的形成和所述抗蚀剂图案的形成时，将所述抗蚀剂图案形成在所述掩模形成层上，
在所述光刻胶膜的形成和所述抗蚀剂图案的形成之后，通过将所述抗蚀剂图案用作掩模来刻蚀在所述栅极电极上的所述掩模形成层，来形成掩模图案，并且
通过将所述掩模图案用作掩模来进行对在所述栅极电极上的所述电极膜的刻蚀，以由所述电极膜形成所述源极-漏极。
10.根据权利要求7至9中任一项所述的用于制造薄膜晶体管的方法，
其中，在形成所述掩模图案之后，进行在所述栅极电极的两侧在所述电极膜上各个配线的形成，并且
在所述电极膜的刻蚀时，通过将所述掩模图案和所述配线用作掩模来刻蚀所述电极膜。
11.根据权利要求10所述的用于制造薄膜晶体管的方法，
其中，在所述掩膜图案的形成之后和所述电极膜的刻蚀之前，去除所述抗蚀剂图案。
12.根据权利要求1至5中任一项所述的用于制造薄膜晶体管的方法，
其中，在所述光刻胶膜的形成和所述抗蚀剂图案的形成之后，
在所述栅极电极的两侧，在所述电极膜上图案化配线，并且
通过将所述配线和所述抗蚀剂图案用作掩模来进行在所述栅极电极的所述电极膜的刻蚀，以由所述电极膜形成所述源极-漏极。
13.一种薄膜晶体管，包括：
布置在衬底上的栅极电极和覆盖所述栅极电极的栅极绝缘膜；
布置在所述栅极绝缘膜上的有机半导体层；以及
布置在所述有机半导体层上的源极-漏极，使得所述源极-漏极的端缘与所述栅极电极在宽度方向上的两个端缘对准。
14.根据权利要求13所述的薄膜晶体管，
其中，所述源极-漏极具有通过将所述栅极电极用作掩模从所述衬底一侧进行背表面曝光而获得的图案形状。
15.根据权利要求13或14所述的薄膜晶体管，
其中，所述栅极电极具有遮光性，并且
从所述衬底到所述电极膜但不包括所述栅极电极的各层均具有透光性。
16.根据权利要求13至15中任一项所述的薄膜晶体管，
其中，具有与源极-漏极的图案形状相同的图案形状的负型光刻胶被设置在所述源极-漏极上。
17.根据权利要求13至15中任一项所述的薄膜晶体管，
其中，配线被图案化在所述源极-漏极上，并且
所述源极-漏极的一部分具有与所述配线的图案相同的图案。
18.根据权利要求17所述的薄膜晶体管，
其中，所述源极-漏极具有被布置在所述有机半导体层上的第一电极膜以及从所述第一电极膜上引至所述栅极绝缘膜上的第二电极膜的层叠结构。
19.根据权利要求13至15中任一项所述的薄膜晶体管，
其中，所述有机半导体层被图案化为岛状，
所述源极-漏极被图案化在所述有机半导体层上，并且
配线被布置在从所述源极漏极上到所述栅极绝缘膜上。
CN2010101502558A 2009-04-17 2010-04-12 薄膜晶体管和用于制造薄膜晶体管的方法 Expired - Fee Related CN101867017B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009100434A JP5429454B2 (ja) 2009-04-17 2009-04-17 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2009-100434 2009-04-17

Publications (2)

Publication Number Publication Date
CN101867017A true CN101867017A (zh) 2010-10-20
CN101867017B CN101867017B (zh) 2013-12-04

Family

ID=42958649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101502558A Expired - Fee Related CN101867017B (zh) 2009-04-17 2010-04-12 薄膜晶体管和用于制造薄膜晶体管的方法

Country Status (5)

Country Link
US (1) US8350255B2 (zh)
JP (1) JP5429454B2 (zh)
KR (1) KR20100115302A (zh)
CN (1) CN101867017B (zh)
TW (1) TWI470697B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593008A (zh) * 2012-02-29 2012-07-18 北京大学 一种底栅自对准氧化锌薄膜晶体管的制备方法
CN102646791A (zh) * 2011-05-13 2012-08-22 京东方科技集团股份有限公司 一种有机薄膜晶体管器件及其制作方法
CN102790172A (zh) * 2011-05-19 2012-11-21 索尼公司 半导体元件和电子装置
CN102867914A (zh) * 2011-07-04 2013-01-09 索尼公司 电子器件和半导体器件的制造方法
WO2014082292A1 (zh) * 2012-11-30 2014-06-05 深圳市柔宇科技有限公司 自对准金属氧化物薄膜晶体管器件及制造方法
CN106165071A (zh) * 2014-04-18 2016-11-23 索尼公司 用于高频开关的半导体装置、高频开关和高频模块
US9564536B2 (en) 2012-11-26 2017-02-07 Shenzhen Royole Technologies Co., Ltd. Self-aligned metal oxide thin-film transistor component and manufacturing method thereof
CN108878536A (zh) * 2017-05-10 2018-11-23 中国科学院苏州纳米技术与纳米仿生研究所 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置
CN110098054A (zh) * 2018-01-31 2019-08-06 三星电机株式会社 电容器组件
CN111384004A (zh) * 2018-12-28 2020-07-07 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI438868B (zh) * 2010-07-30 2014-05-21 Au Optronics Corp 互補金氧半電晶體及其製作方法
WO2012132487A1 (ja) * 2011-03-30 2012-10-04 セイコーインスツル株式会社 有機トランジスタの製造方法
JP6035734B2 (ja) * 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器
GB2522565B (en) 2011-06-27 2016-02-03 Pragmatic Printing Ltd Transistor and its method of manufacture
GB201202544D0 (en) * 2012-02-14 2012-03-28 Pragmatic Printing Ltd Electronic devices
KR20130027188A (ko) 2011-09-07 2013-03-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN104040693B (zh) * 2012-12-04 2017-12-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
KR101532310B1 (ko) * 2013-02-18 2015-06-29 삼성전자주식회사 2차원 소재 적층 플렉서블 광센서
CN105355590B (zh) * 2015-10-12 2018-04-20 武汉华星光电技术有限公司 阵列基板及其制作方法
TWI569456B (zh) * 2015-10-15 2017-02-01 友達光電股份有限公司 薄膜電晶體及其製造方法
JP6358402B1 (ja) 2016-09-16 2018-07-18 東レ株式会社 電界効果トランジスタの製造方法および無線通信装置の製造方法
JP2022028980A (ja) * 2018-11-30 2022-02-17 富士フイルム株式会社 積層体、有機半導体デバイスおよびそれらの製造方法、並びに、組成物およびその組成物のキット

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008869A (en) * 1994-12-14 1999-12-28 Kabushiki Kaisha Toshiba Display device substrate and method of manufacturing the same
CN1372336A (zh) * 2002-04-05 2002-10-02 中国科学院长春应用化学研究所 一种有机薄膜晶体管开关器件及制作方法
US6504182B2 (en) * 1999-08-24 2003-01-07 Koninklijke Philips Electronics N.V. Thin-film transistors
CN1398007A (zh) * 2001-06-01 2003-02-19 株式会社半导体能源研究所 有机半导体器件及其制造工艺
CN1577772A (zh) * 2003-06-25 2005-02-09 Lg.菲利浦Lcd株式会社 底栅控制型多晶硅薄膜晶体管的制造方法
CN1823425A (zh) * 2003-07-10 2006-08-23 松下电器产业株式会社 有机薄膜晶体管及其制造方法、以及使用了它的有源矩阵型显示器和无线识别标签
US20070069206A1 (en) * 2005-09-26 2007-03-29 Hun-Jung Lee Flat panel display device having an organic thin film transistor and method of manufacturing the same
CN101097868A (zh) * 2006-06-30 2008-01-02 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法和显示器件
CN101183679A (zh) * 2006-11-13 2008-05-21 株式会社日立显示器 显示装置和显示装置的制造方法
CN101278403A (zh) * 2005-10-14 2008-10-01 株式会社半导体能源研究所 半导体器件及其制造方法
US20090045396A1 (en) * 2007-08-14 2009-02-19 Samsung Electronics Co., Ltd. Composition for forming passivation layer and organic thin film transistor comprising the passivation layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153959A (ja) * 1993-11-26 1995-06-16 Rohm Co Ltd 薄膜トランジスタおよびその製法
JP3980312B2 (ja) * 2001-09-26 2007-09-26 株式会社日立製作所 液晶表示装置およびその製造方法
JP4748967B2 (ja) * 2003-11-04 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4713192B2 (ja) * 2004-03-25 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4938984B2 (ja) 2005-02-02 2012-05-23 独立行政法人理化学研究所 トップコンタクト型電界効果トランジスタの製造方法およびトップコンタクト型電界効果トランジスタ
TW200703664A (en) * 2005-05-31 2007-01-16 Nat University Iwate Univ Inc Organic thin film transistor
JP5329784B2 (ja) * 2006-08-25 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008869A (en) * 1994-12-14 1999-12-28 Kabushiki Kaisha Toshiba Display device substrate and method of manufacturing the same
US6504182B2 (en) * 1999-08-24 2003-01-07 Koninklijke Philips Electronics N.V. Thin-film transistors
CN1398007A (zh) * 2001-06-01 2003-02-19 株式会社半导体能源研究所 有机半导体器件及其制造工艺
CN1372336A (zh) * 2002-04-05 2002-10-02 中国科学院长春应用化学研究所 一种有机薄膜晶体管开关器件及制作方法
CN1577772A (zh) * 2003-06-25 2005-02-09 Lg.菲利浦Lcd株式会社 底栅控制型多晶硅薄膜晶体管的制造方法
CN1823425A (zh) * 2003-07-10 2006-08-23 松下电器产业株式会社 有机薄膜晶体管及其制造方法、以及使用了它的有源矩阵型显示器和无线识别标签
US20070069206A1 (en) * 2005-09-26 2007-03-29 Hun-Jung Lee Flat panel display device having an organic thin film transistor and method of manufacturing the same
CN101278403A (zh) * 2005-10-14 2008-10-01 株式会社半导体能源研究所 半导体器件及其制造方法
CN101097868A (zh) * 2006-06-30 2008-01-02 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法和显示器件
CN101183679A (zh) * 2006-11-13 2008-05-21 株式会社日立显示器 显示装置和显示装置的制造方法
US20090045396A1 (en) * 2007-08-14 2009-02-19 Samsung Electronics Co., Ltd. Composition for forming passivation layer and organic thin film transistor comprising the passivation layer

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646791A (zh) * 2011-05-13 2012-08-22 京东方科技集团股份有限公司 一种有机薄膜晶体管器件及其制作方法
CN102790172A (zh) * 2011-05-19 2012-11-21 索尼公司 半导体元件和电子装置
CN102790172B (zh) * 2011-05-19 2017-09-15 索尼公司 半导体元件和电子装置
CN102867914A (zh) * 2011-07-04 2013-01-09 索尼公司 电子器件和半导体器件的制造方法
CN102867914B (zh) * 2011-07-04 2017-09-12 索尼公司 电子器件和半导体器件的制造方法
CN102593008A (zh) * 2012-02-29 2012-07-18 北京大学 一种底栅自对准氧化锌薄膜晶体管的制备方法
CN102593008B (zh) * 2012-02-29 2015-10-21 京东方科技集团股份有限公司 一种底栅自对准氧化锌薄膜晶体管的制备方法
US9564536B2 (en) 2012-11-26 2017-02-07 Shenzhen Royole Technologies Co., Ltd. Self-aligned metal oxide thin-film transistor component and manufacturing method thereof
WO2014082292A1 (zh) * 2012-11-30 2014-06-05 深圳市柔宇科技有限公司 自对准金属氧化物薄膜晶体管器件及制造方法
CN104040683B (zh) * 2012-11-30 2017-04-19 深圳市柔宇科技有限公司 自对准金属氧化物薄膜晶体管器件及制造方法
CN104040683A (zh) * 2012-11-30 2014-09-10 深圳市柔宇科技有限公司 自对准金属氧化物薄膜晶体管器件及制造方法
CN106165071A (zh) * 2014-04-18 2016-11-23 索尼公司 用于高频开关的半导体装置、高频开关和高频模块
CN108878536A (zh) * 2017-05-10 2018-11-23 中国科学院苏州纳米技术与纳米仿生研究所 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置
CN108878536B (zh) * 2017-05-10 2021-08-17 中国科学院苏州纳米技术与纳米仿生研究所 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置
CN110098054A (zh) * 2018-01-31 2019-08-06 三星电机株式会社 电容器组件
CN111384004A (zh) * 2018-12-28 2020-07-07 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN111384004B (zh) * 2018-12-28 2023-05-30 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Also Published As

Publication number Publication date
JP5429454B2 (ja) 2014-02-26
US20100264410A1 (en) 2010-10-21
US8350255B2 (en) 2013-01-08
TW201041051A (en) 2010-11-16
JP2010251574A (ja) 2010-11-04
KR20100115302A (ko) 2010-10-27
CN101867017B (zh) 2013-12-04
TWI470697B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
CN101867017B (zh) 薄膜晶体管和用于制造薄膜晶体管的方法
US8008115B2 (en) Thin film transistor and method for producing the same
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
JP5811640B2 (ja) 電子デバイス及び半導体装置の製造方法
US20090026445A1 (en) Organic thin film transistor array panel and method for manufacturing the same
KR20100015664A (ko) 유기 박막 트랜지스터들
JP5790095B2 (ja) 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
CN102263202A (zh) 薄膜晶体管、薄膜晶体管制造方法和电子装置
WO2014050457A1 (ja) 電子デバイス、画像表示装置及びセンサー、並びに、電子デバイスの製造方法
US20090294852A1 (en) Electronic device
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
WO2015137022A1 (ja) 電子デバイス及びその製造方法
WO2015004847A1 (en) Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus
US20100227434A1 (en) Method of Fabricating a Self-aligned Top-gate Organic Transistor
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
JP2013016612A (ja) 半導体装置及びその製造方法、画像表示装置、並びに、画像表示装置を構成する基板
WO2013153998A1 (ja) 電子デバイス及びその製造方法並びに画像表示装置
JP2013197229A (ja) 積層構造体及びその形成方法、並びに、電子デバイス及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131204

Termination date: 20150412

EXPY Termination of patent right or utility model