WO2012132487A1 - 有機トランジスタの製造方法 - Google Patents

有機トランジスタの製造方法 Download PDF

Info

Publication number
WO2012132487A1
WO2012132487A1 PCT/JP2012/050294 JP2012050294W WO2012132487A1 WO 2012132487 A1 WO2012132487 A1 WO 2012132487A1 JP 2012050294 W JP2012050294 W JP 2012050294W WO 2012132487 A1 WO2012132487 A1 WO 2012132487A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
source
concentration carrier
carrier film
gate electrode
Prior art date
Application number
PCT/JP2012/050294
Other languages
English (en)
French (fr)
Inventor
杉野谷　充
寛昌 小林
昇 石曽根
Original Assignee
セイコーインスツル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーインスツル株式会社 filed Critical セイコーインスツル株式会社
Priority to TW101107674A priority Critical patent/TW201248856A/zh
Publication of WO2012132487A1 publication Critical patent/WO2012132487A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes

Definitions

  • the present invention relates to a method for manufacturing an organic transistor.
  • photolithography is widely applied when fine electrode patterning is performed.
  • photolithography requires a process of creating a photoresist pattern by laminating a photoresist film once on the formed film, and exposing and developing it. This makes the process complicated and uses energy, materials, etc. The problem is that efficiency is low and cost is high.
  • Mask sputtering is used when patterning ITO (IndiumInTin Oxide: hereinafter referred to as ITO) used for transparent wiring electrodes.
  • ITO IndiumInTin Oxide
  • a general transistor element uses an inorganic semiconductor material as a semiconductor layer
  • a vacuum treatment process at a high temperature of 200 ° C. or higher is required in forming the semiconductor layer. Therefore, it is not possible to create an element on a substrate that is flexible such as a plastic film but cannot withstand high temperatures.
  • the vacuum processing process requires a large-scale vacuum film forming apparatus or the like, there is a drawback that the manufacturing cost becomes high in small-scale production.
  • Patent Document 1 a transistor element manufacturing method by ink jet printing has been studied from the advantages of maskless, material use efficiency, and large area.
  • Patent Document 2 an ink jet method has been proposed as a method of filling a conductive polymer in a recess of a transistor in order to improve the quality of an organic EL.
  • Patent Document 3 wiring on a substrate is formed by an ink jet method.
  • a method of forming a film has been proposed.
  • Patent Document 4 examines a coating process as a low-temperature process process in manufacturing a transistor.
  • Patent Document 5 discloses that an intermediate layer made of an organic conductor is provided in order to improve contact between the source / drain electrodes and the organic semiconductor layer.
  • Patent Document 6 adopts a method of processing and forming a fine pattern using ultraviolet self-alignment exposure.
  • an object of the present invention is to provide a stable method for producing an organic transistor including an intermediate layer.
  • a high-concentration carrier film having photosensitivity is disposed between the organic semiconductor film and the source / drain wiring, and this is exposed to light using the gate electrode as a mask.
  • an ohmic contact is realized by using a layer having a high carrier density, that is, a layer having high conductivity (hereinafter referred to as a high concentration carrier film) as an intermediate layer.
  • a layer having a high carrier density that is, a layer having high conductivity (hereinafter referred to as a high concentration carrier film)
  • two types of exposure are used in combination.
  • One is self-alignment exposure for the purpose of performing channel formation with high accuracy
  • the other is surface exposure for forming contact portions between the source and drain electrodes and the high-concentration carrier film.
  • the present invention is characterized in that an organic transistor can be formed easily and with high accuracy using these two types of exposure. Normally, when a semiconductor is connected to an electrode metal such as a source / drain wiring, a depletion layer is generated, and a Schottky connection is likely to occur, and an ohmic contact is unlikely to occur.
  • ohmic contact is realized by doping Si into the electrode.
  • the substrate temperature is 200 ° C. or higher in a vacuum atmosphere, so that a doping method used for an inorganic semiconductor cannot be applied to a film substrate. Therefore, in the present invention, a high-concentration carrier film is provided between the organic semiconductor film and the source / drain wiring by using a high-definition film forming method by self-alignment exposure without using a high-temperature process in the atmosphere. A simple channel. Further, by using the surface exposure together, it is possible to reliably contact the source electrode and the drain electrode.
  • the organic transistor element can be applied to a transistor element such as a TFT liquid crystal which requires a high resolution due to the stability and the high-accuracy channel.
  • a high-concentration carrier film can be easily formed by high-definition and stable patterning by self-alignment exposure and surface exposure. With this high concentration carrier film, an ohmic contact can be realized and a stable transistor function can be obtained. Further, since the channel can be formed with high accuracy by adopting self-alignment exposure, the size of the channel itself can be reduced, and the present invention can be applied to a device that requires a transistor element with high resolution.
  • the organic transistor element according to the present invention can be applied to a flexible base material such as a plastic substrate, and solves the problems with respect to simplification of the process, material use efficiency, cost, and low temperature process.
  • FIG. 3 is a schematic diagram showing a state in which a high concentration carrier film is formed in Example 1.
  • FIG. 3 It is the schematic diagram which showed the state in which the organic-semiconductor layer was formed in the present Example 1.
  • the present invention relates to an organic transistor element in which an ohmic contact is applied to an organic semiconductor film and a source / drain wiring, and a manufacturing method.
  • the base material in this invention is a base material with a low heat-resistant temperature like a plastic film, the same method is applicable also to Si base material and glass substrate which are used with an inorganic semiconductor.
  • the transistor element forming method according to the present invention will be described in detail with reference to FIG.
  • FIG. 1 is a cross-sectional view schematically showing the configuration of the present invention.
  • the film substrate 1 as a substrate has a low heat-resistant temperature, it is difficult to apply a metal wiring forming method by normal sputtering or vapor deposition, and a large-scale vacuum film forming apparatus is required, so that it is difficult to reduce the cost. Therefore, as a method for forming a metal wiring on the film substrate 1, a method of printing or applying a low-temperature baking / curing type silver paste or silver nanoparticles not using a baking step is desirable. Using these methods, the gate electrode 3 and the source / drain wiring 2 are wired on the film substrate 1. The gate insulating film 4 is formed on the gate electrode 3.
  • a polyimide-based material has been used for the gate insulating film 4, but recently, a polysilsesquiosan-based organic-inorganic hybrid material has been studied. Both can be applied to the entire surface of the film substrate 1 by screen printing or a spin coater. After the application, the gate insulating film 4 is formed through a low-temperature baking process or a drying process.
  • the high concentration carrier film wiring 5 is formed on the gate insulating film 4 so as to connect the organic semiconductor film 6 and the source / drain wiring 2. Although the high-concentration carrier film wiring 5 is formed on the gate insulating film 4, the upper portion of the gate electrode 3 must be removed by etching so as not to overlap the gate electrode 3.
  • the feature required as a material for the high-concentration carrier film is that it can be printed or applied, has photosensitivity by light irradiation, and can be patterned. Further, the film can be formed at a low temperature and has high conductivity. In the present invention, two types of existing materials are used as materials having these characteristics.
  • the first material is a mixed material of an organic conductive material and an ultraviolet photosensitive photoresist material.
  • the second material is UV-sensitive PEDOT: PSS or polyaniline material.
  • the organic solvent can be used for etching removal of the unexposed portion of the used ultraviolet photosensitive photoresist, it can be processed without altering the organic conductive material using acid / alkali. Moreover, since water can be used for etching removal of an unexposed part in the second material, processing can be performed without damaging other materials of the organic transistor.
  • FIG. 2A shows a cross-sectional view of the film substrate 1 irradiated with ultraviolet rays from the back surface
  • FIG. 2B shows a cross-sectional view of the state irradiated with ultraviolet rays through the mask 7. Yes.
  • the gate electrode width tends to be very narrow as the transistor becomes more functional. Therefore, high accuracy is required for the removal position accuracy of the high-concentration carrier film on the gate electrode 3 of this embodiment.
  • a self-alignment exposure method that uses the gate electrode 3 as a mask and removes the high-concentration carrier film with high accuracy is employed in this embodiment.
  • a high concentration carrier film is applied onto the insulating film 4 by a printing application method such as screen printing or spin coater. Thereafter, the conductive material located in the gap between the gate electrode 3 and the source / drain wiring 2 is cured by irradiating ultraviolet rays from the back surface of the film substrate 1 to form a cured region 5a. In addition, the conductive film located on the gate electrode 3 and the source / drain wiring 2 becomes an uncured region 5b because ultraviolet rays are shielded.
  • the conductive material on the source / drain wiring 2 is cured, and the high concentration carrier film and the source / drain wiring 2 are surely Connected.
  • development is performed in this state, only the uncured region 5b on the gate electrode 3 is removed, a gap equivalent to the gate electrode line width can be obtained, and source / drain electrodes are formed.
  • the steps shown in FIGS. 2A and 2B may be performed sequentially as described in this description, but UV irradiation may be performed simultaneously from the front and back.
  • the method using the screen printing and the spin coater is mentioned as the coating method of the gate insulating film 4 and the high concentration carrier film.
  • the coating method is not limited thereto, and a roll coater or a bar coater can be selected as appropriate.
  • the organic semiconductor film 6 used in the present invention can be applied and is preferably dried and formed at a temperature lower than the heat resistant temperature of the film substrate 1.
  • the film forming method includes screen printing, spin coater, and the like. However, since the organic semiconductor itself is expensive, a dropping method using a dispenser with good material use efficiency is desirable.
  • Example 1 The structure of the transistor element manufacturing method in this embodiment will be described with reference to FIGS.
  • This embodiment is an example applied to a planar type in which a semiconductor layer which is one of the structures of a transistor is formed on the outermost surface.
  • FIG. 3A is a cross-sectional view showing a state in which the gate electrode 3 and the source / drain wiring 2 are formed on the film substrate 1 in this embodiment
  • FIG. 3B is a plan view.
  • a gate electrode 3 and source / drain wirings 2 are formed on a film substrate 1 using a material in which printable silver nanoparticles are dispersed as a wiring material.
  • the terminal lead-out portions of the gate electrode 3 are provided at both ends of the gate electrode 3, and the terminal lead-out portions of the source / drain wiring 2 are provided at both ends.
  • the width of the gate electrode 3 corresponds to the channel length
  • the length of the thick line portion of the source / drain wiring 2 corresponds to the channel width. In this embodiment, in order to improve current driving capability and response performance, the channel length is narrowed and the channel width is increased.
  • FIG. 4A is a cross-sectional view of the state in which the gate insulating film 4 is formed in addition to FIG. 3A
  • FIG. 4B is a plan view.
  • a polysilsesquiosan-based organic-inorganic hybrid material is used as the material of the gate insulating film 4, but there is no problem even with a polyimide-based material.
  • This insulating film is applied so as to fill the gate electrode 3 and the channel length, and the gate insulating film 4 is formed through a drying process.
  • FIG. 5 (a) is a cross-sectional view showing a state in which a high concentration carrier film wiring 5 is formed in addition to FIG. 4 (a), and FIG. 5 (b) is a plan view.
  • a negative resist material and a polyaniline or polypyrrole organic conductive material are mixed as a material for the high concentration carrier film wiring 5.
  • the ratio of the negative resist material is large, the patterning property is improved, but the conductivity is lowered.
  • the ratio of the organic conductive material is large, the patterning property is lowered and the conductivity is improved.
  • a synthetic oil-based negative oil-based photoresist and a polyaniline-based conductive material are mixed at about 1:10 (hereinafter referred to as a mixed carrier solution) to obtain desired characteristics in patterning and conductivity. ing.
  • FIG. 6A is a cross-sectional view of the state in which the organic semiconductor film 6 is formed in addition to FIG. 5A
  • FIG. 6B is a plan view.
  • Polymer organic semiconductor PBTTT poly (2,5-bis (3-alkylthiophen-2yl) thieno [3,2], which can be applied as an organic semiconductor material and has a mobility of about 0.14 cm 2 / V ⁇ s -b] thiophene
  • This organic semiconductor film 6 is dropped directly on the gate electrode 3 and dried.In the drying process, there are a method of heating drying and a method of using natural drying without heating. It is necessary to select appropriately depending on the concentration and type at the time of dropping the organic semiconductor.
  • the high-concentration carrier film wiring 5 only needs to have sufficiently high conductivity with respect to the organic semiconductor film 6, and the sheet resistance value can be appropriately selected within the range of 0.1 to 100 k ⁇ / ⁇ . is there.
  • FIG. 2A shows a cross-sectional view of the film substrate 1 irradiated with ultraviolet rays
  • FIG. 2B shows a cross-sectional view of the film 7 irradiated with ultraviolet rays.
  • the mixed carrier solution to the entire surface excluding the gate terminal and source / drain terminals, and dry at about 60 degrees. Thereafter, the conductive material located in the gap between the gate electrode 3 and the source / drain wiring 2 is cured by irradiating ultraviolet rays from the back surface of the film substrate 1 to form a cured region 5a. In addition, the conductive film located on the gate electrode 3 and the source / drain wiring 2 becomes an uncured region 5b because ultraviolet rays are shielded.
  • the conductive material on the source / drain wiring 2 is cured, and the conductive film and the source / drain wiring 2 are securely connected. Is done.
  • development is performed in this state, only the uncured region 5b on the gate electrode 3 is removed, a gap equivalent to the gate electrode line width can be obtained, and the high concentration carrier film wiring 5 is formed.
  • Example 2 a transistor is formed using the same method as the transistor element preparation method in the first embodiment.
  • the difference from Example 1 is the material of the high concentration carrier film.
  • PEDOT: PSS or polyaniline-based material is used as the high-concentration carrier film used in this embodiment, and this is a water-dispersed material.
  • the gate insulating film 4 used in this embodiment is a polysilsesquiosan-based organic-inorganic hybrid material having a hydrophilic group on the surface, it is easy to spread on the gate insulating film 4 when printing or applying a high concentration carrier film. Easy to control the film thickness.
  • a polysilsesquiosan-based organic-inorganic hybrid material is used for the gate insulating film 4, and PEDOT: PSS or polyaniline-based material having ultraviolet sensitivity is used as the high-concentration carrier film.
  • the high-concentration carrier film wiring 5 only needs to have sufficiently high conductivity with respect to the organic semiconductor film 6, and the sheet resistance value can be appropriately selected within the range of 0.1 to 100 k ⁇ / ⁇ . is there.
  • Example 3 a transistor is formed using the same method as the transistor element preparation method in the first embodiment.
  • the difference from the first embodiment is the order of exposure at the time of patterning the high concentration carrier film.
  • Example 1 after the ultraviolet ray irradiation from the back surface of the film substrate 1, the ultraviolet ray is irradiated from the surface through the mask 7, but this embodiment is characterized in that these two types of exposure are performed simultaneously. Doing at the same time simplifies the process and cures the target cured area with a single exposure, making it difficult to cause abnormalities such as film wrinkling and twisting due to residual stress, etc. It is possible to obtain a carrier film.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

　基板上に有機トランジスタを形成する製造方法において、基板上にゲート電極及びソース・ドレイン配線を形成する工程と、前記ゲート電極上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に感光性を有する高濃度キャリア膜を形成する工程と、前記ゲート絶縁膜をマスクとして感光性を有する高濃度キャリア膜を感光させることにより前記ソース・ドレイン配線と接する高濃度キャリア膜配線を形成する工程と、前記高濃度キャリア膜配線間隙に有機半導体膜を配置する工程と、を含む工程により有機トランジスタを作製することにより、簡便且つ高品位の有機トランジスタ素子を得る。

Description

有機トランジスタの製造方法
　本発明は有機トランジスタの製造方法に関する。
　現在、トランジスタ素子を作成する方法としてフォトリソグラフィ、マスクスパッタリングなど多様な薄膜形成技術が用いられている。
　これらのうち、微細な電極パターニングを行う場合、フォトリソグラフィが広く適用されている。しかしフォトリソグラフィは形成した膜上に、一旦フォトレジスト膜を積層し、これを露光、現像しフォトレジストパターンを作製する工程を数回必要とするため、工程が複雑で、エネルギー、材料等の利用効率が低く、コストが高価となるという課題が付随する。またマスクスパッタリングは、透明配線電極で使用されるＩＴＯ（Indium Tin Oxide：以下、ＩＴＯ）などをパターニングする際に用いられる。マスクスパッタリングは高精度にパターニングが出来る反面、マスク開発費用がかかる点と併せて材料使用効率が悪いため、コストが高価になるという課題がある。以上のように従来の製造方法は複雑な工程やコストが高くなるなどの欠点がある。
　一般的なトランジスタ素子は、半導体層として無機半導体材料が用いられているため、半導体層の形成において、200℃以上の高温での真空処理のプロセスが必要になってくる。そのため、プラスチックフィルムなどのフレキシブルだが、高温には耐えられない基板上での素子作成はできない。また、真空処理プロセスは大規模の真空成膜装置等を必要とするため、少量生産では製造コストが高くなってしまうという欠点を有している。このような課題に対して、例えば特許文献１では、マスクレス、材料使用効率、大面積対応可という利点から、インクジェット印刷によるトランジスタ素子作成方法が検討されている。また特許文献２のように、有機ＥＬの品質向上のため、トランジスタの凹部に導電性高分子を埋める方法として、インクジェット方式が提案されており、特許文献３では、基板上の配線をインクジェット方式で成膜する方法が提案されている。更に特許文献４では、トランジスタの製造において、低温プロセス工程として塗布工程を検討している。
　従来のトランジスタ素子作成方法であるフォトリソグラフィ、真空処理によるマスクスパッタリングは上述したように、工程の簡略化、材料使用効率、コスト、低温プロセスの対応において解決するには困難な課題がある。そこで、これらの課題を持たないインクジェットを含む印刷技術による有機トランジスタ素子作成方法が、検討されている。通常、Ｓｉ基板上で作成される無機トランジスタ素子の場合、ソース・ドレイン電極にB＋、P＋、As＋などの加速されたイオンが注入（以下、ドーピング）されており、トランジスタとしての機能を発現させているが、この工程は200度以上の熱が加わるため、フィルム基板上では行うことが出来ない。このため、有機トランジスタ素子はソース・ドレイン電極にイオンのドーピングが困難となる。従って、ソース・ドレイン電極と有機半導体層の間でオーミックコンタクトが形成しづらく、ショットキー接続となりやすい。このようなショットキー接続の場合、ＯＮとＯＦＦの閾値が狭くなり、動作が安定しないという課題がある。この課題に対し特許文献５では、特許文献５では、ソース・ドレイン電極と有機半導体層の間のコンタクト改善のために有機導電体から成る中間層を設けることを開示している。
　また、このような機能的な課題の他に、印刷技術で有機トランジスタ素子を作成する場合、チャネルの形成に高精度なパターニング技術が必要とされるため、通常の印刷技術では非常に困難な課題となる。この課題に対し特許文献６では紫外線のセルフアライメント露光を用いて微細なパターンを加工形成する方法が取られている。
特開２０１０－１２３７７８号公報 特開２００９－２１１８５９号公報 特開２００９－３８１８５号公報 特開２００９－２３１２６４号公報 特開２００７－２６６２９８号公報 特表２０１０―５３２５５９号広報
　ソース・ドレイン電極と有機半導体層の間のコンタクトを改善するために、ソース・ドレイン電極と有機半導体層の間に有機導電体から成る中間層を設けることは有力な方法である。しかし従来技術では中間層を含む有機トランジスタの安定的な形成方法が確立されていなかった。そこで、本発明では中間層を含む有機トランジスタの安定的な製造方法を提供することを目的とした。
　かかる課題を解決するため、本発明では有機半導体膜とソース・ドレイン配線との間に、感光性を有する高濃度キャリア膜を配し、これをゲート電極をマスクとして感光させることによりソース・ドレイン電極と有機半導体層の間に配線を形成し接続することにより、良好なオーミックコンタクト特性を有する有機トランジスタを簡便な方法で製造できるものである。
　本発明ではキャリア密度の高い層、つまり導電性の高い層（以下、高濃度キャリア膜）を中間層とすることでオーミックコンタクトを実現する。この高濃度キャリア膜の形成において、２種類の露光を併用する。一つはチャネル形成を高精度で行えることを目的としたセルフアライメント露光、もう一つはソース、ドレイン電極と高濃度キャリア膜とのコンタクト部を形成するための表面露光である。本発明はこの２種類の露光を用いて有機トランジスタ形成を簡便で高精度に行えることを特徴としている。
　通常、半導体とソース・ドレイン配線のような電極金属を接続させると空乏層が発生し、ショットキー接続となりやすく、オーミックコンタクトに成りにくい。
　無機半導体の場合、電極のSiにイオンをドーピングすることで、オーミックコンタクトを実現している。しかし、このようなドーピング工程において、真空雰囲気下で基板温度が200℃以上になるプロセスがあるため、フィルム基板では、無機半導体で使用されるドーピング方法が適用出来ない。そこで本発明では、大気中で高温プロセスを用いず、かつセルフアライメント露光による高精細な成膜方法を用いることで、高濃度キャリア膜を有機半導体膜とソース・ドレイン配線の間に設け、高精度なチャネルを形成する。また表面露光も併用することで、確実にソース電極、ドレイン電極にコンタクトすることが可能である。このように、有機トランジスタ素子としての安定性や高精度なチャネルにより、例えば高解像度が要求されるＴＦＴ液晶などのトランジスタ素子にも適用できる。
　本発明によれば、セルフアライメント露光と表面露光による高精細かつ安定的なパターニングにより、簡便に高濃度キャリア膜を形成することができる。この高濃度キャリア膜により、オーミックコンタクトが実現でき、安定的なトランジスタ機能を得ることが出来る。また、セルフアライメント露光の採用により高精度にチャネルを形成できるため、チャネル自身のサイズを小さくすることが出来、高解像度にトランジスタ素子が必要とされるデバイスにも適用可能である。
　さらに、本発明における有機トランジスタ素子はプラスチック基板などのフレキシブルな基材にも適用でき、工程の簡略化、材料使用効率、コスト、低温プロセスの対応に対する課題を解決するものである。
本発明において素子構成を示した断面図である。 本発明において高濃度キャリア膜の形成方法を示した断面図である。 本実施例１において電極を形成した状態を示した模式図である。 本実施例１において絶縁膜を形成した状態を示した模式図である。 本実施例１において高濃度キャリア膜を形成した状態を示した模式図である。 本実施例１において有機半導体層を形成した状態を示した模式図である。
　本発明は、有機半導体膜とソース・ドレイン配線にオーミックコンタクトを施した有機トランジスタ素子と製造方法に関するものである。また本発明における基材はプラスチックフィルムのような耐熱温度の低い基材であるが、無機半導体で使用するSi基材やガラス基板にも同一方法での適用が可能である。以下、本発明に係るトランジスタ素子形成方法を概念的に示す図1を参照しながら、具体的に説明する。
　図１は本発明の構成を模式的に示した断面図である。
　本発明では、基板であるフィルム基材１は耐熱温度が低いため、通常のスパッタや蒸着による金属配線形成方法は適用しづらく、大規模な真空成膜装置を必要とするためコストを下げづらい。従って、フィルム基材１上に金属配線を形成できる方法として、低温焼成硬化型の銀ペーストや、焼成工程が用いない銀ナノ粒子を印刷または塗布する方法が望ましい。これらの方法を用いて、ゲート電極３とソース・ドレイン配線２はフィルム基材１上に配線される。またゲート絶縁膜４はゲート電極３上に成膜されている。ゲート絶縁膜４は従来、ポリイミド系の材料が使用されていたが、近年、ポリシルセスキオサン系の有機無機ハイブリッド材料が検討されている。両者共に、フィルム基材１全面にスクリーン印刷やスピンコータによって塗布することが可能である。塗布後、低温焼成工程もしくは乾燥工程を経て、ゲート絶縁膜４を形成する。
　高濃度キャリア膜配線５は、有機半導体膜６とソース・ドレイン配線２を接続するようにゲート絶縁膜４上に形成されたものである。
　高濃度キャリア膜配線５は、ゲート絶縁膜４上に形成されているが、ゲート電極３に重ならないように、ゲート電極３直上はエッチングによって取り除かなければならない。高濃度キャリア膜の材料として必要とされる特徴は、印刷もしくは塗布可能なものであり、光照射による感光性を有しパターニングできるものである。更に低温で膜を形成することができ、高導電性を持つものである。これらの特徴を兼ね備えた材料として、本発明では二種類の既存の材料を用いた。第一の材料は、有機導電材料と紫外線感光性フォトレジスト材の混合材料である。第二の材料は、紫外線感光性を有するPEDOT:PSSやポリアニリン系の材料である。
　第一の材料では、用いた紫外線感光性フォトレジストが未露光部分のエッチング除去に有機溶剤を用いることができるため、酸・アルカリを使用している有機導電材料を変質させることなく加工ができる。
　また、第二の材料では未露光部分のエッチング除去に水を使用できるため、有機トランジスタの他の材料を侵すことなく加工ができる。
　次にパターニング方法について図を用いて説明する。
　図２(a)はフィルム基材１の裏面から紫外線を照射した状態の断面図を示しており、図２(b)はマスク７を介して表面から紫外線を照射した状態の断面図を示している。
　昨今ゲート電極幅はトランジスタの高機能化に伴い、非常に狭くなっている傾向にある。従って、本実施例ゲート電極３上における高濃度キャリア膜の除去位置精度は高精度を要求される。そこで、ゲート電極３をマスクとして使用し、高濃度キャリア膜を高精度に除去するセルフアライメント露光方法を本実施例では採用している。
　高濃度キャリア膜をスクリーン印刷、スピンコータなどの印刷塗布方法によって絶縁膜４上に塗布する。この後、紫外線をフィルム基材1裏面から照射することによってゲート電極３とソース・ドレイン配線２の間隙に位置する導電材が硬化し、硬化領域５ａとなる。またゲート電極３とソース・ドレイン配線２の上に位置する導電膜は紫外線が遮光されるため、未硬化領域５ｂとなる。フィルム基材１裏面からの紫外線照射の後、マスク７を介して表面から紫外線を照射させるとソース・ドレイン配線２上の導電材も硬化され、確実に高濃度キャリア膜とソース・ドレイン配線２は接続される。この状態で、現像を行うと、ゲート電極３上の未硬化領域５ｂのみ取り除かれ、ゲート電極線幅と同等の間隙を得ることが出来、ソース・ドレイン電極が形成される。この図２(a)と図２(b)の工程は本説明のように逐次行っても良いが、同時に表裏から紫外線照射を行っても差し支えない。
　以上、ゲート絶縁膜４、高濃度キャリア膜の塗布法として、スクリーン印刷とスピンコータによる方法を挙げたが、塗布法はそれに限定されるものではなく、ロールコータやバーコータ等、適宜に選択できる。
　次に有機半導体膜６について説明する。
　本発明で用いられる有機半導体膜６は塗布可能なものであり、フィルム基材１の耐熱温度以下で乾燥、形成するものが望ましい。成膜方法においては、スクリーン印刷、スピンコータなどがあるが、有機半導体自身が高価であることから、材料使用効率の良いディスペンサーによる滴下方法が望ましい。
（実施例１）
　本実施例におけるトランジスタ素子作成方法について、構成内容を図３から図７を用いて説明する。また、本実施例はトランジスタの構成の一つである半導体層が最表面に成膜されているプラナー型に適用した例である。
　図３(a)は本実施例において、フィルム基材１上にゲート電極３とソース・ドレイン配線２を形成した状態を示した断面図であり、図３(b)は平面図である。
　図３(a)において、本実施例では配線材料として印刷可能な銀ナノ粒子を分散した材料を用いて、フィルム基材１上にゲート電極３、ソース・ドレイン配線２を形成している。また図３(b)において、ゲート電極３の端子取り出し部はゲート電極３の両端に設けており、ソース・ドレイン配線２の端子取り出し部はそれぞれの両端に設けられている。ゲート電極３の幅がチャネル長にあたり、ソース・ドレイン配線２の太線部の長さがチャネル幅にあたる。本実施例では電流駆動能力の向上、応答性能の向上のため、チャネル長を狭くし、チャネル幅が長くなるように設計されている。
　図４(a)は図３(a)に加え、ゲート絶縁膜４を成膜した状態の断面図であり、図４(b)は平面図である。
　本実施例では、ゲート絶縁膜４の材料として、ポリシルセスキオサン系の有機無機ハイブリッド材料を使用しているが、ポリイミド系の材料でも問題ない。この絶縁膜をゲート電極３かつチャネル長を埋めるように塗布し、乾燥工程を経て、ゲート絶縁膜４を形成する。
　図５(a)は図４(a)に加え、高濃度キャリア膜配線５を形成した状態の断面図であり、図５(b)は平面図である。本実施例では高濃度キャリア膜配線５の材料として、ネガレジスト材とポリアニリン若しくはポリピロール系の有機導電材料を混合させる。このとき、ネガレジスト材の比率が大きいとパターニング性は向上するが、導電性は低下する。対して、有機導電材料の比率が大きいとパターニング性が低下し、導電性は向上する。本実施例では、合成ゴム系主体のネガ型油性フォトレジストとポリアニリン系の導電材を１：１０程度で混合（以下、混合キャリア溶液）して、パターニング性と導電性において、所望の特性を得ている。
　図６(a)は図５(a)に加え、有機半導体膜６を成膜した状態の断面図であり、図６(b)は平面図である。有機半導体材料として、塗布が可能であり、かつ0.14cm2／V・s程度の移動度をもつ高分子有機半導体ＰＢＴＴＴ（poly(2、5-bis(3-alkylthiophen-2yl)thieno[3、2-b]thiophene）を選定した。この有機半導体膜６をゲート電極３の直上に滴下し、乾燥させる。乾燥工程において、加熱乾燥させる場合と、加熱を加えない自然乾燥を用いる方法があるが、有機半導体滴下時の濃度、種類で適宜選択する必要がある。本実施例では６０度程度の加熱乾燥を用いた。
　本実施例において高濃度キャリア膜配線５は有機半導体膜６に対して充分高い導電性を有していれば良く、シート抵抗値では０．１～１００ｋΩ／□の範囲で適宜選択ができるものである。
　次に本実施例におけるパターンニング方法について図２を用いて説明する。
　図２(a)はフィルム基材１から紫外線を照射した状態の断面図を示しており、図２(b)はマスク７を介して紫外線を照射した状態の断面図を示している。
　混合キャリア溶液をゲート端子部、ソース・ドレイン端子部分を除く全面に塗布し、６０度程度で乾燥させる。この後、紫外線をフィルム基材1裏面から照射することによってゲート電極３とソース・ドレイン配線２の間隙に位置する導電材が硬化し、硬化領域５ａとなる。またゲート電極３とソース・ドレイン配線２の上に位置する導電膜は紫外線が遮光されるため、未硬化領域５ｂとなる。このフィルム基材１裏面からの紫外線照射の後、マスク７を介して表面から紫外線を照射させるとソース・ドレイン配線２上の導電材も硬化され、確実に導電膜とソース・ドレイン配線２は接続される。この状態で、現像を行うと、ゲート電極３上の未硬化領域５ｂのみ取り除かれ、ゲート電極線幅と同等の間隙を得ることが出来、高濃度キャリア膜配線５が形成される。
（実施例２）
　本実施例は実施例１におけるトランジスタ素子作成方法と同様の方法を用いて、トランジスタを作成している。実施例１との違いは高濃度キャリア膜の材料となる。本実施例で使用する高濃度キャリア膜としてＰEDOT:PSSやポリアニリン系の材料を使用しているが、これは水分散系の材料である。また本実施例で用いるゲート絶縁膜４は表面に親水基を持つポリシルセスキオサン系の有機無機ハイブリッド材料であるため、高濃度キャリア膜の印刷若しくは塗布において、ゲート絶縁膜４上に塗れ広がり易く、膜厚を制御し易い。従って、本実施例ではゲート絶縁膜４にポリシルセスキオサン系の有機無機ハイブリッド材料を用い、高濃度キャリア膜として、紫外線感光性を有するPEDOT:PSSやポリアニリン系の材料を使用している。本実施例において高濃度キャリア膜配線５は有機半導体膜６に対して充分高い導電性を有していれば良く、シート抵抗値では０．１～１００ｋΩ／□の範囲で適宜選択ができるものである。
（実施例３）
　本実施例は実施例１におけるトランジスタ素子作成方法と同様の方法を用いて、トランジスタを作成している。実施例１との違いは高濃度キャリア膜のパターニング時における露光の順序である。実施例１ではフィルム基材１裏面からの紫外線照射の後、マスク７を介して表面から紫外線を照射しているが、本実施例ではこの２種の露光を同時に行うことを特徴としている。
　同時に行うことで、工程が簡略化されると共に、目的とする硬化領域箇所が一回の露光で硬化するので、残留応力などによる膜の皺やよれなどの異常が起こりづらくなり、良好な高濃度キャリア膜を得ることか可能である。
　１　フィルム基材
　２　ソース・ドレイン配線
　３　ゲート電極
　４　ゲート絶縁膜
　５　高濃度キャリア膜配線
　５ａ  導電材硬化領域
　５ｂ  導電材未硬化領域
　６　有機半導体膜
　７　マスク

Claims (3)

  1. 　基板上にゲート電極及びソース・ドレイン配線を形成する工程と、
    　前記ゲート電極上にゲート絶縁膜を形成する工程と、
    　前記ソース・ドレイン配線上及びゲート絶縁膜上に感光性を有する高濃度キャリア膜を形成する工程と、
    　前記基板の裏面側から前記ゲート電極をマスクとして前記高濃度キャリア膜に紫外線を照射して露光する工程と、
    　前記基板の表面側から前記ソース・ドレイン配線上の高濃度キャリア膜に紫外線を照射して露光する工程と、
    　前記高濃度キャリア膜の未硬化領域を除去する工程と、
    　前記除去された部分に有機半導体膜を配置する工程と、
    からなることを特徴とする有機トランジスタの製造方法。
  2. 　前記ゲート電極、ソース・ドレイン電極の配線材料は、銀ナノ粒子を印刷、または塗付してなることを特徴とする請求項１記載の有機トランジスタの製造方法。
  3. 　前記ゲート絶縁膜は、表面が親水性の材料を印刷、または塗付してなることを特徴とする請求項１または２に記載の有機トランジスタの製造方法。
PCT/JP2012/050294 2011-03-30 2012-01-11 有機トランジスタの製造方法 WO2012132487A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101107674A TW201248856A (en) 2011-03-30 2012-03-07 Method for producing organic transistor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-075594 2011-03-30
JP2011075594 2011-03-30
JP2011075593 2011-03-30
JP2011-075593 2011-03-30

Publications (1)

Publication Number Publication Date
WO2012132487A1 true WO2012132487A1 (ja) 2012-10-04

Family

ID=46930255

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/050294 WO2012132487A1 (ja) 2011-03-30 2012-01-11 有機トランジスタの製造方法

Country Status (2)

Country Link
TW (1) TW201248856A (ja)
WO (1) WO2012132487A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094899B2 (en) 2016-09-16 2021-08-17 Toray Industries, Inc. Method for manufacturing field effect transistor and method for manufacturing wireless communication device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283862A (ja) * 2008-05-26 2009-12-03 Hitachi Ltd 薄膜トランジスタ装置およびその製造方法
JP2010251574A (ja) * 2009-04-17 2010-11-04 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283862A (ja) * 2008-05-26 2009-12-03 Hitachi Ltd 薄膜トランジスタ装置およびその製造方法
JP2010251574A (ja) * 2009-04-17 2010-11-04 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094899B2 (en) 2016-09-16 2021-08-17 Toray Industries, Inc. Method for manufacturing field effect transistor and method for manufacturing wireless communication device

Also Published As

Publication number Publication date
TW201248856A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
US8828649B2 (en) Method of patterning a thin film
KR100832873B1 (ko) 자기정렬 유기박막 트랜지스터 및 그 제조 방법
EP1883973B1 (en) Organic thin film transistor, active matrix display and fabrication method
EP2132798B1 (en) Organic thin film transistors
JP4730623B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
US8253137B2 (en) Laminate structure, electronic device, and display device
US7405424B2 (en) Electronic device and methods for fabricating an electronic device
US8173997B2 (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
CN107146770B (zh) 一种阵列基板的制备方法、阵列基板和显示装置
KR20180017163A (ko) 플루오로폴리머 뱅크 구조들을 갖는 유기 전자 디바이스들
JP2006520101A (ja) 電子配列の製作方法
JP2008311630A (ja) ポリマー薄膜における自己整合ビアホールの形成
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
WO2012132487A1 (ja) 有機トランジスタの製造方法
JP2007227595A (ja) 有機薄膜トランジスタの製造方法
US20100320463A1 (en) Method of Fabricating a Semiconductor Device
KR20090045884A (ko) 자기정렬 유기박막 트랜지스터 및 그 제조 방법
JP2009026901A (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
WO2012008204A1 (ja) 導電膜パターンの形成方法
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2007294723A (ja) 有機薄膜トランジスタの製造方法
US8202771B2 (en) Manufacturing method of organic semiconductor device
WO2012008203A1 (ja) 感光性塗布型電極材料を用いたｔｆｔの製造方法
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device
US20100084636A1 (en) Composition for photosensitive organic dielectric material and application thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12765623

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12765623

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP