KR100832873B1 - 자기정렬 유기박막 트랜지스터 및 그 제조 방법 - Google Patents

자기정렬 유기박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100832873B1
KR100832873B1 KR1020070066207A KR20070066207A KR100832873B1 KR 100832873 B1 KR100832873 B1 KR 100832873B1 KR 1020070066207 A KR1020070066207 A KR 1020070066207A KR 20070066207 A KR20070066207 A KR 20070066207A KR 100832873 B1 KR100832873 B1 KR 100832873B1
Authority
KR
South Korea
Prior art keywords
self
gate electrode
thin film
substrate
organic thin
Prior art date
Application number
KR1020070066207A
Other languages
English (en)
Inventor
김강대
이택민
최현철
김동수
최병오
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020070066207A priority Critical patent/KR100832873B1/ko
Priority to PCT/KR2008/003019 priority patent/WO2009005221A1/en
Priority to CN2008800006759A priority patent/CN101542744B/zh
Priority to JP2010514603A priority patent/JP2010532559A/ja
Priority to US12/278,120 priority patent/US20100176379A1/en
Priority to EP08765981A priority patent/EP2165370A4/en
Application granted granted Critical
Publication of KR100832873B1 publication Critical patent/KR100832873B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 자기정렬 유기박막 트랜지스터 및 그 제조 방법에 관한 것이다. 본 발명에 따르면, 기판 위에 패터닝된 제1 도전막으로 게이트 전극을 형성하고, 게이트 전극을 덮도록 기판 위에 게이트 절연막을 형성한 후, 게이트 절연막 위에 제2 도전막을 형성한다. 이어서, 기판의 하부 쪽에서 게이트 전극을 마스크로 이용하여 제2 도전막에 자외선을 조사하는 자외선 후면 노광을 수행한 후, 제2 도전막을 현상함으로써 게이트 전극과 자기정렬되어 게이트 전극과 중첩되지 않는 소스/드레인 전극을 형성한다. 이어서, 소스/드레인 전극의 사이 및 상부에 유기 반도체막을 형성한다. 본 발명은 릴-투-릴 공정을 이용하여 유기박막 트랜지스터를 제조할 수 있으므로 제조 공정이 단순해진다.
유기박막 트랜지스터, 자기정렬, 후면 노광, 자외선 경화, 릴-투-릴

Description

자기정렬 유기박막 트랜지스터 및 그 제조 방법{self-aligned organic thin film transistor and fabrication method thereof}
도 1a 내지 도 1d는 종래기술에 따른 유기박막 트랜지스터 및 그 제조 방법을 나타내는 단면도.
도 2는 본 발명의 실시예에 따른 자기정렬 유기박막 트랜지스터의 구조를 나타내는 단면도.
도 3은 본 발명의 실시예에 따른 자기정렬 유기박막 트랜지스터의 제조 방법을 나타내는 흐름도.
도 4a 내지 도 4f는 도 3에 도시된 제조 방법의 각 공정 단계를 나타내는 단면도.
도 5는 도 3에 도시된 제조 방법의 릴-투-릴 공정을 예시한 사시도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20: 유기박막 트랜지스터 11, 21: 기판
12, 22: 게이트 전극 13, 23: 게이트 절연막
14, 25: 소스/드레인 전극 15, 26: 유기 반도체막
24: 제2 도전막 31, 32, 33, 34: 롤러
35: 스크린 프린팅 마스크 36: 디스펜서
본 발명은 유기박막 트랜지스터에 관한 것으로서, 구체적으로는 게이트 전극을 마스크로 후면 노광을 수행하여 도전막을 직접 패터닝함으로써 자기정렬 소스/드레인 전극을 형성하는 자기정렬 유기박막 트랜지스터 및 그 제조 방법에 관한 것이다.
근래 들어 반도체 재료로서 유기화합물을 이용하는 연구가 활발히 이루어지고 있는 가운데, 박막 트랜지스터(thin film transistor; TFT) 분야에서도 무기물인 실리콘 대신에 펜타센(pentacene)과 같은 유기 반도체(organic semiconductor)를 이용하는 연구가 활발하게 이루어지고 있다. 유기 반도체는 합성 방법이 다양하고 섬유나 필름 형태로 성형이 용이하며 상대적으로 제조비용이 저렴하다. 또한, 유기 반도체를 이용하면 100℃ 이하의 온도에서 소자 제조가 가능해지므로 플라스틱 기판의 사용이 가능할 뿐만 아니라, 유기 반도체가 유연성과 전도성이 우수하므로 각종 플렉시블 소자(flexible device)에 유용하게 적용할 수 있다.
이하, 도면을 참조하여 종래기술에 따른 유기박막 트랜지스터에 대하여 설명한다. 도 1a 내지 도 1d는 종래기술에 따른 유기박막 트랜지스터 및 그 제조 방법을 나타내는 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 기판(11) 위에 제1 도전막을 증착하고 패터닝하여 게이트 전극(12)을 형성한다. 이어서, 도 1b에 도시된 바와 같이, 게이트 전극(12)을 덮도록 기판(11) 위에 게이트 절연막(13)을 형성한다. 다음으로, 도 1c에 도시된 바와 같이, 게이트 절연막(13) 위에 제2 도전막을 증착하고 패터닝하여 소스/드레인 전극(14)을 형성한다. 그런 후, 도 1d에 도시된 바와 같이, 유기 반도체막(15)을 형성한다.
이러한 종래의 유기박막 트랜지스터(10)에서 소스/드레인 전극(14)은 게이트 전극(12)과 일부 중첩되는 부분(16)을 가지게 된다. 이와 같이 두 전극(12, 14) 사이에 생기는 중첩 부분(16)은 기생저항과 기생용량을 유발하며, 이로 인해 유기박막 트랜지스터(10)의 전기적 특성이 저하되는 문제가 발생하고 있다.
따라서 본 발명의 목적은 유기박막 트랜지스터에서 소스/드레인 전극과 게이트 전극 사이에 중첩되는 부분이 발생하지 않도록 하여 전기적 특성을 향상시키기 위한 것이다.
본 발명의 다른 목적은 유기박막 트랜지스터의 제조 공정을 단순화하기 위한 것이다.
이러한 목적들을 달성하기 위하여, 본 발명은 게이트 전극을 마스크로 후면 노광을 수행하여 도전막을 직접 패터닝함으로써 자기정렬 소스/드레인 전극을 형성하는 자기정렬 유기박막 트랜지스터 및 그 제조 방법을 제공한다. 아울러, 본 발명은 릴-투-릴 공정을 이용하는 자기정렬 유기박막 트랜지스터의 제조 방법을 제공한다.
본 발명에 따른 자기정렬 유기박막 트랜지스터는 기판과, 상기 기판 위에 패터닝되어 형성된 게이트 전극과, 상기 기판과 상기 게이트 전극을 덮는 게이트 절연막과, 상기 게이트 전극과 자기정렬되어 상기 게이트 전극과 중첩되지 않도록 상기 게이트 절연막 위에 형성되는 소스/드레인 전극과, 상기 소스/드레인 전극의 사이 및 상부에 형성되는 유기 반도체막을 포함하여 구성된다.
본 발명의 자기정렬 유기박막 트랜지스터에서, 상기 게이트 절연막은 자외선 투과가 가능한 절연성 물질로 이루어질 수 있고, 상기 소스/드레인 전극은 자외선 경화가 가능한 도전성 물질로 이루어질 수 있다.
한편, 본 발명에 따른 자기정렬 유기박막 트랜지스터의 제조 방법은 기판을 제공하는 단계와, 상기 기판 위에 패터닝된 제1 도전막으로 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 상기 기판 위에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 제2 도전막을 형성하는 단계와, 상기 기판의 하부 쪽에서 상기 게이트 전극을 마스크로 이용하여 상기 제2 도전막에 자외선을 조사하는 자외선 후면 노광을 수행하는 단계와, 상기 제2 도전막을 현상함으로써 상기 게이트 전극과 자기정렬되어 상기 게이트 전극과 중첩되지 않는 소스/드레인 전극을 형성하는 단계와, 상기 소스/드레인 전극의 사이 및 상부에 유기 반도체막을 형성하는 단계를 포함하여 구성된다.
본 발명의 자기정렬 유기박막 트랜지스터의 제조 방법에서, 상기 게이트 전극 형성 단계는 상기 기판에 섀도우 마스크를 덮고 상기 제1 도전막을 열 증착하는 단계일 수 있다. 또한, 상기 게이트 전극 형성 단계는 열 증착, 전자빔 증착, 스퍼 터링, 마이크로 컨택 프린팅, 나노 임프린팅 중의 어느 한 공정을 이용하여 상기 기판에 상기 제1 도전막을 증착하는 단계를 포함할 수 있다.
상기 게이트 절연막 형성 단계는 스핀 코팅 또는 라미네이팅 공정을 이용하여 수행될 수 있다. 상기 게이트 절연막은 자외선 투과가 가능한 절연성 물질로 이루어지는 것이 바람직하며, 특히 폴리-4-비닐페놀, 폴리이미드, 폴리비닐알콜, 폴리스티렌, 무기물/유기물의 혼성 절연물 중의 어느 하나로 이루어질 수 있다.
상기 제2 도전막 형성 단계는 스크린 프린팅을 이용하여 수행될 수 있다. 상기 제2 도전막은 자외선 경화가 가능한 도전성 물질로 이루어지는 것이 바람직하며, 특히 전도성 물질이 분말 상태로 자외선 경화 수지에 분산되어 있는 페이스트 형태 또는 전도성 화합물이 이온 상태로 자외선 경화 수지에 분산되어 있는 액상 형태일 수 있다.
상기 기판은 릴 형태로 제공될 수 있다. 이 경우, 상기 게이트 전극 형성 단계, 상기 게이트 절연막 형성 단계, 상기 제2 도전막 형성 단계, 상기 자외선 후면 노광 단계, 상기 소스/드레인 전극 형성 단계, 상기 유기 반도체막 형성 단계 중의 적어도 두 단계는 상기 릴 형태의 기판이 연속적으로 이송되는 상태에서 연속하여 진행될 수 있다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.
실시예들을 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있 고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 가급적 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 핵심을 흐리지 않고 더욱 명확히 전달하기 위함이다.
한편, 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 첨부 도면을 통틀어 동일하거나 대응하는 구성요소에는 동일한 참조번호를 부여한다.
자기정렬 유기박막 트랜지스터의 구조
도 2는 본 발명의 실시예에 따른 자기정렬 유기박막 트랜지스터의 구조를 나타내는 단면도이다.
도 2를 참조하면, 유기박막 트랜지스터(20)는 기판(21) 위에 패터닝되어 형성된 게이트 전극(22)과, 기판(21) 및 게이트 전극(22)을 덮는 게이트 절연막(23)과, 게이트 전극(22)과 자기정렬되어 게이트 절연막(23) 위에 형성되는 소스/드레인 전극(25)과, 소스/드레인 전극(25)의 사이 및 상부에 형성되는 유기 반도체막(26)을 포함한다.
이러한 유기박막 트랜지스터(20)의 구조에서 특히 소스/드레인 전극(25)은 게이트 전극(22)과 자기정렬되어 형성되므로 중첩되는 부분이 발생하지 않는다. 따라서 종전과 같이 중첩 부분(도 1d의 16)에서 기생저항과 기생용량이 발생하는 문제를 방지할 수 있으며, 유기박막 트랜지스터(20)의 전기적 특성을 향상시킬 수 있다.
이하, 유기박막 트랜지스터의 제조 방법에 대하여 설명한다. 이하의 설명으로부터, 전술한 유기박막 트랜지스터의 구조 또한 더욱 명료해질 것이다.
자기정렬 유기박막 트랜지스터의 제조 방법
도 3은 본 발명의 실시예에 따른 자기정렬 유기박막 트랜지스터의 제조 방법을 나타내는 흐름도이고, 도 4a 내지 도 4f는 도 3에 도시된 제조 방법의 각 공정 단계를 나타내는 단면도이다.
먼저, 도 3과 도 4a에 도시된 바와 같이, 기판(21, substrate)을 준비한다(단계 S1). 기판(21)은 유리 기판 또는 플라스틱 기판이다. 플라스틱 기판의 소재로는 폴리이미드(polyimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate; PEN), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate; PET) 등의 고분자 화합물이 사용 가능하다.
이어서, 기판(21) 위에 게이트 전극(22, gate electrode)을 형성한다(단계 S2). 게이트 전극(22)은 기판(21) 위에 제1 도전막(first conductive layer)을 증착하고 패터닝(patterning)하는 방법을 이용하여 형성하거나, 패터닝된 마스크로 기판(21)을 덮고 제1 도전막을 증착하는 방법을 이용하여 형성할 수 있다. 예컨대, 후자의 방법에 따라 기판(21)에 섀도우 마스크(shadow mask)를 덮고 열 증착(thermal evaporation) 공정을 수행한다. 이 경우, 일례를 들어 1Å/초의 증착 속도로 400Å의 두께까지 제1 도전막을 증착할 수 있다. 한편, 전자의 경우에는 잘 알려진 광 리소그래피(photo lithography) 기술을 이용하여 제1 도전막의 패터닝 공정을 수행할 수 있다.
이 단계(S2)에서 제1 도전막의 증착 공정으로는 열 증착 외에도 전자빔 증착(E-beam evaporation), 스퍼터링(sputtering), 마이크로 컨택 프린팅(micro contact printing), 나노 임프린팅(nano imprinting) 등을 이용할 수 있다. 게이트 전극은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 탄탈룸(Ta) 등의 각종 금속 소재로 이루어지는 것이 일반적이지만, 도전성이 있는 비금속 소재로 이루어질 수도 있다.
게이트 전극(22)을 형성한 후, 도 3과 도 4b에 도시된 바와 같이, 게이트 전극(22)을 덮도록 기판(21) 위에 게이트 절연막(23, gate dielectric layer)을 형성한다(단계 S3). 게이트 절연막(23)은 스핀 코팅(spin coating)이나 라미네이팅(laminating)과 같은 공정을 이용하여 형성한다. 일례로 스핀 코팅 공정의 경우, 1000rpm으로 회전 척(chuck)을 회전시키면서 25㎜ 주입기(syringe)로 30초간 절연물을 도포한다. 이렇게 하여 약 5500Å의 두께로 게이트 절연막(23)을 형성할 수 있다. 이후, 100℃의 오븐에서 10분간 또는 200℃의 오븐에서 5분간 베이킹(baking) 공정을 수행한다.
게이트 절연막(23)의 소재는 자외선 투과가 가능한 절연성 물질이 쓰인다. 예컨대, 폴리-4-비닐페놀(poly-4-vinylphenol; PVP), 폴리이미드(polyimide), 폴리비닐알콜(polyvinylalcohol; PVA), 폴리스티렌(polystyrene; PS)과 같은 물질이 사용 가능하며, 산화알루미늄/폴리스티렌(Al2O3/PS)과 같은 무기물/유기물의 혼성 절연물도 사용 가능하다.
예를 들어 스핀 코팅 공정을 이용하여 PVP로 게이트 절연막(23)을 형성하는 경우, PVP는 용매에 가교제와 함께 혼합되어 도포된다. 이때, 용매로는 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate; PGMEA), 가교제로는 CLA로 알려진 폴리 멜라민-코-포름알데히드(poly melamine-co-formaldehyde)가 각각 사용될 수 있고, PGMEA와 PVP와 CLA의 중량비는 100:10:5이다.
이어서, 도 3과 도 4c에 도시된 바와 같이, 게이트 절연막(23) 위에 제2 도전막(24, second conductive layer)을 형성한다(단계 S4). 제2 도전막(24)은 이후 공정에서 소스/드레인 전극으로 패터닝될 막으로, 게이트 전극(22)의 상부 쪽에 게이트 전극(22)과 중첩되도록 형성한다. 제2 도전막(24)의 형성 공정은 예를 들어 스크린 프린팅(screen printing)이 사용된다.
제2 도전막(24)의 소재는 자외선 경화가 가능한 도전성 물질(UV-curable conductive material)이다. 이 물질은 은(Ag), 금(Au), 아연(Zn), 구리(Cu), 카본나노튜브(carbon nano tube), 전도성 폴리머 등의 전도성 물질이 분말 상태로 자외선 경화 수지에 분산되어 있는 페이스트(paste) 형태이거나, 전도성 화합물이 이온 상태로 자외선 경화 수지에 분산되어 있는 액상 형태이다. 자외선 경화 수지는 자외선 에너지에 반응하는 광개시제(photoinitiator)를 함유하고 있다.
다음으로, 도 3과 도 4d에 도시된 바와 같이, 자외선 후면 노광(UV backside exposure)을 진행한다(단계 S5). 즉, 기판(20)의 하부 쪽에서 게이트 전극(22)을 마스크로 이용하여 제2 도전막에 자외선을 조사한다. 예를 들어, 자외선의 조사강 도는 7㎽/㎠이고, 조사시간은 60분이다. 제2 도전막 중에서 게이트 전극(22)에 의해 가려진 부분(24a)은 물성이 그대로 유지되지만, 게이트 전극(22)에 의해 가려지지 않은 부분(24b)은 자외선에 의해 경화되면서 물성이 변하게 된다. 제2 도전막은 추후 현상 공정에서 현상액에 의해 제거되지만, 자외선에 의해 물성이 변한 부분(24b)은 현상액에 의하더라도 제거되지 않는다.
이에 대하여 좀 더 구체적으로 설명하면, 자외선 에너지가 자외선 경화 수지에 함유된 광개시제와 반응하여 자유기(free radical)를 형성하고, 자유기는 수지 내의 모노머(monomer) 또는 올리고머(oligomer)와 반응하여 순간적으로 중합체인 폴리머(polymer)로 만든다. 모노머와 올리고머는 정상상태(1기압, 25℃)에서 액체이지만, 이 액체가 강한 자외선 에너지를 받으면 중합반응을 일으켜 폴리머로 되면서 외형상 고체로 된다. 즉, 경화반응을 일으킨다.
자외선 후면 노광 후, 도 3과 도 4e에 도시된 바와 같이, 제2 도전막을 현상(development)하여 소스/드레인 전극(25, source/drain electrode)을 형성한다(단계 S6). 현상액은 예를 들어 이소프로필 알콜(isopropyl alcohol; IPA)을 사용한다. 현상 공정의 일례로, IPA 용액에 2~3분간 담그고 흐르는 IPA 용액으로 세척한 후, 흐르는 탈이온수(DI water)에 세척하여 120℃의 온도에서 5분간 베이킹을 진행한다.
이와 같이, 소스/드레인 전극(25)은 게이트 전극(22)을 마스크로 노광된 제2 도전막(24)으로부터 형성되므로 자기정렬(self-align)에 의해 게이트 전극(22)과 중첩되지 않는 구조를 가진다. 따라서 기생저항과 기생용량을 제거할 수 있고 전기 적 특성을 향상시킬 수 있다. 더구나, 포토레지스트 패턴(photoresist pattern)을 이용하여 도전막을 식각하는 전통적인 패터닝 방식 대신에 제2 도전막(24)을 직접 패터닝하는 것이 가능하므로 그 공정이 매우 간단해진다.
이어서, 도 3과 도 4f에 도시된 바와 같이, 소스/드레인 전극(25)의 사이 및 상부에 유기 반도체막(26, organic semiconductor layer)을 형성한다(단계 S7). 유기 반도체막(26)은 열 증착이나 디스펜싱(dispensing)과 같은 공정을 이용하여 증착한다. 유기 반도체막(26)은 예컨대 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene) 등의 유기 반도체 물질로 이루어진다.
한편, 이상 설명한 자기정렬 유기박막 트랜지스터의 제조 방법은 릴-투-릴(reel-to-reel) 공정을 이용할 수도 있다. 도 5는 도 3에 도시된 제조 방법의 릴-투-릴 공정을 예시한 사시도이다.
도 5를 참조하면, 기판(21)은 릴 형태로 제공되고, 모든 공정(적어도 둘 이상의 공정)은 릴 형태의 기판(21)이 연속적으로 이송되는 상태에서 연속하여 진행된다. 기판(21)은 제1 이송 롤러(31)에 감긴 채 제공되며 일련의 제조 공정들을 거친 후 제2 이송 롤러(32)로 다시 감긴다.
게이트 전극(22)의 증착 공정은 전술한 공정들 중에서 예컨대 마이크로 컨택 프린팅이나 나노 임프린팅을 이용할 수 있고, 게이트 절연막(23)의 형성 공정은 라미네이팅을 이용할 수 있다. 참조번호 33번은 게이트 절연막을 릴 형태로 제공하는 제3 이송 롤러를 가리키고, 참조번호 34번은 라미네이팅 공정을 수행하는 한 쌍의 압축 롤러를 가리킨다.
소스/드레인 전극(25)으로 사용될 제2 도전막(24)은 스크린 프린팅 공정으로 형성하며, 참조번호 35번은 이때 사용되는 스크린 프린팅 마스크(mask)와 스퀴저(squeezer)를 가리킨다. 자외선 후면 노광 및 현상 공정을 거쳐 소스/드레인 전극(25)이 형성되면, 예컨대 디스펜싱 공정으로 유기 반도체막(26)을 형성한다. 참조번호 36번은 이때 사용되는 디스펜서(dispenser)를 가리킨다.
도 5의 릴-투-릴 공정은 설명을 위해 예시한 것에 불과하며 주요 공정을 개략적으로 나타낸 것일 뿐, 본 발명은 이에 국한되지 않는다. 아울러, 지금까지 설명한 실시예들과 그에 사용된 용어들은 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
이상 설명한 바와 같이, 본 발명에 따른 유기박막 트랜지스터는 소스/드레인 전극이 게이트 전극과 자기정렬되어 형성됨으로써 서로 중첩되지 않는 구조를 가진다. 이에 따라 유기박막 트랜지스터의 전기적 특성이 향상될 수 있다.
특히, 본 발명의 유기박막 트랜지스터에서 게이트 절연막은 자외선 투과가 가능한 절연성 물질로, 소스/드레인 전극용 제2 도전막은 자외선 경화가 가능한 도전성 물질로 각각 이루어지므로, 게이트 전극을 마스크로 이용하여 자외선 후면 노광이 가능하며, 포토레지스트 패턴을 이용해야 하는 전통적인 패터닝 방식 대신에 제2 도전막의 직접 패터닝이 가능하다. 따라서 게이트 전극에 자기정렬된 소스/드레인 전극의 형성이 가능할 뿐만 아니라 그 공정이 간단해진다. 더구나, 본 발명은 릴-투-릴 공정을 이용하여 유기박막 트랜지스터를 제조할 수 있으므로, 전체 제조 공정을 단순화시킬 수 있다.

Claims (13)

  1. 기판;
    상기 기판 위에 패터닝되어 형성된 게이트 전극;
    상기 기판과 상기 게이트 전극을 덮는 게이트 절연막;
    상기 게이트 전극과 자기정렬되어 상기 게이트 전극과 중첩되지 않도록 상기 게이트 절연막 위에 형성되는 소스/드레인 전극; 및
    상기 소스/드레인 전극의 사이 및 상부에 형성되는 유기 반도체막;
    을 포함하는 자기정렬 유기박막 트랜지스터.
  2. 제1항에 있어서,
    상기 게이트 절연막은 자외선 투과가 가능한 절연성 물질로 이루어지고, 상기 소스/드레인 전극은 자외선 경화가 가능한 도전성 물질로 이루어지는 것을 특징으로 하는 자기정렬 유기박막 트랜지스터.
  3. 기판을 제공하는 단계;
    상기 기판 위에 패터닝된 제1 도전막으로 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 상기 기판 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 제2 도전막을 형성하는 단계;
    상기 기판의 하부 쪽에서 상기 게이트 전극을 마스크로 이용하여 상기 제2 도전막에 자외선을 조사하는 자외선 후면 노광을 수행하는 단계;
    상기 제2 도전막을 현상함으로써 상기 게이트 전극과 자기정렬되어 상기 게이트 전극과 중첩되지 않는 소스/드레인 전극을 형성하는 단계; 및
    상기 소스/드레인 전극의 사이 및 상부에 유기 반도체막을 형성하는 단계;
    를 포함하는 자기정렬 유기박막 트랜지스터의 제조 방법.
  4. 제3항에 있어서,
    상기 게이트 전극 형성 단계는 상기 기판에 섀도우 마스크를 덮고 상기 제1 도전막을 열 증착하는 단계인 것을 특징으로 하는 자기정렬 유기박막 트랜지스터의 제조 방법.
  5. 제3항에 있어서,
    상기 게이트 전극 형성 단계는 열 증착, 전자빔 증착, 스퍼터링, 마이크로 컨택 프린팅, 나노 임프린팅 중의 어느 한 공정을 이용하여 상기 기판에 상기 제1 도전막을 증착하는 단계를 포함하는 것을 특징으로 하는 자기정렬 유기박막 트랜지스터의 제조 방법.
  6. 제3항에 있어서,
    상기 게이트 절연막 형성 단계는 스핀 코팅 또는 라미네이팅 공정을 이용하여 수행되는 것을 특징으로 하는 자기정렬 유기박막 트랜지스터의 제조 방법.
  7. 제3항에 있어서,
    상기 게이트 절연막은 자외선 투과가 가능한 절연성 물질로 이루어지는 것을 특징으로 하는 자기정렬 유기박막 트랜지스터의 제조 방법.
  8. 제3항에 있어서,
    상기 게이트 절연막은 폴리-4-비닐페놀, 폴리이미드, 폴리비닐알콜, 폴리스티렌, 무기물/유기물의 혼성 절연물 중의 어느 하나로 이루어지는 것을 특징으로 하는 자기정렬 유기박막 트랜지스터의 제조 방법.
  9. 제3항에 있어서,
    상기 제2 도전막 형성 단계는 스크린 프린팅을 이용하여 수행되는 것을 특징으로 하는 자기정렬 유기박막 트랜지스터의 제조 방법.
  10. 제3항에 있어서,
    상기 제2 도전막은 자외선 경화가 가능한 도전성 물질로 이루어지는 것을 특징으로 하는 자기정렬 유기박막 트랜지스터의 제조 방법.
  11. 제3항에 있어서,
    상기 제2 도전막은 전도성 물질이 분말 상태로 자외선 경화 수지에 분산되어 있는 페이스트 형태 또는 전도성 화합물이 이온 상태로 자외선 경화 수지에 분산되어 있는 액상 형태인 것을 특징으로 하는 자기정렬 유기박막 트랜지스터의 제조 방법.
  12. 제3항에 있어서,
    상기 기판은 릴 형태로 제공되는 것을 특징으로 하는 자기정렬 유기박막 트랜지스터의 제조 방법.
  13. 제12항에 있어서,
    상기 게이트 전극 형성 단계, 상기 게이트 절연막 형성 단계, 상기 제2 도전막 형성 단계, 상기 자외선 후면 노광 단계, 상기 소스/드레인 전극 형성 단계, 상기 유기 반도체막 형성 단계 중의 적어도 두 단계는 상기 릴 형태의 기판이 연속적으로 이송되는 상태에서 연속하여 진행되는 것을 특징으로 하는 자기정렬 유기박막 트랜지스터의 제조 방법.
KR1020070066207A 2007-07-02 2007-07-02 자기정렬 유기박막 트랜지스터 및 그 제조 방법 KR100832873B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070066207A KR100832873B1 (ko) 2007-07-02 2007-07-02 자기정렬 유기박막 트랜지스터 및 그 제조 방법
PCT/KR2008/003019 WO2009005221A1 (en) 2007-07-02 2008-05-30 Self-aligned organic thin film transistor and fabrication method thereof
CN2008800006759A CN101542744B (zh) 2007-07-02 2008-05-30 自对准有机薄膜晶体管及其制造方法
JP2010514603A JP2010532559A (ja) 2007-07-02 2008-05-30 自己整合型有機薄膜トランジスタ及びその製造方法
US12/278,120 US20100176379A1 (en) 2007-07-02 2008-05-30 Self-aligned organic thin film transistor and fabrication method thereof
EP08765981A EP2165370A4 (en) 2007-07-02 2008-05-30 SELF-ALIGNED ORGANIC THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070066207A KR100832873B1 (ko) 2007-07-02 2007-07-02 자기정렬 유기박막 트랜지스터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100832873B1 true KR100832873B1 (ko) 2008-06-02

Family

ID=39769635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070066207A KR100832873B1 (ko) 2007-07-02 2007-07-02 자기정렬 유기박막 트랜지스터 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20100176379A1 (ko)
EP (1) EP2165370A4 (ko)
JP (1) JP2010532559A (ko)
KR (1) KR100832873B1 (ko)
CN (1) CN101542744B (ko)
WO (1) WO2009005221A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2466495A (en) * 2008-12-23 2010-06-30 Cambridge Display Tech Ltd Method of Fabricating a Self-Aligned Top-gate Organic Transistor
KR20110010323A (ko) * 2009-07-24 2011-02-01 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101016441B1 (ko) 2008-12-08 2011-02-21 한국전자통신연구원 자기정렬에 의한 유기박막 트랜지스터 제조 방법
US8119463B2 (en) 2008-12-05 2012-02-21 Electronics And Telecommunications Research Institute Method of manufacturing thin film transistor and thin film transistor substrate
KR20130062734A (ko) * 2011-12-05 2013-06-13 삼성전자주식회사 접을 수 있는 박막 트랜지스터
KR101426646B1 (ko) 2013-02-28 2014-08-06 충남대학교산학협력단 박막 트랜지스터의 제조방법
KR101750290B1 (ko) 2010-06-09 2017-06-26 주성엔지니어링(주) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 어레이 기판의 제조 방법
KR20170073571A (ko) * 2017-06-19 2017-06-28 주성엔지니어링(주) 박막 패턴의 제조 방법
US10217771B2 (en) 2016-06-23 2019-02-26 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309263B1 (ko) * 2010-02-19 2013-09-17 한국전자통신연구원 유기 박막 트랜지스터 및 그 형성방법
JP2012023285A (ja) * 2010-07-16 2012-02-02 Seiko Instruments Inc 感光性塗布型電極材料を用いたtftの製造方法
CN101931052A (zh) * 2010-08-17 2010-12-29 中国科学院苏州纳米技术与纳米仿生研究所 有机单晶场效应晶体管的制备方法
KR101177873B1 (ko) * 2010-10-29 2012-08-28 서종현 박막트랜지스터 제조방법
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102646791B (zh) * 2011-05-13 2015-06-10 京东方科技集团股份有限公司 一种有机薄膜晶体管器件及其制作方法
CN102800705B (zh) * 2011-05-24 2015-01-07 北京大学 一种金属氧化物半导体薄膜晶体管的制作方法
GB2532895B (en) * 2012-02-21 2016-07-13 Pragmatic Printing Ltd Substantially planar electronic devices and circuits
US8766244B2 (en) * 2012-07-27 2014-07-01 Creator Technology B.V. Pixel control structure, array, backplane, display, and method of manufacturing
CN103325943A (zh) * 2013-05-16 2013-09-25 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制备方法
JP6104775B2 (ja) * 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
US20190045620A1 (en) * 2014-07-09 2019-02-07 Schreiner Group Gmbh & Co. Kg Sensor device with a flexible electrical conductor structure
CN105355590B (zh) * 2015-10-12 2018-04-20 武汉华星光电技术有限公司 阵列基板及其制作方法
US11094899B2 (en) * 2016-09-16 2021-08-17 Toray Industries, Inc. Method for manufacturing field effect transistor and method for manufacturing wireless communication device
CN106328542A (zh) * 2016-11-16 2017-01-11 电子科技大学 薄膜晶体管的制备方法
KR102652370B1 (ko) 2017-02-15 2024-03-27 삼성전자주식회사 박막 트랜지스터, 그 제조 방법, 및 박막 트랜지스터를 포함하는 전자 기기
CN112432977B (zh) * 2020-11-18 2022-04-12 中国科学院上海微系统与信息技术研究所 一种有机场效应晶体管气体传感器及其制备方法
CN112928211B (zh) * 2021-03-16 2022-03-18 华中科技大学 复杂曲面薄膜晶体管及自对准电流体共形光刻制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046897A (ko) * 1997-12-01 1999-07-05 김영환 박막 트랜지스터 및 그의 제조방법
KR20050064648A (ko) * 2003-12-24 2005-06-29 한국전자통신연구원 하부 게이트형 유기박막 트랜지스터의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
CN1702877A (zh) * 2003-07-17 2005-11-30 精工爱普生株式会社 薄膜晶体管及其制造方法、电路、显示装置和电子机器
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
JP2005079560A (ja) * 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ,表示装置、およびその製造方法
TWI229383B (en) * 2004-04-13 2005-03-11 Ind Tech Res Inst The muti-passivation layers for organic thin film transistor
KR100615216B1 (ko) * 2004-04-29 2006-08-25 삼성에스디아이 주식회사 유기 억셉터막을 구비한 유기 박막 트랜지스터
JP2006269709A (ja) * 2005-03-24 2006-10-05 Hitachi Ltd 有機薄膜トランジスタを有する半導体装置の製造方法
JP2006302679A (ja) * 2005-04-21 2006-11-02 Seiko Epson Corp 導電膜の形成方法、及び電子機器の製造方法
JP2007129007A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
KR101186740B1 (ko) * 2006-02-17 2012-09-28 삼성전자주식회사 뱅크형성 방법 및 이에 의해 형성된 뱅크를 함유하는 유기박막 트랜지스터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046897A (ko) * 1997-12-01 1999-07-05 김영환 박막 트랜지스터 및 그의 제조방법
KR20050064648A (ko) * 2003-12-24 2005-06-29 한국전자통신연구원 하부 게이트형 유기박막 트랜지스터의 제조방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119463B2 (en) 2008-12-05 2012-02-21 Electronics And Telecommunications Research Institute Method of manufacturing thin film transistor and thin film transistor substrate
US8378421B2 (en) 2008-12-05 2013-02-19 Electronics And Telecommunications Research Institute Method of manufacturing thin film transistor and thin film transistor substrate
KR101016441B1 (ko) 2008-12-08 2011-02-21 한국전자통신연구원 자기정렬에 의한 유기박막 트랜지스터 제조 방법
GB2466495B (en) * 2008-12-23 2013-09-04 Cambridge Display Tech Ltd Method of fabricating a self-aligned top-gate organic transistor
US8546179B2 (en) 2008-12-23 2013-10-01 Cambridge Display Technology Ltd. Method of fabricating a self-aligned top-gate organic transistor
GB2466495A (en) * 2008-12-23 2010-06-30 Cambridge Display Tech Ltd Method of Fabricating a Self-Aligned Top-gate Organic Transistor
KR20110010323A (ko) * 2009-07-24 2011-02-01 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101638978B1 (ko) 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101750290B1 (ko) 2010-06-09 2017-06-26 주성엔지니어링(주) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 어레이 기판의 제조 방법
KR101963229B1 (ko) 2011-12-05 2019-03-29 삼성전자주식회사 접을 수 있는 박막 트랜지스터
KR20130062734A (ko) * 2011-12-05 2013-06-13 삼성전자주식회사 접을 수 있는 박막 트랜지스터
KR101426646B1 (ko) 2013-02-28 2014-08-06 충남대학교산학협력단 박막 트랜지스터의 제조방법
US10217771B2 (en) 2016-06-23 2019-02-26 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US10396101B2 (en) 2016-06-23 2019-08-27 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101871333B1 (ko) 2017-06-19 2018-06-26 주성엔지니어링(주) 박막 패턴의 제조 방법
KR20170073571A (ko) * 2017-06-19 2017-06-28 주성엔지니어링(주) 박막 패턴의 제조 방법

Also Published As

Publication number Publication date
CN101542744A (zh) 2009-09-23
EP2165370A1 (en) 2010-03-24
WO2009005221A1 (en) 2009-01-08
EP2165370A4 (en) 2011-11-02
JP2010532559A (ja) 2010-10-07
US20100176379A1 (en) 2010-07-15
CN101542744B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
KR100832873B1 (ko) 자기정렬 유기박막 트랜지스터 및 그 제조 방법
JP5565732B2 (ja) 有機薄膜トランジスタ
JP4509228B2 (ja) 有機材料から成る電界効果トランジスタ及びその製造方法
US8546197B2 (en) Thin film transistor, method of manufacturing the same, and electronic device
US7271098B2 (en) Method of fabricating a desired pattern of electronically functional material
US7932186B2 (en) Methods for fabricating an electronic device
US20050208779A1 (en) Imprint lithography process
KR20100015664A (ko) 유기 박막 트랜지스터들
US9087753B2 (en) Printed transistor and fabrication method
US9583722B2 (en) Organic thin film transistor and preparation method thereof, array substrate and preparation method thereof, and display device
US9431234B1 (en) Curable polymeric materials and their use for fabricating electronic devices
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
KR101249097B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법 및 이에 의해형성된 유기절연막을 함유하는 유기박막 트랜지스터
KR20090045884A (ko) 자기정렬 유기박막 트랜지스터 및 그 제조 방법
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP4656262B2 (ja) 薄膜トランジスタの製造方法
JP5870502B2 (ja) 有機半導体素子およびその製造方法
US20090302279A1 (en) Method of Obtaining Patterns In an Organic Conductor Substrate and Organic Material Thus Obtained
JP5458296B2 (ja) 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法
JP4501444B2 (ja) トランジスタにおける配線構造の形成方法及び電界効果型トランジスタの製造方法
JP4715086B2 (ja) Sit型有機薄膜電界効果型トランジスタの製造方法
JP2005272935A (ja) 成膜方法、膜、電子部品および電子機器
JP2012109586A (ja) 微細加工構造及び電子デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140310

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee