JP4656262B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4656262B2
JP4656262B2 JP2010524286A JP2010524286A JP4656262B2 JP 4656262 B2 JP4656262 B2 JP 4656262B2 JP 2010524286 A JP2010524286 A JP 2010524286A JP 2010524286 A JP2010524286 A JP 2010524286A JP 4656262 B2 JP4656262 B2 JP 4656262B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
liquid repellent
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010524286A
Other languages
English (en)
Other versions
JPWO2010095504A1 (ja
Inventor
隆史 森本
潤 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Application granted granted Critical
Publication of JP4656262B2 publication Critical patent/JP4656262B2/ja
Publication of JPWO2010095504A1 publication Critical patent/JPWO2010095504A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタの製造方法に関し、特に半導体保護膜を有する薄膜トランジスタの製造方法に関する。
近年、基板上に薄膜トランジスタ(以下、TFTとも記す)を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示装置の駆動素子への応用開発が進められている。現在実用化されているTFTは、半導体材料としてa−Siやpoly−SiといったSi系の無機材料を用いて製造されているが、このような無機材料を用いたTFTの製造においては、真空プロセスや高温プロセスを必要とし、製造コストに大きく影響を及ぼしている。
そこで、このような問題に対応する為、近年、有機材料を用いたTFT(以下、有機TFTとも記す)が種々検討されている。有機材料は無機材料に比べ、材料の選択肢が広く、また、有機TFTの製造工程においては、前述の真空プロセスや高温プロセスに代えて、印刷や塗布といった生産性に優れたプロセスが用いられる為、製造コストを抑えることができる。さらに、有機TFTは、耐熱性の乏しい、例えばプラスティックフィルム等の可撓性を有する基板にも形成することができる可能性があり、曲面ディスプレイ等多方面への応用が期待されている。
有機半導体材料の塗布方法としては、有機半導体材料を溶解又は分散した溶液(以下、インクとも記す)を基板に直接塗布するインクジェット法やディスペンサ法等の液滴塗布技術が知られている。これらの技術は、1.真空プロセスが不要、2.材料の浪費がない、3.直接パターニングできる為、フォトリソグラフィー法と比べてエッチング工程が不要、といった利点がある。
このような有機TFTにおいて、優れた電気特性と高い信頼性を得る為には、有機半導体膜を適正な膜厚で所定の位置に精度良く形成する必要がある。しかしながら、有機TFTの有機半導体膜を前述のインクジェット法やディスペンサ法等を用いて形成する際、塗布されたインクが乾燥し固形化するまでに基板の表面状態(撥液性・親液性)や乾燥雰囲気等の影響により濡れ広がり、周縁の不要な領域まで到達する場合がある。この場合、パターニング不良や充分な膜厚が得られなくなり、有機TFTの良好な特性が得られないといった問題が発生する。このため、塗布されたインクが所望の領域から濡れ広がるのを防止することが望ましい。
一方、特許文献1は、有機EL装置の製造方法として、発光材料を含有する液体の液滴を塗布する際に、液体を配置すべき基板面に対して撥液化処理を施すことで、液体が塗布位置から外に濡れ広がるのを防止する方法が提案されている。
特開2002−124381号公報
ところで、半導体材料、特に有機半導体材料は、化学的に不安定な材料であり、可視光、紫外線の照射や、有機溶剤、酸素、水分等との接触によって特性の変化や、性能の劣化が起こる。そこで、有機半導体膜をこのような性能に影響を及ぼす要因から保護する為、遮光性とガスバリア性を備えた保護膜が有機半導体を覆うように形成されていることが望ましい。
特許文献1の有機EL装置の製造方法のように、基板面に撥液化処理を行う技術を、有機TFTのインクの塗布方法へ応用した場合には、保護膜の形成に問題が生じる。つまり、保護膜材料溶液が撥液領域に弾かれ有機半導体膜を十分に被覆することができなくなるおそれがある。
本発明は、上記課題を鑑みてなされたもので、半導体膜、及び保護膜を適正な膜厚で所定の位置に精度良く形成することができ、且つ、生産性の優れた薄膜トランジスタの製造方法を提供することを目的とする。
上記目的は、下記の1から9の何れか1項に記載の発明によって達成される。
1.半導体膜を保護する保護膜を有する薄膜トランジスタの製造方法において、
下地層の表面に、該下地層の表面の所定の領域を囲むように、半導体溶液に対し該所定の領域よりも高い撥液性を有する撥液層を形成する工程と、
前記所定の領域に、前記半導体溶液を塗布し、前記半導体膜を形成する工程と、
前記半導体膜が形成された後、前記撥液層の撥液性を低下させる工程と、
前記撥液層の撥液性が低下された後、前記半導体膜を覆うように、保護膜材料溶液を塗布し、保護膜を形成する工程と、を有することを特徴とする薄膜トランジスタの製造方法。
2.前記半導体溶液は、有機半導体材料を溶解した溶液であることを特徴とする前記1に記載の薄膜トランジスタの製造方法。
3.前記半導体溶液および保護膜材料溶液は、インクジェット法を用いて塗布されることを特徴とする前記1または2に記載の薄膜トランジスタの製造方法。
4.前記撥液層の撥液性を低下させる工程では、前記撥液層に紫外線を照射することを特徴とする前記1から3の何れか1項に記載の薄膜トランジスタの製造方法。
.前記薄膜トランジスタは、ボトムゲートボトムコンタクト構造であり、
前記下地層は、ソース電極およびドレイン電極が形成された基板であり、
前記所定の領域は、前記ソース電極と前記ドレイン電極の間のチャネル領域であることを特徴とする前記1からの何れか1項に記載の薄膜トランジスタの製造方法。
.前記薄膜トランジスタは、ボトムゲートトップコンタクト構造であり、
前記下地層は、ゲート電極を覆うゲート絶縁膜であり、
前記所定の領域は、前記ゲート電極に対応する領域であることを特徴とする前記1からの何れか1項に記載の薄膜トランジスタの製造方法。
.前記薄膜トランジスタは、トップゲートボトムコンタクト構造であり、
前記下地層は、ソース電極およびドレイン電極が形成された基板であり、
前記所定の領域は、前記ソース電極と前記ドレイン電極の間のチャネル領域であることを特徴とする前記1からの何れか1項に記載の薄膜トランジスタの製造方法。
.前記薄膜トランジスタは、トップゲートトップコンタクト構造であり、
前記下地層は、ソース電極およびドレイン電極が形成されるべき基板であり、
前記所定の領域は、前記基板に形成される前記ソース電極と前記ドレイン電極の間のチャネル領域に対応する領域であることを特徴とする前記1からの何れか1項に記載の薄膜トランジスタの製造方法。
本発明によれば、半導体膜及び保護膜を適正な膜厚で所定の位置に精度良く形成することができ、保護膜により半導体膜を十分に被覆することができるとともに、生産性に優れた薄膜トランジスタの製造方法を提供することができる。
本発明の実施形態に係るTFTの概略構成を示す断面模式図である。 本発明の実施形態に係るボトムゲートボトムコンタクト型のTFTの製造工程の一例を示す模式図である。 本発明の実施形態に係るボトムゲートボトムコンタクト型のTFTの製造工程の別例を示す模式図である。 本発明の実施形態に係るボトムゲートトップコンタクト型のTFTの製造工程を示す模式図である。 本発明の実施形態に係るトップゲートボトムコンタクト型のTFTの製造工程を示す模式図である。 本発明の実施形態に係るトップゲートトップコンタクト型のTFTの製造工程を示す模式図である。 撥液領域を設けて有機半導体膜を成膜した後、液滴塗布法を用いて保護膜を成膜した場合の参考例を説明する模式図である。
まず、図7を用いて、撥液領域を設けて有機半導体膜を形成した後、液滴塗布法を用いて保護膜を成膜した場合の参考例を説明する。尚、図7(a)〜図7(d)において、上図は断面模式図、下図は平面模式図である。
最初に、下地層LFの上に、インク塗布領域IAを囲むように撥液層CFを形成する(図7(a))。次に、インクIKをインク塗布領域IAに塗布し(図7(b))、乾燥させて有機半導体膜SFを成膜する(図7(c))。その後、有機半導体膜SFの上に、保護膜材料溶液を塗布し保護膜PFを成膜する(図7(d))。
図7(d)において、有機半導体膜SFの中央部Aは、保護膜PFに十分覆われているが、周縁部Bは、撥液層CFの影響により保護膜PFの膜厚が薄くなる。図7(e)は、図7(d)における周縁部B付近の拡大図である。このため、撥液層CFの存在により、有機半導体膜SFを保護膜PFによって十分に被覆することができなくなるおそれがある。一方、保護膜PFの膜厚を厚くするため、保護膜材料溶液の量を多くすると、その溶液が塗布された場所に留まることができなくなり、撥液層CFから外に流れ出すことになる。その結果、やはり保護膜PFによる被覆が十分に行えなくなり、有機半導体膜SFを十分に保護することができない。
以下に説明する本発明の実施の形態においては、上記のような問題を解決することができる。
以下図面に基づいて、本発明に係るTFTの製造方法の実施の形態を説明する。尚、図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。
図1は、本発明の実施の形態に係るTFTの概略構成を示す断面模式図である。図1(a)は、ボトムゲートボトムコンタクト型TFT1、図1(b)は、ボトムゲートトップコンタクト型TFT1、図1(c)は、トップゲートボトムコンタクト型TFT1、図1(d)は、トップゲートトップコンタクト型TFT1の概略構成を示す断面模式図である。
TFT1は、図1(a)〜図1(d)に示すように、基板P、ゲート電極G、ゲート絶縁膜IF、ソース電極S、ドレイン電極D、半導体膜SF、保護膜PF、及び撥液層CF等から構成される。尚、図1(c)に示すトップゲートボトムコンタクト型TFT1、及び図1(d)に示すトップゲートトップコンタクト型TFT1の場合は、ゲート絶縁膜IFが保護膜PFとして機能する。
基板Pの材料としては、ポリイミドやポリアミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ガラス等を用いることができる。
ゲート電極Gの形成方法としては、図1(a)や図1(b)の場合であれば、基板Pの上にスパッタ法、蒸着等を用いてゲート電極材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することができる。また、マスク蒸着法、印刷法や液滴塗布法等を用いて形成することもできる。ゲート電極Gの材料としては、Al、Au、Ag、Pt、Pd、Cu、Cr、Mo、In、Zn、Mg等やこれらを含む合金または酸化物等、またはカーボンナノチューブ等の有機導電体等を用いることができる。
ゲート絶縁膜IFの成膜方法としては、スパッタ法、蒸着、CVD法、スピンコート法、インクジェット法等を用いることができる。ゲート絶縁膜IFの材料としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン等の無機酸化物や、窒化ケイ素、窒化アルミニウム等の無機窒化物を用いることができる。あるいは、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、アクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン等の有機化合物等も用いることができる。
ソース電極S・ドレイン電極Dの形成方法としては、ゲート電極Gの形成方法と同様に、フォトリソグラフィー法や、種々の印刷法や液滴塗布法等を用いて形成することができる。ソース電極S・ドレイン電極Dの電極材料としては、ゲート電極Gの場合と同様の電極材料を用いることができる。
撥液層CFの形成方法としては、スピンコート法等を用いて撥液層材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することができる。また、印刷法や液滴塗布法等を用いて形成することもできる。撥液層CFは、後述のように、下地層(ソース電極S・ドレイン電極D、またはゲート絶縁膜IF、または基板P)の表面の半導体溶液(インクIK)が塗布されるべき領域(インク塗布領域IA)を囲むように、形成する。また、撥液層CFは、インクIKに対しインク塗布領域IAよりも高い撥液性を有する。
撥液層CFの材料としては、フッ素系撥液材やシリコーン系撥液材等によって撥液性を付与した高分子材料を用いることができ、特にパターン形成を容易にできる点で感光性を有するレジスト材料を用いることが好ましい。感光性レジスト材料としては、例えば、アクリル系、フェノール系、ポリイミド系、PVA系の樹脂が挙げられる。
また、撥液層CFの材料として、感光性を有しない高分子材料を用いることも可能であり、例えば、アクリル系、エポキシ系、ポリイミド系、フェノール系、アリル系、ウレタン系、シリコーン系樹脂を用いることができる。この場合には、高分子材料を印刷法にてパターン状に塗布した後、その表面に撥液処理を行うことで撥液層CFを形成することができる。撥液処理としては、例えば、SF、SF、C、CHFなどのフッ素を含有するガス雰囲気下におけるプラズマ処理等が挙げられる。この場合のプラズマ処理は、減圧下で実施しても、大気圧下で実施しても構わない。
また、撥液層CFの高分子材料に撥液性を付与する方法としては、上述のように高分子材料に撥液材を混合する代わりに、撥液性を有する置換基を持つ高分子材料を用いても構わない。撥液性を有する置換基としては、例えば、フルオロアルキル基など少なくとも一部がフッ素置換された置換基が挙げられる。
半導体膜SFの成膜方法としては、半導体材料を溶解または分散した溶液を液滴として塗布するインクジェット法を用いることができる。半導体膜SFの材料としては、多環芳香族化合物や共役系高分子等を用いることができるが、特に限定されない。高分子材料、オリゴマー、低分子材料でもよく、塗布後に分子が分子間相互作用により規則正しく配列し結晶となるものが特に好ましい。ペンタセン、ポルフィリン、フタロシアニン、オリゴチオフェン、オリゴフェニレン、ポリチオフェン、ポリフェニレン、及びこれら誘導体などを用いることができる。具体的には、ペンタセン、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン、テトラベンゾポルフィリン、ポリ(3−ヘキシルチオフェン)等を用いることができる。また、半導体材料の溶液の溶媒としては、有機溶媒を用いることができ、例えば、トルエン、キシレンなどの炭化水素類、メタノール、エタノールなどのアルコール類、アセトン、メチルエチルケトンなどのケトン類、ジエチレングリコールモノメチルエーテルなどのエーテル類、酢酸エチル、酢酸ブチルなどのエステル類、クロロホルム、トリクロロエチレンなどのハロゲン化炭化水素類等から半導体材料に適した溶媒を選択することができる。
保護膜PFの成膜方法としては、インクジェット法を用いることができる。保護膜PFの材料としては、ポリビニルアルコール、メタクリル酸2−ヒドロキシエチル(HEMA)、アクリル酸、アクリルアミド等を用いることができる。
このような構成のTFT1において、本実施形態においては、半導体膜SFを適正な膜厚で所定の位置に精度良く形成する為に、半導体溶液(インクIK)を塗布する領域(インク塗布領域IA)を囲むように、インクIKに対しインク塗布領域IAよりも高い撥液性を有する撥液層CFを形成する。そして、保護膜材料溶液が撥液層CFに弾かれることなく半導体膜SFを十分に被覆することができるように、半導体膜SFを保護する保護膜PFを成膜する際には、撥液層CFの撥液性を低下させるものである。
撥液層CFの撥液性を低下させる方法としては、紫外線(UV光)照射、溶剤への浸漬、溶剤中での超音波処理、プラズマ処理等を用いることができる。これらの方法は、前述したようないずれの材料にも用いることができ、要求される撥液性の程度により処理方法や処理強度を選択すればよい。
撥液層CFとして撥液材を混合した高分子材料を用いる場合は、溶剤への浸漬や溶剤中での超音波が特に有効である。撥液性の置換基を有する高分子材料を用いる場合は、プラズマ処理により高分子の結合を切るのが撥液性低下の効果が高い。また、表面に撥液処理を施した高分子材料を用いる場合は、紫外線照射による方法や溶剤への浸漬が特に有効である。
また、撥液層CFの撥液性を低下させるために用いられる溶剤としては、有機溶剤を用いることができ、例えば、トルエン、キシレンなどの炭化水素類、メタノール、エタノールなどのアルコール類、アセトン、メチルエチルケトンなどのケトン類、ジエチレングリコールモノメチルエーテルなどのエーテル類、酢酸エチル、酢酸ブチル、安息香酸エチルなどのエステル類、クロロホルム、トリクロロエチレンなどのハロゲン化炭化水素類等を用いることができる。撥液層CFとして高分子材料に撥液材を混合している場合には、混合している撥液材が溶解しやすい溶剤を用いることで撥液性を低下させることができる。また、撥液材によっては水によって撥液性を低下させることも可能である。
以下、実施例によりその詳細を説明する。
(実施例1−1)
ボトムゲートボトムコンタクト型のTFT1の製造方法の実施例1−1を図2を用いて説明する。図2(a)〜図2(h)は、実施例1−1におけるボトムゲートボトムコンタクト型のTFT1の製造工程を示す模式図である。尚、各図において、上図は断面模式図、下図は平面模式図である。
最初に、基板Pとしてガラスを用い、その上に、スパッタ法を用いてCr膜を厚み50nmで成膜した後、フォトリソグラフィー法を用いてパターニングし、ゲート電極Gを形成した(図2(a))。
次に、TEOS・CVD法を用い、SiO膜を成膜し厚み500nmのゲート絶縁膜IFを形成した(図2(b))。なお、図2(b)、図2(c)及び図2(d)の下図(平面模式図)においては、ゲート絶縁膜IFを透過した図として、ゲート電極Gを図示している。
次に、スパッタ法を用いてCr膜を厚み5nm、Au膜を50nmで成膜した後、フォトリソグラフィー法を用いてパターニングし、ソース電極S・ドレイン電極Dを形成した(図2(c))。
次に、感光性バンク剤NPAR−502(日産化学社製:アクリル樹脂にフッ素系界面活性材を添加したもの)をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、撥液層CFを形成した(図2(d))。この時、撥液層CFは、ソース電極S・ドレイン電極Dの間のチャネル領域を囲むように形成した。
次に、6,13−ビストリエチルシリルエチニルペンタセンをテトラヒドロナフタレンに溶解した溶液(インクIK)をインクジェット法を用いて、撥液層CFに囲まれた領域IAに塗布し(図2(e))、乾燥させて半導体膜SFを形成した(図2(f))。
次に、マスク露光法により、撥液層CFの表面にUV光を照射することで、撥液層CFの撥液性を低下させた(図2(g))。
次に、ポリビニルアルコール水溶液をインクジェット法を用いて半導体膜SFの上に塗布、乾燥させて、保護膜PFを形成し、TFT1を完成させた(図2(h))。
このようにして完成させたTFT1を光学顕微鏡及びAFM(キーエンス社製)にて観察したところ、半導体膜SF、及び保護膜PFが適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
(実施例1−2)
次に、ボトムゲートボトムコンタクト型のTFT1の製造方法の実施例1−2を図3を用いて説明する。図3(a)〜図3(h)は、実施例1−2におけるボトムゲートボトムコンタクト型のTFT1の製造工程を示す模式図である。尚、各図において、上図は断面模式図、下図は平面模式図である。
最初に、基板Pとしてガラスを用い、その上に、スパッタ法を用いてCr膜を厚み50nmで成膜した後、フォトリソグラフィー法を用いてパターニングし、ゲート電極Gを形成した(図3(a))。
次に、スピンコート法を用い、感光性アクリレート材料であるオプトマーPC403を成膜し厚み500nmのゲート絶縁膜IFを形成した(図3(b))。なお、図3(b)、図3(c)及び図3(d)の下図(平面模式図)においては、ゲート絶縁膜IFを透過した図として、ゲート電極Gを図示している。
次に、スパッタ法を用いてCr膜を厚み5nm、Au膜を50nmで成膜した後、フォトリソグラフィー法を用いてパターニングし、ソース電極S・ドレイン電極Dを形成した(図3(c))。
次に、感光性バンク剤NPAR−502(日産化学社製)をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、撥液層CFを形成した(図3(d))。この時、撥液層CFは、ソース電極S・ドレイン電極Dの間のチャネル領域を囲むように形成した。
次に、テトラベンゾポルフィリン前駆体溶液(インクIK)をインクジェット法を用いて、撥液層CFに囲まれた領域IAに塗布し(図3(e))、加熱焼成して半導体膜SFを形成した(図3(f))。
次に、安息香酸エチルに浸漬することで、撥液層CFの撥液性を低下させた(図3(g))。
次に、ポリビニルアルコール水溶液をインクジェット法を用いて半導体膜SFの上に塗布、乾燥させて、保護膜PFを形成し、TFT1を完成させた(図3(h))。
このようにして完成させたTFT1を光学顕微鏡及びAFM(キーエンス社製)にて観察したところ、実施例1の場合と同様に、半導体膜SF、及び保護膜PFが適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
(実施例2)
ボトムゲートトップコンタクト型のTFT1の製造方法の実施例2を図4を用いて説明する。図4(a)〜図4(h)は、実施例2におけるボトムゲートトップコンタクト型のTFT1の製造工程を示す模式図である。尚、各図において、上図は断面模式図、下図は平面模式図である。
最初に、基板Pとしてガラスを用い、その上に、スパッタ法を用いてCr膜を厚み50nmで成膜した後、フォトリソグラフィー法を用いてパターニングし、ゲート電極Gを形成した(図4(a))。
次に、スピンコート法を用い、感光性アクリレート材料であるオプトマーPC403を成膜し、厚み500nmのゲート絶縁膜IFを形成した(図4(b))。なお、図4(b)及び図4(c)の下図(平面模式図)においては、ゲート絶縁膜IFを透過した図として、ゲート電極Gを図示している。
次に、感光性バンク剤NPAR−502(日産化学社製)をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、撥液層CFを形成した(図4(c))。この時、撥液層CFは、下層に形成されているゲート電極Gに対応する領域を囲むように形成した。
次に、6,13−ビストリエチルシリルエチニルペンタセンをテトラヒドロナフタレンに溶解した溶液(インクIK)をインクジェット法を用いて、撥液層CFに囲まれた領域IAに塗布し(図4(d))、乾燥させて半導体膜SFを形成した(図4(e))。
次に、マスク蒸着法を用いてCr膜を厚み5nm、Au膜を50nmで成膜し、ソース電極S・ドレイン電極Dを形成した(図4(f))。
次に、マスク露光法により、撥液層CFの表面にUV光を照射することで、撥液層CFの撥液性を低下させた(図4(g))。
次に、ポリビニルアルコール水溶液をインクジェット法を用いて半導体膜SFの上に塗布、乾燥させて、保護膜PFを形成し、TFT1を完成させた(図4(h))。
このようにして完成させたTFT1を光学顕微鏡及びAFM(キーエンス社製)にて観察したところ、実施例1の場合と同様に、半導体膜SF、及び保護膜PFが適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
(実施例3)
トップゲートボトムコンタクト型のTFT1の製造方法の実施例3を図5を用いて説明する。図5(a)〜図5(g)は、実施例3におけるトップゲートボトムコンタクト型のTFT1の製造工程を示す模式図である。尚、各図において、上図は断面模式図、下図は平面模式図である。
最初に、基板Pとしてガラスを用い、その上に、スパッタ法を用いてCr膜を厚み5nm、Au膜を50nmで成膜した後、フォトリソグラフィー法を用いてパターニングし、ソース電極S・ドレイン電極Dを形成した(図5(a))。
次に、感光性バンク剤NPAR−502(日産化学社製)をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、撥液層CFを形成した(図5(b))。この時、撥液層CFは、ソース電極S・ドレイン電極Dの間のチャネル領域を囲むように形成した。
次に、6,13−ビストリエチルシリルエチニルペンタセンをテトラヒドロナフタレンに溶解した溶液(インクIK)をインクジェット法を用いて、撥液層CFに囲まれた領域IAに塗布し(図5(c))、乾燥させて半導体膜SFを形成した(図5(d))。
次に、マスク露光法を用いて、撥液層CFの表面にUV光を照射することで、撥液層CFの撥液性を低下させた(図5(e))。
次に、インクジェット法を用い、感光性アクリレート材料であるオプトマーPC403を半導体膜SFの表面に塗布、加熱し、ゲート絶縁膜IFを形成した(図5(f))。この場合、ゲート絶縁膜IFが保護膜PFを兼ねている。
次に、マスク蒸着法を用いてCr膜を厚み50nmで形成し、ゲート電極Gを形成し、TFT1を完成させた(図5(g))。
このようにして完成させたTFT1を光学顕微鏡及びAFM(キーエンス社製)にて観察したところ、実施例1の場合と同様に、半導体膜SF、及び保護膜PF(ゲート絶縁膜IF)が適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
(実施例4)
トップゲートトップコンタクト型のTFT1の製造方法の実施例4を図6を用いて説明する。図6(a)〜図6(g)は、実施例4におけるトップゲートトップコンタクト型のTFT1の製造工程を示す模式図である。尚、各図において、上図は断面模式図、下図は平面模式図である。
最初に、基板Pとしてガラスを用い、その上に、感光性バンク剤NPAR−502(日産化学社製)をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、撥液層CFを形成した(図6(a))。この時、撥液層CFは、後の工程で形成されるソース電極S・ドレイン電極Dの間のチャネル領域に対応する領域を囲むように形成した。
次に、テトラベンゾポルフィリン前駆体溶液(インクIK)をインクジェット法を用いて、撥液層CFに囲まれた領域IAに塗布し(図6(b))、加熱焼成して半導体膜SFを形成した(図6(c))。
次に、マスク蒸着法を用いて、Cr膜を厚み5nm、Au膜を厚み50nmで成膜し、ソース電極、ドレイン電極を形成した(図6(d))。
次に、安息香酸エチルに浸漬することで、撥液層CFの撥液性を低下させた(図6(e))。
次に、インクジェット法を用い、感光性アクリレート材料であるオプトマーPC403を半導体膜SFの表面に塗布、加熱し、ゲート絶縁膜IFを形成した(図6(f))。この場合、ゲート絶縁膜IFが保護膜PFを兼ねている。
次に、マスク蒸着法を用いてCr膜を厚み50nmで形成し、ゲート電極Gを形成し、TFT1を完成させた(図5(g))。
このようにして完成させたTFT1を光学顕微鏡及びAFM(キーエンス社製)にて観察したところ、実施例1の場合と同様に、半導体膜SF、及び保護膜PF(ゲート絶縁膜IF)が適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
このように、本実施形態に係るTFT1の製造方法においては、半導体溶液(インクIK)を塗布する領域IAを囲むように、インクIKに対しインク塗布領域IAよりも高い撥液性を有する撥液層CFを形成したので、液滴が塗布領域IAから外に濡れ広がるが防止され、半導体膜SFを適正な膜厚で所定の位置に精度良く形成することができる。また、半導体膜SFを保護する保護膜PFを成膜する際には、撥液層CFの撥液性を低下させた後、保護膜材料溶液を塗布するようにしたので、保護膜材料溶液が撥液層CFに弾かれることなく半導体膜SFを十分に被覆することができる。
さらに、半導体溶液(インクIK)、及び保護膜材料溶液は、インクジェット法に代表される液滴塗布法を用いて塗布するので生産性を高めることができる。
1 TFT(薄膜トランジスタ)
CF 撥液層
D ドレイン電極
G ゲート電極
IF ゲート絶縁膜
IK インク(有機半導体溶液)
LF 下地層
P 基板
PF 保護膜
S ソース電極
SF 半導体膜

Claims (8)

  1. 半導体膜を保護する保護膜を有する薄膜トランジスタの製造方法において、
    下地層の表面に、該下地層の表面の所定の領域を囲むように、半導体溶液に対し該所定の領域よりも高い撥液性を有する撥液層を形成する工程と、
    前記所定の領域に、前記半導体溶液を塗布し、前記半導体膜を形成する工程と、
    前記半導体膜が形成された後、前記撥液層の撥液性を低下させる工程と、
    前記撥液層の撥液性が低下された後、前記半導体膜を覆うように、保護膜材料溶液を塗布し、保護膜を形成する工程と、を有することを特徴とする薄膜トランジスタの製造方法。
  2. 前記半導体溶液は、有機半導体材料を溶解した溶液であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  3. 前記半導体溶液および保護膜材料溶液は、インクジェット法を用いて塗布されることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。
  4. 前記撥液層の撥液性を低下させる工程では、前記撥液層に紫外線を照射することを特徴とする請求項1から3の何れか1項に記載の薄膜トランジスタの製造方法。
  5. 前記薄膜トランジスタは、ボトムゲートボトムコンタクト構造であり
    前記下地層は、ソース電極およびドレイン電極が形成された基板であり、
    前記所定の領域は、前記ソース電極と前記ドレイン電極の間のチャネル領域であることを特徴とする請求項1からの何れか1項に記載の薄膜トランジスタの製造方法。
  6. 前記薄膜トランジスタは、ボトムゲートトップコンタクト構造であり、
    前記下地層は、ゲート電極を覆うゲート絶縁膜であり、
    前記所定の領域は、前記ゲート電極に対応する領域であることを特徴とする請求項1からの何れか1項に記載の薄膜トランジスタの製造方法。
  7. 前記薄膜トランジスタは、トップゲートボトムコンタクト構造であり、
    前記下地層は、ソース電極およびドレイン電極が形成された基板であり、
    前記所定の領域は、前記ソース電極と前記ドレイン電極の間のチャネル領域であることを特徴とする請求項1からの何れか1項に記載の薄膜トランジスタの製造方法。
  8. 前記薄膜トランジスタは、トップゲートトップコンタクト構造であり、
    前記下地層は、ソース電極およびドレイン電極が形成されるべき基板であり、
    前記所定の領域は、前記基板に形成される前記ソース電極と前記ドレイン電極の間のチャネル領域に対応する領域であることを特徴とする請求項1からの何れか1項に記載の薄膜トランジスタの製造方法。
JP2010524286A 2009-02-23 2010-02-01 薄膜トランジスタの製造方法 Expired - Fee Related JP4656262B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009039217 2009-02-23
JP2009039217 2009-02-23
PCT/JP2010/051340 WO2010095504A1 (ja) 2009-02-23 2010-02-01 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP4656262B2 true JP4656262B2 (ja) 2011-03-23
JPWO2010095504A1 JPWO2010095504A1 (ja) 2012-08-23

Family

ID=42633789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010524286A Expired - Fee Related JP4656262B2 (ja) 2009-02-23 2010-02-01 薄膜トランジスタの製造方法

Country Status (2)

Country Link
JP (1) JP4656262B2 (ja)
WO (1) WO2010095504A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327758B1 (ko) * 2011-09-22 2013-11-11 경희대학교 산학협력단 박막 트랜지스터 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6297566B2 (ja) * 2012-09-04 2018-03-20 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングMerck Patent Gesellschaft mit beschraenkter Haftung 有機電子デバイスにおける誘電体構造の表面改変方法
JP6043693B2 (ja) * 2012-10-19 2016-12-14 富士フイルム株式会社 保護膜形成用の樹脂組成物、保護膜、パターン形成方法、電子デバイスの製造方法及び電子デバイス
JP6488815B2 (ja) * 2015-03-26 2019-03-27 株式会社デンソー 有機トランジスタ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273957A (ja) * 2006-03-07 2007-10-18 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2008065225A (ja) * 2006-09-11 2008-03-21 Toppan Printing Co Ltd 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP2008159935A (ja) * 2006-12-25 2008-07-10 Kyodo Printing Co Ltd フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
JP2008192911A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 電子デバイスおよびその製造方法
JP2008205144A (ja) * 2007-02-20 2008-09-04 Sony Corp パターン形成方法および半導体装置の製造方法
JP2008205284A (ja) * 2007-02-21 2008-09-04 Sharp Corp 有機電界効果トランジスタおよびその製造方法
JP2008300611A (ja) * 2007-05-31 2008-12-11 Panasonic Corp 有機elデバイス及び有機elディスプレイパネル

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273957A (ja) * 2006-03-07 2007-10-18 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2008065225A (ja) * 2006-09-11 2008-03-21 Toppan Printing Co Ltd 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP2008159935A (ja) * 2006-12-25 2008-07-10 Kyodo Printing Co Ltd フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
JP2008192911A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 電子デバイスおよびその製造方法
JP2008205144A (ja) * 2007-02-20 2008-09-04 Sony Corp パターン形成方法および半導体装置の製造方法
JP2008205284A (ja) * 2007-02-21 2008-09-04 Sharp Corp 有機電界効果トランジスタおよびその製造方法
JP2008300611A (ja) * 2007-05-31 2008-12-11 Panasonic Corp 有機elデバイス及び有機elディスプレイパネル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327758B1 (ko) * 2011-09-22 2013-11-11 경희대학교 산학협력단 박막 트랜지스터 제조 방법

Also Published As

Publication number Publication date
WO2010095504A1 (ja) 2010-08-26
JPWO2010095504A1 (ja) 2012-08-23

Similar Documents

Publication Publication Date Title
JP4561934B2 (ja) 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
US20100176379A1 (en) Self-aligned organic thin film transistor and fabrication method thereof
JP4460643B2 (ja) 有機elディスプレイパネル及びその製造方法
US7638358B2 (en) Display device and manufacturing method thereof
JP5565732B2 (ja) 有機薄膜トランジスタ
US7727797B2 (en) Method for manufacturing organic thin film transistor substrate
JP4745062B2 (ja) 平板表示装置及びその製造方法
US20120302046A1 (en) Electronic circuit structure and method for forming same
JP2011505687A (ja) 有機薄膜トランジスタ、アクティブマトリックス有機光学素子、およびその製造方法
JP5741832B2 (ja) アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置
JP4656262B2 (ja) 薄膜トランジスタの製造方法
WO2008093854A1 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
US9023683B2 (en) Organic semiconductor transistor with epoxy-based organic resin planarization layer
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
KR20080029279A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4605319B2 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
JP2010199130A (ja) 薄膜トランジスタの製造方法
JP2010016280A (ja) 有機tftの製造方法、及び有機tft
KR20100070231A (ko) 유기박막트랜지스터, 패턴형성방법, 이를 이용한 유기박막트랜지스터 및 액정표시소자 제조방법
JP2010034217A (ja) 有機薄膜トランジスタの製造方法
JP2008078281A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2008071933A (ja) ドナーシート、ドナーシートの製造方法、有機薄膜トランジスタの製造方法
JP5817402B2 (ja) 薄膜トランジスタの製造方法
JP2007243001A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
US20080230771A1 (en) Thin film transistor and method for manufacturing the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4656262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees