JP2008192911A - 電子デバイスおよびその製造方法 - Google Patents
電子デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP2008192911A JP2008192911A JP2007026988A JP2007026988A JP2008192911A JP 2008192911 A JP2008192911 A JP 2008192911A JP 2007026988 A JP2007026988 A JP 2007026988A JP 2007026988 A JP2007026988 A JP 2007026988A JP 2008192911 A JP2008192911 A JP 2008192911A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- water
- region
- source electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
- H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/82—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
- H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
- H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
- H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
Abstract
【課題】インクジェット技術が持つプロセスの簡便さを損なうことなく、高精細な電極間ギャップを形成することを可能にする。
【解決手段】基板2上にインクジェット方式を用いて撥水剤21を塗布し、基板上に撥水性領域22を形成する工程と、撥水性領域に沿って基板上にインクジェット方式を用いて導電性インク材料を含む液を滴下し、ソース電極8a及びドレイン電極8bを形成する工程と、撥水性領域、ソース電極及びドレイン電極を覆うように半導体層10を形成する工程と、を備えている。
【選択図】図1
【解決手段】基板2上にインクジェット方式を用いて撥水剤21を塗布し、基板上に撥水性領域22を形成する工程と、撥水性領域に沿って基板上にインクジェット方式を用いて導電性インク材料を含む液を滴下し、ソース電極8a及びドレイン電極8bを形成する工程と、撥水性領域、ソース電極及びドレイン電極を覆うように半導体層10を形成する工程と、を備えている。
【選択図】図1
Description
本発明は、電子デバイスおよびその製造方法に関する。
近年、インクジェット印刷による印刷技術によって、電子デバイスの配線を作製する技術が注目されている。従来から、スクリーン印刷による印刷配線は行われてきたが、インクジェットは、従来の印刷に比較し、無版印刷であり、また非接触印字が可能であることから、オンデマンドでかつ凹凸を持つ立体的な面にも印字ができるなどの特長を持っている。印刷によって形成されうる電子デバイスの例として電界効果トランジスタがある。このような電界効果トランジスタにおける微細加工を要求するプロセスとして代表的なのが、電界効果型トランジスタにおけるソース・ドレイン電極の加工である。電界効果形トランジスタにおいては、ソース・ドレイン電極間がチャネル部となるので、駆動電圧の低電圧化を図るとともに高い電流値を得て駆動力を高めるためには、ソース・ドレイン間距離(ゲート長)がより短いほうが有利となる。
しかしながら、一般にインクジェット技術を用いたパターニング精度は、フォトリソグラフィ技術を用いたパターニング精度にくらべて低い。このため、インクジェット技術を用いてソース・ドレイン電極を印字した場合、液滴径や、着弾位置精度の問題から、不十分なものになりやすい。
また、インクジェット技術の着弾位置精度から、片方の電極の描画時の位置精度による誤差に対して、もう片方の電極の描画時の位置精度による誤差が加わるため、結果としてソース・ドレイン電極間のチャネル幅のばらつきが大きくなる。その結果、トランジスタ特性のばらつきも大きくなり、場合によっては電極同士でショートしてしまうことも考えられる。
インクジェット技術を用いて、短いゲート長を形成する方法として、以下のような第1乃至第3の方法が提案されている。
第1の方法は非特許文献1に開示されているように、ガラス基板上に予め、フォトリソグラフィ技術を用いてポリイミドによる堰を形成する。そして、上記堰の側面に、インクジェット技術を用いて導電性インクを滴下し、ソース・ドレイン電極を形成する。
第2の方法は非特許文献2に開示されているように、予めシリコン基板上に細線状にパターニングすることによってSiO2の堰を形成し、その後、この堰の表面を、フッ素系シランカップリングを用いて加工する。そしてこの堰上に、インクジェット技術によって導電性インクを滴下し、堰によって分裂させて独立したソース・ドレイン電極を形成する。
第3の方法は非特許文献3に開示されているように、予め、基板上にソース電極およびドレイン電極のうちの一方の電極(例えば、ソース電極)のみを形成する。この際、一方の電極(例えば、ソース電極)の表面を撥水性絶縁性材料によってコーティングする。そしてコーティングした一方の電極(例えば、ソース電極)上に、他方の電極(例えば、ドレイン電極)の形成のための導電性インクを滴下する。インク滴は予め形成した一方の電極の側面を滑り落ち、基板上に着地し、他方の電極(例えば、ドレイン電極)が形成される。
H. Sirringhaus et al., Science 290 (2000) 2123 Wang, J.Z.;Zheng, Z.H.;Li, H.W.;Huck, W.T.S.;Sirringhaus, H., Nature Materials, 3, 171 (2004) C. W. Sele, T. von Werne, R. H. Friend, H. Sirringhaus , Advanced Materials 17, (2005) 997
H. Sirringhaus et al., Science 290 (2000) 2123 Wang, J.Z.;Zheng, Z.H.;Li, H.W.;Huck, W.T.S.;Sirringhaus, H., Nature Materials, 3, 171 (2004) C. W. Sele, T. von Werne, R. H. Friend, H. Sirringhaus , Advanced Materials 17, (2005) 997
第1および第2の方法については、予め、従来の半導体プロセスを用いてパターニングしたソース・ドレイン電極間のギャップ領域を利用しており、本来のインクジェット技術が持つプロセスの簡便さを十分に生かしたものとはいい難い。また、第3の方法については、ゲート長が、予め形成した一方の電極の表面のコート層の厚みに相当するため、1μm程度より短いゲート長の電界効果トランジスタしか形成できず、用途が限定されることになる。
本発明は、インクジェット技術が持つプロセスの簡便さを損なうことなく、高精細な電極間ギャップを形成することが可能な電子デバイスおよびその製造方法を提供することを目的とする。
本発明の第1の態様による電子デバイスの製造方法は、基板上にインクジェット方式を用いて撥水剤を塗布し、前記基板上に撥水性領域を形成する工程と、前記撥水性領域に沿って前記基板上にインクジェット方式を用いて導電性インク材料を含む液を滴下し、ソース電極及びドレイン電極を形成する工程と、前記撥水性領域、ソース電極及びドレイン電極を覆うように半導体層を形成する工程と、を備えたことを特徴とする。
また、本発明の第2の態様による電子デバイスは、基板と、前記基板上に離間して形成されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記基板上に形成され、加水分解性を示す撥水剤で構成された撥水性領域と、前記ソース電極、前記ドレイン電極、および前記撥水性領域を覆うように形成された半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ソース電極と前記ドレイン電極との間の領域に対応する前記ゲート絶縁膜の領域上に形成されたゲート電極と、を備え、前記撥水性領域のソース電極及びドレイン電極と接する端部上には前記ソース電極及びドレイン電極の端部が形成されていることを特徴とする。
また、本発明の第3の態様による電子デバイスは、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート電極の直上の前記ゲート絶縁膜の表面領域を挟むように前記ゲート絶縁膜上に形成されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁膜上に形成され、加水分解性を示す撥水剤で構成された撥水性領域と、前記アルコキシシラン材料層と、前記ソース電極、および前記ドレイン電極を覆うように形成された半導体層と、を備え、前記撥水性領域のソース電極及びドレイン電極と接する端部上には前記ソース電極及びドレイン電極の端部が形成されていることを特徴とする。
本発明によれば、インクジェット技術が持つプロセスの簡便さを損なうことなく、高精細な電極間ギャップを形成することができる。
以下、本発明の実施形態を詳細に説明する。
(第1実施形態)
本発明の第1実施形態による電子デバイスの製造方法を図1(a)乃至図2(d)を参照して説明する。本実施形態の製造方法によって製造される電子デバイスはトップゲート型の薄膜FET(Field Effect Transistor)であって、その製造工程を図1(a)乃至図2(d)に示す。
本発明の第1実施形態による電子デバイスの製造方法を図1(a)乃至図2(d)を参照して説明する。本実施形態の製造方法によって製造される電子デバイスはトップゲート型の薄膜FET(Field Effect Transistor)であって、その製造工程を図1(a)乃至図2(d)に示す。
まず、ガラス基板2上に、FETのソース電極とドレイン電極との間のギャップに相当する部分に、撥水剤21を溶剤に溶解した溶液をインクジェット装置50によって塗布し(図1(a)参照)、溶剤を除去することにより撥水性領域22を形成する(図1(b)参照)。なお、撥水剤は溶剤に溶解させずに、撥水剤をインクジェット装置で滴下して塗布してもよい。また、撥水剤をジェル状の樹脂に染みこませ、撥水剤を含むジェル状の樹脂をインクジェット装置によって基板に塗布してもよい。撥水剤をジェル状の樹脂に染みこませた場合には、塗布された撥水剤を含むジェル状の樹脂は基板上で広がらず、ソース電極とドレイン電極との間のギャップの制御性がよい。
その後、撥水性領域22に沿ってガラス基板2上に、インクジェット装置50によって撥水性の導電性インクを溶剤で溶解した溶液で印字することにより導電性インク領域24a、24bを形成する(図1(c)参照)。
この導電性インク領域の形成は、図1(c)に示すように、一方の導電性インク領域24aを形成した後、インクジェット装置50を移動して他方の導電性インク領域24bを形成する。なお、撥水性を顕著に示すインクとしては、水系の銀コロイド分散系インクや、水系のPEDOT:PSS (polyethylene-dioxy-thiophene/ polystyrene sulphonic acid)などの有機材料インクなどがよい。
また、本明細書で言うインクジェット装置は、電圧の印加から引き起こされる圧電体の運動によってインクを吐出する「ピエゾインクジェット」、インク容器内の加熱によって発生する気泡によってインクを吐出する「サーマルインクジェット」、静電力によってインクを吐出する「静電インクジェット」、超音波力を用いてインクを吐出する「超音波インクジェット」などの方式による装置を指す。加熱による影響を避ける意味で、ピエゾインクジェット、静電インクジェット、超音波インクジェットのいずれかの方式の装置を用いることがより好ましい。
次に、図2(a)に示すように、導電性インク領域24a、24bの溶剤を除去することにより、ソース電極8a、ドレイン電極8bを形成する。その後、図2(b)に示すようにソース電極8a、撥水性領域22、およびドレイン電極8bを覆うように、有機材料からなる半導体層10を形成する。このとき、半導体層10は、真空蒸着法、またはスピンコート法あるいはインクジェットによる溶剤塗布によって形成される。本実施形態ではインクジェット技術によるデバイス製造方法に基づいているため、デバイス作製の効率の観点からは、溶液塗布法による半導体層10の形成がより好ましい。なお、撥水性領域22上の半導体層10がチャネルとなる。
次に、図2(c)に示すように、半導体層10上にゲート絶縁膜6を形成する。続いて、図2(d)に示すように、ゲート絶縁膜6の、チャネルに対応する領域上に、ゲート電極4を蒸着することによって形成するかまたは塗布法などによって形成する。
本実施形態の製造方法において、半導体層10を形成する際に、撥水性領域22はそのまま撥水性を保持したまま、半導体層10を形成してもよい。また、UV(紫外線)オゾン処理やプラズマ処理などによって、撥水性領域22の撥水剤を除去してから半導体層10を形成してもよい。あるいは、撥水剤を除去してからさらに別の撥水処理剤で処理した後に半導体層10を形成しても良い。
以上説明したように、本実施形態によれば、予めインクジェット装置によって撥水処理して撥水性領域を形成し、続いてインクジェット装置を用いてソース電極およびドレイン電極となる導電性インク領域を形成しているので、形成された導電性インク領域は広がることができず、インクの広がり方の不確定性によるソース電極とドレイン電極との間のギャップの変動が抑えられる。
また、チャネルの位置精度としては、従来技術のように撥水処理無しの場合は、二回分の電極材料の印字位置精度に支配される。これに対して、本実施形態のように、予め撥水性領域を形成した場合、撥水性領域の印字における一回の印字位置精度に支配されることがわかる。
したがって、本実施形態によれば、インクジェット技術が持つプロセスの簡便さを損なうことなく、高精細な電極間ギャップを形成することができる。
(第2実施形態)
次に、本発明の第2実施形態による電子デバイスの製造方法を図3乃至図4(f)を参照して説明する。本実施形態の製造方法によって製造される電子デバイスは、ボトムゲート型の薄膜FETであって、その断面を図3に示す。この電子デバイスは、ガラス基板2上にゲート電極4が形成され、このゲート電極4を覆うように基板2上にゲート絶縁膜6が形成されている。そして、このゲート絶縁膜6上に、ゲート電極4の直上のゲート絶縁膜6の表面領域を挟むようにソース電極8aおよびドレイン電極8bが形成されている。また、ゲート電極4の直上のゲート絶縁膜6の表面領域、ソース電極8a、およびドレイン電極8bを覆うように半導体層10が形成されている。ゲート電極4の直上のゲート絶縁膜6の表面領域上に形成された半導体層がチャネルとなる。
次に、本発明の第2実施形態による電子デバイスの製造方法を図3乃至図4(f)を参照して説明する。本実施形態の製造方法によって製造される電子デバイスは、ボトムゲート型の薄膜FETであって、その断面を図3に示す。この電子デバイスは、ガラス基板2上にゲート電極4が形成され、このゲート電極4を覆うように基板2上にゲート絶縁膜6が形成されている。そして、このゲート絶縁膜6上に、ゲート電極4の直上のゲート絶縁膜6の表面領域を挟むようにソース電極8aおよびドレイン電極8bが形成されている。また、ゲート電極4の直上のゲート絶縁膜6の表面領域、ソース電極8a、およびドレイン電極8bを覆うように半導体層10が形成されている。ゲート電極4の直上のゲート絶縁膜6の表面領域上に形成された半導体層がチャネルとなる。
次に、本実施形態の製造方法を説明する。
まず、図4(a)に示すように、ガラス基板2上に、導電性インクを溶剤で溶解した溶液で印字して導電性インク領域を形成し、この導電性インク領域の溶剤を除去することによりゲート電極4を形成する。続いて、図4(b)に示すようにゲート電極4を覆うようにゲート絶縁膜6を形成する。
次に、撥水剤21を、インクジェット装置を用いてゲート絶縁膜6のチャネル形成領域に塗布する(図4(c)参照)。撥水剤のみが塗布された場合には、この塗布工程により上記チャネル形成領域に撥水性領域22が形成される(図4(d)参照)。また、撥水剤21が溶剤に溶解された溶液または撥水剤21を染みこませた樹脂が塗布された場合には、溶剤の乾燥あるいは樹脂の洗浄による除去により、上記チャネル形成領域に撥水性領域22が形成される(図4(d)参照)。
次に、撥水性領域22に沿ってインクジェット装置を用いて、導電性インクを溶剤によって溶解させた溶液を印字し、溶剤を除去することにより、ソース電極8aおよびドレイン電極8bを形成する(図4(e)参照)。その後、ソース電極8aおよびドレイン電極8bを覆うように半導体層10を成膜し、FETを完成する(図4(f)参照)。
以上説明したように、本実施形態によれば、予めインクジェット装置によって撥水処理して撥水性領域を形成し、続いてインクジェット装置を用いてソース電極およびドレイン電極となる導電性インク領域を形成しているので、形成された導電性インク領域は広がることができず、インクの広がり方の不確定性によるソース電極とドレイン電極との間のギャップの変動が抑えられる。
また、チャネルの位置精度としては、従来技術のように撥水処理無しの場合は、二回分の電極材料の印字位置精度に支配される。これに対して、本実施形態のように、予め撥水性領域を形成した場合、撥水性領域の印字における一回の印字位置精度に支配されることがわかる。
したがって、本実施形態によれば、インクジェット技術が持つプロセスの簡便さを損なうことなく、高精細な電極間ギャップを形成することができる。
(第3実施形態)
次に、本発明の第3実施形態による電子デバイスの製造方法を説明する。
次に、本発明の第3実施形態による電子デバイスの製造方法を説明する。
本実施形態の製造方法は、第1または第2実施形態の製造方法において、撥水剤とし、加水分解性を示す撥水剤を用い、導電性インクとして、水系のインクを用いたものである。
加水分解性を示す撥水剤を用いた場合、撥水処理をした端部に、水系のインクを印字した場合、撥水部が端部より除々に加水分解され、撥水性を失っていくことから、結果的に撥水部の幅を短くなる。すなわち、撥水性領域の撥水性を失った端部上には導電性インクの端部が位置することになる。したがって、本実施形態の製造方法は、第1および第2実施形態の製造方法に比べて、短いゲート長のFETを製造することができる。なお、加水分解性を示す撥水剤としては、シラン剤を用いることができる。
シランカップリング剤における撥水効果は、分子内の炭化水素骨格に基づく。また、シランカップリング剤における加水分解反応は、Si−Cl、またはSi−O−X(ここで、XはCH3、CH2CH3などの炭化水素骨格)の構造をもつ際に起こり、Si−X(ここで、XはCH3、CH2CH3などの炭化水素骨格)の構造を持つ場合においては、生じない。加水分解反応は、水分が存在する際に生じる。またその水分が酸性、塩基性をもつときに、その反応性はさらに顕著なものとなる。
最も広く用いられている有機導電性インクであるPEDOT:PSSは、酸性であるために、この加水分解反応を起こしやすい電極材料であると考えられる。
シラン剤中、クロロシランは水分に対する反応性が高く、インクジェット印刷を行う用途としては不向きである。そこで、より反応性のおだやかな、アルコキシシラン材が適当である。アルコキシシラン材には、Meをメチル基、Etをエチル基とすると以下のような材料がある。
Si(OMe)4、MeSi(OMe)3、Me2Si(OMe)2、Me3SiMe、C2H5Si(OMe)3、n−C3H7Si(OMe)3、n−C6H13Si(OMe)3、n−C10H21Si(OMe)3、CH=CHSi(OMe)3、C6H5Si(OMe)3、(C6H5)2Si(OMe)2、Si(OMe)4、MeSi(OEt)3、Me2Si(OEt)2、Me3SiOEt
Si(OMe)4、MeSi(OMe)3、Me2Si(OMe)2、Me3SiMe、C2H5Si(OMe)3、n−C3H7Si(OMe)3、n−C6H13Si(OMe)3、n−C10H21Si(OMe)3、CH=CHSi(OMe)3、C6H5Si(OMe)3、(C6H5)2Si(OMe)2、Si(OMe)4、MeSi(OEt)3、Me2Si(OEt)2、Me3SiOEt
但し、沸点が低いと印刷に用いることが困難であるため、上記のうち、沸点が100℃以上である、Si(OMe)4、MeSi(OMe)3、C2H5Si(OMe)3、n−C3H7Si(OMe)3、n−C6H13Si(OMe)3、n−C10H21Si(OMe)3、CH=CHSi(OMe)3、C6H5Si(OMe)3、(C6H5)2Si(OMe)2、Si(OMe)4、MeSi(OEt)3、Me2Si(OEt)2が沸点の観点からより望ましい。
このようなアルコキシシラン材を撥水剤として第1または第2実施形態の製造方法に用いた場合には、製造された薄膜FETのソース電極8aとドレイン電極8bとの間の領域(撥水性領域22)には、除去しない限りアルコキシシラン材層が残存している。
図5(a)乃至図5(c)に、ガラス基板上に撥水剤を塗布した際の加水分解のプロセスを示す。
まず、図5(a)に示すように、テトラエトキシシランをガラス基板上に印字する。すると、図5(b)に示すように、ガラス基板上の水酸基(OH)とテトラエトキシシランが反応し、結合を形成する。その後、図5(c)に示すように、テトラエトキシシランによる撥水性領域の端部に水系の導電性インクを供給する。それにより、端部のテトラエトキシシランが加水分解を受け、親水性を帯びる。
このプロセスによって、導電性インクが一部、撥水性領域を侵食することによって、短いチャネル長を形成することができる。この方法によるゲート長の形成の調整は、導電性インクの酸性度や、加水分解反応時間の制御によって行うことができる。
また、このプロセスを行う上で、導電性インクは、水系の銀ナノコロイドインク、または水系のPEDOT:PSSなどがよい。特に、PEDOT:PSSは酸性を示すため、加水分解反応が顕著に起こる。
本実施形態によれば、インクジェット技術が持つプロセスの簡便さを損なうことなく、より高精細な電極間ギャップを形成することができる。
2 ガラス基板
4 ゲート電極
6 ゲート絶縁膜
8a ソース電極
8b ドレイン電極
10 半導体層
21 撥水剤
22 撥水性領域
24a、24b 導電性インク領域
4 ゲート電極
6 ゲート絶縁膜
8a ソース電極
8b ドレイン電極
10 半導体層
21 撥水剤
22 撥水性領域
24a、24b 導電性インク領域
Claims (7)
- 基板上にインクジェット方式を用いて撥水剤を塗布し、前記基板上に撥水性領域を形成する工程と、
前記撥水性領域に沿って前記基板上にインクジェット方式を用いて導電性インク材料を含む液を滴下し、ソース電極及びドレイン電極を形成する工程と、
前記撥水性領域、ソース電極及びドレイン電極を覆うように半導体層を形成する工程と、
を備えたことを特徴とする電子デバイスの製造方法。 - 前記導電性インク材料は水系インクであり、前記撥水性領域の端部が滴下された前記導電性インク材料によって、加水分解反応を起こすことを特徴とする請求項1記載の電子デバイスの製造方法。
- 前記半導体層上にゲート絶縁膜を形成する工程と、
前記ソース電極と前記ドレイン電極との間の領域に対応する前記ゲート絶縁膜上の領域にゲート電極を形成する工程と、
を備えたことを特徴とする請求項1又は2に記載の電子デバイスの製造方法。 - 前記撥水性領域の形成する前に、
前記基板上にゲート電極を形成する工程と、
前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、
を備え、前記撥水性領域は前記ゲート絶縁膜上に、インクジェット方式を用いて撥水剤を含む液を滴下することにより形成されることを特徴とする請求項1乃至3のいずれかに記載の電子デバイスの製造方法。 - 上記撥水剤は、加水分解性を示すことを特徴とする請求項1乃至4いずれか1項記載の電子デバイスの製造方法。
- 基板と、
前記基板上に離間して形成されたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記基板上に形成され、加水分解性を示す撥水剤で構成された撥水性領域と、
前記ソース電極、前記ドレイン電極、および前記撥水性領域を覆うように形成された半導体層と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ソース電極と前記ドレイン電極との間の領域に対応する前記ゲート絶縁膜の領域上に形成されたゲート電極と、を備え、
前記撥水性領域のソース電極及びドレイン電極と接する端部上には前記ソース電極及びドレイン電極の端部が形成されていることを特徴とする電子デバイス。 - 基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記ゲート電極の直上の前記ゲート絶縁膜の表面領域を挟むように前記ゲート絶縁膜上に形成されたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁膜上に形成され、加水分解性を示す撥水剤で構成された撥水性領域と、
前記アルコキシシラン材料層と、前記ソース電極、および前記ドレイン電極を覆うように形成された半導体層と、を備え、
前記撥水性領域のソース電極及びドレイン電極と接する端部上には前記ソース電極及びドレイン電極の端部が形成されていることを特徴とする電子デバイス。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026988A JP2008192911A (ja) | 2007-02-06 | 2007-02-06 | 電子デバイスおよびその製造方法 |
US12/026,193 US20090101944A1 (en) | 2007-02-06 | 2008-02-05 | Electronic device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026988A JP2008192911A (ja) | 2007-02-06 | 2007-02-06 | 電子デバイスおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008192911A true JP2008192911A (ja) | 2008-08-21 |
Family
ID=39752712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007026988A Abandoned JP2008192911A (ja) | 2007-02-06 | 2007-02-06 | 電子デバイスおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090101944A1 (ja) |
JP (1) | JP2008192911A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010095504A1 (ja) * | 2009-02-23 | 2010-08-26 | コニカミノルタホールディングス株式会社 | 薄膜トランジスタの製造方法 |
JP5810263B2 (ja) * | 2010-02-09 | 2015-11-11 | パナソニックIpマネジメント株式会社 | 電気集塵機 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108022832A (zh) * | 2016-11-01 | 2018-05-11 | 京东方科技集团股份有限公司 | 电极的制作方法、薄膜晶体管及其制作方法、相关基板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5613123A (en) * | 1992-09-30 | 1997-03-18 | Microsoft Corporation | Method and system for configuring and executing device drivers based on configuration requirements |
US7174564B1 (en) * | 1999-09-03 | 2007-02-06 | Intel Corporation | Secure wireless local area network |
US6959437B2 (en) * | 2001-09-07 | 2005-10-25 | Sharp Laboratories Of America, Inc. | System and method for installing printer driver software |
US20040175963A1 (en) * | 2003-03-08 | 2004-09-09 | Plastic Logic Limited | Production of electronic devices by solution processing |
US20050170643A1 (en) * | 2004-01-29 | 2005-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device |
JP4502382B2 (ja) * | 2004-11-02 | 2010-07-14 | キヤノン株式会社 | 有機トランジスタ |
US7655566B2 (en) * | 2005-07-27 | 2010-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
-
2007
- 2007-02-06 JP JP2007026988A patent/JP2008192911A/ja not_active Abandoned
-
2008
- 2008-02-05 US US12/026,193 patent/US20090101944A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010095504A1 (ja) * | 2009-02-23 | 2010-08-26 | コニカミノルタホールディングス株式会社 | 薄膜トランジスタの製造方法 |
JP4656262B2 (ja) * | 2009-02-23 | 2011-03-23 | コニカミノルタホールディングス株式会社 | 薄膜トランジスタの製造方法 |
JP5810263B2 (ja) * | 2010-02-09 | 2015-11-11 | パナソニックIpマネジメント株式会社 | 電気集塵機 |
Also Published As
Publication number | Publication date |
---|---|
US20090101944A1 (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100273292A1 (en) | Modifying a surface in a printed transistor process | |
JP4239999B2 (ja) | 膜パターンの形成方法、膜パターン、デバイス、電気光学装置、及び電子機器 | |
WO2009122660A1 (ja) | 2種類の物質を基板の表面に選択的に配置する方法 | |
JP2006026522A (ja) | 薄膜パターンの形成方法、デバイスおよびその製造方法 | |
JP2012256756A (ja) | 電気−機械変換膜の形成方法、電気−機械変換膜、電気−機械変換素子、液体吐出ヘッドおよび画像形成装置 | |
JP2013165175A (ja) | 三次元構造を有する薄膜トランジスタ及びその製造方法 | |
JP4984416B2 (ja) | 薄膜トランジスタの製造方法 | |
CN102881828A (zh) | 一种短沟道有机薄膜晶体管的制备方法 | |
JP2008016756A (ja) | バンク構造、電子回路、電子デバイス、およびそれらの製造方法、並びにパターン形成方法 | |
JP4363425B2 (ja) | Tft、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法 | |
KR20070107593A (ko) | 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치 및 전자 기기 | |
JP2008192911A (ja) | 電子デバイスおよびその製造方法 | |
JP6180975B2 (ja) | 電子デバイス及びその製造方法 | |
JP4652866B2 (ja) | 有機トランジスタ | |
WO2006033282A1 (ja) | 薄膜トランジスタと薄膜トランジスタ素子シート、及び、薄膜トランジスタと薄膜トランジスタ素子シートの作製方法 | |
KR101968635B1 (ko) | 잉크젯 프린팅을 이용한 배선 형성 방법 | |
US8960088B2 (en) | Gravure printing method | |
CN108944050B (zh) | 喷嘴的表面处理方法 | |
JP2008073911A (ja) | スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法 | |
TWI381567B (zh) | Pattern forming method and manufacturing method of electronic component | |
KR102120040B1 (ko) | 무에칭인쇄형 마이크로 전극의 패턴을 형성하는 방법 | |
JP2009026899A (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
JP5541129B2 (ja) | インクジェット装置 | |
JP4675730B2 (ja) | 膜パターン形成用基板ならびに膜パターン形成基板、薄膜トランジスタ形成基板、液晶表示素子とその製造方法 | |
JP2011044584A (ja) | 回路基板の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090327 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20100226 |