KR20070107593A - 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치 및 전자 기기 - Google Patents

금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20070107593A
KR20070107593A KR1020070041930A KR20070041930A KR20070107593A KR 20070107593 A KR20070107593 A KR 20070107593A KR 1020070041930 A KR1020070041930 A KR 1020070041930A KR 20070041930 A KR20070041930 A KR 20070041930A KR 20070107593 A KR20070107593 A KR 20070107593A
Authority
KR
South Korea
Prior art keywords
film
wiring
forming
bank
substrate
Prior art date
Application number
KR1020070041930A
Other languages
English (en)
Inventor
도시미츠 히라이
가츠유키 모리야
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070107593A publication Critical patent/KR20070107593A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 막 패턴의 밀착력을 높일 수 있는 막 패턴의 형성 방법을 제공하는 것을 과제로 한다.
기판(P) 위에 설치된 뱅크(B)에 의해 구획된 배선 형성 영역(34)에 액상법(液相法)에 의해 금속 배선(11, 12)이 형성된다. 금속 배선(11, 12)은 배선 형성 영역의 저부(底部), 및 배선 형성 영역을 향하는 뱅크(B)의 측면을 따라 성막된 제 1 막(F1)과, 제 1 막(F1) 위에 적층하여 성막된 제 2 막(F2)을 갖는다.
액적 토출 장치, 게이트 배선, 비접촉형 카드 매체

Description

금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법, 디바이스, 전기 광학 장치 및 전자 기기{METHOD FOR FORMING METAL WIRING, METHOD FOR MANUFACTURING ACTIVE MATRIX SUBSTRATE, DEVICE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 액적 토출 장치의 개략 구성을 나타내는 사시도.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하는 모식 단면도.
도 3은 TFT 어레이 기판의 요부의 개략 구성을 나타내는 평면도.
도 4는 뱅크 구조체의 개략 구성을 나타내는 평면도.
도 5의 (a), (b)는 TFT의 요부를 나타내는 측단면도.
도 6의 (a)∼(d)는 뱅크 형성 방법을 설명하기 위한 모식도.
도 7은 플라스마 처리 장치의 개략 구성도.
도 8의 (a)∼(e)는 배선 패턴 형성 방법을 설명하기 위한 모식도.
도 9의 (a)∼(d)는 배선 패턴 형성 방법을 설명하기 위한 모식도.
도 10은 TFT를 형성하는 순서를 나타내는 도면.
도 11은 TFT를 형성하는 순서를 나타내는 도면.
도 12는 액정 표시 장치를 대향 기판측에서 본 평면도.
도 13은 도 12의 H-H'선을 따르는 단면도.
도 14는 액정 표시 장치의 등가 회로도.
도 15는 액정 표시 장치의 부분 확대 단면도.
도 16은 비접촉형 카드 매체의 분해 사시도.
도 17은 전자 기기의 구체예를 나타내는 외관도.
도 18은 액티브 매트릭스 기판의 일례를 모식적으로 나타내는 단면도.
도 19는 액티브 매트릭스 기판의 다른 예를 모식적으로 나타내는 단면도.
도면의 주요 부분에 대한 부호의 설명
B : 뱅크 F1 : 망간층(제 1 막, 중간층)
F2 : 은층(제 2 막) F3 : 니켈층(제 3 막)
IJ : 액적 토출 장치(잉크젯 장치) P : 기판
11 : 게이트 전극(금속 배선) 12, 61 : 게이트 배선(금속 배선)
13, 55, 56 : 배선 형성 영역 34 : 오목부(배선 형성 영역)
35 : 저부(底部) 36 : 측면
100 : 액정 표시 장치(전기 광학 장치)
400 : 비접촉형 카드 매체(전자 기기)
600 : 휴대 전화 본체(전자 기기)
700 : 정보 처리 장치(전자 기기)
800 : 시계 본체(전자 기기)
본 발명은 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법, 디바이스, 전기 광학 장치 및 전자 기기에 관한 것이다.
최근, 전자 장치의 제조 과정에 이용되는 도포 기술로서, 액체 토출 방식의 이용이 확대되는 경향에 있다. 액체 토출 방식에 의한 도포 기술은 일반적으로, 기판과 액체 토출 헤드를 상대적으로 이동시키면서, 액체 토출 헤드에 설치된 복수의 노즐로부터 액상체를 액적으로서 토출하고, 그 액적을 기판 위에 반복하여 부착시켜서 도포막을 형성하는 것으로, 액상체의 소비에 낭비가 적고, 임의의 패턴을 포토리소그래피 등의 수단을 사용하지 않고 직접 도포할 수 있다는 이점을 갖는다. 예를 들면, 특허 문헌 1 등에는, 패턴 형성용 재료를 포함한 기능액을 액적 토출 헤드로부터 기판 위에 토출함으로써, 패턴 형성면에 재료를 배치(도포)하여 반도체 집적 회로 등의 미세한 배선 패턴을 형성하는 기술이 개시되어 있다.
또한, 기판 위에 배선 패턴 등의 막 패턴을 형성할 때, 기판과 막 패턴의 밀착력을 향상시키기 위해서, 예를 들면, 하기 특허 문헌 2에 개시되어 있는 바와 같은 중간층을 형성하는 기술이 제안되어 있다.
[특허 문헌 1] 일본국 특허공개 평11-274671호 공보
[특허 문헌 2] 일본국 특허공개 2003-315813호 공보
그러나, 상술한 바와 같은 종래 기술에는, 이하와 같은 문제가 존재한다.
미리 금속 배선에 대응한 뱅크를 형성하고, 뱅크에 둘러싸인 금속 배선 형성 영역에 기능액을 도포하여 금속 배선을 형성하는 경우, 뱅크 표면에 도포된 액적을 배선 형성 영역으로 유도하기 위해서, CF4 플라스마 처리 등의 발액화(撥液化) 처리를 실시하여 뱅크 표면에 발액성을 부여하는 기술이 사용된다. 이 때, 배선 형성 영역을 향하는 뱅크 측면도, 플루오르기가 발생하여 발액성을 갖기 때문에, 특허 문헌 2에 기재된 중간층을 설치한 경우에도 금속 배선의 밀착성이 충분하다고는 할 수 없었다.
본 발명은 이상과 같은 점을 고려하여 이루어진 것으로, 금속 배선의 밀착력을 높일 수 있는 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법, 디바이스와 전기 광학 장치 및 전자 기기를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해서 본 발명은 이하의 구성을 채용하고 있다.
본 발명의 디바이스는 기판 위에 설치된 뱅크에 의해 구획된 배선 형성 영역에 액상법(液相法)에 의해 금속 배선이 형성된 디바이스로서, 상기 금속 배선은 상기 배선 형성 영역의 저부(底部), 및 상기 배선 형성 영역을 향하는 상기 뱅크의 측면을 따라 성막된 제 1 막과, 그 제 1 막 위에 적층하여 성막된 제 2 막을 갖는 것을 특징으로 하는 것이다.
이 구성에서는, 상기 제 2 막은 배선 본체이며, 상기 제 1 막은 상기 제 2 막과 상기 배선 형성 영역의 저부, 및 상기 제 2 막과 상기 뱅크의 상기 측면과의 밀착력을 향상시키는 중간층인 것이 바람직하다.
따라서, 본 발명의 디바이스에서는, 배선 본체와 배선 형성 영역의 저부와의 밀착력을 향상시키는 중간층이 배선 형성 영역을 향하는 뱅크의 측면에도 성막되어 있기 때문에, 배선 본체의 배선 형성 영역의 저부에 대한 밀착력이 향상되는 것에 더하여, 배선 본체의 뱅크의 측면에 대한 밀착력도 향상시키는 것이 가능하게 된다.
또한, 본 발명에서는, 상기 제 2 막을 덮어서 보호하는 제 3 막이 상기 제 2 막 위에 적층하여 성막되는 구성도 적합하게 채용할 수 있다.
이에 따라, 본 발명에서는, 제 2 막(배선 본체)의 (일렉트로)마이그레이션 현상, 확산, 내(耐)CVD성 등을 억제하는 것이 가능하게 된다.
또한, 본 발명에서는, 상기 뱅크의 상기 측면이 상기 제 1 막의 형성 재료를 포함하는 기능액에 대한 친액성을 가지며, 상기 뱅크의 상면이 상기 기능액에 대한 발액성(撥液性)을 갖는 구성을 적합하게 채용할 수 있다.
이에 따라, 본 발명에서는, 제 1 막 형성 재료를 포함하는 기능액을 도포했을 때에, 기능액이 뱅크 상면에 놓여진 경우라도, 기능액이 튀어서 배선 형성 영역으로 유도될 수 있다. 또한, 본 발명에서는, 뱅크의 측면이 친액성을 갖고 있기 때문에, 기능액이 측면에 대해서도 양호하게 젖게 되어, 뱅크 측면을 따라 제 1 막을 용이하게 성막하는 것이 가능하게 된다.
그리고, 본 발명의 전기 광학 장치는 상기한 디바이스를 구비하는 것을 특징으로 하는 것이다.
또한, 본 발명의 전자 기기는 상기한 전기 광학 장치를 구비하는 것을 특징 으로 하는 것이다.
따라서, 본 발명에서는, 상기한 디바이스를 구비하고 있기 때문에, 금속 배선의 밀착력이 향상된 고품질의 전기 광학 장치 및 전자 기기를 얻을 수 있다.
한편, 본 발명의 금속 배선 형성 방법은 기판 위에 설치된 뱅크에 의해 구획된 배선 형성 영역에 액상법에 의해 금속 배선을 형성하는 방법으로서, 상기 배선 형성 영역의 저부, 및 상기 배선 형성 영역을 향하는 상기 뱅크의 측면에 친액성을 부여하는 공정과, 상기 배선 형성 영역의 저부, 및 상기 배선 형성 영역을 향하는 상기 뱅크의 측면을 따라 제 1 막을 성막하는 공정과, 상기 제 1 막 위에 적층하여 제 2 막을 성막하는 공정을 갖는 것을 특징으로 하는 것이다.
이 구성에서는, 상기 제 2 막은 배선 본체이며, 상기 제 1 막은 상기 제 2 막과 상기 배선 형성 영역의 저부, 및 상기 제 2 막과 상기 뱅크의 상기 측면과의 밀착력을 향상시키는 중간층인 것이 바람직하다.
따라서, 본 발명의 금속 배선 형성 방법에서는, 제 2 막인 배선 본체와 배선 형성 영역의 저부와의 밀착력을 향상시키는 제 1 막의 중간층이 배선 형성 영역을 향하는 뱅크의 측면에도 성막되어 있기 때문에, 배선 본체의 배선 형성 영역의 저부에 대한 밀착력이 향상되는 것에 더하여, 배선 본체의 뱅크의 측면에 대한 밀착력도 향상시키는 것이 가능하게 된다.
또한, 본 발명에서는, 상기 제 2 막을 덮어 보호하는 제 3 막을 상기 제 2 막 위에 적층하여 성막하는 공정을 갖는 수순도 적합하게 채용할 수 있다.
이에 따라, 본 발명에서는, 제 2 막(배선 본체)의 (일렉트로)마이그레이션 현상, 확산, 내CVD성 등을 억제하는 것이 가능하게 된다.
그리고, 본 발명의 액티브 매트릭스 기판의 제조 방법은 기판 위에 게이트 배선을 형성하는 제 1 공정과, 상기 게이트 배선 위에 게이트 절연막을 형성하는 제 2 공정과, 상기 게이트 절연막을 통하여 반도체층을 적층하는 제 3 공정과, 상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과, 상기 소스 전극 및 상기 드레인 전극 위에 절연 재료를 배치하는 제 5 공정과, 상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제 6 공정을 가지며, 상기 제 1 공정 및 상기 제 4 공정 및 상기 제 6 공정 중 적어도 하나의 공정에서, 상기한 금속 배선 형성 방법을 이용하는 것을 특징으로 하는 것이다.
또한, 본 발명의 액티브 매트릭스 기판의 제조 방법은 기판 위에 소스 전극 및 드레인 전극을 형성하는 제 1 공정과, 상기 소스 전극 및 드레인 전극 위에 반도체층을 형성하는 제 2 공정과, 상기 반도체층 위에 게이트 절연막을 통하여 게이트 전극을 형성하는 제 3 공정과, 상기 드레인 전극과 접속하는 화소 전극을 형성하는 제 4 공정을 가지며, 상기 제 1 공정 및 상기 제 3 공정 및 상기 제 4 공정 중 적어도 하나의 공정에서, 상기한 금속 배선 형성 방법을 이용하는 것을 특징으로 하는 것이다.
또한, 본 발명의 액티브 매트릭스 기판의 제조 방법은 기판 위에 반도체층을 형성하는 제 1 공정과, 상기 반도체층 위에 게이트 절연막을 통하여 게이트 전극을 형성하는 제 2 공정과, 상기 게이트 절연막에 형성된 콘택트 홀을 통하여, 상기 반도체층의 소스 영역에 접속하는 소스 전극과, 상기 반도체층의 드레인 영역에 접속 하는 드레인 전극을 형성하는 제 3 공정과, 상기 드레인 전극과 접속하는 화소 전극을 형성하는 제 4 공정을 가지며, 상기 제 2 공정 및 상기 제 3 공정 및 상기 제 4 공정 중 적어도 하나의 공정에서, 상기한 금속 배선 형성 방법을 이용하는 것을 특징으로 하는 것이다.
따라서, 본 발명의 액티브 매트릭스 기판의 제조 방법에서는, 상술한 금속 배선 형성 방법을 채용하여 전극을 형성하는 것으로 하고 있기 때문에, 금속 배선의 밀착력이 높은 고품질의 액티브 매트릭스 기판을 얻는 것이 가능하다.
이하, 본 발명의 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법, 디바이스와 전기 광학 장치 및 전자 기기의 실시예를, 도 1 내지 도 19를 참조하여 설명한다.
또한, 이하의 설명에 사용하는 각 도면에서는, 각 부재를 인식 가능한 크기로 하기 위해서, 각 부재의 축척을 적절히 변경하고 있다.
우선, 본 발명의 금속 배선 형성 방법을, 액적 토출법에 의해 액적 토출 헤드의 토출 노즐로부터 도전성 미립자를 함유하는 배선 패턴(금속 배선)용 잉크(기능액)를 액적 형상으로 토출하고, 배선 패턴에 대응하여 기판 위에 형성된 뱅크의 오목부 내, 즉 뱅크에 구획된 영역에, 배선 패턴(막 패턴)을 형성하도록 한 경우의 실시예에 관하여 설명한다.
여기서, 상기의 배선 패턴용 잉크(기능액)는 도전성 미립자를 분산매에 분산시킨 분산액으로 이루어지는 것이다. 본 실시예에서는 도전성 미립자로서, 예를 들면, 금, 은, 구리, 알루미늄, 크롬, 망간, 몰리브덴, 티탄, 팔라듐, 텅스텐 및 니켈 중 적어도 1종을 함유하는 금속 미립자 외에, 이들의 금속 화합물, 산화물, 유기 금속 화합물, 금속염, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다. 이들 도전성 미립자에 대해서는, 분산성을 향상시키기 위해서, 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입경은 1nm 이상 0.1㎛ 이하인 것이 바람직하다. 0.1㎛보다 크면 후술하는 액적 토출 헤드의 토출 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보다 작으면 도전성 미립자에 대한 코팅제의 체적비가 커져, 얻어지는 막 중의 유기물의 비율이 과다해진다.
분산매로서는, 상기의 도전성 미립자를 분산할 수 있는 것으로 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들면, 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로 나프탈렌, 데카히드로 나프탈렌, 시클로헥실 벤젠 등의 탄화수소계 화합물, 또한, 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 메틸에틸에테르, 1, 2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한, 프로필렌 카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸 포름아미드, 디메틸 술폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법에 대한 적용의 용이함의 점에서, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하며, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 액적 토출법에 의해 잉크를 토출할 때, 표면 장력이 0.02N/m 미만이면, 잉크의 노즐면에 대한 젖는 성질이 증대하기 때문에 비행 만곡(彎曲)이 생기기 쉬워지고, 0.07N/m을 초과하면 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에 토출량이나 토출 타이밍의 제어가 곤란해진다. 표면 장력을 조정하기 위해서, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 플루오르계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량 첨가하면 좋다. 비이온계 표면 장력 조절제는 잉크의 기판에 대한 젖는 성질을 향상시켜서, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면 장력 조절제는 필요에 따라, 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함해도 좋다.
상기 분산액의 점도는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 액적 토출법을 이용하여 잉크를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한, 점도가 50mPa·s보다 큰 경우에는, 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적의 토출이 곤란해진다.
배선 패턴을 형성하기 위한 기판으로서는, 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종 소재 기판의 표면에, 반도체막, 금속막, 유전체막, 유기막 등이 하지층(下地層)으로서 형성된 것을 사용할 수도 있다.
여기서, 액적 토출법의 토출 기술로서는, 대전(帶電) 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열 변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상 방향을 제어하여 토출 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 30kg/㎠ 정도의 초고압을 인가하여 토출 노즐 선단측에 재료를 토출시키는 것으로, 제어 전압을 걸지 않을 경우에는 재료가 직진하여 토출 노즐로부터 토출되고, 제어 전압을 걸면 재료간에 정전적인 반발이 일어나서, 재료가 비산하여 토출 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아 변형되는 성질을 이용한 것으로, 피에조 소자가 변형됨으로써 재료를 저장한 공간에 가요(可撓) 물질을 통하여 압력을 부여하고, 이 공간으로부터 재료를 압출하여 토출 노즐로부터 토출시키는 것이다.
또한, 전기 열 변환 방식은 재료를 저장한 공간 내에 설치한 히터에 의해, 재료를 급격하게 기화시켜서 버블(기포)을 발생시켜, 버블의 압력에 의해 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간 내에 미소 압력을 가하여, 토출 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가하고나서 재료를 인출하는 것이다. 또한, 이 외에, 전장(電場)에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 튀기는 방식 등의 기술도 적용 가능하다. 액적 토출법은 재료의 사용에 낭비가 적고, 게다가 원하는 위치에 원하는 양의 재료를 정확하게 배치할 수 있다는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액상 재료(유동체)의 한방울의 양은, 예를 들면, 1∼300 나노 그램이다.
본 실시예에서는, 이러한 액적 토출을 이루는 장치로서, 피에조 소자(압전 소자)를 사용한 전기 기계 변환 방식의 액적 토출 장치(잉크젯 장치)가 사용된다.
도 1은 액적 토출 장치(IJ)의 개략 구성을 나타낸 사시도이다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 베이스(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 액체 재료(배선 패턴용 잉크)를 배치하는 기판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정하는 도시 생략된 고정 기구를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(1)의 하면에 일정 간격으로 설치되어 있다. 액적 토출 헤드(1)의 토출 노즐에서는, 스테이지(7)에 지지되어 있는 기판(P)에 대해서, 상기의 도전성 미립자를 포함하는 배선 패턴용 잉크가 토출되도록 되어 있다.
X축 방향 구동축(4)에는, X축 방향 구동 모터(2)가 접속되어 있다. 이 X축 방향 구동 모터(2)는 스테핑 모터 등으로 이루어지는 것으로, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은 베이스(9)에 대해서 움직이지 않도록 고정되어 있 다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어 장치(CONT)는 액적 토출 헤드(1)에 액적의 토출 제어용 전압을 공급한다. 또한, X축 방향 구동 모터(2)에 액적 토출 헤드(1)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는, 도시하지 않은 Y축 방향의 구동 모터가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구는 Y축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)는 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단으로, 기판(P) 위에 배치된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사(走査)하면서, 기판(P)에 대해서, 액적 토출 헤드(1)의 하면에 X축 방향으로 배열된 복수의 토출 노즐로부터 액적을 토출하도록 되어 있다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는, 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 통하여 피에조 소자(22)에 전압을 인가하고, 피에조 소자(22)를 변형시킴으로써, 액체실(21)이 변형되고, 토출 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써, 피에조 소자(22)의 왜곡량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(22)의 왜곡 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주기 어렵다는 이점을 갖는다.
다음에, 본 실시예의 배선 패턴의 형성 방법을 이용하여 제조되는 반도체 장치의 일례인, 박막 트랜지스터(TFT(Thin Film Transistor))에 관하여 설명한다. 도 3은 TFT 어레이 기판의 TFT 1개를 포함하는 일부분의 개략 구성을 나타낸 평면도이며, 도 4는 뱅크 구조체의 개략 구성을 나타낸 평면도이며, 도 5의 (a)는 TFT의 단면도, 도 5의 (b)는 게이트 배선과 소스 배선이 평면적으로 교차하는 부분의 단면도이다.
도 3에 나타낸 바와 같이, TFT(30)를 갖는 TFT 어레이 기판(10) 위에는, 게이트 배선(금속 배선)(12)과, 소스 배선(16)과, 드레인 전극(14)과, 드레인 전극(14)에 전기적으로 접속하는 화소 전극(19)을 구비하고 있다. 게이트 배선(12)은 X축 방향으로 연장되도록 형성되고, 그 일부가 Y축 방향으로 연장되도록 형성되어 있다. 그리고, Y축 방향으로 뻗는 게이트 배선(12)의 일부가 게이트 전극(금속 배선)(11)으로서 사용되고 있다. 또한, 게이트 전극(11)의 폭은 게이트 배선(12)의 폭보다도 좁아져 있다(후술). 그리고, 이 게이트 전극(11) 및 게이트 배선(12)이 본 실시예의 금속 배선 형성 방법으로 형성되어 있다. 또한, Y축 방향으로 뻗도록 형성된 소스 배선(16)의 일부는 폭이 넓게 형성되어 있어, 이 소스 배선(16)의 일부가 소스 전극(17)으로서 사용되고 있다.
본 실시예의 뱅크 구조체는 도 4에 나타낸 바와 같이, 기판(P) 위에 뱅크(B)가 형성된 구성을 구비하고 있다. 이 뱅크(B)에 의해 구획된 영역이 기능액을 배치하여 게이트 배선(12) 및 게이트 전극(11)을 형성하기 위한 영역이 되는 배선 형성 영역(13)이다. 배선 형성 영역(13)은 게이트 배선(12)에 대응하는 홈 형상의 배선 형성 영역(55)과, 이 배선 형성 영역(55)에 접속하고, 게이트 전극(11)에 대응하는 배선 형성 영역(56)으로 구성되어 있다. 여기서, 대응한다는 것은 상기 배선 형성 영역(55), 또는 상기 배선 형성 영역(56) 내에 배치된 기능액을 경화 처리 등을 실시함으로써, 각각이 게이트 배선, 또는 게이트 전극이 되는 것을 의미하고 있다.
구체적으로는, 도 4에 나타낸 바와 같이, 배선 형성 영역(55)은 도 3 중 Y축 방향으로 연장되어 형성되어 있다. 그리고, 배선 형성 영역(56)은 배선 형성 영역(55)에 대해서 거의 수직 방향(도 3 중, X축 방향)으로 형성되고, 또한 상기 배선 형성 영역(55)에 연속(접속)하여 설치되어 있다. 또한, 상기 배선 형성 영역(55)의 폭은 상기 배선 형성 영역(56)의 폭보다도 넓게 형성되어 있다. 본 실시예에서는 배선 형성 영역(55)의 폭은 상기 액적 토출 장치(IJ)로부터 토출되는 기 능액의 비상 직경과 거의 동일하거나, 또는, 약간 커지도록 형성되어 있다. 이러한 뱅크 구조를 채용함으로써, 상기 배선 형성 영역(55)에 토출된 기능액을 모세관 현상을 이용하여, 미세한 패턴인 배선 형성 영역(56)에 기능액을 유입시킬 수 있도록 되어 있다.
또한, 각 배선 형성 영역(55, 56)에서의 폭이란, 각 배선 형성 영역(55, 56)이 연장되는 방향(X, Y)에 대해서 직교하는 방향의 각 배선 형성 영역(55, 56)의 단부(端部)간의 길이를 나타내고 있다. 도 4에 나타낸 바와 같이, 상기 배선 형성 영역(55)의 폭은 길이(H1), 상기 배선 형성 영역(56)의 폭은 길이(H1)보다도 작은 길이(H2)이다.
도 5의 (a), (b)에 나타낸 바와 같이, 게이트 배선(12) 및 게이트 전극(11) 및 뱅크(B)는 절연막(28)으로 덮여져 있고, 절연막(28) 위에, 반도체층인 활성층(63)과, 소스 배선(16)과, 소스 전극(17)과, 드레인 전극(14)과, 뱅크(B1)가 형성되어 있다. 활성층(63)은 대략 게이트 전극(11)에 대향하는 위치에 설치되어 있고, 활성층(63)의 게이트 전극(11)에 대향하는 부분이 채널 영역으로 되어 있다. 활성층(63) 위에는, 접합층(64a, 64b)이 적층되어 있고, 소스 전극(17)은 접합층(64a)을 통해서, 드레인 전극(14)은 접합층(64b)을 통해서, 활성층(63)과 접합되어 있다. 소스 전극(17) 및 접합층(64a)과, 드레인 전극(14) 및 접합층(64b)은 활성층(63) 위에 설치된 뱅크(67)에 의해, 서로 절연되어 있다. 게이트 배선(12)은 절연막(28)에 의해, 소스 배선(16)과 절연되어 있고, 게이트 전극(11)은 절연막(28)에 의해, 소스 전극(17) 및 드레인 전극(14)과 절연되어 있다. 소스 배 선(16)과, 소스 전극(17)과, 드레인 전극(14)은 절연막(29)으로 덮여져 있다. 절연막(29)의 드레인 전극(14)을 덮는 부분에는, 콘택트 홀이 형성되어 있고, 콘택트 홀을 통하여 드레인 전극(14)과 접속하는 화소 전극(14)이 절연막(29)의 상면에 형성되어 있다.
또한, 도 5의 (a), (b)에 나타낸 바와 같이, 본 실시예에서는, 게이트 배선(12), 게이트 전극(11), 소스 배선(16), 소스 전극(17) 및 드레인 전극(14)은 3층 구조로 배선 패턴을 형성한다.
구체적으로는, 본 실시예에서는 게이트 배선(12), 게이트 전극(11), 소스 배선(16), 소스 전극(17) 및 드레인 전극(14)은 하층으로부터, 하지층으로서의 망간층(제 1 막)(F1), 배선 본체로서의 은층(제 2 막)(F2), 보호층으로서의 니켈층(제 3 막)(F3)의 3층으로 구성된다.
망간층(F1)은 하지층(중간층)으로서 은층(F2)의 기판(P)에 대한 밀착성 향상에 작용하는 것으로서, 배선 형성 영역(55, 56)의 저부, 및 배선 형성 영역(55, 56)을 향하는 뱅크(B)의 측면을 따라 대략 コ자 형상으로 성막되어 있다. 은층(F2)은 도전층으로서 망간층(F1) 위에 적층되어 성막되어 있다. 니켈층(F3)은 은이나 구리 등으로 이루어지는 도전성막의 (일렉트로)마이그레이션 현상 등을 억제하기 위한 박막으로서 작용하는 것으로, 은층(F2)을 덮어서 성막되어 있다.
하지층(F1)을 형성하는 재료로서는, 망간 이외에 Ti, Cu, Ni, In, Cr의 산화물을 사용할 수 있다.
또한, 보호층(F3)을 형성하는 재료로서는, 니켈 이외에, Ti, TiN, W, Mn 등 으로부터 선택되는 1종 또는 2종 이상의 금속 재료를 사용할 수 있다.
이어서, 본 실시예의 금속 배선 형성 방법을 이용하여, TFT(30)의 게이트 배선(12)(게이트 전극(11))의 배선 패턴을 형성하는 과정에 대해서 도 6 내지 도 9를 참조하여 설명한다.
본 실시예에서는 상술한 바와 같이, 배선 패턴에 대응하는 뱅크를 유리 기판 위에 형성하는데, 이에 앞서, 기판에 대해서 친액화 처리를 실시한다. 이 친액화 처리는 후술하는 잉크(기능액)의 토출에 의한 배치에서, 토출된 잉크에 대한 기판(P)의 젖는 성질을 양호하게 해 두기 위한 것으로, 예를 들면, 도 6의 (a)에 나타낸 바와 같이, 기판(P)의 표면에 TiO2 등의 친액성(친수성)이 높은 막(32)을 형성한다. 또는, HMDS(헥사메틸디실라잔)을 증기 형상으로 하여 기판(P)의 피처리면에 부착시켜서(HMDS 처리), 친액성이 높은 막(32)을 형성하도록 해도 좋다. 또한, 기판(P)의 표면을 조면화(粗面化)함으로써, 이 기판(P)의 표면을 친액화해도 좋다.
(뱅크 형성 공정)
이와 같이 하여 친액화 처리를 행했으면, 이 기판(P) 위에 뱅크를 형성한다.
뱅크는 구획 부재로서 기능하는 부재이며, 뱅크의 형성은 리소그래피법이나 인쇄법 등, 임의의 방법으로 행할 수 있다. 예를 들면, 리소그래피법을 사용하는 경우에는, 우선, 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등 소정의 방법으로, 도 6의 (b)에 나타낸 바와 같이, 기판(P) 위에 원하는 뱅크 높이에 맞춰서 친액성의 뱅크의 형성 재료가 되는 레지스트액, 예를 들면, 폴리실라잔, 폴 리실란 또는 폴리실록산 중 어느 하나와, 광산(光酸) 발생제 또는 광염기 발생제 중 어느 하나를 함유하고, 포지티브형 레지스트로서 기능하는 감광성 재료를 도포하여, 뱅크막(31)을 형성한다. 본 실시예에서는, 감광성의 재료로서 폴리실라잔액을 사용한다. 또한, 뱅크 형성 재료의 친액성의 정도로서는, 기능액의 접촉각이 20°이하인 것이 바람직하다.
여기서, 뱅크의 형성 재료가 되는 폴리실라잔액(레지스트액)으로서는, 폴리실라잔을 주성분으로 하는 것으로, 특히 폴리실라잔과 광산 발생제를 포함하는 감광성 폴리실라잔액이 적합하게 사용되며, 본 실시예에서는 이 감광성 폴리실라잔액을 사용하는 것으로 한다. 이 감광성 폴리실라잔액은 포지티브형 레지스트로서 기능하게 되는 것으로, 노광 처리와 현상 처리에 의해서 직접 패터닝할 수 있는 것이다. 또한, 이러한 감광성 폴리실라잔으로서는, 예를 들면, 일본국 특허공개 2002-72504호 공보에 기재된 감광성 폴리실라잔을 예시할 수 있다. 또한, 이 감광성 폴리실라잔 중에 함유되는 광산 발생제에 대해서도, 일본국 특허공개 2002-72504호 공보에 기재된 것이 사용된다. 또한, 감광성 폴리실라잔액 등의 감광성 재료에 대해서는, 광산 발생제 대신에, 광염기 발생제를 함유한 것이라도 좋다.
이러한 폴리실라잔은, 예를 들면, 폴리실라잔이 이하의 화학식 (1)에 나타낸 폴리메틸실라잔인 경우, 후술하는 바와 같이 가습 처리를 행함으로써 화학식 (2) 또는 화학식(3)에 나타낸 바와 같이 일부 가수 분해하고, 게다가 400℃ 미만의 가열 처리를 행함으로써, 화학식 (4)∼화학식 (6)에 나타낸 바와 같이 축합(縮合)하 여 폴리메틸실록산[-(SiCH3O1.5)n-]이 된다. 또한, 화학식 (2)∼화학식 (6)에서는, 반응 기구를 설명하기 위해서, 화학식을 간략화하여 화합물 중의 기본 구성 단위(반복 단위)만을 나타내고 있다.
이와 같이 하여 형성되는 폴리메틸실록산은 폴리실록산을 골격으로 하여, 측쇄에 메틸기를 가진 것이 된다. 따라서, 그 주성분이 되는 골격이 무기질인 것에 의해, 열처리에 대해서 높은 내성을 갖는 것이 되기 때문에, 뱅크 재료로서 적합한 것이 된다.
·화학식 (1) ; -(SiCH3(NH)1.5)n-
·화학식 (2) ; SiCH3(NH)1.5+H2O
→ SiCH3(NH)(OH)+0.5NH3
·화학식 (3) ; SiCH3(NH)1.5+2H2O
→ SiCH3(NH)0.5(OH)2+NH3
·화학식 (4) ; SiCH3(NH)(OH)+SiCH3(NH)(OH)+H2O
→ 2SiCH3O1.5+2NH3
·화학식 (5) ; SiCH3(NH)(OH)+SiCH3(NH)0.5(OH)2
→ 2SiCH3O1.5+1.5NH3
·화학식 (6) ; SiCH3(NH)0.5(OH)2+SiCH3(NH)0.5(OH)2
→ 2SiCH3O1.5+NH3+H2O
이어서, 얻어진 뱅크막(31)을, 예를 들면, 핫플레이트 위에서 110℃에서 3분 정도 프리베이킹한다.
이어서, 뱅크막(31)에 대해서 발액화 처리를 행하여, 그 표면에 발액성을 부여한다. 발액화 처리로서는, 4불화 탄소(테트라플루오로메탄)를 발액화 처리 가스로 하는 플라스마 처리법(CF4 플라스마 처리법)이 적합하게 채용된다. CF4 플라스마 처리의 조건으로서는, 예를 들면, 플라스마 파워가 50∼1000W, 4불화 탄소 가스 유량이 50∼100mL/min, 플라스마 방전 전극에 대한 기체(基體) 반송 속도가 0.5∼1020mm/sec, 기체 온도가 70∼90℃가 된다. 또한, 발액화 처리 가스로서는, 테트라플루오로메탄에 한정되지 않고, 다른 플루오르 카본계의 가스, 또는, SF6이나 SF5CF3 등의 가스를 사용할 수도 있다.
도 7은 CF4 플라스마 처리할 때에 사용하는 플라스마 처리 장치의 일례를 나타낸 개략 구성도이다. 도 7에 나타낸 플라스마 처리 장치는 교류 전원(41)에 접속된 전극(42)과, 접지 전극인 시료 테이블(40)을 구비하여 구성된 것이다. 시료 테이블(40)은 시료인 기판(P)을 지지하면서, Y축 방향으로 이동 가능하게 되어 있다. 전극(42)의 하면에는, 이동 방향과 직교하는 X축 방향으로 연장되는 2개의 평행한 방전 발생부(44, 44)가 돌출 설치되어 있는 동시에, 방전 발생부(44)를 둘러싸도록 하여 유전체 부재(45)가 설치되어 있다. 유전체 부재(45)는 방전 발생 부(44)의 이상 방전을 방지하는 것이다. 그리고, 유전체 부재(45)를 포함하는 전극(42)의 하면은 대략 평면 형상으로 되어 있으며, 방전 발생부(44) 및 유전체 부재(45)와 기판(P) 사이에는 작은 공간(방전 갭)이 형성되도록 되어 있다. 또한, 전극(42)의 중앙에는, X축 방향으로 좁다랗게 형성된 처리 가스 공급부의 일부를 구성하는 가스 분출구(46)가 설치되어 있다. 가스 분출구(46)는 전극 내부의 가스 통로(47) 및 중간 챔버(48)를 통하여 가스 도입구(49)에 접속되어 있다.
가스 통로(47)를 통하여 가스 분출구(46)로부터 분사된 처리 가스를 포함하는 소정 가스는 상기 공간 내를 이동 방향(Y축 방향)의 전방 및 후방으로 분리되어 흘러, 유전체 부재(45)의 전단 및 후단으로부터 외부로 배기된다. 이와 동시에, 교류 전원(41)으로부터 전극(42)에 소정의 전압이 인가되어, 방전 발생부(44, 44)와 시료 테이블(40) 사이에서 기체(氣體) 방전이 발생한다. 그리고, 이 기체 방전에 의해 생성되는 플라스마에서 상기 소정 가스의 여기(勵起) 활성종이 생성되어, 방전 영역을 통과하는 기판(P) 위에 형성된 뱅크막(31)의 표면 전체가 연속적으로 처리된다.
상기 소정 가스는 처리 가스인 4불화 탄소(테트라플루오로메탄)와, 대기압 근방의 압력하에서 방전을 용이하게 개시시키고 또한 안정하게 유지하기 위한 헬륨(He), 아르곤(Ar) 등의 희(希)가스나 질소(N2) 등의 불활성 가스를 혼합한 것이다.
이러한 발액화 처리를 행하면, 뱅크막(31)을 구성하는 폴리메틸실라잔의 메 틸기 중에 플루오르기가 도입된다. 이에 따라, 기능액에 대한 높은 발액성이 뱅크막(31)의 표면에 부여되어, 도 6의 (b)에 나타낸 바와 같이 뱅크막(31)의 표면에 발액 처리층(37)이 형성된다. 발액 처리층(37)의 발액성의 정도는 기능액의 접촉각이 50°이상인 것이 바람직하다. 접촉각이 50°미만인 경우, 얻어지는 뱅크(B)의 상면에 기능액이 잔존되기 쉬워져 버리기 때문이다.
이어서, 도 6의 (c)에 나타낸 바와 같이 마스크(M)를 이용하여 뱅크막(31)에 대해서 선택적으로 자외선을 조사하고, 조사 개소에서의 발액 처리층(37)의 발액성을 저하시킨다. 여기서, 마스크(M)에 의해 선택적으로 자외선을 조사하는 개소에 대해서는, 배선 패턴(금속 배선)의 배선 형성 영역이 되는 부분과 대응하는 부분이며, 후술하는 현상 처리에 의해 제거하는 개소이다. 조사하는 자외선으로서는, 파장이 172nm, 185nm, 254nm과 같은 단파장 영역의 것이 적합하게 사용된다. 본 실시예에서는 마스크(M)를 이용하여 엑시머(UV)를 선택적으로 조사한다. 그러면, 이전의 발액화 처리에 의해 도입된 플루오르기가 UV 조사에 의해 탈리(脫離)되는 것 등에 의해, 그 발액성이 상실되거나, 또는 현저히 저하된다. 따라서, 이 UV 조사 개소에서는, 발액 처리층(37)에 의한 발액성이 거의 기능하지 않게 된다.
이어서, 도 6의 (d)에 나타낸 바와 같이 상기한 마스크(M)를 그대로 이용하여 뱅크막(31)을 노광한다. 또한, 뱅크막(31)은 상술한 바와 같이 포지티브형 레지스트로서 기능하므로, 마스크(M)에 의해 선택적으로 노광된 개소가 이후의 현상 처리에 의해 제거되게 된다. 노광 광원으로서는, 상기 감광성 폴리실라잔액의 조성이나 감광 특성에 따라서, 종래의 포토레지스트의 노광에서 사용되고 있는 고압 수은등, 저압 수은등, 메탈할라이드 램프, 크세논 램프, 엑시머 레이저, X선, 전자선 등으로부터 적절히 선택되어 사용된다. 조사광의 에너지양에 대해서는, 광원이나 막 두께에 따라서도 다르지만, 통상은 0.05mJ/㎠ 이상, 바람직하게는 0.1mJ/㎠ 이상이 된다. 상한은 특별히 없지만, 너무 조사량을 많이 설정하면 처리 시간의 관계상 실용적이지 않아, 통상은 10000mJ/㎠ 이하가 된다. 본 실시예에서는 에너지양을 40mJ/㎠로 하고 있다. 노광은 일반적으로 주위 분위기(대기 중) 또는 질소 분위기에서 하면 좋지만, 폴리실라잔의 분해를 촉진하기 위해서, 산소 함유량을 부화(富化)한 분위기를 채용해도 좋다.
이러한 노광 처리에 의해, 광산 발생제를 함유하는 감광성 폴리실라잔으로 이루어지는 뱅크막(31)은 특히 노광 부분에서 막 내에서 선택적으로 산이 발생하고, 이에 따라 폴리실라잔의 Si-N 결합이 분열된다. 그리고, 분위기 중의 수분과 반응하여, 상기의 화학식 (2) 또는 화학식 (3)에 나타낸 바와 같이 뱅크막(31)은 일부 가수 분해되고, 최종적으로 실라놀(Si-OH) 결합이 생성되어, 폴리실라잔이 분해된다.
이어서, 이러한 실라놀(Si-OH) 결합의 생성, 폴리실라잔의 분해를 보다 진행시키기 위해서, 도 8의 (a)에 나타낸 바와 같이 노광 후의 뱅크막(31)을, 예를 들면, 25℃, 상대 습도 85%의 환경하에서 5분 정도 가습 처리한다. 이와 같이 하여 뱅크막(31) 내에 수분을 계속적으로 공급하면, 일단 폴리실라잔의 Si-N 결합의 분열에 기여한 산이 반복하여 분열 촉매로서 기능한다. 이 Si-OH 결합은 노광 중에서도 일어나지만, 노광 후, 노광된 막을 가습 처리함으로써, 폴리실라잔의 Si-OH화 가 한층 더 촉진된다.
또한, 이러한 가습 처리에서의 처리 분위기의 습도에 대해서는, 높으면 높을 수록 SiOH화 속도를 빠르게 할 수 있다. 단, 너무 높아지면 막 표면에 결로(結露)되어 버릴 우려가 있으며, 따라서 이 관점에서 상대 습도 90% 이하로 하는 것이 실용적이다. 또한, 이러한 가습 처리에 대해서는, 수분을 함유한 기체를, 뱅크막(31)에 접촉시키도록 해주면 좋고, 따라서, 가습 처리 장치 내에 노광된 기판(P)을 두어, 수분 함유 기체를 이 가습 처리 장치에 연속적으로 도입하도록 하면 좋다. 또는, 미리 수분 함유 기체가 도입되어 습도 조절된 상태의 가습 처리 장치 내에, 노광된 기판(P)을 넣어, 원하는 시간 방치하도록 해도 좋다.
이어서, 예를 들면, 농도 2.38%의 TMAH(테트라메틸 암모늄 히드록시드)액에 의해 가습 처리 후의 뱅크막(31)을 28℃에서 1분 정도 현상 처리하여, 피노광부를 선택적으로 제거한다. 이 때, 피현상 개소, 즉 피노광 개소를, 미리 자외선 조사 처리하여 그 부분에서의 발액성을 저하시키고 있으므로, 이 현상에 의해, 제거하는 개소의 면에 현상액이 용이하게 젖어서 여기에 침투하게 된다. 따라서, 제거하는 개소가 현상에 의해 확실히 제거되어, 도 8의 (b)에 나타낸 바와 같이 뱅크막(31)을 원하는 뱅크 형상으로 할 수 있다. 이에 따라, 목적으로 하는 배선 패턴(막 패턴)의 형성 영역을 구획하는 뱅크(B, B)를 형성하는 동시에, 이 배선 패턴에 대응하는 홈 형상의 오목부(34)(배선 형성 영역(13))를 형성한다. 이 오목부(34)는 도 4에 나타낸 배선 형성 영역(13)(배선 형성 영역(55, 56))에 상당하는 것이다.
또한, 현상액으로서는, TMAH 이외의 다른 알칼리 현상액, 예를 들면, 콜린, 규산 나트륨, 수산화 나트륨, 수산화 칼륨 등을 사용할 수도 있다.
또한, 상기한 바와 같이 감광성의 재료를 이용하여 뱅크막(31)을 패터닝하는 것 이외에도, 뱅크막(31) 위에 레지스트층을 형성하고, 이 레지스트층을 포트리소에 의해 현상, 에칭하여 뱅크막(31)을 패터닝하는 순서로 해도 좋다.
이어서, 필요에 따라 순수(純水)로 세정한 후, 얻어진 뱅크(B, B)간의 잔사(殘渣) 처리를 행한다. 잔사 처리로서는, 불산 용액으로 잔사부를 에칭하는 불산 처리나, 자외선을 조사하는 것에 의한 자외선(UV) 조사 처리, 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라스마 처리 등이 사용된다. 본 실시예에서는, 예를 들면, 농도 0.2%의 불산 수용액에 의해 20초 정도 접촉 처리를 행하는, 불산 처리를 채용한다. 이러한 잔사 처리를 행하면, 뱅크(B, B)가 마스크로서 기능함으로써, 뱅크(B, B)간의 오목부(34)의 저부(35)가 선택적으로 에칭되고, 여기에 남은 뱅크 재료 등이 제거된다.
기판(P)으로서 사용되는 유리나 석영 유리는 기능액에 대해서 친액성을 갖고 있어, 기판(P)이 노출된 저부(35)는 기능액에 대해서 친액성이 된다.
또한, 뱅크(B, B)의 상면에는 발액 처리층(37)이 형성되어 있어, 뱅크(B, B)의 상면은 기능액에 대해서 발액성으로 되어 있다. 대조적으로, 오목부(34)를 향하는 뱅크(B)의 측면(36)은 기능액에 대해서 친액성을 갖는 뱅크(B)의 형성 재료가 직접 노출되어 있기 때문에, 기능액에 대해서 친액성이 되어 있다. 따라서, 오목부(34)는 기능액에 대해서 친액성의 저부(35) 및 측면(36)으로 구성되게 된다.
다음에, 상기의 액적 토출 장치(IJ)를 사용하여, 도 8의 (c)에 나타낸 바와 같이 배선 패턴용 잉크(기능액)의 액적을, 뱅크(B, B)간의 오목부(34) 내에 노출된 기판(P) 위에 토출하여 배치한다. 여기서, 도 4에 나타낸 미세 배선 패턴인 배선 형성 영역(56)에는, 기능액을 직접 배치하는 것이 어렵다. 따라서, 배선 형성 영역(56)에의 기능액의 배치를, 배선 형성 영역(55)에 배치한 기능액을, 모세관 현상에 의해 배선 형성 영역(56)에 유입시키는 방법으로 행한다.
우선, 액적 토출 장치(IJ)에 의해, 배선 형성 영역(55)에 망간층(F1)을 구성하는 유기계의 분산매에 도전성 미립자로서 망간(Mn)을 분산시킨 기능액(L1)을 토출한다. 액적 토출 장치(IJ)에 의해 배선 형성 영역(55)에 배치된 기능액(L1)은 배선 형성 영역(55) 내를 젖어 퍼진다. 또한, 뱅크(B)의 상면에 기능액(L1)이 놓여져도, 당해 상면은 발액성을 갖기 때문에, 튀어서 배선 형성 영역(55)에 유입되게 된다.
또한, 뱅크(B)의 측면(36)은 친액성을 나타내기 때문에, 토출 배치된 기능액(L1)이 배선 형성 영역(13)의 전체 영역에서 적합하게 유동하게 되어, 도 8의 (d)에 나타낸 바와 같이, 기능액(L1)은 배선 형성 영역(55)에 충전되는 동시에, 모세관 현상에 의해 배선 형성 영역(56)에 원활하게 유입된다.
오목부(34)(배선 형성 영역(55, 56))에 기능액(L1)을 도포한 후에는, 분산매(유기분)의 제거를 위해, 이들 기능액(L1)(망간층(F1))의 건조 처리, 소성 처리를 행한다. 이러한 건조·소성 처리에 의해, 도전성 미립자간의 전기적 접촉이 확보되어, 도전성 막으로 변환된다.
건조 처리로서는, 예를 들면, 기판(P)을 가열하는 통상의 핫플레이트, 전기로 등에 의한 가열 처리에 의해 행할 수 있다. 이 건조 처리는 주로 막 두께의 불균일을 저감시키기 위해서 행하는 것으로, 여기서는 120℃에서 2분간 가열한다. 소성 처리의 처리 온도로서는, 분산매의 비점(증기압), 미립자의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무나 양, 기재(基材)의 내열 온도 등을 고려하여 적절히 결정된다. 예를 들면, 유기물로 이루어지는 코팅제를 제거하기 위해서, 여기서는 220℃에서 30분간 가열한다.
이에 따라, 도 8의 (e)에 나타낸 바와 같이, 오목부(34)(배선 형성 영역(55, 56))에는 망간층(F1)이 성막된다. 이 때, 오목부(34)의 저부(35) 및 뱅크(B)의 측면(36)은 친액성을 갖고 있어, 액적(L1)이 양호하게 젖기 때문에, 소성 후의 망간층(F1)은 도면과 같이, 오목부(34)의 저부(35) 및 뱅크(B)의 측면(36)을 덮도록, 단면에서 보아 대략 コ자 형상으로 성막된다.
다음에, 은층(F2)을 형성하기 위해서, 도 9의 (a)에 나타낸 바와 같이, 유기계의 분산매에 도전성 미립자로서 은(Ag)의 나노 입자를 분산시킨 기능액(L2)의 액적을, 망간층(F1)이 형성된 오목부(34)(배선 형성 영역(55, 56)) 내에 도포한다. 그리고, 배치된 기능액에 대해서는, 분산매의 제거를 위해, 건조 처리, 소성 처리를 행한다.
이 소성 처리로서는, 우선 대기 분위기하에서 예비 소성하여 분산매(유기분)를 제거(산화)한 후에, 질소 가스 분위기하에서 본 소성을 행한다. 유기분을 산화시키는 예비 소성으로서는, 130℃ 이상의 온도에서 행하는 것이 바람직하고, 또한, 은은 산소가 있는 환경에서 가열하면 입자가 성장하는 성질을 갖기 때문에, 이 입자 성장을 억제하기 위해서는 230℃ 이하의 온도에서 행하는 것이 바람직하다. 본 실시예에서는 대기 분위기하에서 약 220℃, 30분간 예비 소성을 행하고 있다. 또한, 본 소성으로서는, 예를 들면, 230∼350℃의 온도에서 행하는 것이 바람직하고, 본 실시예에서는, 질소 분위기하에서 약 300℃, 30분간 본 소성을 행한다. 본 실시예에서는 질소 가스 분위기하에서 본 소성을 행하기 때문에 입자 성장이 억제된다.
이 소성 처리에서, 도 9의 (b)에 나타낸 바와 같이, 망간층(F1) 위를 따라서 적층 상태로 배치되는 배선 본체의 은층(F2)이 성막된다.
이어서, 니켈층(F3)을 형성하기 위해서, 도 9의 (c)에 나타낸 바와 같이, 유기계의 분산매에 도전성 미립자로서 니켈을 분산시킨 기능액(L3)의 액적을 오목부(34)(배선 형성 영역(55, 56)) 내의 은층(F2) 위에 도포·배치한다. 그리고, 배치된 기능액에 대해서는, 분산매의 제거를 위해, 건조 처리, 소성 처리를 행한다.
이 처리로서는, 우선 건조 불균일을 방지하기 위해서 대기 분위기하에서 약 70℃, 10분간 건조 처리한 후에, 은층(F2)을 형성하는 경우와 마찬가지로, 분산매(유기분)를 제거(산화)하기 위해서 대기 분위기하에서 약 220℃, 30분간 예비 소성한 후에, 은의 입자 성장을 억제하기 위해서 질소 가스 분위기하에서 약 300℃, 30분간 본 소성을 행한다.
이 건조·소성 처리에서, 도 9의 (d)에 나타낸 바와 같이, 은층(F2) 위에 적층 상태로 배치되는 니켈층(F3)이 보호층으로서 성막되어, 오목부(34)(배선 형성 영역(55, 56)) 내에 게이트 전극(11) 및 게이트 배선(12)이 형성된다.
또한, 상기의 소성 처리를 실시함으로써, 앞서 가습 처리되고, 또한 노광 처리되어 SiOH화된 폴리실라잔으로 이루어지는 뱅크(B)는 소성에 의해 상기의 화학식 (4)∼화학식 (6)에 나타낸 바와 같이 용이하게 (SiOSi)화하여, SiNH 결합이 거의 (또는 전혀) 존재하지 않는 실리카계 세라믹막, 예를 들면, 폴리메틸실록산으로 전화된다. 그러면, 이 폴리메틸실록산(실리카계 세라믹막)으로 이루어지는 뱅크(B)는 상술한 바와 같이 폴리실록산을 골격으로 한 것이 되기 때문에, 열처리에 대해서 높은 내성을 갖는 것이 되어, 이 배선 패턴의 소성 처리에 충분히 견딜 수 있게 된다.
이 후, 기판(P)의 뱅크(B)를 형성한 측면에 대해서, 전면(全面) 노광을 행한다. 노광 조건에 대해서는, 도 6의 (d)에 나타낸 공정에서의 노광 처리 조건과 동일하게 한다. 이와 같이 하여 전면 노광을 행함으로써, 이전의 노광 처리에서는 노광되지 않은 뱅크(B)가 노광된다. 이에 따라, 뱅크(B)를 형성하는 폴리실라잔은 일부 가수 분해되고, 최종적으로 실라놀(Si-OH) 결합이 생성되어 폴리실라잔이 분해된다.
이상의 공정에 의해, 토출 공정 후의 기능액으로 이루어지는 건조막(배선 패턴)은 미립자간의 전기적 접촉이 확보되어, 도전성 막, 즉 도 3 및 도 5에 나타낸 게이트 배선(12) 및 게이트 전극(11)이 된다.
이와 같이, 본 실시예에서는, 배선 본체의 은층(F2)의 밀착력을 높이는 망간층(F1)을, 오목부(34)의 저부(35)에 더해서 뱅크(B)의 측면(36)을 따라 성막하고 있으므로, 기판(P)에 대한 게이트 전극(11) 및 게이트 배선(12)의 밀착력을 대폭으로 높이는 것이 가능하게 되어, 결과적으로, 금속 배선의 이탈 등이 생기기 어려운 고품질의 TFT 어레이 기판(10)을 얻는 것이 가능해진다.
또한, 본 실시예에서는, 측면(36)을 친액성으로 하고 있기 때문에, 용이하게 측면(36)을 따라 망간층(F1)을 성막할 수 있는 동시에, 배선 형성 영역(55)으로부터 배선 형성 영역(56)에 원활하게 기능액을 도입할 수 있어, 미세 폭의 금속 배선을 용이하게 형성하는 것이 가능해진다.
또한, 본 실시예에서는, 은층(F2)을 니켈층(F3)에 의해 덮고 있기 때문에, 은층(F2)의 마이그레이션 현상 등을 억제할 수 있어, 보다 고품질의 금속 배선을 형성하는 것이 가능하다.
또한, 상기 실시예에서는, 뱅크의 형성 재료로서의 레지스트액으로서, 광산 발생제를 포함하는 감광성 폴리실라잔액을 사용했지만, 본 발명은 이것에 한정되는 것이 아니고, 예를 들면, 이것 이외의 폴리실라잔액이나, 폴리실란액, 폴리실록산액, 나아가서는 유기 재료로 이루어지는 일반적인 레지스트 재료(레지스트액)를 사용할 수도 있다.
또한, 상기 실시예에서는, 특히 가습 처리를 행함으로써 실라놀(Si-OH) 결합의 생성, 및 폴리실라잔의 분해를 촉진하도록 했지만, 본 발명은 이것에 한정되는 것이 아니고, 예를 들면, 사용한 폴리실라잔액의 종류에 따라서는 이 가습 처리 공정을 생략할 수도 있다. 또한, 상기 실시예에서는 도 6의 (c)에 나타낸 자외선 조사 처리(자외선 조사 공정)와, 도 6의 (d)에 나타낸 노광 처리(노광 공정)를 이 순 서대로 연속해서 행했지만, 반대로, 노광 처리(노광 공정), 자외선 조사 처리(자외선 조사 공정)의 순으로, 이들 처리를 연속해서 행해도 좋다. 그 경우에도, 동일한 마스크를 이용하여 연속해서 처리를 행할 수 있으므로, 생산성의 향상을 도모할 수 있다.
이어서, 상기 게이트 배선(12) 및 게이트 전극(11)이 성막된 기판(P) 위에 TFT(30)를 형성하는 순서에 관하여 설명한다.
또한, 본 실시예에서 사용하는 액적 토출법이나 액적 토출 장치, 게다가 제조하는 반도체 장치 등은 상기 실시예에서의 액적 토출법이나 액적 토출 장치, 반도체 장치와 기본적으로 동일하다.
본 실시예에서는, 우선, 도 10의 (a)에 나타낸 바와 같이 상기 실시예에서 형성한 배선 패턴(금속 배선)으로서의 게이트 배선(12)(게이트 전극(11)) 위에, 플라스마 CVD법에 의해 게이트 절연막(절연막(28)), 반도체층인 활성층(63), 접합층(64)의 연속 성막을 행한다. 절연막(28)으로서는 질화 실리콘막을, 활성층(63)으로서는 비정질 실리콘막을, 접합층(64)으로서는 n+형 실리콘막을, 각각 원료 가스나 플라스마 조건을 변화시킴으로써 형성한다. CVD법으로 형성하는 경우, 300℃∼350℃의 열 이력이 필요하게 되지만, 상기의 뱅크(B)가 폴리실록산을 골격으로 하는 무기질로 이루어져 있어, 높은 내열성을 갖고 있으므로, 내열성에 관한 문제를 회피할 수 있다.
다음에, 상기 절연막(28), 및 활성층(63), 접합층(64)을 덮어 뱅크의 형성 재료를 배치하고, 도 10의 (b)에 나타낸 바와 같이 뱅크막(71)을 형성한다. 이 뱅 크막(71)에 대해서는, 특별히 한정되지 않지만, 본 실시예에서는 상기의 감광성 폴리실라잔액을 사용하는 것으로 한다.
이어서, 얻어진 뱅크막(71)을, 예를 들면, 핫플레이트 위에서 110℃에서 3분 정도 프리베이킹한 후, 상기 실시예와 동일하게 하여 뱅크막(71)에 대해서 발액화 처리를 행하여, 뱅크막(71)의 표면에 발액 처리층(77)을 형성한다.
이어서, 뱅크막(71)을 패터닝하기 위해, 상기 실시예와 동일하게 하여, 도 6의 (c)에 나타낸 자외선 조사 처리(자외선 조사 공정)와 도 6의 (d)에 나타낸 노광 처리(노광 공정)를 연속해서 행한다. 이 경우에도, 동일한 마스크를 이용하여 원하는 개소에 대해서 선택적으로 처리를 행하는 것은 물론이다.
이어서, 필요에 따라 가습 처리를 행한 후, 현상 처리를 행함으로써, 도 10의 (c)에 나타낸 바와 같이 뱅크막(71)을 원하는 뱅크 형상의 뱅크(B1) 및 뱅크(B2)로 하고, 또한 뱅크(B1) 및 뱅크(B2)에 둘러싸인 홈 형상의 오목부(74)를 형성한다. 여기서, 오목부(74)는 그 저부에 절연막(28)을 노출시키고, 또한 활성층(63)과 접합층(64)의 일부를 노출시키는 것이 된다. 이 때, 피현상 개소, 즉 피노광 개소를, 미리 자외선 조사 처리하여 그 부분에서의 발액성을 저하시키고 있으므로, 상기 실시예와 마찬가지로, 이 현상 처리에 의해 제거하는 개소의 면에 현상액이 용이하게 젖어, 여기에 침투하게 된다. 따라서, 제거하는 개소가 현상에 의해 확실히 제거되어, 도 10의 (c)에 나타낸 바와 같이 원하는 뱅크 형상의 뱅크(B1) 및 뱅크(B2)를 형성할 수 있다.
이어서, 필요에 따라 순수로 린스한 후, 얻어진 뱅크(B1), 뱅크(B2) 사이의 잔사 처리를 행한다. 잔사 처리로서는, 불산 용액으로 잔사부를 에칭하는 불산 처리나, 자외선을 조사하는 것에 의한 자외선(UV) 조사 처리, 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라스마 처리 등이 사용된다.
이어서, 상기 실시예에서의 도 8의 (c)∼도 8의 (d)에 나타낸 공정과 같은 방법으로, 도 11의 (a)에 나타낸 바와 같이 뱅크(B1), 뱅크(B2) 사이에 배선 패턴 형성용 잉크(81)의 액적을 토출하여 배치한다. 이 배선 패턴 형성용 잉크로서는, 예를 들면, 게이트 배선(12) 및 게이트 전극(11)의 형성에 사용한 것과 동일한 것이 사용된다.
이어서, 상기 실시예에서 나타낸 전면 노광 처리 및 소성 처리를 행하여, 뱅크(B1), 뱅크(B2)를, 상술한 바와 같이 폴리실록산을 골격으로 한다. 또한, 이와 동시에, 도 11의 (b)에 나타낸 바와 같이 배선 패턴을 형성하는 배선막인 회로 배선막(73)을 형성한다. 본 실시예에서, 회로 배선막(73)에 의해 형성되는 배선 패턴은 도 3 및 도 5에 나타낸 소스 배선(16), 소스 전극(17) 및 드레인 전극(14)이다.
이어서, 뱅크(B2)를 제거하고, 또한, 접합층(64)을 에칭하여, 도 11의 (c)에 나타낸 바와 같이 소스 전극(17)에 접합하는 접합층(64a)과, 드레인 전극(14)에 접합하는 접합층(64b)으로 분리한다. 뱅크(B2)가 제거된 부분과, 접합층(64)이 에칭되어 제거된 부분에, 소스 전극(17)과, 드레인 전극(14)을 절연하는 뱅크(67)를 형성한다. 또한, 소스 전극(17) 및 드레인 전극(14)을 배치한 홈부(74)를 메우도록 절연막(29)을 배치한다. 이상의 공정에 의해, 뱅크(B1)와 뱅크(67)와 절연막(29)으로 이루어지는 평탄한 상면이 형성된다. 또한, 뱅크(67)와 절연막(29)을 동일한 재료로 형성하고, 오목부(74)를 메우도록 절연막(29)을 배치함으로써, 소스 전극(17)과, 드레인 전극(14)의 절연을 행해도 좋다. 또한, 뱅크막(71)을 형성하기 전에, 미리 접합층(64)을 에칭하여, 소스 전극(17)에 접합하는 접합층(64a)과, 드레인 전극(14)에 접합하는 접합층(64b)으로 분리해 두어도 좋다.
그 후, 오목부(74)를 메우도록 배치된 절연막(29)의 드레인 전극(14)을 덮는 부분에 콘택트 홀을 형성하는 동시에, 상면 위에 패터닝된 화소 전극(ITO)(19)을 형성하고, 콘택트 홀을 통하여 드레인 전극(14)과 화소 전극(19)을 접속한다.
상기 실시예에서 설명한 바와 같이 게이트 전극(11), 게이트 배선(12)을 형성하고, 본 실시예에서 설명한 바와 같이 소스 전극(17)과, 드레인 전극(14)을 형성함으로써, 반도체 장치로서의 TFT(30)를 형성할 수 있고, 게다가 이 TFT(30)를 다수 갖는 TFT 어레이 기판(10)을 제조할 수 있다.
이러한 TFT(30)(반도체 장치)의 제조 방법에서는, 양호한 밀착력으로 형성된 배선 패턴(금속 배선)을 갖고 있으므로, 이 배선 패턴에 의해 얻어지는 트랜지스터 특성도 안정된 것이 된다. 또한, 배선 패턴의 미세화도 실현할 수 있으므로, TFT(30)도 소형화를 실현할 수 있다.
또한, 본 실시예에서 나타낸 회로 배선막(73)(소스 배선(16), 소스 전극(17) 및 드레인 전극(14))에 대해서도, 상기 실시예에서 나타낸 게이트 배선(12) 및 게이트 전극(11)과 마찬가지로, 망간 등으로 이루어지는 하지층, 니켈 등으로 이루어 지는 보호층을 설치하는 구성으로 해도 좋은 것은 물론이다.
(액정 표시 장치)
다음에, 본 발명에 따른 전기 광학 장치의 일례인 액정 표시 장치에 관하여 설명한다. 본 실시예의 액정 표시 장치는 상기 실시예에서 설명한 배선 패턴(금속 배선)의 형성 방법을 이용하여 형성된 회로 배선을 갖는 TFT를 구비한 액정 표시 장치이다.
도 12는 본 실시예에 따른 액정 표시 장치에 대해서, 각 구성 요소와 함께 나타낸 대향 기판측에서 본 평면도이며, 도 13은 도 12의 H-H'선을 따른 단면도이다. 도 14는 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 도 15는 액정 표시 장치의 부분 확대 단면도이다. 또한, 이하의 설명에 사용한 각 도면에서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 12 및 도 13에서, 본 실시예의 액정 표시 장치(전기 광학 장치)(100)는 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광 경화성의 밀봉재인 실(seal)재(52)에 의해서 접합되고, 이 실재(52)에 의해 구획된 영역 내에 액정(50)이 봉입, 유지되어 있다. 실재(52)는 기판 면 내의 영역에서 닫혀진 프레임 형상으로 형성되어 있다.
실재(52)의 형성 영역의 내측의 영역에는, 차광성 재료로 이루어지는 주변 차단막(53)이 형성되어 있다. 실재(52)의 외측 영역에는, 데이터선 구동 회 로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 한 변을 따라 형성되어 있고, 이 한 변에 인접하는 2변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 나머지 한 변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신, 예를 들면, 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자군을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하도록 해도 좋다. 또한, 액정 표시 장치(100)에서는, 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드 등의 동작 모드나, 표준 백색 모드/표준 흑색 모드 각각에 따라, 위상차판, 편광판 등이 소정의 방향으로 배치된다(도시 생략). 또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성하는 경우에는, 대향 기판(20)에서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들면, 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 14에 나타낸 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a) 각각에는, 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기 적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는 이 순서대로 선(線) 순차로 공급해도 좋으며, 서로 인접하는 복수의 데이터선(6a)끼리에 대해서, 그룹마다 공급하도록 해도 좋다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있어, 소정의 타이밍에서, 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서대로 선 순차로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있어, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍에서 기입한다. 이와 같이 하여 화소 전극(19)을 통하여 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는, 도 13에 나타낸 대향 기판(20)의 대향 전극(121) 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2, …, Sn)가 누설되는 것을 방지하기 위해서, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3자리나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 따라, 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 15는 보텀 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부분 확대 단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판(P)에는, 상기 실시예의 금속 배선 형성 방법에 의해, 망간층(F1), 은층(F2) 및 니켈층(F3)으로 이루어지는 게이트 배선(금속 배선)(61)이 유리 기판(P) 위의 뱅크(B, B)간에 형성되어 있다.
게이트 배선(61) 위에는, SiNx로 이루어지는 게이트 절연막(62)을 통하여 비정질 실리콘(a-Si)층으로 이루어지는 반도체층인 활성층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 활성층(63)의 부분이 채널 영역으로 되어 있다. 활성층(63) 위에는, 오믹(ohmic) 접합을 얻기 위한 예를 들면, n+형 a-Si층으로 이루어지는 접합층(64a, 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 활성층(63) 위에는, 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에치 스톱막(65)이 형성되어 있다. 또한, 이들 게이트 절연막(62), 활성층(63), 및 에치 스톱막(65)은 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토 에칭을 실시함으로써, 도시되는 바와 같이 패터닝된다.
또한, 접합층(64a, 64b) 및 ITO(Indium Tin Oxide)로 이루어지는 화소 전극(19)도 마찬가지로 성막하는 동시에, 포토 에칭을 실시함으로써, 도시한 바와 같이 패터닝된다. 그리고, 화소 전극(19), 게이트 절연막(62) 및 에치 스톱막(65) 위에 각각 뱅크(66)를 돌출 설치하고, 이들 뱅크(66) 사이에 상술한 액적 토출 장치(IJ)를 이용하여 은 화합물의 액적을 토출함으로써, 소스선, 드레인선을 형성할 수 있다.
상기 실시예에서는, 본 발명에서의 디바이스의 일 실시예인 TFT(30)를, 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 했지만, 액정 표시 장치 이외에도, 예를 들면, 유기 EL(일렉트로루미네선스) 표시 디바이스에 적용할 수 있다. 유기 EL 표시 디바이스는 형광성의 무기 및 유기 화합물을 포함하는 박막을, 음극과 양극 사이에 끼운 구성을 가지며, 상기 박막에 전자 및 정공 (홀)을 주입하여 재결합시킴으로써 여기자(엑시톤)를 생성시키고, 이 엑시톤이 비활성화될 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다. 그리고, 상기의 TFT(30)를 갖는 기판 위에, 유기 EL 표시 소자에 사용되는 형광성 재료 중, 적, 녹 및 청색의 각 발광색을 나타내는 재료 즉, 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하여, 각각을 패터닝함으로써, 자발광 풀 컬러 EL 디바이스를 제조할 수 있다. 본 발명에서의 전기 광학 장치의 범위에는, 이러한 유기 EL 디바이스도 포함된다.
또한, 본 발명에 따른 전기 광학 장치로서는, 상기 이외에, PDP(플라스마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에 막 면에 평행하게 전류를 흐르게 함으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
이러한 전기 광학 장치에서는, 고품질이면서 소형화가 실현된 반도체 장치를 구비하고 있으므로, 이들 전기 광학 장치 자체도 고품질로 소형화가 실현된 것이 된다.
반도체 장치를 형성하는 이외의 다른 실시예로서, 비접촉형 카드 매체의 실시예에 관하여 설명한다. 도 16에 나타낸 바와 같이, 본 실시예에 따른 비접촉형 카드 매체(전자 기기)(400)는 카드 베이스(402)와 카드 커버(418)로 이루어지는 케이스 내에, 반도체 집적 회로칩(408)과 안테나 회로(412)를 내장하고, 도시되지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 한쪽에 의해 전력 공급 또는 데이터 수수(授受)의 적어도 한쪽을 행하도록 되어 있다. 상기 안테나 회 로(412)가 상기 실시예에 따른 금속 배선 형성 방법에 의해 형성되어 있다.
따라서, 이 비접촉형 카드 매체에 대해서도, 고품질로 소형화가 실현된 것이 된다.
도 17의 (a)는 전자 기기의 일례인 휴대 전화의 일례를 나타낸 사시도이다. 도 17의 (a)에서, 600은 휴대 전화 본체를 나타내고, 601은 상기 실시예의 액정 표시 장치(100)를 구비한 액정 표시부를 나타내고 있다.
도 17의 (b)는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 17의 (b)에서, 700은 정보 처리 장치, 701은 키보드 등의 입력부, 703은 정보 처리 본체, 702는 상기 실시예의 액정 표시 장치(100)를 구비한 액정 표시부를 나타내고 있다.
도 17의 (c)는 손목 시계형 전자 기기의 일례를 나타낸 사시도이다. 도 17의 (c)에서, 800은 시계 본체를 나타내고, 801은 상기 실시예의 액정 표시 장치(100)를 구비한 액정 표시부를 나타내고 있다.
도 17의 (a)∼(c)에 나타낸 전자 기기는 상술한 고품질이면서 소형화가 실현된 액정 표시 장치(100)(전기 광학 장치)를 구비하고 있으므로, 이 전자 기기 자체도 고품질로 소형화가 실현된 것이 된다.
또한, 본 실시예의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라스마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
또한, 상술한 전자 기기 이외에도 각종 전자 기기에 적용할 수 있다. 예를 들면, 액정 프로젝터, 멀티미디어 대응의 퍼스널 컴퓨터(PC) 및 엔지니어링·워크스테이션(EWS), 소형 무선 호출기, 워드프로세서, 텔레비전, 뷰파인더형 또는 모니터 직시형의 비디오 테이프 레코더, 전자 수첩, 전자 탁상 계산기, 카 내비게이션 장치, POS 단말, 터치 패널을 구비한 장치 등의 전자 기기에 적용하는 것이 가능하다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 적합한 실시예에 대해서 설명했지만, 본 발명은 이러한 예에 한정되지 않는 것은 물론이다. 상술한 예에서 나타낸 각 구성 부재의 여러 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 기초하여 각종 변경이 가능하다.
예를 들면, 상기 실시예에서는 하지층, 배선 본체 및 보호층의 3층 구조의 금속 배선을 형성하는 경우에 관하여 설명했지만, 이것에 한정되는 것이 아니고, 하지층 및 배선 본체로 이루어지는 2층 구조나, 4층 이상의 금속 배선에 대해서도 본 발명을 적용할 수 있다.
또한, 상기 본 실시예의 금속 배선 형성 방법은 도 18이나 도 19에 나타낸 바와 같은 액티브 매트릭스 기판의 제조시에 적용할 수 있다. 구체적으로는, 도 18은 코플레이너(coplanar) 구조의 트랜지스터를 구비하는 액티브 매트릭스 기판의 일례를 나타낸 단면 모식도로서, 기판(P) 위에 반도체층(80)이 형성되고, 반도체층 (80) 위에는 게이트 절연막(62)을 통하여 게이트 전극(61)이 형성되어 있다. 게이트 전극(61)은 뱅크(B)에 의해 둘러싸여 패턴이 형성되어 이루어지고, 당해 뱅크(B)는 층간 절연층으로서도 기능하고 있다.
그리고, 게이트 전극(61)이 상기의 금속 배선 형성 방법에 의해 형성된다.
또한, 뱅크(B) 및 게이트 절연막(62)에는 콘택트 홀이 형성되고, 당해 콘택트 홀을 통하여 반도체층(80)의 소스 영역에 접속되는 소스 전극(17)과, 반도체층(80)의 드레인 영역에 접속되는 드레인 전극(14)이 형성되어 있다. 또한, 드레인 전극(14)에는 화소 전극이 접속된다.
한편, 도 19는 스태거 구조의 트랜지스터를 구비하는 액티브 매트릭스 기판의 일례를 나타낸 단면 모식도로서, 기판(P) 위에 소스 전극(17)과 드레인 전극(14)이 형성되고, 당해 소스 전극(17)과 드레인 전극(14) 위에는 반도체층(80)이 형성되어 있다. 또한, 반도체층(80) 위에는 게이트 절연막(62)을 통하여 게이트 전극(61)이 형성되어 있다. 게이트 전극(61)은 뱅크(B)에 의해 둘러싸여 패턴이 형성되어 이루어지고, 당해 뱅크(B)는 층간 절연층으로서도 기능하고 있다. 그리고, 게이트 전극(61)이 상기의 금속 배선 형성 방법에 의해 형성된다.
또한, 드레인 전극(14)에는 화소 전극이 접속된다.
이상과 같은 액티브 매트릭스 기판의 제조시에는, 상술한 금속 배선 형성 방법을 적용할 수 있다. 즉, 예를 들면, 뱅크(B)에 의해 둘러싸인 영역에 게이트 전극(61)을 형성할 때에는, 본 발명에 따른 상기 금속 배선 형성 방법을 채용하면, 밀착력이 높아 안정되게 특성이 발현되는 게이트 전극을 형성하는 것이 가능해진다. 또한, 당해 금속 배선 형성 방법은 게이트 전극의 형성 공정에 한정되지 않고, 예를 들면, 소스 전극이나 드레인 전극, 나아가서는 화소 전극의 형성 공정에서도 채용하는 것이 가능하다.
본 발명에 의하면, 금속 배선의 밀착력을 높일 수 있는 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법, 디바이스와 전기 광학 장치 및 전자 기기를 제공할 수 있다.

Claims (12)

  1. 기판 위에 설치된 뱅크에 의해 구획된 배선 형성 영역에 액상법(液相法)에 의해 금속 배선이 형성된 디바이스로서,
    상기 금속 배선은 상기 배선 형성 영역의 저부(底部), 및 상기 배선 형성 영역을 향하는 상기 뱅크의 측면을 따라 성막된 제 1 막과, 그 제 1 막 위에 적층하여 성막된 제 2 막을 갖는 것을 특징으로 하는 디바이스.
  2. 제 1 항에 있어서,
    상기 제 2 막은 배선 본체이며,
    상기 제 1 막은 상기 제 2 막과 상기 배선 형성 영역의 저부, 및 상기 제 2 막과 상기 뱅크의 상기 측면과의 밀착력을 향상시키는 중간층인 것을 특징으로 하는 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 막을 덮어서 보호하는 제 3 막이 상기 제 2 막 위에 적층하여 성막되는 것을 특징으로 하는 디바이스.
  4. 제 1 항에 있어서,
    상기 뱅크의 상기 측면은 상기 제 1 막의 형성 재료를 포함하는 기능액에 대 한 친액성을 가지며, 상기 뱅크의 상면은 상기 기능액에 대한 발액성(撥液性)을 갖는 것을 특징으로 하는 디바이스.
  5. 제 1 항에 기재된 디바이스를 구비하는 것을 특징으로 하는 전기 광학 장치.
  6. 제 5 항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
  7. 기판 위에 설치된 뱅크에 의해 구획된 배선 형성 영역에 액상법에 의해 금속 배선을 형성하는 방법으로서,
    상기 배선 형성 영역의 저부, 및 상기 배선 형성 영역을 향하는 상기 뱅크의 측면에 친액성을 부여하는 공정과,
    상기 배선 형성 영역의 저부, 및 상기 배선 형성 영역을 향하는 상기 뱅크의 측면을 따라 제 1 막을 성막하는 공정과,
    상기 제 1 막 위에 적층하여 제 2 막을 성막하는 공정을 갖는 것을 특징으로 하는 금속 배선 형성 방법.
  8. 제 7 항에 있어서,
    상기 제 2 막은 배선 본체이며,
    상기 제 1 막은 상기 제 2 막과 상기 배선 형성 영역의 저부, 및 상기 제 2 막과 상기 뱅크의 상기 측면과의 밀착력을 향상시키는 중간층인 것을 특징으로 하는 금속 배선 형성 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제 2 막을 덮어 보호하는 제 3 막을 상기 제 2 막 위에 적층하여 성막하는 공정을 갖는 것을 특징으로 하는 금속 배선 형성 방법.
  10. 액티브 매트릭스 기판의 제조 방법으로서,
    기판 위에 게이트 배선을 형성하는 제 1 공정과,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 제 2 공정과,
    상기 게이트 절연막을 통하여 반도체층을 적층하는 제 3 공정과,
    상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과,
    상기 소스 전극 및 상기 드레인 전극 위에 절연 재료를 배치하는 제 5 공정과,
    상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제 6 공정을 가지며,
    상기 제 1 공정 및 상기 제 4 공정 및 상기 제 6 공정 중 적어도 하나의 공정에서, 제 7 항에 기재된 금속 배선 형성 방법을 이용하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  11. 액티브 매트릭스 기판의 제조 방법으로서,
    기판 위에 소스 전극 및 드레인 전극을 형성하는 제 1 공정과,
    상기 소스 전극 및 드레인 전극 위에 반도체층을 형성하는 제 2 공정과,
    상기 반도체층 위에 게이트 절연막을 통하여 게이트 전극을 형성하는 제 3 공정과,
    상기 드레인 전극과 접속하는 화소 전극을 형성하는 제 4 공정을 가지며,
    상기 제 1 공정 및 상기 제 3 공정 및 상기 제 4 공정 중 적어도 하나의 공정에서, 제 7 항에 기재된 금속 배선 형성 방법을 이용하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  12. 액티브 매트릭스 기판의 제조 방법으로서,
    기판 위에 반도체층을 형성하는 제 1 공정과,
    상기 반도체층 위에 게이트 절연막을 통하여 게이트 전극을 형성하는 제 2 공정과,
    상기 게이트 절연막에 형성된 콘택트 홀을 통하여, 상기 반도체층의 소스 영역에 접속하는 소스 전극과, 상기 반도체층의 드레인 영역에 접속하는 드레인 전극을 형성하는 제 3 공정과,
    상기 드레인 전극과 접속하는 화소 전극을 형성하는 제 4 공정을 가지며,
    상기 제 2 공정 및 상기 제 3 공정 및 상기 제 4 공정 중 적어도 하나의 공정에서, 제 7 항에 기재된 금속 배선 형성 방법을 이용하는 것을 특징으로 하는 액 티브 매트릭스 기판의 제조 방법.
KR1020070041930A 2006-05-02 2007-04-30 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치 및 전자 기기 KR20070107593A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00128160 2006-05-02
JP2006128160A JP2007300012A (ja) 2006-05-02 2006-05-02 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器

Publications (1)

Publication Number Publication Date
KR20070107593A true KR20070107593A (ko) 2007-11-07

Family

ID=38660405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041930A KR20070107593A (ko) 2006-05-02 2007-04-30 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US20070257261A1 (ko)
JP (1) JP2007300012A (ko)
KR (1) KR20070107593A (ko)
CN (1) CN101068014A (ko)
TW (1) TW200746440A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2010155882A (ja) * 2008-12-26 2010-07-15 Hitachi Maxell Ltd 透明導電膜形成用インク及び透明導電膜
NL2007372C2 (en) * 2011-09-08 2013-03-11 Univ Delft Tech A process for the manufacture of a semiconductor device.
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN110741461B (zh) * 2017-06-07 2023-09-26 三菱电机株式会社 半导体装置的制造方法
KR102504833B1 (ko) * 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법
WO2020175170A1 (ja) * 2019-02-27 2020-09-03 国立研究開発法人物質・材料研究機構 金属配線を形成する方法
CN112635600A (zh) * 2020-12-22 2021-04-09 泰州隆基乐叶光伏科技有限公司 一种导电背板及其制作方法、背接触光伏组件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6766817B2 (en) * 2001-07-25 2004-07-27 Tubarc Technologies, Llc Fluid conduction utilizing a reversible unsaturated siphon with tubarc porosity action
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
US6812141B1 (en) * 2003-07-01 2004-11-02 Infineon Technologies Ag Recessed metal lines for protective enclosure in integrated circuits
JP3819381B2 (ja) * 2003-07-07 2006-09-06 株式会社半導体理工学研究センター 多層配線構造の製造方法
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
US7268432B2 (en) * 2003-10-10 2007-09-11 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法

Also Published As

Publication number Publication date
TW200746440A (en) 2007-12-16
JP2007300012A (ja) 2007-11-15
CN101068014A (zh) 2007-11-07
US20070257261A1 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
JP4239999B2 (ja) 膜パターンの形成方法、膜パターン、デバイス、電気光学装置、及び電子機器
KR100767909B1 (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치 및 전자기기
KR100569692B1 (ko) 패턴의 형성 방법, 패턴 형성 장치, 디바이스의 제조방법, 전기 광학 장치, 전자 기기, 및 액티브 매트릭기판의 제조 방법
KR100740969B1 (ko) 막 패턴과 그 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
JP4556838B2 (ja) バンクの形成方法および膜パターンの形成方法
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100723590B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기
KR20060051192A (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR20070107593A (ko) 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치 및 전자 기기
US20060178013A1 (en) Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus
US20060183036A1 (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4640093B2 (ja) 膜パターンの形成方法、デバイスの製造方法
JP2008098550A (ja) 膜パターンの形成方法
JP2006352057A (ja) 膜パターンの形成方法、半導体装置、電気光学装置、及び電子機器
JP2006319016A (ja) 膜パターンの形成方法、膜パターン、デバイス、電気光学装置、及び電子機器
JP2008093620A (ja) 膜パターンの形成方法
JP2007108204A (ja) 画素電極形成方法、デバイス製造方法及び電気光学装置並びに電子機器
JP2007103759A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080808

Effective date: 20090304