KR100740969B1 - 막 패턴과 그 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법 - Google Patents

막 패턴과 그 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법 Download PDF

Info

Publication number
KR100740969B1
KR100740969B1 KR1020060039229A KR20060039229A KR100740969B1 KR 100740969 B1 KR100740969 B1 KR 100740969B1 KR 1020060039229 A KR1020060039229 A KR 1020060039229A KR 20060039229 A KR20060039229 A KR 20060039229A KR 100740969 B1 KR100740969 B1 KR 100740969B1
Authority
KR
South Korea
Prior art keywords
liquid
film pattern
bank
functional liquid
forming
Prior art date
Application number
KR1020060039229A
Other languages
English (en)
Other versions
KR20060116701A (ko
Inventor
도시미츠 히라이
가츠유키 모리야
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060116701A publication Critical patent/KR20060116701A/ko
Application granted granted Critical
Publication of KR100740969B1 publication Critical patent/KR100740969B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 뱅크에 대한 표면 처리(발액화 처리)를 불필요하게 하고, 이에 따라 공정을 간이화하여 생산성을 향상시킨 막 패턴의 형성 방법과, 이것에 의해 얻어지는 막 패턴, 게다가 디바이스, 전기 광학 장치 등을 제공하는 것을 과제로 한다.
기능액(X1)을 기판(P) 위에 배치하여 막 패턴을 형성하는 방법이다. 기판(P) 위에 막 패턴의 형성 영역에 대응한 뱅크(B)를 형성하는 공정과, 뱅크에 의해서 구획된 영역(34)에 기능액(X1)을 배치하는 공정과, 기능액(X1)을 경화 처리하여 막 패턴으로 하는 공정을 갖는다. 뱅크(B)를 형성하는 공정에서는, 폴리실라잔액 또는 폴리실록산액을 도포하고, 이어서 이것을 노광하여 현상해서 패터닝한 후, 소성함으로써 측쇄(側鎖)에 소수기(疎水基)를 갖고, 실록산 결합을 골격으로 하는 재질의 뱅크를 형성하도록 하고, 기능액(X1)으로서 수계(水系)의 분산매 또는 용매를 함유한 액상체를 사용한다.
액정 표시 장치, 뱅크, TFT

Description

막 패턴과 그 형성 방법, 디바이스, 전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법{PATTERN OF FILM AND METHOD OF FORMING THE SAME, DEVICE, ELECTRO-OPTICAL DEVICE, ELECTRONIC APPARATUS, AND METHOD OF MANUFACTURING ACTIVE MATRIX SUBSTRATE}
도 1은 액적 토출 장치의 개략 사시도.
도 2는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면.
도 3은 본 발명에 따른 배선 패턴의 형성 방법을 공정순으로 설명하기 위한 도면.
도 4는 본 발명에 따른 배선 패턴의 형성 방법을 공정순으로 설명하기 위한 도면.
도 5는 본 발명에 따른 배선 패턴의 형성 방법을 공정순으로 설명하기 위한 도면.
도 6은 본 발명에 따른 배선 패턴의 형성 방법을 공정순으로 설명하기 위한 도면.
도 7은 본 발명의 제 2 실시예를 설명하기 위한 도면.
도 8은 본 발명의 제 3 실시예를 설명하기 위한 도면.
도 9는 본 발명의 제 4 실시예를 설명하기 위한 도면.
도 10은 액정 표시 장치를 대향 기판측에서 본 평면도.
도 11은 도 10의 H-H'선을 따르는 단면도.
도 12는 액정 표시 장치의 등가 회로도.
도 13은 상기 액정 표시 장치의 부분 확대 단면도.
도 14는 유기 EL 장치의 부분 확대 단면도.
도 15는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 16은 액정 표시 장치의 다른 형태를 나타내는 도면.
도 17은 본 발명의 전자 기기의 구체예를 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
B : 뱅크
P : 기판
X1∼X3 : 배선 패턴용 잉크(기능액)
30 : TFT(스위칭 소자)
33 : 배선 패턴(막 패턴)
34 : 막 패턴 형성 영역(뱅크에 의해 구획된 영역)
100 : 액정 표시 장치(전기 광학 장치)
400 : 비접촉형 카드 매체(전자 기기)
600 : 휴대 전화 본체(전자 기기)
700 : 정보 처리 장치(전자 기기)
800 : 시계 본체(전자 기기)
본 발명은 막 패턴과 그 형성 방법, 디바이스, 전기 광학 장치, 전자 기기,및 액티브 매트릭스 기판의 제조 방법에 관한 것이다.
종래, 반도체 집적 회로 등의 미세한 배선 패턴(막 패턴)의 제조에는, 포토리소그래피법이 많이 이용되고 있다. 이에 대해서, 최근에는 액적 토출법을 이용한 제조 방법이 제공되고 있다. 이 제조 방법은 배선 패턴 형성용의 기능 재료(도전성 미립자)를 함유한 기능액(배선 패턴용 잉크)을 액적 토출 헤드로부터 기판 위에 토출함으로써, 패턴 형성면에 재료를 배치하여 배선 패턴을 형성하는 것으로, 소량 다종 생산에 대응 가능하다는 등 매우 유효하다고 고려되고 있다.
그런데, 최근에는 디바이스를 구성하는 회로의 고밀도화가 점점 추진되어, 예를 들면, 배선 패턴에 대해서도 더 한층 미세화, 세선화가 요구되고 있다.
그러나, 이러한 미세한 배선 패턴을 상기의 액적 토출법에 의한 제조 방법에 의해서 형성하고자 한 경우, 특히 그 배선 폭의 정밀도를 충분히 나타내는 것이 곤란하다. 그 때문에, 기판 위에 구획 부재인 뱅크를 설치하는 동시에, 이 뱅크를 발액성(撥液性)으로 하고, 그 이외의 부분이 친액성이 되도록 표면 처리를 실시하는 방법이 제안되고 있다.
또한, 액적 토출법에 의해서 배선 패턴을 형성하고자 한 경우, 특히 배선 패턴 형성용의 기능 재료가 되는 도전성 미립자를 소성하는 필요상, 비교적 고온에서 의 열 처리가 필수가 된다. 그러나, 특히 뱅크를 사용하여 배선 패턴을 형성하는 경우, 통상 사용되는 유기 재료로 이루어지는 뱅크에서는, 이 열 처리에 대한 내성이 낮아, 열 처리시에 용융되어 버리는 등의 결함을 발생해 버리는 경우가 있다.
그래서, 특히 열 처리에 대해서 높은 내성을 갖는 무기질의 뱅크로서, 예를 들면, 특허 문헌 1에 개시된 바와 같은 감광성 폴리실라잔 도포막으로 이루어지는 뱅크를 사용하는 것이 고려된다.
[특허 문헌 1] 일본국 공개 특허 2002-72504호 공보
그러나, 상기한 감광성 폴리실라잔 도포막으로 이루어지는 뱅크에서는, 유기 용매계의 기능액(막 패턴용 잉크)에 대해서는 충분한 발액성을 발휘하지 않고, 따라서 플루오로 카본계의 가스 등에 의한 표면 처리(발액화 처리)가 필요하게 된다.
그러나, 그와 같이 표면 처리를 행하는 것에서는, 공정이 복잡해져서 생산성이 손상되어 버린다. 특히, 뱅크 내에 기능액을 배치하여 제 1 기능막을 형성하고, 그 후, 이 위에 다른 기능액을 배치하여 제 2 기능막을 형성하고자 한 경우, 제 2 기능액을 배치하기 전에, 뱅크에 대하여 재차 표면 처리(발액화 처리)를 행하지 않으면 안되기 때문에, 공정이 보다 한층 복잡하게 되어 버린다. 왜냐하면, 제 1 기능막을 형성했을 때의 열 처리에 의해, 뱅크로부터 불소가 탈리하여 발액성이 소실하고 또는 저하되어 버리고, 이것에 의해서 제 2 기능액을 배치하기 전에, 재차 표면 처리(발액화 처리)를 행할 필요가 생겨 버리기 때문이다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 그 목적으로 하는 바 는, 뱅크에 대한 표면 처리(발액화 처리)를 불필요하게 하고, 이에 따라 공정을 간이화하여 생산성을 향상한 막 패턴의 형성 방법과, 이것에 의해서 얻어지는 막 패턴, 게다가 디바이스, 전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법을 제공하는 데에 있다.
상기 목적을 달성하기 위해 본 발명의 막 패턴의 형성 방법은, 기능액을 기판 위에 배치하여 막 패턴을 형성하는 방법으로서,
상기 기판 위에 상기 막 패턴의 형성 영역에 대응한 뱅크를 형성하는 공정과,
상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정과,
상기 기능액을 경화 처리하여 막 패턴으로 하는 공정을 가지며,
상기 뱅크를 형성하는 공정에서는, 폴리실라잔액 또는 폴리실록산액을 도포하고, 이어서 이것을 노광하여 현상해서 패터닝한 후, 소성함으로써 측쇄(側鎖)에 소수기(疎水基)를 갖고, 실록산 결합을 골격으로 하는 재질의 뱅크를 형성하도록 하고,
상기 기능액으로서, 수계(水系)의 분산매 또는 용매를 함유한 액상체를 사용하는 것을 특징으로 하고 있다.
이 막 패턴의 형성 방법에 의하면, 폴리실라잔액 또는 폴리실록산액을 도포하고, 이어서 이것을 패터닝한 후, 소성함으로써 측쇄에 소수기를 갖고, 실록산 결합을 골격으로 하는 재질의 뱅크를 형성하도록 하고 있으므로, 얻어진 뱅크가 그 주 성분이 되는 골격이 무기질인 것에 의해, 열 처리에 대하여 높은 내성을 갖는 것이 된다. 따라서, 예를 들면 기능액을 경화 처리할 때에 비교적 고온에서 열 처리를 행할 필요가 있는 경우에, 뱅크가 용융되어 버리는 등의 결함이 발생하지 않아, 열 처리에 대하여 충분히 대응 가능하게 된다. 또한, 얻어진 뱅크가 측쇄에 소수기를 가진 구조의 재질로 되어 있으므로, 발액화에 대한 표면 처리를 행하지 않아도, 그대로 양호한 발수성(撥水性)을 갖는 것이 된다. 따라서, 특히 수계의 액상체로 이루어지는 기능액에 대해서 양호한 발수성을 발휘하게 되고, 따라서, 뱅크에 대한 발액화 처리가 불필요하게 되므로 공정이 간이화되어, 생산성이 향상되는 동시에, 상기 기능액으로 이루어지는 막 패턴에 대한 패턴 정밀도를 충분히 높게 하는 것이 가능하게 된다.
또한, 상기 막 패턴의 형성 방법에서는, 상기 소수기가 메틸기인 것이 바람직하다.
이와 같이 하면, 상기 뱅크가 보다 양호한 발수성을 발휘하게 되고, 따라서, 상기 기능액으로 이루어지는 막 패턴에 대한 패턴 정밀도를 보다 높게 하는 것이 가능하게 된다.
또한, 상기 막 패턴의 형성 방법에서는, 상기 폴리실라잔액 또는 폴리실록산액으로서 광산(光酸) 발생제를 함유하고, 포지티브형 레지스트로서 기능하는 감광성 폴리실라잔액 또는 감광성 폴리실록산액을 사용하는 것이 바람직하다.
이와 같이, 폴리실라잔액 또는 폴리실록산액을 포지티브형 레지스트로서 기능하도록 하면, 이것으로부터 얻어지는 뱅크의 패턴 정밀도를 보다 양호하게 할 수 있고, 따라서, 이 뱅크로부터 얻어지는 막 패턴에 대해서도, 그 패턴 정밀도를 보다 높게 하는 것이 가능하게 된다.
또한, 상기 막 패턴의 형성 방법에서는, 상기 기능액에 함유되는 기능 재료가 도전성 재료라도 좋다.
이와 같이 하면, 특히 막 패턴으로서 배선 패턴 등의 도전성 패턴을 형성할 수 있다.
또한, 본 발명에서의 다른 막 패턴의 형성 방법은, 기능액을 기판 위에 배치하여 막 패턴을 형성하는 방법으로서,
상기 기판 위에 상기 막 패턴의 형성 영역에 대응한 뱅크를 형성하는 공정과,
상기 뱅크에 의해서 구획된 영역에 제 1 기능액을 배치하는 공정과,
배치한 상기 제 1 기능액 위에 제 2 기능액을 배치하는 공정과,
상기 뱅크에 의해서 구획된 영역에 적층한 상기 제 1 기능액과 상기 제 2 기능액에 대하여 소정의 처리를 실시함으로써, 복수의 재료가 적층되어 이루어지는 막 패턴을 형성하는 공정을 가지며,
상기 뱅크를 형성하는 공정에서는, 폴리실라잔액 또는 폴리실록산액을 도포하고, 이어서 이것을 노광하여 현상해서 패터닝한 후, 소성함으로써 측쇄에 소수기를 갖고, 실록산 결합을 골격으로 하는 재질의 뱅크를 형성하도록 하고,
상기 제 1 기능액으로서 수계의 분산매 또는 용매를 함유한 액상체를 사용하는 동시에, 상기 제 2 기능액으로서 수계의 분산매 또는 용매를 함유한 액상체를 사용하는 것을 특징으로 하고 있다.
이 막 패턴의 형성 방법에 의하면, 폴리실라잔액 또는 폴리실록산액을 도포하고, 이어서 이것을 패터닝한 후, 소성함으로써 측쇄에 소수기를 갖고, 실록산 결합을 골격으로 하는 재질의 뱅크를 형성하도록 하고 있으므로, 얻어진 뱅크가 그 주 성분이 되는 골격이 무기질인 것에 의해, 열 처리에 대해서 높은 내성을 갖는 것이 된다. 따라서, 예를 들면 기능액을 경화 처리할 때에 비교적 고온에서 열 처리를 행할 필요가 있는 경우에, 뱅크가 용융되어 버리는 등의 결함이 생기지 않아, 열 처리에 대해서 충분히 대응 가능하게 된다. 또한, 얻어진 뱅크가 측쇄에 소수기를 가진 구조의 재질로 되어 있으므로, 발액화에 대한 표면 처리를 행하지 않아도, 그대로 양호한 발수성을 갖는 것이 된다. 따라서, 특히 수계의 액상체로 이루어지는 기능액에 대해서 양호한 발수성을 발휘하게 되고, 따라서, 뱅크에 대한 발액화 처리가 불필요하게 되므로 공정이 간이화되어, 생산성이 향상되는 동시에, 상기 기능액으로 이루어지는 막 패턴에 대한 패턴 정밀도를 충분히 높게 하는 것이 가능하게 된다. 또한, 얻어진 뱅크가 그대로 양호한 발수성을 갖는 것이 되므로, 제 1 기능액으로부터 막 패턴을 형성한 후, 이 위에 제 2 기능액을 배치할 때, 예를 들면, 상기 막 패턴의 형성시에 열 처리를 했다고 해도, 이것에 의해서 뱅크로부터 발수성이 소실하고, 또는 현저히 저하되어 버리는 것과 같은 경우는 없다. 따라서, 제 2 기능액을 배치하기 전에, 뱅크에 대한 발액화 처리를 행할 필요가 없기 때문에, 공정이 보다 간이화되어, 생산성이 향상된다.
또한, 상기 막 패턴의 형성 방법에서는, 상기 소수기가 메틸기인 것이 바람 직하다.
이와 같이 하면, 상기 뱅크가 보다 양호한 발수성을 발휘하게 되고, 따라서, 상기 기능액으로 이루어지는 막 패턴에 대한 패턴 정밀도를 보다 높게 하는 것이 가능하게 된다.
또한, 상기 막 패턴의 형성 방법에서는, 상기 폴리실라잔액 또는 폴리실록산액으로서 광산 발생제를 함유하고, 포지티브형 레지스트로서 기능하는 감광성 폴리실라잔액 또는 감광성 폴리실록산액을 사용하는 것이 바람직하다.
이와 같이, 폴리실라잔액 또는 폴리실록산액을 포지티브형 레지스트로서 기능하도록 하면, 이것으로부터 얻어지는 뱅크의 패턴 정밀도를 보다 양호하게 할 수 있고, 따라서, 이 뱅크로부터 얻어지는 막 패턴에 대해서도, 그 패턴 정밀도를 보다 높게 하는 것이 가능하게 된다.
또한, 상기 막 패턴의 형성 방법에서는, 상기 제 1 기능액과 제 2 기능액은, 서로 다른 종류의 기능 재료를 함유하여 이루어지는 액이라도 좋다.
이와 같이 하면, 이들 기능액으로 이루어지는 막 패턴은, 다른 복수의 기능이 부여된 우수한 막 패턴이 된다.
또한, 상기 막 패턴의 형성 방법에서는, 배치한 상기 제 1 기능액 위에 제 2 기능액을 배치하는 공정에 앞서, 상기 제 1 기능액을 고화(固化)시켜 두는 것이 바람직하다.
이와 같이 하면, 제 1 기능액 중의 기능 재료와 제 2 기능액 중의 기능 재료가 서로 섞이지 않게 되기 때문에, 각 기능 재료에서 얻어지는 적층 구조의 막 패 턴은 각 기능 재료에 의거하는 기능, 예를 들면, 다른 복수의 기능을 양호하게 발휘하는 것이 된다.
또한, 상기 막 패턴의 형성 방법에서는, 상기 제 1 기능액 및 제 2 기능액에 함유되는 기능 재료가, 모두 도전성 재료라도 좋다.
이와 같이 하면, 얻어지는 막 패턴을 도전성으로 할 수 있고, 따라서 이 막 패턴을 배선으로서 사용할 수 있다.
또한, 상기 막 패턴의 형성 방법에서는, 상기 제 2 기능액이 형성되는 막 패턴의 주된 기능을 담당하는 제 2 기능 재료를 함유하고, 상기 제 1 기능액이 상기 제 2 기능 재료와 상기 기판과의 밀착성을 향상시키기 위한 제 1 기능 재료를 함유하고 있어도 좋다.
이와 같이 하면, 제 2 기능 재료로 이루어지는 막 패턴의 기판에 대한 밀착성이 양호하게 되고, 따라서 이 막 패턴이 기판으로부터 박리되는 것이 방지된다.
또한, 상기의 주된 기능이란, 얻어지는 막 패턴의 주된 기능으로, 예를 들면, 막 패턴을 배선으로서 형성하는 경우에는, 주로 전류를 흐르게 하는 기능이다.
또한, 이러한 주된 기능을 이루는 제 2 기능 재료로서는 은이나 동을 들 수 있고, 이러한 재료와 기판의 밀착성을 향상시키기 위한 제 1 기능 재료로서는, 크롬, 망간, 철, 니켈, 몰리브덴, 티탄 및 텅스텐 등을 들 수 있다.
또한, 상기 막 패턴의 형성 방법에서는, 상기 제 1 기능액과 제 2 기능액 중 한 쪽이, 형성되는 막 패턴의 주된 기능을 담당하는 주 재료를 함유하고, 다른 쪽이, 상기 주 재료의 일렉트로 마이그레이션을 억제하기 위한 재료를 함유하고 있어 도 좋다.
이와 같이 하면, 얻어지는 막 패턴이 상기 주 재료로 이루어지는 층과, 이 주 재료의 일렉트로 마이그레이션을 억제하기 위한 재료로 이루어지는 층으로 이루어지므로, 주 재료의 일렉트로 마이그레이션이 억제된다.
또한, 일렉트로 마이그레이션이란, 장시간에 걸쳐 배선에 전류를 흘림으로써 원자가 전자의 흐름에 따라서 이동하는 현상으로, 배선의 저항값의 증가나 단선의 원인이 된다.
이 일렉트로 마이그레이션을 억제하는 재료로서는 티탄 등을 들 수 있다.
또한, 상기 막 패턴의 형성 방법에서는, 상기 제 1 기능액과 제 2 기능액 중 한 쪽이, 형성되는 막 패턴의 주된 기능을 담당하는 주 재료를 함유하고, 다른 쪽이, 절연 특성을 갖는 재료를 함유하고 있어도 좋다.
이와 같이 하면, 특히 막 패턴이 다른 도전성의 구성 요소와 접하는 경우에, 이 구성 요소와 상기 주 재료 사이의 도통을 방지하는 것이 가능하게 된다.
또한, 상기 막 패턴의 형성 방법에서는, 상기 제 1 기능액과 제 2 기능액 중 한 쪽은, 형성되는 막 패턴의 주된 기능을 담당하는 주 재료를 함유하고, 다른 쪽은 상기 주 재료의 플라스마 손상을 억제하기 위한 재료를 함유하고 있어도 좋다. 그 경우에, 상기 주 재료의 플라스마 손상을 억제하기 위한 재료로서는, 상기 플라스마 손상에 의한 확산을 억제하기 위한 배리어 재료인 것이 바람직하다.
이와 같이 하면, 특히 막 패턴이 플라스마 조사를 받는 경우에, 막 패턴 중의 주 재료로 이루어지는 패턴이, 플라스마에 의해 손상을 받아버리는 것이 억제된 다.
본 발명의 막 패턴은 상기의 형성 방법에 의해 형성된 것을 특징으로 하고 있다.
이 막 패턴을 형성하기 위한 뱅크가, 상술한 바와 같이 열 처리에 대해서 충분히 대응 가능하게 되어 있으므로, 이 막 패턴은 뱅크에 의해 고정밀도로 패터닝 된 것이 된다. 또한, 뱅크에 대한 발액화 처리가 불필요하게 되어 있으므로, 생산성이 향상된 것이 된다.
본 발명의 디바이스는 상기 막 패턴을 구비하는 것을 특징으로 하고 있다.
상술한 바와 같이 고정밀도로 패터닝되어, 생산성도 향상된 막 패턴을 구비함으로써, 이 디바이스 자체도 양호한 것이 된다.
본 발명의 전기 광학 장치는 상기 디바이스를 구비하는 것을 특징으로 하고 있다.
상술한 바와 같이 양호한 디바이스를 구비함으로써, 이 전기 광학 장치 자체도 양호한 것이 된다.
본 발명의 전자 기기는 상기 전기 광학 장치를 구비하는 것을 특징으로 하고 있다.
상술한 바와 같이 양호한 전기 광학 장치를 구비함으로써, 이 전자 기기 자체도 양호한 것이 된다.
본 발명의 액티브 매트릭스 기판의 제조 방법은, 액티브 매트릭스 기판의 제조 방법에서, 기판 위에 게이트 배선을 형성하는 제 1 공정과, 상기 게이트 배선 위에 게이트 절연막을 형성하는 제 2 공정과, 상기 게이트 절연막을 통하여 반도체층을 적층하는 제 3 공정과, 상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과, 상기 소스 전극 및 상기 드레인 전극 위에 절연 재료를 배치하는 제 5 공정과, 상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제 6 공정을 갖고, 상기 제 1 공정, 상기 제 4 공정, 상기 제 6 공정 중 적어도 하나의 공정에서는, 상기한 막 패턴의 형성 방법을 사용하는 것을 특징으로 하고 있다.
이 액티브 매트릭스 기판의 제조 방법에 의하면, 게이트 배선, 소스 전극 및 드레인 전극, 화소 전극 중 적어도 1종을 고정밀도이고 게다가 양호한 생산성하에서 형성할 수 있다.
이하, 도면을 참조하여 본 발명을 상세하게 설명한다. 또한, 참조하는 각 도면에서, 도면상으로 인식 가능한 크기로 하기 때문에 축척은 각 층이나 각 부재마다 다른 경우가 있다.
(제 1 실시예)
우선, 본 발명의 막 패턴의 형성 방법을 액적 토출법에 의해서 액적 토출 헤드의 토출 노즐로부터 도전성 미립자를 함유하는 배선 패턴(막 패턴)용 잉크(기능액)를 액적 형상으로 토출하고, 배선 패턴에 대응하여 기판 위에 형성된 뱅크의 사이, 즉 뱅크에 구획된 영역에, 배선 패턴(막 패턴)을 형성하도록 한 경우의 실시예 에 관하여 설명한다. 또한, 이 실시예에서는 특히 다른 2종류의 기능액을 토출함으로써, 복수의 재료가 적층되어 이루어지는 배선 패턴(막 패턴)을 형성하는 것으로 한다.
이 배선 패턴용 잉크(기능액)로서는, 후술하는 바와 같이 뱅크로서 폴리메틸 실록산 등의 발수성을 갖는 실록산 결합을 골격으로 하는, 즉, 폴리실록산을 골격으로 하는 재질로 이루어지는 것을 사용하기 때문에, 특히 수계의 분산매 또는 용매를 함유한 액상체가 사용된다. 구체적으로는, 도전성 미립자를 물이나 알코올 등의 수계 분산매에 분산시킨 분산액이나, 유기 은 화합물이나 산화 은나노 입자를 수계 분산매에 분산시킨 분산액으로 이루어지는 것이다.
본 실시예에서는, 도전성 미립자로서 예를 들면, 금, 은, 동, 철, 크롬, 망간, 몰리브덴, 티탄, 팔라듐, 텅스텐 및 니켈 중 어느 하나를 함유하는 금속 미립자 외에, 이들 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다.
이들 도전성 미립자는, 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다.
도전성 미립자의 입경은 1nm 이상 O.1㎛ 이하인 것이 바람직하다. O.1㎛ 보다 크면, 후술하는 액적 토출 헤드의 토출 노즐에 막힘이 생길 우려가 있다. 또한, 1nm 보다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커져서, 얻어지는 막 중의 유기물의 비율이 과다하게 된다.
분산매로서는, 상기의 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 수계인 것이면 특별히 한정되지 않는다. 예를 들면, 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류를 예시할 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 잉크젯법으로 액체를 토출할 때, 표면 장력이 0.02N/m 미만이면, 잉크 조성물의 토출 노즐면에 대한 습윤성이 증대하기 때문에 비행 굴곡이 생기기 쉬워지고, 0.07N/m을 넘으면 토출 노즐 선단에서의 메니스카스의 형상이 안정되지 않기 때문에 토출량이나, 토출 타이밍의 제어가 곤란하게 된다. 표면 장력을 조정하기 위해서, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량첨가하면 좋다. 비이온계 표면 장력 조절제는, 액체의 기판에 대한 습윤성을 향상시켜서, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면 장력 조절제는 필요에 따라서 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함하여도 좋다.
상기 분산액의 점도는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 잉크젯법을 이용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 토출 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한, 점도가 50mPa·s보다 큰 경우에는, 토출 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적의 토출이 곤란하게 된다.
배선 패턴이 형성되는 기판으로서는, 유리, 석영 유리, 실리콘 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
여기서, 액적 토출법의 토출 기술로서는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열변환 방식, 정전 흡인(靜電吸引) 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극에 의해 전하를 부여하고, 편향 전극에 의해 재료의 비상 방향을 제어하여 토출 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 3Okg/㎠ 정도의 초고압을 인가하여 토출 노즐 선단측에 재료를 토출시키는 것으로, 제어 전압을 인가하지 않은 경우에는 재료가 직진하여 토출 노즐로부터 토출되고, 제어 전압을 인가하면 재료간에 정전적인 반발이 일어나, 재료가 비산하여 토출 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아 변형하는 성질을 이용한 것으로, 피에조 소자가 변형함으로써 재료를 저장한 공간에 가요(可撓) 물질을 개재하여 압력을 주고, 이 공간으로부터 재료를 밀어내서 토출 노즐로부터 토출시키는 것이다.
또한, 전기 열변환 방식은 재료를 저장한 공간 내에 설치한 히터에 의해, 재료를 급격하게 기화시켜 버블(거품)을 발생시켜서, 버블의 압력에 의해 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간 내에 미소 압력을 가하여, 토출 노즐에 재료의 메니스카스를 형성하고, 이 상태에서 정전 인력을 가하고나서 재료를 꺼내는 것이다. 또한, 이 외에 전장에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 튀기는 방식 등의 기술도 적용 가능하다. 액적 토출법은 재료의 사용에 낭비가 적고, 게다가 원하는 위치에 원하는 양의 재료를 정확하게 배치할 수 있다는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액상 재료(유동체)의 한방울의 양은, 예를 들면 1∼300 나노그램이다.
본 실시예에서는, 이러한 액적 토출을 이루는 장치로서, 피에조 소자(압전 소자)를 사용한 전기 기계 변환 방식의 액적 토출 장치(잉크젯 장치)가 사용된다.
도 1은 액적 토출 장치(IJ)의 개략 구성을 나타내는 사시도이다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 베이스(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 액체 재료(배선 패턴용 잉크)를 배치하는 기판(P)을 지지하는 것으로, 기판(P)을 기준 위치에 고정하는 고정 기구(도시 생략)를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드로, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(1)의 하면에 일정한 간격으로 설치되어 있다. 액적 토출 헤드(1)의 토출 노즐에서는, 스테이지(7)에 지지되어 있는 기판(P)에 대해서, 상기의 도전성 미립자를 포함하는 배선 패턴용 잉크가 토출되도록 되어 있다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. 이 X축 방향 구동 모터(2)는 스테핑 모터 등으로 이루어지는 것으로, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드 축(5)은 베이스(9)에 대해서 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등으로서, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어 장치(CONT)는 액적 토출 헤드(1)에 액적의 토출 제어용의 전압을 공급한다. 또한, X축 방향 구동 모터(2)에 액적 토출 헤드(1)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는, Y축 방향의 구동 모터(도시 생략)가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구는 Y축 방향 가이드 축(5)을 따라서 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)는 여기서는 램프 어닐링에 의해 기판(P)을 열 처리하는 수단으로, 기판(P) 위에 배치된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사(走査)하면서, 기판(P)에 대하여 액적 토출 헤드(1)의 하면에 X축 방향으로 배열된 복수의 토출 노즐로부터 액적을 토출하도록 되어 있다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에서 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 통해서 피에 조 소자(22)에 전압을 인가하여, 피에조 소자(22)를 변형시킴으로써, 액체실(21)이 변형하고, 토출 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써, 피에조 소자(22)의 왜곡량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(22)의 왜곡 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주기 어렵다는 이점을 갖는다.
또한, 본 실시예에서는 상술한 바와 같이, 배선 패턴에 대응하는 뱅크를 기판 위에 형성하지만, 이에 앞서 기판에 대하여 친액화 처리를 실시한다. 이 친액화 처리는 후술하는 잉크(기능액)의 토출에 의한 배치에서, 토출된 잉크에 대한 기판(P)의 습윤성을 양호하게 해 두기 위한 것으로, 예를 들면, 도 3의 (a)에 나타낸 바와 같이, 기판(P)의 표면에 TiO2 등의 친액성(친수성)이 높은 막(P0)을 형성한다. 또는, HMDS(헥사메틸 디실라잔)를 증기 형상으로 하여 기판(P)의 피처리면에 부착시켜서(HMDS 처리), 친액성이 높은 막(P0)을 형성하도록 하여도 좋다. 또한, 기판(P)의 표면을 조면화(粗面化)함으로써, 이 기판(P)의 표면을 친액화해도 좋다.
(뱅크 형성 공정)
이와 같이 하여 친액화 처리를 행하면, 이 기판(P) 위에 뱅크를 형성한다.
뱅크는 구획 부재로서 기능하는 부재이며, 뱅크의 형성은 리소그래피법이나 인쇄법 등, 임의의 방법으로 행할 수 있다. 예를 들면, 리소그래피법을 사용하는 경우에는, 우선, 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등 소정 의 방법으로, 도 3의 (b)에 나타낸 바와 같이, 기판(P) 위에 원하는 뱅크 높이에 맞추어서 뱅크의 형성 재료, 즉, 폴리실라잔액을 도포하여, 폴리실라잔 박막(31)을 형성한다.
여기서, 뱅크의 형성 재료가 되는 폴리실라잔액으로서는, 폴리실라잔을 주 성분으로 하는 것으로, 특히 폴리실라잔과 광산 발생제를 포함하는 감광성 폴리실라잔액이 적합하게 사용된다. 이 감광성 폴리실라잔액은 포지티브형 레지스트로서 기능하게 되는 것으로, 노광 처리와 현상 처리에 의해서 직접 패터닝할 수 있는 것이다. 또한, 이러한 감광성 폴리실라잔으로서는, 예를 들면, 일본국 공개 특허 2002-72504호 공보에 기재된 감광성 폴리실라잔을 예시할 수 있다. 또한, 이 감광성 폴리실라잔 중에 함유되는 광산 발생제에 관해서도, 일본국 공개 특허 2002-72504호 공보에 기재된 것이 사용된다.
이러한 폴리실라잔은 예를 들면, 폴리실라잔이 이하의 화학식 (1)에 나타내는 폴리메틸실라잔인 경우, 후술하는 바와 같이 가습 처리를 행함으로써 화학식 (2) 또는 화학식 (3)에 나타낸 바와 같이 일부 가수 분해하고, 게다가 400℃ 미만의 가열 처리를 행함으로써, 화학식 (4)∼화학식 (6)에 나타낸 바와 같이 축합하여 폴리메틸 실록산[-(SiCH3O1.5)n-]이 된다. 또한, 화학식 (2)∼화학식 (6)에서는, 반응 기구를 설명하기 위해서, 화학식을 간략화하여 화합물 중의 기본 구성 단위(반복 단위)만을 나타내고 있다.
이와 같이 하여 형성되는 폴리메틸 실록산은, 실록산 결합(폴리실록산)을 골 격으로 하여, 측쇄에 소수기인 메틸기를 가진 것이 된다. 따라서, 그 주성분이 되는 골격이 무기질인 것에 의해, 열 처리에 대해서 높은 내성을 갖는 것이 된다. 또한, 측쇄에 소수기인 메틸기를 갖고 있으므로, 그대로 양호한 발수성을 갖는 것이 된다. 단, 화학식에서는 나타내지 않지만, 상기의 가열 처리를 400℃ 이상에서 행하면, 측쇄의 메틸기도 탈리하여 폴리실록산이 되고, 발수성이 현저히 저하한다. 따라서, 본 발명에서는 특히 폴리실라잔액으로부터 뱅크를 형성하는 경우에는, 그 가열 처리 온도를 400℃ 미만으로 하는 것이 바람직하다.
·화학식 (1) ; -(SiCH3(NH)1.5)n-
·화학식 (2) ; SiCH3(NH)1.5 + H2O
→ SiCH3(NH) (OH) + 0.5NH3
·화학식 (3) ; SiCH3(NH)1.5 + 2H2O
→ SiCH3(NH)0.5(OH)2 + NH3
·화학식 (4) ; SiCH3(NH) (OH) + SiCH3(NH) (OH) + H2O
→ 2SiCH3O1.5 + 2NH3
·화학식 (5) ; SiCH3(NH) (OH) + SiCH3(NH)0.5(OH)2
→ 2SiCH3O1.5 + 1.5NH3
·화학식 (6) ; SiCH3(NH)0.5(OH)2 + SiCH3(NH)0.5(OH)2
→ 2SiCH3O1.5 + NH3 + H2O
이어서, 얻어진 폴리실라잔 박막(31)을 예를 들면, 핫플레이트 위에서 110℃에서 1분 정도 프리베이킹한다.
이어서, 도 3의 (c)에 나타낸 바와 같이 마스크를 이용하여 폴리실라잔 박막(31)을 노광한다. 이 때, 이 폴리실라잔 박막(31)은 상술한 바와 같이 포지티브형 레지스트로서 기능하므로, 이후의 현상 처리에 의해 제거되는 개소를 선택적으로 노광한다. 노광 광원으로서는 상기 감광성 폴리실라잔액의 조성이나 감광 특성에 따라서, 종래의 포토레지스트의 노광에서 사용되고 있는 고압 수은등, 저압 수은등, 메탈할라이드 램프, 크세논 램프, 엑시머 레이저, X선, 전자선 등으로부터 적절히 선택되어 사용된다. 조사 광의 에너지양에 대해서는, 광원이나 막 두께에 따라 다르지만, 통상은 O.05mJ/㎠ 이상, 바람직하게는 0.1mJ/㎠ 이상이 된다. 상한은 특별히 없지만, 너무 조사양을 많게 설정하면 처리 시간의 관계에서 실용적이지 않아, 통상은 1OOOOmJ/㎠ 이하가 된다. 노광은 일반적으로 주위 분위기(대기 중) 또는 질소 분위기로 하면 좋지만, 폴리실라잔의 분해를 촉진하기 위해서, 산소 함유량을 부화(富化)한 분위기를 채용해도 좋다.
이러한 노광 처리에 의해, 광산 발생제를 함유하는 감광성 폴리실라잔 박막(31)은, 특히 노광 부분에서 막 내에서 선택적으로 산이 발생하고, 이에 따라 폴리실라잔의 Si-N 결합이 개열(開裂)된다. 그리고, 분위기 중의 수분과 반응하여, 상기의 화학식 (2) 또는 화학식 (3)에 나타낸 바와 같이 폴리실라잔 박막(31)은 일 부 가수 분해되고, 최종적으로 실라놀(Si-OH) 결합이 생성하여, 폴리실라잔이 분해된다.
이어서, 이러한 실라놀(Si-OH) 결합의 생성, 폴리실라잔의 분해를 보다 진행시키기 위해서, 도 3의 (d)에 나타낸 바와 같이 노광 후의 폴리실라잔 박막(31)을, 예를 들면 25℃, 상대 습도 80%의 환경하에서 4분 정도 가습 처리한다. 이와 같이 하여 폴리실라잔 박막(31) 내에 수분을 계속적으로 공급하면, 일단 폴리실라잔의 Si-N 결합의 개열에 기여한 산이 반복하여 개열 촉매로서 작용한다. 이 Si-OH 결합은 노광 중에서도 일어나지만, 노광 후, 노광된 막을 가습 처리함으로써, 폴리실라잔의 Si-OH화가 보다 한 층 촉진된다.
또한, 이러한 가습 처리에서의 처리 분위기의 습도에 대해서는, 높으면 높을수록 SiOH화 속도를 빠르게 할 수 있다. 단, 너무 높아지면 막 표면에 결로(結露)되어 버릴 우려가 있고, 따라서 이 관점에서 상대 습도 90% 이하로 하는 것이 실용적이다. 또한, 이러한 가습 처리에 대해서는, 수분을 함유한 기체를 폴리실라잔 박막(31)에 접촉시키도록 해 주면 좋고, 따라서, 가습 처리 장치 내에 노광된 기판(P)을 놓고, 수분 함유 기체를 이 가습 처리 장치에 연속적으로 도입하도록 하면 좋다. 또는, 미리 수분 함유 기체가 도입되어 습도 조절된 상태의 가습 처리 장치 내에, 노광된 기판(P)을 넣어 원하는 시간 방치하도록 하여도 좋다.
이어서, 예를 들면, 농도 2.38%의 TMAH(테트라메틸 암모늄 히드록시드)액에 의해서 가습 처리 후의 폴리실라잔 박막(31)을 25℃에서 현상 처리하고, 피노광부를 선택적으로 제거함으로써, 도 4의 (a)에 나타낸 바와 같이 폴리실라잔 박막(31) 을 원하는 뱅크 형상으로 한다. 이에 따라, 목적으로 하는 막 패턴의 형성 영역에 대응한 뱅크(B, B)를 형성하는 동시에, 예를 들면, 홈 형상의 막 패턴 형성 영역(34)을 형성한다. 또한, 현상액으로서는 TMAH 이외의 다른 알칼리 현상액, 예를 들면, 콜린, 규산 나트륨, 수산화 나트륨, 수산화 칼륨 등을 사용할 수도 있다.
이어서, 필요에 따라서 순수(純水)로 린스한 후, 도 4의 (b)에 도시하는 바와 같이 얻어진 뱅크(B, B)간의 잔사(殘渣) 처리를 행한다. 잔사 처리로서는, 자외선을 조사하는 것에 의한 자외선(UV) 조사 처리, 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라스마 처리, 불산 용액으로 잔사부를 에칭하는 불산 처리 등이 이용된다. 본 실시예에서는 예를 들면, 농도 0.2%의 불산 수용액에 의해서 20초 정도 접촉 처리를 행하는 불산 처리를 채용한다. 이러한 잔사 처리를 행하면, 뱅크(B, B)가 마스크로서 기능함으로써, 뱅크(B, B)간에 형성된 막 패턴 형성 영역(34)의 바닥부(35)가 선택적으로 에칭되어, 여기에 남은 뱅크 재료 등이 제거된다.
이어서, 도 4의 (c)에 나타낸 바와 같이, 기판(P)의 뱅크(B)를 형성한 측면에 대해서, 전면 노광을 행한다. 노광 조건에 대해서는, 도 3의 (c)에 나타낸 공정에서의 노광 처리 조건과 동일하게 한다. 이와 같이 하여 전면 노광을 행함으로써, 이전의 노광 처리에서는 노광되지 않았던 뱅크(B)가 노광된다. 이에 따라, 뱅크(B)를 형성하는 폴리실라잔은 일부 가수 분해되고, 최종적으로 실라놀(Si-OH) 결합이 생성되어 폴리실라잔이 분해된다.
이어서, 도 4의 (d)에 나타낸 바와 같이 재차 가습 처리를 행한다. 가습 조건에 대해서는, 도 3의 (d)에 나타낸 공정에서의 가습 처리 조건과 동일하게 한다. 이와 같이 하여 가습 처리를 행하면, 뱅크(B)를 형성하는 폴리실라잔은 Si-OH화가 보다 한 층 촉진된다.
이어서, 예를 들면 350℃에서 60분 정도 가열함으로써, 도 4의 (d)에 나타낸 바와 같이 소성 처리를 행한다. 이와 같이 하여 소성 처리를 행하면, 이전에 가습 처리되어 SiOH화된 폴리실라잔으로 이루어지는 뱅크(B)는 소성에 의해 상기의 화학식 (4)∼화학식 (6)에 나타낸 바와 같이 용이하게 (SiOSi)화하고, SiNH 결합이 거의(또는 전혀) 존재하지 않는 실리카계 세라믹스막, 예를 들면 폴리메틸실록산으로 전화된다.
그러면, 이 폴리메틸실록산(실리카계 세라믹스막)으로 이루어지는 뱅크(B)는, 상술한 바와 같이 실록산 결합(폴리실록산)을 골격으로 하여, 측쇄에 소수기인 메틸기를 가진 것이 되기 때문에, 열 처리에 대해서 높은 내성을 가지며, 또한, 발액화 처리를 행하지 않아, 그대로 양호한 발수성을 가진 것이 된다.
또한, 여기서의 소성 온도를 예를 들면 400℃ 이상에서 행하면, 측쇄의 메틸기가 탈리하여 발수성이 현저히 저하될 우려가 있다. 따라서, 소성 온도에 대해서는, 400℃ 미만에서 행하는 것이 바람직하며, 350℃ 이하 정도에서 행하는 것이 요망된다.
(기능액 배치 공정)
다음에, 상기의 액적 토출 장치(IJ)를 사용하여, 도 5의 (a)에 나타낸 바와 같이 배선 패턴용 잉크(제 1 기능액)(X1)를 뱅크(B, B)간의 막 패턴 형성 영역(34)에 노출된 기판(P) 위에 토출하여 배치한다. 본 발명에서는, 배선 패턴용 잉크(제 1 기능액)(X1)로서, 물 등의 분산매에 도전성 미립자를 분산시켜서 이루어지는, 상기의 액상체를 사용한다. 또한, 본 실시예에서는 도전성 미립자로서 예를 들면, 크롬을 사용한 배선 패턴용 잉크(L)를 토출하는 것으로 한다. 액적 토출의 조건으로서는 예를 들면, 잉크 중량 4∼7ng/dot, 잉크 속도(토출 속도) 5∼7m/sec로 행할 수가 있다. 또한, 액적을 토출하는 분위기는 온도 60℃ 이하, 습도 80% 이하로 설정되어 있는 것이 바람직하다. 이에 따라, 액적 토출 헤드(1)의 토출 노즐이 막히지 않고 안정된 액적 토출을 행할 수 있다.
이 재료 배치 공정에서는 도 5의 (b)에 나타낸 바와 같이, 액적 토출 헤드(1)로부터 배선 패턴용 잉크(X1)를 액적으로 하여 토출하고, 그 액적을 뱅크(B, B)간의 막 패턴 형성 영역(34)에 노출한 기판(P) 위에 배치시킨다.
이 때, 막 패턴 형성 영역(34)은 뱅크(B)에 둘러싸여 있으므로, 배선 패턴용 잉크(X1)가 소정 위치 이외로 퍼지는 것이 저지된다. 또한, 뱅크(B)는 상술한 바와 같이 발수성을 가진 재질로 되어 있기 때문에, 토출된 수계의 배선 패턴용 잉크(X1)의 일부가 뱅크(B) 위에 묻어도, 그 발수성에 의해서 뱅크(B)로부터 겉돌게 되어, 뱅크(B, B)간의 막 패턴 형성 영역(34)으로 흘러내리게 된다. 또한, 막 패턴 형성 영역(34)에 노출된 기판(P)은 친액성이 부여되어 있기 때문에, 토출된 배선 패턴용 잉크(X1)가 막 패턴 형성 영역(34)에서 노출된 기판(P) 위에서 퍼지기 쉬워진다. 이에 따라, 도 5의 (c)에 나타낸 바와 같이 배선 패턴용 잉크(X1)를 뱅 크(B, B)간의 막 패턴 형성 영역(34)의 연장 방향으로 균일하게 배치할 수 있다.
(중간 건조 공정)
기판(P)에 소정량의 배선 패턴용 잉크(X1)를 토출한 후, 분산매의 제거를 위해, 필요에 따라서 건조 처리를 한다. 그리고, 이 건조 처리에 의해서 배선 패턴용 잉크(X1)는 그 자체의 위에 배치되는 다른 종류의 배선 패턴용 잉크와 서로 섞이지 않을 정도로 고화된다. 이 건조 처리는 예를 들면, 기판(P)을 가열하는 통상의 핫플레이트, 전기로 등에 의한 처리 외에, 램프 어닐링에 의해 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로서는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들의 광원은 일반적으로는, 출력 10W이상 5000W이하의 범위인 것이 사용되지만, 본 실시예에서는 10OW이상 100OW이하의 범위로 충분하다.
그리고, 이 중간 건조 공정에 의해서, 도 6의 (a)에 나타낸 바와 같이 막 패턴 형성 영역(34)의 기판(P) 위에는, 크롬을 도전성 미립자로서 포함하는 배선 패턴용 잉크(X1)의 층이 형성된다.
또한, 배선 패턴용 잉크(X1)의 분산매를 제거하지 않아도, 배선 패턴용 잉크(X1)와 다음에 토출하는 다른 배선 패턴용 잉크(제 2 기능액)가 서로 섞이지 않을 경우에는, 중간 건조 공정을 생략해도 좋다.
또한, 이 중간 건조 공정에서 건조 조건에 따라서는, 기판(P) 위에 배치된 배선 패턴용 잉크(X1)가 다공체가 되는 경우가 있다. 예를 들면, 120℃ 가열을 5 분간 정도, 또는 180℃ 가열을 60분간 정도 행한 경우에는, 배선 패턴용 잉크(X1)가 다공체가 된다. 이와 같이, 배선 패턴용 잉크(X1)가 다공체가 된 경우에는, 배선 패턴용 잉크(X1) 위에 배치되는 제 2 기능액(다른 금속)이 배선 패턴용 잉크(X1) 내로 들어가버려, 배선 패턴용 잉크(X1)의 층이 원하는 기능을 얻을 수 없는 것이 우려된다. 이 때문에, 본 중간 건조 공정에서는, 배선 패턴용 잉크(X1)가 다공체가 되지 않는 건조 조건에서 건조하는 것이 바람직하다. 예를 들면, 60℃ 가열을 5분간 정도, 200℃ 가열을 60분간 정도 또는 250℃ 가열을 60분간 정도 행함으로써, 배선 패턴용 잉크(X1)가 다공체가 되는 것을 억제할 수 있다.
여기서, 뱅크(B)는 소수기를 갖는 재질로 이루어져 있어, 표면 처리를 행하지 않고 그대로 발수성을 발휘하도록 되어 있다. 따라서, 이러한 가열에 의한 건조를 행해도, 그 발수성이 소실하거나 현저히 저하하는 것과 같은 경우는 없다. 따라서, 배선 패턴용 잉크(X1) 위에 또 다른 기능액(배선 패턴용 잉크)을 배치하는 경우에도, 뱅크(B)에 대해서 표면 처리(발수 처리)를 행할 필요는 없다.
이와 같이 하여, 배선 패턴용 잉크(X1)(제 1 기능액)로 이루어지는 층을 형성했으면, 이 배선 패턴용 잉크(X1) 위에, 다른 도전성 미립자를 포함하는 배선 패턴용 잉크(제 2 기능액)를 배치함으로써, 막 패턴 형성 영역(34)에 다른 종류의 배선 패턴용 잉크가 적층되어 이루어지는 배선 패턴(막 패턴)을 형성한다. 또한, 본 실시예에서는 은을 도전성 미립자로서 사용한 수계의 배선 패턴용 잉크(X2)를 제 1 기능액으로 하여, 배선 패턴용 잉크(X1) 위에 배치한다.
구체적으로는, 배선 패턴용 잉크(X2)를 사용하여 상술한 재료 배치 공정을 재차 행함으로써, 도 6의 (b)에 나타낸 바와 같이, 배선 패턴용 잉크(X1) 위에 배선 패턴용 잉크(X2)를 배치한다.
그리고, 상술한 중간 건조 공정을 재차 행함으로써, 배선 패턴용 잉크(X2)의 분산매를 제거하고, 도 5의 (c)에 나타낸 바와 같이, 뱅크(B, B)간의 막 패턴 형성 영역(34)에 배선 패턴용 잉크(X1)와 배선 패턴용 잉크(X2)가 적층되어 이루어지는 배선 패턴(33)을 형성한다.
또한, 배선 패턴용 잉크(X2)의 분산매를 제거하기 위한 중간 건조 공정을 생략하고, 후술하는 열 처리/광 처리 공정을 행해도 좋다.
(열 처리/광 처리 공정)
토출 공정 후의 건조막에 대해서는, 미립자간의 전기적 접촉을 좋게 하기 위해서, 분산매를 완전히 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅재가 코팅되어 있는 경우에는, 이 코팅재도 제거할 필요가 있다. 그 때문에, 토출 공정 후의 기판(P)에는 열 처리 및/또는 광 처리를 실시하도록 한다.
열 처리 및/또는 광 처리는 통상 대기 중에서 행하지만, 필요에 따라서 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열 처리 및/또는 광 처리의 처리 온도로서는, 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적절히 결정된다. 예를 들면, 유기물로 이루어지는 코팅재를 제거하기 위해서는, 약 300℃에서 소성하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는, 실온 이상 10O℃이하에서 행하는 것이 바람직하다.
본 실시예에서는, 특히 350℃에서 60분 정도 가열 처리함으로써, 배선 패턴용 잉크(X1)와 배선 패턴용 잉크(X2)로 이루어지는 배선 패턴(33) 중의 분산매 등을 충분히 제거한다. 이 때, 뱅크(B)는 그 주 성분이 되는 골격이 무기질이므로, 열 처리에 대해서 높은 내성을 가지며, 상기 조건에서의 열 처리에 대해서도 용융되어 버리는 등의 결함을 일으키지 않아, 충분한 내성을 발휘하는 것이 된다.
이상의 공정에 의해, 뱅크(B, B)간의 막 패턴 형성 영역(34)에 크롬과 은이 적층되어 이루어지는 배선(33)을 형성할 수 있다.
또한, 기능액에 도전성 미립자가 아니고, 열 처리 또는 광 처리에 의해 도전성을 발현하는 재료를 함유시켜 두고, 본 열 처리/광 처리 공정에서 배선 패턴(33)에 도전성을 발현시키도록 해도 좋다.
이상 설명한 바와 같이, 본 실시예의 배선 패턴(33)(막 패턴)의 형성 방법에서는, 재질 그 자체의 특성으로서 발수성을 가진 뱅크(B)를 사용하므로, 이 뱅크(B)에 대해서, 특별히 발액화에 대한 표면 처리를 행하지 않아도, 뱅크(B)가 그대로 양호한 발수성을 갖는 것이 된다. 따라서, 특히 수계의 액상체로 이루어지는 배선 패턴용 잉크(X1)(제 1 기능액), 배선 패턴용 잉크(X2)(제 2 기능액)에 대해서, 뱅크(B)가 양호한 발수성을 발휘하게 되고, 따라서, 뱅크(B)에 관한 발액화 처리가 불필요하게 되므로 공정이 간이화되어, 생산성이 향상되는 동시에, 상기 기능액으로 이루어지는 배선 패턴(33)에 대한 패턴 정밀도를 충분히 높게 할 수 있다.
또한, 얻어진 뱅크(B)가 그대로 양호한 발수성을 가지므로, 배선 패턴용 잉크(X1)로부터 막 패턴을 형성한 후, 이 위에 배선 패턴용 잉크(X2)를 배치할 때에도, 뱅크(B)에 대해서 발액화 처리를 행할 필요가 없고, 따라서, 공정이 보다 간이화되어, 생산성이 향상된다.
또한, 뱅크(B)는 그 주 성분이 되는 골격이 무기질로, 열 처리에 대해서 높은 내성을 갖고 있으므로, 배선 패턴용 잉크(X1, X2)로 이루어지는 막 패턴을 소성 처리해도, 그 때에 용융되어 버리는 등의 결함을 일으키지 않아 충분한 내성을 발휘하는 것이 된다. 따라서, 프로세스의 자유도를 높일 수 있다.
또한, 이러한 형성 방법에 의해서 얻어진 배선 패턴(33)(막 패턴)은, 상술한 바와 같이 뱅크(B)가 열 처리에 대해서 충분히 대응 가능하게 되어 있으므로, 뱅크(B)에 의해서 고정밀도로 패터닝된 것이 되고, 또한, 뱅크(B)에 대한 발액화 처리가 불필요하게 되어 있으므로, 생산성이 향상된 것이 된다.
또한, 뱅크(B, B)간의 막 패턴 형성 영역(34)에 크롬과 은이 적층되어 이루어지는 배선이 형성되므로, 배선으로서의 주된 기능을 담당하는 은을, 크롬에 의해 기판(P)에 대해서 확실하게 밀착시킬 수 있다.
또한, 상기 실시예에서는 특별히 포지티브형 레지스트로서 기능하는 감광성 폴리실라잔액에 의해 뱅크(B)를 형성했지만, 본 발명은 이것에 한정되지 않고, 네거티브형으로서 기능하는 폴리실라잔액에 의해 뱅크(B)를 형성하도록 하여도 좋다. 또한, 폴리실라잔액의 종류에 따라서는 도 3의 (d), 도 4의 (d)에 나타낸 가습 처리를 생략할 수도 있다.
또한, 뱅크(B)의 형성 재료로서 감광성 폴리실라잔액을 사용하는 대신, 폴리실록산액(감광성 폴리실록산액)을 사용하여, 이 폴리실록산액으로부터 직접적으로 폴리메틸실록산 등의 폴리실록산제의 뱅크(B)를 형성하도록 해도 좋다.
또한, 상술한 바와 같이 뱅크(B) 표면이 발액성으로 되어 있는 것에 의해, 배선 패턴용 잉크(X1, X2)는 뱅크(B)로부터 겉돌게 되어, 막 패턴 형성 영역(34)으로 흘러내리게 된다. 그러나, 배선 패턴용 잉크(X1, X2)의 일부가, 예를 들면, 뱅크(B)의 윗면에 접촉된 경우에는, 뱅크(B)의 윗면에 미세한 잔사가 남는 경우가 있다. 이 때문에, 예를 들면 본 실시예에 따른 배선 패턴의 형성 방법에 의해서 형성된 배선 패턴을 TFT의 게이트 배선에 사용한 경우에는, TFT의 채널 길이가 변화하여, 누설 전류가 증대되는 등의 결함이 생기는 것이 우려된다. 그래서, 막 패턴 형성 영역(34)에 배선(33)을 형성한 후에, 뱅크(B)의 윗면 잔사를 제거하는 공정을 행하는 것이 바람직하다. 구체적으로는, 뱅크(B)의 윗면에 대해서 웨트 에칭 처리, 드라이 에칭 처리 또는 연마 처리 등을 행함으로써, 뱅크(B)의 윗면을 깎아냄으로써, 뱅크(B)의 윗면의 잔사를 제거할 수 있다.
또한, 뱅크(B)의 윗면의 잔사를 제거할 때에, 뱅크(B)의 윗면과 배선(33)의 윗면이 거의 동일면이 되도록 뱅크(B)의 윗면을 깎아내는 것이 바람직하다. 이와 같이, 뱅크(B)의 윗면과 배선(33)의 윗면을 거의 동일면으로 함으로써, 예를 들면 본 실시예에 따른 막 패턴의 형성 방법에 의해서 형성된 배선 패턴을 액정 표시 장치에 구비되는 TFT의 소스선 또는 드레인선에 사용하는 경우에, TFT 위에 배치되는 배향막의 평탄성을 확보할 수 있어, 러빙 처리 등에 불균일이 생기는 것을 억제할 수 있다.
(제 2 실시예)
제 2 실시예로서, 상기 제 1 실시예와는 다른 구성으로 이루어지는 배선(33)에 대해서, 도 7을 참조하여 설명한다. 또한, 본 제 2 실시예에서는, 상기 제 1 실시예와 다른 부분에 관하여 설명한다.
본 제 2 실시예에서는 상기 제 1 실시예에서 설명한 재료 배치 공정과 중간 건조 공정을 반복하여 행함으로써, 도 7에 나타낸 바와 같이, 막 패턴 형성 영역(34)에 티탄을 도전성 미립자로서 사용한 배선 패턴용 잉크(X3)와 은을 도전성 미립자로서 사용한 배선 패턴용 잉크(X2)를 적층한다. 또한, 도시한 바와 같이, 막 패턴 형성 영역(34)에는 기판(P)측으로부터 배선 패턴용 잉크(X3), 배선 패턴용 잉크(X2), 배선 패턴용 잉크(X3)의 순으로 적층한다. 즉, 배선 패턴용 잉크(X2)에 대해서는, 배선 패턴용 잉크(X3)에 끼워진 상태가 되도록 막 패턴 형성 영역(34)에 배치한다.
그리고, 이들 배선 패턴용 잉크(X2, X3)에 상기 제 1 실시예에서 설명한 열 처리/광 처리 공정을 행함으로써, 막 패턴 형성 영역(34)에 티탄, 은, 티탄의 순으로 적층되어 이루어지는 배선(33)을 형성한다.
티탄과 은의 적층으로 이루어지는 배선은, 은 단층과 비교하여 일렉트로 마이그레이션의 발생이 느리다는 성질을 갖고 있기 때문에, 본 실시예와 같이 은이 티탄에 의해 끼워져 이루어지는 배선(33)은, 도전율이 확보되는 동시에 일렉트로 마이그레이션의 발생이 늦어진다. 따라서, 본 실시예에 의하면, 일렉트로 마이그 레이션의 발생을 억제한 배선(33)을 얻는 것이 가능하게 된다.
또한, 일렉트로 마이그레이션의 발생을 늦추는 재료로서는, 상술한 티탄 외에, 철, 팔라듐 및 플라티나 등을 들 수 있다.
(제 3 실시예)
제 3 실시예로서, 상기 제 1 실시예 및 제 2 실시예와는 다른 구성으로 이루어지는 배선(33)에 대해서, 도 8을 참조하여 설명한다. 또한, 본 제 3 실시예에서는, 상기 제 1 실시예와 다른 부분에 관하여 설명한다.
본 제 3 실시예에서는 상기 제 1 실시예에서 설명한 재료 배치 공정과 중간 건조 공정을 반복하여 행함으로써, 도 8에 나타낸 바와 같이, 막 패턴 형성 영역(34)에 크롬을 도전성 미립자로서 사용한 배선 패턴용 잉크(X1)와 은을 도전성 미립자로서 사용한 배선 패턴용 잉크(X2)를 적층한다. 또한, 도시한 바와 같이, 막 패턴 형성 영역(34)에는 기판(P)측으로부터 배선 패턴용 잉크(X1), 배선 패턴용 잉크(X2), 배선 패턴용 잉크(X1)의 순으로 적층한다. 즉, 배선 패턴용 잉크(X2)에 대해서는, 배선 패턴용 잉크(X1)에 끼워진 상태가 되도록 막 패턴 형성 영역(34)에 배치한다.
그리고, 이들 배선 패턴용 잉크(X1, X2)에 상기 제 1 실시예에서 설명한 열 처리/광 처리 공정을 행함으로써, 막 패턴 형성 영역(34)에 크롬, 은, 크롬의 순으로 적층되어 이루어지는 배선(33)을 형성한다.
이와 같이 구성된 배선(33)은 은과 기판(P) 사이에 배치되는 크롬의 층에 의해서, 은과 기판(P)의 밀착성이 향상되는 동시에, 은의 위에 배치되는 크롬의 층에 의해서, 은의 산화 및 손상을 방지하는 것이 가능하게 된다. 따라서, 본 실시예에 의하면, 밀착성이 향상되는 동시에, 내산화성 및 내상성(耐傷性)을 갖는 배선(33)을 얻는 것이 가능하게 된다.
(제 4 실시예)
제 4 실시예로서, 상기 제 1 실시예∼제 3 실시예와는 다른 구성으로 이루어지는 배선(33)에 대해서, 도 9를 참조하여 설명한다. 또한, 본 제 4 실시예에서는, 상기 제 1 실시예와 다른 부분에 관하여 설명한다.
본 제 4 실시예에서는, 상기 제 1 실시예에서 설명한 재료 배치 공정과 중간 건조 공정을 반복하여 행함으로써, 도 9에 나타낸 바와 같이, 막 패턴 형성 영역(34)에, 기판(P)측으로부터 망간을 도전성 미립자로서 사용한 배선 패턴용 잉크(X4), 은을 도전성 미립자로서 사용한 배선 패턴용 잉크(X2), 니켈을 도전성 미립자로서 사용한 배선 패턴용 잉크(X5)를 순서대로 적층한다.
그리고, 이들 배선 패턴용 잉크(X2, X4, X5)에 상기 제 1 실시예에서 설명한 열 처리/광 처리 공정을 행함으로써, 막 패턴 형성 영역(34)에 망간, 은, 니켈의 순으로 적층하여 이루어지는 배선(33)을 형성한다.
이와 같이 구성된 배선(33)은 은과 기판(P) 사이에 배치되는 망간의 층에 의해서, 은과 기판(P)의 밀착성이 향상된다. 또한, 니켈은 기판(P)과 은의 밀착성을 향상하는 기능 외에, 플라스마 조사에 의한 은의 열화를 억제하는 기능을 갖고 있다. 이 때문에, 은의 위에 니켈을 배치함으로써, 배선(33)이 형성된 기판(P)에 대해서 플라스마 조사를 행할 때에, 은의 열화를 억제할 수 있는 배선(33)을 얻을 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위에서 각종 변경이 가능하다. 예를 들면, 배선(33)으로서 특히 도전성 미립자를 함유하여 이루어지는 배선 패턴용 잉크를 제 1 기능액으로서 기판(P) 위에 도포하고, 건조 등을 행한 후, 이 위에 절연 특성을 갖는 재료를 함유하는 수계의 잉크(제 2 기능액)를 도포하고, 건조함으로써 도전막과 절연막으로 이루어지는 막 패턴(배선 패턴)을 형성하도록 하여도 좋다.
또한, 본 발명에서 형성되는 막 패턴으로서는, 복수의 기능액으로 형성하는 경우에, 이들 기능액을 동일 재료로 하여도 좋으며, 그 경우에는 1회의 도포 처리로는 원하는 막 두께를 얻을 수 없는 경우에, 처리를 반복함으로써 원하는 막 두께를 얻을 수 있도록 할 수 있다.
또한, 복수의 기능액을 적층하지 않고, 1회의 기능액 도포로, 본 발명에 따른 막 패턴을 형성하도록 해도 좋고, 또한 막 패턴의 종류에 관해서도 배선 패턴 이외의 절연 패턴 등으로 해도 좋다.
(실험예)
여기서, 상기의 실시예에서 형성한 폴리실라잔액으로 이루어지는 뱅크의 각종 잉크(기능액)나 이것에 사용되는 분산매에 대한 습윤성을 조사하기 위해서, 그 접촉각(정적(靜的) 접촉각)을 조사했다. 얻어진 결과를 이하에 나타낸다. 또한, 비교를 위해, 뱅크로서 종래의 아크릴계 수지로 이루어지는 뱅크에 대해서도, 그 접촉각을 조사했다. 또한, 아크릴계 수지로 이루어지는 뱅크에 대해서는, CF4 가스를 사용한 플라스마 처리에 의한 발액화 처리를 행한 것에 대해서도, 잉크에 대한 접촉각을 조사했다. 또한, 이하의 뱅크 재질에 관한 표기에서, 폴리실라잔이라고 한 것은, 폴리실라잔액을 도포하여, 최종적으로 폴리메틸 실록산으로 한 것을 의미하고 있다.
·잉크 재료 접촉각 뱅크 재질
물 94° 폴리실라잔
테트라데칸 15° 폴리실라잔
Ag잉크(탄화수소계 분산매) 24° 폴리실라잔
Mn잉크(탄화수소계 분산매) 21° 폴리실라잔
Ag잉크(수계 분산매) 50° 폴리실라잔
Ni잉크(수계 분산매) 46° 폴리실라잔
물 65° 아크릴계 수지
물 100° 아크릴계 수지(발액화 처리)
테트라데칸 26° 아크릴계 수지
테트라데칸 54° 아크릴계 수지(발액화 처리)
이러한 실험에 의해, 본 발명에서의 폴리실라잔액(폴리메틸 실록산)으로 이루어지는 뱅크는 물에 대한 발액성, 즉 발수성이 94°로 양호하며, 종래의 발액화 처리 후의 아크릴계 수지에 대한 테트라데칸의 접촉각(54°)이나, 발액화 처리 후 의 아크릴계 수지에 대한 물의 접촉각(100°)과 동등 이상인 것이 확인되었다. 또한, 수계 분산매를 사용한 잉크(Ag잉크, Ni잉크)에 대해서도, 양호한 발수성을 발휘하는 것이 확인되었다.
(전기 광학 장치)
다음에, 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 관하여 설명한다. 도 10은 본 발명에 따른 액정 표시 장치에 대해서, 각 구성 요소와 함께 나타내는 대향 기판측에서 본 평면도이고, 도 11은 도 10의 H-H'선을 따르는 단면도이다. 도 12는 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 도 13은 액정 표시 장치의 부분 확대 단면도이다.
도 10 및 도 11에서, 본 실시예의 액정 표시 장치(전기 광학 장치)(100)는, 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광 경화성의 밀봉재인 시일재(52)에 의해 서로 부착되고, 이 시일재(52)에 의해서 구획된 영역 내에 액정(50)이 봉입, 유지되어 있다. 시일재(52)는 기판면 내의 영역에서 폐쇄된 프레임 형상으로 형성되어 있다.
시일재(52)의 형성 영역의 내측 영역에는, 차광성 재료로 이루어지는 주변 구획(53)이 형성되어 있다. 시일재(52)의 외측 영역에는, 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 한 변을 따라 형성되어 있고, 이 한 변에 인접하는 두 변을 따라서 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 나머지 한 변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204)의 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들면, 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자군을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하도록 하여도 좋다. 또한, 액정 표시 장치(100)에서는, 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic) 모드, C-TN법, VA방식, IPS방식 등의 동작 모드나, 표준 백색 모드/표준 흑색 모드의 구별에 따라서, 위상 차판, 편광판 등이 소정의 방향으로 배치되지만, 여기서는 도시를 생략한다. 또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성하는 경우에는, 대향 기판(20)에서 TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에 예를 들면, 적(R), 녹(G), 청(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 12에 나타낸 바와 같이, 복수의 화소(1OOa)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는, 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 여기서, 도 12는 본 발명에 따른 액티브 매트릭스 기판 의 일례를 나타낸 도면으로 되어 있다.
데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는, 이 순서로 선(線) 순차적으로 공급해도 좋고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여, 그룹 마다 공급하도록 해도 좋다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있어, 소정의 타이밍으로, 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서로 선 순차적으로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여 화소 전극(19)을 통해서 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는, 도 15에 나타내는 대향 기판(20)의 대향 전극(121) 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2, …, Sn)가 누설되는 것을 방지하기 위해서, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3자리나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 따라, 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 13은 보텀 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부분 확대 단면도로서, 이 도면에 나타내는 보텀 게이트형 TFT(30)는, 본 발명에서의 디바이스의 일실시예가 되는 것이다. TFT 어레이 기판(10)을 구성하는 유리 기판(P)에는, 상기 실시예의 막 패턴 형성 방법에 의해 형성된 복수의 다른 재료가 적층되어 이루어지는 게이트 배선(61)이 형성되어 있다. 여기서, 본 실시예에서는 게이트 배선(61)을 형성할 때에, 상술한 바와 같이 폴리실록산 골격을 갖는 무기질의 뱅크재를 사용하고 있으므로, 후술하는 비정질 실리콘층을 형성하는 프로세스에서 약350℃에까지 가열되어도, 뱅크(B)가 그 온도에 충분히 견딜 수 있는 것으로 되어 있다. 또한, 본 실시예에서는, 크롬(61a)과 은(61b)이 적층되어 이루어지는 게이트 배선(61)을 일례로서 도시한다.
게이트 배선(61) 위에는, SiNx로 이루어지는 게이트 절연막(62)을 통하여 비정질 실리콘(a-Si)층으로 이루어지는 반도체층(63)이 적층되어 있다. 그리고, 상기의 게이트 배선 부분에 대향하는 반도체층(63)의 부분이 채널 영역으로 되어 있다. 반도체층(63) 위에는 오믹 접합을 얻기 위해서, 예를 들면, n+형 a-Si층으로 이루어지는 접합층(64a, 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(63) 위에는, 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에칭 스톱막(65)이 형성되어 있다. 또한, 이들 게이트 절연막(62), 반도체층(63), 및 에칭 스톱막(65)은, 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토 에칭을 실시함으로써 도시한 바와 같이 패터닝되어 있다.
또한, 접합층(64a, 64b) 및 ITO로 이루어지는 화소 전극(19)도 마찬가지로 성막하는 동시에, 포토 에칭을 실시함으로써 도시한 바와 같이 패터닝한다. 그리고, 화소 전극(19), 게이트 절연막(62) 및 에칭 스톱막(65) 위에 각각 뱅크(66…) 를 형성하고, 이들 뱅크(66…) 사이에 상술한 액적 토출 장치(IJ)를 이용하여, 소스선, 드레인선을 형성한다. 또한, 뱅크(66…)를 본 발명에 따른 상기한 폴리실라잔액으로부터 형성함으로써, 상기의 소스선 및 드레인선에 대해서도, 본 발명에 따른 막 패턴으로 할 수 있다.
따라서, 본 실시예에서는 게이트선(61), 소스선 및 드레인선을 복수의 다른 재료가 적층되어 이루어지는 배선으로서 형성할 수 있어, 복수의 기능성을 갖는 게이트선(61), 소스선 및 드레인선을 얻을 수 있다.
또한, 이 배선이 상기 제 1 실시예에서 설명한 크롬과 은의 2층으로 이루어지는 경우에는, 게이트선(61), 소스선 및 드레인선의 밀착성이 향상된 액정 표시 장치(100)를 얻을 수 있다. 또한, 상기 배선이 제 2 실시예에서 설명한 티탄, 은, 티탄의 순으로 적층되어 이루어지는 경우에는, 게이트선(61), 소스선 및 드레인선의 일렉트로 마이그레이션이 억제된 액정 표시 장치(100)를 얻을 수 있다. 또한, 상기 배선이 제 3 실시예에서 설명한 크롬, 은, 크롬의 순으로 적층되어 이루어지는 경우에는, 게이트선(61), 소스선 및 드레인선의 밀착성이 향상되는 동시에 내산화성 및 내상성이 향상된 액정 표시 장치(100)를 얻을 수 있다. 또한, 상기 배선이 상기 제 4 실시예에서 설명한 망간, 은, 니켈의 순으로 적층되어 이루어지는 경우에는, 게이트선(61), 소스선 및 드레인선의 밀착성이 향상되는 동시에 은의 플라스마 처리에 의한 열화가 억제된 액정 표시 장치(100)를 얻을 수 있다.
상기 실시예에서는 본 발명에서의 디바이스의 일실시예인 TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 했지만, 액정 표 시 장치 이외에도, 예를 들면 유기 EL(일렉트로 루미네선스) 표시 디바이스에 적용할 수 있다. 유기 EL 표시 디바이스는 형광성의 무기 및 유기 화합물을 포함하는 박막을 음극과 양극으로 끼운 구성을 가지며, 상기 박막에 전자 및 정공(홀)을 주입하여 여기시킴으로써 여기자(勵起子)(엑시톤)를 생성시켜, 이 엑시톤이 재결합할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다.
그리고, 상기의 TFT(30)를 갖는 기판 위에, 유기 EL 표시 소자에 사용되는 형광성 재료 중, 적, 녹 및 청색의 각 발광색을 나타내는 재료 즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하여 각각을 패터닝함으로써, 자발광 풀 컬러 EL 장치를 제조할 수 있다.
본 발명에서의 전기 광학 장치의 범위에는, 이러한 유기 EL 장치도 포함되어 있어, 본 발명에 의하면, 예를 들어 복수의 기능성을 갖는 배선을 구비한 유기 EL 장치를 제공할 수 있다.
도 14는 상기 액적 토출 장치(IJ)에 의해 일부의 구성 요소가 제조된 유기 EL 장치의 측단면도이다. 도 14를 참조하면서, 유기 EL 장치의 개략 구성을 설명한다.
도 14에서 유기 EL 장치(301)는 기판(311), 회로 소자부(321), 화소 전극(331), 뱅크부(341), 발광 소자(351), 음극(361)(대향 전극), 및 밀봉 기판(371)으로 구성된 유기 EL 소자(302)에, 플렉시블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다. 회로 소자부(321)는 액티브 소자인 TFT(30)가 기판(311) 위에 형성되고, 복수의 화소 전극(331)이 회로 소자부(321) 위에 정렬하여 구성된 것이다. 그리고, TFT(30)를 구성하는 게이트 배선(61)이, 상술한 실시예의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(331) 사이에는 뱅크부(341)가 격자 형상으로 형성되어 있고, 뱅크부(341)에 의해 생긴 오목부 개구(344)에 발광 소자(351)가 형성되어 있다. 또한, 발광 소자(351)는 적색의 발광을 이루는 소자와 녹색의 발광을 이루는 소자와 청색의 발광을 이루는 소자로 이루어져 있고, 이것에 의해 유기 EL 장치(301)는 풀 컬러 표시를 실현하는 것으로 되어 있다. 음극(361)은 뱅크부(341) 및 발광 소자(351)의 상부 전체면에 형성되고, 음극(361) 위에는 밀봉용 기판(371)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(301)의 제조 프로세스는, 뱅크부(341)를 형성하는 뱅크부 형성 공정과, 발광 소자(351)를 적절히 형성하기 위한 플라스마 처리 공정과, 발광 소자(351)를 형성하는 발광 소자 형성 공정과, 음극(361)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(371)을 음극(361) 위에 적층하여 밀봉하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은, 오목부 개구(344), 즉 화소 전극(331) 위에 정공 주입층(352) 및 발광층(353)을 형성함으로써 발광 소자(351)를 형성하는 것으로, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 그리고, 정공 주입층 형성 공정은, 정공 주입층(352)을 형성하기 위한 액상체 재료를 각 화소 전극(331) 위에 토출하는 제 1 토출 공정과, 토출된 액상체 재료를 건조시켜서 정공 주입층(352)을 형성하는 제 1 건조 공정을 갖고 있다. 또한, 발광층 형성 공정은 발광 층(353)을 형성하기 위한 액상체 재료를 정공 주입층(352) 위에 토출하는 제 2 토출 공정과, 토출된 액상체 재료를 건조시켜서 발광층(353)을 형성하는 제 2 건조 공정을 갖고 있다. 또한, 발광층(353)은 상술한 바와 같이 적, 녹, 청 3색에 대응하는 재료에 의해 3종류의 것이 형성되도록 되어 있고, 따라서 상기의 제 2 토출 공정은 3종류의 재료를 각각에 토출하기 위해 3개의 공정으로 이루어져 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제 1 토출 공정과, 발광층 형성 공정에서의 제 2 토출 공정에서 상기한 액적 토출 장치(IJ)를 사용할 수 있다.
상술한 실시예에서는, 본 발명에 따른 막 패턴 형성 방법을 사용하여, TFT(박막 트랜지스터)의 게이트 배선을 형성하고 있지만, 소스 전극, 드레인 전극, 화소 전극 등의 다른 구성 요소를 제조하는 것도 가능하다. 이하, TFT를 제조하는 방법에 대해서 도 15를 참조하면서 설명한다.
도 15의 (a)에 나타낸 바와 같이, 우선, 세정한 유리 기판(510)의 윗면에, 1화소 피치의 1/20∼1/10의 홈(511a)을 설치하기 위한 제 1 층째의 뱅크(511)를 상기한 폴리실라잔액을 사용하여 형성한다. 이와 같이 폴리실라잔으로부터 형성되는, 폴리실록산을 골격으로 하는 무기 재료로 이루어지는 뱅크는 상술한 바와 같이 발수성을 갖고, 또한 광 투과성도 갖는 것이 된다.
상기 제 1 층째의 뱅크 형성 공정에 이어지는 게이트 주사 전극 형성 공정에서는, 뱅크(511)로 구획된 묘화 영역인 상기 홈(511a) 내를 채우도록, 도전성 재료를 포함하는 수계 기능액의 액적을 잉크젯으로 토출함으로써, 게이트 주사 전 극(512)을 형성한다. 즉, 이 게이트 주사 전극(512)을 형성할 때에는, 본 발명에 따른 막 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등이 적합하게 채용 가능하다. 이와 같이 하여 형성된 게이트 주사 전극(512)은 뱅크(511)가 충분한 발수성을 갖고 있으므로, 홈(511a)으로부터 비어져 나오지 않아 미세한 배선 패턴을 형성하는 것이 가능하게 되어 있다.
이상의 공정에 의해, 기판(510) 위에는 뱅크(511)와 게이트 주사 전극(512)으로 이루어지는 평탄한 윗면을 구비한 은(Ag)으로 이루어지는 제 1 도전층(A1)이 형성된다.
또한, 홈(511a) 내에서의 양호한 토출 결과를 얻기 위해서는, 도 15의 (a)에 나타낸 바와 같이, 이 홈(511a)의 형상으로서 순(順) 테이퍼(토출원을 향해서 여는 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이에 따라, 토출된 액적을 충분히 깊숙이까지 들어가게 하는 것이 가능해진다.
다음에, 도 15의 (b)에 나타낸 바와 같이, 플라스마 CVD 법에 의해 게이트 절연막(513), 활성층(510), 콘택트층(509)의 연속 성막을 행한다. 게이트 절연막(513)으로서 질화 실리콘막, 활성층(510)으로서 비정질 실리콘막, 콘택트층(509)으로서 n+형 실리콘막을 원료 가스나 플라스마 조건을 변화시킴으로써 형성한다. CVD 법으로 형성하는 경우, 300℃∼350℃의 열 이력이 필요하게 되지만, 상기의 폴리실라잔액으로 이루어지는 무기계의 뱅크에 사용함으로써 투명성, 내열성에 관한 문제를 회피할 수 있다.
상기 반도체층 형성 공정에 이어지는 제 2 층째의 뱅크 형성 공정에서는, 도 15의 (c)에 나타낸 바와 같이, 게이트 절연막(513)의 윗면에, 1화소 피치의 1/20∼1/10이고, 또한, 상기 홈(511a)과 교차하는 홈(514a)을 설치하기 위한 2층째의 뱅크(514)를 역시 상기한 폴리실라잔액을 사용하여 형성한다. 이와 같이 폴리실라잔으로부터 형성되는 무기질의 뱅크는 상술한 바와 같이 발수성을 갖고, 또한 광 투과성도 갖는 것이 된다.
상기 제 2 층째의 뱅크 형성 공정에 이어지는 소스·드레인 전극 형성 공정에서는, 뱅크(514)로 구획된 묘화 영역인 상기 홈(514a) 내를 채우도록, 도전성 재료를 포함하는 수계 기능액의 액적을 잉크젯으로 토출함으로써 도 15의 (d)에 나타낸 바와 같이, 상기 게이트 주사 전극(512)에 대하여 교차하는 소스 전극(515) 및 소스 전극(516)이 형성된다. 그리고, 소스 전극(515) 및 드레인 전극(516)을 형성할 때에, 본 발명에 따른 막 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로서는 Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등이 적합하게 채용 가능하다. 이와 같이 하여 형성된 소스 전극(515) 및 드레인 전극(516)은 뱅크(514)가 충분한 발수성을 갖고 있으므로, 홈(514a)으로부터 비어져 나오지 않아, 미세한 배선 패턴을 형성하는 것이 가능하게 되어 있다.
또한, 소스 전극(515) 및 드레인 전극(516)을 배치한 홈(514a)을 메우도록 절연 재료(517)가 배치된다. 이상의 공정에 의해, 기판(510) 위에는 뱅크(514)와 절연 재료(517)로 이루어지는 평탄한 윗면(520)이 형성된다.
그리고, 절연 재료(517)에 콘택트 홀(519)을 형성하는 동시에, 윗면(520) 위에 패터닝된 화소 전극(ITO)(518)을 형성하고, 콘택트 홀(519)을 통하여 드레인 전극(516)과 화소 전극(518)을 접속함으로써 TFT가 형성된다.
도 16은 액정 표시 장치의 다른 실시예를 나타낸 도면이다.
도 16에 나타내는 액정 표시 장치(전기 광학 장치)(901)는, 크게 나누면 컬러의 액정 패널(전기 광학 패널)(902)과, 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또한, 필요에 따라서 백라이트 등의 조명 장치, 그 밖의 부대 기기가 액정 패널(902)에 부설되어 있다.
액정 패널(902)은 시일재(904)에 의해서 접착된 한 쌍의 기판(905a) 및 기판(905b)을 가지며, 이들 기판(905a)과 기판(905b)의 사이에 형성되는 간극, 소위 셀 갭에는 액정이 봉입되어 있다. 이들 기판(905a) 및 기판(905b)은, 일반적으로는 투광성 재료, 예를 들면 유리, 합성 수지 등에 의해 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 편광판(906b)이 부착되어 있다. 또한, 도 21에서는 편광판(906b)의 도시를 생략하고 있다.
또한, 기판(905a)의 내측 표면에는 전극(907a)이 형성되고, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들 전극(907a, 907b)은 스트라이프 형상 또는 문자, 숫자, 그 밖의 적절한 패턴 형상으로 형성되어 있다. 또한, 이들 전극(907a, 907b)은 예를 들면 ITO(Indium Tin Oxide : 인듐 주석 산화물) 등의 투광성 재료에 의해 형성되어 있다. 기판(905a)은 기판(905b)에 대하여 내뻗은 돌출부를 갖고, 이 돌출부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는 기 판(905a) 위에 전극(907a)을 형성할 때에 전극(907a)과 동시에 형성된다. 따라서, 이들 단자(908)는 예를 들면 ITO에 의해 형성되어 있다. 이들 단자(908)에는, 전극(907a)으로부터 일체로 연장되는 것, 및 도전재(도시 생략)를 통하여 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는, 배선 기판(909) 위의 소정 위치에 액정 구동용 IC로서의 반도체 소자(900)가 실장되어 있다. 또한, 도시는 생략하고 있지만, 반도체 소자(900)가 실장되는 부위 이외의 부위의 소정 위치에는 저항, 콘덴서, 그 밖의 칩 부품이 실장되어 있어도 좋다. 배선 기판(909)은 예를 들면, 폴리이미드 등의 가요성을 갖는 필름 형상의 베이스 기판(911) 위에 형성된 Cu 등의 금속막을 패터닝하여 배선 패턴(912)을 형성함으로써 제조되어 있다.
본 실시예에서는 액정 패널(902)에서의 전극(907a, 907b) 및 회로 기판(903)에서의 배선 패턴(912)이 본 발명의 막 패턴의 형성 방법에 의해 형성되어 있다. 따라서, 본 실시예의 액정 표시 장치에 의하면, 상술한 바와 같이 고정밀도로 패터닝되어, 생산성도 향상된 배선 패턴(912) 등의 막 패턴을 구비함으로써, 이 액정 표시 장치 자체도 양호한 것이 된다.
또한, 상술한 예는 패시브형의 액정 패널이지만, 액티브 매트릭스형의 액정 패널로 해도 좋다. 즉, 한 쪽 기판에 박막 트랜지스터(TFT)를 형성하고, 각 TFT에 대하여 화소 전극을 형성한다. 또한, 각 TFT에 전기적으로 접속하는 배선(게이트 배선, 소스 배선)을 상기와 같이 잉크젯 기술을 이용하여 형성할 수 있다. 한편, 대향하는 기판에는 대향 전극 등이 형성되어 있다. 이러한 액티브 매트릭스형의 액정 패널에도 본 발명을 적용할 수 있다.
다음에, 본 발명의 전자 기기의 구체예에 관하여 설명한다.
도 17의 (a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 17의 (a)에서, 600은 휴대 전화 본체를 나타내고, 601은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 17의 (b)는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 17의 (b)에서 700은 정보 처리 장치, 701은 키보드 등의 입력부, 703은 정보 처리 본체, 702는 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 17의 (c)는 손목 시계형 전자 기기의 일례를 나타낸 사시도이다. 도 17의 (c)에서 800은 시계 본체를 나타내고, 801은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 17의 (a)∼(c)에 나타낸 전자 기기는, 상기 실시예의 액정 표시 장치를 구비한 것이므로, 이 전자 기기 자체도 양호한 것이 된다.
또한, 본 실시예의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로 루미네선스 표시 장치, 플라스마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
본 발명에 의하면, 뱅크에 대한 표면 처리(발액화 처리)를 불필요하게 하고, 이에 따라 공정을 간이화하여 생산성을 향상한 막 패턴의 형성 방법과, 이것에 의 해서 얻어지는 막 패턴, 게다가 디바이스, 전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법을 제공할 수 있다.

Claims (20)

  1. 기능액을 기판 위에 배치하여 막 패턴을 형성하는 방법으로서,
    상기 기판 위에 상기 막 패턴의 형성 영역에 대응한 뱅크를 형성하는 공정과,
    상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정과,
    상기 기능액을 경화 처리하여 막 패턴으로 하는 공정을 가지며,
    상기 뱅크를 형성하는 공정에서는, 폴리실라잔액 또는 폴리실록산액을 도포하고, 이어서 이것을 노광하여 현상해서 패터닝한 후, 소성함으로써 측쇄(側鎖)에 소수기(疎水基)를 가지며, 실록산 결합을 골격으로 하는 재질의 뱅크를 형성하도록 하고,
    상기 기능액으로서, 수계(水系)의 분산매 또는 용매를 함유한 액상체를 사용하는 것을 특징으로 하는 막 패턴의 형성 방법.
  2. 제 1 항에 있어서,
    상기 소수기가 메틸기인 것을 특징으로 하는 막 패턴의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 폴리실라잔액 또는 폴리실록산액으로서 광산(光酸) 발생제를 함유하고, 포지티브형 레지스트로서 기능하는 감광성 폴리실라잔액 또는 감광성 폴리실록산액 을 사용하는 것을 특징으로 하는 막 패턴의 형성 방법.
  4. 제 1 항에 있어서,
    상기 기능액에 함유되는 기능 재료가 도전성 재료인 것을 특징으로 하는 막 패턴의 형성 방법.
  5. 기능액을 기판 위에 배치하여 막 패턴을 형성하는 방법으로서,
    상기 기판 위에 상기 막 패턴의 형성 영역에 대응한 뱅크를 형성하는 공정과,
    상기 뱅크에 의해서 구획된 영역에 제 1 기능액을 배치하는 공정과,
    배치한 상기 제 1 기능액 위에 제 2 기능액을 배치하는 공정과,
    상기 뱅크에 의해서 구획된 영역에 적층한 상기 제 1 기능액과 상기 제 2 기능액에 대하여 소정의 처리를 실시함으로써, 복수의 재료가 적층되어 이루어지는 막 패턴을 형성하는 공정을 가지며,
    상기 뱅크를 형성하는 공정에서는, 폴리실라잔액 또는 폴리실록산액을 도포하고, 이어서 이것을 노광하여 현상해서 패터닝한 후, 소성함으로써 측쇄에 소수기를 가지며, 실록산 결합을 골격으로 하는 재질의 뱅크를 형성하도록 하고,
    상기 제 1 기능액으로서 수계의 분산매 또는 용매를 함유한 액상체를 사용하는 동시에, 상기 제 2 기능액으로서 수계의 분산매 또는 용매를 함유한 액상체를 사용하는 것을 특징으로 하는 막 패턴의 형성 방법.
  6. 제 5 항에 있어서,
    상기 소수기가 메틸기인 것을 특징으로 하는 막 패턴의 형성 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 폴리실라잔액 또는 폴리실록산액으로서 광산 발생제를 함유하고, 포지티브형 레지스트로서 기능하는 감광성 폴리실라잔액 또는 감광성 폴리실록산액을 사용하는 것을 특징으로 하는 막 패턴의 형성 방법.
  8. 제 5 항에 있어서,
    상기 제 1 기능액과 제 2 기능액은 서로 다른 종류의 기능 재료를 함유하여 이루어지는 액인 것을 특징으로 하는 막 패턴의 형성 방법.
  9. 제 5 항에 있어서,
    배치한 상기 제 1 기능액 위에 제 2 기능액을 배치하는 공정에 앞서, 상기 제 1 기능액을 고화시켜 두는 것을 특징으로 하는 막 패턴의 형성 방법.
  10. 제 5 항에 있어서,
    상기 제 1 기능액 및 제 2 기능액에 함유되는 기능 재료는 모두 도전성 재료인 것을 특징으로 하는 막 패턴의 형성 방법.
  11. 제 5 항에 있어서,
    상기 제 2 기능액은 형성되는 막 패턴의 주된 기능을 담당하는 제 2 기능 재료를 함유하고, 상기 제 1 기능액은 상기 제 2 기능 재료와 상기 기판과의 밀착성을 향상시키기 위한 제 1 기능 재료를 함유하여 이루어지는 것을 특징으로 하는 막 패턴의 형성 방법.
  12. 제 5 항에 있어서,
    상기 제 1 기능액과 제 2 기능액 중 한 쪽은 형성되는 막 패턴의 주된 기능을 담당하는 주 재료를 함유하고, 다른 쪽은 상기 주 재료의 일렉트로 마이그레이션을 억제하기 위한 재료를 함유하여 이루어지는 것을 특징으로 하는 막 패턴의 형성 방법.
  13. 제 5 항에 있어서,
    상기 제 1 기능액과 제 2 기능액 중 한 쪽은 형성되는 막 패턴의 주된 기능을 담당하는 주 재료를 함유하고, 다른 쪽은 절연 특성을 갖는 재료를 함유하여 이루어지는 것을 특징으로 하는 막 패턴의 형성 방법.
  14. 제 5 항에 있어서,
    상기 제 1 기능액과 제 2 기능액 중 한 쪽은 형성되는 막 패턴의 주된 기능 을 담당하는 주 재료를 함유하고, 다른 쪽은 상기 주 재료의 플라스마 손상을 억제하기 위한 재료를 함유하여 이루어지는 것을 특징으로 하는 막 패턴의 형성 방법.
  15. 제 14 항에 있어서,
    상기 주 재료의 플라스마 손상을 억제하기 위한 재료란, 상기 플라스마 손상에 의한 확산을 억제하기 위한 배리어 재료인 것을 특징으로 하는 막 패턴의 형성 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 액티브 매트릭스 기판의 제조 방법에 있어서,
    기판 위에 게이트 배선을 형성하는 제 1 공정과,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 제 2 공정과,
    상기 게이트 절연막을 통하여 반도체층을 적층하는 제 3 공정과,
    상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과,
    상기 소스 전극 및 상기 드레인 전극 위에 절연 재료를 배치하는 제 5 공정과,
    상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제 6 공정을 가지며,
    상기 제 1 공정, 상기 제 4 공정, 상기 제 6 공정 중 적어도 하나의 공정에서는, 제 1 항 또는 제 5 항에 기재된 막 패턴의 형성 방법을 사용하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
KR1020060039229A 2005-05-11 2006-05-01 막 패턴과 그 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법 KR100740969B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00138091 2005-05-11
JP2005138091A JP4345710B2 (ja) 2005-05-11 2005-05-11 膜パターンの形成方法

Publications (2)

Publication Number Publication Date
KR20060116701A KR20060116701A (ko) 2006-11-15
KR100740969B1 true KR100740969B1 (ko) 2007-07-19

Family

ID=37390151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060039229A KR100740969B1 (ko) 2005-05-11 2006-05-01 막 패턴과 그 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법

Country Status (5)

Country Link
US (1) US20060256247A1 (ko)
JP (1) JP4345710B2 (ko)
KR (1) KR100740969B1 (ko)
CN (1) CN100411100C (ko)
TW (1) TW200644076A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9857682B2 (en) 2015-01-05 2018-01-02 Samsung Display Co., Ltd. Positive photosensitive siloxane resin composition and display device formed using the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601567B2 (en) * 2005-12-13 2009-10-13 Samsung Mobile Display Co., Ltd. Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
KR101238233B1 (ko) * 2006-06-30 2013-03-04 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법
US9615463B2 (en) * 2006-09-22 2017-04-04 Oscar Khaselev Method for producing a high-aspect ratio conductive pattern on a substrate
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
KR20100071650A (ko) * 2008-12-19 2010-06-29 삼성전자주식회사 가스차단성박막, 이를 포함하는 전자소자 및 이의 제조방법
JP2011064751A (ja) * 2009-09-15 2011-03-31 Seiko Epson Corp 導電膜積層部材、電気光学装置、電子機器
KR101238738B1 (ko) * 2010-12-27 2013-03-06 한국세라믹기술원 자기 발광 소자용 봉지재 및 봉지재 제조 방법, 그 봉지재를 이용한 자기 발광 소자 및 그의 제조 방법
JP5978621B2 (ja) * 2011-12-22 2016-08-24 株式会社リコー インク及び導電性パターンの形成方法
KR20130089039A (ko) 2012-02-01 2013-08-09 삼성디스플레이 주식회사 증착 소스, 증착 장치 및 유기 발광 표시 장치 제조 방법
US9490048B2 (en) * 2012-03-29 2016-11-08 Cam Holding Corporation Electrical contacts in layered structures
KR102579375B1 (ko) 2016-02-05 2023-09-18 삼성디스플레이 주식회사 감광성 수지 조성물, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040081912A1 (en) * 1998-10-05 2004-04-29 Tatsuro Nagahara Photosensitive polysilazane composition and method of forming patterned polysilazane film
CN1248279C (zh) * 2000-03-24 2006-03-29 松下电器产业株式会社 等离子体显示板及其制造方法
US6893490B2 (en) * 2000-04-17 2005-05-17 Matsushita Electric Industrial Co., Ltd. Ink for display panel and method for producing plasma display panel using the same
JP2004146796A (ja) * 2002-09-30 2004-05-20 Seiko Epson Corp 膜パターンの形成方法、薄膜製造装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP3903940B2 (ja) * 2003-03-31 2007-04-11 Ｊｓｒ株式会社 光導波路チップ及びそれを含む光学部品の製造方法
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP4103830B2 (ja) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法
JP2005012173A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2005013985A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2005019955A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
공개특허공보 특1988-0005184(1988년06월28일 공개)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9857682B2 (en) 2015-01-05 2018-01-02 Samsung Display Co., Ltd. Positive photosensitive siloxane resin composition and display device formed using the same

Also Published As

Publication number Publication date
CN1862768A (zh) 2006-11-15
CN100411100C (zh) 2008-08-13
JP2006317567A (ja) 2006-11-24
US20060256247A1 (en) 2006-11-16
JP4345710B2 (ja) 2009-10-14
KR20060116701A (ko) 2006-11-15
TW200644076A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
KR100740969B1 (ko) 막 패턴과 그 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
US7771246B2 (en) Method of forming film pattern, film pattern, device, electro optic device, and electronic apparatus
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100801201B1 (ko) 패턴 형성 방법, 막구조체, 전기 광학 장치 및 전자 기기
KR100710021B1 (ko) 뱅크의 형성 방법, 막 패턴의 형성 방법, 반도체 장치,전기 광학 장치, 및 전자 기기
KR100767909B1 (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치 및 전자기기
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
KR20040099133A (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
KR20070107593A (ko) 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치 및 전자 기기
US20060178013A1 (en) Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus
KR100805870B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4640093B2 (ja) 膜パターンの形成方法、デバイスの製造方法
KR100797593B1 (ko) 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기
JP2008098550A (ja) 膜パターンの形成方法
JP2006352057A (ja) 膜パターンの形成方法、半導体装置、電気光学装置、及び電子機器
JP2007103758A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2007108204A (ja) 画素電極形成方法、デバイス製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100712

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee