KR101238233B1 - 박막트랜지스터와 그 제조방법 - Google Patents
박막트랜지스터와 그 제조방법 Download PDFInfo
- Publication number
- KR101238233B1 KR101238233B1 KR1020060060863A KR20060060863A KR101238233B1 KR 101238233 B1 KR101238233 B1 KR 101238233B1 KR 1020060060863 A KR1020060060863 A KR 1020060060863A KR 20060060863 A KR20060060863 A KR 20060060863A KR 101238233 B1 KR101238233 B1 KR 101238233B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ohmic contact
- forming
- active layer
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 239000010408 film Substances 0.000 claims abstract description 32
- 230000001681 protective effect Effects 0.000 claims abstract description 22
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 13
- 239000012495 reaction gas Substances 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 177
- 230000007257 malfunction Effects 0.000 abstract description 3
- 239000011241 protective layer Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum (Al) Chemical compound 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
본 발명은 박막트랜지스터를 포함하는 어레이기판의 제조공정 중, 액티브층의 n+을 식각하는 공정과 액티브층의 표면에 보호막을 형성하는 공정을 동일 시스템(동일 챔버)에서 진행하도록 하는 것을 특징으로 한다.
이와 같이 하면, 액티브층 표면의 n+을 식각한 이후에 액티브층이 외부로 노출되지 않는 상태에서 보호막이 형성되기 때문에, 이물에 의한 누설전류 패스(off current pass)현상을 방지할 수 있어 박막트랜지스터의 동작불량을 최소화 할 수 있는 장점이 있다.
또한, 별도의 보호막 패턴 공정을 생략할 수 있기 때문에 마스크 공정을 줄일 수 있는 장점이 있다.
Description
도 1은 일반적인 액정표시장치를 개략적으로 도시한 사시도이고,
도 2는 종래에 따른 역스테거드형 박막트랜지스터를 도시한 단면도이고,
도 3a 내지 도 3e는 종래에 따른 액정표시장치용 어레이 기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이고,
도4는 본 발명에 따른 액정표시장치용 어레이 기판의 일부를 확대한 단면도이고,
도 5는 본 발명의 다른 예에 따른 액정표시장치용 어레이 기판의 일부를 확대한 평면도이고,
도 6a 내지 도 6g와 도 7a 내지 도 7g와 도 8a 내지 도 8g는 도 5의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 102 : 게이트 절연막
104 : 게이트 전극 106 : 액티브층
108 : 오믹 콘택층 110 : 소스 전극
112 : 드레인 전극 114 : 보호막
본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해사시도이다.
도시한 바와 같이, 일반적인 액정표시장치(3)는 블랙매트릭스(6)와 서브컬러필터(7a,7b,7c)가 구성되고, 상기 블랙매트릭스 및 서브 컬러필터(6,7a,7b,7c)가 형성된 기판의 전면에 공통전극(9)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선(12,24)이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(11)이 충진되어 있다.
상기 하부기판(22)은 어레이 기판이 라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(12)과 데이터배선(24)이 형성된다.
상기 화소영역(P)은 상기 게이트배선(12)과 데이터배선(24)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속 을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 박막트랜지스터(T)와 박막트랜지스터에 연결된 화소전극(17)이 매트릭스 내에 존재함으로써 영상을 표시한다.
상기 게이트배선(12)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극(30)을 구동하는 펄스전압을 전달하며, 상기 데이터배선(24)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극(34)을 구동하는 신호전압을 전달하는 수단이다.
이때, 상기 소스 전극(34)과 이격하여 위치하고 상기 화소 전극(17)과 연결된 드레인 전극(36)과, 상기 소스 및 드레인 전극(34,36)의 하부에는 액티브층(32)이 구성된다.
전술한 바와 같이 구성되는 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛의 편광상태가 변화되어 화상정보를 표현할 수 있다.
전술한 구성에서, 상기 스위칭 소자로 사용하는 박막트랜지스터는 여러 형태로 형성할 수 있으며 특히, 박막트랜지스터를 구성하는 액티브층이 비정질 실리콘일 경우, 일반적으로 역스테거드형(inverted staggered type)으로 제작하여 사용한 다.
이하, 도 2를 참조하여 역스테거드형 박막트랜지스터의 구성을 살펴본다.
도 2는 역스테거드형(inverted staggered type) 박막트랜지스터의 구성을 도시한 확대 단면도이다.
도시한 바와 같이, 역스테거드형 박막트랜지스터(T)는 일반적으로 기판(50) 상에 게이트 전극(52)이 구성되고, 상기 게이트 전극(52)의 상부에 절연막(54)을 사이에 두고 액티브층(56)과 오믹콘택층(58)이 구성되고, 상기 오믹 콘택층(58)의 상부에 이격된 소스 전극(60)과 드레인 전극(62)이 구성된다.
이때, 전술한 바와 같이 구성된 박막트랜지스터(T)를 액정표시장치로 사용할 경우, 상기 박막트랜지스터(T)가 형성된 상부에 보호막(64)을 구성하고, 상기 보호막(64)의 상부에 위치하고 상기 보호막(64)을 통해 상기 드레인 전극(62)과 접촉하는 화소 전극(68)이 구성된다.
전술한 바와 같은 박막트랜지스터는 아래와 같은 공정을 통해 제작된다.
도 3a 내지 도 3e는 종래에 따른 역스테거드형 박막트랜지스터를 포함하는 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
도 3a에 도시한 바와 같이, 기판(50)상에 알루미늄, 알루미늄합금(AlNd), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 텅스텐(W)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 게이트 전극(52)을 형성한다.
다음으로, 상기 게이트 전극(52)이 형성된 기판(50)의 전면에 질화 실리 콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 게이트 절연막(54)을 형성한다.
도 3b에 도시한 바와 같이, 상기 게이트 절연막(54)이 형성된 기판(50)의 전면에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 상기 게이트 전극(52)의 상부에 액티브층(56)과 오믹 콘택층(58)을 형성한다.
이때, 상기 비정질 실리콘층(a-Si:H layer)은 사일렌 기체(SiH4)를 rf-파워에 의하여 분해한 후, 플라즈마 화학기상 증착법(p-CVD)으로 증착시킨다.
상기 비정질 실리콘층의 표면에 불순물 비정질 실리콘층을 형성하기 위한 공정으로, 상기 비정질 실리콘층이 형성된 기판이 놓여진 챔버내의 공기를 빼어 사일렌 기체(SiH4)와 수소 희석기체와, 포스핀(PH3)과 다이보렌(B2H6)과 같은 도핑기체를 챔버내로 불어 넣는다.
기체의 압력이 일정수준이 되면 rf 파워를 걸어주어 불순물을 증착시킨다.
이와 같은 공정으로 상기 비정질 실리콘층과 불순물 비정질 실리콘층을 형성하고 이를 패턴하기 위한 마스크 공정을 수행함으로써, 일정 형상의 액티브층(56)과 오믹 콘택층(58)을 형성할 수 있다.
다음으로, 도 3c에 도시한 바와 같이, 액티브층(56)과 오믹 콘택층(58)이 형성된 기판(50)의 전면에 앞서 언급한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 오믹 콘택층(58)의 상부에서 이격된 소스 전극(60)과 드레인 전 극(62)을 형성한다.
연속하여, 상기 소스 및 드레인 전극(60,62)의 이격공간으로 노출된 오믹 콘택층(58)을 제거하여 하부의 액티브층(56)을 노출하는 공정을 진행한다.
도 3d에 도시한 바와 같이, 상기 소스 및 드레인 전극(60,62)이 형성된 기판(50)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하거나 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 보호막(64)을 형성한다.
다음으로, 상기 보호막(64)을 패턴하여 상기 드레인 전극(62)의 일부를 노출하는 드레인 콘택홀(66)을 형성한다.
다음으로, 도 3e에 도시한 바와 같이, 상기 보호막(64)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(62)과 접촉하는 화소 전극(68)을 형성 한다.
이상과 같은 공정을 통해, 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판을 제작할 수 있다.
전술한 어레이기판의 제조공정을 다시 한번 요약하면 아래와 같다.
제 1 마스크 공정 : 게이트 전극 게이트 배선 형성 공정.
제 2 마스크 공정 : 액티브층와 오믹 콘택층 형성 공정.
제 3 마스크 공정 : 소스및 드레인 전극 형성, 오믹 콘택층 제거공정.
제 4 마스크 공정 : 보호막 형성하고, 드레인 전극 노출공정.
제 5 마스크 공정 : 화소 전극 형성공정.
이상의 5 마스크 공정으로 전술한 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 각 마스크 공정들은 기판에 형성하려는 패턴의 선행층을 형성하고, 상기 선행상의 상부에 감광층을 형성하고, 마스크를 사용하여 상기 감광층에 원하는 형상을 노광하고, 상기 감광층을 스트립 하여 원하는 형상으로 패턴한 후, 스트립 후에 노출된 부분의 선행층을 제거함으로써, 비로서 선행층을 원하는 형태로 패턴할 수 있는 과정으로 진행된다.
이때, 각 마스크 공정 마다 세정공정, 증착공정, 스트립 공정, 약액을 이용한 식각 공정 등이 반복되어 진행되며 특히, 진공 챔버내에서의 증착 공정 이후에는 기판이 외부로 노출되는 과정들이 반복된다.
특히, 이러한 과정에서 기판의 표면이 이물에 의해 오염될 수 있는 확률이 커지는데, 이러한 오염에 특히 민감한 부분은 액티브층의 표면이다.
상기 액티브층(56)의 표면은 실제 박막트랜지스터가 동작했을 때, 소스 및 드레인 전극 사이로 캐리어(carrier)가 흐르는 채널(channel)의 역할을 하게 된다.
그런데, 상기 액티브층(56)의 표면이 오염되었을 경우에는, 상기 오염 물질에 의해 누설전류가 흐를 수 있는 경로가 발생하게 된다.
이와 같은 경우, 박막트랜지스터가 오동작할 수 있고 이로 인해, 액정패널에 얼룩불량이 발생하는 문제가 있다.
본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 상기 액티브층의 표면이 오염되지 않도록 하는 방법을 제안하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 본 발명에 따른 박막트랜지스터 어레이기판 제조방법은 게이트 전극과 액티브층과 오믹 콘택층과, 소스 및 드레인 전극과, 상기 액티브층을 덮는 보호막을 포함하는 박막트랜지스터 어레이 기판의 형성방법에 있어서, 상기 소스 및 드레인 전극의 이격된 사이로 노출된 오믹 콘택층을 제거하기 위해, 기판을 건식식각 장치의 진공챔버내로 유입하는 단계와; 상기 오믹 콘택층을 제거하여, 하부의 액티브층을 노출하는 단계와; 상기 진공챔버내에서 상기 액티브층의 표면에 보호막을 형성하는 단계를 포함한다.
상기 오믹 콘택층을 제거하는 공정은, 상기 진공챔버내에 식각가스를 유입하는 단계와; 상기 유입된 가스를 플라즈마화하여, 특정 이온과 상기 오믹 콘택층의 실리콘과 화학적으로 반응하여, 휘발성 가스가 만들어 지는 단계와; 전술한 반응 단계가 반복되면서, 상기 소스 및 드레인 전극의 이격된 사이로이로 노출된 오믹 콘택층이 완전히 제거되어 하부의 액티브층이 노출되는 단계를 포함한다.
상기 보호막을 형성하는 공정은, 상기 오믹 콘택층을 제거한 후, 챔버내의 가스를 외부로 배출하여 고진공 상태로 만드는 단계와; 상기 챔버내로 반응가스를 유입하는 단계와; 상기 반응가스의 화학반응에 의해, 상기 액티브층의 표면에 증착형태로 보호막이 형성되는 단계를 포함한다.
본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 게이트 전극과 게이트 배선과 게이트 패드를 형성하는 제 1 마스크 공정 단계와; 액티브층과 오믹 콘택층과, 상기 오믹 콘택층의 상부에 이격된 소스 전극과 드레인 전극과, 상기 소스 전극에서 연장되고 일 끝단에 데이터 패드를 포함하는 데이터 배선을 형성하는 제 2 마스크 공정 단계와; 상기 기판을 건식식각 장치의 진공챔버 내부로 유입하고, 상기 오믹 콘택층을 제거하여 하부의 액티브층을 노출하고 연속하여, 상기 진공챔버내에서 상기 액티브층의 표면에 보호막을 형성하는 단계와; 상기 보호막을 식각하여, 상기 게이트 패드를 노출하는 제 3 마스크 공정 단계와; 상기 게이트 패드와 접촉하는 게이트 패드 전극과, 상기 데이터 패드와 접촉하는 상기 데이터 패드 전극을 형성하는 제 4 마스크 공정 단계를 포함한다.
상기 제 2 마스크 공정 단계는 상기 게이트 전극과 게이트 패드 및 게이트 배선이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 도전성 금속층을 적층하는 단계와; 상기 도전성 금속층의 상부에 감광층을 형성하고, 상기 감광층의 이격된 상부에 투과부와 반투과부와 차단부로 구성된 마스크를 위치시키고, 상기 마스크의 상부로 빛을 조사하여 하부의 감광층을 노광하는 단계와; 상기 노광된 감광층을 현상하여, 상기 게이트 전극에 대응하는 상부에 단차진 제 1 감광패턴을 형성하고, 상기 게이트 배선과 교차하는 방향으로 제 2 감광패턴을 형성하는 단계와; 상기 제 1 및 제 2 감광패턴의 사이로 노출된 하부의 도전성 금속층을 제거하여, 상기 제 1 감광패턴의 하부에 금속패턴과, 상기 제 2 감광패턴의 하부에 상기 금속패턴에서 연장되고 일 끝단에 데이터 패드를 포함하는 데이터 배선을 형성하는 단계와; 애싱공정을 진행하여, 상기 게이트 전극의 중심에 대응하는 부분의 낮은 부분의 제 1 감광패턴을 제거하여, 하부의 금속패턴을 노출하는 단계와; 상기 노출된 금속패턴을 제거하여 이격된 소스 전극과 드레인 전극을 형성하는 단계를 포함한다.
상기 오믹 콘택층을 제거하는 공정은, 상기 진공챔버내에 식각가스를 유입하는 단계와; 상기 유입된 가스를 플라즈마화하여, 특정 이온과 상기 오믹 콘택층의 실리콘과 화학적으로 반응하여, 휘발성 가스가 만들어 지는 단계와; 전술한 반응 단계가 반복되면서, 상기 소스 및 드레인 전극의 이격된 사이로이로 노출된 오믹 콘택층이 완전히 제거되어 하부의 액티브층이 노출되는 단계를 포함한다.
상기 보호막을 형성하는 공정은, 상기 오믹 콘택층을 제거한 후, 챔버내의 가스를 외부로 배출하여 고진공 상태로 만드는 단계와; 상기 챔버내로 반응가스를 유입하는 단계와; 상기 반응가스의 화학반응에 의해, 상기 액티브층의 표면에 증착형태로 보호막이 형성되는 단계를 포함한다.
상기 보호막은 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)으로 형성되는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본 발명은 액티브층 상부의 오믹 콘택층을 제거하는 공정과, 상기 액티브층의 표면을 덮는 보호막을 형성하는 공정을 동일 챔버에서 진행하는 것을 특징으로 한다.
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부를 확대한 단면도이다.
도시한 바와 같이, 본 발명에 따른 액정표시장치용 어레이기판(100)은, 기판(100)에 다수의 화소 영역(P)과, 화소 영역(P)마다 스위칭 영역(S)을 정의한다.
상기 스위치 영역(S)에는 박막트랜지스터(T)를 구성하며, 상기 화소영역(P)에는 화소 전극(116)을 구성한다.
상기 박막트랜지스터(T)는 게이트 전극(102)과 액티브층(106)과, 액티브층(108)의 상부에 이격된 오믹 콘택층(108)과 소스 전극(110)과 드레인 전극(112)으로 구성되며, 상기 소스 및 드레인 전극(110,112)의 이격된 사이에 상기 액티브층(106)의 표면을 덮는 보호막(114)을 구성한다.
이때, 상기 보호막(114)은 상기 오믹 콘택층(108)을 건식식각하는 동일한 진공챔버 내에서, 상기 오믹 콘택층(108)의 건식식각 공정 후 바로 진행하는 증착공정을 통해 형성될 수 있다.
상세히 설명하면, 일반적으로 오믹 코택층(108)을 제거하기 위해서는 건식 식각장치의 진공 챔버내에서 상기 오믹 콘택층(108)을 제거하는 공정을 진행하게 된다.
상기 오믹 콘택층(108)을 제거한 후 기판(100)을 외부로 반출하지 않은 상태에서, 상기 진공 챔버내부의 가스(gas)를 외부로 배출해, 상기 진공챔버를 고진공(또는 초고진공)상태로 만든다.
다음으로, 상기 액티브층(106)의 표면을 덮는 보호막(114)을 형성하기 위한 반응가스를 상기 진공챔버 내부에 유입하고 화학증착법을 이용하여, 상기 액티브층(106)의 표면에 보호막(114)을 덮는 것이다.
한편, 상기 오믹 코택층(108)은 불순물이 포함된 비정질 실리콘층이므로, SF6가스를 진공챔버내에 유입하여 플라즈마화 하면 F라디칼이 발생하게 되고, 상기 오믹 콘택층(108)의 실리콘과 반응하여 휘발성 가스인 SiF4가 생성된다.
이와 같은 화학적인 반응을 통해, 상기 오믹 콘택층(108)을 제거하게 된다.
따라서, 상기 오믹 콘택층(108)을 제거한 후 앞서 언급한 바와 같이, 다시 한번 챔버를 진공상태로 만든 후, 반응가스를 유입시켜 상기 오믹 콘택층(108)이 제거되어 노출된 액티브층(106)의 표면에 실리콘 질화막(SiNX) 또는 실리콘 산화막(SiO)2을 형성할 수 있다.
전술한 바와 같이, 상기 오믹 콘택층(108)을 제거하는 공정과, 상기 보호막(114)을 증착하는 공정을 동일한 챔버내에서 진행하게 되면, 상기 노출된 액티브층(106)이 외기의 이물에 의해 오염되지 않기 때문에, 박막트랜지스터(T)의 누설전류 특성을 최소화 할 수 있는 장점이 있다.
이러한 방법은 마스크 공정이 단순화 될수록 더욱 필요한 공정이다.
이하, 전술한 바와 같은 액티브층 보호공정을 적용한 4 마스크 공정을 설명한다.
도 5는 4마스크 공정으로 제작된 액정표시장치용 어레이 기판의 일부를 확대한 평면도이다.
도시한 바와 같이, 어레이 기판은 절연 기판(200)상에 일 방향으로 연장된 게이트 배선(204)과, 이와는 교차하여 화소 영역(P)을 정의하는 데이터 배선(238)포함한다.
상기 게이트 배선(204)의 일 끝단에 게이트 패드(206)가 구성되고, 상기 데이터 배선(238)의 일 끝단에는 데이터 패드(240)가 구성된다.
상기 게이트 패드(206)와 데이터 패드(240)의 상부에는 각각 이들과 접촉하는 투명한 게이트 패드 전극(GP)과, 데이터 패드 전극(DP)이 구성된다.
상기 게이트 배선(204)과 데이터 배선(238)의 교차지점에는 상기 게이트 배선(204)과 접촉하는 게이트 전극(202)과, 게이트 전극(202)의 상부에 위치한 제 1 반도체층(230a)과, 제 1 반도체층(230a)의 상부에 이격되어 위치하고 상기 데이터 배선(238)과 연결된 소스 전극(234)과, 이와는 이격된 드레인 전극(236)을 포함하는 박막트랜지스터(T)가 구성된다.
상기 화소 영역(P)에는 상기 드레인 전극(236)과 접촉하는 투명한 화소 전극(PXL)이 구성된다.
이때, 상기 게이트 배선(204)의 일부 상부는 상기 화소 전극(PXL)이 연장되어, 상기 게이트 배선(202)의 일부를 제 1 전극으로 하고 상기 화소 전극(PXL)의 연장부를 제 2 전극으로 하는 스토리지 캐패시터(Cst)가 형성된다.
상기 데이터 배선(238)의 하부에는 상기 제 1 반도체층(230a)에서 연장된 제 2 반도체층(230b)이 구성된다.
이하, 공정도면을 참조하여, 본 발명의 액티브층을 덮는 보호막 형성공정을 포함하는 4 마스크 공정을 설명한다.
도 6a 내지 도 6g와 도 7a 내지 도 7g와 도 8a 내지 도 8g는 도 5의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 절단하여, 본 발명의 4마스크 공정순서에 따라 도시한 공정 단면도이다.
도 6a와 도 7a와 도 8a는 제 1 마스크 공정을 나타낸 도면이다.
도 6a와 도 7a와 도 8a에 도시한 바와 같이, 기판(200)상에 스위칭 영역(S)을 포함하는 화소 영역(P)과 게이트 영역(G)과 데이터 영역(D)과 스토리지 영역(C)을 정의한다.
이때, 상기 스토리지 영역(C)은 게이트 영역(G)의 일부에 정의된다.
상기 다수의 영역(S,P,G,D,C)이 정의된 기판(200)상에 일 방향으로 연장되고, 일 끝단에 게이트 패드(206)를 포함하는 게이트 배선(202)과, 상기 게이트 배선(204)과 연결되고 상기 스위칭 영역(S)에 위치하는 게이트 전극(202)을 형성한다.
이때, 상기 게이트 패드 및 게이트 배선(206,204)과 게이트 전극(202)은 알루미늄(Al), 알루미늄 합금(AlNd), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo)등의 단일 금속이나 알루미늄(Al)/크롬(Cr)(또는 몰리브덴(Mo))등을 포함하는 도전성 금속 그 룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 형성한다.
다음으로, 도 6b 내지 도 6e와 도 7b 내지 도 7e와 도 8b 내지 도 8e는 제 2 마스크 공정을 나타낸 도면이다.
도 6b와 도 7b와 도 8b에 도시한 바와 같이, 상기 게이트 전극(202)과 게이트 패드(206)를 포함하는 게이트 배선(204)이 형성된 기판(200)의 전면에 게이트 절연막(208)과, 순수 비정질 실리콘층(a-Si:H, 210)과 불순물이 포함된 비정질 실리콘층(n+ 또는 p+ a-Si:H, 212)과 도전성 금속층(214)을 형성한다.
상기 게이트 절연막(208)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)등이 포함된 무기절연물질 또는 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)등이 포함된 유기절연물질 중 하나를 증착하여 형성하고, 상기 금속층(214)은 앞서 언급한 도전성 금속그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 형성한다.
다음으로, 상기 도전성 금속층(214)이 형성된 기판(200)의 전면에 포토레지스트(photo resist)를 도포하여 감광층(216)을 형성한다.
다음으로, 상기 감광층(216)의 이격된 상부에 투과부(B1)와 차단부(B2)와 반투과부(B3)로 구성된 마스크(M)를 위치시킨다.
이때, 상기 반투과부(B3)는 마스크(M)에 슬릿(slit)형상 또는 반투명막을 형성하여, 빛의 강도를 낮추거나 빛의 투과량을 낮추어 상기 감광층을 불완전 노광할 수 있도록 하는 기능을 한다.
또한, 상기 차단부(B2)는 빛을 완전히 차단하는 기능을 하고, 상기 투과부(B1)는 빛을 투과시켜 빛에 의해 감광층(76)이 완전한 화학적 변화 즉, 완전 노광되도록 하는 기능을 한다.
한편, 상기 스위칭 영역(S)에는 반투과부(B3)와, 반투과부(B3)의 양측에 차단부(B2)가 위치하도록 하고, 상기 게이트 영역(G)과 교차하는 방향인 상기 데이터 영역(D)에는 차단부(B2)가 위치하도록 한다.
다음으로, 상기 마스크(M)의 상부로 빛을 조사하여, 하부의 감광층(216)을 노광하고 현상하는 공정을 진행한다.
도 6c와 도 7c와 도 8c에 도시한 바와 같이, 상기 스위칭 영역(S)과 데이터 영역(D)의 상부에 패턴된 제 1 내지 제 2 감광층(218a,218b)을 형성한다.
다음으로, 상기 제 1 및 제 2 감광층(218a,218b)의 주변으로 노출된 상기 도전성 금속층(214)과 그 하부의 불순물 비정질 실리콘층(212)과, 순수 비정질 실리콘층(210)을 제거하는 공정을 진행한다.
이때, 상기 도전성 금속층(214)의 종류에 따라 금속층과 그 하부층(212,210)이 동시에 제거될 수도 있고, 상기 금속층을 먼저 식각한 후 건식식각 공정을 통해 하부의 순수 비정질 실리콘층(210)과 불순물 비정질 실리콘층(212)을 제거하는 공정을 진행한다.
도 5d와 도 6d와 도 7d에 도시한 바와 같이, 전술한 제거공정을 완료하게 되면, 상기 제 1 내지 제 3 감광층(218a,218b,218c)의 하부에 제 1 금속층(220)과, 제 1 금속층(220)에서 화소영역(P)의 일 측을 따라 연장된 제 2 금속패턴(222)이 형성된다.
이때, 제 1 및 제 2 금속패턴(220,222)의 하부에 순수 비정질 실리콘층(212)과 불순물 비정질 실리콘층(212)이 존재하며, 편의상 상기 제 1 금속패턴(220)의 하부에 구성된 것은 제 1 반도체 패턴(230a), 상기 제 2 금속패턴(222)의 하부에 구성된 것은 제 2 반도체 패턴(230b)이라 칭한다.
다음으로, 상기 제 1 감광층(228a)중, 상기 게이트 전극(202)의 중심에 대응하여 높이가 낮은 부분을 제거하여 하부의 제 1 금속패턴(220)을 노출하기 위한 애싱 공정(ashing process)을 진행한다.
결과적으로 도시한 바와 같이, 상기 게이트 전극(202)의 중심에 대응하는 제 1 금속패턴(220)의 일부가 노출되며 이때, 상기 제 1및 제 2 감광패턴(218a,218b)의 주변으로 제 1 및 제 2 금속패턴(220,224)의 일부가 동시에 노출된다.
상기 애싱 공정을 진행한 후, 상기 제 1 금속패턴(220)의 노출된 부분과 그 하부의 불순물 비정질 실리콘층(212)을 제거하는 공정을 진행한다.
도 6e와 도 7e와 도 8e에 도시한 바와 같이, 상기 제거공정을 완료하면, 상기 게이트 전극(202)의 상부에 위치한 제 1 반도체 패턴(230a)중 하부층(순수 비정질 실리콘층)은 액티브층(232a)으로서 기능하게 되고, 상기 액티브층(232a)의 상부에서 일부가 제거되어 이격된 상부층은 오믹 콘택층(232b)의 기능을 하게 된다.
이때, 상기 액티브층(232a) 상부의 오믹 콘택층(232b)을 제거하면서, 하부의 액티브층(232a)을 과식각하여 액티브층의 표면(액티브채널,active channel)에 불순물이 남아 있지 않도록 한다.
한편, 상기 오믹 콘택층(232b)의 상부에 위치하여 나누어진 금속패턴은 각각 소스 전극(234)와 드레인 전극(236)이라 칭한다.
이때, 상기 소스 전극(234)과 접촉하는 제 2 금속패턴(도 6c의 222)은 데이터 배선(238)이라 하고, 상기 데이터 배선(238)의 일 끝단은 데이터 패드(240)라 칭한다.
다음으로, 상기 이격된 이격된 소스 전극과 드레인 전극(234,236)의 사이로 노출된 오믹 콘택층(232b)을 제거하는 공정을 진행하기 위해, 상기 기판(200)을 건식식각 장치의 진공챔버내로 반입하는 공정을 진행한다.
다음으로, 상기 진공챔버내에 SF6와 같은 식각가스를 유입하고 앞서 언급한 화학적 식각을 진행하여, 상기 소스및 드레인 전극(234,236)의 이격된 사이로 노출된 오믹 콘택층(232a)을 제거하는 공정을 진행한다.
연속하여, 상기 진공챔버 내부의 가스를 외부로 배출하여 고진공 상태가 되도록 한 후 반응 가스를 유입한다.
상기 반응가스의 화학적 반응에 의해, 상기 기판(200)의 전면에 보호막(PAS)을 형성하는 공정을 진행한다.
이때, 상기 보호막(PAS)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)으로 구성되며, 이를 위해 반응 가스는 SiH4, NH3, O2 등을 선택적으로 사용하면 된다.
전술한 바와 같이, 상기 오믹 콘택층(232b)을 제거하는 공정과, 보호막(PAS)을 형성하는 공정을 동일챔버내에서 진행하게 되면, 상기 보호막(PAS)을 형성하기 전 기판(200)이 외부로 노출되는 단계가 없기 때문에, 상기 액티브층(232b)의 표면이 오염되는 불량을 방지할 수 있다.
도 6f와 도 7f와 도 8f는 제 3 마스크 공정을 나타낸 도면으로, 상기 게이트 패드(206)에 대응하는 상기 보호막(PAS)과 하부의 게이트 절연막(208)을 식각하여, 상기 게이트 패드(206)를 노출하는 공정을 진행한다.
도 6g와 도 7g와 도 8g는 제 4 마스크 공정을 나타낸 도면으로, 상기 보호막(PAS)이 형성된 기판(200)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(236)과 직접 접촉하면서 상기 화소 영역(P)과 상기 스토리지 영역(C)의 상부로 연장된 화소 전극(PXL)과, 상기 게이트 패드(206)와 접촉하는 게이트 패드 전극(GP)과, 상기 데이터 패드(240)와 접촉하는 데이터 패드 전극(DP)을 형성한다.
이때, 상기 화소 전극(PXL)을 스토리지 영역(C)에 대응하는 게이트 배선(204)의 일부 상부로 연장하여 구성함으로써, 상기 게이트 배선(204)을 제 1 전극으로 하고, 상기 연장된 화소 전극(PXL)을 제 2 전극으로 하는 스토리지 캐패시터(Cst)를 형성한다.
전술한 공정을 통해, 본 발명의 새로운 4 마스크 공정에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 공정은 제 4 마스크 공정을 예로 들어 설명하였으나, 상기 액티브층 표면의 오염방지를 위한 연속된 공정은, 공정수에 상관없이 상기 액티브층이 노출 되는 형태의 박막트랜지스터(역스테거드형)를 포함하는 어레이기판의 제조방법에 모두 적용할 수 있다.
본 발명에 따른 액정표시장치용 어레이기판 제조방법은, 오믹 콘택층을 제거하는 공정과, 상기 오믹콘택층 하부의 액티브층의 표면에 보호막을 형성하는 공정을 동일한 챔버내에서 진행함으로써, 액티브층이 오염되지 않도록 하는 효과가 있다.
이로 인해, 액티브층 표면에 누설전류 경로가 발생하지 않기 때문에, 액티브층의 표면에 누설전류가 흐르는 것을 방지할 수 있어, 박막트랜지스터의 동작불량을 방지할 수 있는 효과가 있다.
또한, 박막트랜지스터의 정상적인 동작을 통해, 얼룩 불량이 발생하지 않기 때문에 고화질을 구현하는 액정패널을 제작할 수 있는 효과가 있다.
Claims (8)
- 게이트 전극과 액티브층과 오믹 콘택층과, 소스 및 드레인 전극과, 상기 액티브층을 덮는 보호막을 포함하는 박막트랜지스터의 형성방법에 있어서,상기 소스 및 드레인 전극의 이격된 사이로 노출된 오믹 콘택층을 제거하기 위해, 기판을 건식식각 장치의 진공챔버내로 유입하는 단계와;상기 오믹 콘택층을 제거하여, 하부의 액티브층을 노출하는 단계와;상기 진공챔버내에서 상기 액티브층의 표면에 보호막을 형성하는 단계를 포함하는 박막트랜지스터 제조방법.
- 제 1 항에 있어서,상기 오믹 콘택층을 제거하는 공정은,상기 진공챔버내에 식각가스를 유입하는 단계와;상기 유입된 가스를 플라즈마화하여, 특정 이온과 상기 오믹 콘택층의 실리콘과 화학적으로 반응하여, 휘발성 가스가 만들어 지는 단계와;전술한 반응 단계가 반복되면서, 상기 소스 및 드레인 전극의 이격된 사이로노출된 오믹 콘택층이 완전히 제거되어 하부의 액티브층이 노출되는 단계를 포함하는 박막트랜지스터 제조방법.
- 제 2 항에 있어서,상기 보호막을 형성하는 공정은,상기 오믹 콘택층을 제거한 후, 챔버내의 가스를 외부로 배출하여 고진공 상태로 만드는 단계와;상기 챔버내로 반응가스를 유입하는 단계와;상기 반응가스의 화학반응에 의해, 상기 액티브층의 표면에 증착형태로 보호막이 형성되는 단계를 포함하는 박막트랜지스터 제조방법.
- 기판 상에 게이트 전극과 게이트 배선과 게이트 패드를 형성하는 제 1 마스크 공정 단계와;액티브층과 오믹 콘택층과, 상기 오믹 콘택층의 상부에 이격된 소스 전극과 드레인 전극과, 상기 소스 전극에서 연장되고 일 끝단에 데이터 패드를 포함하는 데이터 배선을 형성하는 제 2 마스크 공정 단계와;상기 기판을 건식식각 장치의 진공챔버 내부로 유입하고, 상기 오믹 콘택층을 제거하여 하부의 액티브층을 노출하고 연속하여, 상기 진공챔버내에서 상기 액티브층의 표면에 보호막을 형성하는 단계와;상기 보호막을 식각하여, 상기 게이트 패드를 노출하는 제 3 마스크 공정 단계와;상기 드레인 전극과 접촉하는 화소 전극과, 상기 게이트 패드와 접촉하는 게이트 패드 전극과, 상기 데이터 패드와 접촉하는 상기 데이터 패드 전극을 형성하는 제 4 마스크 공정 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 4 항에 있어서,상기 제 2 마스크 공정 단계는상기 게이트 전극과 게이트 패드 및 게이트 배선이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 도전성 금속층을 적층하는 단계와;상기 도전성 금속층의 상부에 감광층을 형성하고, 상기 감광층의 이격된 상부에 투과부와 반투과부와 차단부로 구성된 마스크를 위치시키고, 상기 마스크의 상부로 빛을 조사하여 하부의 감광층을 노광하는 단계와;상기 노광된 감광층을 현상하여, 상기 게이트 전극에 대응하는 상부에 단차진 제 1 감광패턴을 형성하고, 상기 게이트 배선과 교차하는 방향으로 제 2 감광패턴을 형성하는 단계와;상기 제 1 및 제 2 감광패턴의 사이로 노출된 하부의 도전성 금속층을 제거하여, 상기 제 1 감광패턴의 하부에 금속패턴과, 상기 제 2 감광패턴의 하부에 상기 금속패턴에서 연장되고 일 끝단에 데이터 패드를 포함하는 데이터 배선을 형성하는 단계와;애싱공정을 진행하여, 상기 게이트 전극의 중심에 대응하는 부분의 낮은 부분의 제 1 감광패턴을 제거하여, 하부의 금속패턴을 노출하는 단계와;상기 노출된 금속패턴을 제거하여 이격된 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판 제조방법.
- 제 4 항에 있어서,상기 오믹 콘택층을 제거하는 공정은,상기 진공챔버내에 식각가스를 유입하는 단계와;상기 유입된 가스를 플라즈마화하여, 특정 이온과 상기 오믹 콘택층의 실리콘과 화학적으로 반응하여, 휘발성 가스가 만들어지는 단계와;전술한 반응 단계가 반복되면서, 상기 소스 및 드레인 전극의 이격된 사이로노출된 오믹 콘택층이 완전히 제거되어 하부의 액티브층이 노출되는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 4 항에 있어서,상기 보호막을 형성하는 공정은,상기 오믹 콘택층을 제거한 후, 챔버내의 가스를 외부로 배출하여 고진공 상 태로 만드는 단계와;상기 챔버내로 반응가스를 유입하는 단계와;상기 반응가스의 화학반응에 의해, 상기 액티브층의 표면에 증착형태로 보호막이 형성되는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 7 항에 있어서,상기 보호막은 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)으로 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060863A KR101238233B1 (ko) | 2006-06-30 | 2006-06-30 | 박막트랜지스터와 그 제조방법 |
| JP2007160487A JP4553920B2 (ja) | 2006-06-30 | 2007-06-18 | 液晶表示装置の製造方法 |
| CNB2007101260114A CN100529931C (zh) | 2006-06-30 | 2007-06-29 | 液晶显示器件的制造方法 |
| US11/819,825 US8854565B2 (en) | 2006-06-30 | 2007-06-29 | Method of fabricating liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060863A KR101238233B1 (ko) | 2006-06-30 | 2006-06-30 | 박막트랜지스터와 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080002194A KR20080002194A (ko) | 2008-01-04 |
| KR101238233B1 true KR101238233B1 (ko) | 2013-03-04 |
Family
ID=38949742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060060863A KR101238233B1 (ko) | 2006-06-30 | 2006-06-30 | 박막트랜지스터와 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8854565B2 (ko) |
| JP (1) | JP4553920B2 (ko) |
| KR (1) | KR101238233B1 (ko) |
| CN (1) | CN100529931C (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9859305B2 (en) | 2015-10-14 | 2018-01-02 | Samsung Display Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7988871B2 (en) * | 2007-07-20 | 2011-08-02 | Lg Display Co., Ltd. | Method of lifting off and fabricating array substrate for liquid crystal display device using the same |
| CN101382712B (zh) * | 2007-09-07 | 2010-12-08 | 北京京东方光电科技有限公司 | 液晶显示装置阵列基板的制造方法 |
| CN101807586B (zh) * | 2009-02-13 | 2013-07-31 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| KR101602635B1 (ko) | 2009-11-30 | 2016-03-22 | 삼성디스플레이 주식회사 | 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법 |
| TWI469356B (zh) * | 2010-03-03 | 2015-01-11 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
| KR20140043526A (ko) | 2012-09-21 | 2014-04-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| TWI483036B (zh) * | 2012-11-19 | 2015-05-01 | Au Optronics Corp | 陣列基板及其製作方法 |
| CN104409350B (zh) * | 2014-11-20 | 2017-07-25 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法 |
| CN104750347A (zh) * | 2015-04-17 | 2015-07-01 | 合肥京东方光电科技有限公司 | 电容式触摸屏及其制备工艺及触摸显示面板 |
| CN105097944A (zh) * | 2015-06-25 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN105870058B (zh) * | 2016-06-08 | 2018-12-18 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板的制作方法 |
| CN107195638A (zh) * | 2017-05-19 | 2017-09-22 | 深圳市华星光电技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| CN114326231B (zh) * | 2021-12-14 | 2023-10-13 | 广州华星光电半导体显示技术有限公司 | 显示面板及其制备方法与显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990034522A (ko) * | 1997-10-30 | 1999-05-15 | 구자홍 | 액정표시장치 제조방법과 이를 실시하기 위한 액정표시장치제조장비 |
| KR20050122654A (ko) * | 2004-06-25 | 2005-12-29 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| KR100599960B1 (ko) | 1999-12-28 | 2006-07-12 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터-액정표시장치의 제조방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299339A (ja) * | 1991-03-18 | 1993-11-12 | Semiconductor Energy Lab Co Ltd | 半導体材料およびその作製方法 |
| JPH05257129A (ja) * | 1992-03-12 | 1993-10-08 | Hitachi Ltd | 液晶表示装置 |
| JP2924441B2 (ja) * | 1992-04-27 | 1999-07-26 | 日本電気株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP4131297B2 (ja) * | 1997-10-24 | 2008-08-13 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置の製造方法 |
| US7095460B2 (en) * | 2001-02-26 | 2006-08-22 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| JP2003037269A (ja) * | 2001-07-25 | 2003-02-07 | Nec Kagoshima Ltd | 薄膜トランジスタの製造方法 |
| JP2003140186A (ja) * | 2001-11-02 | 2003-05-14 | Seiko Epson Corp | 電気光学装置の製造方法、電気光学装置、および電子機器 |
| KR100971955B1 (ko) * | 2002-11-11 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR101037085B1 (ko) * | 2004-06-05 | 2011-05-26 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
| TW200602774A (en) * | 2004-07-06 | 2006-01-16 | Chunghwa Picture Tubes Ltd | Thin-film transistor manufacture method |
| JP4345710B2 (ja) * | 2005-05-11 | 2009-10-14 | セイコーエプソン株式会社 | 膜パターンの形成方法 |
| US7608490B2 (en) * | 2005-06-02 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8088248B2 (en) * | 2006-01-11 | 2012-01-03 | Lam Research Corporation | Gas switching section including valves having different flow coefficients for gas distribution system |
-
2006
- 2006-06-30 KR KR1020060060863A patent/KR101238233B1/ko active IP Right Grant
-
2007
- 2007-06-18 JP JP2007160487A patent/JP4553920B2/ja active Active
- 2007-06-29 CN CNB2007101260114A patent/CN100529931C/zh active Active
- 2007-06-29 US US11/819,825 patent/US8854565B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990034522A (ko) * | 1997-10-30 | 1999-05-15 | 구자홍 | 액정표시장치 제조방법과 이를 실시하기 위한 액정표시장치제조장비 |
| KR100599960B1 (ko) | 1999-12-28 | 2006-07-12 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터-액정표시장치의 제조방법 |
| KR20050122654A (ko) * | 2004-06-25 | 2005-12-29 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9859305B2 (en) | 2015-10-14 | 2018-01-02 | Samsung Display Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4553920B2 (ja) | 2010-09-29 |
| CN100529931C (zh) | 2009-08-19 |
| US8854565B2 (en) | 2014-10-07 |
| JP2008015509A (ja) | 2008-01-24 |
| US20080014665A1 (en) | 2008-01-17 |
| CN101097382A (zh) | 2008-01-02 |
| KR20080002194A (ko) | 2008-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101238233B1 (ko) | 박막트랜지스터와 그 제조방법 | |
| JP4490962B2 (ja) | 液晶表示装置及びその製造方法 | |
| US9123598B2 (en) | Method of fabricating array substrate of liquid crystal display device | |
| USRE43819E1 (en) | Thin film transistor array substrate and method of fabricating the same | |
| US6611309B2 (en) | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same | |
| KR101248003B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| US8305536B2 (en) | Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer | |
| US7528918B2 (en) | Thin film transistor substrate of fringe field switching type and fabricating method thereof | |
| US8836901B2 (en) | Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof | |
| KR20070112954A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR101222952B1 (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR101012718B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR101227408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100283519B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20080053701A (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR20080062477A (ko) | 액정표시장치 및 그 제조방법 | |
| KR101048698B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100601167B1 (ko) | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 | |
| KR20060133746A (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR20040025011A (ko) | 액정표시패널 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 8 |