JP2003140186A

JP2003140186A - 電気光学装置の製造方法、電気光学装置、および電子機器

Info

Publication number: JP2003140186A
Application number: JP2001338040A
Authority: JP
Inventors: Susumu Kamidoi; 勧上土居
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-11-02
Filing date: 2001-11-02
Publication date: 2003-05-14

Abstract

(57)【要約】【課題】エッチング工程およびアッシング工程を効率
よく行うことのできる電気光学装置の製造方法、電気光
学装置、および電子機器を提供すること。【解決手段】液晶装置のＴＦＴアレイ基板などを製造
する際、石英基板やガラス基板などの基板１０ｂ表面に
薄膜４１０を形成する成膜工程ＳＴ１、その表面にレジ
ストマスク４００を形成するマスク形成工程ＳＴ２、レ
ジストマスク４００の開口４５０から薄膜４１０をエッ
チングするエッチング工程ＳＴ３を行って各種薄膜４１
０をパターニングする。エッチング工程ＳＴ３を行うた
びにレジストマスク４００を除去するアッシング工程Ｓ
Ｔ４を行うが、エッチング工程ＳＴ３とアッシング工程
ＳＴ４については、同一の処理装置で基板１０ｂをチャ
ンバーから出すことなく連続して行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶装置などとい
った電気光学装置の製造方法、電気光学装置、および電
子機器に関するものである。更に詳しくは、フォトリソ
グラフィ技術を用いて薄膜をパターニングするためのプ
ロセス技術に関するものである。

【０００２】

【従来の技術】各種の電気光学装置のうち、例えば、画
素スイッチング用の非線形素子として薄膜トランジスタ
（以下、ＴＦＴと称す）を用いたアクティブマトリクス
型の液晶装置は、投射型表示装置や直視型表示装置など
とった各種の電子機器に用いられている。この液晶装置
では、データ線および走査線が交差する位置に対応し
て、画素スイッチング用のＴＦＴ、および画素電極がマ
トリクス状に形成されたＴＦＴアレイ基板と、対向電極
が形成された対向基板との間に電気光学物質としての液
晶が保持されている。

【０００３】ここで、ＴＦＴアレイ基板を製造する際に
は、基板の表面に薄膜を形成する成膜工程、この薄膜の
表面に所定の開口パターンを備えたレジストマスクを形
成するマスク形成工程、およびレジストマスクの開口か
ら薄膜をエッチングするエッチング工程を行って各種薄
膜をパターニングしながら、ＴＦＴや画素電極を形成し
ていく。

【０００４】また、エッチング工程を行うたびに、エッ
チングチャンバーから基板を取り出して、アッシング装
置において、エッチング工程で用いたレジストマスクを
除去する工程を行っている。

【０００５】

【発明が解決しようとする課題】ＴＦＴアレイ基板を製
造するには、所定形状にパターニングされた薄膜を基板
上に何層も順次、積層していくため、成膜工程、マスク
形成工程、およびエッチング工程を何サイクルも繰り返
す必要があるので、その分、アッシング工程も何回も繰
り返す必要がある。

【０００６】しかしながら、従来は、エッチング工程を
行うたびに、エッチングチャンバーから基板を取り出し
て、アッシング装置でレジストマスクを除去しているた
め、生産効率が著しく低いという問題点がある。

【０００７】そこで、本発明の課題は、エッチング工程
およびアッシング工程を効率よく行うことにより、生産
効率の向上を図ることのできる電気光学装置の製造方
法、電気光学装置、および電子機器を提供することにあ
る。

【０００８】

【課題を解決するための手段】上記課題を解決するた
め、本発明では、電気光学物質を保持するための基板の
表面に薄膜を形成する成膜工程、該薄膜の表面に所定の
開口パターンを備えたレジストマスクを形成するマスク
形成工程、当該レジストマスクの開口から前記薄膜をエ
ッチングするエッチング工程、および前記レジストマス
クを除去するアッシング工程をこの順に少なくとも１サ
イクル行う電気光学装置の製造方法において、前記エッ
チング工程では、前記基板を配置したチャンバー内にエ
ッチングガスを導入しながらプラズマを発生させ、前記
アッシング工程では、前記エッチング工程に続いて、該
エッチング工程を行った前記チャンバー内に前記基板を
配置したままアッシング用ガスを導入ながらプラズマを
発生させることを特徴とする。

【０００９】本発明において、前記基板は、例えば、石
英基板あるいはガラス基板である。

【００１０】本発明では、エッチング工程でドライエッ
チングを行い、かつ、エッチング工程を行ったチャンバ
ー内にアッシング用ガスを導入することによって、エッ
チング工程で用いたレジストマスクに対するアッシング
工程を行う。このため、エッチング工程を行うたびにチ
ャンバー内から基板を取り出す必要がないので、エッチ
ング工程およびアッシング工程を効率よく行うことがで
きる。また、シリコンウエーハなどと違って、石英基板
やガラス基板などといった基板は、加熱するのに時間が
かかるが、本発明では、チャンバー内に基板を配置した
まま、エッチング工程に続いてアッシング工程を行うの
で、アッシング工程を行う際、基板を短時間のうちに所
定の温度にまで加熱することができる。さらに、エッチ
ング工程を行うと、チャンバーの内壁にエッチングによ
り生成された副生物の滓などが付着することがあるが、
このようなエッチングにより生成された副生物の滓など
は、アッシング工程で除去することができるので、チャ
ンバー内を常に清浄に保てる。そのため、パーティクル
の発生を抑えることが可能となる。

【００１１】本発明は、前記成膜工程、前記マスク形成
工程、前記エッチング工程、および前記アッシング工程
をこの順に２サイクル以上、行う電気光学装置の製造方
法に適用すると効果的である。

【００１２】例えば、前記成膜工程、前記マスク形成工
程、前記エッチング工程、および前記アッシング工程を
この順に２サイクル以上、行って前記基板上に複数の薄
膜トランジスタを形成することにより、トランジスタア
レイ基板を形成する電気光学装置の製造方法では、アッ
シング工程を何回も行う必要があるので、その分、本発
明を適用した場合に、その効果が顕著である。

【００１３】本発明において、前記薄膜は、金属膜、半
導体膜、シリサイド膜、または絶縁膜である。

【００１４】本発明において、前記アッシング工程で
は、前記アッシング用ガスとして酸素を含むガスを導入
して酸素プラズマを発生させる。

【００１５】本発明は、例えば、前記電気光学物質とし
て液晶を用いた液晶装置の製造方法に適用される。

【００１６】本発明を適用した電気光学装置は、例え
ば、投射型表示装置や直視型表示装置などとった各種の
電子機器に用いられる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００１８】（液晶装置の全体構成）図１は、液晶装置
をその上に形成された各構成要素と共に対向基板の側か
ら見た平面図であり、図２は、対向基板を含めて示す図
１のＨ−Ｈ′断面図である。

【００１９】図１において、液晶装置１００のＴＦＴア
レイ基板１０の上には、シール材５２が貼り合わされる
対向基板の縁に沿うように設けられている。シール材５
２の外側の領域には、データ線駆動回路１０１および実
装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設
けられており、走査線駆動回路１０４が、この一辺に隣
接する２辺に沿って形成されている。

【００２０】走査線に供給される走査信号の遅延が問題
にならないのならば、走査線駆動回路１０４は片側だけ
でも良いことは言うまでもない。また、データ線駆動回
路１０１を画像表示領域１０ａの辺に沿って両側に配列
しても良い。例えば、奇数列のデータ線は画像表示領域
１０ａの一方の辺に沿って配設されたデータ線駆動回路
から画像信号を供給し、偶数列のデータ線は画像表示領
域１０ａの反対側の辺に沿って配設されたデータ線駆動
回路から画像信号を供給するようにしても良い。この様
にデータ線を櫛歯状に駆動するようにすれば、データ線
駆動回路１０１の形成面積を拡張することが出来るた
め、複雑な回路を構成することが可能となる。

【００２１】更にＴＦＴアレイ基板１０の残る一辺に
は、画像表示領域１０ａの両側に設けられた走査線駆動
回路１０４間をつなぐための複数の配線１０５が設けら
れており、更に、額縁５３の下などを利用して、プリチ
ャージ回路や検査回路が設けられることもある。また、
対向基板２０のコーナー部の少なくとも１箇所において
は、ＴＦＴアレイ基板１０と対向基板２０との間で電気
的導通をとるための上下導通材１０６が形成されてい
る。

【００２２】そして、図２に示すように、図１に示した
シール材５２とほぼ同じ輪郭をもつ対向基板２０がこの
シール材５２によりＴＦＴアレイ基板１０に固着されて
いる。なお、シール材５２は、ＴＦＴアレイ基板１０と
対向基板２０とをそれらの周辺で貼り合わせるための光
硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両
基板間の距離を所定値とするためのグラスファイバー、
あるいはガラスビーズ等のギャップ材が配合されてい
る。

【００２３】詳しくは後述するが、ＴＦＴアレイ基板１
０には、画素電極９aがマトリクス状に形成されてい
る。これに対して、対向基板２０には、シール材５２の
内側領域に遮光性材料からなる額縁５３が形成されてい
る。さらに、ＴＦＴアレイ基板１０に形成されている画
素電極（後述する）の縦横の境界領域と対向する領域に
ブラックマトリクス、あるいはブラックストライプなど
と称せられる遮光膜２３が形成され、その上層側には、
ＩＴＯ膜からなる対向電極２１が形成されている。

【００２４】このように形成した電気光学装置は、たと
えば、後述する投射型表示装置（液晶プロジェクタ）に
おいて使用される。この場合、３枚の液晶装置１００が
ＲＧＢ用のライトバルブとして各々使用され、各液晶装
置１００の各々には、ＲＧＢ色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、前記した各形態の液晶
装置１００にはカラーフィルタが形成されていない。

【００２５】但し、対向基板２０において各画素電極９
ａに対向する領域にＲＧＢのカラーフィルタをその保護
膜とともに形成することにより、投射型表示装置以外に
も、後述するモバイルコンピュータ、携帯電話機、液晶
テレビなどといった電子機器のカラー表示装置として用
いることができる。

【００２６】さらに、対向基板２０に対して、各画素に
対応するようにマイクロレンズを形成することにより、
入射光の画素電極９ａに対する集光効率を高めることが
できるので、明るい表示を行うことができる。さらにま
た、対向基板２０に何層もの屈折率の異なる干渉層を積
層することにより、光の干渉作用を利用して、ＲＧＢ色
をつくり出すダイクロイックフィルタを形成してもよ
い。このダイクロイックフィルタ付きの対向基板によれ
ば、より明るいカラー表示を行うことができる。

【００２７】（液晶装置１００の構成および動作）次
に、アクティブマトリクス型の液晶装置（電気光学装
置）の構成および動作について、図３ないし図７を参照
して説明する。

【００２８】図３は、液晶装置１００の画像表示領域１
０aを構成するためにマトリクス状に形成された複数の
画素における各種素子、および配線などの等価回路図で
ある。図４は、データ線、走査線、画素電極などが形成
されたＴＦＴアレイ基板において相隣接する画素の平面
図である。図５は、図４のＡ−Ａ′線に相当する位置で
の断面、およびＴＦＴアレイ基板と対向基板との間に電
気光学物質としての液晶を封入した状態の断面を示す説
明図である。なお、これらの図においては、各層や各部
材を図面上で認識可能な程度の大きさとするため、各層
や各部材毎に縮尺を異ならしめてある。

【００２９】図３において、液晶装置１００の画像表示
領域１０aにおいて、マトリクス状に形成された複数の
画素の各々には、画素電極９ａ、および画素電極９ａを
制御するための画素スイッチング用のＴＦＴ３０が形成
されており、画素信号を供給するデータ線６ａが当該Ｔ
ＦＴ３０のソースに電気的に接続されている。データ線
６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この
順に線順次に供給する。また、ＴＦＴ３０のゲートには
走査線３ａが電気的に接続されており、所定のタイミン
グで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・
・Ｇｍを、この順に線順次で印加するように構成されて
いる。画素電極９ａは、ＴＦＴ３０のドレインに電気的
に接続されており、スイッチング素子であるＴＦＴ３０
を一定期間だけそのオン状態とすることにより、データ
線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを
各画素に所定のタイミングで書き込む。このようにして
画素電極９ａを介して液晶に書き込まれた所定レベルの
画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後述する対向基板
に形成された対向電極との間で一定期間保持される。

【００３０】ここで、保持された画素信号がリークする
のを防ぐことを目的に、画素電極９ａと対向電極との間
に形成される液晶容量と並列に蓄積容量７０（キャパシ
タ）を付加することがある。この蓄積容量７０によっ
て、画素電極９ａの電圧は、例えば、ソース電圧が印加
された時間よりも３桁も長い時間だけ保持される。これ
により、電荷の保持特性は改善され、コントラスト比の
高い表示を行うことのできる液晶装置が実現できる。な
お、蓄積容量７０を形成する方法としては、容量を形成
するための配線である容量線３ｂとの間に形成する場
合、あるいは前段の走査線３ａとの間に形成する場合も
いずれであってもよい。

【００３１】図４において、液晶装置１００のＴＦＴア
レイ基板１０上には、マトリクス状に複数の透明な画素
電極９ａ（点線で囲まれた領域）が各画素毎に形成さ
れ、画素電極９ａの縦横の境界領域に沿ってデータ線６
ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、お
よび容量線３ｂ（実線で示す）が形成されている。

【００３２】図５に示すように、液晶装置１００は、Ｔ
ＦＴアレイ基板１０と、これに対向配置される対向基板
２０とを備えている。

【００３３】本形態において、ＴＦＴアレイ基板１０の
基体は、石英基板や耐熱性ガラス板などの透明基板１０
ｂからなり、対向基板２０の基体は、石英基板や耐熱性
ガラス板などの透明基板２０ｂからなる。ＴＦＴアレイ
基板１０には画素電極９ａが形成されており、その上側
には、ラビング処理等の所定の配向処理が施されたポリ
イミド膜などからなる配向膜１６が形成されている。画
素電極９ａは、たとえばＩＴＯ（ＩｎｄｉｕｍＴｉｎ
Ｏｘｉｄｅ）膜等の透明な導電性膜からなる。また、
配向膜１６は、たとえばポリイミド膜などの有機膜に対
してラビング処理を行うことにより形成される。なお、
対向基板２０において、対向電極２１の上層側にも、ポ
リイミド膜からなる配向膜２２が形成され、この配向膜
２２も、ポリイミド膜に対してラビング処理が施された
膜である。

【００３４】ＴＦＴアレイ基板１０の画像表示領域１０
ａにおいて、各画素電極９ａに隣接する位置には、各画
素電極９ａをスイッチング制御する画素スイッチング用
のＴＦＴ３０が形成されている。また、ＴＦＴアレイ基
板１０では、ＴＦＴ３０と平面的に重なる領域に、クロ
ム膜などからなる遮光膜１１ａが形成されている。この
遮光膜１１ａの表面側には層間絶縁膜１２が形成され、
この層間絶縁膜１２の表面側にＴＦＴ３０が形成されて
いる。

【００３５】図４および図５に示すように、画素スイッ
チング用のＴＦＴ３０は、ＬＤＤ（ＬｉｇｈｔｌｙＤ
ｏｐｅｄＤｒａｉｎ）構造を有しており、半導体層１
ａには、走査線３ａからの電界によりチャネルが形成さ
れるチャネル領域１ａ′、低濃度ソース領域１ｂ、低濃
度ドレイン領域１ｃ、高濃度ソース領域１ｄ、並びに高
濃度ドレイン領域１ｅが形成されている。また、半導体
層１ａの上層側には、この半導体層１ａと走査線３ａと
を絶縁するゲート絶縁膜２が形成されている。

【００３６】このように構成したＴＦＴ３０の表面側に
は、シリコン酸化膜からなる層間絶縁膜４、７が形成さ
れている。層間絶縁膜４の表面には、データ線６ａが形
成され、このデータ線６ａは、層間絶縁膜４に形成され
たコンタクトホール５を介して高濃度ソース領域１ｄに
電気的に接続している。層間絶縁膜７の表面にはＩＴＯ
膜からなる画素電極９ａが形成されている。画素電極９
ａは、層間絶縁膜４、７およびゲート絶縁膜２に形成さ
れたコンタクトホール８を介して高濃度ドレイン領域１
eに電気的に接続している。この画素電極９ａの表面側
にはポリイミド膜からなる配向膜１６が形成されてい
る。

【００３７】また、高濃度ドレイン領域１ｅからの延設
部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同
時形成された絶縁膜（誘電体膜）を介して、走査線３ａ
と同層の容量線３ｂが上電極として対向することによ
り、蓄積容量７０が構成されている。ここで、容量線３
ｂと遮光膜１１ａは、層間絶縁膜１２に形成されたコン
タクトホール１３を介して電気的に接続している。

【００３８】なお、ＴＦＴ３０は、好ましくは上述のよ
うにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、およ
び低濃度ドレイン領域１ｃに相当する領域に不純物イオ
ンの打ち込みを行わないオフセット構造を有していても
よい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの
一部）をマスクとして高濃度で不純物イオンを打ち込
み、自己整合的に高濃度のソースおよびドレイン領域を
形成したセルフアライン型のＴＦＴであってもよい。ま
た、本形態では、ＴＦＴ３０のゲート電極（走査線３
ａ）をソース−ドレイン領域の間に１個のみ配置したシ
ングルゲート構造としたが、これらの間に２個以上のゲ
ート電極を配置してもよい。この際、各々のゲート電極
には同一の信号が印加されるようにする。このようにデ
ュアルゲート（ダブルゲート）、あるいはトリプルゲー
ト以上でＴＦＴ３０を構成すれば、チャネルとソース−
ドレイン領域の接合部でのリーク電流を防止でき、オフ
時の電流を低減することが出来る。これらのゲート電極
の少なくとも１個をＬＤＤ構造或いはオフセット構造に
すれば、さらにオフ電流を低減でき、安定したスイッチ
ング素子を得ることができる。

【００３９】このように構成したＴＦＴアレイ基板１０
と対向基板２０とは、画素電極９ａと対向電極２１とが
対面するように配置され、かつ、これらの基板間には、
前記のシール材５３（図１および図２を参照）により囲
まれた空間内に電気光学物質としての液晶５０が封入さ
れ、挟持されている。液晶５０は、画素電極９ａからの
電界が印加されていない状態で配向膜により所定の配向
状態をとる。液晶５０は、例えば一種または数種のネマ
ティック液晶を混合したものなどからなる。

【００４０】なお、対向基板２０およびＴＦＴアレイ基
板１０の光入射側の面あるいは光出射側には、使用する
液晶５０の種類、すなわち、ＴＮ（ツイステッドネマテ
ィック）モード、ＳＴＮ（スーパーＴＮ）モード等々の
動作モードや、ノーマリホワイトモード／ノーマリブラ
ックモードの別に応じて、偏光フィルム、位相差フィル
ム、偏光板などが所定の向きに配置される。

【００４１】（駆動回路の構成）再び図１において、本
形態の液晶装置１００では、ＴＦＴアレイ基板１０の表
面側のうち、画像表示領域１０ａの周辺領域を利用して
データ線駆動回路１０１および走査線駆動回路１０４が
形成されている。このようなデータ線駆動回路１０１お
よび走査線駆動回路１０４は、基本的には、図６および
図７に示すＮチャネル型のＴＦＴとＰチャネル型のＴＦ
Ｔとによって構成されている。

【００４２】図６は、走査線駆動回路１０４およびデー
タ線駆動回路１０１等の周辺回路を構成するＴＦＴの構
成を示す平面図である。図７は、この周辺回路を構成す
るＴＦＴを図１１のＢ−Ｂ′線で切断したときの断面図
である。なお、図７にはＴＦＴアレイ基板１０の画像表
示領域１０ａに形成した画素スイッチング用ＴＦＴ３０
も示してある。

【００４３】図６および図７において、周辺回路を構成
するＴＦＴは、Ｐチャネル型のＴＦＴ８０とＮチャネル
型のＴＦＴ９０とからなる相補型ＴＦＴとして構成され
ている。これらの駆動回路用のＴＦＴ８０、９０を構成
する半導体層６０（輪郭を点線で示す）は、基板１０ｂ
上に形成された下地膜１２を介して島状に形成されてい
る。

【００４４】ＴＦＴ８０、９０には、高電位線７１と低
電位線７２がコンタクトホール６３、６４を介して、半
導体層６０のソース領域に電気的にそれぞれ接続されて
いる。また、入力配線６６は、共通のゲート電極６５に
それぞれ接続されており、出力配線６７は、コンタクト
ホール６８、６９を介して、半導体層６０のドレイン領
域に電気的にそれぞれ接続されている。

【００４５】このような周辺回路領域も、画像表示領域
１０ａと同様なプロセスを経て形成されるため、周辺回
路領域にも、層間絶縁膜４、７およびゲート絶縁膜２が
形成されている。また、駆動回路用のＴＦＴ８０、９０
も、画素スイッチング用のＴＦＴ３０と同様、ＬＤＤ構
造を有しており、チャネル型成領域８１、９１の両側に
は、高濃度ソース領域８２、９２および低濃度ソース領
域８３、９３からなるソース領域と、高濃度ドレイン領
域８４、９４および低濃度ドレイン領域８５、９５から
なるドレイン領域とを備えている。

【００４６】（ＴＦＴアレイ基板の製造工程の特徴点）
図８は、本発明を適用した液晶装置の製造方法で薄膜を
効率よくパターニングする様子を示す説明図である。図
９は、図８に示す方法でパターニングする際に、そのエ
ッチング工程およびアッシング工程で用いる処理装置の
説明図である。

【００４７】液晶装置１００の製造工程のうち、ＴＦＴ
アレイ基板１０を製造する際には、図８に示すように、
ＴＦＴアレイ基板１０を形成するための石英基板やガラ
ス基板などといった基板１０ｂの表面に薄膜４１０を形
成する成膜工程ＳＴ１と、この薄膜４１０の表面に所定
パターンの開口４５０を備えたレジストマスク４００を
形成するマスク形成工程ＳＴ２、およびレジストマスク
４００の開口４５０から薄膜４１０をＲＩＥ，ＥＣＲ，
Ｍ−ＲＩＥなどの方法でドライエッチングするエッチン
グ工程ＳＴ３を行って各種薄膜４１０をパターニングし
ながら、前記したＴＦＴや画素電極などを形成してい
く。また、エッチング工程ＳＴ３を行うたびにエッチン
グ工程ＳＴ３で用いたレジストマスク４００を除去する
アッシング工程ＳＴ４を行う。

【００４８】このような工程のうち、本形態では、図９
に示す処理装置３００において、エッチング工程ＳＴ３
とアッシング工程ＳＴ４を連続して行う。

【００４９】図９において、処理装置３００には、チャ
ンバー３１０と、このチャンバー３１０内を真空引きす
るための真空引き系３０３と、チャンバー３１０内で基
板１０ｂを載置するためのステージ３０１（陰極）と、
ステージ３０１上の基板１０ｂを加熱するためのヒータ
３０８と、ステージ３０１に対向する陽極３０２とが構
成され、陽極３０２とステージ３０１に対しては、コン
デンサ３０５を介して高周波電源３０４が接続されてい
る。

【００５０】また、処理装置３００には、所定の制御の
下、複数のガスを所定のタイミングでチャンバー３１０
に供給するガス供給部３５０が形成され、本形態では、
後述するプロセスに対応させて、Ｃｌ₂、ＣＣｌ₄＋Ｏ₂
などのクロム膜エッチング用ガス３５１と、ＣＦ₄、Ｃ
Ｆ₄＋Ｈ₂、Ｃ₃Ｆ₈、ＣＨＦ₃＋Ｏ₂などのシリコン酸化膜
エッチング用ガス３５２と、ＣＦ₄、ＣＦ₄＋Ｏ₂、Ｓ
Ｆ₆、Ｃｌ₂、ＨＢｒ＋Ｏ₂、ＨＢｒ／Ｃｌ₂、ＳＦ₆など
の多結晶シリコンエッチング用ガス３５３と、ＣＦ ₄、
ＣＦ₄＋Ｏ₂、ＣＣｌ₄、ＣＣｌ₄＋Ｏ₂、Ｃｌ₂、Cｌ₂＋Ｏ
₂、ＨＢｒ／Ｃｌ₂、ＨＢｒ／Ｏ₂などのシリサイド膜エ
ッチング用ガス３５４と、ＣＣｌ₄、ＣＣｌ₄＋Ｈｅ、Ｂ
Ｃｌ₃、Ｃｌ₂、ＳｉＣｌ₄などのアルミニウム膜エッチ
ング用ガス３５５と、ＨＩ、ＨＢｒ、Ｃｌ₂、などのＩ
ＴＯ膜エッチング用ガス３５６、パージ用の窒素ガス３
５７などが準備され、さらに、Ｏ₂、Ｏ₂＋Ｎ₂、Ｏ₂＋Ｃ
Ｆ₄などのマスクアッシング用ガス３５８も準備されて
いる。

【００５１】従って、エッチング工程ＳＴ３において、
基板１０ｂを配置したチャンバー内３１０に所定のエッ
チングガスを導入しながらプラズマを発生させて薄膜４
１０をドライエッチングした後、アッシング工程ＳＴ４
では、エッチング工程ＳＴ３に続いて、エッチング工程
ＳＴ３を行ったチャンバー３１０内に基板１０ｂを配置
したままアッシング用ガスを導入ながら酸素プラズマを
発生させてレジストマスク４２０をアッッシング、除去
する。この際、チャンバー内３１０を真空引きにした
後、チャンバー３１０内にアッシング用ガスを導入す
る。

【００５２】このように本形態では、処理装置３００に
おいて、同一のチャンバー３１０内でエッチング工程Ｓ
Ｔ３とアッシング工程ＳＴ４を連続して行うため、エッ
チング工程ＳＴ３を行うたびにチャンバー３１０内から
基板１０ｂを取り出す必要がない。従って、エッチング
工程ＳＴ３およびアッシング工程ＳＴ４を効率よく行う
ことができるので、ＴＦＴアレイ基板１０および液晶装
置１００の生産性を高めることができる。

【００５３】また、シリコンウエーハなどと違って、石
英基板やガラス基板などといった基板１０ｂは、加熱す
るのに時間がかかるが、本形態では、チャンバー３１０
内に基板１０ｂを配置したまま、エッチング工程ＳＴ３
に続いてアッシング工程ＳＴ４を行うので、アッシング
工程ＳＴ４を行う際、基板１０ｂを短時間のうちに所定
の温度まで加熱することができる。

【００５４】さらに、エッチング工程ＳＴ３を行うと、
チャンバー３１０の内壁にエッチングにより生成された
副生物の滓などが付着することがあるが、このようなエ
ッチングにより生成された副生物の滓などは、アッシン
グ工程ＳＴ４で除去することができるので、チャンバー
３１０内を常に清浄に保てる。

【００５５】（ＴＦＴアレイ基板の製造方法）図８およ
び図９を参照して説明した方法を用いて、ＴＦＴアレイ
基板１０を製造する方法を説明する。

【００５６】図１０〜図１７はいずれも、本形態のＴＦ
Ｔアレイ基板１０の製造方法を示す工程断面図である。
なお、ここでは、図７に表れている部分を形成する工程
のみを説明し、図５に示すコンタクトホール１３の形成
工程などについては省略する。

【００５７】まず、本形態では、図１０（Ａ）に示すよ
うに、石英基板やガラス基板などの基板１０ｂを準備し
た後、好ましくは窒素ガスなどの不活性ガス雰囲気下、
約８５０〜１３００℃、より好ましくは１０００℃の高
温でアニール処理し、後に実施される高温プロセスにお
いて歪みが発生しないように前処理しておく。すなわ
ち、製造工程おいて処理される最高温度に合わせて、基
板１０ｂを同じ温度かそれ以上の温度で熱処理してお
く。

【００５８】次に、基板１０ｂの表面全体に、クロム膜
１１などを形成した後（成膜工程ＳＴ１）、フォトリソ
グラフィ技術を用いてクロム膜１１の表面にレジストマ
スク４０１を形成する（マスク形成工程ＳＴ２）。次
に、図１０（Ｂ）に示すように、レジストマスク４０１
の開口部からクロム膜１１をエッチングして遮光膜１１
ａを所定のパターンに残す（エッチング工程ＳＴ３）。
次に、図１０（Ｃ）に示すように、レジストマスク４０
１を除去する（アッシング工程ＳＴ４）。このような工
程を行うにあたって、図８および図９を参照して説明し
たように、処理装置３００において、同一のチャンバー
３１０内でエッチング工程ＳＴ３とアッシング工程ＳＴ
４を連続して行う。

【００５９】次に、図１１（Ｄ）に示すように、基板１
０ｂの表面全体に、スパッタリング法、ＣＶＤ法などに
より、シリコン酸化膜、ＮＳＧ（ノンドープトシリケー
トガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ
（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシ
リケートガラス）などの層間絶縁膜１２を形成する。

【００６０】次に、基板１０ｂの表面全体に、多結晶の
シリコン膜などといった半導体膜１を形成した後（成膜
工程ＳＴ１）、フォトリソグラフィ技術を用いて半導体
膜１の表面にレジストマスク４０２を形成する（マスク
形成工程ＳＴ２）。次に、図１１（Ｅ）に示すように、
レジストマスク４０２の開口部から半導体膜１をエッチ
ングして、画素スイッチング用のＴＦＴ３０を構成する
半導体層１ａと、駆動回路用のＴＦＴ８０、９０を構成
する半導体層６０とを島状に形成する（エッチング工程
ＳＴ３）。次に、図１１（Ｆ）に示すように、レジスト
マスク４０２を除去する（アッシング工程ＳＴ４）。こ
のような工程を行うにあたって、図８および図９を参照
して説明したように、処理装置３００において、同一の
チャンバー３１０内でエッチング工程ＳＴ３とアッシン
グ工程ＳＴ４を連続して行う。

【００６１】次に、図１２（Ｇ）に示すように、熱酸化
法などを用いて、半導体膜１ａ、６０の表面にシリコン
酸化膜からなるゲート絶縁膜２を形成する。なお、図示
を省略するが、所定のレジストマスクを介して半導体膜
１ａの延設部分１ｆに不純物イオンを打ち込んで、容量
線３ｂとの間に蓄積容量７０を構成するための下電極を
形成する。

【００６２】次に、図１２（Ｈ）に示すように、基板１
０ｂの表面全体に、走査線３ａ、容量線３ｂ、およびゲ
ート電極６５を形成するためのタングステンシリサイド
やモリブデンシリサイドなどの導電膜３を形成した後
（成膜工程ＳＴ１）、フォトリソグラフィ技術を用いて
導電膜３の表面にレジストマスク４０３を形成する（マ
スク形成工程ＳＴ２）。次に、図１２（Ｉ）に示すよう
に、レジストマスク４０３の開口部から導電膜３をエッ
チングして、走査線３ａ、容量線３ｂ、およびゲート電
極６５を形成する（エッチング工程ＳＴ３）。次に、図
１２（Ｊ）に示すように、レジストマスク４０３を除去
する（アッシング工程ＳＴ４）。このような工程を行う
にあたって、図８および図９を参照して説明したよう
に、処理装置３００において、同一のチャンバー３１０
内でエッチング工程ＳＴ３とアッシング工程ＳＴ４を連
続して行う。

【００６３】次に、図１３（Ｋ）に示すように、Ｐチャ
ネル型の駆動回路用のＴＦＴ８０を形成するための半導
体層６０をレジストマスク４１１で覆った状態で、画素
スイッチング用のＴＦＴ３０を構成する半導体層１ａ
と、Ｎチャネル型の駆動回路用のＴＦＴ９０を構成する
半導体層６０とに対して、走査線３ａやゲート電極６５
をマスクとして、約０．１×１０¹³／ｃｍ²〜約１０×
１０¹³／ｃｍ²のドーズ量で低濃度の不純物イオン（リ
ンイオン）を打ち込んで、走査線３ａに対して自己整合
的に低濃度ソース領域１ｂ、９３、および低濃度ドレイ
ン領域１ｃ、９５を形成する。ここで、走査線３ａの真
下に位置しているため、不純物イオンが導入されなかっ
た部分は半導体膜１ａのままのチャネル領域１ａ′、９
１となる。

【００６４】次に、図１３（Ｌ）に示すように、レジス
トマスク４１１を除去する。

【００６５】次に、図１３（Ｍ）に示すように、走査線
３ａおよびゲート電極６５より幅が広く、かつ、Ｐチャ
ネル型の駆動回路用のＴＦＴ８０を形成するための半導
体層６０を覆うレジストマスク４１２を形成し、この状
態で、高濃度の不純物イオン（リンイオン）を約０．１
×１０¹⁵／ｃｍ²〜約１０×１０¹⁵／ｃｍ²のドーズ量で
打ち込み、高濃度ソース領域１ｂ、９２、およびドレイ
ン領域１ｄ、９４を形成する。

【００６６】次に、図１３（Ｎ）に示すように、レジス
トマスク４１２を除去する。

【００６７】なお、図示を省略するが、Ｎチャネル型の
ＴＦＴ３０、９０の側を覆った状態でゲート電極６５を
マスクとして、Ｐチャネル型の駆動回路用のＴＦＴ８０
を形成するための半導体層６０に対して、約０．１×１
０¹⁵／ｃｍ²〜約１０×１０¹ ⁵／ｃｍ²のドーズ量でボロ
ンイオンを打ち込んだ後、ゲート電極６５より幅の広い
マスクを形成した状態で、Ｐチャネル型の駆動回路用の
ＴＦＴ８０を形成するための半導体層６０に対して高濃
度の不純物（ボロンイオン）を約０．１×１０ ¹⁵／ｃｍ
²〜約１０×１０¹⁵／ｃｍ²のドーズ量で打ち込んで、図
１４（Ｏ）に示すように、低濃度ソース領域８３、低濃
度ドレイン領域８５、およびチャネル領域８１を形成す
るとともに、高濃度ソース領域８２、およびドレイン領
域８４を形成する。

【００６８】次に、基板１０ｂの表面全体に、シリコン
酸化膜などからなる層間絶縁膜４を形成した後（成膜工
程ＳＴ１）、フォトリソグラフィ技術を用いて層間絶縁
膜４の表面にレジストマスク４０４を形成する（マスク
形成工程ＳＴ２）。次に、図１４（Ｐ）に示すように、
レジストマスク４０４の開口部から層間絶縁膜４をエッ
チングして、コンタクトホール５、６３、６４、６８、
６９をそれぞれ形成する（エッチング工程ＳＴ３）。次
に、図１４（Ｑ）に示すように、レジストマスク４０４
を除去する（アッシング工程ＳＴ４）。このような工程
を行うにあたって、図８および図９を参照して説明した
ように、処理装置３００において、同一のチャンバー３
１０内でエッチング工程ＳＴ３とアッシング工程ＳＴ４
を連続して行う。

【００６９】次に、図１５（Ｒ）に示すように、基板１
０ｂの表面全体に、データ線６ａ（ソース電極）などを
構成するためのアルミニウム膜６などを形成した後（成
膜工程ＳＴ１）、フォトリソグラフィ技術を用いてアル
ミニウム膜６の表面にレジストマスク４０５を形成する
（マスク形成工程ＳＴ２）。次に、図１５（Ｓ）に示す
ように、レジストマスク４０５の開口部からアルミニウ
ム膜５をエッチングして、データ線６ａ、高電位線７
１、低電位線７２、入力配線６６、出力配線６７を形成
する（エッチング工程ＳＴ３）。その結果、周辺回路領
域では、Ｐチャネル型およびＮチャネル型のＴＦＴ８
０、９０が完成する。次に、図１５（Ｔ）に示すよう
に、レジストマスク４０５を除去する（アッシング工程
ＳＴ４）。このような工程を行うにあたって、図８およ
び図９を参照して説明したように、処理装置３００にお
いて、同一のチャンバー３１０内でエッチング工程ＳＴ
３とアッシング工程ＳＴ４を連続して行う。

【００７０】次に、図１６（Ｕ）に示すように、シリコ
ン酸化膜などからなる層間絶縁膜７を形成した後（成膜
工程ＳＴ１）、フォトリソグラフィ技術を用いて層間絶
縁膜７の表面にレジストマスク４０６を形成する（マス
ク形成工程ＳＴ２）。次に、図１６（Ｖ）に示すよう
に、レジストマスク４０６の開口部から層間絶縁膜７を
エッチングして、コンタクトホール８を形成する（エッ
チング工程ＳＴ３）。次に、図１６（Ｗ）に示すよう
に、レジストマスク４０６を除去する（アッシング工程
ＳＴ４）。このような工程を行うにあたって、図８およ
び図９を参照して説明したように、処理装置３００にお
いて、同一のチャンバー３１０内でエッチング工程ＳＴ
３とアッシング工程ＳＴ４を連続して行う。

【００７１】次に、図１７（Ｘ）に示すように基板１０
ｂの表面全体に、ＩＴＯ膜９などの透明導電膜を形成し
た後（成膜工程ＳＴ１）、フォトリソグラフィ技術を用
いてＩＴＯ膜９の表面にレジストマスク４０７を形成す
る（マスク形成工程ＳＴ２）。次に、図１７（Ｙ）に示
すように、レジストマスク４０７の開口部からＩＴＯ膜
９をエッチングして、画素電極９ａを形成する（エッチ
ング工程ＳＴ３）。次に、図１７（Ｚ）に示すように、
レジストマスク４０７を除去する（アッシング工程ＳＴ
４）。このような工程を行うにあたって、図８および図
９を参照して説明したように、処理装置３００におい
て、同一のチャンバー３１０内でエッチング工程ＳＴ３
とアッシング工程ＳＴ４を連続して行う。

【００７２】しかる後に、図５および図７に示すよう
に、画素電極９ａを所定パターンに形成した後、配向膜
１６を形成する。その結果、ＴＦＴアレイ基板１０が完
成する。

【００７３】このように、ＴＦＴアレイ基板１０を形成
する際には、成膜工程ＳＴ１、マスク形成工程ＳＴ２、
エッチング工程ＳＴ３、およびアッシング工程ＳＴ４を
何回も繰り返すので、本形態のように、処理装置３００
において、同一のチャンバー３１０内でエッチング工程
ＳＴ３とアッシング工程ＳＴ４を連続して行うと、その
生産性を大幅に向上することができる。

【００７４】［その他の実施の形態］上記形態では、画
素スイッチング素子としてＴＦＴを用いたアクティブマ
トリクス型の液晶装置を例に説明したが、画素スイッチ
ング素子としてＴＦＤを用いたアクティブマトリクス型
の液晶装置、あるいはパッシブマトリクス型の液晶装
置、さらには液晶以外の電気光学物質を用いた電気光学
装置の製造に本発明を適用してもよい。

【００７５】［電子機器への適用］次に、電気光学装置
を備えた電子機器の一例を、図１８、図１９を参照して
説明する。

【００７６】まず、図１８には、上記の各形態に係る電
気光学装置と同様に構成された液晶装置１００を備えた
電子機器の構成をブロック図で示してある。

【００７７】図１８において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置１００、クロック発生回路１００８、
および電源回路１０１０を含んで構成される。表示情報
出力源１０００は、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅ
ｍｏｒｙ）、ＲＡＭ（ＲａｎｄａｍＡｃｃｅｓｓＭｅ
ｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画
信号を同調して出力する同調回路などを含んで構成さ
れ、クロック発生回路１００８からのクロックに基づい
て、所定フォーマットの画像信号を処理して表示情報処
理回路１００２に出力する。この表示情報出力回路１０
０２は、たとえば増幅・極性反転回路、相展開回路、ロ
ーテーション回路、ガンマ補正回路、あるいはクランプ
回路等の周知の各種処理回路を含んで構成され、クロッ
ク信号に基づいて入力された表示情報からデジタル信号
を順次生成し、クロック信号ＣＬＫとともに駆動回路１
００４に出力する。駆動回路１００４は、液晶装置１０
０を駆動する。電源回路１０１０は、上述の各回路に所
定の電源を供給する。なお、液晶装置１００を構成する
ＴＦＴアレイ基板の上に駆動回路１００４を形成しても
よく、それに加えて、表示情報処理回路１００２もＴＦ
Ｔアレイ基板の上に形成してもよい。

【００７８】このような構成の電子機器としては、図１
９を参照して後述する投射型液晶表示装置（液晶プロジ
ェクタ）、マルチメディア対応のパーソナルコンピュー
タ（ＰＣ）、およびエンジニアリング・ワークステーシ
ョン（ＥＷＳ）、ページャ、あるいは携帯電話、ワード
プロセッサ、テレビ、ビューファインダ型またはモニタ
直視型のビデオテープレコーダ、電子手帳、電子卓上計
算機、カーナビゲーション装置、ＰＯＳ端末、タッチパ
ネルなどを挙げることができる。

【００７９】図１９に示す投射型液晶表示装置１１００
は、前記の駆動回路１００４がＴＦＴアレイ基板上に搭
載された液晶装置１００を含む液晶モジュールを３個準
備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００
Ｇ、１００Ｂとして用いたプロジェクタとして構成され
ている。この液晶プロジェクタ１１００では、メタルハ
ライドランプなどの白色光源のランプユニット１１０２
から光が出射されると、３枚のミラー１１０６および２
枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、
Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光
分離手段）、対応するライトバルブ１００Ｒ、１００
Ｇ、１００Ｂ（液晶装置１００／液晶ライトバルブ）に
各々導かれる。この際に、光成分Ｂは、光路が長いの
で、光損失を防ぐために入射レンズ１１２２、リレーレ
ンズ１１２３、および出射レンズ１１２４からなるリレ
ーレンズ系１１２１を介して導かれる。そして、ライト
バルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調
された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロ
イックプリズム１１１２（光合成手段）に３方向から入
射され、再度合成された後、投射レンズ１１１４を介し
てスクリーン１１２０などにカラー画像として投射され
る。

【００８０】

【発明の効果】以上説明したように、本発明では、エッ
チング工程でドライエッチングを行い、かつ、エッチン
グ工程を行ったチャンバー内にアッシング用ガスを導入
することによって、エッチング工程で用いたレジストマ
スクに対するアッシング工程を行う。このため、エッチ
ング工程を行うたびにチャンバー内から基板を取り出す
必要がないので、エッチング工程およびアッシング工程
を効率よく行うことができる。また、シリコンウエーハ
などと違って、石英基板やガラス基板などといった基板
は、加熱するのに時間がかかるが、本発明では、チャン
バー内に基板を配置したまま、エッチング工程に続いて
アッシング工程を行うので、アッシング工程を行う際、
基板を短時間のうちに所定の温度にまで加熱することが
できる。さらに、エッチング工程を行うと、チャンバー
の内壁にエッチングにより生成された副生物の滓などが
付着することがあるが、このようなエッチングにより生
成された副生物の滓などは、アッシング工程で除去する
ことができるので、チャンバー内を常に清浄に保つこと
ができ、パーティクルの低減を実現することができる。

【図面の簡単な説明】

【図１】本発明を適用した液晶装置をその上に形成され
た各構成要素と共に対向基板の側から見た平面図であ
る。

【図２】図１のＨ−Ｈ′断面図である。

【図３】液晶装置の画像表示領域において、マトリクス
状に配置された複数の画素に形成された各種素子、配線
などの等価回路図である。

【図４】液晶装置において、ＴＦＴアレイ基板に形成さ
れた各画素の構成を示す平面図である。

【図５】図１および図２に示す液晶装置の画像表示領域
の一部を図４のＡ−Ａ′線に相当する位置で切断したと
きの断面図である。

【図６】図１および図２に示す液晶装置の画像表示領域
の周辺領域に形成した回路の平面図である。

【図７】図６に示す駆動回路用のＴＦＴの断面図であ
る。

【図８】本発明を適用した液晶装置の製造方法で薄膜を
効率よくパターニングする様子を示す説明図である。

【図９】図８に示す方法でパターニングする際に、その
エッチング工程およびアッシング工程で用いる処理装置
の説明図である。

【図１０】（Ａ）〜（Ｃ）は、本発明を適用した液晶装
置のＴＦＴアレイ基板の製造方法を示す工程断面図であ
る。

【図１１】（Ｄ）〜（Ｆ）は、本発明を適用した液晶装
置のＴＦＴアレイ基板の製造方法を示す工程断面図であ
る。

【図１２】（Ｇ）〜（Ｊ）は、本発明を適用した液晶装
置のＴＦＴアレイ基板の製造方法を示す工程断面図であ
る。

【図１３】（Ｋ）〜（Ｎ）は、本発明を適用した液晶装
置のＴＦＴアレイ基板の製造方法を示す工程断面図であ
る。

【図１４】（Ｏ）〜（Ｑ）は、本発明を適用した液晶装
置のＴＦＴアレイ基板の製造方法を示す工程断面図であ
る。

【図１５】（Ｒ）〜（Ｔ）は、本発明を適用した液晶装
置のＴＦＴアレイ基板の製造方法を示す工程断面図であ
る。

【図１６】（Ｕ）〜（Ｗ）は、本発明を適用した液晶装
置のＴＦＴアレイ基板の製造方法を示す工程断面図であ
る。

【図１７】（Ｘ）〜（Ｚ）は、本発明を適用した液晶装
置のＴＦＴアレイ基板の製造方法を示す工程断面図であ
る。

【図１８】本発明に係る液晶装置を用いた電子機器の回
路構成を示すブロック図である。

【図１９】本発明に係る液晶装置を用いた電子機器の一
例としての投射型電気光学装置の光学系の構成を示す断
面図である。

【符号の説明】

１０ＴＦＴアレイ基板１０ｂＴＦＴアレイ基板の基体としての基板３０画素スイッチング用のＴＦＴ８１、９１駆動回路用のＴＦＴ１００液晶装置３００処理装置３０１ステージ３０２陽極３０３真空引き系３０４高周波電源３０５コンデンサ３０８ヒータ３１０チャンバー３５０ガス供給部４００〜４０７レジストマスク４１０薄膜４５０レジストマスクの開口部ＳＴ１成膜工程ＳＴ２マスク形成工程ＳＴ３エッチング工程ＳＴ４アッシング工程

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 21/302 Ｊ５Ｆ１１０ 21/3065 21/30 ５７２Ａ５Ｇ４３５ 21/336 29/78 ６１２Ｄ 29/786 ６２７ＣＦターム(参考） 2H092 JA24 MA13 MA15 MA19 MA37 NA27 PA01 PA08 PA09 RA05 2H096 AA27 HA23 LA07 5C094 AA43 BA03 BA43 DA14 DA15 EA04 FB12 FB15 5F004 AA15 AA16 BA04 BD01 CA01 DA00 DA03 DA04 DA05 DA11 DA13 DA16 DA18 DA22 DA24 DA25 DA26 DB26 5F046 MA12 5F110 AA30 BB02 BB04 CC02 DD02 DD03 DD12 DD13 DD25 EE05 FF02 FF23 GG02 GG13 HJ01 HJ04 HJ13 HL03 HL07 HM15 NN03 NN23 NN44 NN46 NN72 NN73 QQ03 QQ04 QQ09 QQ11 5G435 AA17 BB12 EE33 HH12 HH13 HH14 KK05

Claims

【特許請求の範囲】

【請求項１】電気光学物質を保持するための基板の表
面に薄膜を形成する成膜工程、該薄膜の表面に所定の開
口パターンを備えたレジストマスクを形成するマスク形
成工程、当該レジストマスクの開口から前記薄膜をエッ
チングするエッチング工程、および前記レジストマスク
を除去するアッシング工程をこの順に少なくとも１サイ
クル行う電気光学装置の製造方法において、前記エッチング工程では、前記基板を配置したチャンバ
ー内にエッチングガスを導入しながらプラズマを発生さ
せ、前記アッシング工程では、前記エッチング工程に続い
て、該エッチング工程を行った前記チャンバー内に前記
基板を配置したままアッシング用ガスを導入ながらプラ
ズマを発生させることを特徴とする電気光学装置の製造
方法。
【請求項２】請求項１において、前記基板は、石英基
板あるいはガラス基板であることを特徴とする電気光学
装置の製造方法。
【請求項３】請求項１または２において、前記成膜工
程、前記マスク形成工程、前記エッチング工程、および
前記アッシング工程をこの順に２サイクル以上、行うこ
とを特徴とする電気光学装置の製造方法。
【請求項４】請求項３において、前記成膜工程、前記
マスク形成工程、前記エッチング工程、および前記アッ
シング工程をこの順に２サイクル以上、行って前記基板
上に複数の薄膜トランジスタを形成することにより、ト
ランジスタアレイ基板を形成することを特徴とする電気
光学装置の製造方法。
【請求項５】請求項１ないし４のいずれかにおいて、
前記薄膜は、金属膜、半導体膜、シリサイド膜、および
絶縁膜のうちのいずれかであることを特徴とする電気光
学装置の製造方法。
【請求項６】請求項１ないし５のいずれかにおいて、
前記アッシング用ガスとして酸素を含むガスを導入して
酸素プラズマを発生させることを特徴とする電気光学装
置の製造方法。
【請求項７】請求項１ないし６のいずれかに規定する
方法で製造したことを特徴とする電気光学装置。
【請求項８】請求項７において、前記電気光学物質は
液晶であることを特徴とする電気光学装置。
【請求項９】請求項７または８に規定する電気光学装
置を用いたことを特徴とする電子機器。