JP3769949B2 - 半導体装置の製造方法および液晶表示装置用アクティブマトリクス基板の製造方法 - Google Patents
半導体装置の製造方法および液晶表示装置用アクティブマトリクス基板の製造方法 Download PDFInfo
- Publication number
- JP3769949B2 JP3769949B2 JP31903098A JP31903098A JP3769949B2 JP 3769949 B2 JP3769949 B2 JP 3769949B2 JP 31903098 A JP31903098 A JP 31903098A JP 31903098 A JP31903098 A JP 31903098A JP 3769949 B2 JP3769949 B2 JP 3769949B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- manufacturing
- film
- semiconductor device
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴという。）などを基板上に形成した半導体装置の製造方法、および液晶表示装置用アクティブマトリクス基板の製造方法に関するものである。さらに詳しくは、半導体装置を製造する際の歩留り向上技術に関するものである。
【０００２】
【従来の技術】
半導体膜を用いて基板の表面側に電気素子を形成した半導体装置としては、液晶表示装置に用いる液晶パネルなどがある。この液晶パネルにおいて液晶を保持する一対の基板のうち、一方の基板としてアクティブマトリクス基板を用いたものは、たとえば、投射型液晶表示装置のライトバルブとして用いられている。
【０００３】
このアクティブマトリクス基板を製造するにあたっては、データ線、走査線、ＴＦＴおよび画素電極などの構成要素が、成膜工程や熱処理工程を利用して石英基板やガラス基板の表面に順次形成されていく。そして、これらの工程を経て製造したアクティブマトリクス基板については、対向基板と貼り合わせた後、基板間に液晶を封入し、しかる後に、実際に表示を行なってみてアクティブマトリクス基板に付いた傷やクラックに起因する不具合が有るか否かを検査する。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の製造方法では、アクティブマトリクス基板と対向基板との間に液晶を封入した後、実際に表示を行なってみてアクティブマトリクス基板に傷やクラックが有るか否かを検査するため、この検査結果を製造条件に反映させようにもいずれの工程条件を変更すべきかを適正に判断できないという問題点がある。また、このような傷やクラックは、工程に仕掛ける前の基板に微小な傷やクラックとして存在していることが多く、このような微小な傷やクラックをそのままの状態で発見するのは容易なことではない。このため、微小な傷やクラックに起因する不具合を発生させそうな基板を予め排除しておくことは不可能である。このような問題点は、アクティブマトリクス基板を製造する場合に限らず、基板として傷やクラックが発生しやすいものを用いた半導体装置の製造方法全般にいえることである。
【０００５】
以上の問題点に鑑みて、本発明の課題は、基板に異常があるか否かを適正に検査することにより、基板に発生した傷やクラックに起因する不具合の発生を防止し、その歩留りを向上することのできる基板の検査方法、半導体装置の製造方法、および液晶表示装置用アクティブマトリクス基板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本願発明者が繰り返し行なった実験において、これから製造工程に回そうとする基板において、図１（Ａ）に示すように、傷やクラックがあってもそれらが微小である場合には目視検査や光学装置を用いた検査を行なっても発見することができないが、基板に対して、超音波洗浄工程、熱処理工程、高融点金属の成膜工程、絶縁膜の形成工程、プラズマ照射工程を行なうと、図１（Ｂ）、（Ｃ）に示すように、その時に受けた熱や力などの物理力が応力として作用して基板の傷やクラックが成長するので、目視検査や光学装置を用いた検査によって発見できるという新たな知見を得た。そこで、本願発明者は、このような知見を活かして半導体装置などを製造する際の歩留りを向上することを提案する。
【０００７】
すなわち、本発明に係る基板の製造方法では、基板に物理力を作用させた後、当該基板に傷やクラックがあるか否かを検査することを特徴とする。
本発明の半導体装置の製造方法は、石英基板又は耐熱性ガラス板などの透明な基板に超音波洗浄を行なう超音波洗浄工程を少なくとも有する半導体装置の製造方法において、
前記超音波洗浄工程と、高融点金属を前記基板に形成する高融点金属成膜工程と、当該基板の傷あるいはクラックの有無を検査する検査工程とを順に行うことを特徴とする。
本発明の半導体装置の製造方法は、石英基板又は耐熱性ガラス板などの透明な基板を加熱する熱処理工程を少なくとも有する半導体装置の製造方法において、
高融点金属を前記基板に形成する高融点金属成膜工程と、下地保護膜を形成する絶縁膜形成工程と、アニ - ル処理を施す熱処理工程と、前記基板の傷あるいはクラックの有無を検査する検査工程とを順に行うことを特徴とする。
本発明の半導体装置の製造方法は、石英基板又は耐熱性ガラス板などの透明な基板にプラズマを照射するプラズマ照射工程を少なくとも有する半導体装置の製造方法において、
高融点金属を前記基板に形成する高融点金属成膜工程と、前記プラズマ照射工程と、前記基板の傷あるいはクラックの有無を検査する検査工程とを順に行うことを特徴とする。
【０００８】
本発明では、後で不具合の原因となりそうな微小な傷やクラックについてはそのままでは発見できないので、基板に物理力を作用させて微小な傷やクラックを成長、露呈させてから基板の良否を検査する。従って、容易に発見できない微小な傷やクラックがある基板であっても、事前にあるいは工程の比較的前段階で排除できるので、この基板を用いて半導体装置などを製造したときには、それ以降の工程において歩留りを向上することができる。
【０００９】
たとえば、少なくとも、基板に超音波洗浄を行なう超音波洗浄工程を有する半導体装置の製造方法において、前記超音波洗浄工程を行なった後、次の工程を行なう前に当該基板の異常の有無を検査する検査工程を行うことを特徴とする。
【００１０】
本発明において、前記超音波洗浄工程では、ＫＨｚ帯域の超音波振動、ＭＨｚ帯域の超音波振動、およびＫＨｚ帯域の振動とＭＨｚ帯域の振動とが重畳する超音波振動のいずれかを用いてもよい。
【００１１】
また、本発明では、少なくとも、基板を加熱する熱処理工程を有する半導体装置の製造方法において、前記熱処理工程を行なった後、次の工程を行なう前に当該基板の異常の有無を検査する検査工程を行うことを特徴とする。
【００１２】
ここで、前記熱処理工程は、たとえば、前記基板の表面側に形成した半導体膜の表面に酸化膜を熱酸化法により形成する工程である。
【００１３】
本発明の別の形態では、少なくとも、基板の表面に高融点金属を成膜する高融点金属成膜工程を有する半導体装置の製造方法において、前記高融点金属成膜工程を行なった後、次の工程を行なう前に当該基板の異常の有無を検査する検査工程を行うことを特徴とする。
【００１４】
ここで、前記高融点金属成膜工程は、たとえば、前記基板の表面側にチタン膜、クロム膜、タングステン膜、タンタル膜、モリブデン膜またはパラジウム膜を形成する工程である。
【００１５】
本発明のさらに別の形態では、少なくとも、基板の表面に絶縁膜を成膜する絶縁膜形成工程を有する半導体装置の製造方法において、前記絶縁膜形成工程を行なった後、次の工程を行なう前に当該基板の異常の有無を検査する検査工程を行うことを特徴とする。
【００１６】
本発明のさらに別の形態では、少なくとも、基板にプラズマを照射するプラズマ照射工程を有する半導体装置の製造方法において、前記プラズマ照射工程を行なった後、次の工程を行なう前に当該基板の異常の有無を検査する検査工程を行うことを特徴とする。
【００１７】
ここで、前記プラズマ照射工程は、たとえば、前記基板の表面に形成したレジストマスクに対して酸化雰囲気中でプラズマを照射して当該レジストマスクを灰化する工程である。
【００１８】
また、本発明において、前記プラズマ照射工程は、前記基板の表面に形成した薄膜に対してプラズマを用いてエッチングを行なう工程であることもある。
【００１９】
本発明では、半導体装置を製造する際に行なう多くの工程のうち、超音波洗浄工程、熱処理工程、高融点金属成膜工程、絶縁膜の形成工程、およびプラズマ照射工程のように基板に大きな応力を発生させる工程を行なった際には、検査工程を行い、その検査結果を工程条件にフィードバックする。従って、従来であれば、ほぼ完成品に近い状態で検査を行なわなければならなかった微小な傷やクラックに起因する不具合を早期に発見できる。それ故、この検査結果をフィードバックすれば、工程条件を最適化できるので、半導体装置の歩留りが向上する。
【００２０】
本発明において、前記検査工程では、前記基板の異常の有無として、たとえば、前記基板に傷あるいはクラックが発生したか否かを検査する。
【００２１】
本発明において、前記検査工程での検査結果において、当該基板に異常有りと判定したときには、当該検査工程より以前に行なう工程条件を変更することが好ましい。
【００２２】
このような半導体装置の製造方法は、たとえば、液晶表示装置のアクティブマトリクス基板を製造するのに適用できる。このアクティブマトリクス基板の製造方法では、画素スイッチング用および駆動回路用の薄膜トランジスタを前記基板の表面側に形成する。
【００２３】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。
【００２４】
［液晶パネルの全体構成］
液晶表示装置に用いられる液晶パネルの構成および動作について、図２から図５を参照して説明する。図２は、液晶パネルの画面表示領域を構成するためにマトリクス状に形成された複数の画素における各種素子、および配線などの等価回路図である。図３は、データ線、走査線、画素電極、遮光膜などが形成されたアクティブマトリクス基板において相隣接する画素の平面図である。図４は、図３のＡ−Ａ′線に相当する位置での断面図である。図５は、アクティブマトリクス基板の２次元的な配線レイアウトを示す平面図である。これらの図において、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２５】
図２において、液晶パネルの画面表示領域において、マトリクス状に形成された複数の画素の各々には、画素電極９ａを制御するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされる。その結果、全体として液晶パネルからは画素信号に応じたコントラストを持つ光が出射する。
【００２６】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加することがある。たとえば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置が実現できる。なお、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００２７】
図３において、液晶パネルのアクティブマトリクス基板上には、マトリクス状に複数の透明な画素電極９ａ（点線９ａ′により輪郭が示されている。）が各画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ、走査線３ａおよび容量線３ｂが形成されている。データ線６ａは、コンタクトホール５を介して、ポリシリコン膜からなる半導体層１ａのうち後述のソース領域に電気的に接続され、画素電極９ａは、コンタクトホール８を介して、半導体層１ａのうち後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうち後述のチャネル形成用領域（図中右下がりの斜線の領域）に対向するように走査線３ａ（ゲート電極）が通っている。
【００２８】
図４に示すように、液晶パネル１００は、アクティブマトリクス基板１０と、これに対向配置される対向基板２０とを備えている。アクティブマトリクス基板１０の基体は、石英基板や耐熱性ガラス板などの透明な基板１０ｂからなり、対向基板２０の基体もまた、石英基板や耐熱性ガラス板などの透明な基板２０ｂからなる。アクティブマトリクス基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜（図示せず。）が形成されている。画素電極９ａは、たとえばＩＴＯ膜（インジウム・ティン・オキサイド膜）等の透明な導電性薄膜からなる。また、配向膜は、たとえばポリイミド薄膜などの有機薄膜からなる。
【００２９】
アクティブマトリクス基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が形成されている。ここに示すＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ（ゲート電極）、走査線３ａから供給される走査信号の電界によりチャネルが形成される半導体膜１ａのチャネル形成用領域１ａ′、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ（ソース電極）、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ並びに低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、および半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する１つが電気的に接続されている。ソース領域１ｂ、１ｄ、およびドレイン領域１ｃ、１ｅは、後述のように、半導体層１ａにおいてｎ型のチャネルを形成するか、あるいはｐ型のチャネルを形成するかに応じて所定濃度のｎ型用またはｐ型用のドーパントがドープされることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素スイッチング用のＴＦＴとして用いられることが多い。
【００３０】
本形態において、データ線６ａ（ソース電極）は、アルミニウム等の金属膜や金属シリサイド等の合金膜等から構成されている。また、走査線３ａ（ゲート電極）、ゲート絶縁膜２および下地保護膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５、および高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第１層間絶縁膜４が形成されている。このソース領域１ｄへのコンタクトホール５を介して、データ線６ａ（ソース電極）は高濃度ソース領域１ｄに電気的に接続されている。さらに、データ線６ａ（ソース電極）および第１層間絶縁膜４の上には第２層間絶縁膜７が形成されている。ここで、画素電極９ａは、第２層間絶縁膜７の上に形成されているので、ゲート絶縁膜２、第１層間絶縁膜４および第２層間絶縁膜７には高濃度ドレイン領域１ｅに通じるコンタクトホール８が形成されている。従って、高濃度ドレイン領域１ｅへのコンタクトホール８を介して画素電極９ａは高濃度ドレイン領域１ｅに電気的に接続されている。なお、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同時形成されたアルミニウム電極や走査線３ｂと同時形成されたポリシリコン電極を中継して電気的接続するようにしても良い。
【００３１】
ここで、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。なお、本形態では、ＴＦＴ３０のゲート電極（データ線３ａ）をソース−ドレイン領域１ｂおよび１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることが出来る。
【００３２】
本形態では、ＴＦＴ３０のゲート絶縁膜２をゲート電極３ａに対向する位置から延設して誘電体膜として用いるとともに、半導体膜１ａを延設して第１電極１ｆとし、さらにこれらに対向する容量線３ｂの一部を第２電極とすることにより、蓄積容量７０が構成されている。すなわち、半導体１ａの高濃度ドレイン領域１ｅが、データ線６ａおよび走査線３ａの下にまで延設されて、同じくデータ線６ａおよび走査線３ａに沿って延びる容量線３ｂにゲート絶縁膜２（誘電体膜）を介して対向配置されて、第１電極（半導体層）１ｆとされている。ここで、蓄積容量７０の誘電体としての絶縁膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄くてかつ高耐圧の絶縁膜とすることができる。それ故、蓄積容量７０は、比較的小面積で大容量の蓄積容量として構成できる。その結果、データ線６ａ下の領域および走査線３ａに並列する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａに対する蓄積容量を増大させることができる。
【００３３】
このように構成したアクティブマトリクス基板１０において、図３および図４に示すように、隣接する画素電極９ａの境界領域にはデータ線６ａ、走査線３ａおよび容量線３ｂが通っているものの、これらの配線を通して、あるいはこれらの配線と画素電極９ａとの隙間を通って光が漏れると、表示の品位を低下させてしまう。そこで、本形態では、アクティブマトリクス基板１０の基体たる透明基板１０ｂと下地保護膜１２の間には、各画素電極９ａの縦横の境界領域に沿って不透明な高融点金属であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）などからなる遮光膜１１ａ（図３における左下がりの斜線領域）を形成してある。この遮光膜１１ａは、平面的には、半導体層１ａのチャネル形成用領域を含むＴＦＴ３０の形成領域、データ線６ａ、走査線３ａおよび容量線３ｂに対して、アクティブマトリクス基板１０の裏面側から見て重なる位置に形成されている。
【００３４】
一方、対向基板２０には、その全面に渡って対向電極２１が形成され、その表面には、ラビング処理等の所定の配向処理が施された配向膜（図示せず。）が形成されている。対向電極２１も、たとえば、ＩＴＯ膜などの透明導電性薄膜からなる。また、対向基板２０の配向膜も、ポリイミド薄膜などの有機薄膜からなる。対向基板２０には、各画素の開口領域以外の領域に対向基板側遮光膜２３がマトリクス状に形成されている。このため、対向基板２０の側からの入射光はＴＦＴ３０の半導体層１ａのチャネル形成用領域１ａ′やＬＤＤ（Lightly Doped Drain ）領域１ｂ、１ｃに届くことはない。さらに、対向基板側の遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００３５】
このように構成したアクティブマトリクス基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、後述するシール材により囲まれた空間内に液晶５０が封入され、挟持される。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。なお、シール材は、アクティブマトリクス基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサがギャップ材が配合されている。
【００３６】
このように構成した液晶パネル１００において、アクティブマトリクス基板１０は図５に示すように構成される。アクティブマトリクス基板１０には、ＴＦＴを用いて回路構成されたデータ線駆動回路１０１および走査線駆動回路１０４が形成され、これらのデータ線駆動回路１０１および走査線駆動回路１０４はそれぞれ、複数のデータ線６ａ、走査線３ａおよび容量線３ｂに各々電気的に接続されている。また、アクティブマトリクス基板１０にはサンプリング回路１０５が形成され、このサンプリング回路１０５には、図示しない制御回路から即時表示可能な形式に変換された画像信号が画像信号線１０６を介して供給される。従って、走査線駆動回路１０４がパルス的に走査線３ａに順番に走査信号を送るのに合わせて、データ線駆動回路１０１はサンプリング回路１０５を駆動し、画像信号に応じた信号電圧をデータ線６ａに送る。
【００３７】
その結果、各画素では、図２、図４および図５において、画素信号Ｓ１、Ｓ２、・・・Ｓｎが画素電極９ａと対向基板２０の対向電極２１との間で一定期間保持され、液晶５０は、画素毎に印加される電圧レベルにより分子集合の配向や秩序が変化する。それ故、たとえば、対向基板２０の側から入射した光（入射光Ｌ１）のうち、通過可能な液晶部分に入射された光のみが、アクティブマトリクス基板１０の側から出射されてくるので、所定の表示を行うことができる。
【００３８】
（アクティブマトリクス基板の製造方法）
このように構成した液晶表示装置用のアクティブマトリクス基板１０の製造方法を、図６ないし図１０を参照して説明する。
【００３９】
図６ないし図１０は、いずれも本形態のアクティブマトリクス基板１０の製造方法を示す工程断面図である。なお、図６ないし図１０には、図２のＡ−Ａ′線に相当する位置での断面を表してある。
【００４０】
図６（ａ）に示すように、アクティブマトリクス基板１０を多数取りできる石英あるいは耐熱ガラスからなる大型基板１０ａを用意し、超音波を付与した水流を噴射するノズル、あるいは超音波洗浄槽を用いて大型基板１０ａに超音波洗浄を行なって、大型基板１０ａを清浄化する（超音波洗浄工程）。ここで用いる超音波としては、ＫＨｚ帯域の超音波振動、ＭＨｚ帯域の超音波振動、およびＫＨｚ帯域の振動とＭＨｚ帯域の振動とが重畳する超音波振動のいずれであってもよい。
【００４１】
次に、この超音波洗浄工程を行なった大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。ここで、超音波洗浄を行なう前の大型基板１０ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、今回行なった超音波洗浄によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように、傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、それ以前の工程（大型基板１０ａの製造工程や超音波洗浄工程）の条件を見直すことができる。
【００４２】
次に、この大型基板１０ａについては、Ｎ2（窒素）などの不活性ガス雰囲気、かつ、約９００℃〜約１３００℃の高温雰囲気中で熱処理を行い、後に実施される高温プロセスにおいて歪みが少なくなるように前処理しておく（熱処理工程）。
【００４３】
すなわち、製造プロセスにおける最高温度（本形態では、ゲート絶縁膜を形成する際の１１５０℃の温度）に合わせて予め大型基板１０ａを最高温度と同等の温度か、あるいはそれ以上の温度で熱処理しておく。たとえば、製造プロセスにおける最高温度が１１５０℃であれば、この前処理工程では大型基板１０ａを１１５０℃位で３０秒から３０分間、加熱する。ここで、１１５０℃という温度は、大型基板１０ａを構成する材料の歪点に近い温度である。
【００４４】
次に、この熱処理工程を行なった大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。ここで、この熱処理工程を行なう前の大型基板１０ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、今回行なった熱処理工程によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように、傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、その直前に行なった熱処理工程の条件を見直すことができる。
【００４５】
次に、大型基板１０ａの全面に、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄなどの金属単体、あるいは合金からなる金属膜１１ｂをスパッタ等により、１０００オングストローム〜３０００オングストローム程度の層厚で形成する（高融点金属成膜工程）。
【００４６】
次に、この高融点金属成膜工程を行なった大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。ここで、高融点金属成膜工程を行なう前の大型基板１ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、今回行なった高融点金属成膜工程によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、それ以前の工程（高融点金属成膜工程）の工程条件を見直すことができる。
【００４７】
次に、金属膜１１ｂ上にフォトリソグラフィ技術を用いてレジストマスク２０１を形成し、このレジストマスク２０１を介して金属膜１１ｂに対しエッチングを行うことにより、図６（ｂ）に示すように、遮光膜１１ａを形成する。なお、遮光膜１１ａは、少なくともＴＦＴ３０の半導体層のうちチャンネル領域１ａ、ソース領域１ｂ、１ｄ、ドレイン領域１ｃ、１ｅ、データ線６ａ、走査線３ａおよび容量線３１ｂ（図３および図４参照。）を形成すべき領域を大型基板１０ａの裏面から見て覆うように形成される。
【００４８】
ここで、遮光膜１１ａをエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、このエッチング工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。従って、今回のエッチング工程を行なう前の大型基板１ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、この工程で行なったプラズマ照射によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、それ以前の工程（エッチング工程）の工程条件を見直すことができる。
【００４９】
次に、レジストマスク２０１を除去するにあたって、本形態では、まず、レジストマスク２０１に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。ここで、プラズマ照射は、たとえば、酸素ガスを含むガス中で行う。その結果、有機物であるレジストマスクは、プラズマ（放電ガス）と化学反応を起こし、分解される。このような分解生成物は、気体となって排気される。次に、プラズマ照射を行った基板に対して、水、あるいは水を主成分とする洗浄液を用いて洗浄処理を行う。その結果、レジストマスクの分解生成物の一部が基板上に付着している場合でも、このような分解生成物は、水あるいは水を主成分とする洗浄剤で洗い落とせる状態にある。従って、従来用いていた有機溶剤などを用いなくても、水あるいは水を主成分とする洗浄剤で基板に付着していた分解生成物を洗い落とすことができる。
【００５０】
このように、本形態によれば、あくまでアッシング（大気圧下でのプラズマエッチング）によってレジストマスクを分解し、かつ、プラズマエッチング後に行う洗浄処理に水、あるいは水を主成分とする洗浄液を用いるので、硫酸を用いてレジストマスクを炭化させて除去する方法等と違って、多大なコストをかけて硫酸あるいは有機溶剤の廃液処理を行う必要がなく、かつ、環境汚染の問題もない。また、プラズマ照射は大気圧下で行うので、真空雰囲気中でのプラズマ照射と違って、真空引きや真空状態の解除といった時間のかかる工程が不要である。それ故、大型基板１０ａを大量に処理するのに適している。また、大気圧下でのプラズマ照射でよいので、処理装置の構成を簡略化でき、安価な設備で済むという利点がある。
【００５１】
次に、このプラズマ照射工程を行なった後、大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。ここで、プラズマ照射工程を行なう前の大型基板１ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、今回行なったプラズマ照射工程によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、それ以前の工程（プラズマ照射工程）の工程条件を見直すことができる
次に、図６（ｃ) に示すように、遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリーケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地保護膜１２を形成する（絶縁膜形成工程）。下地保護膜１２の層厚は、約５００オングストローム〜１５０００オングストローム、好ましくは約６０００オングストローム〜８０００オングストロームの厚さとなる。或いは、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに堆積し、厚さ約２０００オングストロームの多層構造を持つ下地保護膜１２を形成しても良い。更に、このようなシリケートガラス膜に重ねて又は代えて、ＳＯＧ（スピンオンガラス：紡糸状ガラス）をスピンコートして又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を施すことにより、平坦な膜を形成しても良い。このように、下地保護膜１２の上面をスピンコート処理又はＣＭＰ処理により平坦化しておけば、その上に後でＴＦＴ３０を形成しやすいという利点がある。
【００５２】
ここで、下地保護膜１２としてシリケートガラス膜や窒化シリコン膜を形成した場合には、この絶縁膜形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。すなわち、下地保護膜１２を形成する前の大型基板１ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、今回行なった絶縁膜形成工程によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、それ以前の工程（絶縁膜形成工程）の工程条件を見直すことができる
なお、下地保護膜１２に対し、約９００℃のアニール処理を施すことにより、汚染を防ぐと共に平坦化を施してもよい（熱処理工程）。この場合には、熱処理工程後に、大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００５３】
次に、図７（ａ) に示すように、下地保護膜１２の上に、約４５０℃〜約５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００ｃｃ／ｍｉｎ〜約６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力が約２０Ｐａ〜４０ＰａのＣＶＤ）により、アモルファスシリコンからなる半導体膜１を形成する。
【００５４】
次に、約６００℃〜約７００℃にて約１時間〜約１０時間、好ましくは、約４時間〜約６時間のアニール処理を窒素雰囲気中で施することにより、ポリシリコンからなる半導体膜１を約５００オングストローム〜約２０００オングストロームの厚さ、好ましくは約１０００オングストロームの厚さとなるまで固相成長させる（熱処理工程）。
【００５５】
この際、画素スイッチング用のＴＦＴ３０をｎチャネル型とする場合には、当チャネル形成用領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパンドを僅かにイオン注入等によりドープしてもよい。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパンドを僅かにイオン注入等によりドープしても良い。なお、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。あるいは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００５６】
次に、この熱処理工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００５７】
次に、フォトリソグラフィ技術を用いてレジストマスク２０２を形成した後、エッチング工程を行い、図７（ｂ）に示すように、図３に示したパターンの島状の半導体層１ａを形成する。すなわち、データ線６ａ下で容量線３ｂが形成される領域、および走査線３ａに沿って容量線３ｂが形成される領域には、ＴＦＴ３０を構成する半導体層１ａから延設された第１電極１ｆを形成する。
【００５８】
ここで、島状の半導体膜１ａをエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、プラズマ照射を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００５９】
次に、レジストマスク２０２に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００６０】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００６１】
次に、図７（ｃ）に示すように、ＴＦＴ３０を構成する半導体層１ａと共に第１電極１ｆを約９００℃〜約１３００℃の温度、好ましくは約１１５０℃の温度により熱酸化することにより、約３００オングストロームの比較的薄い熱酸化シリコン膜を形成し（熱処理工程）、さらに減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに堆積し、多層構造を持つゲート絶縁膜２、および蓄積容量形成用の誘電体膜を形成する。この結果、第１電極１ｆの厚さは、約３００オングストローム〜約１５００オングストロームの厚さ、好ましくは約３５０オングストローム〜約５００オングストロームの厚さとなり、容量形成用の誘電体膜（ゲート絶縁膜２）の厚さは、約２００オングストローム〜約１５００オングストロームの厚さ、好ましくは約３００オングストローム〜約１０００オングストロームの厚さとなる。ここで、ポリシリコン膜１は、約１１５０℃の温度条件下での熱酸化のみで単一層構造を持つゲート絶縁膜２を形成してもよい（熱処理工程）。
【００６２】
次に、この熱処理工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。また、ゲート絶縁膜２として窒化シリコン膜を形成した場合にも、この絶縁膜形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００６３】
なお、ポリシコン層１のうち、第１電極１ｆとなる半導体層部分に、例えば、Ｐイオンをドーズ量約３×１０12／ｃｍ2でドープして低抵抗化させておく。
【００６４】
次に、図７（ｄ）に示すように、減圧ＣＶＤ法等によりポリシリコン膜３を堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープドシリコン膜を用いても良い。
【００６５】
次に、フォトリソグラフィ技術を用いてレジストマスク２０３を形成した後、エッチング工程を行い、図８（ａ）に示すように、図３に示したパターンの走査線３ａ（ゲート電極）および容量線３ｂを形成する。これらの容量線３ｂおよび走査線３ａの層厚は、例えば、約３５００オングストロームである。
【００６６】
ここで、走査線３ａなどをエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、プラズマ照射を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００６７】
次に、レジストマスク２０３に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００６８】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００６９】
次に、図８（ｂ）に示すように、図４に示したＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、まず低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント２００を低濃度で（例えば、Ｐイオンを１×１０13／ｃｍ2〜３×１０13／ｃｍ2のドース量にて）ドープする。これにより走査線３ａ（ゲート電極）下の半導体層１ａは、チャネル形成用領域１ａ′となる。この不純物のドープにより容量線３ｂおよび走査線３ａも低抵抗化される。
【００７０】
続いて、図８（ｃ）に示すように、ＴＦＴ３０の高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを形成するために、走査線３ａ（ゲート電極）よりも幅の広いマスクでレジストマスク２０２を走査線３ａ（ゲート電極）上に形成した後、同じくＰなどのＶ族元素のドーパンド２０１を高濃度で（例えば、Ｐイオンを１×１０15／ｃｍ2〜３×１０15／ｃｍ2のドース量にて）ドープする。また、ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素のドーパンドを用いてドープする。なお、低濃度のドープを行わずに、オフセット構造のＴＦＴとしても良く、走査線３ａ（ゲート電極）をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしても良い。この不純物のドープにより容量線３ｂおよび走査線３ａはさらに低抵抗化する。
【００７１】
これらの工程と同時並行して、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路１０１および走査線駆動回路１０４等の周辺回路（図５参照）をアクティブマトリクス基板１０上の周辺部に形成する。このように、本実施の形態において画素スイッチング用ＴＦＴ３０はポリシリコンＴＦＴであるので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路１０１および走査線駆動回路１０４等の周辺回路を形成することができ、製造上有利である。
【００７２】
次に、図８（ｄ）に示すように、ＴＦＴ３０における走査線３ａ（ゲート電極）、容量線３ｂおよび走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４を形成する（絶縁膜形成工程）。第１層間絶縁膜４の層厚は、約５０００オングストローム〜約１５０００オングストロームが好ましい。
【００７３】
ここで、第１層間絶縁膜４としてシリケートガラス膜や窒化シリコン膜を形成した場合には、この絶縁膜形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００７４】
次に、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行う（熱処理工程）。
【００７５】
次に、この熱処理工程を行なった大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００７６】
次に、フォトリソグラフィ技術を用いてレジストマスク２０４を形成した後、エッチング工程を行い、図８（ｅ）に示すように、データ線６ａ（ソース電極）に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチング、あるいはウエットエッチングにより形成する。
【００７７】
ここで、コンタクトホール５をエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、プラズマ照射を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００７８】
次に、レジストマスク２０４に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００７９】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８０】
次に、図９（ａ）に示すように、第１層間絶縁層４の上に、スパッタ処理等により、Ａ１等の低抵抗金属や金属シリサイド等の金属膜６を、約１０００オングストローム〜約５０００オングストロームの厚さ、好ましくは約３０００オングストロームに堆積する。ここで、金属膜６として高融点金属膜を用いた場合には、この金属膜６を形成した後の大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８１】
次に、フォトリソグラフィ技術を用いてレジストマスク２０５を形成した後、エッチング工程を行い、図９（ｂ）に示すように、データ線６ａ（ソース電極）を形成する。
【００８２】
ここで、データ線６ａなどをエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、プラズマ照射を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８３】
次に、レジストマスク２０５に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００８４】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８５】
次に、図９（ｃ）に示すように、データ線６ａ（ソース電極）上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜７を形成する。あるいは、このようなシリケート膜に代えて、または重ねて、有機膜やＳＯＧをスピンコートして、もしくはＣＭＰ処理を施して平坦な膜を形成してもよい。ここで、第２層間絶縁膜７の層厚は、約５０００オングストローム〜約１５０００オングストロームが好ましい。
【００８６】
ここで、第２層間絶縁膜７としてシリケートガラス膜や窒化シリコン膜を形成した場合には、この絶縁膜形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８７】
次に、フォトリソグラフィ技術を用いてレジストマスク２０６を形成した後、エッチング工程を行い、図１０（ａ）に示すように、ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際に、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール８を形成した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。また、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、コンタクトホール８をテーパ状にできるので、配線接続時の断線を防止できるという利点がある。
【００８８】
ここで、コンタクホール８を形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、このエッチング形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８９】
次に、レジストマスク２０６に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００９０】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００９１】
次に、図１０（ｂ）に示すように、第２層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５００オングストローム〜約２０００オングストロームの厚さに堆積する。
【００９２】
次に、フォトリソグラフィ技術を用いてレジストマスク２０７を形成した後、エッチング工程を行い、図１０（ｃ）に示すように画素電極９ａを形成する。なお、液晶パネル１００を反射型の液晶表示装置に用いる場合には、アルミニウムなどの反射率の高い不透明な材料から画素電極９ａを形成する。
【００９３】
ここで、画素電極９ａをエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、このエッチング形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００９４】
次に、レジストマスク２０７に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００９５】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００９６】
次に、画素電極９ａに上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜（図示せず。）が形成される。
【００９７】
そして、大型基板１０ａに対して対向基板用の大型基板を貼り合わせた後、個々のパネルに切断してから、あるいは大型基板１０ａをアクティブマトリクス基板１０に切断してから対向基板を貼り合わせた後、液晶を封入する。
【００９８】
このように本形態では、アクティブマトリクス基板１０を製造する際に行なう多くの工程のうち、超音波洗浄工程、ゲート絶縁膜２などを形成するための熱処理工程、絶縁膜の形成工程、遮光膜１１ａを形成するための高融点金属成膜工程、エッチングを行なうためのプラズマ照射工程、およびレジストマスク２０１〜２０７を灰化するためのプラズマ照射工程のように大型基板１０ａに大きな応力を発生させる工程を行なった際には、検査工程を行い、その検査結果を工程条件にフィードバックする。従って、従来であれば、ほぼ完成品に近い状態で検査を行なわなければならなかった傷やクラックに起因する不具合を早期に発見できる。それ故、この検査結果をフィードバックして工程条件を最適化できるので、半導体装置の歩留りが向上する。
【００９９】
［液晶表示パネルの貼り合わせ構造］
以上の方法により製造したアクティブマトリクス基板１０を用いた液晶パネル１００の全体構成を図１１および図１２を参照して説明する。なお、図１１は、液晶パネル１００をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１２は、対向基板２０を含めて示す図１１のＨ−Ｈ′断面図である。
【０１００】
図１１において、アクティブマトリクス基板１０の上には、シール材５２がその縁に沿って設けれらており、その内側領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１および実装端子１０２がアクティブマトリクス基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って形成されている。走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列しても良い。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、 偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路１０１の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。更にアクティブマトリクス基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、周辺見切り５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、アクティブマトリクス基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。そして、図１２に示すように、図１１に示したシール材５２とほぼ同じ輪郭をもつ対向基板２０が当該シール材５２によりアクティブマトリクス基板１０に固着されている。
【０１０１】
なお、データ線駆動回路１０１および走査線駆動回路１０４をアクティブマトリクス基板１０の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ オートメイテッド、ボンディング）基板をアクティブマトリクス基板１０の周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。また、対向基板２０およびアクティブマトリクス基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【０１０２】
また、このように形成した液晶パネルは、たとえば、投射型液晶表示装置（液晶プロジェクタ）において使用される。この場合、３枚の液晶パネル１００がＲＧＢ用のライトバルブとして各々使用され、各液晶パネル１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の液晶パネル１００にはカラーフィルタが形成されていない。但し、対向基板２０において各画素電極９ａに対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型液晶表示以外にも、カラー液晶テレビなどといったカラー液晶表示装置を構成することができる。さらに、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【０１０３】
また、各画素に形成される画素スイッチング用のＴＦＴとしては、正スタガ型またはコプラーナ型のポリシリコンＴＦＴを用いた例で説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴなど、他の形式のＴＦＴを画素スイッチング用に用いてもよい。
【０１０４】
［液晶パネルの電子機器への適用］
次に、液晶パネルを備えた電子機器の一例を、図１３および図１４を参照して説明する。
【０１０５】
まず、図１３には、上記の各形態に係る液晶パネルと同様に構成された液晶パネル１００を備えた電子機器の構成をブロック図で示してある。
【０１０６】
図１３において、電子機器が、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶パネル１００、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、液晶パネル１００を駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、液晶パネル１００を構成するアクティブマトリクス基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もアクティブマトリクス基板の上に形成してもよい。
【０１０７】
このような構成の電子機器としては、図１４を参照して後述する投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【０１０８】
図１４に示す投射型液晶表示装置１１００は、前記の駆動回路１００４がアクティブマトリクス基板上に搭載された液晶パネル１００を含む液晶モジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶パネル１００／液晶ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【０１０９】
【発明の効果】
以上のとおり、本発明では、半導体装置を製造する際に行なう多くの工程のうち、超音波洗浄工程、熱処理工程、高融点金属成膜工程、絶縁膜の形成工程、およびプラズマ照射工程のように基板に大きな応力を発生させる工程を行なった際には、検査工程を行い、その検査結果を工程条件にフィードバックする。すなわち、これらの工程を行なうと、微小な傷やクラックが成長して露呈してくるので、ほぼ完成品に近い状態まで進めてから検査を行なわなくても、工程途中で傷やクラックの有無を発見できる。それ故、この検査結果をフィードバックすれば工程条件を最適化できるので、半導体装置の歩留りが向上する。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）は、基板の微小な傷やクラックが熱処理工程、高融点金属成膜工程、絶縁膜の形成工程およびプラズマ照射工程によって増大する様子を示す説明図である。
【図２】本発明を適用した液晶表示装置用の液晶パネルにおいて、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図３】図２に示す液晶パネルにおいて、アクティブマトリクス基板に形成された各画素の構成を示す平面図である。
【図４】液晶パネルにおける図３のＡ−Ａ′線に相当する位置での断面図である。
【図５】図２に示す液晶パネルに用いたアクティブマトリクス基板の構成を示す等価回路図である。
【図６】（ａ）〜（ｃ）は、液晶パネルのアクティブマトリクス基板の製造方法を示す工程断面図である。
【図７】（ａ）〜（ｄ）は、液晶パネルのアクティブマトリクス基板の製造方法において、図６に示す工程に続いて行う各工程の工程断面図である。
【図８】（ａ）〜（ｅ）は、液晶パネルのアクティブマトリクス基板の製造方法において、図７に示す工程に続いて行う各工程の工程断面図である。
【図９】（ａ）〜（ｃ）は、液晶パネルのアクティブマトリクス基板の製造方法において、図８に示す工程に続いて行う各工程の工程断面図である。
【図１０】（ａ）〜（ｃ）は、液晶パネルのアクティブマトリクス基板の製造方法において、図９に示す工程に続いて行う各工程の工程断面図である。
【図１１】液晶パネルを対向基板の側からみたときの平面図である。
【図１２】図１１のＨ−Ｈ′線における断面図である。
【図１３】本発明に係る液晶パネルを表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１４】本発明に係る液晶パネルを用いた電子機器の一例としての投射型液晶パネルの光学系の構成を示す断面図である。
【符号の説明】
１ａ 半導体層
１ａ′ チャネル形成用領域
１ｂ 低濃度ソース領域
１ｃ 低濃度ドレイン領域
１ｄ 高濃度ソース領域
１ｅ 高濃度ドレイン領域
２ ゲート絶縁膜
３ａ 走査線
５、８ コンタクトホール
６ａ データ線
７ 第２層間絶縁膜
９ａ 画素電極
１０ アクティブマトリクス基板（半導体装置）
１１ａ 遮光膜
１１ｂ 高融点の金属膜
１２ 下地保護膜
２０ 対向基板
２３ 対向基板側遮光膜
３０ 画素スイッチング用のＴＦＴ（電気素子）
５０ 液晶
５３ 周辺見切り
７０ 蓄積容量
１００ 液晶パネル
１０１ データ線駆動回路
１０４ 走査線駆動回路
１０５ サンプリング回路
１０６ 画像信号線
２０１〜２０７ レジストマスク
Ｇ１、Ｇ２・・・Ｇｍ 走査信号
Ｓ１、Ｓ２・・・Ｓｎ 画素信号
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴという。）などを基板上に形成した半導体装置の製造方法、および液晶表示装置用アクティブマトリクス基板の製造方法に関するものである。さらに詳しくは、半導体装置を製造する際の歩留り向上技術に関するものである。
【０００２】
【従来の技術】
半導体膜を用いて基板の表面側に電気素子を形成した半導体装置としては、液晶表示装置に用いる液晶パネルなどがある。この液晶パネルにおいて液晶を保持する一対の基板のうち、一方の基板としてアクティブマトリクス基板を用いたものは、たとえば、投射型液晶表示装置のライトバルブとして用いられている。
【０００３】
このアクティブマトリクス基板を製造するにあたっては、データ線、走査線、ＴＦＴおよび画素電極などの構成要素が、成膜工程や熱処理工程を利用して石英基板やガラス基板の表面に順次形成されていく。そして、これらの工程を経て製造したアクティブマトリクス基板については、対向基板と貼り合わせた後、基板間に液晶を封入し、しかる後に、実際に表示を行なってみてアクティブマトリクス基板に付いた傷やクラックに起因する不具合が有るか否かを検査する。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の製造方法では、アクティブマトリクス基板と対向基板との間に液晶を封入した後、実際に表示を行なってみてアクティブマトリクス基板に傷やクラックが有るか否かを検査するため、この検査結果を製造条件に反映させようにもいずれの工程条件を変更すべきかを適正に判断できないという問題点がある。また、このような傷やクラックは、工程に仕掛ける前の基板に微小な傷やクラックとして存在していることが多く、このような微小な傷やクラックをそのままの状態で発見するのは容易なことではない。このため、微小な傷やクラックに起因する不具合を発生させそうな基板を予め排除しておくことは不可能である。このような問題点は、アクティブマトリクス基板を製造する場合に限らず、基板として傷やクラックが発生しやすいものを用いた半導体装置の製造方法全般にいえることである。
【０００５】
以上の問題点に鑑みて、本発明の課題は、基板に異常があるか否かを適正に検査することにより、基板に発生した傷やクラックに起因する不具合の発生を防止し、その歩留りを向上することのできる基板の検査方法、半導体装置の製造方法、および液晶表示装置用アクティブマトリクス基板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本願発明者が繰り返し行なった実験において、これから製造工程に回そうとする基板において、図１（Ａ）に示すように、傷やクラックがあってもそれらが微小である場合には目視検査や光学装置を用いた検査を行なっても発見することができないが、基板に対して、超音波洗浄工程、熱処理工程、高融点金属の成膜工程、絶縁膜の形成工程、プラズマ照射工程を行なうと、図１（Ｂ）、（Ｃ）に示すように、その時に受けた熱や力などの物理力が応力として作用して基板の傷やクラックが成長するので、目視検査や光学装置を用いた検査によって発見できるという新たな知見を得た。そこで、本願発明者は、このような知見を活かして半導体装置などを製造する際の歩留りを向上することを提案する。
【０００７】
すなわち、本発明に係る基板の製造方法では、基板に物理力を作用させた後、当該基板に傷やクラックがあるか否かを検査することを特徴とする。
本発明の半導体装置の製造方法は、石英基板又は耐熱性ガラス板などの透明な基板に超音波洗浄を行なう超音波洗浄工程を少なくとも有する半導体装置の製造方法において、
前記超音波洗浄工程と、高融点金属を前記基板に形成する高融点金属成膜工程と、当該基板の傷あるいはクラックの有無を検査する検査工程とを順に行うことを特徴とする。
本発明の半導体装置の製造方法は、石英基板又は耐熱性ガラス板などの透明な基板を加熱する熱処理工程を少なくとも有する半導体装置の製造方法において、
高融点金属を前記基板に形成する高融点金属成膜工程と、下地保護膜を形成する絶縁膜形成工程と、アニ - ル処理を施す熱処理工程と、前記基板の傷あるいはクラックの有無を検査する検査工程とを順に行うことを特徴とする。
本発明の半導体装置の製造方法は、石英基板又は耐熱性ガラス板などの透明な基板にプラズマを照射するプラズマ照射工程を少なくとも有する半導体装置の製造方法において、
高融点金属を前記基板に形成する高融点金属成膜工程と、前記プラズマ照射工程と、前記基板の傷あるいはクラックの有無を検査する検査工程とを順に行うことを特徴とする。
【０００８】
本発明では、後で不具合の原因となりそうな微小な傷やクラックについてはそのままでは発見できないので、基板に物理力を作用させて微小な傷やクラックを成長、露呈させてから基板の良否を検査する。従って、容易に発見できない微小な傷やクラックがある基板であっても、事前にあるいは工程の比較的前段階で排除できるので、この基板を用いて半導体装置などを製造したときには、それ以降の工程において歩留りを向上することができる。
【０００９】
たとえば、少なくとも、基板に超音波洗浄を行なう超音波洗浄工程を有する半導体装置の製造方法において、前記超音波洗浄工程を行なった後、次の工程を行なう前に当該基板の異常の有無を検査する検査工程を行うことを特徴とする。
【００１０】
本発明において、前記超音波洗浄工程では、ＫＨｚ帯域の超音波振動、ＭＨｚ帯域の超音波振動、およびＫＨｚ帯域の振動とＭＨｚ帯域の振動とが重畳する超音波振動のいずれかを用いてもよい。
【００１１】
また、本発明では、少なくとも、基板を加熱する熱処理工程を有する半導体装置の製造方法において、前記熱処理工程を行なった後、次の工程を行なう前に当該基板の異常の有無を検査する検査工程を行うことを特徴とする。
【００１２】
ここで、前記熱処理工程は、たとえば、前記基板の表面側に形成した半導体膜の表面に酸化膜を熱酸化法により形成する工程である。
【００１３】
本発明の別の形態では、少なくとも、基板の表面に高融点金属を成膜する高融点金属成膜工程を有する半導体装置の製造方法において、前記高融点金属成膜工程を行なった後、次の工程を行なう前に当該基板の異常の有無を検査する検査工程を行うことを特徴とする。
【００１４】
ここで、前記高融点金属成膜工程は、たとえば、前記基板の表面側にチタン膜、クロム膜、タングステン膜、タンタル膜、モリブデン膜またはパラジウム膜を形成する工程である。
【００１５】
本発明のさらに別の形態では、少なくとも、基板の表面に絶縁膜を成膜する絶縁膜形成工程を有する半導体装置の製造方法において、前記絶縁膜形成工程を行なった後、次の工程を行なう前に当該基板の異常の有無を検査する検査工程を行うことを特徴とする。
【００１６】
本発明のさらに別の形態では、少なくとも、基板にプラズマを照射するプラズマ照射工程を有する半導体装置の製造方法において、前記プラズマ照射工程を行なった後、次の工程を行なう前に当該基板の異常の有無を検査する検査工程を行うことを特徴とする。
【００１７】
ここで、前記プラズマ照射工程は、たとえば、前記基板の表面に形成したレジストマスクに対して酸化雰囲気中でプラズマを照射して当該レジストマスクを灰化する工程である。
【００１８】
また、本発明において、前記プラズマ照射工程は、前記基板の表面に形成した薄膜に対してプラズマを用いてエッチングを行なう工程であることもある。
【００１９】
本発明では、半導体装置を製造する際に行なう多くの工程のうち、超音波洗浄工程、熱処理工程、高融点金属成膜工程、絶縁膜の形成工程、およびプラズマ照射工程のように基板に大きな応力を発生させる工程を行なった際には、検査工程を行い、その検査結果を工程条件にフィードバックする。従って、従来であれば、ほぼ完成品に近い状態で検査を行なわなければならなかった微小な傷やクラックに起因する不具合を早期に発見できる。それ故、この検査結果をフィードバックすれば、工程条件を最適化できるので、半導体装置の歩留りが向上する。
【００２０】
本発明において、前記検査工程では、前記基板の異常の有無として、たとえば、前記基板に傷あるいはクラックが発生したか否かを検査する。
【００２１】
本発明において、前記検査工程での検査結果において、当該基板に異常有りと判定したときには、当該検査工程より以前に行なう工程条件を変更することが好ましい。
【００２２】
このような半導体装置の製造方法は、たとえば、液晶表示装置のアクティブマトリクス基板を製造するのに適用できる。このアクティブマトリクス基板の製造方法では、画素スイッチング用および駆動回路用の薄膜トランジスタを前記基板の表面側に形成する。
【００２３】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。
【００２４】
［液晶パネルの全体構成］
液晶表示装置に用いられる液晶パネルの構成および動作について、図２から図５を参照して説明する。図２は、液晶パネルの画面表示領域を構成するためにマトリクス状に形成された複数の画素における各種素子、および配線などの等価回路図である。図３は、データ線、走査線、画素電極、遮光膜などが形成されたアクティブマトリクス基板において相隣接する画素の平面図である。図４は、図３のＡ−Ａ′線に相当する位置での断面図である。図５は、アクティブマトリクス基板の２次元的な配線レイアウトを示す平面図である。これらの図において、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２５】
図２において、液晶パネルの画面表示領域において、マトリクス状に形成された複数の画素の各々には、画素電極９ａを制御するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされる。その結果、全体として液晶パネルからは画素信号に応じたコントラストを持つ光が出射する。
【００２６】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加することがある。たとえば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置が実現できる。なお、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００２７】
図３において、液晶パネルのアクティブマトリクス基板上には、マトリクス状に複数の透明な画素電極９ａ（点線９ａ′により輪郭が示されている。）が各画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ、走査線３ａおよび容量線３ｂが形成されている。データ線６ａは、コンタクトホール５を介して、ポリシリコン膜からなる半導体層１ａのうち後述のソース領域に電気的に接続され、画素電極９ａは、コンタクトホール８を介して、半導体層１ａのうち後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうち後述のチャネル形成用領域（図中右下がりの斜線の領域）に対向するように走査線３ａ（ゲート電極）が通っている。
【００２８】
図４に示すように、液晶パネル１００は、アクティブマトリクス基板１０と、これに対向配置される対向基板２０とを備えている。アクティブマトリクス基板１０の基体は、石英基板や耐熱性ガラス板などの透明な基板１０ｂからなり、対向基板２０の基体もまた、石英基板や耐熱性ガラス板などの透明な基板２０ｂからなる。アクティブマトリクス基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜（図示せず。）が形成されている。画素電極９ａは、たとえばＩＴＯ膜（インジウム・ティン・オキサイド膜）等の透明な導電性薄膜からなる。また、配向膜は、たとえばポリイミド薄膜などの有機薄膜からなる。
【００２９】
アクティブマトリクス基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が形成されている。ここに示すＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ（ゲート電極）、走査線３ａから供給される走査信号の電界によりチャネルが形成される半導体膜１ａのチャネル形成用領域１ａ′、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ（ソース電極）、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ並びに低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、および半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する１つが電気的に接続されている。ソース領域１ｂ、１ｄ、およびドレイン領域１ｃ、１ｅは、後述のように、半導体層１ａにおいてｎ型のチャネルを形成するか、あるいはｐ型のチャネルを形成するかに応じて所定濃度のｎ型用またはｐ型用のドーパントがドープされることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素スイッチング用のＴＦＴとして用いられることが多い。
【００３０】
本形態において、データ線６ａ（ソース電極）は、アルミニウム等の金属膜や金属シリサイド等の合金膜等から構成されている。また、走査線３ａ（ゲート電極）、ゲート絶縁膜２および下地保護膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５、および高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第１層間絶縁膜４が形成されている。このソース領域１ｄへのコンタクトホール５を介して、データ線６ａ（ソース電極）は高濃度ソース領域１ｄに電気的に接続されている。さらに、データ線６ａ（ソース電極）および第１層間絶縁膜４の上には第２層間絶縁膜７が形成されている。ここで、画素電極９ａは、第２層間絶縁膜７の上に形成されているので、ゲート絶縁膜２、第１層間絶縁膜４および第２層間絶縁膜７には高濃度ドレイン領域１ｅに通じるコンタクトホール８が形成されている。従って、高濃度ドレイン領域１ｅへのコンタクトホール８を介して画素電極９ａは高濃度ドレイン領域１ｅに電気的に接続されている。なお、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同時形成されたアルミニウム電極や走査線３ｂと同時形成されたポリシリコン電極を中継して電気的接続するようにしても良い。
【００３１】
ここで、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。なお、本形態では、ＴＦＴ３０のゲート電極（データ線３ａ）をソース−ドレイン領域１ｂおよび１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることが出来る。
【００３２】
本形態では、ＴＦＴ３０のゲート絶縁膜２をゲート電極３ａに対向する位置から延設して誘電体膜として用いるとともに、半導体膜１ａを延設して第１電極１ｆとし、さらにこれらに対向する容量線３ｂの一部を第２電極とすることにより、蓄積容量７０が構成されている。すなわち、半導体１ａの高濃度ドレイン領域１ｅが、データ線６ａおよび走査線３ａの下にまで延設されて、同じくデータ線６ａおよび走査線３ａに沿って延びる容量線３ｂにゲート絶縁膜２（誘電体膜）を介して対向配置されて、第１電極（半導体層）１ｆとされている。ここで、蓄積容量７０の誘電体としての絶縁膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄くてかつ高耐圧の絶縁膜とすることができる。それ故、蓄積容量７０は、比較的小面積で大容量の蓄積容量として構成できる。その結果、データ線６ａ下の領域および走査線３ａに並列する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａに対する蓄積容量を増大させることができる。
【００３３】
このように構成したアクティブマトリクス基板１０において、図３および図４に示すように、隣接する画素電極９ａの境界領域にはデータ線６ａ、走査線３ａおよび容量線３ｂが通っているものの、これらの配線を通して、あるいはこれらの配線と画素電極９ａとの隙間を通って光が漏れると、表示の品位を低下させてしまう。そこで、本形態では、アクティブマトリクス基板１０の基体たる透明基板１０ｂと下地保護膜１２の間には、各画素電極９ａの縦横の境界領域に沿って不透明な高融点金属であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）などからなる遮光膜１１ａ（図３における左下がりの斜線領域）を形成してある。この遮光膜１１ａは、平面的には、半導体層１ａのチャネル形成用領域を含むＴＦＴ３０の形成領域、データ線６ａ、走査線３ａおよび容量線３ｂに対して、アクティブマトリクス基板１０の裏面側から見て重なる位置に形成されている。
【００３４】
一方、対向基板２０には、その全面に渡って対向電極２１が形成され、その表面には、ラビング処理等の所定の配向処理が施された配向膜（図示せず。）が形成されている。対向電極２１も、たとえば、ＩＴＯ膜などの透明導電性薄膜からなる。また、対向基板２０の配向膜も、ポリイミド薄膜などの有機薄膜からなる。対向基板２０には、各画素の開口領域以外の領域に対向基板側遮光膜２３がマトリクス状に形成されている。このため、対向基板２０の側からの入射光はＴＦＴ３０の半導体層１ａのチャネル形成用領域１ａ′やＬＤＤ（Lightly Doped Drain ）領域１ｂ、１ｃに届くことはない。さらに、対向基板側の遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００３５】
このように構成したアクティブマトリクス基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、後述するシール材により囲まれた空間内に液晶５０が封入され、挟持される。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。なお、シール材は、アクティブマトリクス基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサがギャップ材が配合されている。
【００３６】
このように構成した液晶パネル１００において、アクティブマトリクス基板１０は図５に示すように構成される。アクティブマトリクス基板１０には、ＴＦＴを用いて回路構成されたデータ線駆動回路１０１および走査線駆動回路１０４が形成され、これらのデータ線駆動回路１０１および走査線駆動回路１０４はそれぞれ、複数のデータ線６ａ、走査線３ａおよび容量線３ｂに各々電気的に接続されている。また、アクティブマトリクス基板１０にはサンプリング回路１０５が形成され、このサンプリング回路１０５には、図示しない制御回路から即時表示可能な形式に変換された画像信号が画像信号線１０６を介して供給される。従って、走査線駆動回路１０４がパルス的に走査線３ａに順番に走査信号を送るのに合わせて、データ線駆動回路１０１はサンプリング回路１０５を駆動し、画像信号に応じた信号電圧をデータ線６ａに送る。
【００３７】
その結果、各画素では、図２、図４および図５において、画素信号Ｓ１、Ｓ２、・・・Ｓｎが画素電極９ａと対向基板２０の対向電極２１との間で一定期間保持され、液晶５０は、画素毎に印加される電圧レベルにより分子集合の配向や秩序が変化する。それ故、たとえば、対向基板２０の側から入射した光（入射光Ｌ１）のうち、通過可能な液晶部分に入射された光のみが、アクティブマトリクス基板１０の側から出射されてくるので、所定の表示を行うことができる。
【００３８】
（アクティブマトリクス基板の製造方法）
このように構成した液晶表示装置用のアクティブマトリクス基板１０の製造方法を、図６ないし図１０を参照して説明する。
【００３９】
図６ないし図１０は、いずれも本形態のアクティブマトリクス基板１０の製造方法を示す工程断面図である。なお、図６ないし図１０には、図２のＡ−Ａ′線に相当する位置での断面を表してある。
【００４０】
図６（ａ）に示すように、アクティブマトリクス基板１０を多数取りできる石英あるいは耐熱ガラスからなる大型基板１０ａを用意し、超音波を付与した水流を噴射するノズル、あるいは超音波洗浄槽を用いて大型基板１０ａに超音波洗浄を行なって、大型基板１０ａを清浄化する（超音波洗浄工程）。ここで用いる超音波としては、ＫＨｚ帯域の超音波振動、ＭＨｚ帯域の超音波振動、およびＫＨｚ帯域の振動とＭＨｚ帯域の振動とが重畳する超音波振動のいずれであってもよい。
【００４１】
次に、この超音波洗浄工程を行なった大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。ここで、超音波洗浄を行なう前の大型基板１０ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、今回行なった超音波洗浄によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように、傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、それ以前の工程（大型基板１０ａの製造工程や超音波洗浄工程）の条件を見直すことができる。
【００４２】
次に、この大型基板１０ａについては、Ｎ2（窒素）などの不活性ガス雰囲気、かつ、約９００℃〜約１３００℃の高温雰囲気中で熱処理を行い、後に実施される高温プロセスにおいて歪みが少なくなるように前処理しておく（熱処理工程）。
【００４３】
すなわち、製造プロセスにおける最高温度（本形態では、ゲート絶縁膜を形成する際の１１５０℃の温度）に合わせて予め大型基板１０ａを最高温度と同等の温度か、あるいはそれ以上の温度で熱処理しておく。たとえば、製造プロセスにおける最高温度が１１５０℃であれば、この前処理工程では大型基板１０ａを１１５０℃位で３０秒から３０分間、加熱する。ここで、１１５０℃という温度は、大型基板１０ａを構成する材料の歪点に近い温度である。
【００４４】
次に、この熱処理工程を行なった大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。ここで、この熱処理工程を行なう前の大型基板１０ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、今回行なった熱処理工程によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように、傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、その直前に行なった熱処理工程の条件を見直すことができる。
【００４５】
次に、大型基板１０ａの全面に、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄなどの金属単体、あるいは合金からなる金属膜１１ｂをスパッタ等により、１０００オングストローム〜３０００オングストローム程度の層厚で形成する（高融点金属成膜工程）。
【００４６】
次に、この高融点金属成膜工程を行なった大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。ここで、高融点金属成膜工程を行なう前の大型基板１ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、今回行なった高融点金属成膜工程によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、それ以前の工程（高融点金属成膜工程）の工程条件を見直すことができる。
【００４７】
次に、金属膜１１ｂ上にフォトリソグラフィ技術を用いてレジストマスク２０１を形成し、このレジストマスク２０１を介して金属膜１１ｂに対しエッチングを行うことにより、図６（ｂ）に示すように、遮光膜１１ａを形成する。なお、遮光膜１１ａは、少なくともＴＦＴ３０の半導体層のうちチャンネル領域１ａ、ソース領域１ｂ、１ｄ、ドレイン領域１ｃ、１ｅ、データ線６ａ、走査線３ａおよび容量線３１ｂ（図３および図４参照。）を形成すべき領域を大型基板１０ａの裏面から見て覆うように形成される。
【００４８】
ここで、遮光膜１１ａをエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、このエッチング工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。従って、今回のエッチング工程を行なう前の大型基板１ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、この工程で行なったプラズマ照射によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、それ以前の工程（エッチング工程）の工程条件を見直すことができる。
【００４９】
次に、レジストマスク２０１を除去するにあたって、本形態では、まず、レジストマスク２０１に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。ここで、プラズマ照射は、たとえば、酸素ガスを含むガス中で行う。その結果、有機物であるレジストマスクは、プラズマ（放電ガス）と化学反応を起こし、分解される。このような分解生成物は、気体となって排気される。次に、プラズマ照射を行った基板に対して、水、あるいは水を主成分とする洗浄液を用いて洗浄処理を行う。その結果、レジストマスクの分解生成物の一部が基板上に付着している場合でも、このような分解生成物は、水あるいは水を主成分とする洗浄剤で洗い落とせる状態にある。従って、従来用いていた有機溶剤などを用いなくても、水あるいは水を主成分とする洗浄剤で基板に付着していた分解生成物を洗い落とすことができる。
【００５０】
このように、本形態によれば、あくまでアッシング（大気圧下でのプラズマエッチング）によってレジストマスクを分解し、かつ、プラズマエッチング後に行う洗浄処理に水、あるいは水を主成分とする洗浄液を用いるので、硫酸を用いてレジストマスクを炭化させて除去する方法等と違って、多大なコストをかけて硫酸あるいは有機溶剤の廃液処理を行う必要がなく、かつ、環境汚染の問題もない。また、プラズマ照射は大気圧下で行うので、真空雰囲気中でのプラズマ照射と違って、真空引きや真空状態の解除といった時間のかかる工程が不要である。それ故、大型基板１０ａを大量に処理するのに適している。また、大気圧下でのプラズマ照射でよいので、処理装置の構成を簡略化でき、安価な設備で済むという利点がある。
【００５１】
次に、このプラズマ照射工程を行なった後、大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。ここで、プラズマ照射工程を行なう前の大型基板１ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、今回行なったプラズマ照射工程によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、それ以前の工程（プラズマ照射工程）の工程条件を見直すことができる
次に、図６（ｃ) に示すように、遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリーケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地保護膜１２を形成する（絶縁膜形成工程）。下地保護膜１２の層厚は、約５００オングストローム〜１５０００オングストローム、好ましくは約６０００オングストローム〜８０００オングストロームの厚さとなる。或いは、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに堆積し、厚さ約２０００オングストロームの多層構造を持つ下地保護膜１２を形成しても良い。更に、このようなシリケートガラス膜に重ねて又は代えて、ＳＯＧ（スピンオンガラス：紡糸状ガラス）をスピンコートして又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を施すことにより、平坦な膜を形成しても良い。このように、下地保護膜１２の上面をスピンコート処理又はＣＭＰ処理により平坦化しておけば、その上に後でＴＦＴ３０を形成しやすいという利点がある。
【００５２】
ここで、下地保護膜１２としてシリケートガラス膜や窒化シリコン膜を形成した場合には、この絶縁膜形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査する（検査工程）。すなわち、下地保護膜１２を形成する前の大型基板１ａに、図１（Ａ）に示すようにそのままでは発見できないほど微小な傷やクラックしかなくても、今回行なった絶縁膜形成工程によって大型基板１０ａがストレスを受けると、図１（Ｂ）、（Ｃ）に示すように傷やクラックが成長するので、目視検査や光学装置を用いた検査によって大型基板１０ａが不具合品であるとわかる。それ故、それ以前の工程（絶縁膜形成工程）の工程条件を見直すことができる
なお、下地保護膜１２に対し、約９００℃のアニール処理を施すことにより、汚染を防ぐと共に平坦化を施してもよい（熱処理工程）。この場合には、熱処理工程後に、大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００５３】
次に、図７（ａ) に示すように、下地保護膜１２の上に、約４５０℃〜約５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００ｃｃ／ｍｉｎ〜約６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力が約２０Ｐａ〜４０ＰａのＣＶＤ）により、アモルファスシリコンからなる半導体膜１を形成する。
【００５４】
次に、約６００℃〜約７００℃にて約１時間〜約１０時間、好ましくは、約４時間〜約６時間のアニール処理を窒素雰囲気中で施することにより、ポリシリコンからなる半導体膜１を約５００オングストローム〜約２０００オングストロームの厚さ、好ましくは約１０００オングストロームの厚さとなるまで固相成長させる（熱処理工程）。
【００５５】
この際、画素スイッチング用のＴＦＴ３０をｎチャネル型とする場合には、当チャネル形成用領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパンドを僅かにイオン注入等によりドープしてもよい。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパンドを僅かにイオン注入等によりドープしても良い。なお、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。あるいは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００５６】
次に、この熱処理工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００５７】
次に、フォトリソグラフィ技術を用いてレジストマスク２０２を形成した後、エッチング工程を行い、図７（ｂ）に示すように、図３に示したパターンの島状の半導体層１ａを形成する。すなわち、データ線６ａ下で容量線３ｂが形成される領域、および走査線３ａに沿って容量線３ｂが形成される領域には、ＴＦＴ３０を構成する半導体層１ａから延設された第１電極１ｆを形成する。
【００５８】
ここで、島状の半導体膜１ａをエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、プラズマ照射を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００５９】
次に、レジストマスク２０２に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００６０】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００６１】
次に、図７（ｃ）に示すように、ＴＦＴ３０を構成する半導体層１ａと共に第１電極１ｆを約９００℃〜約１３００℃の温度、好ましくは約１１５０℃の温度により熱酸化することにより、約３００オングストロームの比較的薄い熱酸化シリコン膜を形成し（熱処理工程）、さらに減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに堆積し、多層構造を持つゲート絶縁膜２、および蓄積容量形成用の誘電体膜を形成する。この結果、第１電極１ｆの厚さは、約３００オングストローム〜約１５００オングストロームの厚さ、好ましくは約３５０オングストローム〜約５００オングストロームの厚さとなり、容量形成用の誘電体膜（ゲート絶縁膜２）の厚さは、約２００オングストローム〜約１５００オングストロームの厚さ、好ましくは約３００オングストローム〜約１０００オングストロームの厚さとなる。ここで、ポリシリコン膜１は、約１１５０℃の温度条件下での熱酸化のみで単一層構造を持つゲート絶縁膜２を形成してもよい（熱処理工程）。
【００６２】
次に、この熱処理工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。また、ゲート絶縁膜２として窒化シリコン膜を形成した場合にも、この絶縁膜形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００６３】
なお、ポリシコン層１のうち、第１電極１ｆとなる半導体層部分に、例えば、Ｐイオンをドーズ量約３×１０12／ｃｍ2でドープして低抵抗化させておく。
【００６４】
次に、図７（ｄ）に示すように、減圧ＣＶＤ法等によりポリシリコン膜３を堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープドシリコン膜を用いても良い。
【００６５】
次に、フォトリソグラフィ技術を用いてレジストマスク２０３を形成した後、エッチング工程を行い、図８（ａ）に示すように、図３に示したパターンの走査線３ａ（ゲート電極）および容量線３ｂを形成する。これらの容量線３ｂおよび走査線３ａの層厚は、例えば、約３５００オングストロームである。
【００６６】
ここで、走査線３ａなどをエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、プラズマ照射を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００６７】
次に、レジストマスク２０３に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００６８】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００６９】
次に、図８（ｂ）に示すように、図４に示したＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、まず低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント２００を低濃度で（例えば、Ｐイオンを１×１０13／ｃｍ2〜３×１０13／ｃｍ2のドース量にて）ドープする。これにより走査線３ａ（ゲート電極）下の半導体層１ａは、チャネル形成用領域１ａ′となる。この不純物のドープにより容量線３ｂおよび走査線３ａも低抵抗化される。
【００７０】
続いて、図８（ｃ）に示すように、ＴＦＴ３０の高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを形成するために、走査線３ａ（ゲート電極）よりも幅の広いマスクでレジストマスク２０２を走査線３ａ（ゲート電極）上に形成した後、同じくＰなどのＶ族元素のドーパンド２０１を高濃度で（例えば、Ｐイオンを１×１０15／ｃｍ2〜３×１０15／ｃｍ2のドース量にて）ドープする。また、ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素のドーパンドを用いてドープする。なお、低濃度のドープを行わずに、オフセット構造のＴＦＴとしても良く、走査線３ａ（ゲート電極）をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしても良い。この不純物のドープにより容量線３ｂおよび走査線３ａはさらに低抵抗化する。
【００７１】
これらの工程と同時並行して、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路１０１および走査線駆動回路１０４等の周辺回路（図５参照）をアクティブマトリクス基板１０上の周辺部に形成する。このように、本実施の形態において画素スイッチング用ＴＦＴ３０はポリシリコンＴＦＴであるので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路１０１および走査線駆動回路１０４等の周辺回路を形成することができ、製造上有利である。
【００７２】
次に、図８（ｄ）に示すように、ＴＦＴ３０における走査線３ａ（ゲート電極）、容量線３ｂおよび走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４を形成する（絶縁膜形成工程）。第１層間絶縁膜４の層厚は、約５０００オングストローム〜約１５０００オングストロームが好ましい。
【００７３】
ここで、第１層間絶縁膜４としてシリケートガラス膜や窒化シリコン膜を形成した場合には、この絶縁膜形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００７４】
次に、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行う（熱処理工程）。
【００７５】
次に、この熱処理工程を行なった大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００７６】
次に、フォトリソグラフィ技術を用いてレジストマスク２０４を形成した後、エッチング工程を行い、図８（ｅ）に示すように、データ線６ａ（ソース電極）に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチング、あるいはウエットエッチングにより形成する。
【００７７】
ここで、コンタクトホール５をエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、プラズマ照射を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００７８】
次に、レジストマスク２０４に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００７９】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８０】
次に、図９（ａ）に示すように、第１層間絶縁層４の上に、スパッタ処理等により、Ａ１等の低抵抗金属や金属シリサイド等の金属膜６を、約１０００オングストローム〜約５０００オングストロームの厚さ、好ましくは約３０００オングストロームに堆積する。ここで、金属膜６として高融点金属膜を用いた場合には、この金属膜６を形成した後の大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８１】
次に、フォトリソグラフィ技術を用いてレジストマスク２０５を形成した後、エッチング工程を行い、図９（ｂ）に示すように、データ線６ａ（ソース電極）を形成する。
【００８２】
ここで、データ線６ａなどをエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、プラズマ照射を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８３】
次に、レジストマスク２０５に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００８４】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８５】
次に、図９（ｃ）に示すように、データ線６ａ（ソース電極）上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜７を形成する。あるいは、このようなシリケート膜に代えて、または重ねて、有機膜やＳＯＧをスピンコートして、もしくはＣＭＰ処理を施して平坦な膜を形成してもよい。ここで、第２層間絶縁膜７の層厚は、約５０００オングストローム〜約１５０００オングストロームが好ましい。
【００８６】
ここで、第２層間絶縁膜７としてシリケートガラス膜や窒化シリコン膜を形成した場合には、この絶縁膜形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８７】
次に、フォトリソグラフィ技術を用いてレジストマスク２０６を形成した後、エッチング工程を行い、図１０（ａ）に示すように、ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際に、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール８を形成した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。また、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、コンタクトホール８をテーパ状にできるので、配線接続時の断線を防止できるという利点がある。
【００８８】
ここで、コンタクホール８を形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、このエッチング形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００８９】
次に、レジストマスク２０６に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００９０】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００９１】
次に、図１０（ｂ）に示すように、第２層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５００オングストローム〜約２０００オングストロームの厚さに堆積する。
【００９２】
次に、フォトリソグラフィ技術を用いてレジストマスク２０７を形成した後、エッチング工程を行い、図１０（ｃ）に示すように画素電極９ａを形成する。なお、液晶パネル１００を反射型の液晶表示装置に用いる場合には、アルミニウムなどの反射率の高い不透明な材料から画素電極９ａを形成する。
【００９３】
ここで、画素電極９ａをエッチング形成するのに、プラズマエッチングあるいは反応性イオンエッチングなど、プラズマを用いるエッチング（プラズマ照射工程）を行なった場合には、このエッチング形成工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００９４】
次に、レジストマスク２０７に対して大気圧下でプラズマ照射を行う（プラズマ照射工程／灰化工程）。次に、水あるいは水を主成分とする洗浄剤で大型基板１ａを洗浄する。
【００９５】
次に、このプラズマ照射工程を終えた大型基板１０ａの異常の有無（傷やクラックの有無）を検査し、その検査結果において、大型基板１ａに傷やクラックがあれば、それ以前の工程条件を見直す。
【００９６】
次に、画素電極９ａに上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜（図示せず。）が形成される。
【００９７】
そして、大型基板１０ａに対して対向基板用の大型基板を貼り合わせた後、個々のパネルに切断してから、あるいは大型基板１０ａをアクティブマトリクス基板１０に切断してから対向基板を貼り合わせた後、液晶を封入する。
【００９８】
このように本形態では、アクティブマトリクス基板１０を製造する際に行なう多くの工程のうち、超音波洗浄工程、ゲート絶縁膜２などを形成するための熱処理工程、絶縁膜の形成工程、遮光膜１１ａを形成するための高融点金属成膜工程、エッチングを行なうためのプラズマ照射工程、およびレジストマスク２０１〜２０７を灰化するためのプラズマ照射工程のように大型基板１０ａに大きな応力を発生させる工程を行なった際には、検査工程を行い、その検査結果を工程条件にフィードバックする。従って、従来であれば、ほぼ完成品に近い状態で検査を行なわなければならなかった傷やクラックに起因する不具合を早期に発見できる。それ故、この検査結果をフィードバックして工程条件を最適化できるので、半導体装置の歩留りが向上する。
【００９９】
［液晶表示パネルの貼り合わせ構造］
以上の方法により製造したアクティブマトリクス基板１０を用いた液晶パネル１００の全体構成を図１１および図１２を参照して説明する。なお、図１１は、液晶パネル１００をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１２は、対向基板２０を含めて示す図１１のＨ−Ｈ′断面図である。
【０１００】
図１１において、アクティブマトリクス基板１０の上には、シール材５２がその縁に沿って設けれらており、その内側領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１および実装端子１０２がアクティブマトリクス基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って形成されている。走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列しても良い。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、 偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路１０１の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。更にアクティブマトリクス基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、周辺見切り５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、アクティブマトリクス基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。そして、図１２に示すように、図１１に示したシール材５２とほぼ同じ輪郭をもつ対向基板２０が当該シール材５２によりアクティブマトリクス基板１０に固着されている。
【０１０１】
なお、データ線駆動回路１０１および走査線駆動回路１０４をアクティブマトリクス基板１０の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ オートメイテッド、ボンディング）基板をアクティブマトリクス基板１０の周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。また、対向基板２０およびアクティブマトリクス基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【０１０２】
また、このように形成した液晶パネルは、たとえば、投射型液晶表示装置（液晶プロジェクタ）において使用される。この場合、３枚の液晶パネル１００がＲＧＢ用のライトバルブとして各々使用され、各液晶パネル１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、前記した各形態の液晶パネル１００にはカラーフィルタが形成されていない。但し、対向基板２０において各画素電極９ａに対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型液晶表示以外にも、カラー液晶テレビなどといったカラー液晶表示装置を構成することができる。さらに、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成することにより、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【０１０３】
また、各画素に形成される画素スイッチング用のＴＦＴとしては、正スタガ型またはコプラーナ型のポリシリコンＴＦＴを用いた例で説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴなど、他の形式のＴＦＴを画素スイッチング用に用いてもよい。
【０１０４】
［液晶パネルの電子機器への適用］
次に、液晶パネルを備えた電子機器の一例を、図１３および図１４を参照して説明する。
【０１０５】
まず、図１３には、上記の各形態に係る液晶パネルと同様に構成された液晶パネル１００を備えた電子機器の構成をブロック図で示してある。
【０１０６】
図１３において、電子機器が、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶パネル１００、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、液晶パネル１００を駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、液晶パネル１００を構成するアクティブマトリクス基板の上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もアクティブマトリクス基板の上に形成してもよい。
【０１０７】
このような構成の電子機器としては、図１４を参照して後述する投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【０１０８】
図１４に示す投射型液晶表示装置１１００は、前記の駆動回路１００４がアクティブマトリクス基板上に搭載された液晶パネル１００を含む液晶モジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶パネル１００／液晶ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【０１０９】
【発明の効果】
以上のとおり、本発明では、半導体装置を製造する際に行なう多くの工程のうち、超音波洗浄工程、熱処理工程、高融点金属成膜工程、絶縁膜の形成工程、およびプラズマ照射工程のように基板に大きな応力を発生させる工程を行なった際には、検査工程を行い、その検査結果を工程条件にフィードバックする。すなわち、これらの工程を行なうと、微小な傷やクラックが成長して露呈してくるので、ほぼ完成品に近い状態まで進めてから検査を行なわなくても、工程途中で傷やクラックの有無を発見できる。それ故、この検査結果をフィードバックすれば工程条件を最適化できるので、半導体装置の歩留りが向上する。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）は、基板の微小な傷やクラックが熱処理工程、高融点金属成膜工程、絶縁膜の形成工程およびプラズマ照射工程によって増大する様子を示す説明図である。
【図２】本発明を適用した液晶表示装置用の液晶パネルにおいて、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図３】図２に示す液晶パネルにおいて、アクティブマトリクス基板に形成された各画素の構成を示す平面図である。
【図４】液晶パネルにおける図３のＡ−Ａ′線に相当する位置での断面図である。
【図５】図２に示す液晶パネルに用いたアクティブマトリクス基板の構成を示す等価回路図である。
【図６】（ａ）〜（ｃ）は、液晶パネルのアクティブマトリクス基板の製造方法を示す工程断面図である。
【図７】（ａ）〜（ｄ）は、液晶パネルのアクティブマトリクス基板の製造方法において、図６に示す工程に続いて行う各工程の工程断面図である。
【図８】（ａ）〜（ｅ）は、液晶パネルのアクティブマトリクス基板の製造方法において、図７に示す工程に続いて行う各工程の工程断面図である。
【図９】（ａ）〜（ｃ）は、液晶パネルのアクティブマトリクス基板の製造方法において、図８に示す工程に続いて行う各工程の工程断面図である。
【図１０】（ａ）〜（ｃ）は、液晶パネルのアクティブマトリクス基板の製造方法において、図９に示す工程に続いて行う各工程の工程断面図である。
【図１１】液晶パネルを対向基板の側からみたときの平面図である。
【図１２】図１１のＨ−Ｈ′線における断面図である。
【図１３】本発明に係る液晶パネルを表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１４】本発明に係る液晶パネルを用いた電子機器の一例としての投射型液晶パネルの光学系の構成を示す断面図である。
【符号の説明】
１ａ 半導体層
１ａ′ チャネル形成用領域
１ｂ 低濃度ソース領域
１ｃ 低濃度ドレイン領域
１ｄ 高濃度ソース領域
１ｅ 高濃度ドレイン領域
２ ゲート絶縁膜
３ａ 走査線
５、８ コンタクトホール
６ａ データ線
７ 第２層間絶縁膜
９ａ 画素電極
１０ アクティブマトリクス基板（半導体装置）
１１ａ 遮光膜
１１ｂ 高融点の金属膜
１２ 下地保護膜
２０ 対向基板
２３ 対向基板側遮光膜
３０ 画素スイッチング用のＴＦＴ（電気素子）
５０ 液晶
５３ 周辺見切り
７０ 蓄積容量
１００ 液晶パネル
１０１ データ線駆動回路
１０４ 走査線駆動回路
１０５ サンプリング回路
１０６ 画像信号線
２０１〜２０７ レジストマスク
Ｇ１、Ｇ２・・・Ｇｍ 走査信号
Ｓ１、Ｓ２・・・Ｓｎ 画素信号
Claims (10)
- 石英基板又は耐熱性ガラス板などの透明な基板に超音波洗浄を行なう超音波洗浄工程を少なくとも有する半導体装置の製造方法において、
前記超音波洗浄工程と、
高融点金属を前記基板に形成する高融点金属成膜工程と、
当該基板の傷あるいはクラックの有無を検査する検査工程とを順に行うことを特徴とする半導体装置の製造方法。 - 請求項１において、前記超音波洗浄工程では、ＫＨｚ帯域の超音波振動、ＭＨｚ帯域の超音波振動、およびＫＨｚ帯域の振動とＭＨｚ帯域の振動とが重畳する超音波振動のいずれかを用いることを特徴とする半導体装置の製造方法。
- 石英基板又は耐熱性ガラス板などの透明な基板を加熱する熱処理工程を少なくとも有する半導体装置の製造方法において、
高融点金属を前記基板に形成する高融点金属成膜工程と、
下地保護膜を形成する絶縁膜形成工程と、
アニ - ル処理を施す前記熱処理工程と、
前記基板の傷あるいはクラックの有無を検査する検査工程とを順に行うことを特徴とする半導体装置の製造方法。 - 請求項３において、前記熱処理工程は、前記基板の表面側に形成した半導体膜の表面に酸化膜を熱酸化法により形成する工程であることを特徴とする半導体装置の製造方法。
- 石英基板又は耐熱性ガラス板などの透明な基板にプラズマを照射するプラズマ照射工程を少なくとも有する半導体装置の製造方法において、
高融点金属を前記基板に形成する高融点金属成膜工程と、
前記プラズマ照射工程と、
前記基板の傷あるいはクラックの有無を検査する検査工程とを順に行うことを特徴とする半導体装置の製造方法。 - 請求項５において、前記プラズマ照射工程は、前記基板の表面に形成したレジストマスクに対して酸化雰囲気中でプラズマを照射して当該レジストマスクを灰化する工程であることを特徴とする半導体装置の製造方法。
- 請求項５において、前記プラズマ照射工程は、前記高融点金属に対してプラズマを用いてエッチングを行なう工程であることを特徴とする半導体装置の製造方法。
- 請求項１乃至７のいずれかにおいて、前記高融点金属成膜工程は、前記基板の表面側にチタン膜、クロム膜、タングステン膜、タンタル膜、モリブデン膜およびパラジウム膜のうちのいずれかを形成する工程であることを特徴とする半導体装置の製造方法。
- 請求項１ないし８のいずれかにおいて、前記検査工程で前記基板に異常有りと判定したときには、当該検査工程より以前に行なう工程条件を変更することを特徴とする半導体装置の製造方法。
- 請求項１ないし９のいずれかに規定する半導体装置の製造方法を用いて液晶表示装置のアクティブマトリクス基板を製造する方法であって、前記高融点金属成膜工程により形成される遮光膜を、薄膜トランジスタのチャネル形成用領域に対して、前記アクティブマトリクス基板の裏面側から見て重なる位置に形成することを特徴とする液晶表示装置用アクティブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31903098A JP3769949B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置の製造方法および液晶表示装置用アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31903098A JP3769949B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置の製造方法および液晶表示装置用アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150604A JP2000150604A (ja) | 2000-05-30 |
| JP3769949B2 true JP3769949B2 (ja) | 2006-04-26 |
Family
ID=18105737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31903098A Expired - Fee Related JP3769949B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置の製造方法および液晶表示装置用アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3769949B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5997792B2 (ja) * | 2015-02-12 | 2016-09-28 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法および半導体装置製造用ｓｏｑ基板 |
| CN108735856A (zh) * | 2017-04-21 | 2018-11-02 | 隆基绿能科技股份有限公司 | 硅片检测方法及其所用的硅片承载装置 |
-
1998
- 1998-11-10 JP JP31903098A patent/JP3769949B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150604A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734940B2 (en) | Semiconductor device, electro-optical device substrate, liquid crystal device substrate and manufacturing method therefor, liquid crystal device, and projection liquid crystal display device and electronic apparatus using the liquid crystal device | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP3909583B2 (ja) | 電気光学装置の製造方法 | |
| JP2002353424A (ja) | 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器 | |
| JP2001092372A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3786515B2 (ja) | 液晶装置及びその製造方法並びに電子機器 | |
| JP3674356B2 (ja) | 電気光学装置及びその製造方法、ｔｆｔアレイ基板並びに電子機器 | |
| JP3551778B2 (ja) | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器 | |
| JP3829478B2 (ja) | 液晶パネル、それを用いた投射型液晶表示装置並びに電子機器、および液晶パネルの製造方法 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP3829540B2 (ja) | 電気光学装置および投射型表示装置 | |
| JP3769949B2 (ja) | 半導体装置の製造方法および液晶表示装置用アクティブマトリクス基板の製造方法 | |
| JP3791225B2 (ja) | 電気光学パネル及び電子機器 | |
| JP2006053572A (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP3642326B2 (ja) | 液晶パネル、電子機器、及びｔｆｔアレイ基板 | |
| JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
| JP4013401B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
| JP4400239B2 (ja) | 電気光学装置及び電子機器 | |
| JP2005166911A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置および電子機器 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP2001075123A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2002164543A (ja) | 半導体装置、電気光学装置およびそれらの製造方法 | |
| JP4522666B2 (ja) | Ｔｆｔアレイ基板、液晶パネル及び液晶プロジェクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |