JP3791225B2 - 電気光学パネル及び電子機器 - Google Patents
電気光学パネル及び電子機器 Download PDFInfo
- Publication number
- JP3791225B2 JP3791225B2 JP3003899A JP3003899A JP3791225B2 JP 3791225 B2 JP3791225 B2 JP 3791225B2 JP 3003899 A JP3003899 A JP 3003899A JP 3003899 A JP3003899 A JP 3003899A JP 3791225 B2 JP3791225 B2 JP 3791225B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- line
- electro
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴ:Thin Film Transistorと称す）駆動等によるアクティブマトリクス駆動方式の電気光学パネル及びこれを用いた電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、マトリクス状に複数設けられた画素電極をスイッチング素子であるＴＦＴにより制御するアクティブマトリクス駆動方式の液晶パネル等の電気光学パネルにおいては、図１６に示すように、縦横に夫々配列された多数の走査線３ａ及びデータ線６ａ並びにこれらの各交点に対応して多数のＴＦＴ３０’及び当該ＴＦＴにコンタクトホール８を介して電気的に接続された画素電極９ａがＴＦＴアレイ基板上に設けられている。各ＴＦＴ３０’の構成は、半導体層１ａのチャネル領域１ａ’（図１６ 左上り斜線部）を走査線３ａから突出したゲート電極３ａ’により制御し、画像信号を供給するデータ線６ａがコンタクトホール５を介して電気的に半導体層１ａのソース領域に接続され、画素電極９ａが半導体層１ａのドレイン領域に接続されている。特に画素電極９ａは、ＴＦＴ３０’やデータ線６ａ及び走査線３ａ等の配線を構成する各種の膜や当該画素電極９ａを相互に絶縁するための層間絶縁膜上に設けられているため、層間絶縁膜等に開孔されたコンタクトホール８を介してＴＦＴ３０’のドレイン領域に接続されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、液晶パネルの技術分野において、高解像度な画質を得るために、画素の高精細化への要請が強まる一方であり、画素ピッチの微細化は益々加速されている。このように、画素密度を上げて高精細な画像を表示可能とするため及び液晶パネルの大きさを小型化するために図１６に示すように画素ピッチＬを狭くして微細化すると、非開口領域をなす各種配線間の距離が狭まることになる。また、液晶パネルの重要な要素として明るさがあり、これは画像表示領域に対する画素の開口領域の比率である画素開口率を高めることで実現できるが、画素が微細化すると、データ線６ａや走査線３ａといった配線やスイッチング素子であるＴＦ３０'の領域は非開口領域となるので、画素開口率を高めるにはある一定の限界がある。そこで、画素が微細化しても、画素開口率を高めるために、画素電極９ａとＴＦＴ３０’を接続するためのコンタクトホール８とデータ線６ａや走査線３ａとの間隔も狭まってしまう。従って、画素電極ｏａと各種配線が短絡し、致命的な画素欠陥を生じる可能性があった。
【０００４】
また、データ線６ａや走査線３ａ等の配線幅を細めるだけでなく、スイッチング素子としてのＴＦＴ３０’を微細化することも重要であり、半導体層１ａのソース領域とデータ線６ａとのコンタクトホール５、及びドレイン領域と画素電極９ａとのコンタクトホール８のサイズについて各々微細化を図る必要がある。図１７は、図１６のＤ−Ｄ’線に沿った断面図、すなわちＴＦＴ３０’の断面図を示しており、コンタクトホール８を開孔する工程を示している。図１７（ａ）において、ドレイン領域１ｅ上にゲート絶縁膜２や層間絶縁膜４及び７を形成した後、図１７（ｂ）に示すように、レジスト３０２をフォトマスク３０３の方から露光する事により、ポジ型のレジストの場合は、光が照射された部分のレジスト３０２が感光し、レジスト３０２が除去される。ところがここで問題となるのが、ゲート電極３ａ’による層間絶縁膜４及び７の段差である。ＴＦＴ３０’のサイズの微細化を図るために、ゲート電極３ａ’の直近にコンタクトホール８を開孔する際に、この段差部により、マスク露光で光の乱反射が生じ、図中の矢印の方向にレジスト３０２が後退してしまうという不具合が生じた。これにより、フォトマスク３０３上の遮光性のクロム膜３０４のない部分、すなわちコンタクトホール開孔用のパターン径よりもレジスト３０２が除去されたパターン径の方が大きくなり、これを図１７（ｃ）に示すようにエッチングすると、開孔径がフォトマスク３０３上に形成したコンタクトホール開孔用のパターン径よりも大きくなり、コンタクトホール８の微細化が困難であるという問題があった。
【０００５】
本発明は上述の問題点に鑑みなされたものであり、比較的簡単な構成を用いることにより、画素が微細化しても工程歩留まりや画素開口率の低下を招かない電気光学パネル及び当該電気光学パネルを備えた電子機器を提供することを課題とする。
【０００６】
【課題を解決するための手段】
本発明の電気光学パネルは、基板上には、複数のデータ線と、前記複数のデータ線に交差する複数の走査線と、前記各データ線及び前記各走査線に対応して設けられた薄膜トランジスタと、前記複数の薄膜トランジスタに対応して設けられた複数の画素電極と、蓄積容量とを具備し、前記薄膜トランジスタは半導体層上にゲート絶縁膜を介してゲート電極が配置されてなり、前記半導体層及びゲート電極上には層間絶縁膜が配置されてなり、前記薄膜トランジスタのドレイン領域は前記層間絶縁膜に形成されたコンタクトホールを介して前記画素電極に接続されてなり、前記蓄積容量の一方の電極となる容量線が前記走査線とほぼ平行に配置されてなる電気光学パネルであって、前記走査線と前記容量線とは同一材料により同時に形成されてなり、前記ゲート絶縁膜と前記蓄積容量の誘電体膜とは同一材料により同時に形成されてなり、前記半導体層と前記蓄積容量の他方の電極とは同一材料により同時に形成されてなり、前記コンタクトホールは前記各走査線と前記各容量線との間に配置されてなり、前記コンタクトホール下には嵩上げ膜が形成されてなることを特徴とする。
【００１１】
この電気光学パネルによれば、走査線と容量線との間にコンタクトホールが形成されていて、しかもコンタクトホールの下には嵩上げ膜が形成されている。これにより、走査線と容量線とコンタクトホールとの段差を少なくすることができ、層間絶縁膜の表面を平らにすることが可能である。走査線と容量線との間にコンタクトホールを形成しているため、従来、隣り合う画素電極間で生じる横方向電界によるディスクリネーションと同じ領域に合わせ込むことにより、従来遮光せざるを得なかった領域に効果的にコンタクトホールを設けることができる。従って、液晶のディスクリネーションを防ぐことができるとともに、レジストマスクをフォトリソグラフィ工程で露光する際に、コンタクトホールの開孔形状寸法の広がりを抑えることができる。
【００１３】
この電気光学パネルによれば、走査線と容量線の高さがほぼ同じである。従って、走査線と容量線の段差が緩和され、この高さに合わせて嵩上げ膜を形成することができるため、走査線と容量線とコンタクトホール形成領域の段差の調整が容易であり、さらに平坦化することが可能である。従って、コンタクトホールの微細化及びディスクリネーションの低減にさらに効果的である。
【００１４】
また、電気光学パネルは、前記嵩上げ膜の少なくとも一部は前記コンタクトホールを囲むように形成されてなり、前記走査線と前記容量線のうち少なくとも一方は、前記嵩上げ膜に沿って窪ませると良い。
【００１５】
この電気光学パネルによれば、嵩上げ膜の少なくとも一部はコンタクトホールの形成領域に沿って形成されてなり、走査線と容量線のうち少なくとも一方は、この嵩上げ膜に沿って窪ませてあるため、走査線と容量線とを近接配置させても、開口率を低下させることなく、走査線と容量線との間に大きな開口面積を有するコンタクトホールを形成することが可能である。
【００１６】
また、電気光学パネルは、前記嵩上げ膜は、前記走査線及び前記容量線に重ならないように形成されていると良い。
【００１７】
この電気光学パネルによれば、前記嵩上げ膜は、前記走査線及び前記容量線に重ならないように形成されているため、走査線あるいは容量線と嵩上げ膜との重なりによる段差を発生することなく、平坦にすることが可能である。
従って、段差によって生じる液晶のディスクリネーションやコンタクトホールの開孔形成寸法の広がりをさらに防ぐことができる。
【００１８】
また、電気光学パネルは、前記嵩上げ膜は、前記走査線と前記容量線の少なくとも一方とほぼ同一の膜厚からなると良い。
【００１９】
この電気光学パネルによれば、嵩上げ膜は、走査線と容量線の少なくとも一方とほぼ同一の膜厚からなることにより、嵩上げ膜と走査線と容量線の少なくとも一方との段差をより少なくすることが可能となる。
【００２０】
また、電気光学パネルは、前記嵩上げ膜は、前記ドレイン領域と電気的に接続された導電膜であると良い。
【００２１】
この電気光学パネルによれば、嵩上げ膜はドレイン領域と電気的に接続された導電膜である。従って、仮に嵩上げ膜がドレイン領域上に形成されている場合、コンタクトホール開孔時に嵩上げ膜はエッチングストッパーとして機能する。また嵩上げ膜がドレイン領域下に形成されていれば、コンタクトホール開孔時に万が一ドレイン領域を突き抜けたとしても、導電膜と電気的に導通が取れているため、画素欠陥を防ぐことができる。
【００２２】
また、電気光学パネルは、前記嵩上げ膜は、前記ドレイン領域上に前記データ線と同一材料で同時に形成された導電膜であると良い。
【００２３】
この電気光学パネルによれば、嵩上げ膜がデータ線と同一材料で同時に形成されるため、嵩上げ膜を工程を増やすことなく形成することができる。
【００２４】
また、電気光学パネルは、前記嵩上げ膜は、前記ドレイン領域下に形成された導電膜であると良い。
【００２５】
この電気光学パネルによれば、コンタクトホール開孔時に万が一ドレイン領域を突き抜けたとしても、電気的に導通が取れているため、画素欠陥を防ぐことができる。従って、半導体層を薄膜化することが可能となり、高速な書き込み特性が得られることから、コントラスト比の高い電気光学パネルが実現できる。
【００２６】
また、本発明の電子機器は、上述した電気光学パネルを備えたことを特徴とする。
【００２７】
この電子機器によれば、電子機器は、上述の本発明の電気光学パネルを備えており、開口領域に対する光照射領域が広く、光の利用効率が改善された電気光学パネルにより、明るく高品位な画像表示が可能となる。
【００２８】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。尚、本実施の形態では、電気光学パネルの一例として液晶パネルを用いて説明する。
【００３０】
（液晶パネルの第１実施形態）
液晶パネルの第１実施形態の構成について図１から図３に基づいて説明する。図１は、液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素を示した等価回路図である。図２は、液晶パネルを構成するＴＦＴアレイ基板上の隣接する複数の画素群を示した平面図であり、図３は図２におけるＡ−Ａ’間の断面図であり、画素のスイッチング素子としてのＴＦＴの構造を示している。図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３１】
まず、本実施の形態による液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素は、図１に示すように、画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号はＳ１，Ｓ２，…，Ｓｎの順に線順次に供給しても構わないし、隣接する複数のデータ線６ａ同士に対してグループ毎に供給するようにしても良い。また、前記ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで走査線３１に走査信号をパルス的にＧ１，Ｇ２，…Ｇｍの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線から供給される画像信号を所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号は対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集団の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶パネルからは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。これにより、保持特性は更に改善され、コントラスト比の高い液晶パネルが実現できる。尚、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂを設けても良いし、前段の走査線３ａとの間で容量を形成しても良いことは言うまでもない。
【００３２】
次に、液晶パネルの第１実施形態の構成について説明する。
【００３３】
第１実施形態によれば、液晶パネルの画像表示領域を構成する画素の平面レイアウトは図２に示すような構成を採る。すなわち、マトリクス状に設けられた複数の画素電極９ａと、Ｘ方向に複数配列されており各々がＹ方向に沿って延びるデータ線６ａと、Ｙ方向に複数配列されており各々がＸ方向に沿って延びる走査線３ａが設けられている。ここで、 ＳＸ番目のデータ線６ａと走査線３ａの交差部にＴＦＴ３０を構成する半導体層１ａのチャネル領域１ａ’（図２ 左上がり斜線部）を形成し、当該ＴＦＴ３０のソース領域はデータ線６ａ下においてコンタクトホール５により電気的に接続するようにする。また、半導体層１ａのドレイン領域は、隣り合うＳＸ＋１番目のデータ線６ａの直近まで延設され、画素に容量を付加するための第１蓄積容量電極１ｆを形成する。第１蓄積容量電極１ｆは容量線３ｂとの間で、ゲート絶縁膜を誘電体として蓄積容量を形成する。容量線３ｂは走査線３ａに沿ってＸ方向に画像表示領域の外側まで延設される。更に、自段のデータ線６ａ下にも同様に半導体層１ａのドレイン領域から延設して第１蓄積容量電極１ｆを形成するようにすれば、配線形成部という液晶パネルの非光透過領域において、効率良く蓄積容量を付加できるので、画素に書き込まれた電荷を保持するための能力が向上し、コントラスト比の高い液晶パネルが実現できる。尚、図２において、データ線６ａのＳＸ番目とＳＸ＋１番目の関係が逆になったとしても何ら問題はない。
【００３４】
ここで、走査線３ａと容量線３ｂの配線間に半導体層１ａのドレイン領域と画素電極９ａを接続するためのコンタクトホール８を設ける。これは、コンタクトホール８の段差形状により液晶のディスクリネーションが発生する領域を、隣り合う画素電極９ａ間で生じる横方向電界によるディスクリネーションと同じ領域に合わせ込むことにより、従来遮光せざるを得なかった領域に効果的にコンタクトホール８を設けることができる。また、コンタクトホール８の直下には、図２の太線で囲まれた部分にエッチングストッパーとしてのポリシリコン膜やＷ（タングステン），Ｔｉ（チタン），Ｃｒ（クロム），Ｍｏ（モリブデン），Ｔａ（タンタル）といった高融点金属膜或いはその合金膜といった導電性の嵩上げ膜１３ａを設けても良い。これは、半導体層１ａのドレイン領域と画素電極９ａを電気的に接続するために設けられるコンタクトホール８をエッチング工程で開孔する際に、半導体層１ａを突き抜けても致命的な画素欠陥とならないようにするためであり、これにより、半導体層１ａの薄膜化が実現でき、トランジスタ特性の改善及び光に対する光電効果の影響の少ない半導体層を形成できる利点がある。この場合、嵩上げ膜１３ａの少なくとも一部はコンタクトホール８を囲むように形成されてなり、さらに嵩上げ膜１３ａは走査線３ａ及び容量線３ｂに重ならないようにする。コンタクトホール８と走査線３ａ及び容量線３ｂとのマージンが少ない場合は図２に示すように、走査線３ａ及び容量線３ｂを嵩上げ膜１３ａに重ならないように、当該導電膜が設けられた領域に沿って走査線３ａと容量線３ｂの少なくとも一方を２次元的（平面的）に窪ませるようにしても良い。更に、コンタクトホール８を隣り合うＳＸ番目のデータ線６ａとＳＸ＋１番目のデータ線６ａ間のほぼ中心に設けることにより、画素が微細化しても、データ線６ａと画素電極９ａが短絡することを防止することが可能となり、ＴＦＴ３０の不良による点欠陥や線欠陥等の致命欠陥を大幅に低減することができる。
【００３５】
また、第１実施形態の液晶パネルでは、ＴＦＴ３０の少なくともチャネル領域１ａ’及び当該チャネル領域１ａ’とソース領域及びドレイン領域との接合部をデータ線６ａの下方に形成することにより、入射光が直接チャネル領域１ａ’及び当該チャネル領域１ａ’とソース領域及びドレイン領域との接合部に照射されないようにする。更に、ＴＦＴ３０の少なくともチャネル領域１ａ’及び当該チャネル領域１ａ’とソース領域及びドレイン領域との接合部に照射されないように、ＴＦＴ３０の下方にも層間絶縁膜を介してＷ（タングステン），Ｔｉ（チタン），Ｃｒ（クロム），Ｍｏ（モリブデン），Ｔａ（タンタル）といった高融点金属膜或いはその合金膜やポリシリコン膜等の第１遮光膜１１ａを設けている（図２ 右上がり斜線部）。このような構成を採れば、画素開口部を透過した光が偏光板等で反射してＴＦＴ３０を照射することにより生じるリーク電流を防ぐことができる。これは、光利用効率を高めるために強い光を入射しても、半導体層１ａの光電効果によるリーク電流を防止できることを意味しており、特に、プロジェクタ用途の液晶パネルには効果的である。尚、第１遮光膜１１ａはＴＦＴ３０のトランジスタ特性の劣化を防ぐために、接地電位等の定電位を供給しておくと良い。この際、画像表示領域の外側に設けられた周辺回路に供給される電源等の定電位線に接続するようにすれば、専用の外部回路接続端子や引き回し配線を必要としないため、ＴＦＴアレイ基板のスペースの有効利用を図ることができる。
【００３６】
図３は、図２のＡ−Ａ’線に沿った断面であり、ＴＦＴ３０及び蓄積容量７０の構造を三次元的に示している。ＴＦＴ３０は、 ＬＤＤ（Lightly Doped Drain）構造を有しており、ゲート電極を含む走査線３ａ、走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。高濃度ソース領域１ｄにはデータ線６ａが接続されており、高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。低濃度ソース領域１ｂ及び高濃度ソース領域１ｄ並びに低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用の不純物イオンをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子であるＴＦＴ３０として用いられることが多い。本実施形態では特にデータ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の導電膜から構成されている。また、走査線３ａ、絶縁薄膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が夫々形成された第２層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的に接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的に接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。ここで、コンタクトホール８の直下には半導体層１ａの高濃度ドレイン領域１ｅと当該高濃度ドレイン領域１ｅの下層に導電性の嵩上げ膜１３ａを設ける。これにより、コンタクトホール８の開孔時のエッチングで、半導体層１ａの高濃度ドレイン領域１ｅが突き抜けたとしても、下層の嵩上げ膜１３ａにより電気的に接続されるため、致命的な欠陥とはならない。また、コンタクトホール８を開孔する領域は、できるだけ平坦化した方がよいため、走査線３ａと容量線３ｂ及び嵩上げ膜１３ａの膜厚は揃えた方がよい。また、図２に示すように走査線３ａと容量線３ｂ間のスペースに嵩上げ膜１３ａを延設して、できるだけ平坦な領域を形成するようにする。このような構成を採れば、コンタクトホール８の周辺及び走査線３ａと容量線３ｂの配線間において画素電極９ａの下層の層間絶縁膜の表面に段差を生じることがないので、液晶のディスクリネーションが発生する領域を極力少なくすることができる。これにより、画素開口率を更に高めることが可能となる。また、嵩上げ膜１３ａは、高濃度ドレイン領域１ｅ下でなく、高濃度ドレイン領域１ｅ上で電気的に接続するように設けてもよい。そのような嵩上げ膜１３ａは、データ線６ａと同一材料により同時に形成すれば、工程数を増やすことなく形成することが可能である。また、その場合、データ線６ａを走査線３ａあるいは容量線３ｂとほぼ同じ膜厚に揃えておけば、さらに平坦化に効果的である。
【００３７】
ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってもよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するセルフアライン型のＴＦＴであってもよい。
【００３８】
また、図３に示すＴＦＴ３０の構造において、ＴＦＴ３０の高濃度ソース領域１ｄと高濃度ドレイン領域１ｅとの間に、絶縁薄膜２を介して同一の走査信号が供給される２つの走査線３ａの一部からなるゲート電極を直列抵抗となるように設けて、デユアルゲート（ダブルゲート）構造のＴＦＴとしてもよい。これにより、ＴＦＴ３０のリーク電流を低減することができる。また、デユアルゲート構造のＴＦＴを、上述のＬＤＤ構造、或いはオフセット構造を持つようにすれば、更にＴＦＴ３０のリーク電流を低減することができ、高いコントラスト比を実現することができる。また、デユアルゲート構造により、冗長性を持たすことができ、大幅に画素欠陥を低減できるだけでなく、高温動作時でも、リーク電流が低いため、高コントラスト比の画質を実現することができる。尚、ＴＦＴ３０の高濃度ソース領域１ｄと高濃度ドレイン領域１ｅとの間に設けるゲート電極は３つ以上でもよいことは言うまでもない。
【００３９】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等は、光が入射するとポリシリコンが有する光電変換効果により電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属膜等から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへの入射光（即ち、図３で上側からの光）の光を効果的に防ぐことが出来る。また、前述のように、ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへの戻り光（即ち、図３で下側からの光）の入射を効果的に防ぐことが出来る。
【００４０】
また図１に示すように、画素電極９ａには蓄積容量７０が夫々設けられている。この蓄積容量７０は、より具体的には、半導体層１ａの高濃度ドレイン領域１ｅから延設された第１蓄積容量電極１ｆ、蓄積容量７０の誘電体膜としての絶縁薄膜２、走査線３ａと同一工程により形成される容量線３ｂの一部からなる第２蓄積容量電極、第２層間絶縁膜４及び第３層間絶縁膜７、並びに第２層間絶縁膜４及び第３層間絶縁膜７を介して容量線３ｂに対向する画素電極９ａの一部から構成されている。このように第１蓄積容量電極１ｆと容量線３ｂの一部からなる第２蓄積容量電極との間で、絶縁薄膜２を介在して蓄積容量７０が設けられているため、デューティー比が小さくても高精細な表示が可能とされる。容量線３ｂは、図２に示すように、ほぼ平行に設けられている。更に、本実施形態のように、第１蓄積容量電極１ｆ下に第１層間絶縁膜１２を介して第１遮光膜１１ａを設けることにより、第１層間絶縁膜１２が誘電体膜として機能し、蓄積容量７０の増大を図ることができる。これにより、更に画質品位の高い液晶パネルが実現できる。
【００４１】
（液晶パネルの製造プロセス）
次に、以上のような構成を持つ液晶パネルの製造プロセスについて図４から図７を参照して説明する。尚、図４から図６は各工程におけるＴＦＴアレイ基板側の各層を図２のＡ−Ａ’断面に対応させて示す工程図である。また、図７にＴＦＴアレイ基板側の各層を図２のＢ−Ｂ’断面に対応させて示す工程図であり、図６の（１７）からの工程を示している。尚、図４から図７においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４２】
先ず、図４から図６を参照して、図２のＡ−Ａ’断面に対応するＴＦＴ３０を含む部分の製造プロセスについて説明する。
【００４３】
図４の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００４４】
このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。尚、クロストークが発生しない程度の光量を入射するような用途に使われる場合は、遮光膜１１を形成しなくても良い。
【００４５】
続いて、工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターンに対応するマスクを形成し、該マスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。この際、第１遮光膜１１ａは島状に形成しても良いし、走査線３ａ或いはデータ線６ａに沿って縞状に形成しても良い。また、図２に示すように格子状に形成すれば、第１遮光膜１１ａの低抵抗化を図ることができる。
【００４６】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ボロンやリンを含まないシリケートガラス膜）、ＰＳＧ（リンを含むシリケートガラス膜）、ＢＳＧ（ボロンを含むシリケートガラス膜）、ＢＰＳＧ（リンとボロンを含むシリケートガラス膜）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の膜厚は、例えば、約８００〜１５００ｎｍとする。
【００４７】
次に工程（４）に示すように、減圧ＣＶＤやスパッタにより、導電膜１３を形成する。導電膜１３は、ポリシリコン膜やＷ（タングステン），Ｔｉ（チタン），Ｃｒ（クロム），Ｍｏ（モリブデン），Ｔａ（タンタル）等の高融点金属、或いはその合金膜等からなり、導電膜１３の膜厚は、後工程で形成する走査線や容量線と同じ膜厚になるようにすると良い。この利点に関しては、後述する。
【００４８】
次に工程（５）に示すように、フォトリソグラフィ工程及びエッチング工程等を施すことにより、後工程で画素電極９ａと半導体層１ａのドレイン領域の直下に島状の嵩上げ膜１３ａを残すようにする。尚、嵩上げ膜１３ａは画素電極９ａと半導体層のドレイン領域を電気的に接続するためのコンタクトホールがエッチング時に当該半導体層を突き抜けても不良とならないように敷設されるもので、データ線６ａと半導体層のソース領域と電気的に接続するためのコンタクトホール５の直下に敷設しても何ら問題はない。
【００４９】
次に工程（６）に示すように、嵩上げ膜１３ａの上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。この際、ｎチャネル型のＴＦＴ３０を作成する場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。また、ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。また、エキシマレーザー等のレーザー照射によりアニール処理をしてシリコン核を固相成長させても構わない。
【００５０】
次に工程（７）に示すように、フォトリソグラフィ工程、エッチング工程等により、所定パターンの島状の半導体層１ａを形成する。この際、スイッチング素子となるチャネル領域及びソース・ドレイン領域だけでなく、画素の保持特性を改善するために容量を付加するための蓄積容量の一方の電極となる第１蓄積容量電極１ｆの領域を一括して形成する。
【００５１】
次に工程（８）に示すように、半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約１０〜５０ｎｍの比較的薄い厚さの熱酸化膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約１０〜１００ｎｍの比較的薄い厚さに堆積し、多層構造を持つ絶縁薄膜２を形成する。絶縁薄膜２はＴＦＴ３０のゲート絶縁膜及び蓄積容量７０の誘電体膜として機能することは言うまでもない。この結果、半導体層１ａの厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、単一層構造を持つ絶縁薄膜２を形成してもよい。あるいは、絶縁薄膜２の高耐圧化を実現するために、窒化シリコン膜を用いても構わない。
【００５２】
次に図５の工程（９）に示すように、減圧ＣＶＤ法等によりポリシリコン膜３を堆積した後、Ｐ（リン）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。工程（１０）に示すように、マスクを用いたフォトリソグラフィ工程、エッチング工程等により、図８に示した如き所定パターンの走査線３ａ及び容量線３ｂを形成する。走査線３ａの膜厚は、例えば、約１００〜８００ｎｍとする。この際、嵩上げ膜１３ａの膜厚とほぼ同じ膜厚にすることにより、コンタクトホールの開孔形状が広がらないようにすることができる。
【００５３】
但し、走査線３ａを、ポリシリコン膜ではなく、ＷやＭｏ等の高融点金属膜又は金属シリサイド膜から形成してもよいし、若しくはこれらの金属膜又は金属シリサイド膜とポリシリコン膜を組み合わせて多層に形成してもよい。この場合、走査線３ａを、図３に示す第２遮光膜２２が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、第２遮光膜２２の一部或いは全部を省略することも可能となる。この場合特に、対向基板２０とＴＦＴアレイ基板１０との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００５４】
次に工程（１１）に示すように、ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａを拡散マスクとして、ＰなどのＶ族元素の不純物イオン３００を低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。また、容量線３ｂ下の半導体層１ａは絶縁薄膜２を誘電体とし蓄積容量７０を形成する第１蓄積容量電極１ｆとなる。尚、第１蓄積容量電極１ｆを形成する部分にあらかじめＰイオン等を打ち込んで低抵抗化しておいても良い。
【００５５】
次に工程（１２）に示すように、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層３０２を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物イオン３０１を高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、ＴＦＴ３０をｐチャネル型とする場合、ｎチャネル型のＴＦＴ３０の領域をレジストで覆って保護し、工程（１１）及び（１２）を再度繰り返す。この時、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｂ（ボロン）などのIII族元素の不純物イオンを用いてドープする。このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。尚、例えば、低濃度の不純物イオンのドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａの一部からなるゲート電極をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【００５６】
これらの工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つ周辺駆動回路をＴＦＴアレイ基板１０上の周辺部に形成することができる。このように、本実施形態では、ＴＦＴ３０の形成時に同一工程で、データ線駆動回路や走査線駆動回路等の周辺駆動回路を形成することができ、製造上有利である。
【００５７】
次に工程（１３）に示すように、走査線３ａや容量線３ｂを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、配線間の容量を付加させないために比較的厚い方が良く、約５００〜１５００ｎｍが好ましい。
【００５８】
次に工程（１４）に示すように、半導体層１ａを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール５を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、コンタクトホール５をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。また、走査線３ａを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔することができる。
【００５９】
次に図６の工程（１５）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等の金属含有膜６として、約１００〜８００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００６０】
次に工程（１６）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。エッチング工程として反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成すれば、オーバーエッチングを抑えることができ、マスク寸法通りに精度良くパターニングができる利点がある。
【００６１】
次に工程（１７）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、データ線６ａと後工程で形成される画素電極９ａとの間に容量が付加されないように比較的厚い方が良く、約５００〜１５００ｎｍが好ましい。また、配線やスイッチング素子であるＴＦＴ３０の段差により、液晶のディスクリネーションが発生することがあるので、第３層間絶縁膜７を構成するシリケートガラス膜に代えて又は重ねて、有機膜やＳＯＧ（スピンオンガラス）をスピンコートして、若しくは又はＣＭＰ(Chemical Mechanical Polishing)処理を施して、平坦な膜を形成してもよい。このような構成を採れば、液晶のディスクリネーションの発生領域を極力低減することが可能となり、画素が微細化しても、高い画素開口率を実現できる。
【００６２】
次に工程（１８）に示すように、画素電極９ａと高濃度ドレイン領域１ｅとを電気接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール８を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点が得られる。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、コンタクトホール８をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。また、コンタクトホール８の開孔領域の直下には半導体層１ａの高濃度ドレイン領域１ｅだけでなく、導電膜である嵩上げ膜１３ａが敷設してあるので、万が一、半導体層１ａを突き抜けても致命欠陥になることはない。更に、嵩上げ膜１３ａを敷設することで、半導体層１ａのチャネル領域１ａ’が薄膜化することができるので、素子の特性を向上することができる。
【００６３】
次に工程（１９）に示すように、第３層間絶縁膜７の上に、スパッタリング等により、ＩＴＯ(Indium Tin Oxide)膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２０）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶パネルを反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。この場合は、第３層間絶縁膜７を形成する際にＣＭＰ処理等により平坦化し、画素電極９ａを鏡面状にする必要がある。
【００６４】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、図３に示した配向膜２３が形成される。
【００６５】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２２が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。また、第２遮光膜２２は、Ｃｒ、Ｎｉ(ニッケル）、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した黒色樹脂などの材料から形成してもよい。尚、ＴＦＴアレイ基板１０上に遮光膜を形成すれば、 ＴＦＴアレイ基板１０上で開口領域が規定されるため、対向基板上の第２遮光膜２２は必要なくなり、ＴＦＴアレイ基板１０と対向基板２０との貼り合わせ精度は、無視することができ、透過率のばらつかない液晶パネルが実現できる。
【００６６】
その後、対向基板２０の全面にスパッタリング等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２３が形成される。
【００６７】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜２３が対面するように、所定径（例えば、１〜６μｍ程度の径）を持つグラスファイバやガラスビーズ等からなるギャップ材が所定量だけ混入されたシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶等を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【００６８】
ここで、走査線３ａ及び容量線３ｂに挟まれた領域に設けられるコンタクトホール８を開孔する際の製造プロセスについて説明する。尚、図７は図２のＢ−Ｂ’線に沿った断面図で、図７の工程（ａ）は前述の図６の工程（１７）と合致している。また、図７（ａ）〜（ｄ）の工程について従来例の図１７（ａ）〜(d)と対比して説明する。
【００６９】
図７の工程（ａ）に示すように、本実施形態の液晶パネルでは、走査線３ａ及び容量線３ｂと嵩上げ膜１３ａの膜厚をほぼ揃えることで、第３層間絶縁膜７上のコンタクトホール８を開孔する領域をほぼ平坦な状態にする。
【００７０】
次に、図７の工程（ｂ）に示すように、フォトマスク３０３を用いてステッパ装置等により露光する。レジスト３０２がポジ型のレジストの場合は、フォトマスク３０３上の遮光性のクロム膜３０４がない部分（即ち、光が透過する部分）が除去される。第３層間絶縁膜７上のレジスト３０２は、コンタクトホール８を開孔する領域が平坦なため、露光時の乱反射等がなく、フォトマスク３０３上の遮光性のクロム膜３０４がない部分、即ちコンタクトホール開孔用のパターン径と同じ大きさでレジスト３０２を除去することができる。従って、従来例である図１７（ｂ）に示すような、レジスト３０２の後退がないため、設計値通りのコンタクトホールを開孔することができる。これにより、画素が微細化しても、歩留まりの低下を招くことがなく、高い画素開口率の液晶パネルを実現できる。
【００７１】
次に、図７の工程（ｃ）に示すように、コンタクトホール８を反応性イオンエッチング、反応性イオンビームエッチング等の異方性のドライエッチングにより形成することで、コンタクトホール８の開孔径ができるだけ広がらないようにする。また、コンタクトホール８の側壁をテーパ状に形成するためにウエットエッチングを施したとしても、従来のようにレジスト３０２が後退していないので、開孔径が広がることがなく、微細なコンタクトホールを開孔することができる。
【００７２】
最後に、図７の工程（ｄ）に示すように、画素電極９ａを設ければ、ＴＦＴアレイ基板の画像表示領域の画素を形成することができる。
【００７３】
（液晶パネルの第２実施形態）
本発明による液晶パネルの第２実施形態について図８及び図９を参照して説明する。図８は、液晶パネルを構成するＴＦＴアレイ基板上の隣接する複数の画素群を示した平面図であり、図９は図８におけるＣ−Ｃ’間の断面図であり、画素のスイッチング素子としてのＴＦＴの構造を示している。図９においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図８及び図９において、図２から図７と同じ構成要素については、同じ参照符号を付し、その説明は省略する。
【００７４】
第２実施形態では、液晶パネルの全体構成は図２及び図３に示した第１実施形態とほぼ同様であり、図８に示すように、第１遮光膜１１ａをＴＦＴ３０の下方に敷設していないところが相違している。例えば、直視型の液晶パネルのように、強い光を入射する必要がない用途に使用される液晶パネルの場合は、第１遮光膜１１ａを敷設する必要がない。
【００７５】
従って、図９に示すように、第１遮光膜１１ａを設けない場合は、 ＴＦＴアレイ基板１０の表面に突起がなく、十分な洗浄が施されている場合は、第１層間絶縁膜１２を形成する必要がない。これにより、第１遮光膜１１ａを形成する工程と第１層間絶縁膜１２を堆積する工程が削減できる。即ち、図４の（１）から（３）の工程を削減できるため、製造歩留まりやコスト面において効果がある。
【００７６】
また、第２実施形態のように第３層間絶縁膜７そのものを或いは、第３層間絶縁膜上にＣＭＰ処理や、有機膜等の平坦化膜を形成すれば、コンタクトホール８を開孔する際のフォトリソグラフィ工程における露光時の乱反射を防ぐことができるため、微細なコンタクトホール８を実現することができる。このような、構成を採れば、嵩上げ膜１３ａの膜厚は走査線３ａや容量線３ｂの膜厚と同一にする必要はない。
【００７７】
（液晶パネルの第３実施形態）
本発明による液晶パネルの第３実施形態について図１０を参照して説明する。図１０は、液晶パネルを構成するＴＦＴアレイ基板上の隣接する複数の画素群を示した平面図である。
【００７８】
第３実施形態では、液晶パネルの全体構成は図２及び図３に示した第１実施形態とほぼ同様であり、Ｘ方向の画素ピッチＬが狭い場合の例である。これは、第１実施形態で示した画素ピッチＬの３分の１であり、対向基板上にカラーフィルターを設けて、３画素でデータの１ドットを形成するような液晶パネルの実施形態で、カラーフィルター搭載の液晶パネルを１枚のみ用いる単板方式の液晶プロジェクターやノートパソコンのディスプレイとして用いることができる。
【００７９】
このように、Ｘ方向の画素ピッチＬが狭まると、データ線６ａ間の距離が狭まるために、データ線６ａとコンタクトホール８を介して画素電極９ａが短絡する可能性が高くなる。データ線６ａをＡｌ（アルミニウム）膜で形成した場合は、顕著に高くなる。これは、Ａｌ膜の融点が低いために、第３層間絶縁膜７を高温処理でポーラス状に形成できないことが理由である。従って、コンタクトホール８を開孔する際のエッチングレートが早まってしまう。特に開口部の側壁をテーパ状にするため、ウエットエッチングを行うとコンタクトホール８の第３層間絶縁膜７の開孔径は大きくなる傾向にある。また、従来のようにエッチングストッパーとしての嵩上げ膜１３ａを設けないと、ドライエッチングのみでは半導体層１ａと層間絶縁膜との選択比が低いため、突き抜ける恐れがあり、ウエットエッチングとの併用を行わざるを得ないという事情があり、開孔径を小さく形成することは困難であった。
【００８０】
図１１にコンタクトホール８を２μｍ正方形で、データ線６ａの配線幅を５μｍで設計した場合の、画素ピッチＬと不良率の推移を表したグラフを示す。図１１の（ａ）は従来の製造プロセスで作製した液晶パネルであり、図１１の（ｂ）は本実施形態の製造プロセスで作製した液晶パネルでの結果である。これによると、（ａ）の従来例では、画素ピッチが２０μｍ以下になると急激に画素欠陥による不良率が増加するが、本実施形態では１０μｍ以下にならないと画素欠陥による不良率は増加しない。従って、本実施形態の液晶パネルを用いれば、画素の微細化や高開口率化が進んでも、データ線６ａや走査線３ａ或いは容量線３ｂと画素電極９ａとの短絡が少なく、かつ半導体層１ａのドレイン領域と画素電極９ａとのコンタクトホール８が突き抜けることがないため、歩留まりの低下を招くことがない。
【００８１】
また、第３実施形態のようにコンタクトホール８とデータ線６ａの距離が極端に近い場合は、嵩上げ膜１３ａの膜厚をデータ線６ａの膜厚とほぼ同じに設定する、即ち、データ線６ａ上の層間絶縁膜とコンタクトホール８を開孔する領域がほぼ平坦になるようにしても良い。このような構成を採っても、コンタクトホール８の開孔径の拡がりを抑制することができ、また段差が緩和されるため、液晶のディスクリネーションを低減することが可能となる。
【００８２】
更に、本実施形態によれば、コンタクトホール８は、開口領域の中心線９ｃ（図２、図８、図１０参照）に対して線対称な位置に開孔されているので、コンタクトホール８の周囲における画素電極９ａの段差（図３参照）が開口領域に対して線対称となる。これはＴＮ（Twisted Nematic)液晶を用いると特に効果を発揮し、液晶層５０用に、右回りの液晶を用いた場合でも左回りの液晶を用いた場合でも、リバースティルト等の液晶のディスクリネーションの起き易さは、殆ど同じとなる。即ち、どちらか一方回りの液晶を用いると、ディスクリネーションが顕著に発生してしまうような事態を未然に防ぐことが可能となり、液晶層５０として、右回りの液晶でも左回りの液晶でも等しく採用でき実用上便利である。
【００８３】
以上に構成を説明したように本実施の形態によれば、図１６に示す従来例の如く各画素の角に形成されたコンタクトホール８を介して画素電極９ａがＴＦＴのドレインに接続される場合と比較して、光の利用効率が改善される。特に、本実施形態の場合、開口領域は、正方形に近い矩形、即ち、回転対称な平面形状を持つので、円形等の光照射領域が、当該開口領域に対して占める割合が高くなり、光の利用効率が改善される。尚、開口領域を円形、正十二角形、正八角形、正六角形、正方形等の他の回転対称な形状としてもよいことは言うまでもない。更に本実施形態では、図２、図８、図１０に示すように、Ｘ方向の開口領域の幅は、相隣接する２つのデータ線６ａにより規定されており、Ｙ方向の開口領域の幅は、開口領域を挟んで相隣接する走査線３ａ及び容量線３ｂにより規定されており、コンタクトホール８を、開口領域を挟むことなく相隣接する走査線３ａ及び容量線３ｂの間にあるスペースに開孔することにより、画像表示領域の２次元スペースを有効利用できる。従って、開口領域をより効率的に広くすることが出来、光の利用効率が非常に改善されている。
【００８４】
（液晶パネルの構成）
本実施形態を用いた液晶パネルは、画素のスイッチング素子であるＴＦＴ３０が、ポリシリコン（ｐ−Ｓｉ）タイプのＴＦＴであるので、ＴＦＴ３０の形成時に同一工程で、ＴＦＴアレイ基板１０上に画素を駆動するための周辺回路を形成することができる。このような周辺回路内蔵型の液晶パネル１００の全体構成を図１２及び図１３を参照して説明する。尚、図１２は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図１３は、対向基板を含めて示す図１２のＨ−Ｈ’断面図である。
【００８５】
図１２において、ＴＦＴアレイ基板１０の上には、画像表示領域を規定するための遮光性の第３遮光膜５３が設けられており、その外側に並行してシール材５２が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間を接続するための複数の配線１０５が設けられている。尚、走査線の信号遅延が問題にならない場合は、走査線駆動回路１０４は一辺のみに形成しても良い。また、データ線駆動回路１０１を画像表示領域の両側に設けてもよいことは言うまでもない。また、対向基板２０のコーナー部の少なくとも一個所において、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための上下導通材１０６が設けられている。そして、図１３に示すように、図１２に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００８６】
データ線駆動回路１０１及び走査線駆動回路１０４は中継配線を介してデータ線６ａ及び走査線３ａに夫々電気接続されている。データ線駆動回路１０１には、クロック信号に基づいて、スタート信号を順次転送するためのシフトレジスタ回路が含まれており、当該データ線駆動回路１０１から順次出力される駆動信号によりサンプリング回路を制御し、図示しない表示情報処理回路から即時表示可能な形式に変換された画像信号をサンプリング回路を介してデータ線６ａに供給するようにする。また、走査線駆動回路１０４には、クロック信号に基づいて、スタート信号を順次転送するためのシフトレジスタ回路が含まれており、パルス的に走査線３ａに順次に走査信号を送る。この走査信号に合わせて、データ線駆動回路１０１は画像信号に応じた信号電圧をデータ線６ａに送る。そして、データ線６ａ及び走査線３ａの交点に対応する各画素部に設けられたＴＦＴ３０により液晶が制御される。尚、サンプリング回路はデータ線駆動回路１０１内に形成しても良いし、第３遮光膜５３の領域に形成するようにしても良い。このように、従来はデッドスペースであった第３遮光膜５３の領域にサンプリング回路を形成することにより、スペースの有効利用が図れ、データ線駆動回路１０１の小型化や高機能化を実現することができる。
【００８７】
図１３において、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材５２は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材（スペーサ）が混入されている。また、対向基板２０の液晶層５０に面する側には、第２遮光膜２２及び透明導電膜であるＩＴＯ膜等からなる対向電極２１が設けられている。尚、図１３には示されていないが、対向基板２０からの入射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には夫々、例えば、ＴＮモード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００８８】
更に、液晶パネル１００においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜２３、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶パネルの高輝度化や低消費電力化の利点が得られる。その他、各種の液晶材料（液晶相）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。この様に本実施形態の液晶パネルは画像表示領域を駆動するための周辺回路をＴＦＴアレイ基板１０上に一体形成することができ、テープ実装やＣＯＧ実装により周辺回路を外付けする必要がなくなるため、超小型の液晶パネルを実現することができる。また、液晶パネルを駆動するためのＩＣを大幅に削減することができ、コスト面でも大きな利点が得られる。
【００８９】
（マイクロレンズを用いた液晶パネル）
マイクロレンズ２００は、例えば、特開平６−１９４５０２号公報に開示されている製造方法により形成される。図１４はその一例であるが、対向基板２０上に感光性材料の膜を形成した後、各レンズとなる部分に対応する凸部が残るように光パターニングした後、感光性材料の熱変形及び表面張力により、滑らかな各レンズの凸面を持つ感光性材料からなる配列パターンを対向基板２０の上に形成し、その後、当該感光性材料の配列パターンをマスクとしてドライエッチングを行って感光性材料の配列パターンを対向基板２０に彫り写すことにより、表面に滑らかな各レンズの凸面が彫られたマイクロレンズ２００が形成される。或いは、伝統的な所謂「熱変形法」によりマイクロレンズ２００を形成してもよい。
【００９０】
マイクロレンズ２００の表面全体には、接着剤２０１によりカバーガラス２０２が貼り付けられており、この上に更に第２遮光膜２２、対向電極２１及び配向膜２３が順に形成される。この場合、第２遮光膜２２は、各開口の中心が各マイクロレンズ２００のレンズ中心２００ａに重なるように各マイクロレンズ２００の境界に沿ってマトリクス状に設けられている。
【００９１】
図１４において、対向電極２１は、対向基板２０の全面に渡って形成されている。このような対向電極２１は、例えばスパッタリング等によりＩＴＯ膜等を約５０〜２００ｎｍの厚さに堆積した後、フォトリソグラフィ工程、エッチング工程を施すこと等により形成される。配向膜２３は、例えば、ポリイミド薄膜などの有機薄膜からなる。このような配向膜２３は、例えばポリイミド系の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により形成される。第２遮光膜２２は、ＴＦＴ３０に対向する所定領域に設けられている。このような第２遮光膜２２は、ＣｒやＮｉなどの金属材料を用いたスパッタ工程、フォトリソグラフィ工程及びエッチング工程により形成されたり、カーボンやＴｉをフォトレジストに分散した黒色樹脂などの材料から形成される。第２遮光膜２２は、ＴＦＴ３０の半導体層１ａに対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。或いは、図１５に示すように、例えば、予め各レンズの凸面が形成された透明板（マイクロレンズアレイ）を対向基板２０の表面に貼り付けて構成したマイクロレンズ２００’を対向基板２０に設けるようにしてもよい。更に、対向基板２０の液晶層５０に対面する側の面上に、このようなマイクロレンズを貼り付けてもよい。
【００９２】
本実施形態では特に、図２、図８、図１０に示すように画素電極９ａの開口領域は、開口領域のほぼ中心点９ｂを通る中心線９ｃに対して線対称な形状を持つ。また、コンタクトホール８は、開口領域の中心線９ｂに対して線対称な位置に開孔されている。更に、マイクロレンズ２００（或いは２００’）は、ほぼ中心点９ｂに対向する位置にレンズ中心２００ａ（或いは２００ａ’）を夫々有する。
【００９３】
本実施形態によれば、光が対向基板２０の側から入射すると、開口領域のほぼ中心点９ｂ（重心）に対向する位置にレンズ中心２００ａ（或いは２００ａ’）を有するマイクロレンズ２００（或いは２００’）により、この入射光は、開口領域のほぼ中心点９ｂを中心として画素電極９ａ上に集光される。従って、マイクロレンズ２００（或いは２００’）により集光された光により円形（若しくは略円形又は楕円形）の光照射領域が開口領域内に形成される。ここで、コンタクトホール８は、開口領域の中心線９ｃに対して線対称な位置に開孔されている。このため、各画素内の中央付近に位置する線対称な開口領域を広くとることができる。そして、開口領域は、そのほぼ中心点９ｂを通る中心線９ｃに対して線対称であるので、円形等の光照射領域は、この線対称な開口領域内において線対称な位置に形成される（円形等の中心がほぼ中心点９ｂと重なることになる）。従って、当該開口領域に対する光照射領域が占める割合が高くなり、光の利用効率が改善される。尚、マイクロレンズの集光能力としては、光照射領域が開口領域に丁度収まる程度に集光できれば十分であり、必要以上に光照射領域を小さくする必要はない。
【００９４】
尚、本実施形態では、ＴＦＴを用いて画素電極９ａを駆動するように構成したが、ＴＦＴ以外の例えば、ＴＦＤ（Thin Film Diode：薄膜ダイオード）等のアクティブマトリクス素子を用いることも可能であり、更に、液晶パネルをパッシブマトリクス型の液晶パネルとして構成することも可能である。このような場合であっても、マイクロレンズで画素電極上に光を集光する構成を採る限り、本実施形態で説明した開口領域を線対称や回転対称として、レンズ中心を開孔領域のほぼ中心点に対向させる構成は、光の利用効率を向上させる上で本実施形態の場合と同様に有効である。
【００９５】
（電子機器）
次に、以上詳細に説明した本実施形態における液晶パネルを備えた電子機器の実施の形態について図１８から図２１を参照して説明する。
【００９６】
先ず図１８に、本実施形態の液晶パネルを備えた電子機器の概略構成を示す。
【００９７】
図１８において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶パネル１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル・パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶パネル１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶パネル１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【００９８】
次に図１９から図２１に、このように構成された電子機器の具体例を夫々示す。
【００９９】
図１９において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶パネル１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１００】
本実施形態では特に、前述のように遮光膜をＴＦＴの下側に設けておけば、当該液晶パネル１００からの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶パネル１００から出射した後にダイクロイックプリズム１１１２を突き抜けてくる投射光の一部（Ｒ光及びＧ光の一部）等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴ等のチャネル領域に対する遮光を十分に行うことができる。このため、小型化に適したプリズムを投射光学系に用いても、各液晶パネルのＴＦＴアレイ基板とプリズムとの間において、戻り光防止用のＡＲ（Anti Reflection)フィルムを貼り付けたり、偏光板にＡＲ被膜処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１０１】
また、３枚のライトバルブ１００Ｒ、１００Ｇ、１００Ｂを構成する各々の液晶パネルの明視方向を合わせることにより、色ムラの発生やコントラスト比の低下を抑制することができる。そこで液晶としてＴＮ液晶を用いる場合には、ライトバルブ１００Ｇのみ他のライトバルブ１００Ｒ及び１００Ｂと液晶の明視方向が画像表示領域に対して左右反転にする必要がある。ここで、本実施形態の液晶パネルを備えたライトバルブを用いれば、ＴＮ液晶が右回りであっても、左回りであっても画素の開口形状が左右でほぼ同じになるため、液晶のディスクリネーションが発生したとしても、同じように認識される。これにより、液晶の回転方向が違うライトバルブ１００Ｇと１００Ｒ及び１００Ｂをプリズム等により合成した際に、表示画像で色ムラやコントラスト比の低下を招くことがないため、高品位な液晶プロジェクタを実現できる。
【０１０２】
図２０において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶パネル１００がトップカバーケース内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１０３】
また図２１に示すように、駆動回路１００４や表示情報処理回路１００２を搭載しない液晶パネル１００の場合には、駆動回路１００４や表示情報処理回路１００２を含むＩＣ１３２４がポリイミドテープ１３２２上に実装されたＴＣＰ（Tape Carrier Package）１３２０に、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶装置として、生産、販売、使用等することも可能である。
【０１０４】
以上図１９から図２１を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１８に示した電子機器の例として挙げられる。
【０１０５】
以上説明したように、本実施形態によれば、比較的簡単な構成を用いることにより、画素が微細化しても工程歩留まりや画素開口率の低下を招かない液晶パネル及び当該液晶パネルを備えた各種の電子機器を実現できる。
【０１０６】
上記の実施形態では、液晶パネルを用いて説明したがこれに限るものではなく、例えばエレクトロルミネッセンス、プラズマディスプレイ等にも適用可能である。
【０１０７】
【発明の効果】
本発明の液晶パネルによれば、スイッチング素子であるＴＦＴのドレイン領域と画素電極を接続するために層間絶縁膜に開孔するコンタクトホール下に嵩上げ膜が形成されているため、層間絶縁膜上を平坦化することが可能となる。従って、コンタクトホールが形成される領域の段差を緩和することができる。従って液晶のディスクリネーションを防ぐことができるとともに、レジストマスクをフォトリソグラフィ工程で露光する際に、コンタクトホールの開孔形状寸法の広がりを抑えることができる。
【図面の簡単な説明】
【図１】 液晶パネルの画像表示領域を構成する画素部の等価回路図である。
【図２】 本発明による液晶パネルの第１実施形態におけるＴＦＴアレイ基板上の隣接する複数の画素群を対向基板の側から見た平面図である。
【図３】 対向基板を含めて示す図２のＡ−Ａ’断面図である。
【図４】 液晶パネルの実施形態の製造プロセスを図３に示した部分について順を追って示す工程図（その１）である。
【図５】 液晶パネルの実施の形態の製造プロセスを図３に示した部分について順を追って示す工程図（その２）である。
【図６】 液晶パネルの実施の形態の製造プロセスを図３に示した部分について順を追って示す工程図（その３）である。
【図７】 液晶パネルの実施の形態の製造プロセスを図２のＢ−Ｂ’断面図に沿って、図６の（１７）から（２０）に示した工程について更に詳細に順を追って示す工程図である。
【図８】 本発明による液晶パネルの第２実施形態におけるＴＦＴアレイ基板上の隣接する複数の画素群を対向基板の側から見た平面図である。
【図９】 対向基板を含めて示す図８のＣ−Ｃ’断面図である。
【図１０】 本発明による液晶パネルの第３実施形態におけるＴＦＴアレイ基板上の隣接する複数の画素群を対向基板の側から見た平面図である。
【図１１】 本発明による液晶パネルの実施形態における液晶パネルと従来の液晶パネルとの画素ピッチにおける液晶パネルの画素欠陥不良率を表したグラフ図である。
【図１２】 本発明による液晶パネルの全体構成を示す平面図である。
【図１３】 図１２のＨ−Ｈ’断面図である。
【図１４】 マイクロレンズの一例が形成された画素部における対向基板の拡大断面図である。
【図１５】 マイクロレンズの他の一例が形成された画素部における対向基板の拡大断面図である。
【図１６】 従来の液晶パネルにおけるＴＦＴアレイ基板上の隣接する複数の画素群を対向基板の側から見た平面図である。
【図１７】 従来の液晶パネルの製造プロセスを図１６のＤ−Ｄ’断面図に沿って、図６の（１７）から（２０）に示した工程について更に詳細に順を追って示す工程図である。
【図１８】 本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１９】 電子機器の一例としての液晶プロジェクタを示す断面図である。
【図２０】 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図２１】 電子機器の一例としてのＴＣＰを用いた液晶装置を示す斜視図である。
【符号の説明】
１ａ …半導体層
２ …絶縁薄膜
３ａ …走査線
３ａ’…ゲート電極
３ｂ …容量線
４ …第２層間絶縁膜
５ …コンタクトホール
６ａ …データ線
７ …第３層間絶縁膜
８ …コンタクトホール
９ａ …画素電極
１０ …ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２ …第１層間絶縁膜
１３ａ…嵩上げ膜
２０…対向基板
２１…対向電極
２２…第２遮光膜
２３…配向膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
１０１…データ線駆動回路
１０４…走査線駆動回路
２００、２００’…マイクロレンズ
２００ａ、２００ａ’…レンズ中心
２０１…接着剤
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下、ＴＦＴ:Thin Film Transistorと称す）駆動等によるアクティブマトリクス駆動方式の電気光学パネル及びこれを用いた電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、マトリクス状に複数設けられた画素電極をスイッチング素子であるＴＦＴにより制御するアクティブマトリクス駆動方式の液晶パネル等の電気光学パネルにおいては、図１６に示すように、縦横に夫々配列された多数の走査線３ａ及びデータ線６ａ並びにこれらの各交点に対応して多数のＴＦＴ３０’及び当該ＴＦＴにコンタクトホール８を介して電気的に接続された画素電極９ａがＴＦＴアレイ基板上に設けられている。各ＴＦＴ３０’の構成は、半導体層１ａのチャネル領域１ａ’（図１６ 左上り斜線部）を走査線３ａから突出したゲート電極３ａ’により制御し、画像信号を供給するデータ線６ａがコンタクトホール５を介して電気的に半導体層１ａのソース領域に接続され、画素電極９ａが半導体層１ａのドレイン領域に接続されている。特に画素電極９ａは、ＴＦＴ３０’やデータ線６ａ及び走査線３ａ等の配線を構成する各種の膜や当該画素電極９ａを相互に絶縁するための層間絶縁膜上に設けられているため、層間絶縁膜等に開孔されたコンタクトホール８を介してＴＦＴ３０’のドレイン領域に接続されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、液晶パネルの技術分野において、高解像度な画質を得るために、画素の高精細化への要請が強まる一方であり、画素ピッチの微細化は益々加速されている。このように、画素密度を上げて高精細な画像を表示可能とするため及び液晶パネルの大きさを小型化するために図１６に示すように画素ピッチＬを狭くして微細化すると、非開口領域をなす各種配線間の距離が狭まることになる。また、液晶パネルの重要な要素として明るさがあり、これは画像表示領域に対する画素の開口領域の比率である画素開口率を高めることで実現できるが、画素が微細化すると、データ線６ａや走査線３ａといった配線やスイッチング素子であるＴＦ３０'の領域は非開口領域となるので、画素開口率を高めるにはある一定の限界がある。そこで、画素が微細化しても、画素開口率を高めるために、画素電極９ａとＴＦＴ３０’を接続するためのコンタクトホール８とデータ線６ａや走査線３ａとの間隔も狭まってしまう。従って、画素電極ｏａと各種配線が短絡し、致命的な画素欠陥を生じる可能性があった。
【０００４】
また、データ線６ａや走査線３ａ等の配線幅を細めるだけでなく、スイッチング素子としてのＴＦＴ３０’を微細化することも重要であり、半導体層１ａのソース領域とデータ線６ａとのコンタクトホール５、及びドレイン領域と画素電極９ａとのコンタクトホール８のサイズについて各々微細化を図る必要がある。図１７は、図１６のＤ−Ｄ’線に沿った断面図、すなわちＴＦＴ３０’の断面図を示しており、コンタクトホール８を開孔する工程を示している。図１７（ａ）において、ドレイン領域１ｅ上にゲート絶縁膜２や層間絶縁膜４及び７を形成した後、図１７（ｂ）に示すように、レジスト３０２をフォトマスク３０３の方から露光する事により、ポジ型のレジストの場合は、光が照射された部分のレジスト３０２が感光し、レジスト３０２が除去される。ところがここで問題となるのが、ゲート電極３ａ’による層間絶縁膜４及び７の段差である。ＴＦＴ３０’のサイズの微細化を図るために、ゲート電極３ａ’の直近にコンタクトホール８を開孔する際に、この段差部により、マスク露光で光の乱反射が生じ、図中の矢印の方向にレジスト３０２が後退してしまうという不具合が生じた。これにより、フォトマスク３０３上の遮光性のクロム膜３０４のない部分、すなわちコンタクトホール開孔用のパターン径よりもレジスト３０２が除去されたパターン径の方が大きくなり、これを図１７（ｃ）に示すようにエッチングすると、開孔径がフォトマスク３０３上に形成したコンタクトホール開孔用のパターン径よりも大きくなり、コンタクトホール８の微細化が困難であるという問題があった。
【０００５】
本発明は上述の問題点に鑑みなされたものであり、比較的簡単な構成を用いることにより、画素が微細化しても工程歩留まりや画素開口率の低下を招かない電気光学パネル及び当該電気光学パネルを備えた電子機器を提供することを課題とする。
【０００６】
【課題を解決するための手段】
本発明の電気光学パネルは、基板上には、複数のデータ線と、前記複数のデータ線に交差する複数の走査線と、前記各データ線及び前記各走査線に対応して設けられた薄膜トランジスタと、前記複数の薄膜トランジスタに対応して設けられた複数の画素電極と、蓄積容量とを具備し、前記薄膜トランジスタは半導体層上にゲート絶縁膜を介してゲート電極が配置されてなり、前記半導体層及びゲート電極上には層間絶縁膜が配置されてなり、前記薄膜トランジスタのドレイン領域は前記層間絶縁膜に形成されたコンタクトホールを介して前記画素電極に接続されてなり、前記蓄積容量の一方の電極となる容量線が前記走査線とほぼ平行に配置されてなる電気光学パネルであって、前記走査線と前記容量線とは同一材料により同時に形成されてなり、前記ゲート絶縁膜と前記蓄積容量の誘電体膜とは同一材料により同時に形成されてなり、前記半導体層と前記蓄積容量の他方の電極とは同一材料により同時に形成されてなり、前記コンタクトホールは前記各走査線と前記各容量線との間に配置されてなり、前記コンタクトホール下には嵩上げ膜が形成されてなることを特徴とする。
【００１１】
この電気光学パネルによれば、走査線と容量線との間にコンタクトホールが形成されていて、しかもコンタクトホールの下には嵩上げ膜が形成されている。これにより、走査線と容量線とコンタクトホールとの段差を少なくすることができ、層間絶縁膜の表面を平らにすることが可能である。走査線と容量線との間にコンタクトホールを形成しているため、従来、隣り合う画素電極間で生じる横方向電界によるディスクリネーションと同じ領域に合わせ込むことにより、従来遮光せざるを得なかった領域に効果的にコンタクトホールを設けることができる。従って、液晶のディスクリネーションを防ぐことができるとともに、レジストマスクをフォトリソグラフィ工程で露光する際に、コンタクトホールの開孔形状寸法の広がりを抑えることができる。
【００１３】
この電気光学パネルによれば、走査線と容量線の高さがほぼ同じである。従って、走査線と容量線の段差が緩和され、この高さに合わせて嵩上げ膜を形成することができるため、走査線と容量線とコンタクトホール形成領域の段差の調整が容易であり、さらに平坦化することが可能である。従って、コンタクトホールの微細化及びディスクリネーションの低減にさらに効果的である。
【００１４】
また、電気光学パネルは、前記嵩上げ膜の少なくとも一部は前記コンタクトホールを囲むように形成されてなり、前記走査線と前記容量線のうち少なくとも一方は、前記嵩上げ膜に沿って窪ませると良い。
【００１５】
この電気光学パネルによれば、嵩上げ膜の少なくとも一部はコンタクトホールの形成領域に沿って形成されてなり、走査線と容量線のうち少なくとも一方は、この嵩上げ膜に沿って窪ませてあるため、走査線と容量線とを近接配置させても、開口率を低下させることなく、走査線と容量線との間に大きな開口面積を有するコンタクトホールを形成することが可能である。
【００１６】
また、電気光学パネルは、前記嵩上げ膜は、前記走査線及び前記容量線に重ならないように形成されていると良い。
【００１７】
この電気光学パネルによれば、前記嵩上げ膜は、前記走査線及び前記容量線に重ならないように形成されているため、走査線あるいは容量線と嵩上げ膜との重なりによる段差を発生することなく、平坦にすることが可能である。
従って、段差によって生じる液晶のディスクリネーションやコンタクトホールの開孔形成寸法の広がりをさらに防ぐことができる。
【００１８】
また、電気光学パネルは、前記嵩上げ膜は、前記走査線と前記容量線の少なくとも一方とほぼ同一の膜厚からなると良い。
【００１９】
この電気光学パネルによれば、嵩上げ膜は、走査線と容量線の少なくとも一方とほぼ同一の膜厚からなることにより、嵩上げ膜と走査線と容量線の少なくとも一方との段差をより少なくすることが可能となる。
【００２０】
また、電気光学パネルは、前記嵩上げ膜は、前記ドレイン領域と電気的に接続された導電膜であると良い。
【００２１】
この電気光学パネルによれば、嵩上げ膜はドレイン領域と電気的に接続された導電膜である。従って、仮に嵩上げ膜がドレイン領域上に形成されている場合、コンタクトホール開孔時に嵩上げ膜はエッチングストッパーとして機能する。また嵩上げ膜がドレイン領域下に形成されていれば、コンタクトホール開孔時に万が一ドレイン領域を突き抜けたとしても、導電膜と電気的に導通が取れているため、画素欠陥を防ぐことができる。
【００２２】
また、電気光学パネルは、前記嵩上げ膜は、前記ドレイン領域上に前記データ線と同一材料で同時に形成された導電膜であると良い。
【００２３】
この電気光学パネルによれば、嵩上げ膜がデータ線と同一材料で同時に形成されるため、嵩上げ膜を工程を増やすことなく形成することができる。
【００２４】
また、電気光学パネルは、前記嵩上げ膜は、前記ドレイン領域下に形成された導電膜であると良い。
【００２５】
この電気光学パネルによれば、コンタクトホール開孔時に万が一ドレイン領域を突き抜けたとしても、電気的に導通が取れているため、画素欠陥を防ぐことができる。従って、半導体層を薄膜化することが可能となり、高速な書き込み特性が得られることから、コントラスト比の高い電気光学パネルが実現できる。
【００２６】
また、本発明の電子機器は、上述した電気光学パネルを備えたことを特徴とする。
【００２７】
この電子機器によれば、電子機器は、上述の本発明の電気光学パネルを備えており、開口領域に対する光照射領域が広く、光の利用効率が改善された電気光学パネルにより、明るく高品位な画像表示が可能となる。
【００２８】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。尚、本実施の形態では、電気光学パネルの一例として液晶パネルを用いて説明する。
【００３０】
（液晶パネルの第１実施形態）
液晶パネルの第１実施形態の構成について図１から図３に基づいて説明する。図１は、液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素を示した等価回路図である。図２は、液晶パネルを構成するＴＦＴアレイ基板上の隣接する複数の画素群を示した平面図であり、図３は図２におけるＡ−Ａ’間の断面図であり、画素のスイッチング素子としてのＴＦＴの構造を示している。図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３１】
まず、本実施の形態による液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素は、図１に示すように、画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号はＳ１，Ｓ２，…，Ｓｎの順に線順次に供給しても構わないし、隣接する複数のデータ線６ａ同士に対してグループ毎に供給するようにしても良い。また、前記ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで走査線３１に走査信号をパルス的にＧ１，Ｇ２，…Ｇｍの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線から供給される画像信号を所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号は対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集団の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶パネルからは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。これにより、保持特性は更に改善され、コントラスト比の高い液晶パネルが実現できる。尚、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂを設けても良いし、前段の走査線３ａとの間で容量を形成しても良いことは言うまでもない。
【００３２】
次に、液晶パネルの第１実施形態の構成について説明する。
【００３３】
第１実施形態によれば、液晶パネルの画像表示領域を構成する画素の平面レイアウトは図２に示すような構成を採る。すなわち、マトリクス状に設けられた複数の画素電極９ａと、Ｘ方向に複数配列されており各々がＹ方向に沿って延びるデータ線６ａと、Ｙ方向に複数配列されており各々がＸ方向に沿って延びる走査線３ａが設けられている。ここで、 ＳＸ番目のデータ線６ａと走査線３ａの交差部にＴＦＴ３０を構成する半導体層１ａのチャネル領域１ａ’（図２ 左上がり斜線部）を形成し、当該ＴＦＴ３０のソース領域はデータ線６ａ下においてコンタクトホール５により電気的に接続するようにする。また、半導体層１ａのドレイン領域は、隣り合うＳＸ＋１番目のデータ線６ａの直近まで延設され、画素に容量を付加するための第１蓄積容量電極１ｆを形成する。第１蓄積容量電極１ｆは容量線３ｂとの間で、ゲート絶縁膜を誘電体として蓄積容量を形成する。容量線３ｂは走査線３ａに沿ってＸ方向に画像表示領域の外側まで延設される。更に、自段のデータ線６ａ下にも同様に半導体層１ａのドレイン領域から延設して第１蓄積容量電極１ｆを形成するようにすれば、配線形成部という液晶パネルの非光透過領域において、効率良く蓄積容量を付加できるので、画素に書き込まれた電荷を保持するための能力が向上し、コントラスト比の高い液晶パネルが実現できる。尚、図２において、データ線６ａのＳＸ番目とＳＸ＋１番目の関係が逆になったとしても何ら問題はない。
【００３４】
ここで、走査線３ａと容量線３ｂの配線間に半導体層１ａのドレイン領域と画素電極９ａを接続するためのコンタクトホール８を設ける。これは、コンタクトホール８の段差形状により液晶のディスクリネーションが発生する領域を、隣り合う画素電極９ａ間で生じる横方向電界によるディスクリネーションと同じ領域に合わせ込むことにより、従来遮光せざるを得なかった領域に効果的にコンタクトホール８を設けることができる。また、コンタクトホール８の直下には、図２の太線で囲まれた部分にエッチングストッパーとしてのポリシリコン膜やＷ（タングステン），Ｔｉ（チタン），Ｃｒ（クロム），Ｍｏ（モリブデン），Ｔａ（タンタル）といった高融点金属膜或いはその合金膜といった導電性の嵩上げ膜１３ａを設けても良い。これは、半導体層１ａのドレイン領域と画素電極９ａを電気的に接続するために設けられるコンタクトホール８をエッチング工程で開孔する際に、半導体層１ａを突き抜けても致命的な画素欠陥とならないようにするためであり、これにより、半導体層１ａの薄膜化が実現でき、トランジスタ特性の改善及び光に対する光電効果の影響の少ない半導体層を形成できる利点がある。この場合、嵩上げ膜１３ａの少なくとも一部はコンタクトホール８を囲むように形成されてなり、さらに嵩上げ膜１３ａは走査線３ａ及び容量線３ｂに重ならないようにする。コンタクトホール８と走査線３ａ及び容量線３ｂとのマージンが少ない場合は図２に示すように、走査線３ａ及び容量線３ｂを嵩上げ膜１３ａに重ならないように、当該導電膜が設けられた領域に沿って走査線３ａと容量線３ｂの少なくとも一方を２次元的（平面的）に窪ませるようにしても良い。更に、コンタクトホール８を隣り合うＳＸ番目のデータ線６ａとＳＸ＋１番目のデータ線６ａ間のほぼ中心に設けることにより、画素が微細化しても、データ線６ａと画素電極９ａが短絡することを防止することが可能となり、ＴＦＴ３０の不良による点欠陥や線欠陥等の致命欠陥を大幅に低減することができる。
【００３５】
また、第１実施形態の液晶パネルでは、ＴＦＴ３０の少なくともチャネル領域１ａ’及び当該チャネル領域１ａ’とソース領域及びドレイン領域との接合部をデータ線６ａの下方に形成することにより、入射光が直接チャネル領域１ａ’及び当該チャネル領域１ａ’とソース領域及びドレイン領域との接合部に照射されないようにする。更に、ＴＦＴ３０の少なくともチャネル領域１ａ’及び当該チャネル領域１ａ’とソース領域及びドレイン領域との接合部に照射されないように、ＴＦＴ３０の下方にも層間絶縁膜を介してＷ（タングステン），Ｔｉ（チタン），Ｃｒ（クロム），Ｍｏ（モリブデン），Ｔａ（タンタル）といった高融点金属膜或いはその合金膜やポリシリコン膜等の第１遮光膜１１ａを設けている（図２ 右上がり斜線部）。このような構成を採れば、画素開口部を透過した光が偏光板等で反射してＴＦＴ３０を照射することにより生じるリーク電流を防ぐことができる。これは、光利用効率を高めるために強い光を入射しても、半導体層１ａの光電効果によるリーク電流を防止できることを意味しており、特に、プロジェクタ用途の液晶パネルには効果的である。尚、第１遮光膜１１ａはＴＦＴ３０のトランジスタ特性の劣化を防ぐために、接地電位等の定電位を供給しておくと良い。この際、画像表示領域の外側に設けられた周辺回路に供給される電源等の定電位線に接続するようにすれば、専用の外部回路接続端子や引き回し配線を必要としないため、ＴＦＴアレイ基板のスペースの有効利用を図ることができる。
【００３６】
図３は、図２のＡ−Ａ’線に沿った断面であり、ＴＦＴ３０及び蓄積容量７０の構造を三次元的に示している。ＴＦＴ３０は、 ＬＤＤ（Lightly Doped Drain）構造を有しており、ゲート電極を含む走査線３ａ、走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。高濃度ソース領域１ｄにはデータ線６ａが接続されており、高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。低濃度ソース領域１ｂ及び高濃度ソース領域１ｄ並びに低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用の不純物イオンをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子であるＴＦＴ３０として用いられることが多い。本実施形態では特にデータ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の導電膜から構成されている。また、走査線３ａ、絶縁薄膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が夫々形成された第２層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的に接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的に接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。ここで、コンタクトホール８の直下には半導体層１ａの高濃度ドレイン領域１ｅと当該高濃度ドレイン領域１ｅの下層に導電性の嵩上げ膜１３ａを設ける。これにより、コンタクトホール８の開孔時のエッチングで、半導体層１ａの高濃度ドレイン領域１ｅが突き抜けたとしても、下層の嵩上げ膜１３ａにより電気的に接続されるため、致命的な欠陥とはならない。また、コンタクトホール８を開孔する領域は、できるだけ平坦化した方がよいため、走査線３ａと容量線３ｂ及び嵩上げ膜１３ａの膜厚は揃えた方がよい。また、図２に示すように走査線３ａと容量線３ｂ間のスペースに嵩上げ膜１３ａを延設して、できるだけ平坦な領域を形成するようにする。このような構成を採れば、コンタクトホール８の周辺及び走査線３ａと容量線３ｂの配線間において画素電極９ａの下層の層間絶縁膜の表面に段差を生じることがないので、液晶のディスクリネーションが発生する領域を極力少なくすることができる。これにより、画素開口率を更に高めることが可能となる。また、嵩上げ膜１３ａは、高濃度ドレイン領域１ｅ下でなく、高濃度ドレイン領域１ｅ上で電気的に接続するように設けてもよい。そのような嵩上げ膜１３ａは、データ線６ａと同一材料により同時に形成すれば、工程数を増やすことなく形成することが可能である。また、その場合、データ線６ａを走査線３ａあるいは容量線３ｂとほぼ同じ膜厚に揃えておけば、さらに平坦化に効果的である。
【００３７】
ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってもよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するセルフアライン型のＴＦＴであってもよい。
【００３８】
また、図３に示すＴＦＴ３０の構造において、ＴＦＴ３０の高濃度ソース領域１ｄと高濃度ドレイン領域１ｅとの間に、絶縁薄膜２を介して同一の走査信号が供給される２つの走査線３ａの一部からなるゲート電極を直列抵抗となるように設けて、デユアルゲート（ダブルゲート）構造のＴＦＴとしてもよい。これにより、ＴＦＴ３０のリーク電流を低減することができる。また、デユアルゲート構造のＴＦＴを、上述のＬＤＤ構造、或いはオフセット構造を持つようにすれば、更にＴＦＴ３０のリーク電流を低減することができ、高いコントラスト比を実現することができる。また、デユアルゲート構造により、冗長性を持たすことができ、大幅に画素欠陥を低減できるだけでなく、高温動作時でも、リーク電流が低いため、高コントラスト比の画質を実現することができる。尚、ＴＦＴ３０の高濃度ソース領域１ｄと高濃度ドレイン領域１ｅとの間に設けるゲート電極は３つ以上でもよいことは言うまでもない。
【００３９】
ここで、一般には、半導体層１ａのチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等は、光が入射するとポリシリコンが有する光電変換効果により電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属膜等から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへの入射光（即ち、図３で上側からの光）の光を効果的に防ぐことが出来る。また、前述のように、ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及び低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃへの戻り光（即ち、図３で下側からの光）の入射を効果的に防ぐことが出来る。
【００４０】
また図１に示すように、画素電極９ａには蓄積容量７０が夫々設けられている。この蓄積容量７０は、より具体的には、半導体層１ａの高濃度ドレイン領域１ｅから延設された第１蓄積容量電極１ｆ、蓄積容量７０の誘電体膜としての絶縁薄膜２、走査線３ａと同一工程により形成される容量線３ｂの一部からなる第２蓄積容量電極、第２層間絶縁膜４及び第３層間絶縁膜７、並びに第２層間絶縁膜４及び第３層間絶縁膜７を介して容量線３ｂに対向する画素電極９ａの一部から構成されている。このように第１蓄積容量電極１ｆと容量線３ｂの一部からなる第２蓄積容量電極との間で、絶縁薄膜２を介在して蓄積容量７０が設けられているため、デューティー比が小さくても高精細な表示が可能とされる。容量線３ｂは、図２に示すように、ほぼ平行に設けられている。更に、本実施形態のように、第１蓄積容量電極１ｆ下に第１層間絶縁膜１２を介して第１遮光膜１１ａを設けることにより、第１層間絶縁膜１２が誘電体膜として機能し、蓄積容量７０の増大を図ることができる。これにより、更に画質品位の高い液晶パネルが実現できる。
【００４１】
（液晶パネルの製造プロセス）
次に、以上のような構成を持つ液晶パネルの製造プロセスについて図４から図７を参照して説明する。尚、図４から図６は各工程におけるＴＦＴアレイ基板側の各層を図２のＡ−Ａ’断面に対応させて示す工程図である。また、図７にＴＦＴアレイ基板側の各層を図２のＢ−Ｂ’断面に対応させて示す工程図であり、図６の（１７）からの工程を示している。尚、図４から図７においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４２】
先ず、図４から図６を参照して、図２のＡ−Ａ’断面に対応するＴＦＴ３０を含む部分の製造プロセスについて説明する。
【００４３】
図４の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００４４】
このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。尚、クロストークが発生しない程度の光量を入射するような用途に使われる場合は、遮光膜１１を形成しなくても良い。
【００４５】
続いて、工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターンに対応するマスクを形成し、該マスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。この際、第１遮光膜１１ａは島状に形成しても良いし、走査線３ａ或いはデータ線６ａに沿って縞状に形成しても良い。また、図２に示すように格子状に形成すれば、第１遮光膜１１ａの低抵抗化を図ることができる。
【００４６】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ボロンやリンを含まないシリケートガラス膜）、ＰＳＧ（リンを含むシリケートガラス膜）、ＢＳＧ（ボロンを含むシリケートガラス膜）、ＢＰＳＧ（リンとボロンを含むシリケートガラス膜）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の膜厚は、例えば、約８００〜１５００ｎｍとする。
【００４７】
次に工程（４）に示すように、減圧ＣＶＤやスパッタにより、導電膜１３を形成する。導電膜１３は、ポリシリコン膜やＷ（タングステン），Ｔｉ（チタン），Ｃｒ（クロム），Ｍｏ（モリブデン），Ｔａ（タンタル）等の高融点金属、或いはその合金膜等からなり、導電膜１３の膜厚は、後工程で形成する走査線や容量線と同じ膜厚になるようにすると良い。この利点に関しては、後述する。
【００４８】
次に工程（５）に示すように、フォトリソグラフィ工程及びエッチング工程等を施すことにより、後工程で画素電極９ａと半導体層１ａのドレイン領域の直下に島状の嵩上げ膜１３ａを残すようにする。尚、嵩上げ膜１３ａは画素電極９ａと半導体層のドレイン領域を電気的に接続するためのコンタクトホールがエッチング時に当該半導体層を突き抜けても不良とならないように敷設されるもので、データ線６ａと半導体層のソース領域と電気的に接続するためのコンタクトホール５の直下に敷設しても何ら問題はない。
【００４９】
次に工程（６）に示すように、嵩上げ膜１３ａの上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。この際、ｎチャネル型のＴＦＴ３０を作成する場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。また、ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。また、エキシマレーザー等のレーザー照射によりアニール処理をしてシリコン核を固相成長させても構わない。
【００５０】
次に工程（７）に示すように、フォトリソグラフィ工程、エッチング工程等により、所定パターンの島状の半導体層１ａを形成する。この際、スイッチング素子となるチャネル領域及びソース・ドレイン領域だけでなく、画素の保持特性を改善するために容量を付加するための蓄積容量の一方の電極となる第１蓄積容量電極１ｆの領域を一括して形成する。
【００５１】
次に工程（８）に示すように、半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約１０〜５０ｎｍの比較的薄い厚さの熱酸化膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約１０〜１００ｎｍの比較的薄い厚さに堆積し、多層構造を持つ絶縁薄膜２を形成する。絶縁薄膜２はＴＦＴ３０のゲート絶縁膜及び蓄積容量７０の誘電体膜として機能することは言うまでもない。この結果、半導体層１ａの厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、単一層構造を持つ絶縁薄膜２を形成してもよい。あるいは、絶縁薄膜２の高耐圧化を実現するために、窒化シリコン膜を用いても構わない。
【００５２】
次に図５の工程（９）に示すように、減圧ＣＶＤ法等によりポリシリコン膜３を堆積した後、Ｐ（リン）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。工程（１０）に示すように、マスクを用いたフォトリソグラフィ工程、エッチング工程等により、図８に示した如き所定パターンの走査線３ａ及び容量線３ｂを形成する。走査線３ａの膜厚は、例えば、約１００〜８００ｎｍとする。この際、嵩上げ膜１３ａの膜厚とほぼ同じ膜厚にすることにより、コンタクトホールの開孔形状が広がらないようにすることができる。
【００５３】
但し、走査線３ａを、ポリシリコン膜ではなく、ＷやＭｏ等の高融点金属膜又は金属シリサイド膜から形成してもよいし、若しくはこれらの金属膜又は金属シリサイド膜とポリシリコン膜を組み合わせて多層に形成してもよい。この場合、走査線３ａを、図３に示す第２遮光膜２２が覆う領域の一部又は全部に対応する遮光膜として配置すれば、金属膜や金属シリサイド膜の持つ遮光性により、第２遮光膜２２の一部或いは全部を省略することも可能となる。この場合特に、対向基板２０とＴＦＴアレイ基板１０との貼り合わせずれによる画素開口率の低下を防ぐことが出来る利点がある。
【００５４】
次に工程（１１）に示すように、ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａを拡散マスクとして、ＰなどのＶ族元素の不純物イオン３００を低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。また、容量線３ｂ下の半導体層１ａは絶縁薄膜２を誘電体とし蓄積容量７０を形成する第１蓄積容量電極１ｆとなる。尚、第１蓄積容量電極１ｆを形成する部分にあらかじめＰイオン等を打ち込んで低抵抗化しておいても良い。
【００５５】
次に工程（１２）に示すように、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層３０２を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物イオン３０１を高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。また、ＴＦＴ３０をｐチャネル型とする場合、ｎチャネル型のＴＦＴ３０の領域をレジストで覆って保護し、工程（１１）及び（１２）を再度繰り返す。この時、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｂ（ボロン）などのIII族元素の不純物イオンを用いてドープする。このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。尚、例えば、低濃度の不純物イオンのドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａの一部からなるゲート電極をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【００５６】
これらの工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つ周辺駆動回路をＴＦＴアレイ基板１０上の周辺部に形成することができる。このように、本実施形態では、ＴＦＴ３０の形成時に同一工程で、データ線駆動回路や走査線駆動回路等の周辺駆動回路を形成することができ、製造上有利である。
【００５７】
次に工程（１３）に示すように、走査線３ａや容量線３ｂを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、配線間の容量を付加させないために比較的厚い方が良く、約５００〜１５００ｎｍが好ましい。
【００５８】
次に工程（１４）に示すように、半導体層１ａを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール５を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、コンタクトホール５をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。また、走査線３ａを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔することができる。
【００５９】
次に図６の工程（１５）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等の金属含有膜６として、約１００〜８００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００６０】
次に工程（１６）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。エッチング工程として反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成すれば、オーバーエッチングを抑えることができ、マスク寸法通りに精度良くパターニングができる利点がある。
【００６１】
次に工程（１７）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、データ線６ａと後工程で形成される画素電極９ａとの間に容量が付加されないように比較的厚い方が良く、約５００〜１５００ｎｍが好ましい。また、配線やスイッチング素子であるＴＦＴ３０の段差により、液晶のディスクリネーションが発生することがあるので、第３層間絶縁膜７を構成するシリケートガラス膜に代えて又は重ねて、有機膜やＳＯＧ（スピンオンガラス）をスピンコートして、若しくは又はＣＭＰ(Chemical Mechanical Polishing)処理を施して、平坦な膜を形成してもよい。このような構成を採れば、液晶のディスクリネーションの発生領域を極力低減することが可能となり、画素が微細化しても、高い画素開口率を実現できる。
【００６２】
次に工程（１８）に示すように、画素電極９ａと高濃度ドレイン領域１ｅとを電気接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。この際、反応性イオンエッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール８を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点が得られる。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、コンタクトホール８をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。また、コンタクトホール８の開孔領域の直下には半導体層１ａの高濃度ドレイン領域１ｅだけでなく、導電膜である嵩上げ膜１３ａが敷設してあるので、万が一、半導体層１ａを突き抜けても致命欠陥になることはない。更に、嵩上げ膜１３ａを敷設することで、半導体層１ａのチャネル領域１ａ’が薄膜化することができるので、素子の特性を向上することができる。
【００６３】
次に工程（１９）に示すように、第３層間絶縁膜７の上に、スパッタリング等により、ＩＴＯ(Indium Tin Oxide)膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２０）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶パネルを反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。この場合は、第３層間絶縁膜７を形成する際にＣＭＰ処理等により平坦化し、画素電極９ａを鏡面状にする必要がある。
【００６４】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、図３に示した配向膜２３が形成される。
【００６５】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２２が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。また、第２遮光膜２２は、Ｃｒ、Ｎｉ(ニッケル）、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した黒色樹脂などの材料から形成してもよい。尚、ＴＦＴアレイ基板１０上に遮光膜を形成すれば、 ＴＦＴアレイ基板１０上で開口領域が規定されるため、対向基板上の第２遮光膜２２は必要なくなり、ＴＦＴアレイ基板１０と対向基板２０との貼り合わせ精度は、無視することができ、透過率のばらつかない液晶パネルが実現できる。
【００６６】
その後、対向基板２０の全面にスパッタリング等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２３が形成される。
【００６７】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜２３が対面するように、所定径（例えば、１〜６μｍ程度の径）を持つグラスファイバやガラスビーズ等からなるギャップ材が所定量だけ混入されたシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶等を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【００６８】
ここで、走査線３ａ及び容量線３ｂに挟まれた領域に設けられるコンタクトホール８を開孔する際の製造プロセスについて説明する。尚、図７は図２のＢ−Ｂ’線に沿った断面図で、図７の工程（ａ）は前述の図６の工程（１７）と合致している。また、図７（ａ）〜（ｄ）の工程について従来例の図１７（ａ）〜(d)と対比して説明する。
【００６９】
図７の工程（ａ）に示すように、本実施形態の液晶パネルでは、走査線３ａ及び容量線３ｂと嵩上げ膜１３ａの膜厚をほぼ揃えることで、第３層間絶縁膜７上のコンタクトホール８を開孔する領域をほぼ平坦な状態にする。
【００７０】
次に、図７の工程（ｂ）に示すように、フォトマスク３０３を用いてステッパ装置等により露光する。レジスト３０２がポジ型のレジストの場合は、フォトマスク３０３上の遮光性のクロム膜３０４がない部分（即ち、光が透過する部分）が除去される。第３層間絶縁膜７上のレジスト３０２は、コンタクトホール８を開孔する領域が平坦なため、露光時の乱反射等がなく、フォトマスク３０３上の遮光性のクロム膜３０４がない部分、即ちコンタクトホール開孔用のパターン径と同じ大きさでレジスト３０２を除去することができる。従って、従来例である図１７（ｂ）に示すような、レジスト３０２の後退がないため、設計値通りのコンタクトホールを開孔することができる。これにより、画素が微細化しても、歩留まりの低下を招くことがなく、高い画素開口率の液晶パネルを実現できる。
【００７１】
次に、図７の工程（ｃ）に示すように、コンタクトホール８を反応性イオンエッチング、反応性イオンビームエッチング等の異方性のドライエッチングにより形成することで、コンタクトホール８の開孔径ができるだけ広がらないようにする。また、コンタクトホール８の側壁をテーパ状に形成するためにウエットエッチングを施したとしても、従来のようにレジスト３０２が後退していないので、開孔径が広がることがなく、微細なコンタクトホールを開孔することができる。
【００７２】
最後に、図７の工程（ｄ）に示すように、画素電極９ａを設ければ、ＴＦＴアレイ基板の画像表示領域の画素を形成することができる。
【００７３】
（液晶パネルの第２実施形態）
本発明による液晶パネルの第２実施形態について図８及び図９を参照して説明する。図８は、液晶パネルを構成するＴＦＴアレイ基板上の隣接する複数の画素群を示した平面図であり、図９は図８におけるＣ−Ｃ’間の断面図であり、画素のスイッチング素子としてのＴＦＴの構造を示している。図９においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図８及び図９において、図２から図７と同じ構成要素については、同じ参照符号を付し、その説明は省略する。
【００７４】
第２実施形態では、液晶パネルの全体構成は図２及び図３に示した第１実施形態とほぼ同様であり、図８に示すように、第１遮光膜１１ａをＴＦＴ３０の下方に敷設していないところが相違している。例えば、直視型の液晶パネルのように、強い光を入射する必要がない用途に使用される液晶パネルの場合は、第１遮光膜１１ａを敷設する必要がない。
【００７５】
従って、図９に示すように、第１遮光膜１１ａを設けない場合は、 ＴＦＴアレイ基板１０の表面に突起がなく、十分な洗浄が施されている場合は、第１層間絶縁膜１２を形成する必要がない。これにより、第１遮光膜１１ａを形成する工程と第１層間絶縁膜１２を堆積する工程が削減できる。即ち、図４の（１）から（３）の工程を削減できるため、製造歩留まりやコスト面において効果がある。
【００７６】
また、第２実施形態のように第３層間絶縁膜７そのものを或いは、第３層間絶縁膜上にＣＭＰ処理や、有機膜等の平坦化膜を形成すれば、コンタクトホール８を開孔する際のフォトリソグラフィ工程における露光時の乱反射を防ぐことができるため、微細なコンタクトホール８を実現することができる。このような、構成を採れば、嵩上げ膜１３ａの膜厚は走査線３ａや容量線３ｂの膜厚と同一にする必要はない。
【００７７】
（液晶パネルの第３実施形態）
本発明による液晶パネルの第３実施形態について図１０を参照して説明する。図１０は、液晶パネルを構成するＴＦＴアレイ基板上の隣接する複数の画素群を示した平面図である。
【００７８】
第３実施形態では、液晶パネルの全体構成は図２及び図３に示した第１実施形態とほぼ同様であり、Ｘ方向の画素ピッチＬが狭い場合の例である。これは、第１実施形態で示した画素ピッチＬの３分の１であり、対向基板上にカラーフィルターを設けて、３画素でデータの１ドットを形成するような液晶パネルの実施形態で、カラーフィルター搭載の液晶パネルを１枚のみ用いる単板方式の液晶プロジェクターやノートパソコンのディスプレイとして用いることができる。
【００７９】
このように、Ｘ方向の画素ピッチＬが狭まると、データ線６ａ間の距離が狭まるために、データ線６ａとコンタクトホール８を介して画素電極９ａが短絡する可能性が高くなる。データ線６ａをＡｌ（アルミニウム）膜で形成した場合は、顕著に高くなる。これは、Ａｌ膜の融点が低いために、第３層間絶縁膜７を高温処理でポーラス状に形成できないことが理由である。従って、コンタクトホール８を開孔する際のエッチングレートが早まってしまう。特に開口部の側壁をテーパ状にするため、ウエットエッチングを行うとコンタクトホール８の第３層間絶縁膜７の開孔径は大きくなる傾向にある。また、従来のようにエッチングストッパーとしての嵩上げ膜１３ａを設けないと、ドライエッチングのみでは半導体層１ａと層間絶縁膜との選択比が低いため、突き抜ける恐れがあり、ウエットエッチングとの併用を行わざるを得ないという事情があり、開孔径を小さく形成することは困難であった。
【００８０】
図１１にコンタクトホール８を２μｍ正方形で、データ線６ａの配線幅を５μｍで設計した場合の、画素ピッチＬと不良率の推移を表したグラフを示す。図１１の（ａ）は従来の製造プロセスで作製した液晶パネルであり、図１１の（ｂ）は本実施形態の製造プロセスで作製した液晶パネルでの結果である。これによると、（ａ）の従来例では、画素ピッチが２０μｍ以下になると急激に画素欠陥による不良率が増加するが、本実施形態では１０μｍ以下にならないと画素欠陥による不良率は増加しない。従って、本実施形態の液晶パネルを用いれば、画素の微細化や高開口率化が進んでも、データ線６ａや走査線３ａ或いは容量線３ｂと画素電極９ａとの短絡が少なく、かつ半導体層１ａのドレイン領域と画素電極９ａとのコンタクトホール８が突き抜けることがないため、歩留まりの低下を招くことがない。
【００８１】
また、第３実施形態のようにコンタクトホール８とデータ線６ａの距離が極端に近い場合は、嵩上げ膜１３ａの膜厚をデータ線６ａの膜厚とほぼ同じに設定する、即ち、データ線６ａ上の層間絶縁膜とコンタクトホール８を開孔する領域がほぼ平坦になるようにしても良い。このような構成を採っても、コンタクトホール８の開孔径の拡がりを抑制することができ、また段差が緩和されるため、液晶のディスクリネーションを低減することが可能となる。
【００８２】
更に、本実施形態によれば、コンタクトホール８は、開口領域の中心線９ｃ（図２、図８、図１０参照）に対して線対称な位置に開孔されているので、コンタクトホール８の周囲における画素電極９ａの段差（図３参照）が開口領域に対して線対称となる。これはＴＮ（Twisted Nematic)液晶を用いると特に効果を発揮し、液晶層５０用に、右回りの液晶を用いた場合でも左回りの液晶を用いた場合でも、リバースティルト等の液晶のディスクリネーションの起き易さは、殆ど同じとなる。即ち、どちらか一方回りの液晶を用いると、ディスクリネーションが顕著に発生してしまうような事態を未然に防ぐことが可能となり、液晶層５０として、右回りの液晶でも左回りの液晶でも等しく採用でき実用上便利である。
【００８３】
以上に構成を説明したように本実施の形態によれば、図１６に示す従来例の如く各画素の角に形成されたコンタクトホール８を介して画素電極９ａがＴＦＴのドレインに接続される場合と比較して、光の利用効率が改善される。特に、本実施形態の場合、開口領域は、正方形に近い矩形、即ち、回転対称な平面形状を持つので、円形等の光照射領域が、当該開口領域に対して占める割合が高くなり、光の利用効率が改善される。尚、開口領域を円形、正十二角形、正八角形、正六角形、正方形等の他の回転対称な形状としてもよいことは言うまでもない。更に本実施形態では、図２、図８、図１０に示すように、Ｘ方向の開口領域の幅は、相隣接する２つのデータ線６ａにより規定されており、Ｙ方向の開口領域の幅は、開口領域を挟んで相隣接する走査線３ａ及び容量線３ｂにより規定されており、コンタクトホール８を、開口領域を挟むことなく相隣接する走査線３ａ及び容量線３ｂの間にあるスペースに開孔することにより、画像表示領域の２次元スペースを有効利用できる。従って、開口領域をより効率的に広くすることが出来、光の利用効率が非常に改善されている。
【００８４】
（液晶パネルの構成）
本実施形態を用いた液晶パネルは、画素のスイッチング素子であるＴＦＴ３０が、ポリシリコン（ｐ−Ｓｉ）タイプのＴＦＴであるので、ＴＦＴ３０の形成時に同一工程で、ＴＦＴアレイ基板１０上に画素を駆動するための周辺回路を形成することができる。このような周辺回路内蔵型の液晶パネル１００の全体構成を図１２及び図１３を参照して説明する。尚、図１２は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図１３は、対向基板を含めて示す図１２のＨ−Ｈ’断面図である。
【００８５】
図１２において、ＴＦＴアレイ基板１０の上には、画像表示領域を規定するための遮光性の第３遮光膜５３が設けられており、その外側に並行してシール材５２が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間を接続するための複数の配線１０５が設けられている。尚、走査線の信号遅延が問題にならない場合は、走査線駆動回路１０４は一辺のみに形成しても良い。また、データ線駆動回路１０１を画像表示領域の両側に設けてもよいことは言うまでもない。また、対向基板２０のコーナー部の少なくとも一個所において、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための上下導通材１０６が設けられている。そして、図１３に示すように、図１２に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００８６】
データ線駆動回路１０１及び走査線駆動回路１０４は中継配線を介してデータ線６ａ及び走査線３ａに夫々電気接続されている。データ線駆動回路１０１には、クロック信号に基づいて、スタート信号を順次転送するためのシフトレジスタ回路が含まれており、当該データ線駆動回路１０１から順次出力される駆動信号によりサンプリング回路を制御し、図示しない表示情報処理回路から即時表示可能な形式に変換された画像信号をサンプリング回路を介してデータ線６ａに供給するようにする。また、走査線駆動回路１０４には、クロック信号に基づいて、スタート信号を順次転送するためのシフトレジスタ回路が含まれており、パルス的に走査線３ａに順次に走査信号を送る。この走査信号に合わせて、データ線駆動回路１０１は画像信号に応じた信号電圧をデータ線６ａに送る。そして、データ線６ａ及び走査線３ａの交点に対応する各画素部に設けられたＴＦＴ３０により液晶が制御される。尚、サンプリング回路はデータ線駆動回路１０１内に形成しても良いし、第３遮光膜５３の領域に形成するようにしても良い。このように、従来はデッドスペースであった第３遮光膜５３の領域にサンプリング回路を形成することにより、スペースの有効利用が図れ、データ線駆動回路１０１の小型化や高機能化を実現することができる。
【００８７】
図１３において、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材５２は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材（スペーサ）が混入されている。また、対向基板２０の液晶層５０に面する側には、第２遮光膜２２及び透明導電膜であるＩＴＯ膜等からなる対向電極２１が設けられている。尚、図１３には示されていないが、対向基板２０からの入射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には夫々、例えば、ＴＮモード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００８８】
更に、液晶パネル１００においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜２３、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶パネルの高輝度化や低消費電力化の利点が得られる。その他、各種の液晶材料（液晶相）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。この様に本実施形態の液晶パネルは画像表示領域を駆動するための周辺回路をＴＦＴアレイ基板１０上に一体形成することができ、テープ実装やＣＯＧ実装により周辺回路を外付けする必要がなくなるため、超小型の液晶パネルを実現することができる。また、液晶パネルを駆動するためのＩＣを大幅に削減することができ、コスト面でも大きな利点が得られる。
【００８９】
（マイクロレンズを用いた液晶パネル）
マイクロレンズ２００は、例えば、特開平６−１９４５０２号公報に開示されている製造方法により形成される。図１４はその一例であるが、対向基板２０上に感光性材料の膜を形成した後、各レンズとなる部分に対応する凸部が残るように光パターニングした後、感光性材料の熱変形及び表面張力により、滑らかな各レンズの凸面を持つ感光性材料からなる配列パターンを対向基板２０の上に形成し、その後、当該感光性材料の配列パターンをマスクとしてドライエッチングを行って感光性材料の配列パターンを対向基板２０に彫り写すことにより、表面に滑らかな各レンズの凸面が彫られたマイクロレンズ２００が形成される。或いは、伝統的な所謂「熱変形法」によりマイクロレンズ２００を形成してもよい。
【００９０】
マイクロレンズ２００の表面全体には、接着剤２０１によりカバーガラス２０２が貼り付けられており、この上に更に第２遮光膜２２、対向電極２１及び配向膜２３が順に形成される。この場合、第２遮光膜２２は、各開口の中心が各マイクロレンズ２００のレンズ中心２００ａに重なるように各マイクロレンズ２００の境界に沿ってマトリクス状に設けられている。
【００９１】
図１４において、対向電極２１は、対向基板２０の全面に渡って形成されている。このような対向電極２１は、例えばスパッタリング等によりＩＴＯ膜等を約５０〜２００ｎｍの厚さに堆積した後、フォトリソグラフィ工程、エッチング工程を施すこと等により形成される。配向膜２３は、例えば、ポリイミド薄膜などの有機薄膜からなる。このような配向膜２３は、例えばポリイミド系の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により形成される。第２遮光膜２２は、ＴＦＴ３０に対向する所定領域に設けられている。このような第２遮光膜２２は、ＣｒやＮｉなどの金属材料を用いたスパッタ工程、フォトリソグラフィ工程及びエッチング工程により形成されたり、カーボンやＴｉをフォトレジストに分散した黒色樹脂などの材料から形成される。第２遮光膜２２は、ＴＦＴ３０の半導体層１ａに対する遮光の他に、コントラストの向上、色材の混色防止などの機能を有する。或いは、図１５に示すように、例えば、予め各レンズの凸面が形成された透明板（マイクロレンズアレイ）を対向基板２０の表面に貼り付けて構成したマイクロレンズ２００’を対向基板２０に設けるようにしてもよい。更に、対向基板２０の液晶層５０に対面する側の面上に、このようなマイクロレンズを貼り付けてもよい。
【００９２】
本実施形態では特に、図２、図８、図１０に示すように画素電極９ａの開口領域は、開口領域のほぼ中心点９ｂを通る中心線９ｃに対して線対称な形状を持つ。また、コンタクトホール８は、開口領域の中心線９ｂに対して線対称な位置に開孔されている。更に、マイクロレンズ２００（或いは２００’）は、ほぼ中心点９ｂに対向する位置にレンズ中心２００ａ（或いは２００ａ’）を夫々有する。
【００９３】
本実施形態によれば、光が対向基板２０の側から入射すると、開口領域のほぼ中心点９ｂ（重心）に対向する位置にレンズ中心２００ａ（或いは２００ａ’）を有するマイクロレンズ２００（或いは２００’）により、この入射光は、開口領域のほぼ中心点９ｂを中心として画素電極９ａ上に集光される。従って、マイクロレンズ２００（或いは２００’）により集光された光により円形（若しくは略円形又は楕円形）の光照射領域が開口領域内に形成される。ここで、コンタクトホール８は、開口領域の中心線９ｃに対して線対称な位置に開孔されている。このため、各画素内の中央付近に位置する線対称な開口領域を広くとることができる。そして、開口領域は、そのほぼ中心点９ｂを通る中心線９ｃに対して線対称であるので、円形等の光照射領域は、この線対称な開口領域内において線対称な位置に形成される（円形等の中心がほぼ中心点９ｂと重なることになる）。従って、当該開口領域に対する光照射領域が占める割合が高くなり、光の利用効率が改善される。尚、マイクロレンズの集光能力としては、光照射領域が開口領域に丁度収まる程度に集光できれば十分であり、必要以上に光照射領域を小さくする必要はない。
【００９４】
尚、本実施形態では、ＴＦＴを用いて画素電極９ａを駆動するように構成したが、ＴＦＴ以外の例えば、ＴＦＤ（Thin Film Diode：薄膜ダイオード）等のアクティブマトリクス素子を用いることも可能であり、更に、液晶パネルをパッシブマトリクス型の液晶パネルとして構成することも可能である。このような場合であっても、マイクロレンズで画素電極上に光を集光する構成を採る限り、本実施形態で説明した開口領域を線対称や回転対称として、レンズ中心を開孔領域のほぼ中心点に対向させる構成は、光の利用効率を向上させる上で本実施形態の場合と同様に有効である。
【００９５】
（電子機器）
次に、以上詳細に説明した本実施形態における液晶パネルを備えた電子機器の実施の形態について図１８から図２１を参照して説明する。
【００９６】
先ず図１８に、本実施形態の液晶パネルを備えた電子機器の概略構成を示す。
【００９７】
図１８において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶パネル１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル・パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶パネル１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶パネル１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【００９８】
次に図１９から図２１に、このように構成された電子機器の具体例を夫々示す。
【００９９】
図１９において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶パネル１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１００】
本実施形態では特に、前述のように遮光膜をＴＦＴの下側に設けておけば、当該液晶パネル１００からの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶パネル１００から出射した後にダイクロイックプリズム１１１２を突き抜けてくる投射光の一部（Ｒ光及びＧ光の一部）等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴ等のチャネル領域に対する遮光を十分に行うことができる。このため、小型化に適したプリズムを投射光学系に用いても、各液晶パネルのＴＦＴアレイ基板とプリズムとの間において、戻り光防止用のＡＲ（Anti Reflection)フィルムを貼り付けたり、偏光板にＡＲ被膜処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１０１】
また、３枚のライトバルブ１００Ｒ、１００Ｇ、１００Ｂを構成する各々の液晶パネルの明視方向を合わせることにより、色ムラの発生やコントラスト比の低下を抑制することができる。そこで液晶としてＴＮ液晶を用いる場合には、ライトバルブ１００Ｇのみ他のライトバルブ１００Ｒ及び１００Ｂと液晶の明視方向が画像表示領域に対して左右反転にする必要がある。ここで、本実施形態の液晶パネルを備えたライトバルブを用いれば、ＴＮ液晶が右回りであっても、左回りであっても画素の開口形状が左右でほぼ同じになるため、液晶のディスクリネーションが発生したとしても、同じように認識される。これにより、液晶の回転方向が違うライトバルブ１００Ｇと１００Ｒ及び１００Ｂをプリズム等により合成した際に、表示画像で色ムラやコントラスト比の低下を招くことがないため、高品位な液晶プロジェクタを実現できる。
【０１０２】
図２０において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶パネル１００がトップカバーケース内に備えられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１０３】
また図２１に示すように、駆動回路１００４や表示情報処理回路１００２を搭載しない液晶パネル１００の場合には、駆動回路１００４や表示情報処理回路１００２を含むＩＣ１３２４がポリイミドテープ１３２２上に実装されたＴＣＰ（Tape Carrier Package）１３２０に、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して物理的且つ電気的に接続して、液晶装置として、生産、販売、使用等することも可能である。
【０１０４】
以上図１９から図２１を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１８に示した電子機器の例として挙げられる。
【０１０５】
以上説明したように、本実施形態によれば、比較的簡単な構成を用いることにより、画素が微細化しても工程歩留まりや画素開口率の低下を招かない液晶パネル及び当該液晶パネルを備えた各種の電子機器を実現できる。
【０１０６】
上記の実施形態では、液晶パネルを用いて説明したがこれに限るものではなく、例えばエレクトロルミネッセンス、プラズマディスプレイ等にも適用可能である。
【０１０７】
【発明の効果】
本発明の液晶パネルによれば、スイッチング素子であるＴＦＴのドレイン領域と画素電極を接続するために層間絶縁膜に開孔するコンタクトホール下に嵩上げ膜が形成されているため、層間絶縁膜上を平坦化することが可能となる。従って、コンタクトホールが形成される領域の段差を緩和することができる。従って液晶のディスクリネーションを防ぐことができるとともに、レジストマスクをフォトリソグラフィ工程で露光する際に、コンタクトホールの開孔形状寸法の広がりを抑えることができる。
【図面の簡単な説明】
【図１】 液晶パネルの画像表示領域を構成する画素部の等価回路図である。
【図２】 本発明による液晶パネルの第１実施形態におけるＴＦＴアレイ基板上の隣接する複数の画素群を対向基板の側から見た平面図である。
【図３】 対向基板を含めて示す図２のＡ−Ａ’断面図である。
【図４】 液晶パネルの実施形態の製造プロセスを図３に示した部分について順を追って示す工程図（その１）である。
【図５】 液晶パネルの実施の形態の製造プロセスを図３に示した部分について順を追って示す工程図（その２）である。
【図６】 液晶パネルの実施の形態の製造プロセスを図３に示した部分について順を追って示す工程図（その３）である。
【図７】 液晶パネルの実施の形態の製造プロセスを図２のＢ−Ｂ’断面図に沿って、図６の（１７）から（２０）に示した工程について更に詳細に順を追って示す工程図である。
【図８】 本発明による液晶パネルの第２実施形態におけるＴＦＴアレイ基板上の隣接する複数の画素群を対向基板の側から見た平面図である。
【図９】 対向基板を含めて示す図８のＣ−Ｃ’断面図である。
【図１０】 本発明による液晶パネルの第３実施形態におけるＴＦＴアレイ基板上の隣接する複数の画素群を対向基板の側から見た平面図である。
【図１１】 本発明による液晶パネルの実施形態における液晶パネルと従来の液晶パネルとの画素ピッチにおける液晶パネルの画素欠陥不良率を表したグラフ図である。
【図１２】 本発明による液晶パネルの全体構成を示す平面図である。
【図１３】 図１２のＨ−Ｈ’断面図である。
【図１４】 マイクロレンズの一例が形成された画素部における対向基板の拡大断面図である。
【図１５】 マイクロレンズの他の一例が形成された画素部における対向基板の拡大断面図である。
【図１６】 従来の液晶パネルにおけるＴＦＴアレイ基板上の隣接する複数の画素群を対向基板の側から見た平面図である。
【図１７】 従来の液晶パネルの製造プロセスを図１６のＤ−Ｄ’断面図に沿って、図６の（１７）から（２０）に示した工程について更に詳細に順を追って示す工程図である。
【図１８】 本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１９】 電子機器の一例としての液晶プロジェクタを示す断面図である。
【図２０】 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図２１】 電子機器の一例としてのＴＣＰを用いた液晶装置を示す斜視図である。
【符号の説明】
１ａ …半導体層
２ …絶縁薄膜
３ａ …走査線
３ａ’…ゲート電極
３ｂ …容量線
４ …第２層間絶縁膜
５ …コンタクトホール
６ａ …データ線
７ …第３層間絶縁膜
８ …コンタクトホール
９ａ …画素電極
１０ …ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２ …第１層間絶縁膜
１３ａ…嵩上げ膜
２０…対向基板
２１…対向電極
２２…第２遮光膜
２３…配向膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…第３遮光膜
７０…蓄積容量
１０１…データ線駆動回路
１０４…走査線駆動回路
２００、２００’…マイクロレンズ
２００ａ、２００ａ’…レンズ中心
２０１…接着剤
Claims (10)
- 基板上には、複数のデータ線と、前記複数のデータ線に交差する複数の走査線と、前記各データ線及び前記各走査線に対応して設けられた薄膜トランジスタと、前記複数の薄膜トランジスタに対応して設けられた複数の画素電極と、蓄積容量とを具備し、前記薄膜トランジスタは半導体層上にゲート絶縁膜を介してゲート電極が配置されてなり、前記半導体層及びゲート電極上には層間絶縁膜が配置されてなり、前記薄膜トランジスタのドレイン領域は前記層間絶縁膜に形成されたコンタクトホールを介して前記画素電極に接続されてなり、前記蓄積容量の一方の電極となる容量線が前記走査線とほぼ平行に配置されてなる電気光学パネルであって、
前記走査線と前記容量線とは同一材料により同時に形成されてなり、前記ゲート絶縁膜と前記蓄積容量の誘電体膜とは同一材料により同時に形成されてなり、前記半導体層と前記蓄積容量の他方の電極とは同一材料により同時に形成されてなり、
前記コンタクトホールは前記各走査線と前記各容量線との間に配置されてなり、前記コンタクトホール下には嵩上げ膜が形成されてなることを特徴とする電気光学パネル。 - 前記嵩上げ膜の少なくとも一部は前記コンタクトホールを囲むように形成されてなり、前記走査線と前記容量線のうち少なくとも一方は、前記嵩上げ膜に沿って平面的に窪ませることを特徴とする請求項１記載の電気光学パネル。
- 前記嵩上げ膜は、前記走査線及び前記容量線に重ならないように形成されていることを特徴とする請求項１又は請求項２記載の電気光学パネル。
- 前記嵩上げ膜は、前記走査線と前記容量線の少なくとも一方とほぼ同一の膜厚からなることを特徴とする請求項１乃至請求項３のいずれか一項記載の電気光学パネル。
- 前記嵩上げ膜は、前記ドレイン領域と電気的に接続された導電膜であることを特徴とする請求項１乃至請求項４のいずれか一項記載の電気光学パネル。
- 基板上には、複数のデータ線と、前記複数のデータ線に交差する複数の走査線と、前記各データ線及び前記各走査線に対応して設けられた薄膜トランジスタと、前記複数の薄膜トランジスタに対応して設けられた複数の画素電極とを具備し、前記薄膜トランジスタは半導体層上にゲート絶縁膜を介してゲート電極が配置されてなり、前記半導体層及びゲート電極上には層間絶縁膜が配置されてなり、前記薄膜トランジスタのドレイン領域は前記層間絶縁膜に形成されたコンタクトホールを介して前記画素電極に接続されてなる電気光学パネルであって、
前記コンタクトホールの下には嵩上げ膜が形成されてなり、
前記嵩上げ膜は、前記ドレイン領域と電気的に接続された導電膜であることを特徴とする電気光学パネル。 - 基板上には、複数のデータ線と、前記複数のデータ線に交差する複数の走査線と、前記各データ線及び前記各走査線に対応して設けられた薄膜トランジスタと、前記複数の薄膜トランジスタに対応して設けられた複数の画素電極と、蓄積容量とを具備し、前記薄膜トランジスタは半導体層上にゲート絶縁膜を介してゲート電極が配置されてなり、前記半導体層及びゲート電極上には層間絶縁膜が配置されてなり、前記薄膜トランジスタのドレイン領域は前記層間絶縁膜に形成されたコンタクトホールを介して前記画素電極に接続されてなり、前記蓄積容量の一方の電極となる容量線が前記走査線とほぼ平行に配置されてなる電気光学パネルであって、
前記コンタクトホールは前記各走査線と前記各容量線との間に配置されてなり、前記コンタクトホール下には嵩上げ膜が形成されてなり、
前記嵩上げ膜は、前記ドレイン領域と電気的に接続された導電膜であることを特徴とする電気光学パネル。 - 前記嵩上げ膜は、前記ドレイン領域上に前記データ線と同一材料で同時に形成された導電膜であることを特徴とする請求項５乃至請求項７のいずれか一項記載の電気光学パネル。
- 前記嵩上げ膜は、前記ドレイン領域下に形成された膜であることを特徴とする請求項５乃至請求項７のいずれか一項記載の電気光学パネル。
- 請求項１乃至請求項９のいずれか一項に記載の電気光学パネルを備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003899A JP3791225B2 (ja) | 1998-02-09 | 1999-02-08 | 電気光学パネル及び電子機器 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2766398 | 1998-02-09 | ||
| JP10-27663 | 1998-02-26 | ||
| JP4604898 | 1998-02-26 | ||
| JP10-46048 | 1998-02-26 | ||
| JP3003899A JP3791225B2 (ja) | 1998-02-09 | 1999-02-08 | 電気光学パネル及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11311803A JPH11311803A (ja) | 1999-11-09 |
| JP3791225B2 true JP3791225B2 (ja) | 2006-06-28 |
Family
ID=27285898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003899A Expired - Fee Related JP3791225B2 (ja) | 1998-02-09 | 1999-02-08 | 電気光学パネル及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3791225B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3608614B2 (ja) * | 2001-03-28 | 2005-01-12 | 株式会社日立製作所 | 表示装置 |
| KR100404206B1 (ko) * | 2001-08-21 | 2003-11-03 | 엘지전자 주식회사 | 더블 스캔 구조의 유기 ｅｌ 소자 및 그 제조방법 |
| JP5298480B2 (ja) * | 2007-08-22 | 2013-09-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| WO2012111524A1 (ja) * | 2011-02-16 | 2012-08-23 | シャープ株式会社 | アクティブマトリクス基板、表示パネル、表示装置、及びテレビ受信装置 |
| JPWO2013008359A1 (ja) * | 2011-07-13 | 2015-02-23 | パナソニック株式会社 | 液晶表示装置およびその製造方法 |
| JPWO2013080261A1 (ja) * | 2011-11-30 | 2015-04-27 | パナソニック株式会社 | 表示パネル及び表示パネルの製造方法 |
| WO2013080261A1 (ja) | 2011-11-30 | 2013-06-06 | パナソニック株式会社 | 表示パネル及び表示パネルの製造方法 |
-
1999
- 1999-02-08 JP JP3003899A patent/JP3791225B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11311803A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460182B1 (ko) | 박막 트랜지스터 어레이 기판, 이를 포함하는 액정 패널 및 프로젝터 | |
| JP3786515B2 (ja) | 液晶装置及びその製造方法並びに電子機器 | |
| JP2000098409A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3551778B2 (ja) | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器 | |
| JP3829478B2 (ja) | 液晶パネル、それを用いた投射型液晶表示装置並びに電子機器、および液晶パネルの製造方法 | |
| JP3791225B2 (ja) | 電気光学パネル及び電子機器 | |
| JP2000056319A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3837951B2 (ja) | 電気光学パネル及び電子機器 | |
| JP3829540B2 (ja) | 電気光学装置および投射型表示装置 | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP3642326B2 (ja) | 液晶パネル、電子機器、及びｔｆｔアレイ基板 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP2004126554A (ja) | 電気光学パネル及び電子機器 | |
| JP3674274B2 (ja) | 液晶パネル、液晶パネル用ｔｆｔアレイ基板及び電子機器 | |
| JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
| JP2003140127A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4522666B2 (ja) | Ｔｆｔアレイ基板、液晶パネル及び液晶プロジェクタ | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP3736230B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP3575481B2 (ja) | 液晶装置及びその製造方法並びに電子機器 | |
| JP2004102256A (ja) | 電気光学装置及び電子機器 | |
| JP2004214691A (ja) | 電気光学装置及び電子機器 | |
| JP2007183681A (ja) | Ｔｆｔアレイ基板、液晶パネル及び電子機器 | |
| JP3733970B6 (ja) | 電気光学装置及び電子機器 | |
| JP2003121878A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |