JP2008224722A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2008224722A JP2008224722A JP2007058508A JP2007058508A JP2008224722A JP 2008224722 A JP2008224722 A JP 2008224722A JP 2007058508 A JP2007058508 A JP 2007058508A JP 2007058508 A JP2007058508 A JP 2007058508A JP 2008224722 A JP2008224722 A JP 2008224722A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- tft
- resistance element
- semiconductor layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】例えば、シフトレジスタ回路に含まれるTFTに対する遮光性能を高めつつ、回路部を小型化する。
【解決手段】抵抗素子602は、金属材料或いは半導体材料を用いて形成されており、半導体層1aの下層側から半導体層1aに照射される光を遮光するする遮光膜として兼用される。加えて、抵抗素子602によれば、TFT601aと同一平面内に抵抗素子を形成する場合に比べて、これらTFT601a及び抵抗素子602を含むクロックドインバータ501aのサイズを小型化できる。
【選択図】図7
【解決手段】抵抗素子602は、金属材料或いは半導体材料を用いて形成されており、半導体層1aの下層側から半導体層1aに照射される光を遮光するする遮光膜として兼用される。加えて、抵抗素子602によれば、TFT601aと同一平面内に抵抗素子を形成する場合に比べて、これらTFT601a及び抵抗素子602を含むクロックドインバータ501aのサイズを小型化できる。
【選択図】図7
Description
本発明は、例えば液晶装置等の電気光学装置、及びそのような電気光学装置を具備してなる、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置では、複数の画素部から構成される表示領域に縦横に配列された多数の走査線及びデータ線、並びにこれらの各交点に対応して多数の画素電極が基板上に設けられている。このような電気光学装置は、例えばTFT(Thin Film Transistor)駆動によるアクティブマトリクス駆動方式を採用しており、各画素部に対応して画素スイッチング用TFTが設けられる。データ線に供給された画像信号は、各画素部に形成された画素スイッチング用TFTのスイッチング動作に応じて画素電極に供給され、表示領域に画像が表示される。加えて、TFTが形成されたTFTアレイ基板上において、表示領域の周辺に延びる周辺領域には、複数の画素部の動作を制御するための各種駆動回路が形成される。このような駆動回路は、例えば、TFT等のトランジスタ素子に抵抗素子を電気的に接続してなる回路素子を含んで構成される(例えば、特許文献1。)。また、特許文献2は、トランジスタ素子及び抵抗素子を含む回路素子を含む表示装置、及びその製造方法の一例を提案している。
しかしながら、この種の電気光学装置では、チャネル領域を含む半導体層に光が照射されることによって、TFT等の半導体素子に光リーク電流が発生する。TFTアレイ基板上に形成されたTFT等の半導体素子に対する遮光が十分でない場合、光リーク電流に起因する表示不良が生じてしまう問題点がある。このような光リーク電流は、各画素部に形成された画素スイッチング用TFTだけでなく、周辺領域に設けられた駆動回路等の周辺回路に含まれるインバータ回路を構成するTFTにも生じうる。
また、特許文献2によれば、半導体素子及び抵抗素子の夫々は、基板上の同一平面内に形成されているため、平面的に見てこれら素子を含む回路部のサイズが大型化してしまう問題点がある。
よって、本発明は上記問題点等に鑑みてなされたものであり、表示不良が低減され、且つ基板上の回路部が小型化された電気光学装置、及びそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
本発明に係る電気光学装置は上記課題を解決するために、基板と、該基板上の表示領域を構成する複数の画素部の夫々に設けられた画素電極と、前記基板上に形成された半導体層を含む半導体素子と、前記半導体層に重なるように前記半導体層の下層側に形成されており、前記半導体素子に電気的に接続された抵抗素子として兼用される遮光膜とを備える。
本発明に係る電気光学装置によれば、画素電極は、例えばITO等の透明電極であり、基板上に形成された複数のデータ線及び複数の走査線の夫々の交差に対応して各画素部に設けられている。半導体素子は、例えば、基板上に形成されたポリシリコン層等の半導体層を含んでいる。
遮光膜は、半導体層に重なるように当該半導体層の下層側に形成された単層或いは多層の膜構造を有しており、半導体素子に電気的に接続された抵抗素子として兼用される。したがって、遮光膜は、半導体素子の下層側から当該半導体素子に照射される光を遮光し、光リーク電流の発生を低減できる。加えて、遮光膜は、半導体素子に直接、或いは間接的に電気的に接続された抵抗素子として兼用されているため、半導体素子と同一平面内に抵抗素子を形成する場合に比べて、これら半導体素子及び抵抗素子を含む回路部のサイズが小型化される。より具体的には、基板上において、抵抗素子として兼用される遮光膜を半導体素子と異なる層に形成することによって、平面的に見て半導体素子及び抵抗素子の夫々が占める領域の合計の面積を減らすことが可能である。
したがって、本発明に係る電気光学装置によれば、半導体素子に対する遮光性能を高めることができると共に、半導体素子及び抵抗素子を含む回路部のサイズの小型化できるため、表示性能の向上及び電気光学装置の小型化が可能になる。加えて、半導体素子及び抵抗素子を含む回路部のサイズを小型化することによって、基板上の空いたスペースを有効に利用して他の回路部を形成することも可能である。
本発明に係る電気光学装置の一の態様では、前記半導体層は、前記基板上において前記表示領域の周辺に延びる周辺領域に形成されており、前記半導体素子は、前記周辺領域に形成されたトランジスタ素子であり、前記遮光膜は、前記半導体層の少なくともチャネル領域に重なっていてもよい。
この態様によれば、画素部に含まれる画素スイッチング用素子として基板上に形成されたTFT等のトランジスタ素子だけでなく、周辺領域に形成された回路部を構成する半導体素子を遮光できる。遮光膜は、半導体層のうち少なくとも光リーク電流が生じ易いチャネル領域に重なるように形成されているため、半導体素子の下層側から照射される光によって当該半導体素子に発生する光リーク電流を低減できる。したがって、周辺領域に形成される回路部のサイズを小型化できる共に、周辺領域に形成された回路部に発生する光リーク電流に起因して生じる表示不良を低減することが可能である。
この態様では、前記トランジスタ素子及び前記遮光膜は、前記周辺領域に形成されたシフトレジスタ回路部に含まれるクロックドインバータを構成していてもよい。
この態様によれば、例えば、TFT等のトランジスタ素子と、抵抗素子として兼用される遮光膜とによってクロックドインバータが形成される。このようなクロックドインバータは、周辺領域に形成されたデータ線駆動回路或いは走査線駆動回路の一部として形成されており、サンプリング回路に順次転送信号を供給するシフトレジスタ回路部を構成する。
したがって、この態様によれば、シフトレジスタ回路部に生じる光リーク電流を遮光膜によって低減でき、且つシフトレジスタ回路部を小型化することが可能になる。
本発明に係る電気光学装置の他の態様では、前記遮光膜は、金属材料又は半導体材料を用いて形成されていてもよい。
この態様によれば、例えばアルミニウム(Al)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)等の金属材料を用いて遮光膜を形成することによって、半導体材料を用いて遮光膜を形成する場合に比べて、半導体素子に対する遮光性能を高めることが可能である。他方、半導体材料を遮光膜に用いた場合には、半導体材料に含まれる不純物濃度を調整することによって、抵抗素子として兼用される遮光膜の電気抵抗を調整できる。
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、小型化された回路部によって駆動され、且つ高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
以下、図面を参照しながら本実施形態に係る電気光学装置及び電子機器を説明する。本実施形態は、本発明に係る電気光学装置を液晶装置に適用したものである。
<1:電気光学装置>
図1乃至図7を参照しながら、本実施形態に係る電気光学装置の一例である液晶装置を説明する。
図1乃至図7を参照しながら、本実施形態に係る電気光学装置の一例である液晶装置を説明する。
先ず、図1及び図2を参照しながら、液晶装置1の全体構成を説明する。図1は、本実施形態の液晶装置の全体構成を示す平面図である。図2は、図1のII−II´断面図である。
図1及び図2において、本発明の「基板」の一例であるTFTアレイ基板10の上には対向基板20が対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明の「表示領域」の典型例である画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
シール材52が配置されたシール領域の内側に並行して、画像表示領域の額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
画像表示領域10aの周辺に位置する周辺領域のうち、シール材52が配置された領域の外側には、データ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域の両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
図2において、TFTアレイ基板10上には、画素スイッチング用TFTや各種配線等の上に画素電極11が、更にその上から配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23が、更にその上から配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他にサンプリング回路301が形成されている。また、これに加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路や、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。また、液晶装置1は、例えば、TN(ツイステッドネマティック)モード、 STN(スーパーTN)モード、D−STN(ダブル−STN)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等の光学系を構成する各要素は、光軸が所定の方向に沿うようにTTFアレイ基板10及び対向基板20の夫々に配置される。
次に、図3乃至図5を参照しながら本実施形態に係る液晶装置の電気的な構成を説明する。図3は、液晶装置の電気的な構成を示すブロック図である。図4は、データ線駆動回路の構成を示す回路図である。尚、本実施形態は、本発明をTFT駆動によるアクティブマトリクス駆動方式の液晶装置に適用したものである。図5は、データ線駆動回路に含まれるシフトレジスタ回路部を構成するクロックドインバータの回路図である。
図3において、液晶装置1は、複数のデータ線及び複数の走査線の夫々が相互に交差する交差に対応してマトリクス状に配列された複数の画素部を含む液晶表示部100a、データ線駆動回路101、走査線駆動回路104及びサンプリング回路301を備えて構成されている。これらの駆動回路等は、例えば石英基板、ガラス基板或いはシリコン基板等からなるTFTアレイ基板10上の周辺に位置する周辺領域に設けられている。TFTアレイ基板10上の中央に位置する画像表示領域10a(図1参照。)には、マトリクス状に配置された複数の画素電極11と、X方向に複数配列されており夫々がY方向に沿って伸びるデータ線35と、Y方向に複数配列されており夫々がX方向に沿って伸びる走査線31とが形成され、液晶表示部1aが構築されている。尚、ここでは図示しないが、各画素電極11とデータ線35との間には、走査線31を介して夫々供給される走査信号に応じて夫々の導通状態及び非導通状態が制御されるTFTや、画素電極11に印加した電圧を長く維持する蓄積容量のための容量配線が形成されている。
データ線駆動回路101は、サンプリング回路301を駆動することにより、画像信号線400から供給される画像信号VID1〜VID6をデータ信号印加の基準クロック信号であるX側クロック信号CLX(及びその反転クロックCLX´)に応じてサンプリングして、複数のデータ線35に対しデータ信号として夫々印加する。即ち、画像信号VID1〜VID6は、外部の画像信号処理回路により6相にシリアル−パラレル展開されており、6本の画像信号線400を介してサンプリング回路301に入力されている。データ線駆動回路101内のイネーブル回路によりパルス幅が制限されてなるサンプリング回路駆動信号Si(i=1、・・・、n)は、6つに夫々分岐するサンプリング回路駆動信号線306を介して6個の隣接するサンプリングスイッチ302に入力される。従って、これらの6個のサンプリングスイッチ302の群毎に同時に、サンプリング回路301は駆動される。
走査線駆動回路104は、マトリクス状に配置された複数の画素部からなる液晶表示部1aにおいて、データ信号及び走査信号により走査線31に垂直な方向(Y方向)に垂直走査を行うべく、走査信号を印加するための基準クロックであるY側クロック信号CLY(及びその反転クロックCLY´)に基づいて、複数の走査線31に対し走査信号を順次印加するように構成されている。
サンプリング回路301は、複数のデータ線35に夫々接続された複数のサンプリングスイッチ302を備える。各サンプリングスイッチ302には、画像信号VID1〜VID6のいずれかが供給され、データ線駆動回路101に含まれる後述のシフトレジスタ回路からの転送信号により各サンプリングスイッチ302は順次閉じられる。即ち、画像信号VID1〜VID6をデータ線35毎に転送信号に応じてサンプリングして、複数のデータ線35にデータ信号として夫々印加するように構成されている。
サンプリングスイッチ302は、例えばPチャネル型又はNチャネル型の片チャネル型TFT若しくは相補型のTFTから構成されており、画像信号線400がサンプリングスイッチ302のソース電極に接続されており、サンプリング回路駆動信号線306がサンプリングスイッチ302のゲート電極に接続されている。画像信号線400を介して画像信号VID1〜VID6が入力されると共にサンプリング回路駆動信号線306を介してデータ線駆動回路101からサンプリング回路駆動信号Siが入力されると、画像入力VID1〜VID6をサンプリングして、各データ線35に印加するように構成されている。
次に、図4を参照して、データ線駆動回路101の構成について詳細に説明する。
図4において、データ線駆動回路101は、複数段からなるシフトレジスタ回路500、複数のイネーブル回路502及びパルス制御回路503を備える。
シフトレジスタ回路500は、図4において左から右へ向かう方向に対応する転送方向で各段から転送信号Ai(i=1、2、3、・・・)が順次出力されるように、外部の画像信号処理装置から供給される所定周期のクロック信号CLX及びその反転信号CLX´の2値レベルが変化する毎に転送信号に帰還をかけて次段に転送する3つのクロックドインバータ501a、501b及び501cを夫々含んで構成されている。尚、シフトレジスタ回路500には、転送信号Aiの転送をスタートさせるためのシフトレジスタスタート信号DXが図中左側から入力され、クロックドインバータ501a、501b及び501cの夫々の駆動に必要な電源電圧等もまた外部から供給されるように構成されている。
イネーブル回路502は、転送信号A1、A2、A3、・・・とイネーブル信号ENB1〜ENB4のいずれかとの論理積を演算し、サンプリング回路駆動信号S1、S2、S3、・・・としてサンプリング駆動信号線306に夫々出力するように構成されている。より具体的には、イネーブル回路502は、図4に示すように、夫々が入力される転送信号A1、A2、A3、・・・をイネーブル信号ENB1、ENB2、ENB3及びENB4のいずれかのパルス印加タイミングで切り取り、サンプリング回路駆動信号S1、S2、S3、・・・として出力するNAND回路505により構成されている。イネーブル信号ENB1〜ENB4は、クロック信号CLX又は反転信号CLX´のおよそ半分のパルス幅しか持たず、1つの転送信号Aiの前半と後半の夫々に対応するように出力される。このため、得られるサンプリング回路駆動信号S1、S2、S3、・・・は、転送信号Aiに対し倍周されたことになる。更に本実施形態では、イネーブル信号ENB1〜ENB4相互間には、互いの時間的なオーバーラップを防ぐために予め僅かな時間間隔が設けてある。
本実施形態においては、イネーブル信号ENB1〜ENB4は、イネーブル回路502の前段においてパルス制御回路503に入力される。パルス制御回路503は、転送信号Ai(i=1、2、3、・・・)がシフトレジスタ回路500の各段から受ける遅延及び歪みよりも大きな遅延及び歪みをイネーブル信号ENB1〜ENB4に与えるように構成されている。具体的には、パルス制御回路503は、インバータ3個が直列に接続されてなり、クロックドインバータ501a、501b及び501cの夫々の2つ分(つまり、転送信号Aiの遅延に寄与するインバータ)より個数が多いことから、そこを通過することでイネーブル信号ENB1〜ENB4の遅延及び歪みが転送信号Aiよりも大きくなるように構成されている。このように、パルス制御回路503における遅延特性をクロックドインバータ501a、501b及び501cと同等以上に設定するには、クロックドインバータ501a、501b及び501cと同数以上のインバータを用いることで足りると考えられ、各インバータの構成をクロックドインバータ501a、501b及び501cと必ずしも同一構成とする必要はない。但し、単に特性に差を設けるだけでなく、特性差を回路数で制御するには、各インバータを構成するトランジスタ特性を略等しくしておく必要があり、パルス制御回路503とシフトレジスタ回路500とを同一工程にて形成することが好ましい。
次に、図5を参照しながら、データ線駆動回路101が有するクロックインバータ501aの具体的な構成の一例を説明する。
図5において、クロックドインバータ501aは、トランジスタ素子部601及び抵抗素子602から構成されている。
トランジスタ素子部601は、ソース及びドレインが相互に電気的に接続された2つのTFT601a及び601bを有している。TFT601aのゲートには、入力電圧Vinが印加され、TFT601aのオンオフが切り換え可能になっている。TFT601bのゲートには、クロック信号CLXが入力される。TFT601bのソースには、駆動電圧Vssが印加されている。駆動電圧Vssは、後述する駆動電圧Vddより低い電位を有する低電位電源である。
抵抗素子602は、TFT601aのドレインに電気的に接続されており、抵抗素子602及びTFT601aを接続する電気的な経路におけるノードを介して出力電圧Voutが出力される。クロックドインバータ501bは、一端が抵抗素子602に電気的に接続されたTFTから構成されており、他端から駆動電圧Vddが印加される。
次に、図6及び図7を参照しながら、クロックドインバータ501aが有するTFT601a及び抵抗素子602の具体的な構成を説明する。図6は、クロックドインバータ501aが有するTFT601a及び抵抗素子602の具体的な構成を示した平面図であり、図7は、図6のVII−VII´断面図である。
図6及び図7において、Y方向に延びる半導体層1aは、例えば、ポリシリコン層であり、TFTアレイ基板10上に形成されたアモルファスシリコン層を結晶化することによって形成されている。チャネル領域1a´は、Y方向に延びる半導体層1aの中程を占める領域である。ゲート電極3a1は、チャネル領域1a´に重なるように図中X方向に延びている。半導体層1aのうちチャネル領域1a´の両側を占める領域の夫々が、ソース領域1c及びドレイン領域1bである。本発明の「遮光膜」の一例である抵抗素子602は、半導体層1a全体を覆うように平面的な膜形状を有するように形成されている。
コンタクトホール81、82、83及び84の夫々は、TFTアレイ基板10上に形成された絶縁膜211、212、213の夫々を貫通するように形成されており、抵抗素子602、ソース領域1c´及びドレイン領域1b´の夫々に電気的に接続されている。TFT601aのドレイン領域1b´及び抵抗素子602は、不図示の中継層、及びコンタクトホール83及び84を介して電気的に接続されている。
このような抵抗素子602は、金属材料或いは半導体材料を用いて形成されており、半導体層1aの下層側から半導体層1aに照射される光を遮光するする遮光膜として兼用される。より具体的には、抵抗素子602は、例えば、バックライトから出射された光、或いは一端画素部を透過した光が反射されて戻ってくる戻り光等が半導体層1aの下層側から半導体層1aに照射されることを低減できる。抵抗素子602によれば、TFT601aに発生する光リーク電流を低減でき、液晶装置1による高品位の画像表示が可能になる。
加えて、抵抗素子602によれば、TFT601aと同一平面内に抵抗素子を形成する場合に比べて、これらTFT601a及び抵抗素子602を含むクロックドインバータ501aのサイズを小型化できる。より具体的には、TFTアレイ基板10上において、遮光膜として兼用される抵抗素子602をTFT601aと異なる層に形成することによって、平面的に見てTFT601a及び抵抗素子602の夫々が占める領域の合計の面積を減らすことが可能である。
したがって、液晶装置1によれば、TFT601aに対する遮光性能を高めることができると共に、TFT601a及び抵抗素子602を含むクロックドインバータ501aのサイズを小型化でき、表示性能の向上及び液晶装置1の小型化が可能になる。加えて、液晶装置1によれば、TFT等の半導体素子及び抵抗素子を含む回路部のサイズを小型化することによって、TFTアレイ基板10上の空いたスペースを有効に利用して他の回路部を形成することも可能である。
尚、本実施形態では、シフトレジスタ回路500に含まれるクロックドインバータを例に挙げたが、本発明に係る電気光学装置では、画像表示領域10a内に形成された半導体素子の下層側に抵抗素子として兼用される遮光膜を形成することも可能である。
また、抵抗素子602を構成する材料は、遮光性を有し、且つ抵抗材料をして適切な電気抵抗を有している材料であれば、如何なる材料であってもよい。より具体的には、例えば、抵抗素子602は、例えばアルミニウム(Al)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)等の金属材料を用いて形成されていてもよいし、シリコン等の半導体材料を用いて形成されていてもよい。金属材料を用いて抵抗素子602が形成されている場合には、半導体材料を用いて遮光膜を形成する場合に比べて、TFT601aに対する遮光性能を高めることが可能である。他方、半導体材料を用いて抵抗素子602を形成した場合には、半導体材料に含まれる不純物濃度を調整することによって、抵抗素子602の電気抵抗を容易に調整できる利点がある。
次に、液晶装置1が備えるクロックドインバータに含まれる回路部の製造方法を説明する。図8及び図9は、クロックドインバータ501aの製造方法のうち主要な工程を示した工程断面図である。尚、クロックドインバータ501aに含まれるTFT601a及び抵抗素子602は、液晶装置1を製造する製造プロセスにおいて形成されるが、説明の便宜上、クロックドインバータ501a及び抵抗素子602の除く他の部分を形成するための工程断面図を省略する。
図8(a)に示すように、ガラス等の透明材料を用いて形成されたTFTアレイ基板10上に保護膜210を形成し、その上に半導体層602aを形成する。保護膜210は、SiOx、SiN、SiON、セラミックス等の絶縁材料がCVD法、或いはスパッタリング法等の膜形成法を用いて成膜されることによって形成される。半導体層602aは、電気抵抗を調整するために、所定の濃度で不純物がドープされている。このような半導体層602aは、非晶質シリコン材料、多結晶シリコン材料、ガリウム砒素(GaAs)、ゲルマニウム(Ge)等の半導体材料を用いて形成されていてもよい。また、半導体層602aにドープされる不純物としては、例えば、燐(P)、ボロン(B)、砒素(As)等を用いることが可能である。
本実施形態では、半導体層602aは、例えば、ホスフィン(PH3)、シラン(SiH4)、水素(H2)を混合し、プラズマCVD法を用いてN型非晶質シリコン膜を500nmの膜厚となるように成膜することによって形成されている。尚、不純物のドープ方法としては、真性のシリコン膜を形成した後、イオン注入によって当該シリコン膜に不純物をドープすることも可能である。特に、本実施形態では、抵抗素子602は遮光膜として兼用されるため、その膜厚は100nm以上であることが好ましい。このようにして形成された半導体層602aをフォトリソグラフィ法及びドライエッチング法を用いて所定の平面形状にパターニングし、抵抗素子602が形成される(図8(b)参照。)。尚、抵抗素子602を金属材料によって形成する場合には、汎用の薄膜形成方法を用いて、保護膜210上にアルミニウム(Al)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)等の金属材料を堆積させることによって抵抗素子602を形成可能である。金蔵材料によって形成された抵抗素子602によれば、半導体材料を用いて抵抗素子602を形成する場合に比べて膜厚が薄い場合でも、十分な遮光性を得ることが可能である。加えて、モリブデン等の高融点金属材料によって形成された抵抗素子602は、後述する半導体層1aにアニール処理を施す際の温度(例えば、400℃程度)に曝された場合でも、膜質の劣化を低減できる利点がある。また、抵抗素子620は、複数の半導体層或いは金属膜からなる多層構造を有していてもよい。このような抵抗素子602によれば、単層構造の場合に比べて遮光性能を高めることが可能である。
次に、図8(b)に示すように、プラズマCVD法を用いて500nmの膜厚となるようにシリコン酸化膜(SiO2)を抵抗素子602上に形成し、その上にPECVD法を用いてアモルファスシリコン膜からなる半導体層1001aを形成する。半導体層1001aは、最終的にTFT601aのチャネル領域1a´を含む半導体層1aになり、その膜厚は、20乃至100nmが好ましい。
次に、図8(c)に示すように、半導体層1001aにレーザを照射することによって結晶化処理を施し、多結晶ポリシリコン膜からなる半導体層1aを形成する。半導体層1aは、エッチング法を用いて素子分離が施されている。TFT601aのゲート絶縁膜となる保護膜212は、素子分離が施された半導体層1a上にPECVD法を用いて形成される。
次に、図9(d)に示すように、スパッタリング法を用いてAl、Ti、Ta、Mo等の金属材料を保護膜212上に成膜させた後、フォトリソグラフィ法及びエッチング法を用いてパターニングすることによって、ゲート電極3a1を形成する。
次に、図9(e)に示すように、図中上側から不純物となるイオンを半導体層1aに注入することによってチャネル領域1a´、ソース領域1c´及びドレイン領域1b´を形成した後、保護膜213を形成する。
その後、エッチングガス及びエッチング溶液の夫々を用いて選択的に保護膜211、212及び213の夫々を部分的に除去することによって複数の開口部を形成し、これら開口部の夫々に上述の金属材料を充填することによってコンタクトホール81、82、83及び84を形成する。加えて、これらコンタクトホールを覆うように保護膜213を形成することによって、図7に示すように、TFTアレイ基板10上においてシフトレジスタ回路500の一部を構成するクロックドインバータ510aを含む回路部が形成される。
<電子機器>
次に、図10を参照しながら、本実施形態に係る電気光学装置を電子機器に応用した例を説明する。図10は、本実施形態に係る電子機器の一例であるプロジェクタの構成例を示す平面図である。本実施形態に係る電子機器は、上述した液晶装置をライトバルブとして用いたプロジェクタである。
次に、図10を参照しながら、本実施形態に係る電気光学装置を電子機器に応用した例を説明する。図10は、本実施形態に係る電子機器の一例であるプロジェクタの構成例を示す平面図である。本実施形態に係る電子機器は、上述した液晶装置をライトバルブとして用いたプロジェクタである。
図10において、プロジェクタ1100の内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶装置1110R、1110B及び1110Gに入射される。液晶装置1110R、1110B及び1110Gの構成は、例えば上記実施形態における液晶装置と同等であり、夫々において、画像信号処理回路(図示せず)から供給されるR、G、Bの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム1112に3方向から入射される。ダイクロイックプリズム1112では、R及びBの光が90度に屈折する一方、Gの光が直進する。これにより各色の画像が合成され、投射レンズ1114を介して、スクリーン等にカラー画像が投写される。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及びこれを具備する電子機器もまた本発明の技術的範囲に含まれるものである。
1・・・液晶装置、101・・・データ線駆動回路、104・・・走査線駆動回路、301・・・サンプリング回路、501a、501b、501c・・・クロックドインバータ、601a・・・TFT、602・・・抵抗素子
Claims (5)
- 基板と、
該基板上の表示領域を構成する複数の画素部の夫々に設けられた画素電極と、
前記基板上に形成された半導体層を含む半導体素子と、
前記半導体層に重なるように前記半導体層の下層側に形成されており、前記半導体素子に電気的に接続された抵抗素子として兼用される遮光膜と
を備えたことを特徴とする電気光学装置。 - 前記半導体層は、前記基板上において前記表示領域の周辺に延びる周辺領域に形成されており、
前記半導体素子は、前記周辺領域に形成されたトランジスタ素子であり、
前記遮光膜は、前記半導体層の少なくともチャネル領域に重なっていること
を特徴とする請求項1に記載の電気光学装置。 - 前記トランジスタ素子及び前記遮光膜は、前記周辺領域に形成されたシフトレジスタ回路部に含まれるクロックドインバータを構成していること
を特徴とする請求項2に記載の電気光学装置。 - 前記遮光膜は、金属材料又は半導体材料を用いて形成されていること
を特徴とする請求項1から3の何れか一項に記載の電気光学装置。 - 請求項1から4の何れか一項に記載の電気光学装置を具備してなること
を特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058508A JP2008224722A (ja) | 2007-03-08 | 2007-03-08 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058508A JP2008224722A (ja) | 2007-03-08 | 2007-03-08 | 電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008224722A true JP2008224722A (ja) | 2008-09-25 |
Family
ID=39843473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007058508A Pending JP2008224722A (ja) | 2007-03-08 | 2007-03-08 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008224722A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104460157A (zh) * | 2014-12-19 | 2015-03-25 | 深圳市华星光电技术有限公司 | 阵列基板及显示装置 |
KR20150124925A (ko) * | 2014-04-29 | 2015-11-06 | 엘지디스플레이 주식회사 | 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치 |
CN105810717A (zh) * | 2016-04-05 | 2016-07-27 | 上海天马微电子有限公司 | 柔性oled显示面板和柔性oled显示装置 |
EP3125225A1 (en) * | 2015-07-31 | 2017-02-01 | LG Display Co., Ltd. | Shift register using oxide transistor and display device using the same |
CN108777113A (zh) * | 2018-06-14 | 2018-11-09 | 武汉华星光电半导体显示技术有限公司 | 柔性基板结构和显示装置 |
CN109243353A (zh) * | 2018-09-29 | 2019-01-18 | 武汉华星光电技术有限公司 | 反相器及goa电路 |
-
2007
- 2007-03-08 JP JP2007058508A patent/JP2008224722A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150124925A (ko) * | 2014-04-29 | 2015-11-06 | 엘지디스플레이 주식회사 | 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치 |
KR102340936B1 (ko) | 2014-04-29 | 2021-12-20 | 엘지디스플레이 주식회사 | 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치 |
CN104460157B (zh) * | 2014-12-19 | 2019-09-10 | 深圳市华星光电技术有限公司 | 阵列基板及显示装置 |
WO2016095313A1 (zh) * | 2014-12-19 | 2016-06-23 | 深圳市华星光电技术有限公司 | 阵列基板及显示装置 |
CN104460157A (zh) * | 2014-12-19 | 2015-03-25 | 深圳市华星光电技术有限公司 | 阵列基板及显示装置 |
EP3125225A1 (en) * | 2015-07-31 | 2017-02-01 | LG Display Co., Ltd. | Shift register using oxide transistor and display device using the same |
KR20170014836A (ko) * | 2015-07-31 | 2017-02-08 | 엘지디스플레이 주식회사 | 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치 |
CN106409203A (zh) * | 2015-07-31 | 2017-02-15 | 乐金显示有限公司 | 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置 |
US10121406B2 (en) | 2015-07-31 | 2018-11-06 | Lg Display Co., Ltd. | Shift register using oxide transistor and display device using the same |
KR102316561B1 (ko) | 2015-07-31 | 2021-10-25 | 엘지디스플레이 주식회사 | 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치 |
CN106409203B (zh) * | 2015-07-31 | 2019-03-19 | 乐金显示有限公司 | 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置 |
CN105810717B (zh) * | 2016-04-05 | 2019-09-17 | 上海天马微电子有限公司 | 柔性oled显示面板和柔性oled显示装置 |
CN105810717A (zh) * | 2016-04-05 | 2016-07-27 | 上海天马微电子有限公司 | 柔性oled显示面板和柔性oled显示装置 |
CN108777113A (zh) * | 2018-06-14 | 2018-11-09 | 武汉华星光电半导体显示技术有限公司 | 柔性基板结构和显示装置 |
CN109243353A (zh) * | 2018-09-29 | 2019-01-18 | 武汉华星光电技术有限公司 | 反相器及goa电路 |
WO2020062409A1 (zh) * | 2018-09-29 | 2020-04-02 | 武汉华星光电技术有限公司 | 反相器及 goa 电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7233155B2 (en) | Electrooptic device, electronic apparatus, and method for making the electrooptic device | |
JP3714243B2 (ja) | 半導体装置、電気光学装置、および電子機器 | |
JP4144183B2 (ja) | 電気光学装置、その製造方法及び投射型表示装置 | |
JP3791208B2 (ja) | 電気光学装置の駆動回路 | |
JP2008224722A (ja) | 電気光学装置及び電子機器 | |
US8643014B2 (en) | Electro-optical device and electronic apparatus | |
JPH10253990A (ja) | 液晶表示パネルおよびそれを用いた投写型表示装置 | |
JP2008026348A (ja) | 電気光学装置及び電子機器 | |
JP2003243658A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法 | |
JP3624703B2 (ja) | 電気光学装置及びそれを用いた投射型表示装置 | |
JP3674273B2 (ja) | 液晶装置及び電子機器、液晶装置用tftアレイ基板 | |
JP5347412B2 (ja) | 電気光学装置及び電子機器 | |
JP2011203288A (ja) | 電気光学装置及び電子機器 | |
JP3633255B2 (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JP2010210786A (ja) | 電気光学装置及び電子機器 | |
JP3792375B2 (ja) | 液晶装置及び電子機器 | |
JP3603902B2 (ja) | 液晶装置 | |
JP5119875B2 (ja) | 電気光学装置及び電子機器 | |
JP3674618B2 (ja) | 液晶装置及び電子機器、液晶装置用tftアレイ基板 | |
JP2011009490A (ja) | 薄膜トランジスタ及びその製造方法、並びに電気光学装置及び電子機器 | |
JP3671971B2 (ja) | 液晶装置及び電子機器 | |
JPH11177099A (ja) | 薄膜トランジスタおよび製造方法、液晶パネル用基板、液晶装置並びに電子機器 | |
JP2003249659A (ja) | 半導体装置、電気光学装置、および電子機器 | |
JP3989776B2 (ja) | 液晶表示パネルおよびそれを用いた投射型表示装置 | |
JP2004004541A (ja) | 電気光学装置、電気光学装置の駆動回路及び電子機器 |