CN106409203B - 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置 - Google Patents

使用氧化物晶体管的移位寄存器及使用寄存器的显示装置 Download PDF

Info

Publication number
CN106409203B
CN106409203B CN201610606259.XA CN201610606259A CN106409203B CN 106409203 B CN106409203 B CN 106409203B CN 201610606259 A CN201610606259 A CN 201610606259A CN 106409203 B CN106409203 B CN 106409203B
Authority
CN
China
Prior art keywords
shielding layer
transistor
node
light shielding
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610606259.XA
Other languages
English (en)
Other versions
CN106409203A (zh
Inventor
张容豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN106409203A publication Critical patent/CN106409203A/zh
Application granted granted Critical
Publication of CN106409203B publication Critical patent/CN106409203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种使用氧化物晶体管的移位寄存器及使用寄存器的显示装置，移位寄存器能够改善输出特性、操作范围和输出稳定性。移位寄存器包括多个级，每一级包括：第一输出部，包括第一上拉和第一下拉晶体管，第一上拉晶体管响应于第一节点的逻辑状态输出多个时钟中的相应时钟作为扫描信号，第一下拉晶体管响应于第二节点的逻辑状态输出第一低电压作为扫描信号；节点控制部，包括用于控制第一节点的逻辑状态和第二节点的逻辑状态的多个晶体管；至少两个遮光层，通过将晶体管划分为至少两个区域而与相应级的晶体管分别地交叠；和连接晶体管，选择性地向至少两个遮光层中的与第一上拉晶体管交叠的第一遮光层施加电压，以使得所述第一遮光层浮置。

Description

使用氧化物晶体管的移位寄存器及使用寄存器的显示装置
本申请要求享有于2015年7月31日提交的韩国专利申请No.10-2015-0108783的权益，通过引用将该专利申请结合在此，如同在此完全阐述一样。
技术领域
本发明涉及一种显示装置和用于制造显示装置的方法，且更具体地说，涉及显示装置的使用氧化物晶体管的移位寄存器。
背景技术
平板显示装置包括使用液晶的液晶显示(LCD)装置、使用发光二极管的有机发光二极管(OLED)显示装置、使用电泳颗粒的电泳显示(EPD)装置等。
平板显示装置包括：通过包含像素的像素阵列来显示图像的显示面板，每个像素独立地由薄膜晶体管(TFT)驱动；用于驱动显示面板的面板驱动器；及用于控制面板驱动器的时序控制器。面板驱动器包括用于驱动显示面板的栅极线的栅极驱动器和用于驱动显示面板的数据线的数据驱动器。
栅极驱动器包括移位寄存器，移位寄存器输出用于独立地驱动显示面板的栅极线的扫描脉冲。移位寄存器通常包括相关地连接至彼此的多个级。每个级包括多个TFT。每个级的输出作为扫描脉冲被提供至每条栅极线，同时被提供作为用于控制另一级的进位信号。近来，主要通过利用面板内栅极(GIP)技术在形成像素阵列的TFT阵列时一体地形成栅极驱动器。
氧化物半导体TFT(下文中，称为氧化物TFT)近来作为包括在显示面板中的TFT成为焦点，因为氧化物TFT具有比非晶硅TFT高的迁移率且能够在比多晶硅TFT低的温度下制造。因此，这样的包括氧化物半导体TFT的显示面板适合大规模应用。然而，氧化物TFT对光敏感，因此当暴露于光时，装置特性可能会发送改变。
图1是图解阈值电压随一般的N型氧化物TFT的光照时间的可变特性的电压-电流曲线图。
参照图1，当用光照射有源层时，氧化物有源层劣化，由此，N型氧化物TFT的阈值电压Vth偏移到负值。随着光照继续，氧化物有源层进一步劣化，并且阈值电压Vth进一步沿负方向偏移，如图1所示。
详细来说，尽管施加截止电压(off-voltage)作为主要用作移位寄存器的N型氧化物TFT的栅极电压，但栅极电压不低于施加至源极的低电压。在将截止电压施加至氧化物TFT的栅极时，氧化物TFT在逻辑上应截止。然而，由于N型氧化物TFT的阈值电压因光劣化而沿负方向偏移，导致因为栅极和源极之间的电压Vgs大于0V(Vgs>0V)而流动的漏电流增加，由此，移位寄存器可能不输出正常波形。
例如，当阈值电压因N型氧化物TFT的光劣化而沿负方向偏移时，用于控制上拉TFT的节点控制部产生漏电流，由此，控制节点的电压失真。因此，可能产生诸如由上拉TFT输出的扫描脉冲的波形失真或扫描脉冲的输出不均匀之类的输出故障。
发明内容
因此，本发明旨在提供一种基本上克服了由于相关技术的限制和缺点而导致的一个或多个问题的显示装置及其移位寄存器。
本发明的一个优点是提供一种显示装置，其包括具有提高的输出性能和/或输出稳定性的移位寄存器。
本发明的附加优点、目的和特点的一部分将在下面的描述中列出，这些优点、目的和特点的一部分在研究下文之后，对于所属领域的普通技术人员来说将变得显而易见，或可以通过对本发明的实施而获悉。本发明的目的和其它优点可以通过说明书、权利要求书以及附图中具体指出的结构来实现和获得。
为了获得这些和其他优点并根据本发明的意图，如在此具体化和概括描述的，一种移位寄存器，所述移位寄存器包括多个级，其中每一级包括：第一输出部，所述第一输出部包括第一上拉晶体管和第一下拉晶体管，所述第一上拉晶体管响应于第一节点的逻辑状态输出多个时钟中的相应时钟作为扫描信号，所述第一下拉晶体管响应于第二节点的逻辑状态输出第一低电压作为扫描信号；节点控制部，所述节点控制部包括用于控制所述第一节点的逻辑状态和所述第二节点的逻辑状态的多个晶体管；至少两个遮光层，所述遮光层通过将所述晶体管划分为至少两个区域而与相应级的晶体管分别地交叠；和连接晶体管，所述连接晶体管选择性地向所述至少两个遮光层中的与所述第一上拉晶体管交叠的第一遮光层施加电压，以使得所述第一遮光层浮置。
根据一个或多个实施方式，所述连接晶体管包括施加控制信号的栅极、施加电压的第一电极和电连接至所述第一遮光层的第二电极；并且施加所述第一节点的电压作为所述控制信号，并且所述扫描信号、所述相应时钟、进位信号和外部AC电压的其中之一被施加至所述第一电极，或者以帧为单位周期性地或非周期性地施加脉冲信号作为所述控制信号，并且包括施加至相应级的第一低电压在内的多个低电压之一被施加至所述第一电极；并且在向所述第一电极施加所述进位信号时，相应级进一步包括第二输出部，所述第二输出部包括第二上拉晶体管，所述第二上拉晶体管响应于所述第一节点的逻辑状态而输出与所述相应时钟相同或不同的进位时钟作为所述进位信号。
根据一个或多个实施方式，所述第二输出部还包括第二下拉晶体管，所述第二下拉晶体管响应于所述第二节点的逻辑状态而输出所述多个低电压中的第二低电压作为所述进位信号。
根据一个或多个实施方式，所述遮光层包括：施加多个低电压之一的所述第一遮光层和第二遮光层，或者施加所述扫描信号或所述进位信号的所述第一遮光层、第二遮光层和第三遮光层。
根据一个或多个实施方式，所述节点控制部包括：置位部，所述置位部响应于第一控制端子的逻辑状态将所述第一节点设置为所述置位部的电压；复位部，所述复位部响应于第二控制端子的逻辑状态将所述第一节点复位为所述第一低电压或所述第二低电压；噪声清除器，所述噪声清除器响应于所述第二节点的逻辑状态将所述第一节点复位为所述第二低电压；和逆变器，所述逆变器响应于所述第一节点的逻辑状态将所述逆变器的与所述第一节点具有相反逻辑状态的高电压或低电压输出至所述第二节点，并且其中，所述第一控制端子被提供起始脉冲、或者从在前级之一输出的在前扫描信号或在前进位信号；所述置位部被提供高电压、所述在前扫描信号或所述在前进位信号；并且所述第二控制端子被提供复位脉冲、或者从在后级之一输出的在后扫描信号或在后进位信号。
根据一个或多个实施方式，所述噪声清除器包括：第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管彼此串联连接在所述第一节点与所述第二低电压的供应线之间以根据所述第二节点的逻辑状态将所述第一节点复位为所述第二低电压；和第三晶体管，所述第三晶体管根据所述第一节点的逻辑状态将高电平的偏移电压提供至位于所述第一晶体管与所述第二晶体管之间的连接节点。
根据一个或多个实施方式，在所述遮光层包括所述第一遮光层和第二遮光层时，所述第一遮光层与所述第一上拉晶体管、所述第二上拉晶体管、所述置位部和在所述逆变器中连接至所述逆变器的高电压的晶体管交叠，并且与所述连接晶体管交叠或非交叠，并且所述第二遮光层在每一级中与除了与所述第一遮光层交叠的晶体管之外的其它晶体管交叠，或者所述第一遮光层与所述第一上拉晶体管和所述第二上拉晶体管交叠，并且与所述连接晶体管交叠或非交叠，并且所述第二遮光层在每一级中与除了与所述第一遮光层交叠的晶体管之外的其它晶体管交叠；或者所述第一遮光层与所述第一上拉晶体管交叠，并且与所述连接晶体管交叠或非交叠，并且所述第二遮光层在每一级中与除了所述第一上拉晶体管之外的其它晶体管交叠。
根据一个或多个实施方式，在所述遮光层包括所述第一遮光层、第二遮光层和第三遮光层时，所述第一遮光层与所述第一上拉晶体管交叠；所述第二遮光层与所述复位部、所述第一下拉晶体管、所述第二下拉晶体管以及所述噪声清除器的第一晶体管和第二晶体管交叠；所述第三遮光层与所述置位部交叠；所述第二上拉晶体管与所述第一遮光层、第二遮光层和第三遮光层的其中之一交叠；在所述逆变器中连接至所述逆变器的高电压的晶体管与所述第二遮光层和第三遮光层之一交叠，并且在所述逆变器中连接至所述逆变器的低电压的晶体管与所述第二遮光层和第三遮光层之一交叠；所述噪声清除器的第三晶体管与所述第二遮光层和第三遮光层之一交叠；并且所述连接晶体管与所述第一遮光层、第二遮光层和第三遮光层的其中之一交叠。
根据一个或多个实施方式，所述遮光层包括：所述第一遮光层、第二遮光层和第三遮光层；以及第四遮光层，所述第四遮光层与所述置位部交叠且被施加所述扫描信号、进位信号和在前扫描信号、在前进位信号以及所述多个低电压之一的其中之一；并且其中所述第一遮光层与所述第一上拉晶体管交叠；所述第二遮光层与所述复位部、所述第一下拉晶体管、所述第二下拉晶体管以及所述噪声清除器的第一晶体管和所述第二晶体管交叠；所述第二上拉晶体管与所述第一遮光层、第二遮光层和第三遮光层的其中之一交叠；连接至所述逆变器的高电压的晶体管与所述第二遮光层和第三遮光层之一交叠，并且连接至所述逆变器的低电压的晶体管与所述第二遮光层和第三遮光层之一交叠；所述噪声清除器的所述第三晶体管与所述第二遮光层和所述第三遮光层之一交叠；所述连接晶体管与所述第一遮光层、第二遮光层、第三遮光层和第四遮光层的其中之一交叠；并且被施加所述扫描信号或进位信号的所述第四遮光层通过直接连接或间接连接而电连接至所述第三遮光层；或者被施加所述多个低电压之一的所述第四遮光层通过直接连接或间接连接而电连接至所述第二遮光层。
根据一个或多个实施方式，所述置位部包括第一置位晶体管和第二置位晶体管，所述第一置位晶体管和所述第二置位晶体管串联连接在所述第一节点与所述置位部的电压供应线之间并由所述第一控制端子控制；所述复位部包括第一复位晶体管和第二复位晶体管，所述第一复位晶体管和所述第二复位晶体管串联连接在所述第一节点与所述第一低电压或第二低电压的供应线之间并由所述第二控制端子控制；并且所述第一置位晶体管与所述第二置位晶体管之间的连接节点和所述第一复位晶体管与所述第二复位晶体管之间的连接节点电连接至位于所述噪声清除器的第一晶体管与第二晶体管之间的连接节点。
根据本发明的另一方面，提供一种显示装置，所述显示装置包括嵌入在显示面板的非显示区域中的栅极驱动器，所述栅极驱动器包括如上所述的移位寄存器，所述移位寄存器用于独立地驱动所述显示面板的栅极线。
根据一个或多个实施方式，所述移位寄存器的每一级中包括的晶体管的至少之一为氧化物晶体管。
应该理解的是，对本发明进行的前面的大体性描述和下面的详细描述都是示例性和解释性的，意在对要求保护的本发明提供进一步说明。
附图说明
被包括来给本发明提供进一步理解并结合在本申请中组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：
图1是示出阈值电压随一般的氧化物TFT的光照时间的可变特性的曲线图；
图2是示意性地图解根据本发明的一个实施方式的显示装置的构造的框图；
图3是图解应用于图2中所示的显示面板的LCD子像素的结构的等效电路图；
图4是图解应用于图2中所示的显示面板的OLED子像素的结构的等效电路图；
图5是示意性地图解用作图2中所示的栅极驱动器的移位寄存器的框图；
图6是图解图5中所示的每一级中的输出部的基本构造的电路图；
图7A至图7C是示意性地图解图5中所示的遮光层的实例的视图；
图8是图解图7A中所示的输出部的TFT结构的截面图；
图9是图解根据本发明第一实施方式的移位寄存器中每一级的基本构造的电路图；
图10是图解根据本发明第二实施方式的移位寄存器中每一级的基本构造的电路图；
图11是图解根据本发明第三实施方式的移位寄存器中每一级的基本构造的电路图；
图12是图解根据本发明第四实施方式的移位寄存器中每一级的基本构造的电路图；
图13是图解根据本发明第五实施方式的移位寄存器中每一级的基本构造的电路图；
图14是图解根据本发明第六实施方式的移位寄存器中每一级的基本构造的电路图；
图15是图解根据本发明第七实施方式的移位寄存器中每一级的基本构造的电路图；
图16是图解根据本发明第八实施方式的移位寄存器中每一级的基本构造的电路图；
图17是图解根据本发明第九实施方式的移位寄存器中每一级的基本构造的电路图；
图18是图解根据本发明第十实施方式的移位寄存器中每一级的基本构造的电路图；
图19是图解根据本发明第十一实施方式的移位寄存器中每一级的基本构造的电路图；以及
图20是图解根据本发明第十二实施方式的移位寄存器中每一级的基本构造的电路图。
具体实施方式
下文中，将参照附图详细描述本发明的实施方式。
图2是图解根据本发明一个实施方式的具有嵌入其中的移位寄存器的显示装置的构造的框图。图3和图4是分别图解应用于图2中所示的显示装置的LCD子像素和OLED子像素的结构的等效电路图。
图2中所示的显示装置包括显示面板30、数据驱动器20、时序控制器10、伽马电压产生器60和电源(未示出)，显示面板30包括像素阵列50和栅极驱动器40。
时序控制器10接收从主机(host set)提供的图像数据VD和时序控制信号TCS。时序控制器10利用各种数据处理方法调制图像数据VD并将调制后的图像数据VDm输出至数据驱动器20。
时序控制器10利用时序控制信号TCS产生用于控制数据驱动器20的操作时序的数据控制信号DCS，以及用于控制栅极驱动器40的操作时序的栅极控制信号GCS。时序控制器10将数据控制信号DCS和栅极控制信号GCS分别提供至对应的驱动器。时序控制信号TCS包括点时钟和数据使能信号。时序控制信号TCS可进一步包括水平同步信号和垂直同步信号。数据控制信号DCS包括用于控制数据驱动器20中的调制后图像数据VDm的锁存时序的源极起始脉冲和源极移位时钟、用于控制图像数据信号VDa的输出周期的源极输出使能信号等。栅极控制信号包括控制栅极驱动器40的操作时间点的栅极起始脉冲以及被用作输出信号或移位控制信号的栅极时钟等。
可进一步在时序控制器10和栅极驱动器40之间设置电平移位器(未示出)。电平移位器可嵌入电源中。电平移位器将来自时序控制器10的栅极控制信号GCS(即，栅极起始脉冲和栅极时钟的晶体管-晶体管电平(TTL)电压)电平移位为用于驱动像素阵列50的TFT的栅极导通电压(栅极高电压)和栅极截止电压(栅极低电压)，然后将栅极导通电压和栅极截止电压提供至栅极驱动器40。
来自时序控制器10的数据控制信号DCS和调制后图像数据VDm被提供至数据驱动器20。数据驱动器20根据数据控制信号DCS被驱动。在从伽马电压产生器60提供的一组基准伽马电压被分别细分成对应于数据的灰度级值的灰度级电压之后，数字图像数据VDm利用细分的灰度级电压被分别转换为模拟图像数据信号VDa。模拟图像数据信号VDa被分别提供至显示面板30的数据线。
数据驱动器20包括分区地驱动显示面板30的数据线的多个数据驱动IC。在将数据驱动IC安装在诸如载带封装(TCP)、覆晶薄膜(COF)、柔性印刷电路(FPC)等的电路膜上之后，每个数据驱动IC可通过带式自动接合(TAB)贴附至显示面板30或者可按照玻上芯片方式安装在显示面板30上。
显示面板30通过其中像素布置成矩阵的像素阵列50来显示图像。像素阵列50的每个像素通常利用红色子像素、绿色子像素和蓝色子像素的组合来实现期望的颜色。可进一步提供白色子像素以提高亮度。每个子像素由TFT独立地驱动。可使用非晶硅(a-Si)TFT、多晶硅(poly-Si)TFT、氧化物TFT或有机TFT作为TFT，但在所示实施方式中使用氧化物TFT。可使用LCD面板、OLED显示面板或EPD面板作为显示面板30。
例如，当显示面板30为LCD面板时，如图3所示，每个子像素SP包括连接至一条栅极线G和一条数据线D的TFT、在TFT与公共电极之间并行布置的液晶电容器Clc和存储电容器Cst。液晶电容器Clc充入在通过TFT提供至像素电极的数据信号与提供至公共电极的公共电压Vcom之间的差值电压。液晶电容器Clc根据充入的电压来驱动液晶，并且光透射的量由充入的电压来控制。存储电容器Cst用来稳定地保持液晶电容器Clc的充电电压。
另一方面，当显示面板30为OLED面板时，如图4所示，每个子像素包括连接在高电压线EVDD和低电压线EVSS之间的OLED装置、用于独立地驱动每个OLED的第一开关TFT ST1和第二开关TFT ST2、以及包括驱动TFT DT和存储电容器Cst的像素电路。
每个OLED装置包括连接至驱动TFT DT的阳极、连接至低电压线EVSS的阴极、和设置在阳极与阴极之间的发光层。每个OLED产生与从驱动TFT DT提供的电流量成比例的光。
第一开关TFT ST1由一条栅极线Ga的栅极信号驱动以将来自对应的数据线D的数据电压提供至驱动TFT DT的栅极节点。第二开关TFT ST2由另一条栅极线Gb的栅极信号驱动以将来自基准线R的基准电压提供至源极节点。在感测模式中，第二开关TFT ST2还被用作电流从驱动TFT DT至基准线R的输出路径。
连接在驱动TFT DT的栅极节点和源极节点之间的存储电容器Cst由通过第一开关TFT ST1提供至栅极节点的数据电压和通过第二开关TFT ST2提供至源极节点的基准电压之间的电压差充电，该电压差接着被提供作为驱动TFT DT的驱动电压。
驱动TFT DT将从高电压线EVDD提供的、与从存储电容器Cst提供的驱动电压成比例的电流量提供至OLED装置以发射光。
栅极驱动器40嵌入在显示面板30的非显示区域中而具有GIP类型。当像素阵列50的TFT阵列形成于基板上时，栅极驱动器40包括形成于基板上的多个氧化物TFT。栅极驱动器40包括移位寄存器，移位寄存器响应于来自时序控制器10的栅极控制信号GCS以依次或按交错方式独立地驱动像素阵列50的栅极线G。来自时序控制器10的栅极控制信号GCS可被提供至栅极驱动器40。另一方面，来自时序控制器10的栅极控制信号GCS可通过数据驱动器20被提供至栅极驱动器40。在每条栅极线G的操作周期期间，栅极驱动器40将栅极导通电压的扫描脉冲提供至对应的栅极线G以使其处于使能状态。在除操作周期之外的其余周期期间，栅极驱动器40将栅极截止电压提供至对应的栅极线G以使其处于禁能状态。嵌入的栅极驱动器40可形成于周边区域的一侧处或形成于周边区域的两侧。
栅极驱动器40的移位寄存器包括遮光层，遮光层与氧化物有源层交叠以吸收外部和内部的光，这样，可减少或防止氧化物TFT由于暴露于光而发生的劣化。特别地，移位寄存器的每一级进一步包括连接TFT，连接TFT在具体的时间段期间将电压施加至与输出TFT交叠的遮光层，从而使遮光层选择性地处于电浮置状态。结果，可减少由遮光层导致的时钟负载，并且可通过限制电压损耗而改善输出特性。此外，每一级的遮光层可被划分为被施加不同电压的多个区域，从而可逐区域地根据TFT的期望功能来控制它们的特性。
图5是示意性地图解图2中所示的栅极驱动器中使用的移位寄存器的框图。图6是图解图5中所示的每一级中的输出部的基本构造的电路图。图7A至图7C是示意性地图解图5中所示的遮光层的实例的视图。
图5中所示的移位寄存器包括TFT部TFTs和配线部VLs，TFT部TFTs包括用于将扫描输出OUT1至OUTn独立地提供至多条栅极线的多个级ST1至STn。配线部VLs包括用于提供多个时钟信号的多条时钟线CLs和用于提供多个电源电压的多条电源线PLs。
下文中，“在前级”表示在用来输出扫描脉冲的对应级之前被驱动的级中的至少一个级，“在后级”表示在用来输出扫描脉冲的对应级之后被驱动的级中的至少一个级。
各自具有不同相位的多个时钟信号通过时钟线CLs被提供至移位寄存器。由于时钟信号循环，因此时钟信号的至少之一被提供至每一级。
级ST1至STn的每一个被依次驱动以将相应时钟作为扫描输出OUT提供至对应的栅极线并作为用于控制在前级或在后级的至少之一的进位信号。起始脉冲替代来自在前级的进位信号被提供至第一级ST1。复位脉冲替代来自在后级的进位信号可被提供至最后一级STn。
构成TFT部TFTs的级ST1至STn的每一个包括多个氧化物TFT和至少一个遮光层LS，遮光层LS与设置在TFT部TFTs下方的氧化物有源层交叠以减少或防止氧化物有源层因暴露于光而劣化。
参照图6，每一级ST进一步包括连接TFT Tcn，连接TFT Tcn用于在具体周期期间将电压施加至与输出部的上拉TFT Tu交叠的遮光层LS，以使遮光层LS选择性地浮置。连接TFTTcn在具体周期期间响应于控制信号V1并将电压V2施加至遮光层LS。
例如，连接TFT Tcn响应于控制信号V1，随后上拉TFT Tu在导通周期期间被导通，如此，电压V2被施加至遮光层LS。在除导通周期之外的周期期间，上拉TFT Tu使遮光层LS浮置。连接TFT Tcn的控制信号V1可以是用于控制上拉TFT Tu的控制节点(下文中，称为Q节点)电压或其他控制信号，比如，施加至每一帧的起始脉冲或复位脉冲。使用上拉TFT Tu的输出电压OUT、施加至上拉TFT Tu的输出时钟CLKn、进位输出、或具有两个或更多个相位的外部AC电压的其中之一，作为通过连接TFT Tcn施加至遮光层LS的电压V2。
因此，可减少由上拉TFT Tu的遮光层LS的选择性浮置导致的时钟负载。此外，遮光层LS的电压被周期性地复位，由此，可减少或防止电压损耗或波动。结果，可改善输出特性。
参照图7A、7B和7C，每一级STi包括与TFT部TFTs中的上拉TFT Tu和连接TFT Tcn的至少一部分交叠的至少一个遮光层LSa、LSb1、LSb2、LSc1和LSc2。每个遮光层LSa、LSb1、LSb2、LSc1和LSc2设置在TFT Tu或Tcn上方或下方，并与包括TFT Tu或Tcn的层分离开。
如图7A所示，每一级STi的上拉TFT Tu和连接TFT Tcn可共用遮光层LSa。如图7B所示，与上拉TFT Tu交叠的遮光层LSb1和与连接TFT Tcn交叠的遮光层LSb2可分离开。如图7C所示，与上拉TFT Tu交叠的遮光层LSc1和与连接TFT Tcn交叠的遮光层LSc2分离开，但遮光层LSc1可共用另一级且遮光层LSc2可共用另一级。
图8是图解图7A中所示的上拉TFT和连接TFT Tcn的结构的截面图。
参照图8，上拉TFT Tu和连接TFT Tcn共用位于基板100上的遮光层LS、覆盖基板100上的遮光层LS的缓冲层102、位于缓冲层102上的层间电介质层122和位于层间介电层122上的钝化层128。
上拉TFT Tu包括位于缓冲层102上的有源层110、堆叠在有源层110上的栅极电介质层118和栅极120、以及通过穿过覆盖栅极电介质层118和栅极120的层间电介质层122的接触孔CH11和CH12分别连接至有源层110的源极区域114和漏极区域116的源极124和漏极126。有源层110包括：与栅极120交叠的沟道区域112，其中栅极电介质层118插入在沟道区域112与栅极120之间；以及用于欧姆接触源极124和漏极126的导电源极区域114和漏极区域116。
连接TFT Tcn包括位于缓冲层102上的有源层210、位于有源层210上的栅极电介质层218和栅极220、以及通过穿过覆盖栅极电介质层218和栅极220的层间电介质层122的接触孔CH21和CH22分别连接至有源层210的源极区域214和漏极区域216的源极224和漏极226。特别地，漏极226通过穿过层间电介质层122和缓冲层102的接触孔CH3连接至遮光层LS。有源层210包括沟道区域212、以及用于欧姆接触源极224和漏极226的导电源极区域214和漏极区域216。
遮光层LS由不透明金属或半导体形成。遮光层LS吸收外部和内部的光，这样，可减少或防止光引入到由氧化物半导体形成的有源层110和210。由上拉TFT Tu和连接TFT Tcn共用的遮光层LS根据连接TFT Tcn的控制而选择性地浮置。
下文中，将描述图8中所示的包括TFT Tu和Tcn的氧化物TFT的制造方法。
使用第一掩模工艺在基板100上形成遮光层LS。在将遮光材料涂覆在基板100的顶表面上之后，通过使用第一掩模执行包括光刻工艺和蚀刻工艺的图案化工艺对遮光材料进行图案化，如此，在基板100的一个区域中形成遮光层LS。遮光层LS由金属或半导体形成为不透明薄膜。
通过第二掩模工艺形成缓冲层102以及位于缓冲层102上的有源层110和210。将缓冲层102涂覆在形成有遮光层LS的基板100上。缓冲层102由诸如硅氧化物(SiO2)、硅氮化物(SiNx)等的介电材料形成。在将氧化物半导体层涂覆在缓冲层102的顶表面上之后，通过使用第二掩模执行图案化工艺对氧化物半导体层进行图案化，如此，有源层110和210形成为与遮光层LS的一部分交叠。有源层110和210由非晶锌氧化物半导体和非晶铟镓锌氧化物(a-IGZO)半导体形成。例如，可通过溅射方法或化学沉积方法形成a-IGZO半导体。溅射方法可采用包括氧化镓(Ga2O3)、氧化铟(In2O3)和氧化锌(ZnO)在内的化合物靶。
使用第三掩模工艺在有源层110和210上形成各自具有堆叠结构的栅极电介质层118、218和栅极120、220。在将栅极介电材料和栅极金属材料依次涂覆在有源层110和210上之后，通过使用第三掩模执行图案化工艺对所涂覆的栅极介电材料和栅极金属材料进行图案化，如此，形成栅极120、220和分别与栅极120、220对齐的栅极电介质层118、218。随后，通过等离子体或紫外(UV)光对有源层110和210的各自被栅极120、220暴露的部分进行处理，如此，通过金属材料的渗透和扩散而形成导电源极区域114、214和漏极区域116、216。与栅极120、220交叠的区域被用作具有氧化物半导体材料的沟道区域112、212。硅氧化物(SiO2)和硅氮化物(SiNx)被选择性地用作栅极电介质层118、218。栅极120、220可具有包括选自由铜(Cu)、钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、钽(Ta)和钨(W)构成的集合中的至少一种元素或其合金的多重结构。
使用第四掩模工艺形成层间电介质层122和接触孔CH11、CH12、CH21、CH22和CH3。在将层间电介质层122涂覆在缓冲层102上以覆盖栅极120和220、栅极电介质层118和218以及有源层110和210之后，通过使用第四掩模执行图案化工艺形成各自暴露至源极区域114和214的接触孔CH11和CH21以及各自暴露至漏极区域116和216的接触孔CH12和CH22。在此情形中，亦形成穿过层间电介质层122和缓冲层102以暴露遮光层LS的一部分的接触孔CH3。层间电介质层122由硅氧化物(SiO2)、硅氮化物(SiNx)或它们的堆叠结构形成。
使用第五掩模工艺在层间电介质层122上形成源极124、224和漏极126、226。在将源极/漏极金属层涂覆在整个层间电介质层122上之后，通过使用第五掩模执行图案化工艺对源极/漏极金属层进行图案化，如此，形成源极124、224和漏极126、226。源极124和224分别通过接触孔CH11和CH21连接至有源层110和210的源极区域114和214。漏极126和226分别通过接触孔CH12和CH22连接至有源层110和210的漏极区域116和216。连接TFT Tcn的漏极226通过接触孔CH3连接至遮光层LS。源极/漏极金属层通过利用选自由铜(Cu)、钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)构成的集合中的至少一种元素或其合金形成。
接下来，在层间电介质层122上形成钝化层128以覆盖源极124、224和漏极126、226，然后执行后续掩模工艺。
图9至图12是分别图解根据本发明第一至第四实施方式的移位寄存器中每一级的基本构造的电路图。
参照图9至图12，移位寄存器的每一级基本上包括置位部1的置位TFT Ts、复位部2的复位TFT Tr、输出部5的上拉TFT Tu、和连接TFT Tcn。如图11所示，可进一步提供第二输出部6的第二上拉TFT Tu2。
置位部1的置位TFT Ts响应于在前输出PRE或起始脉冲而将高电压VDD或在前输出PRE提供至Q节点，如此，将Q节点设置为高电平。
复位部2的复位TFT Tr响应于在后输出NXT或复位脉冲而将低电压VSS或相应的输出OUT提供至Q节点，如此，将Q节点设置为低电平。
输出部5的上拉TFT Tu响应于Q节点的高电平状态，并由此输出相应的时钟CLKn作为扫描输出OUT。
如图11中所示的第二输出部6的第二上拉TFT Tu2响应于Q节点的高电平状态，并由此输出进位时钟CLKc作为进位输出CR。进位时钟CLKc可与作为上拉TFT Tu的输出OUT的时钟CLKn相同或不同。
连接TFT Tcn在具体周期期间将电压施加至上拉TFT Tu的遮光层LS，这样，遮光层LS选择性地处于浮置状态。
连接TFT Tcn在输出高电平扫描输出OUT的时钟输出周期期间将高电平电压施加至遮光层LS。另一方面，在除时钟输出周期之外的其他周期期间，没有电压施加至遮光层LS，如此，遮光层LS可变为处于浮置状态。
参照图9，在根据第一实施方式的连接TFT Tcn中，栅极可连接至Q节点，源极可连接至输出节点No，漏极可连接至上拉TFT Tu的遮光层LS。因此，连接TFT Tcn与上拉TFT Tu一起响应于将要导通的Q节点的逻辑状态，使得上拉TFT Tu的输出OUT可被施加至上拉TFTTu的遮光层LS。
参照图10，在根据第二实施方式的连接TFT Tcn中，栅极可连接至Q节点，源极可连接至时钟节点Nc，漏极连接至上拉TFT Tu的遮光层LS。因此，连接TFT Tcn与上拉TFT Tu一起响应于将要导通的Q节点的逻辑状态，使得相应的时钟CLKn可被施加至上拉TFT Tu的遮光层LS。
参照图11，在根据第三实施方式的连接TFT Tcn中，栅极可连接至Q节点，源极可连接至进位输出节点Nco，漏极可连接至上拉TFT Tu的遮光层LS。因此，连接TFT Tcn与上拉TFT Tu一起响应于将要导通的Q节点的逻辑状态，使得进位输出CR可被施加至上拉TFT Tu的遮光层LS。
参照图12，在根据第四实施方式的连接TFT Tcn中，栅极可连接至Q节点或控制信号V1的供应端子，源极可连接至控制信号V2的供应端子，漏极可连接至上拉TFT Tu的遮光层LS。
因此，连接TFT Tcn与上拉TFT Tu一起响应于将要导通的Q节点的逻辑状态，使得电压V2可被施加至上拉TFT Tu的遮光层LS。可使用具有两个或更多个相位的AC电压、或DC电压作为电压V2。具有两个或更多个相位的AC电压可被交替地施加至每一级。
如上所述，在用于上拉TFT Tu的稳定扫描输出OUT的相应栅极线的扫描周期期间，连接TFT Tcn将与源极具有类似电平的电压施加至上拉TFT Tu的遮光层LS，由此，上拉TFTTu具有双栅极结构。结果，可改善上拉TFT Tu的输出特性。此外，在包括其他栅极线的扫描周期和除相应栅极线的扫描周期之外的周期期间，连接TFT Tcn使上拉TFT Tu的遮光层LS浮置，由此，能够比施加恒定电压于遮光层LS时进一步减小时钟CLKn负载。结果，可改善上拉TFT Tu的输出特性。
同时，图12中所示的连接TFT Tcn响应于周期性地提供或非周期性地提供至每一帧的脉冲型控制信号V1，以周期性地将电压V2施加至上拉TFT Tu的遮光层LS，由此，可使遮光层LS的电压周期性地复位。
具有帧循环的起始脉冲或复位脉冲、或在垂直空白周期期间提供的附加脉冲可被施加作为控制信号V1。在每一级中使用的多个低电压的至少一个可被施加作为电压V2。此外，连接TFT Tcn的源极连接至输出节点No，由此，可以施加通过下拉TFT(Td，参见图13)输出至输出节点No的低电压。
因此，上拉TFT Tu的遮光层LS被连接TFT Tcn周期性地复位，由此，可在浮置周期期间减少或防止由电荷累积导致的电压损耗或波动。结果，可改善上拉TFT Tu的输出特性。
图13和图14是分别图解根据本发明的第五和第六实施方式的移位寄存器的每一级的基本构造的电路图。
与图9中所示的第一实施方式相比，图13中所示的第五实施方式进一步包括逆变器4和输出部5的下拉TFT Td。
与图13中所示的第五实施方式相比，图14中所示的第六实施方式进一步包括第二输出部6的第二上拉TFT Tu2和第二下拉TFT Td2。
逆变器4响应于Q节点的控制，将与Q节点的逻辑状态相反的高电压VH或低电压VL提供至QB节点。也就是说，当Q节点处于高电平状态时，逆变器4将低电压VL提供至QB节点，反之，当Q节点处于低电平状态时，逆变器4将高电压VL提供至QB节点。
输出部5的下拉TFT Td响应于与Q节点相反的QB节点的高电平以输出低电压VSS1作为输出电压OUT。
当Q节点为高电平时，第二输出部6的第二上拉TFT Tu2响应于Q节点输出进位时钟CLKc作为进位输出CR。第二输出部6的第二下拉TFT Td2响应于QB节点的高电平输出低电压VSS2作为进位输出CR。
提供至输出部5的低电压VSS1、提供至第二输出部6的低电压VSS2、提供至复位部2的低电压VSSx和提供至逆变器4的低电压VL可彼此相同或不同。
当上拉TFT Tu输出时钟CLKn作为扫描输出OUT时，在输出周期期间，连接TFT Tcn与上拉TFT Tu一起响应于将要导通的Q节点的高电平，使得扫描输出OUT被施加至上拉TFTTu的遮光层LS。在除输出周期之外的周期期间，连接TFT Tcn与上拉TFT Tu一起响应于将要截止的Q节点的低电平，使得遮光层LS浮置。
同时，代替分别应用于图10至图12中所示的第二至第四实施方式，图13中所示的逆变器4和输出部5或图14中所示的逆变器4和输出部5、6可应用于图9中所示的第一实施方式。
图15是图解根据本发明第七实施方式的移位寄存器的每一级的基本构造的电路图。
参照图15，每一级包括：TFT部，TFT部包括置位部1、复位部2、噪声清除部3、逆变器4、输出部5和第二输出部6；第一至第三遮光层LS11、LS12、LS13，第一至第三遮光层LS11、LS12、LS13与根据TFT功能被划分为施加不同电压的三个部分的TFT部交叠；以及连接TFTTcn，连接TFT Tcn选择性地使与上拉TFT Tu交叠的第一遮光层LS11浮置。
置位部1、复位部2和噪声清除部3被包括在第一节点控制部中以控制Q节点的充电或放电，逆变器4和第二复位部7被包括在第二节点控制部中以控制QB节点的充电或放电。
置位部1的置位TFT Ts响应于在前输出PRE或起始脉冲将高电压VDD或在前输出PRE提供至Q节点，由此将Q节点设置为高电平。在前级的进位输出和扫描输出之一可作为在前输出PRE被提供至置位TFT Ts的栅极。在前级的进位输出和扫描输出之一可作为高电压VDD或在前输出PRE被提供至置位TFT Ts的漏极，在这种情况下，在置位TFT Ts的栅极处的在前输出PRE和提供至漏极的在前输出PRE可彼此相同或不同。
复位部2的复位TFT Tr响应于在后输出NXT或复位脉冲将低电压VSS1提供至Q节点，由此将Q节点复位为低电平。在后级的进位输出被提供作为在后输出NXT。
逆变器4响应于Q节点的逻辑状态将逆变器4的与Q节点具有相反逻辑状态的高电压或低电压输出至QB节点，例如，逆变器4包括第一至第四TFT Ti1至Ti4，即，QB节点的充电TFT Ti1和Ti3以及QB节点的放电TFT Ti2和Ti4。
具有二极管结构的第一TFT Ti1将高电压VH提供至A节点。第二TFT Ti2响应于Q节点的控制将低电压VL1提供至A节点。第三TFT Ti3响应于A节点的控制将高电压VH提供至QB节点。第四TFT Ti4响应于Q节点的控制将低电压VL2提供至QB节点。
当Q节点处于低电平时，第二TFT Ti2和第四TFT Ti4被截止，A节点通过导通的第一TFT Ti1而被设置为高电压VH，第三TFT Ti3通过A节点的高电平被导通以将QB节点设置为高电压VH。
当Q节点处于高电平时，第二TFT Ti2和第四TFT Ti4被导通。尽管第二TFT Ti2被导通，但A节点通过第二TFT Ti2被复位为低电压VL1，由此第三TFT Ti3被截止。因此，QB节点通过导通的第四TFT Ti4复位为低电压VL2。
噪声清除器3响应于QB节点的逻辑状态将Q节点复位为低电压VSS2，例如，噪声清除器3包括具有三个TFT Ta、Tb和Tc的晶体管-晶体管偏移(下文中，称为TTO)结构。
噪声清除器3包括：第一TFT Ta和第二TFT Tb，第一TFT Ta和第二TFT Tb串联连接在Q节点和低电压VSS2的供应线之间并且响应于QB节点的逻辑状态以将Q节点复位为低电压VSS2；以及第三TFT Tc，第三TFT Tc响应于Q节点的逻辑状态以将高电压的偏移电压VA提供至第一TFT Ta和第二TFT Tb的连接节点P。
当QB节点处于低电平时，噪声清除器3的第一TFT Ta和第二TFT Tb被截止。当QB节点处于高电平时，噪声清除器3的第一TFT Ta和第二TFT Tb被导通以将Q节点复位为低电压VSS1。
当噪声清除器3的第一TFT Ta和第二TFT Tb因QB节点的低电平被截止时，第三TFTTc因Q节点的高电平被导通。导通的第三TFT Tc将高电压的偏移电压VA提供至第一TFT Ta和第二TFT Tb的连接节点P，即，第二TFT Tb的漏极和第一TFT Ta的源极。因此，QB节点的低电压VL2被施加至第一TFT Ta的栅极且高电压VA被施加至第一TFT Ta的源极，由此，栅极和源极之间的电压具有低于阈值电压的负值。结果，第一TFT Ta被完全截止，从而可减少或防止通过第一TFT Ta和第二TFT Tb的Q节点的漏电流。
高电压VDD或VH或其他DC电压(>VL2)被施加作为提供至第三TFT Tc的漏极的偏移电压VA。
第二复位部7包括第二复位TFT Tr2，第二复位TFT Tr2根据对在前输出PRE的响应将QB节点复位为低电压VL2。当置位TFT Ts将Q节点设置为高电平时，第二复位TFT Tr2与置位部1的置位TFT Ts一起被导通，以将QB节点复位为低电平。
输出部5包括如上所述的上拉TFT Tu和下拉TFT Td。第二输出部6包括如上所述的第二上拉TFT Tu2和第二下拉TFT Td2。
当Q节点通过置位部1处于高电平时，上拉TFT Tu输出相应的时钟CLKn作为扫描输出OUT，第二上拉TFT Tu2输出相应的进位时钟CLKc作为进位信号CR。相应的时钟CLKn与进位时钟CLKc彼此相同或不同。
当Q节点通过复位部2和噪声清除器3处于低电平时，下拉TFT Td输出低电压VSS1作为扫描输出OUT的低电平，第二下拉TFT Td输出低电压VSS2作为进位信号CR的低电平。
第一遮光层LS11与输出部5的上拉TFT Tu交叠。在具体周期期间，连接至第一遮光层LS11的连接TFT Tcn响应于控制信号V1将电压V2施加至第一遮光层LS11，使得第一遮光层LS11选择性地浮置。
使用Q节点电压作为控制信号V1。可使用扫描输出OUT、相应的时钟CLKn、进位输出CR、具有两个或更多个相位的AC电压、DC电压的其中之一作为电压V2。
或者，可使用施加至每一帧的起始脉冲和复位脉冲、以及垂直空白周期的控制脉冲作为控制信号。可使用用于复位第一遮光层LS11的各个低电压VSS1、VSS2、VL1和VL2的其中之一作为电压V2。
为此，连接TFT Tcn的栅极可连接至Q节点或控制信号V1的供应端子。连接TFT Tcn的漏极可连接至第一遮光层LS11。连接TFT Tcn的源极可连接至将时钟CLKn提供至上拉TFTTu的时钟节点和输出进位输出CR的进位输出节点的其中之一，或者可连接至供应电源电压的任何一条供应线。
第三遮光层LS13与置位部1、逆变器4的第一TFT Ti1和第三TFT Ti3、以及包括第二输出部6的第二上拉TFT Tu2在内的充电TFT Ts和Tu2交叠。当前级的扫描输出OUT或进位输出CR可被提供至第三遮光层LS13。为此，第三遮光层LS13可连接至输出节点或进位输出节点。
同时，连接TFT Tcn电连接至第三遮光层LS13而非第一遮光层LS11，由此可选择性地将电压V2施加至第三遮光层LS13。在这种情况下，第一遮光层LS11与第三遮光层LS13可彼此电连接。
第二遮光层LS12与复位部2、第二复位部7、噪声清除器3、逆变器4的第二TFT Ti2和第四TFT Ti4、输出部5的下拉TFT Td、以及包括第二输出部6的第二下拉TFT Td2在内的放电TFT Tr1、Tr2、Ta、Tb、Tc和Td2交叠。第二遮光层LS12可连接至低电压的供应线之一，由此可施加低电压VSS1、VSS2、VL1和VL2的其中之一。
同时，向噪声清除器3施加高电压的偏移电压VA的第三TFT Tc可与第三遮光层LS13交叠。
连接TFT Tcn可与第一至第三遮光层LS11、LS12和LS13的任何一个交叠。
在逆变器4处连接至高电压VH的第一TFT Ti1和第三TFT Ti3可与第二遮光层LS12交叠，第二TFT Ti2和第四TFT Ti4可与第三遮光层LS13交叠，或者整个逆变器4可与第二遮光层LS12和第三遮光层LS13的任何一个交叠。从电源提供的高电压VDD、VA和VH可彼此相同或不同，且可被称为栅极导通电压。
从电源提供的低电压VSS1、VSS2、VL1和VL2可彼此相同或不同，且可被称为栅极截止电压。
例如，VSS1可等于或大于VSS2。VSS2可与逆变器4的VL2相同或不同。VL2可等于或大于逆变器4处的VL1。
如果VSS2<VSS1，则复位部2的复位TFT Tr1响应于低电压VSS2，即在后进位信号的低电平，亦即在后输出NXT，然后被截止。在这种情况下，栅极和源极之间的电压(Vgs＝VSS2-VSS1)具有低于阈值电压的负值，由此复位TFT Tr1被完全截止。结果，尽管阈值电压因劣化而沿负方向移位，但可减少或防止Q节点的漏电流。
如果VL2<VSS2<VSS1，则由QB节点控制的下拉TFT Td和Td2被完全截止，由此，可减少或防止输出端子的漏电流。
此外，图15中所示的每一级包括分别连接在第一上拉TFT Tu的相应栅极和源极之间的电容器C1、在第二上拉TFT Tu2的相应栅极和源极之间的电容器C2、以及在逆变器4的第三TFT Ti3的相应栅极和源极之间的电容器C3，由此根据施加至各个漏极的高电平放大各个相应的栅极电压。在QB节点和低电压线VSS2之间进一步设置电容器C4，在噪声清除器3的连接节点P和低电压线VSS2之间进一步设置电容器C5，由此可稳定地保持连接节点P的电压。上述电容器C1至C5之一可应用于本发明的各个实施方式。
图16是图解根据本发明第八实施方式的移位寄存器中每一级的基本构造的电路图。
与图15中所示的第七实施方式相比，在图16中所示的第八实施方式的每一级中，不同之处在于第二上拉TFT Tu2与第一遮光层LS21交叠。然而，其他部件与上述实施方式的部件相同。
第一遮光层LS21与输出部5的上拉TFT Tu和输出部6的第二上拉TFT Tu2交叠。在具体周期期间，连接TFT Tcn响应于第一信号V1将电压V2施加至第一遮光层LS21，由此，第一遮光层LS21选择性地浮置。
第三遮光层LS23与置位部1以及包括逆变器4的第一TFT Ti1和第三TFT Ti3在内的充电TFT Ts、Ti1和Ti3交叠。扫描输出OUT或进位输出CR被施加至第三遮光层LS23。
第二遮光层LS22与图15中所示的第二遮光层LS12相同。
连接TFT Tcn可与第一至第三遮光层LS21、LS22和LS23之一交叠。
在逆变器4中连接至高电压VH的第一TFT Ti1和第三TFT Ti3可与第二遮光层LS22交叠，连接至低电压VL1和VL2的第二TFT Ti2和第四TFT Ti4可与第三遮光层LS23交叠，或者整个逆变器4可与第二遮光层LS22和第三遮光层LS23之一交叠。
根据包括三个遮光层的本发明的实施方式，第一遮光层可与上拉晶体管TFT Tu交叠；第二遮光层可与复位部2、下拉晶体管TFT Td、第二下拉晶体管TFT Td2以及噪声清除器3的第一TFT Ta和第二TFT Tb交叠；第三遮光层可与置位部1交叠；第二上拉晶体管TFT Tu2可与第一遮光层、第二遮光层和第三遮光层的其中之一交叠；在逆变器4中连接至逆变器4的高电压的晶体管可与第二遮光层和第三遮光层之一交叠，并且在逆变器4中连接至逆变器4的低电压的晶体管可与第二遮光层和第三遮光层之一交叠；噪声清除器3的第三TFT Tc可与第二遮光层和第三遮光层之一交叠；并且连接TFT Tcn可与第一遮光层、第二遮光层和第三遮光层的其中之一交叠。
图17是图解根据本发明第九实施方式的移位寄存器中每一级的基本构造的电路图。
与图15中所示的第七实施方式相比，在图17中所示的第九实施方式的每一级中，不同之处在于每一级包括通过将TFT部划分为施加不同电压的两部分与TFT部交叠的第一遮光层LS31和第二遮光层LS32。然而，其他部件与上述实施方式的部件相同。
第一遮光层LS31与输出部5的上拉TFT Tu、第二输出部6的第二上拉TFT Tu2、以及包括逆变器4的第一TFT Ti1和第三TFT Ti3在内的充电TFT Ts、Ti1、Ti3交叠。在具体周期期间，连接TFT Tcn响应于控制信号V1将电压V2施加至第一遮光层LS31，由此，第一遮光层LS31选择性地浮置。
第二遮光层LS32与图15中所示的第二遮光层LS12相同。
连接TFT Tcn可与第一遮光层LS31和第二遮光层LS32之一交叠。
图18是图解根据本发明第十实施方式的移位寄存器中每一级的基本构造的电路图。
图18中所示的第十实施方式的每一级包括通过将TFT部划分为施加不同电压的两部分与TFT部交叠的第一遮光层LS41和第二遮光层LS42。然而，其他部件与上述实施方式的部件相同。
第一遮光层LS41与图16中所示的第一遮光层LS21相同。
第二遮光层LS42可与置位部1、复位部2和7、噪声清除器3、逆变器4、输出部5的下拉TFT Td、第二输出部6的第二下拉TFT Td2交叠，并且可向其施加低电压VSS1、VSS2、VL1和VL2之一。
连接TFT Tcn可与第一遮光层LS41和第二遮光层LS42之一交叠。
根据包括两个遮光层的本发明的实施方式，第一遮光层可以与上拉晶体管TFTTu、第二上拉晶体管TFT Tu2、置位部1和在逆变器4中连接至逆变器4的高电压的晶体管交叠，并且与连接TFT Tcn交叠或非交叠，并且第二遮光层在每一级中可与除了与第一遮光层交叠的晶体管之外的其它晶体管交叠。或者，第一遮光层可以与上拉晶体管TFT Tu和第二上拉晶体管TFT Tu2交叠，并且与连接TFT Tcn交叠或非交叠，并且第二遮光层在每一级中可与除了与第一遮光层交叠的晶体管之外的其它晶体管交叠。或者，第一遮光层可以与上拉晶体管TFT Tu交叠，并且与连接TFT Tcn交叠或非交叠，并且第二遮光层在每一级中可与除了上拉晶体管TFT Tu之外的其它晶体管交叠。
图19和图20是分别图解根据本发明第十一和第十二实施方式的移位寄存器中每一级的基本构造的电路图。
与上面所述的实施方式相比，不同之处在于图19和图20中所示的第十一和第十二实施方式的每一级包括通过将TFT部划分为施加不同电压的四个部分与TFT部交叠的第一至第四遮光层LS51、LS52、LS53和LS54，并且置位部1A和复位部2A共用噪声清除器的第三TFT Tc，因此，这种级具有TTO结构。
此外，与上述实施方式相同，图19中所示的第十一实施方式的级将与输出部5相同的低电压VSS1提供至复位部2A。然而，图20中所示的第十二实施方式的级将与第二输出部6和噪声清除器3相同的低电压VSS2提供至复位部2A。
其他部件与上述实施方式的部件相同。
置位部1A包括彼此串联连接的一对置位TFT Ts11和Ts12。复位部2A包括彼此串联连接的一对复位TFT Tr11和Tr12。置位TFT Ts11和Ts12之间的连接节点P2与复位TFT Tr11和Tr12之间的连接节点P3电连接至噪声清除器3的第一TFT Ta和第二TFT Tb之间的连接节点P1。结果，置位部1A和复位部2A共用噪声清除器3的用于提供偏移电压的第三TFT Tc。
因此，当响应于Q节点的高电平，高偏移电压VA被施加至所示的连接节点P1、P2和P3的每一个时，噪声清除器3的第一TFT Ta、置位部1A的置位TFT Ts11和复位部2A的复位TFT Tr11的每一个的栅极和源极之间的电压Vgs低于阈值电压，从而被完全截止。结果，可减少或防止通过噪声清除器3、置位部1A和复位部2A的Q节点的漏电流。
连接TFT Tcn的栅极连接至Q节点。连接TFT Tcn的源极连接至用于产生进位输出CR的进位输出节点。连接TFT Tcn的漏极连接至与上拉TFT Tu交叠的第一遮光层LS51。
第三遮光层LS53与第二输出部6的第二上拉TFT Tu2和逆变器4中的充电TFT交叠，并且当前级的扫描输出OUT或进位输出CR被施加至第三遮光层LS53。
第二遮光层LS52与复位部2A、噪声清除器3的第一TFT Ta和第二TFT Tb、逆变器4的放电TFT、输出部5的下拉TFT Td以及第二输出部6的第二下拉TFT Td2交叠，低电压VSS1、VSS2、VL1和VL2之一被施加至第二遮光层LS52。
第四遮光层LS54与置位部1A的置位TFT Ts11和Ts12交叠。当前级的进位输出CR或扫描输出OUT、包括在在前输出PRE中的在前进位或在前扫描输出、或低电压VSS1、VSS2、VL1和VL2的其中之一可被施加至第四遮光层LS54。在当前级的进位输出CR或扫描输出OUT被提供至第四遮光层LS54时，第四遮光层LS54可通过直接连接或间接连接而电连接至如上所述的第三遮光层LS53。当低电压VSS1、VSS2、VL1和VL2之一被提供至第四遮光层LS54时，第四遮光层LS54可通过直接连接或间接连接而电连接至如上所述的第二遮光层LS52。
连接TFT Tcn可与第一至第四遮光层LS51、LS52、LS53和LS54之一交叠。
在逆变器4中，连接至高电压VH的第一TFT Ti1和第三TFT Ti3可与第二遮光层LS52交叠，连接至低电压VL1和VL2的第二TFT Ti2和第四TFT Ti4可与第三遮光层LS53交叠，或者整个逆变器4可与第二遮光层LS52和第三遮光层LS53之一交叠。
从上述描述中显而易见的是，根据本发明的实施方式可具有多个优点。
首先，通过在每一级中与TFT部交叠的遮光层，能够减少或防止光劣化，由此，可改善TFT的操作范围和输出稳定性。
第二，在每一级中与输出TFT交叠的遮光层通过连接TFT选择性地浮置，由此，可减小因遮光层导致的时钟负载，并且可通过周期性地施加电压实现的浮置来减少或防止电压损耗。结果，可改善输出特性。
第三，在每一级中遮光层根据TFT功能而被划分为多个区域，且不同的电压被施加至所划分的区域，由此，可根据区域控制TFT的特性。此外，可通过遮光层的场效应来控制阈值电压，由此，可提高输出稳定性并且可扩展正常操作范围。
对于所属领域的技术人员显而易见的是，上述的本发明并不限于上述实施方式和附图，在本发明的精神和范围内可设计出各种替代、修改和变更。

Claims (11)

1.一种移位寄存器，所述移位寄存器包括多个级，其中每一级包括：
第一输出部，所述第一输出部包括第一上拉晶体管和第一下拉晶体管，所述第一上拉晶体管响应于第一节点的逻辑状态输出多个时钟中的相应时钟作为扫描信号，所述第一下拉晶体管响应于第二节点的逻辑状态输出第一低电压作为扫描信号；
节点控制部，所述节点控制部包括用于控制所述第一节点的逻辑状态和所述第二节点的逻辑状态的多个晶体管；
至少两个遮光层，所述遮光层通过将相应级的晶体管划分为至少两个区域而与所述相应级的晶体管分别地交叠；和
连接晶体管，所述连接晶体管选择性地向所述至少两个遮光层中的与所述第一上拉晶体管交叠的第一遮光层施加电压，以使得所述第一遮光层浮置。
2.根据权利要求1所述的移位寄存器，其中：
所述连接晶体管包括施加控制信号的栅极、施加电压的第一电极和电连接至所述第一遮光层的第二电极；并且
施加所述第一节点的电压作为所述控制信号，并且所述扫描信号、所述相应时钟、进位信号和外部AC电压的其中之一被施加至所述第一电极，或者
以帧为单位周期性地或非周期性地施加脉冲信号作为所述控制信号，并且包括施加至相应级的第一低电压在内的多个低电压之一被施加至所述第一电极；并且
在向所述第一电极施加所述进位信号时，相应级进一步包括第二输出部，所述第二输出部包括第二上拉晶体管和第二下拉晶体管，所述第二上拉晶体管响应于所述第一节点的逻辑状态而输出与所述相应时钟相同或不同的进位时钟作为所述进位信号，所述第二下拉晶体管响应于所述第二节点的逻辑状态而输出所述多个低电压中的第二低电压作为所述进位信号。
3.根据权利要求2所述的移位寄存器，其中所述遮光层包括：
施加多个低电压之一的所述第一遮光层和第二遮光层，或者
施加所述扫描信号或所述进位信号的所述第一遮光层、第二遮光层和第三遮光层。
4.根据权利要求3所述的移位寄存器，其中所述节点控制部包括：
置位部，所述置位部响应于第一控制端子的逻辑状态将所述第一节点设置为所述置位部的电压；
复位部，所述复位部响应于第二控制端子的逻辑状态将所述第一节点复位为所述第一低电压或所述第二低电压；
噪声清除器，所述噪声清除器响应于所述第二节点的逻辑状态将所述第一节点复位为所述第二低电压；和
逆变器，所述逆变器响应于所述第一节点的逻辑状态将所述逆变器的与所述第一节点具有相反逻辑状态的高电压或低电压输出至所述第二节点，并且
其中，
所述第一控制端子被提供起始脉冲、或者从在前级之一输出的在前扫描信号或在前进位信号；
所述置位部被提供高电压、所述在前扫描信号或所述在前进位信号；并且
所述第二控制端子被提供复位脉冲、或者从在后级之一输出的在后扫描信号或在后进位信号。
5.根据权利要求4所述的移位寄存器，其中所述噪声清除器包括：
第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管彼此串联连接在所述第一节点与所述第二低电压的供应线之间以根据所述第二节点的逻辑状态将所述第一节点复位为所述第二低电压；和
第三晶体管，所述第三晶体管根据所述第一节点的逻辑状态将高电平的偏移电压提供至位于所述第一晶体管与所述第二晶体管之间的连接节点。
6.根据权利要求5所述的移位寄存器，其中在所述遮光层包括所述第一遮光层和第二遮光层时，
所述第一遮光层与所述第一上拉晶体管、所述第二上拉晶体管、所述置位部和在所述逆变器中连接至所述逆变器的高电压的晶体管交叠，并且与所述连接晶体管交叠或非交叠，并且所述第二遮光层在每一级中与除了与所述第一遮光层交叠的晶体管之外的其它晶体管交叠，或者
所述第一遮光层与所述第一上拉晶体管和所述第二上拉晶体管交叠，并且与所述连接晶体管交叠或非交叠，并且所述第二遮光层在每一级中与除了与所述第一遮光层交叠的晶体管之外的其它晶体管交叠；或者
所述第一遮光层与所述第一上拉晶体管交叠，并且与所述连接晶体管交叠或非交叠，并且所述第二遮光层在每一级中与除了所述第一上拉晶体管之外的其它晶体管交叠。
7.根据权利要求5所述的移位寄存器，其中在所述遮光层包括所述第一遮光层、第二遮光层和第三遮光层时，
所述第一遮光层与所述第一上拉晶体管交叠；
所述第二遮光层与所述复位部、所述第一下拉晶体管、所述第二下拉晶体管以及所述噪声清除器的第一晶体管和第二晶体管交叠；
所述第三遮光层与所述置位部交叠；
所述第二上拉晶体管与所述第一遮光层、第二遮光层和第三遮光层的其中之一交叠；
在所述逆变器中连接至所述逆变器的高电压的晶体管与所述第二遮光层和第三遮光层之一交叠，并且在所述逆变器中连接至所述逆变器的低电压的晶体管与所述第二遮光层和第三遮光层之一交叠；
所述噪声清除器的第三晶体管与所述第二遮光层和第三遮光层之一交叠；并且
所述连接晶体管与所述第一遮光层、第二遮光层和第三遮光层的其中之一交叠。
8.根据权利要求5所述的移位寄存器，其中所述遮光层包括：
所述第一遮光层、第二遮光层和第三遮光层；以及
第四遮光层，所述第四遮光层与所述置位部交叠且被施加所述扫描信号、进位信号和在前扫描信号、在前进位信号以及所述多个低电压之一的其中之一；并且其中
所述第一遮光层与所述第一上拉晶体管交叠；
所述第二遮光层与所述复位部、所述第一下拉晶体管、所述第二下拉晶体管以及所述噪声清除器的第一晶体管和所述第二晶体管交叠；
所述第二上拉晶体管与所述第一遮光层、第二遮光层和第三遮光层的其中之一交叠；
连接至所述逆变器的高电压的晶体管与所述第二遮光层和第三遮光层之一交叠，并且连接至所述逆变器的低电压的晶体管与所述第二遮光层和第三遮光层之一交叠；
所述噪声清除器的所述第三晶体管与所述第二遮光层和所述第三遮光层之一交叠；
所述连接晶体管与所述第一遮光层、第二遮光层、第三遮光层和第四遮光层的其中之一交叠；并且
被施加所述扫描信号或进位信号的所述第四遮光层通过直接连接或间接连接而电连接至所述第三遮光层；或者
被施加所述多个低电压之一的所述第四遮光层通过直接连接或间接连接而电连接至所述第二遮光层。
9.根据权利要求8所述的移位寄存器，其中：
所述置位部包括第一置位晶体管和第二置位晶体管，所述第一置位晶体管和所述第二置位晶体管串联连接在所述第一节点与所述置位部的电压供应线之间并由所述第一控制端子控制；
所述复位部包括第一复位晶体管和第二复位晶体管，所述第一复位晶体管和所述第二复位晶体管串联连接在所述第一节点与所述第一低电压或第二低电压的供应线之间并由所述第二控制端子控制；并且
所述第一置位晶体管与所述第二置位晶体管之间的连接节点和所述第一复位晶体管与所述第二复位晶体管之间的连接节点电连接至位于所述噪声清除器的第一晶体管与第二晶体管之间的连接节点。
10.一种显示装置，所述显示装置包括：
嵌入在显示面板的非显示区域中的栅极驱动器，所述栅极驱动器包括如权利要求1-9之一所述的移位寄存器，所述移位寄存器用于独立地驱动所述显示面板的栅极线。
11.如权利要求10所述的显示装置，其中所述移位寄存器的每一级中包括的晶体管的至少之一为氧化物晶体管。
CN201610606259.XA 2015-07-31 2016-07-28 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置 Active CN106409203B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0108783 2015-07-31
KR1020150108783A KR102316561B1 (ko) 2015-07-31 2015-07-31 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치

Publications (2)

Publication Number Publication Date
CN106409203A CN106409203A (zh) 2017-02-15
CN106409203B true CN106409203B (zh) 2019-03-19

Family

ID=56551309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610606259.XA Active CN106409203B (zh) 2015-07-31 2016-07-28 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置

Country Status (4)

Country Link
US (1) US10121406B2 (zh)
EP (1) EP3125225B1 (zh)
KR (1) KR102316561B1 (zh)
CN (1) CN106409203B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3089144B1 (en) * 2015-04-29 2018-04-11 LG Display Co., Ltd. Shift register using oxide transistor and display device using the same
WO2016190186A1 (ja) * 2015-05-25 2016-12-01 シャープ株式会社 シフトレジスタ回路
KR102707009B1 (ko) * 2016-12-19 2024-09-12 엘지디스플레이 주식회사 게이트 구동회로
CN106991973B (zh) * 2017-05-19 2019-01-25 京东方科技集团股份有限公司 控制发光驱动电路及显示装置、驱动方法
KR102416886B1 (ko) * 2017-08-24 2022-07-04 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 평판 표시 장치
CN107403612B (zh) 2017-09-26 2019-07-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109935209B (zh) 2018-07-18 2021-02-02 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN108711401B (zh) * 2018-08-10 2021-08-03 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
KR102522425B1 (ko) 2018-08-21 2023-04-19 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR102517126B1 (ko) * 2018-09-28 2023-04-03 삼성디스플레이 주식회사 표시 장치
KR20200047898A (ko) * 2018-10-26 2020-05-08 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20200048784A (ko) * 2018-10-30 2020-05-08 엘지디스플레이 주식회사 게이트 드라이버와 이를 포함한 유기발광 표시장치
KR102653576B1 (ko) * 2018-10-31 2024-04-03 엘지디스플레이 주식회사 쉬프트 레지스터를 포함하는 표시장치
KR102706077B1 (ko) * 2018-12-17 2024-09-13 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR102690931B1 (ko) 2019-01-17 2024-08-01 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
CN109935187B (zh) * 2019-01-18 2020-08-18 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
KR102653791B1 (ko) * 2019-05-31 2024-04-01 엘지디스플레이 주식회사 게이트 구동회로 및 이의 수리 방법
KR20200143618A (ko) * 2019-06-14 2020-12-24 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
KR20210025154A (ko) 2019-08-26 2021-03-09 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시장치
KR102676663B1 (ko) 2019-09-10 2024-06-21 삼성디스플레이 주식회사 주사 구동부
KR20220016384A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 전자 장치
KR20220037659A (ko) * 2020-09-18 2022-03-25 엘지디스플레이 주식회사 게이트 드라이버를 갖는 디스플레이 장치
CN114766049B (zh) * 2020-10-30 2023-12-22 京东方科技集团股份有限公司 显示面板的驱动方法、存储介质、驱动设备及显示设备
TWI731820B (zh) * 2020-12-08 2021-06-21 友達光電股份有限公司 移位暫存電路
CN112785978B (zh) * 2021-03-10 2022-02-01 合肥维信诺科技有限公司 一种阵列基板
US11580905B2 (en) * 2021-07-14 2023-02-14 Apple Inc. Display with hybrid oxide gate driver circuitry having multiple low power supplies
KR20230051390A (ko) * 2021-10-08 2023-04-18 삼성디스플레이 주식회사 표시장치
CN114944128A (zh) * 2022-06-29 2022-08-26 武汉天马微电子有限公司上海分公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008224722A (ja) * 2007-03-08 2008-09-25 Seiko Epson Corp 電気光学装置及び電子機器
CN103034000A (zh) * 2011-09-30 2013-04-10 株式会社日本显示器东 液晶显示装置
CN103296012A (zh) * 2012-06-29 2013-09-11 上海天马微电子有限公司 Esd保护系统及x射线平板探测器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5471028B2 (ja) * 2009-05-15 2014-04-16 三菱電機株式会社 液晶表示装置
KR101906974B1 (ko) * 2011-04-25 2018-10-12 삼성전자주식회사 광센싱 장치 및 그 구동 방법
EP2840566B1 (en) * 2012-04-20 2017-06-14 Sharp Kabushiki Kaisha Display device
US20150277168A1 (en) * 2012-11-21 2015-10-01 Sharp Kabushiki Kaisha Display device
KR102085152B1 (ko) 2013-07-24 2020-03-06 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
KR102132181B1 (ko) 2013-12-31 2020-07-10 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 제조 방법
KR102316458B1 (ko) * 2015-03-24 2021-10-25 삼성디스플레이 주식회사 액정 표시장치
EP3089144B1 (en) * 2015-04-29 2018-04-11 LG Display Co., Ltd. Shift register using oxide transistor and display device using the same
KR102360787B1 (ko) * 2015-06-30 2022-02-10 엘지디스플레이 주식회사 내장형 게이트 드라이버 및 그를 이용한 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008224722A (ja) * 2007-03-08 2008-09-25 Seiko Epson Corp 電気光学装置及び電子機器
CN103034000A (zh) * 2011-09-30 2013-04-10 株式会社日本显示器东 液晶显示装置
CN103296012A (zh) * 2012-06-29 2013-09-11 上海天马微电子有限公司 Esd保护系统及x射线平板探测器

Also Published As

Publication number Publication date
EP3125225A1 (en) 2017-02-01
US20170032733A1 (en) 2017-02-02
EP3125225B1 (en) 2017-12-20
KR20170014836A (ko) 2017-02-08
CN106409203A (zh) 2017-02-15
KR102316561B1 (ko) 2021-10-25
US10121406B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
CN106409203B (zh) 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置
EP3089144B1 (en) Shift register using oxide transistor and display device using the same
CN106097949B (zh) 移位寄存器及使用该移位寄存器的显示装置
US11282428B2 (en) Display panel including at least part of a gate driving circuit arranged in a display region, and organic light-emitting diode display device using the same
KR102279453B1 (ko) 반도체 장치
KR102360787B1 (ko) 내장형 게이트 드라이버 및 그를 이용한 표시 장치
KR102004912B1 (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
CN104867442A (zh) 一种像素电路及显示装置
US10622437B2 (en) Active matrix substrate and display device
KR102051665B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US20150380563A1 (en) Display apparatus and method for manufacturing the same
CN114220401B (zh) 具有栅极驱动器的显示装置
CN114220400B (zh) 具有栅极驱动器的显示装置
US10490144B2 (en) TFT circuit and shift register circuit
US11075223B2 (en) Thin film transistor array panel with integrated gate driver including noise removal unit
KR102507121B1 (ko) 게이트 구동 회로 및 이를 포함하는 디스플레이 장치
US7522146B2 (en) Scanning-line selecting circuit and display device using the same
CN101958099A (zh) 显示设备的驱动方法
CN109637435A (zh) 一种显示面板的驱动电路、驱动方法及显示装置
US20240290278A1 (en) Display device
US20240321909A1 (en) Display apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant