CN103296012A - Esd保护系统及x射线平板探测器 - Google Patents

Esd保护系统及x射线平板探测器 Download PDF

Info

Publication number
CN103296012A
CN103296012A CN2012102250731A CN201210225073A CN103296012A CN 103296012 A CN103296012 A CN 103296012A CN 2012102250731 A CN2012102250731 A CN 2012102250731A CN 201210225073 A CN201210225073 A CN 201210225073A CN 103296012 A CN103296012 A CN 103296012A
Authority
CN
China
Prior art keywords
esd protection
amorphous silicon
protection circuit
esd
light shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102250731A
Other languages
English (en)
Other versions
CN103296012B (zh
Inventor
黄忠守
夏军
肖文文
金利波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201210225073.1A priority Critical patent/CN103296012B/zh
Priority to PCT/CN2012/086618 priority patent/WO2014000394A1/zh
Priority to KR1020137023591A priority patent/KR101468511B1/ko
Priority to EP12869590.5A priority patent/EP2869338B1/en
Priority to US14/018,810 priority patent/US9142954B2/en
Publication of CN103296012A publication Critical patent/CN103296012A/zh
Application granted granted Critical
Publication of CN103296012B publication Critical patent/CN103296012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Measurement Of Radiation (AREA)

Abstract

一种ESD保护系统及X射线平板探测器，所述ESD保护系统包括ESD泄露母线及一端与ESD泄露母线连接的ESD保护电路，ESD保护电路至少包括一对以背靠背方式连接在一起的非晶硅薄膜晶体管，一对非晶硅薄膜晶体管的沟道正上方覆盖有第一遮光层。将该ESD保护系统应用于X射线平板探测器时，在X射线平板探测器的使用过程中不会产生光生电流，减少了光生电流对扫描线电压造成的影响，从而减少电子图像波动、噪声及驱动功耗的浪费；另外，将所述第一遮光层连接到固定负电位时，能在保证ESD保护电路具有较小阈值电压的同时，又能抑制ESD保护电路中的漏电流，进而能防止X射线平板探测器存在较大驱动功耗的浪费。

Description

ESD保护系统及X射线平板探测器
技术领域
本发明涉及一种ESD保护系统，特别是涉及一种可为X射线平板探测器提供保护的ESD保护系统，另外，本发明还涉及一种具有所述ESD保护系统的X射线平板探测器。
背景技术
目前，国内外市场上流通的X射线平板探测器（X-ray Flat Panel Detector）从原理上分为两种类型：一种是间接能量转换型，另一种是直接能量转换型。由于间接能量转换型X射线平板探测器具有转换效率高、动态范围广、空间分辨率高、环境适应性强等优点，所以它是目前X射线平板探测器市场的主流。
如图1所示，间接能量转换型X射线平板探测器（本发明将这种探测器均简称为X射线平板探测器）包括：形成在基板（未图示）上的多条扫描线（scan line，还可称为栅极线（gate line））2及多条数据线（data line）3，扫描线2与数据线3交错排列形成多个像素区域，像素区域内设有像素单元4；形成在基板上并覆盖在像素区域上方的闪烁体层或荧光体层（未图示）。每个像素单元4包括一个光电二极管（photodiode）5、一个一端与光电二极管5连接的像素开关6，光电二极管5用于将可见光转化为电荷，由于非晶硅及其合金（如掺杂有锗的非晶硅）在可见光波段内具有优越的光电转换功能、对高能量的辐射具有较好的耐辐射性能及比较容易进行大面积制造，故光电二极管5通常由非晶硅制作形成。像素开关6用于控制像素单元4的开启或关闭，它可以是非晶硅薄膜晶体管（amorphous silicon thin-film-transistor，a-SiTFT）或二极管（diode）。每行像素单元4的像素开关6与同一条数据线3连接，每列像素单元4的像素开关6与相应的同一条扫描线2连接，数据线3与数据处理单元（也可称其为readout unit）7连接，扫描线2与地址控制单元（也可称其为gate drive unit）8连接。
上述X射线平板探测器的工作原理是：X射线经过闪烁体层或荧光体层产生可见光，可见光经像素单元4中的光电二极管5转换并产生电荷，电荷存储在光电二极管5中，地址控制单元8对像素阵列1中的扫描线2逐行施加电压，使像素开关6逐行打开，存储在光电二极管5中的电荷经由数据线3输出到数据处理单元7，数据处理单元7会对获得的电信号作进一步的放大、模/数转换等处理，最终获得图像信息。
由于X射线平板探测器中光电二极管及薄膜晶体管（即像素开关）所含的薄膜层数较多且面积较大，在X射线平板探测器设计、制造、装配和测试的整个过程中都容易发生静电放电（ESD，electro-static discharge）。而几乎所有的微电子电路都会对ESD非常敏感，因此，为了提高X射线平板探测器的良率及降低生产成本，需为其提供静电保护。
现有X射线平板探测器的ESD保护系统包括短路环（shorting bus）、MIM二极管（metal-insulator-metal diode），但这些ESD保护系统存在与X射线平板探测器的测试、维修要求不兼容等诸多问题。
为解决上述问题，于2006年5月4日公开、公开号为US2006/0092591A1及名称为“on-substrate ESD protection for array based image sensors”的美国专利公开了一种为图1所示X射线平板探测器提供ESD保护的ESD保护系统。如图2所示，所述ESD保护系统包括形成在基板（未图示）上的ESD泄漏母线10及形成在基板上的ESD保护电路11，ESD泄漏母线10可接地。ESD保护电路11具有第一接线端12及第二接线端13，其中，第一接线端12与ESD泄漏母线10连接，第二接线端13与X射线平板探测器的扫描线2连接。
图3是图2中所述ESD保护系统的等效电路示意图，如图3所示，ESD保护电路11是由一对以背靠背（back-to-back）方式连接在一起的第一非晶硅薄膜晶体管（TFT）15、第二非晶硅薄膜晶体管（TFT）16构成。当X射线平板探测器的扫描线2上有ESD产生时，且当ESD保护电路第一接线端12与第二接线端13之间的电压超过一倍薄膜晶体管的阈值电压时，该ESD保护系统中的第一非晶硅薄膜晶体管15及第二非晶硅薄膜晶体管16会自动开启，保证ESD在短时间内能从扫描线2流至ESD泄露母线10，从而避免探测器的局部被ESD电压击穿或产生TFT阈值电压漂移或者其它损伤。
图4是所述ESD保护电路中第一非晶硅薄膜晶体管的剖视图，如图4所示，第一非晶硅薄膜晶体管15形成在基板17上，该晶体管15包括栅极18、位于栅极18上方的有源层19及覆盖在有源层19上方的源极20与漏极21，有源层19由非晶硅层19a及位于非晶硅层19a上方的N+非晶硅层19b构成。结合图3所示，ESD保护电路11中第二非晶硅薄膜晶体管16的结构与第一非晶硅薄膜晶体管15相同。
结合图3及图4所示，由X射线平板探测器的工作原理可知，在其正常使用过程中X射线会辐射至覆盖在像素单元上方的闪烁体层或荧光体层，并被闪烁体层或荧光体层转化为可见光，由于X射线平板探测器像素单元与ESD保护电路形成在同一基板上，可见光在照射像素单元的同时，也会照射ESD保护电路。这意味着ESD保护电路中第一非晶硅薄膜晶体管15及第二非晶硅薄膜晶体管16也会暴露在可见光22下，而第一非晶硅薄膜晶体管15及第二非晶硅薄膜晶体管16的沟道（channel）是由可将可见光转化为电荷的非晶硅制成，故在X射线平板探测器的工作过程中ESD保护电路会产生较大的光生电流。
由于ESD保护电路与X射线平板探测器中的扫描线连接，故所述光生电流会影响扫描线上的电压，使扫描线的实际电压值与理想电压值存在偏差，致使最终获得的电子图像产生波动（图像画面出现横竖条纹），且会造成噪声增大。为了使扫描线上的电压值符合要求，可利用X射线平板探测器的外围电路对扫描线电压进行纠正或补偿，但这又会造成驱动功耗的浪费。
另外，当像素单元中的像素开关为非晶硅薄膜晶体管时，ESD保护电路中的非晶硅薄膜晶体管与像素单元中的非晶硅薄膜晶体管是在同一制作步骤中形成，故两种薄膜晶体管的阈值电压相同。为了减少像素单元中薄膜晶体管的驱动功耗，且为保证在较低的ESD电压下ESD保护电路中的薄膜晶体管就能开启，故ESD保护电路中的薄膜晶体管及像素单元中的薄膜晶体管的阈值电压通常都为1V~3V。但是，在正常驱动X射线平板探测器工作时，施加在扫描线上的电压通常为-10V~+25V，由于ESD保护电路与X射线平板探测器中的扫描线连接，故此时施加在ESD保护电路的薄膜晶体管上的电压也为-10V~+25V。此时，无论施加在扫描线上的电压是正电压或是负电压，都会造成ESD保护电路中存在较大的泄露电流，导致扫描线上也存在较大的泄露电流，造成极大的驱动功耗浪费。因此，在具有上述ESD保护系统的X射线平板探测器中，无法实现在保证ESD保护电路具有较小阈值电压的同时，又能防止X射线平板探测器存在较大驱动功耗的浪费。
发明内容
本发明要解决的一个问题是提供一种ESD保护系统，将该保护系统应用于X射线平板探测器时，不仅可以为X射线平板探测器提供ESD保护，而且在X射线平板探测器的使用过程中不会产生光生电流，减少了光生电流对扫描线电压造成的影响，从而减少电子图像波动、噪声及驱动功耗的浪费。
本发明要解决的另一个问题是提供一种具有所述ESD保护系统的X射线平板探测器，它能在保证ESD保护电路具有较小阈值电压的同时，又能抑制ESD保护电路中的漏电流，进而防止X射线平板探测器存在较大驱动功耗的浪费。
为解决上述问题，本发明提供了一种ESD保护系统，包括：
形成在基板上的ESD泄露母线；
形成在所述基板上并具有第一及第二接线端的ESD保护电路，所述第一接线端与所述ESD泄露母线连接，所述ESD保护电路至少包括一对非晶硅薄膜晶体管，所述一对非晶硅薄膜晶体管包括以背靠背方式连接的第一及第二非晶硅薄膜晶体管，所述第一及第二非晶硅薄膜晶体管的沟道正上方覆盖有第一遮光层。
可选地，所述ESD保护电路包括多个以串联、并联或串联并联相结合方式连接的所述一对非晶硅薄膜晶体管。
可选地，所述第一遮光层的面积大于或等于所述第一及第二非晶硅薄膜晶体管沟道的面积。
可选地，所述ESD泄露母线接地或与第一固定电位连接。
可选地，所述第一遮光层的材料为导电材料，所述第一遮光层与第二固定电位连接。
可选地，所述导电材料至少包括Mo、W、Al中的一种。
可选地，所述第二固定电位为固定负电位或零电位。
可选地，所述第二固定电位由外部电源提供。
可选地，所述ESD保护电路还包括设置在所述第一及第二非晶硅薄膜晶体管沟道上方并与所述第一遮光层接触的第一导电层，所述第一导电层设置在所述第一遮光层的上方或下方，且所述第一导电层至少与所述第一遮光层部分交叠，所述第一遮光层的材料为导电材料，所述第一导电层与第二固定电位连接。
可选地，所述导电材料至少包括Mo、W、Al中的一种。
可选地，所述第二固定电位为固定负电位或零电位。
可选地，所述第二固定电位由外部电源提供。
可选地，所述ESD保护电路还包括设置在所述第一及第二非晶硅薄膜晶体管沟道上方并与所述第一遮光层接触的第一导电层，所述第一导电层设置在所述第一遮光层的上方或下方，且所述第一导电层至少与所述第一遮光层部分交叠，所述第一遮光层的材料为非导电材料，所述第一导电层与第二固定电位连接。
可选地，所述第二固定电位为固定负电位或零电位。
可选地，所述第二固定电位由外部电源提供。
相应的，本发明还提供了一种X射线平板探测器，包括：
形成在基板上的多条扫描线及多条数据线，所述扫描线与所述数据线交错排列形成多个像素区域，所述像素区域内设有像素单元，所述像素单元包括光敏单元与像素开关；
如上所述的ESD保护系统，所述ESD保护系统中所述ESD保护电路的数量为一个或以上，至少有一条扫描线与一个所述ESD保护电路的第二接线端连接。
可选地，所述光敏单元为光电二极管，所述像素开关为非晶硅薄膜晶体管，所述光电二极管包括下电极、设置在所述下电极上的光电转换层及设置在所述光电转换层上的上电极，所述光电二极管的下电极与所述像素开关连接、上电极与外接偏压的第二导电层连接，所述像素开关包括与所述光敏单元下电极连接的源极、与数据线连接的漏极及与扫描线连接的栅极。
可选地，所述像素开关的沟道正上方设置有第二遮光层。
可选地，所述第二遮光层至少与所述第二导电层部分交叠，且所述第二述遮光层与所述第二导电层接触，所述第二遮光层设置在所述第二导电层的上方或下方。
可选地，所述ESD保护系统中所述ESD保护电路的数量为两个或以上，其中一个所述ESD保护电路的第一接线端与所述ESD泄露母线连接、第二接线端与一条扫描线连接，其中一个所述ESD保护电路的第一接线端与所述ESD泄露母线连接、第二接线端接地。
与现有技术相比，本发明具有以下优点：
本发明所提供的ESD保护系统包括ESD泄露母线及ESD保护电路，ESD保护电路具有第一及第二接线端，第一接线端与ESD泄露母线连接，ESD保护电路至少包括一对非晶硅薄膜晶体管，所述一对非晶硅薄膜晶体管包括以背靠背方式连接的第一及第二非晶硅薄膜晶体管，第一及第二非晶硅薄膜晶体管的沟道正上方覆盖有第一遮光层。将该ESD保护系统应用于X射线平板探测器时，不仅可以为X射线平板探测器提供ESD保护，而且在X射线平板探测器的使用过程中不会产生光生电流，减少了光生电流对扫描线电压造成的影响，从而减少电子图像波动、噪声、驱动功耗的浪费。
另外，将所述ESD保护系统中的第一遮光层连接到固定负电位时，能在保证ESD保护电路具有较小阈值电压的同时，又能抑制ESD保护电路中的漏电流，进而能防止X射线平板探测器存在较大驱动功耗的浪费。
另外，所述ESD保护系统中除了遮光层之外，其它结构都是在现有X射线平板探测器制程中形成的，因此，几乎没有增加新的制程。
附图说明
图1是现有一种X射线平板探测器像素阵列的等效电路示意图；
图2是现有一种具有ESD保护系统的X射线平板探测器的等效电路示意图，所述ESD保护系统包括ESD泄露母线及ESD保护电路，所述ESD保护电路包括第一非晶硅薄膜晶体管及第二非晶硅薄膜晶体管；
图3是图2中所述ESD保护系统的等效电路示意图；
图4是图2中所述ESD保护电路的第一非晶硅薄膜晶体管的剖视图；
图5是本发明ESD保护系统的一个实施方式中ESD保护系统的等效电路示意图；
图6是图5所示ESD保护系统的第一非晶硅薄膜晶体管的一个实施例中第一非晶硅薄膜晶体管的剖视图；
图7是本发明具有ESD保护系统的X射线平板探测器的一个实施例中X射线平板探测器的等效电路示意图；
图8是图7中ESD保护电路连接在扫描线与ESD泄漏母线之间的放大图；
图9是本发明X射线平板探测器的一个实施例中像素单元的剖视图；
图10是第一及第二非晶硅薄膜晶体管连接在ESD泄露母线与扫描线之间的布局结构图；
图11是在图10所示第一及第二非晶硅薄膜晶体管沟道上方设置第一遮光层及第一导电层之后的布局结构图一；
图12是在图10所示第一及第二非晶硅薄膜晶体管沟道上方设置第一遮光层及第一导电层之后的布局结构图二；
图13是在图10所示第一及第二非晶硅薄膜晶体管沟道上方设置第一遮光层及第一导电层之后的布局结构图三；
图14是在ESD保护电路上设置与固定负电位连接的第一遮光层、以及在ESD保护电路上设置与零电位连接的第一遮光层时ESD保护电路输入电压Vbias与漏电流Iesd之间的关系曲线图；
图15是本发明一种为ESD保护系统的第一遮光层提供固定负电位的等效电路示意图；
图16是本发明另一种为ESD保护电路的第一遮光层提供固定负电位的等效电路示意图。
具体实施方式
本发明要解决的一个问题是提供一种ESD保护系统，将该保护系统应用于X射线平板探测器时，不仅可以为X射线平板探测器提供ESD保护，而且在X射线平板探测器的使用过程中不会产生光生电流，减少了光生电流对扫描线电压造成的影响，从而减少电子图像波动、噪声及驱动功耗的浪费。
为解决这个问题，本发明所述ESD保护系统包括ESD泄露母线及ESD保护电路，所述ESD保护电路具有第一及第二接线端且至少包括一对非晶硅薄膜晶体管（amorphous silicon thin-film-transistor，a-Si TFT），所述一对非晶硅薄膜晶体管包括以背靠背（back-to-back）方式连接的第一、第二非晶硅薄膜晶体管，ESD保护电路的第一接线端与ESD泄露母线连接，ESD泄露母线接地或与第一固定电位连接。将所述ESD保护系统应用于X射线平板探测器时，至少有一条扫描线与ESD保护电路的第二接线端连接。由于ESD泄露母线接地或与第一固定电位连接，当扫描线上有ESD产生时，可使与此扫描线连接的ESD保护电路中的第一及第二非晶硅薄膜晶体管打开，使ESD快速流至ESD泄露母线，并被导走。
为了在X射线平板探测器的使用过程中ESD保护电路不会产生光生电流，发明人提出，在第一及第二非晶硅薄膜晶体管的沟道正上方设置一层由透光率很低的材料制成的第一遮光层，所述第一遮光层能防止光照射到第一及第二非晶硅薄膜晶体管的沟道，避免了光生电流的产生。
考虑到如果所述第一遮光层是浮置（electrically floating）的话，随着使用工艺和环境条件的变化，它会给ESD保护系统及X射线平板探测器带来许多不可控制的影响，以致影响ESD保护系统及X射线平板探测器的电学性能。例如，浮置的第一遮光层可能会影响电路的RC延迟性能、电容耦合性能等等；另外，浮置的第一遮光层可能会导致其电位不稳定，这会导致位于第一遮光层下方的第一及第二非晶硅薄膜晶体管沟道无法正常的导通或截止，使ESD保护系统无法正常工作。因此，为了避免上述缺陷的发生，发明人提出，将所述第一遮光层连接到一个固定电位上。
本发明要解决的另一个问题是提供一种具有所述ESD保护系统的X射线平板探测器，它能在保证ESD保护电路具有较小阈值电压的同时，又能抑制ESD保护电路中的漏电流，进而防止X射线平板探测器存在较大驱动功耗的浪费。
为解决这个问题，发明人提出，将所述ESD保护系统中的第一遮光层连接到一个固定负电位，这样，在保证ESD保护电路具有较小阈值电压的同时，当正常驱动X射线平板探测器工作时，可以从第一及第二非晶硅薄膜晶体管的沟道背面对薄膜晶体管的电流施加电场的影响，减少了ESD保护电路中的漏电流，进而减少了X射线平板探测器驱动功耗的浪费。
由此可见，当在ESD保护电路的第一非晶硅薄膜晶体管及第二非晶硅薄膜晶体管沟道正上方覆盖一层第一遮光层，且将第一遮光层连接到一个固定负电位时，可同时解决上述两个问题。
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
图5是本发明ESD保护系统的一个实施方式中ESD保护系统的等效电路示意图，如图5所示，ESD保护系统包括：形成在基板（未图示）上的ESD泄露母线120；形成在所述基板上的ESD保护电路130，ESD保护电路130具有第一接线端131及第二接线端132，第一接线端131与ESD泄露母线120连接，第二接线端132与需进行ESD保护的电路连接，ESD保护电路130的数量可为一个或以上，可根据ESD保护系统的应用场合设置ESD保护电路130的数量，以为需进行ESD保护的电路提供最佳的ESD保护。
ESD保护电路130至少包括一对非晶硅薄膜晶体管，所述一对非晶硅薄膜晶体管（amorphous silicon thin-film-transistor，a-Si TFT）包括以背靠背方式连接的第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150，所谓背靠背方式连接是指第一非晶硅薄膜晶体管140的栅极141及源极142与第二非晶硅薄膜晶体管150的漏极153连接，第一非晶硅薄膜晶体管140的漏极143与第二非晶硅薄膜晶体管150的栅极151及源极152连接。第一非晶硅薄膜晶体管140栅极141及源极142与第二非晶硅薄膜晶体管150漏极153的连接端作为ESD保护电路130的第一接线端131，第一非晶硅薄膜晶体管140漏极143与第二非晶硅薄膜晶体管150栅极151及源极152的连接端作为ESD保护电路130的第二接线端132。因此，第一非晶硅薄膜晶体管140栅极141及源极142以及第二非晶硅薄膜晶体管150漏极153与ESD泄漏母线120连接，第一非晶硅薄膜晶体管140漏极143以及第二非晶硅薄膜晶体管150栅极151及源极152与需进行ESD保护的电路连接。
在本发明的优选实施例中，ESD保护电路130中包括多个（两个或以上）所述一对非晶硅薄膜晶体管（包括第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150），多个所述一对非晶硅薄膜晶体管之间可以串联、并联或串并联相结合的方式连接。当多对非晶硅薄膜晶体管相互串联时，可使ESD保护系统承受更大的ESD电压；当多对非晶硅薄膜晶体管相互并联时，可增加ESD保护系统的ESD泄露路径。
本实施例中，ESD保护电路130具有两对非晶硅薄膜晶体管，且两对非晶硅薄膜晶体管之间以串联方式连接。当ESD保护电路130第一接线端131与第二接线端132之间的电压小于两倍薄膜晶体管的阈值电压（thresholdvoltage）时，由于ESD保护电路130具有较大的电阻，故薄膜晶体管中只有微量的电流流过。相反，当ESD保护电路130第一接线端131与第二接线端132之间的电压大于两倍薄膜晶体管的阈值电压时，由于ESD保护电路130具有较小的电阻，第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150被打开，在短时间内大量的电流可流至ESD泄露母线120中，而ESD泄露母线120可接地或与第一固定电位连接，这样，电流可被导走。
为避免可见光会照射到ESD保护电路130中第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150的沟道上方，导致ESD保护电路130产生光生电流，第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150的沟道正上方覆盖有一层第一遮光层146。第一遮光层146是由透光率很低的材料，如金属、无机薄膜、有机薄膜（包括不透光的陶瓷、金属氧化物）制成，且第一遮光层146的材料可以是导电材料，也可以是非导电材料。为了确保可见光完全不能进入第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150的沟道上方，第一遮光层146的面积大于或等于第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150的沟道面积。
考虑到如果第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150沟道正上方的第一遮光层146是浮置（electrically floating）的话，它会给ESD保护系统及需进行ESD保护的电路带来许多不可控制的影响，以致影响ESD保护系统及需进行ESD保护的电路的电学性能：例如，浮置的第一遮光层146可能会影响电路的RC延迟性能、电容耦合性能等等；另外，浮置的第一遮光层146可能会导致其电位不稳定，这会导致位于第一遮光层146下方的薄膜晶体管沟道无法正常的导通或截止，使ESD保护系统无法正常工作。因此，为了避免上述缺陷的发生，将第一遮光层146连接到第二固定电位160上。
第一遮光层146连接到第二固定电位160是指：当第一遮光层146的材料为导电材料时，第一遮光层146直接与第二固定电位160连接，或者，第一遮光层146与其它导电结构连接，所述其它导电结构又与第二固定电位160连接；当第一遮光层146的材料为非导电材料时，第一遮光层146与其它导电结构连接，所述其它导电结构又与第二固定电位160连接。
图6是图5所示ESD保护系统的第一非晶硅薄膜晶体管的一个实施例中第一非晶硅薄膜晶体管的剖视图，如图6所示，第一非晶硅薄膜晶体管140形成在基板110，其包括：栅极141、位于栅极141上方的有源层144以及覆盖在有源层144上方的源极142与漏极143。栅极141可利用Ti、Al、Mo等金属材料形成，有源层144由非晶硅层144a及位于非晶硅层144a上方的N+非晶硅层144b构成，源极142及漏极143可利用Al、Mo等金属材料形成。第一非晶硅薄膜晶体管140的上方形成有绝缘层145，如SiNx、SiOx等。第一遮光层146形成在绝缘层145上方，且第一遮光层146覆盖在第一非晶硅薄膜晶体管140的沟道正上方，为了使第一遮光层146能将可见光完全阻挡在第一非晶硅薄膜晶体管140的沟道外，第一遮光层146的面积大于或等于第一非晶硅薄膜晶体管140的沟道面积。需说明的是，结合图5所示，ESD保护电路130中第二非晶硅薄膜晶体管150的结构与图6中第一非晶硅薄膜晶体管140的结构相同，在此不赘述。
结合图5及图6所示，在一个实施例中，第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150沟道正上方的第一遮光层146由导电材料制成，且第一遮光层146直接与第二固定电位160连接。在一个实施例中，所述导电材料至少包括Mo、W、Al中的一种，当然，所述导电材料也可包括其它金属。第二固定电位160可为零电位、固定正电位或固定负电位，且第二固定电位160可由外部电源提供，也可由需进行ESD保护的电路中具有固定电位的相应结构提供。
结合图5及图6所示，在一个实施例中，ESD保护电路130还包括设置在第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150沟道上方的第一导电层147，第一导电层147可设置在第一遮光层146的上方或下方（图中第一导电层147设置在第一遮光层146的下方），且第一导电层147与第一遮光层146接触，因此，第一导电层147至少与第一遮光层146部分交叠，换言之，第一导电层147可设置在第一遮光层146的正上方或正下方，第一导电层147还可设置在第一遮光层146的左上下方或右上下方。第一遮光层146由导电材料制成，且第一导电层147与第二固定电位160连接。在一个实施例中，所述导电材料至少包括Mo、W、Al中的一种，当然，所述导电材料也可包括其它金属。第二固定电位160可为零电位、固定正电位或固定负电位，且第二固定电位160可由外部电源提供，也可由需进行ESD保护的电路中具有固定电位的相应结构提供。在一个实施例中，第一导电层147的材料可为ITO（Indium Tin Oxide，铟锡氧化物），当然，在其它实施例中，第一导电层147可利用其它合适的导电材料制成。需说明的是，第一导电层147可利用单独的制作工艺形成，也可与需进行ESD保护的电路中的相应层同步形成，这样，不仅可以节省ESD保护系统的制作成本，还可减少ESD保护系统的制作周期。
结合图5及图6所示，在一个实施例中，ESD保护电路130还包括设置在第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150沟道上方的第一导电层147，第一导电层147可设置在第一遮光层146的上方或下方（图中第一导电层147设置在第一遮光层146的下方），且第一导电层147与第一遮光层146接触，因此，第一导电层147至少与第一遮光层146部分交叠，换言之，第一导电层147可设置在第一遮光层146的正上方或正下方，第一导电层147还可设置在第一遮光层146的左上下方或右上下方。第一遮光层146由非导电材料制成，且第一导电层147与第二固定电位160连接。第二固定电位160可为零电位、固定正电位或固定负电位，且第二固定电位160可由外部电源提供，也可由需进行ESD保护的电路中具有固定电位的相应结构提供。在一个实施例中，第一导电层147的材料可为ITO（Indium Tin Oxide，铟锡氧化物），当然，在其它实施例中，第一导电层147可利用其它合适的导电材料制成。需说明的是，第一导电层147可利用单独的制作工艺形成，也可与需进行ESD保护的电路中的相应层同步形成，这样，不仅可以节省ESD保护系统的制作成本，还可减少ESD保护系统的制作周期。
ESD保护电路130的第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150沟道正上方设置了第一遮光层146之后，当ESD保护系统暴露在可见光下时，ESD保护电路130不会产生光生电流。本发明中的ESD保护系统通常设置在需进行ESD保护的电路的外围区域，需根据预进行ESD保护的电路的具体结构来设置ESD保护系统的位置，ESD保护系统的位置不应影响预进行ESD保护的电路的正常工作。
图7是本发明具有ESD保护系统的X射线平板探测器的一个实施例中X射线平板探测器的等效电路示意图，图8是图7中ESD保护电路连接在扫描线与ESD泄漏母线之间的放大图，如图7及图8所示，X射线平板探测器包括形成在基板110上的多条（两条或以上）扫描线（scan line或gate line）220及多条（两条或以上）数据线（data line）210，扫描线220与数据线210交错排列形成多个像素区域，所述像素区域内设有像素单元200。同一行的像素单元200通过数据线210连接，同一列的像素单元200通过扫描线220连接，且每个像素单元200的一端与一条数据线210连接，另一端与一条扫描线220连接。像素单元200包括光敏单元230及像素开关240，光敏单元230的一端与外接偏压的第二导电层250连接以接受偏压信号，另一端与像素开关240连接。基板110可以是常见的半导体衬底，也可以是玻璃基板。图中仅显示两个像素单元200、一条数据线210及两条扫描线220。然而，本领域技术人员应该知晓的是，X射线平板探测器中可包括N×N个像素单元200，N×N个像素单元200设置在由N条数据线210及N条扫描线220排列形成的像素区域内，其中N为任意大于0的整数。第二导电层250需利用透明导电材料制成，在一个实施例中，所述透明导电材料可为ITO。
图9是本发明X射线平板探测器的一个实施例中像素单元的剖视图，如图9所示，在本实施例中，光敏单元230为光电二极管（photodiode），像素开关240为非晶硅薄膜晶体管（a-Si TFT）。像素开关240包括形成在基板110上的栅极241、位于栅极241上方的有源层244及覆盖在有源层244上方的源极242与漏极243。栅极241可利用Ti、Al、Mo等金属材料形成，有源层244由非晶硅层244a及位于非晶硅层244a上方的N+非晶硅层244b构成，源极242及漏极243可利用Al、Mo等金属材料形成。像素开关240的源极242延伸至光敏单元230所在的区域，并作为光敏单元230的下电极。在位于光敏单元230区域的源极242上形成PIN型光电转换层231。PIN型光电转换层231由下至上依次包括P+非晶硅层、I非晶硅层及N+非晶硅层。PIN型光电转换层231上形成有上电极232，上电极232与外接偏压的第二导电层250连接，在驱动X射线平板探测器工作时，总是会给第二导电层250施加一个固定负电位，以开启光敏单元230。
当然，光敏单元230并不局限于光电二极管，它也可为其它形式的光敏单元；像素开关240也不局限于非晶硅薄膜晶体管，它也可为其它形式的开关元件。
如图7及图8所示，X射线平板探测器还包括上述所有实施例所提到的ESD保护系统，ESD保护系统包括ESD泄露母线120及ESD保护电路130。将所述ESD保护系统应用于X射线平板探测器中时，ESD保护电路130的数量为一个或以上。ESD保护电路130具有第一接线端131及第二接线端132，第一接线端131与ESD泄露母线120连接，第二接线端132与一条扫描线220连接。X射线平板探测器中通常会包含两条或以上的扫描线220，优选地，X射线平板探测器中每一条扫描线220均与一个ESD保护电路130连接，换言之，X射线平板探测器中ESD保护电路130的数量与扫描线220的数量相等。
图10是第一及第二非晶硅薄膜晶体管连接在ESD泄露母线与扫描线之间的布局结构图，结合图8及图10所示，ESD保护电路130至少包括一对非晶硅薄膜晶体管，所述一对非晶硅薄膜晶体管（amorphous siliconthin-film-transistor，a-Si TFT）包括以背靠背方式连接的第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150，具体地，第一非晶硅薄膜晶体管140栅极141及源极142以及第二非晶硅薄膜晶体管150漏极153与ESD泄漏母线120连接，第一非晶硅薄膜晶体管140漏极143以及第二非晶硅薄膜晶体管150栅极151及源极152与扫描线220连接。第一非晶硅薄膜晶体管140的源极142与漏极143、第二非晶硅薄膜晶体管150的源极152与漏极153以及ESD泄露母线120可利用同一层金属（用相同阴影表示）制成，以实现第一非晶硅薄膜晶体管140源极142以及第二非晶硅薄膜晶体管150漏极153与ESD泄漏母线120的连接；扫描线220、第一非晶硅薄膜晶体管140的栅极141以及第二非晶硅薄膜晶体管150的栅极151可利用同一层金属（用相同阴影表示）制成。
本实施例中，ESD保护电路130具有两对非晶硅薄膜晶体管，两对非晶硅薄膜晶体管之间以串联方式连接。当X射线平板探测器中的扫描线220上产生ESD且导致ESD保护电路130第一接线端131与第二接线端132之间的电压超过两倍薄膜晶体管阈值电压时，ESD保护电路130中的第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150会自动打开，使ESD快速由扫描线220流至ESD泄露母线120中，避免了X射线平板探测器的局部被ESD电压击穿或产生TFT阈值电压漂移或者其它损伤。
图11是在图10所示第一及第二非晶硅薄膜晶体管沟道上方设置第一遮光层及第一导电层之后的布局结构图一，图12是在图10所示第一及第二非晶硅薄膜晶体管沟道上方设置第一遮光层及第一导电层之后的布局结构图二，图13是在图10所示第一及第二非晶硅薄膜晶体管沟道上方设置第一遮光层及第一导电层之后的布局结构图三，结合图10、图11、图12及图13所示，为避免在X射线平板探测器的使用过程中，可见光会照射到ESD保护电路130的第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150的沟道上方，导致ESD保护电路130产生光生电流，可在ESD保护系统中设置一层第一遮光层146，第一遮光层146覆盖在第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150的沟道正上方。在一个实施例中，ESD保护电路130中第一非晶硅薄膜晶体管140沟道正上方的第一遮光层146与第二非晶硅薄膜晶体管150沟道正上方的第一遮光层146是分隔开的（如图11及图12所示）。在另一个实施例中，ESD保护电路130中第一非晶硅薄膜晶体管140沟道正上方的第一遮光层146与第二非晶硅薄膜晶体管150沟道正上方的第一遮光层146是连成一个整体的（如图13所示），当ESD保护电路130中包括多对（图中以两对为例）非晶硅薄膜晶体管（包括第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150）时，多对非晶硅薄膜晶体管上方的第一遮光层146是连成一个整体的（如图13所示）。在其它实施例中，ESD保护系统中所有ESD保护电路130的第一遮光层146可连成一个整体（未图示），以简化第一遮光层146的制作工艺。
ESD保护电路130的第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150沟道上方设置了第一遮光层146之后，在X射线平板探测器的使用过程中，ESD保护电路130不会产生光生电流，进而不会对X射线平板探测器的扫描线电压造成影响，从而减少电子图像波动、噪声及驱动功耗的浪费。
如图7及图8所示，考虑到如果第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150沟道上方的第一遮光层146是浮置（electrically floating）的话，它会给ESD保护系统及X射线平板探测器带来许多不可控制的影响，以致影响ESD保护系统及X射线平板探测器的电学性能，可将第一遮光层146连接到第二固定电位160。
依照前面所述，结合图5、图7及图8所示，第一遮光层146连接到第二固定电位160是指：当第一遮光层146的材料为导电材料时，第一遮光层146直接与第二固定电位160连接，或者，第一遮光层146与其它导电结构连接，所述其它导电结构又与第二固定电位160连接；当第一遮光层146的材料为非导电材料时，第一遮光层146与其它导电结构连接，所述其它导电结构又与第二固定电位160连接。因此，当ESD保护电路130中设置有与第一遮光层146接触的第一导电层147时，第一遮光层146可由导电材料制成，将第一导电层147与第二固定电位160连接；或者，第一遮光层146可由非导电材料制成，将第一导电层147与第二固定电位160连接。当ESD保护电路130中没有设置第一导电层147，且第一遮光层146可由导电材料制成时，第一遮光层146直接与第二固定电位160连接。
结合图8、图11、图12及图13所示，ESD保护电路130中设置有第一导电层147时，可利用第一导电层147将连接在同一条扫描线220上的ESD保护电路130的所有第一遮光层146连接起来，并引出连接到所述第二固定电位160上，在这种电路结构中，一个ESD保护电路130的第一导电层147与另一个ESD保护电路130的第一导电层147是分隔开的（如图11所示）。在一个实施例中，如图12及图13所示，可形成一层导电层以同时制作形成所有ESD保护电路130的第一导电层147，然后将所述导电层连接到第二固定电位160上。换言之，所有ESD保护电路130的第一导电层147连成一个整体。在一个实施例中，如图13所示，可将ESD保护电路130中第一非晶硅薄膜晶体管140沟道正上方的第一遮光层146与第二非晶硅薄膜晶体管150沟道正上方的第一遮光层146连成一个整体，同时，一个ESD保护电路130的第一导电层147与另一个ESD保护电路130的第一导电层147连成一个整体，这样，ESD保护系统中多个ESD保护电路的第一遮光层146及第一导电层147可利用同一层材料同步形成，简化了ESD保护系统的制作工艺。
第二固定电位160可为零电位、固定正电位或固定负电位。提供所述第二固定电位160的方式有多种，例如可由外部电压源提供，也可由X射线平板探测器中已经存在并具有固定电位的相应层提供。
如图7所示，当X射线平板探测器中的像素开关240为非晶硅薄膜晶体管时，ESD保护电路130中的非晶硅薄膜晶体管（包括第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150）与非晶硅薄膜晶体管像素开关240是在同一制作步骤中形成，故两种薄膜晶体管的阈值电压相同。为了保证在较低的ESD电压下ESD保护电路130中的第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150就能开启并释放电荷，故ESD保护电路130中的非晶硅薄膜晶体管及非晶硅薄膜晶体管像素开关240的阈值电压通常都为1V~3V。但是，在正常驱动X射线平板探测器工作时，施加在扫描线220上的电压通常为-10V~+25V，由于ESD保护电路130与扫描线220连接，故此时施加在ESD保护电路130的薄膜晶体管上的电压也为-10V~+25V。此时，无论施加在扫描线220上的电压是正电压或是负电压，都会造成ESD保护电路130中存在较大的泄露电流，导致扫描线220上也存在较大的泄露电流，造成极大的驱动功耗浪费。
为解决这个问题，可使与第一遮光层146连接的第二固定电位160为固定负电位。这样，当正常驱动X射线平板探测器工作时，可以从第一非晶硅薄膜晶体管140及第二非晶硅薄膜晶体管150的沟道背面对薄膜晶体管的电流施加电场的影响，减少了薄膜晶体管漏电流的产生，进而可减少X射线平板探测器驱动功耗的浪费。
图14是在ESD保护电路上设置与固定负电位连接的第一遮光层、以及在ESD保护电路上设置与零电位连接的第一遮光层时ESD保护电路输入电压Vbias与漏电流Iesd之间的关系曲线图。如图14所示，ESD保护电路上设置有与零电位连接的第一遮光层时，ESD保护电路输入电压Vbias与漏电流Iesd之间的关系曲线为S1，当输入电压Vbias为V时，ESD保护电路的漏电流为I1；ESD保护电路上设置与固定负电位连接的第一遮光层时，ESD保护电路输入电压Vbias与漏电流Iesd之间的关系曲线为S2，当输入电压Vbias为V时，ESD保护电路的漏电流为I2。比较可知，I1>>I2。因此，当第一遮光层与固定负电位连接时，可以使ESD保护电路的漏电流Iesd至少减少一个数量级，进而减少了驱动功耗的浪费。
图15是本发明一种为ESD保护系统的第一遮光层提供固定负电位的等效电路示意图，结合图7及图15所示，ESD保护电路130的第一接线端131与ESD泄露母线120连接，ESD保护电路130的第二接线端132与扫描线220连接，第一遮光层146与外部电压源170连接，且将外部电压源170的正极接地，即可为第一遮光层146提供所述固定负电位。当X射线平板探测器的扫描线220驱动电压发生变化时，可调节外部电压源170的大小，将所述固定负电位设置在另一个固定值，以使ESD保护电路130中漏电流达到最小。第一遮光层146与外部电压源170连接是指：当第一遮光层146的材料为导电材料时，第一遮光层146直接与外部电压源170连接，或者，第一遮光层146与第一导电层147接触，第一导电层147又与外部电压源170连接；当第一遮光层146的材料为非导电材料时，第一遮光层146与第一导电层147接触，第一导电层147又与外部电压源170连接。
如前所述，结合图6及图9所示，当X射线平板探测器中的像素单元200包括光电二极管230及非晶硅薄膜晶体管240时，在驱动X射线平板探测器工作时，总是会给第二导电层250施加一个固定负电位，以开启光敏单元230。因此，可将设置在ESD保护电路上方的第一遮光层146与第二导电层250连接，以提供所述固定负电位。第一遮光层146与第二导电层250连接是指：第一遮光层146与第一导电层147接触，第一导电层147又与第二导电层250连接。当第一导电层147也由透明导电材料（如ITO）制成时，第一导电层147可与第二导电层250在同一制作步骤中形成，且两者连成一个整体。
图16是本发明另一种为ESD保护电路的第一遮光层提供固定负电位的等效电路示意图。结合图9及图16所示，像素单元200包括光电二极管230及非晶硅薄膜晶体管240，在绝大多数时间里，为了把像素单元200中的像素开关240彻底关闭，扫描线220总是处在-10V甚至-20V的最低电位，在某一瞬间只有一条扫描线220处在高电位。X射线平板探测器中通常包含数千条扫描线220，当一条扫描线220被施加高电平时，其它扫描线220处于低电平，与高电平扫描线220连接的ESD保护电路130打开，产生的电流被分配至与数千条低电平扫描线220连接的ESD保护电路130中，使得ESD泄露母线120的电位几乎等于扫描线220的低电平，因此，可将ESD保护电路130上方的第一遮光层146与ESD泄露母线120连接，以提供所述固定负电位。第一遮光层146与ESD泄露母线120连接是指：当第一遮光层146的材料为导电材料时，第一遮光层146直接与ESD泄露母线120连接，或者，第一遮光层146与第一导电层147接触，第一导电层147又与ESD泄露母线120连接；当第一遮光层146的材料为非导电材料时，第一遮光层146与第一导电层147接触，第一导电层147又与ESD泄露母线120连接。与前面一种利用外部电压源以提供所述固定负电位的方式相比，这种固定负电位提供方式可大大简化电路结构。
继续参图16所示，在前面X射线平板探测器所有实施例的基础上，为增加ESD保护系统的ESD承受电压，ESD保护系统至少包括两个本发明中所述的ESD保护电路，图中以4个ESD保护电路为例，其中一个ESD保护电路130（图中第四个ESD保护电路130）的第一接线端131与ESD泄露母线连接120、第二接线端132接地，其中一个ESD保护电路130（图中前三个ESD保护电路中的任意一个）的第一接线端131与ESD泄露母线120连接、第二接线端132与扫描线220连接。换言之，当X射线平板探测器中每一条扫描线220均与一个ESD保护电路130连接时，X射线平板探测器中ESD保护电路130的数量比扫描线220的数量多一个。
在驱动X射线平板探测器工作时，为减少非晶硅薄膜晶体管像素开关240中光生电流的产生，继续参图9所示，可在像素开关240的沟道正上方设置第二遮光层148，以防止可见光照射到像素开关240的沟道上方。第二遮光层148是由透光率很低的材料，如金属、无机薄膜、有机薄膜（包括不透光的陶瓷、金属氧化物）制成，且第二遮光层148的材料可以是导电材料，也可以是非导电材料。为了确保可见光完全不能进入的像素开关240沟道上方，第二遮光层148的面积大于或等于像素开关240的沟道面积。考虑到如果第二遮光层148是浮置（electrically floating）的话，它会给X射线平板探测器带来许多不可控制的影响，可将第二遮光层148与第二导电层250接触，以为第二遮光层148提供固定负电位。因此，第二遮光层148至少与第二导电层250部分交叠，且第二遮光层148可设置在第二导电层250的上方或下方（图中第二遮光层148设置在第二导电层250下方）。
本发明中所述ESD保护系统及X射线平板探测器的像素单元可制作在同一基板上；另外，所述ESD保护系统中除了遮光层之外，其它结构都是在现有X射线平板探测器制程中形成的，因此，几乎没有增加新的制程。另外，将ESD保护系统应用于X射线平板探测器中时，ESD保护系统应设置在X射线平板探测器的外围区域，更具体的，ESD保护系统应设置在X射线平板探测器的非像素单元区域。
综上所述，与现有技术相比，本发明具有以下优点：
本发明所提供的ESD保护系统包括ESD泄露母线及ESD保护电路，ESD保护电路具有第一及第二接线端，第一接线端与ESD泄露母线连接，ESD保护电路至少包括一对非晶硅薄膜晶体管，所述一对非晶硅薄膜晶体管包括以背靠背方式连接的第一及第二非晶硅薄膜晶体管，第一及第二非晶硅薄膜晶体管的沟道正上方覆盖有第一遮光层。将该ESD保护系统应用于X射线平板探测器时，不仅可以为X射线平板探测器提供ESD保护，而且在X射线平板探测器的使用过程中不会产生光生电流，减少了光生电流对扫描线电压造成的影响，从而减少电子图像波动、噪声及驱动功耗的浪费。
另外，将所述ESD保护系统中的第一遮光层连接到固定负电位时，能在保证ESD保护电路具有较小阈值电压的同时，又能抑制ESD保护电路中的漏电流，进而能防止X射线平板探测器存在较大驱动功耗的浪费。
另外，所述ESD保护系统中除了遮光层之外，其它结构都是在现有X射线平板探测器制程中形成的，因此，几乎没有增加新的制程。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims (24)

1.一种ESD保护系统，其特征在于，包括：
形成在基板上的ESD泄露母线；
形成在所述基板上并具有第一及第二接线端的ESD保护电路，所述第一接线端与所述ESD泄露母线连接，所述ESD保护电路至少包括一对非晶硅薄膜晶体管，所述一对非晶硅薄膜晶体管包括以背靠背方式连接的第一及第二非晶硅薄膜晶体管，所述第一及第二非晶硅薄膜晶体管的沟道正上方覆盖有第一遮光层。
2.根据权利要求1所述的ESD保护系统，其特征在于，所述ESD保护电路包括多个以串联、并联或串联并联相结合方式连接的所述一对非晶硅薄膜晶体管。
3.根据权利要求1所述的ESD保护系统，其特征在于，所述第一遮光层的面积大于或等于所述第一及第二非晶硅薄膜晶体管沟道的面积。
4.根据权利要求1所述的ESD保护系统，其特征在于，所述ESD泄露母线接地或与第一固定电位连接。
5.根据权利要求1所述的ESD保护系统，其特征在于，所述第一遮光层的材料为导电材料，所述第一遮光层与第二固定电位连接。
6.根据权利要求5所述的ESD保护系统，其特征在于，所述导电材料至少包括Mo、W、Al中的一种。
7.根据权利要求5所述的ESD保护系统，其特征在于，所述第二固定电位为固定负电位或零电位。
8.根据权利要求5所述的ESD保护系统，其特征在于，所述第二固定电位由外部电源提供。
9.根据权利要求1所述的ESD保护系统，其特征在于，所述ESD保护电路还包括设置在所述第一及第二非晶硅薄膜晶体管沟道上方并与所述第一遮光层接触的第一导电层，所述第一导电层设置在所述第一遮光层的上方或下方，且所述第一导电层至少与所述第一遮光层部分交叠，所述第一遮光层的材料为导电材料，所述第一导电层与第二固定电位连接。
10.根据权利要求9所述的ESD保护系统，其特征在于，所述导电材料至少包括Mo、W、Al中的一种。
11.根据权利要求9所述的ESD保护系统，其特征在于，所述第二固定电位为固定负电位或零电位。
12.根据权利要求9所述的ESD保护系统，其特征在于，所述第二固定电位由外部电源提供。
13.根据权利要求1所述的ESD保护系统，其特征在于，所述ESD保护电路还包括设置在所述第一及第二非晶硅薄膜晶体管沟道上方并与所述第一遮光层接触的第一导电层，所述第一导电层设置在所述第一遮光层的上方或下方，且所述第一导电层至少与所述第一遮光层部分交叠，所述第一遮光层的材料为非导电材料，所述第一导电层与第二固定电位连接。
14.根据权利要求13所述的ESD保护系统，其特征在于，所述第二固定电位为固定负电位或零电位。
15.根据权利要求13所述的ESD保护系统，其特征在于，所述第二固定电位由外部电源提供。
16.一种X射线平板探测器，其特征在于，包括：
形成在基板上的多条扫描线及多条数据线，所述扫描线与所述数据线交错排列形成多个像素区域，所述像素区域内设有像素单元，所述像素单元包括光敏单元与像素开关；
如权利要求1至15任一项所述的ESD保护系统，所述ESD保护系统中所述ESD保护电路的数量为一个或以上，至少有一条扫描线与一个所述ESD保护电路的第二接线端连接。
17.根据权利要求16所述的X射线平板探测器，其特征在于，所述光敏单元为光电二极管，所述像素开关为非晶硅薄膜晶体管，所述光电二极管包括下电极、设置在所述下电极上的光电转换层及设置在所述光电转换层上的上电极，所述光电二极管的下电极与所述像素开关连接、上电极与外接偏压的第二导电层连接，所述像素开关包括与所述光敏单元下电极连接的源极、与数据线连接的漏极及与扫描线连接的栅极。
18.根据权利要求16或17所述的X射线平板探测器，其特征在于，所述像素开关的沟道正上方设置有第二遮光层。
19.根据权利要求18所述的X射线平板探测器，其特征在于，所述第二遮光层至少与所述第二导电层部分交叠，且所述第二述遮光层与所述第二导电层接触，所述第二遮光层设置在所述第二导电层的上方或下方。
20.根据权利要求16所述的X射线平板探测器，其特征在于，所述ESD保护系统中所述ESD保护电路的数量为两个或以上，其中一个所述ESD保护电路的第一接线端与所述ESD泄露母线连接、第二接线端与一条扫描线连接，其中一个所述ESD保护电路的第一接线端与所述ESD泄露母线连接、第二接线端接地。
21.一种X射线平板探测器，其特征在于，包括：
形成在基板上的多条扫描线及多条数据线，所述扫描线与所述数据线交错排列形成多个像素区域，所述像素区域内设有像素单元，所述像素单元包括光敏单元与像素开关，所述光敏单元为光电二极管，所述像素开关为非晶硅薄膜晶体管，所述光电二极管包括下电极、设置在所述下电极上的光电转换层及设置在所述光电转换层上的上电极，所述光电二极管的下电极与所述像素开关连接、上电极与外接偏压的第二导电层连接，所述像素开关包括与所述光敏单元下电极连接的源极、与数据线连接的漏极及与扫描线连接的栅极；
如权利要求9或13所述的ESD保护系统，所述ESD保护系统中所述ESD保护电路的数量为一个或以上，至少有一条扫描线与一个所述ESD保护电路的第二接线端连接，所述第二固定电位为固定负电位，所述外接偏压的第二导电层与所述ESD保护电路的第一导电层连接以提供所述第二固定电位，或者所述ESD泄露母线与所述ESD保护电路的第一导电层连接以提供所述第二固定电位。
22.根据权利要求21所述的X射线平板探测器，其特征在于，所述ESD保护系统中所述ESD保护电路的数量为两个或以上，其中一个所述ESD保护电路的第一接线端与所述ESD泄露母线连接、第二接线端与一条扫描线连接，其中一个所述ESD保护电路的第一接线端与所述ESD泄露母线连接、第二接线端接地，所述ESD泄露母线与所述ESD保护电路的第一导电层连接以提供所述第二固定电位。
23.一种X射线平板探测器，其特征在于，包括：
形成在基板上的多条扫描线及多条数据线，所述扫描线与所述数据线交错排列形成多个像素区域，所述像素区域内设有像素单元，所述像素单元包括光敏单元与像素开关，所述光敏单元为光电二极管，所述像素开关为非晶硅薄膜晶体管，所述光电二极管包括下电极、设置在所述下电极上的光电转换层及设置在所述光电转换层上的上电极，所述光电二极管的下电极与所述像素开关连接、上电极与外接偏压的第二导电层连接，所述像素开关包括与所述光敏单元下电极连接的源极、与数据线连接的漏极及与扫描线连接的栅极；
如权利要求5所述的ESD保护系统，所述ESD保护系统中所述ESD保护电路的数量为一个或以上，至少有一条扫描线与一个所述ESD保护电路的第二接线端连接，所述第二固定电位为固定负电位，所述ESD泄露母线与所述ESD保护电路的第一遮光层连接以提供所述第二固定电位。
24.根据权利要求23所述的X射线平板探测器，其特征在于，所述ESD保护系统中所述ESD保护电路的数量为两个或以上，其中一个所述ESD保护电路的第一接线端与所述ESD泄露母线连接、第二接线端与一条扫描线连接，其中一个所述ESD保护电路的第一接线端与所述ESD泄露母线连接、第二接线端接地。
CN201210225073.1A 2012-06-29 2012-06-29 Esd保护系统及x射线平板探测器 Active CN103296012B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201210225073.1A CN103296012B (zh) 2012-06-29 2012-06-29 Esd保护系统及x射线平板探测器
PCT/CN2012/086618 WO2014000394A1 (zh) 2012-06-29 2012-12-14 Esd保护系统及x射线平板探测器
KR1020137023591A KR101468511B1 (ko) 2012-06-29 2012-12-14 Esd 보호 시스템 및 x-레이 플랫 패널 디텍터
EP12869590.5A EP2869338B1 (en) 2012-06-29 2012-12-14 Esd protecting system and x ray flat plate detector
US14/018,810 US9142954B2 (en) 2012-06-29 2013-09-05 ESD protection system and X-ray flat panel detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210225073.1A CN103296012B (zh) 2012-06-29 2012-06-29 Esd保护系统及x射线平板探测器

Publications (2)

Publication Number Publication Date
CN103296012A true CN103296012A (zh) 2013-09-11
CN103296012B CN103296012B (zh) 2016-02-10

Family

ID=49096642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210225073.1A Active CN103296012B (zh) 2012-06-29 2012-06-29 Esd保护系统及x射线平板探测器

Country Status (4)

Country Link
EP (1) EP2869338B1 (zh)
KR (1) KR101468511B1 (zh)
CN (1) CN103296012B (zh)
WO (1) WO2014000394A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985722A (zh) * 2013-02-13 2014-08-13 拉碧斯半导体株式会社 半导体装置及其制造方法、以及搭载了半导体装置的系统
CN106097949A (zh) * 2014-04-29 2016-11-09 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN106409203A (zh) * 2015-07-31 2017-02-15 乐金显示有限公司 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置
WO2017173779A1 (zh) * 2016-04-06 2017-10-12 京东方科技集团股份有限公司 阵列基板和显示装置
US10157683B2 (en) 2015-04-29 2018-12-18 Lg Display Co., Ltd. Shift register using oxide transistor and display device using the same
CN109659303A (zh) * 2017-10-10 2019-04-19 群创光电股份有限公司 面板装置
CN110634843A (zh) * 2019-08-27 2019-12-31 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、显示面板
CN111180523A (zh) * 2019-12-31 2020-05-19 成都中电熊猫显示科技有限公司 薄膜晶体管、阵列基板以及液晶显示面板
CN112951860A (zh) * 2020-12-28 2021-06-11 上海奕瑞光电子科技股份有限公司 平板探测器的制备方法
WO2021208063A1 (zh) * 2020-04-17 2021-10-21 京东方科技集团股份有限公司 平板探测器基板及其制作方法、平板探测器
US11663976B2 (en) 2020-08-28 2023-05-30 Boe Technology Group Co., Ltd. Display substrate

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102427399B1 (ko) * 2014-12-09 2022-08-02 엘지디스플레이 주식회사 정전기 차폐 구조를 갖는 유기발광 다이오드 표시장치
US10147718B2 (en) * 2016-11-04 2018-12-04 Dpix, Llc Electrostatic discharge (ESD) protection for the metal oxide medical device products
KR102517726B1 (ko) * 2017-12-05 2023-04-03 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
CN110660816B (zh) 2018-06-29 2022-06-10 京东方科技集团股份有限公司 一种平板探测器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060279667A1 (en) * 2005-06-08 2006-12-14 Wintek Corporation Integrated circuit with the cell test function for the electrostatic discharge protection
CN101986430A (zh) * 2009-07-28 2011-03-16 精工爱普生株式会社 有源矩阵基板、电光装置及电子设备
US20110141550A1 (en) * 2009-12-10 2011-06-16 Seiko Epson Corporation Protection circuit, substrate for electro-optical device, electro-optical device, electrophoretic display device, electronic apparatus, and manufacturing method of electro-optical device
CN102244082A (zh) * 2010-05-13 2011-11-16 上海天马微电子有限公司 阵列基板制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323490B1 (en) * 1998-03-20 2001-11-27 Kabushiki Kaisha Toshiba X-ray semiconductor detector
US7532264B2 (en) 2004-10-28 2009-05-12 Dpix Llc On-substrate ESD protection for array based image sensors
JP2009087960A (ja) * 2007-09-27 2009-04-23 Fujifilm Corp センサパネル及び画像検出装置
KR20120057421A (ko) * 2010-11-26 2012-06-05 엘지디스플레이 주식회사 박막트랜지스터, 이를 구비한 엑스레이 검출기 및 액정표시장치
KR101686676B1 (ko) * 2010-11-26 2016-12-15 엘지디스플레이 주식회사 엑스레이 검출기의 어레이 기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060279667A1 (en) * 2005-06-08 2006-12-14 Wintek Corporation Integrated circuit with the cell test function for the electrostatic discharge protection
CN101986430A (zh) * 2009-07-28 2011-03-16 精工爱普生株式会社 有源矩阵基板、电光装置及电子设备
US20110141550A1 (en) * 2009-12-10 2011-06-16 Seiko Epson Corporation Protection circuit, substrate for electro-optical device, electro-optical device, electrophoretic display device, electronic apparatus, and manufacturing method of electro-optical device
CN102244082A (zh) * 2010-05-13 2011-11-16 上海天马微电子有限公司 阵列基板制造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985722B (zh) * 2013-02-13 2018-09-14 拉碧斯半导体株式会社 半导体装置及其制造方法、以及搭载了半导体装置的系统
CN103985722A (zh) * 2013-02-13 2014-08-13 拉碧斯半导体株式会社 半导体装置及其制造方法、以及搭载了半导体装置的系统
CN106097949B (zh) * 2014-04-29 2019-06-14 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN106097949A (zh) * 2014-04-29 2016-11-09 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
US10157683B2 (en) 2015-04-29 2018-12-18 Lg Display Co., Ltd. Shift register using oxide transistor and display device using the same
CN106409203A (zh) * 2015-07-31 2017-02-15 乐金显示有限公司 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置
US10121406B2 (en) 2015-07-31 2018-11-06 Lg Display Co., Ltd. Shift register using oxide transistor and display device using the same
CN106409203B (zh) * 2015-07-31 2019-03-19 乐金显示有限公司 使用氧化物晶体管的移位寄存器及使用寄存器的显示装置
WO2017173779A1 (zh) * 2016-04-06 2017-10-12 京东方科技集团股份有限公司 阵列基板和显示装置
US10269788B2 (en) 2016-04-06 2019-04-23 Boe Technology Group Co., Ltd. Array panel with ESD protection circuit
CN109659303A (zh) * 2017-10-10 2019-04-19 群创光电股份有限公司 面板装置
CN110634843A (zh) * 2019-08-27 2019-12-31 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、显示面板
CN110634843B (zh) * 2019-08-27 2021-08-24 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、显示面板
CN111180523A (zh) * 2019-12-31 2020-05-19 成都中电熊猫显示科技有限公司 薄膜晶体管、阵列基板以及液晶显示面板
WO2021208063A1 (zh) * 2020-04-17 2021-10-21 京东方科技集团股份有限公司 平板探测器基板及其制作方法、平板探测器
US11663976B2 (en) 2020-08-28 2023-05-30 Boe Technology Group Co., Ltd. Display substrate
US11978404B2 (en) 2020-08-28 2024-05-07 Boe Technology Group Co., Ltd. Display substrate
CN112951860A (zh) * 2020-12-28 2021-06-11 上海奕瑞光电子科技股份有限公司 平板探测器的制备方法
CN112951860B (zh) * 2020-12-28 2023-08-11 上海奕瑞光电子科技股份有限公司 平板探测器的制备方法

Also Published As

Publication number Publication date
EP2869338A1 (en) 2015-05-06
EP2869338A4 (en) 2016-01-27
KR101468511B1 (ko) 2014-12-03
CN103296012B (zh) 2016-02-10
EP2869338B1 (en) 2019-09-25
WO2014000394A1 (zh) 2014-01-03
KR20140026375A (ko) 2014-03-05

Similar Documents

Publication Publication Date Title
CN103296012B (zh) Esd保护系统及x射线平板探测器
US9142954B2 (en) ESD protection system and X-ray flat panel detector
US5517342A (en) Liquid crystal display having additional capacitors formed from pixel electrodes and a method for manufacturing the same
US7531833B2 (en) Organic electro luminescence device and fabrication method thereof
US5371351A (en) Imaging device with electrostatic discharge protection
CN112271205A (zh) 显示装置及电子设备
CN106169484A (zh) 自发光显示阵列基板及其使用方法
US11271030B2 (en) Detection panel and manufacturing method thereof
CN109427837B (zh) 用于数字x射线检测器的阵列基板及其制造方法
CN103605241A (zh) 一种液晶显示面板
CN102253547B (zh) 阵列基板及其制造方法和液晶显示器
CN103311267A (zh) 显示面板、显示装置和电子设备
CN102193259B (zh) 液晶显示装置
CN103779362A (zh) X射线平板探测装置的制造方法
US20130187167A1 (en) Thin film transistor array panel and organic light emitting diode display including the same, method for cutting wire in thin film transistor array panel
CN103400852A (zh) 发光二极管显示面板
CN101930077A (zh) X射线传感器及制造方法
CN101995714B (zh) 阵列基板及其制造方法
CN102768444A (zh) 液晶显示面板
CN201845768U (zh) 一种静电放电防护结构
CN101566772A (zh) 主动组件数组基板
CN100552519C (zh) 半穿透反射式液晶显示阵列基板的像素结构及制造方法
CN102023445A (zh) 液晶显示面板及其制造方法
CN100412670C (zh) 像素结构与液晶显示面板
CN101995716B (zh) 像素结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant