CN102023445A - 液晶显示面板及其制造方法 - Google Patents
液晶显示面板及其制造方法 Download PDFInfo
- Publication number
- CN102023445A CN102023445A CN201010295186XA CN201010295186A CN102023445A CN 102023445 A CN102023445 A CN 102023445A CN 201010295186X A CN201010295186X A CN 201010295186XA CN 201010295186 A CN201010295186 A CN 201010295186A CN 102023445 A CN102023445 A CN 102023445A
- Authority
- CN
- China
- Prior art keywords
- layer
- source electrode
- drain electrode
- electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 70
- 239000010408 film Substances 0.000 claims description 70
- 238000009413 insulation Methods 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 25
- 239000011521 glass Substances 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 3
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 238000001459 lithography Methods 0.000 description 11
- 239000012212 insulator Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种液晶显示面板和其制造方法,在布设做为像素电极的透明电极层的同时,一并在作为移位寄存器的薄膜晶体管的上方布设透明电极层,所述透明电极层可屏蔽所述公共电压电极层的公共电压对所述薄膜晶体管的影响。因此薄膜晶体管I-V特性曲线不会因为公共电压电极层的公共电压而偏移,不仅可以减少工作时的功率耗损,提高薄膜晶体管的使用寿命,同时也可以避免电源芯片因过大的电流而故障,使得画面显示异常的问题。
Description
技术领域
本发明是有关一种液晶显示面板及其制造方法,特别是指一种利用导电层直接覆盖于非晶硅薄膜晶体管形成的移位寄存器上,以隔绝上玻璃基板的电压对非晶硅薄膜晶体管的液晶显示面板及其制造方法。
背景技术
传统液晶显示器的液晶显示面板包含复数个像素(pixel),而每一个像素包含三个分别代表红绿蓝(RGB)三原色的像素单元构成。当栅极驱动器输出的扫描信号使得每一列的像素单元的薄膜晶体管依序开启,同时源极驱动器则输出对应的数据信号至一整列的像素单元使其充电到各自所需的电压,以显示不同的灰阶。栅极驱动器会一列接一列地输出扫描信号以将每一列的像素单元的薄膜晶体管打开,再由源极驱动器对每一列开启的像素单元进行充放电。如此依序下去,直到液晶显示面板的所有像素单元都充电完成,再从第一列开始充电。
在目前的液晶显示面板设计中,栅极驱动器包括移位寄存器(shift register),其目的即每隔一固定间隔输出扫描信号至液晶显示面板。然而,对于采用非晶硅薄膜制程技术的栅极驱动器而言,移位寄存器可直接作在玻璃基板上。但是点亮液晶显示面板之后,常常会因为I-V特性曲线飘移(shift)而造成液晶显示面板的表现发生异常。其中一个原因在于移位寄存器的薄膜晶体管会因为受到上基板的玻璃基板的电压影响,使得薄膜晶体管的开启电压(threshold voltage)发生偏移。这会影响薄膜晶体管的有效运作,连带影响薄膜晶体管的使用寿命。而且I-V特性曲线偏移程度也容易使电路板上的电源芯片因过大的电流而故障,使得画面显示异常。
发明内容
有鉴于此,本发明提供一种液晶显示面板及其制造方法,利用导电层直接覆盖于非晶硅薄膜晶体管形成的移位寄存器上,以隔绝上玻璃基板的电压对非晶硅薄膜晶体管的影响。
依据本发明的实施例,一种液晶显示面板具有一显示区和一非显示区,该液晶显示面板另包含一玻璃基板、多个第一薄膜晶体管、多个第二薄膜晶体管、一钝化层、一第一透明电极层及一第二透明电极层。所述多个第一薄膜晶体管位于所述玻璃基板对应的所述非显示区上,其包含栅极、位于所述栅极上的绝缘层、位于绝缘层上的半导体层,以及位于所述半导体层及所述绝缘层上的源极和漏极。所述多个第二薄膜晶体管位于所述玻璃基板对应的所述显示区上,其包含栅极、位于所述栅极上的绝缘层、位于绝缘层上的半导体层,以及位于所述半导体层及所述绝缘层上的源极和漏极。所述钝化层位于所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极上。所述第一透明电极层,隔着所述钝化层位于所述第一薄膜晶体管之上。所述第二透明电极层,透过所述钝化层开设的连接孔电性连接所述第二薄膜晶体管的漏极或源极。
根据本发明的实施例,所述第一薄膜晶体管具有至少一连接孔,形成于所述绝缘层对应于所述第一薄膜晶体管的源极或漏极的下方,所述第一薄膜晶体管的源极或漏极透过所述连接孔连接另一第一薄膜晶体管的栅极或源极或漏极。
根据本发明的实施例,所述第一薄膜晶体管具有至少一连接孔,形成于所述绝缘层对应于所述第一薄膜晶体管的源极或漏极的下方,所述液晶显示面板另包含至少一信号层,形成于所述连接孔的下方,所述第一薄膜晶体管的源极或漏极透过所述连接孔和所述信号层连接另一第一薄膜晶体管的栅极或源极或漏极。
依据本发明的实施例,其提供一种液晶显示面板的制造方法,所述液晶显示面板包括一显示区和一非显示区,其包括下列步骤:提供一玻璃基板;形成一第一金属层于所述玻璃基板上,其特征在于:所述方法另包含:在所述第一金属层形成用于所述非显示区的多个第一薄膜晶体管的栅极及用于所述显示区的多个第二薄膜晶体管的栅极;在所述第一薄膜晶体管的栅极、所述第二薄膜晶体管栅极上形成绝缘层;形成一半导体层于该绝缘层上;形成所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极于所述半导体层及所述绝缘层上;形成一钝化层在所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极上;及形成一透明导电层在所述钝化层上并利用一光罩蚀刻所述透明导电层以形成第一透明电极层和第二透明电极层,所述第二透明电极层与所述第二薄膜晶体管的漏极或源极电性连接,所述第一透明电极层隔着所述钝化层位于所述第一薄膜晶体管之上。
相较于先前技术,本发明的液晶显示面板和其制造方法在作为移位寄存器的第一薄膜晶体管的上方布设第一透明电极层,第一透明电极层可屏蔽所述公共电压电极层的公共电压对所述第一薄膜晶体管的影响。因此薄膜晶体管I-V特性曲线不会因为公共电压电极层的公共电压而偏移,不仅可以减少工作时的功率耗损,提高薄膜晶体管的使用寿命,同时也可以避免电源芯片因过大的电流而故障,使得画面显示异常的问题。
为让本发明的上述内容能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下:
附图说明
图1是本发明移位寄存器的电路图。
图2至图7绘示为依照本发明的第一实施例的液晶显示面板的制程示意图。
图8是本发明第一实施例的液晶显示面板的结构图。
图9至图13绘示为依照本发明的第二实施例的液晶显示面板的制程示意图。
图14是本发明第二实施例的液晶显示面板的结构图。
具体实施方式
以下各实施例的说明是参考附加的图式,用以例示本发明可用以实施之特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「顶」、「底」、「水平」、「垂直」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
请参阅图1至图8,图1是本发明移位寄存器50的电路图。图1所绘示的移位寄存器50仅是做为本实施例说明,并非用以限制本发明,其它移位寄存器应用本发明的架构者,亦属于本发明的范畴。图2至图7绘示为依照本发明的第一实施例的液晶显示面板10的制程示意图,图8是本发明液晶显示面板10的结构图。本发明的液晶显示面板10包含显示区和非显示区。显示区包含多个作为像素电极切换开关之用的薄膜晶体管200。非显示区则包含移位寄存器50,用来每隔一时段输出一扫描信号。移位寄存器50是由数个薄膜晶体管组成,其中薄膜晶体管100的源极是连接到薄膜晶体管300的栅极,或者是将一薄膜晶体管的栅极连接到另一薄膜晶体管的漏极(图未示)。在本实施中可以将移位寄存器50的薄膜晶体管100和显示区负责开关的薄膜晶体管200一块作在玻璃基板202上。同时一并将薄膜晶体管100的源极直接连接到薄膜晶体管300的栅极(或者是将薄膜晶体管的漏极100连接到另一薄膜晶体管的栅极)而不需透过透明导电层(ITO)。以下将说明其制造程序。
如图2所示,首先提供一个玻璃基板202当作下基板,接着进行一金属薄膜沉积制程,以于玻璃基板202表面形成一层第一金属层(未显示),并利用一第一光罩来进行第一微影蚀刻(Photo Etching Process,PEP),以蚀刻得到栅极111和栅极211、储存电容之下电极311、信号层212、213。该信号层212、213是用于传导电信号的媒介,该信号层212、213也可以是另一第一薄膜晶体管的栅级。
接着如图3所示,接着沉积一栅极绝缘层210而覆盖栅极111、栅极211、下电极311与信号层212、213。在栅极绝缘层210上连续沉积非晶硅(a-Si)层,利用第二光罩来进行第二微影蚀刻以构成岛状(island)半导体层114、214或是其它符合栅极111、栅极211图案的结构。接着如图4所示,利用第三光罩进行第三微影蚀刻用以去除栅极绝缘层210,以在信号层212、213的上方形成数个连接孔。
如图5所示,接着在栅极绝缘层210上形成一全面覆盖的第二金属层,利用第四光罩来进行第四微影蚀刻以分别定义出源极216及漏极218与源极116及漏极118,此时,源极116通过该连接孔连接该信号层212,或者漏极118通过该连接孔连接该信号层213。信号层212和213也可以与非显示区的另一个第一薄膜晶体管(未图示)的源极或漏极或栅极电连接。因此,该信号层212和213可以使得第一薄膜晶体管100的源极116或漏极118电性连接移位寄存器50的其它第一薄膜晶体管的栅极、源极或漏极或是作为传导电信号的媒介。
如图6所示,接着沉积一钝化层(passivation layer)220,并覆盖源极116、216及漏极118、218和栅极绝缘层210,再利用第五光罩来进行第五微影蚀刻用以去除漏极218上方的部份钝化层220,直至漏极218(或源极216)表面,以于漏极218(或源极216)上方形成复数个连接孔。
如图7所示,在钝化层220上形成一透明导电层(ITO),接着利用一第六光罩蚀刻该透明导电层以形成透明电极层222a、222b。透明电极层222a透过预先形成的复数个连接孔与第二薄膜晶体管200的漏极218(或源极216)电性连接以作为像素电极。透明电极层222b则位于薄膜晶体管100的上方,在透明电极层222b与薄膜晶体管100的源极116及漏极118之间有钝化层220隔离,以避免短路。最后,在透明电极层222a、222b和钝化层220上形成配向膜224。配向膜224是用来使液晶分子呈同一方向排列。
请参阅图8,当作为下基板的玻璃基板202之上已完成薄膜晶体管100、薄膜晶体管200和储存电容Cs之后,会先注入液晶层250,并覆上设置有黑色矩阵层(Black matrix)242和彩色滤光片(color filter)244的玻璃基板270。另一透明电极层240会覆盖在黑色矩阵层242和彩色滤光片244之上,并再覆盖另一配向膜224。透明电极层240作为公共电压(common voltage)电极层,会被施加一公共定电压。液晶层250的液晶分子会依据透明电极层222a(像素电极)的数据电压和透明电极层240的公共电压之间的电压差来控制其转动方向,据以决定光线的穿透程度。而透明电极层222b的目的是作为一屏蔽,以避免薄膜晶体管100受到透明电极层240的公共电压的影响而发生I-V特性曲线漂移。
请参阅图9至图14,图9至图14绘示为依照本发明的第二实施例的液晶显示面板20的制程示意图。移位寄存器50是由数个薄膜晶体管组成,其中薄膜晶体管400的源极是连接到薄膜晶体管300的栅极,或者是将一薄膜晶体管的栅极连接到另一薄膜晶体管的漏极(图未示)。本发明的液晶显示面板20可以将移位寄存器的薄膜晶体管400(标示于图14)和显示区负责开关的薄膜晶体管500(标示于图14)一块作在玻璃基板402上。同时一并将薄膜晶体管400的源极直接连接到薄膜晶体管300的栅极(或者是将一薄膜晶体管的漏极连接到另一薄膜晶体管的栅极)而不需透过透明导电层(ITO)。以下将说明其制造程序。
如图9所示,首先提供一个玻璃基板402当作下基板,接着进行一金属薄膜沉积制程,以于玻璃基板402表面形成一层第一金属层(未显示),并利用一第一光罩来进行第一微影蚀刻,以蚀刻得到栅极411和栅极511、储存电容Cs之下电极611、信号层512和513。
接着如图10所示,接着沉积一栅极绝缘层510而覆盖栅极411、栅极511、存储电容下电极611和信号层512和513。利用第二光罩进行第二微影蚀刻用以去除栅极绝缘层510,以在信号层512和513的上方形成数个连接孔。接着如图11所示,在栅极绝缘层510上依序连续沉积一非晶硅(a-Si)层和第二金属层,利用第三光罩来进行第三微影蚀刻以分别定义出半导体层414、514、源极516、漏极518、源极416与漏极418,此时,信号层512与源极416连接,信号层513与漏极418连接。源极416与漏极418位于半导体层414之上,源极516与漏极518位于半导体层514之上。因为半导体层514的厚度很薄,所以半导体层414上下两层的源极416与信号层512是导通状态,且漏极418和信号层513是导通状态。也就是说,信号层512、513可以使得第一薄膜晶体管400的源极416或漏极418电性连接到其它薄膜晶体管(例如图1的薄膜晶体管300)的栅极、漏极或源极或是作为传导电信号的媒介。
如图12所示,接着沉积一钝化层520,并覆盖源极416、516及漏极418、518和栅极绝缘层510,再利用第四光罩来进行第四微影蚀刻用以去除漏极518上方的部份钝化层520直至漏极518(或源极516)表面,以于漏极518(或源极516)上方形成复数个连接孔。
如图13所示,利用微影蚀刻在钝化层520上形成一透明导电层(ITO),接着利用一第五光罩来进行第五微影蚀刻该透明导电层以形成透明电极层522a、522b。透明电极层522a并透过预先形成的复数个连接孔与漏极518(或源极516)电性连接。与漏极518(或源极516)电性连接的透明电极层522a即作为像素电极。透明电极层522b则位于薄膜晶体管400的上方,在透明电极层522b与薄膜晶体管400的源极416及漏极418之间有钝化层520隔离,以避免短路。最后,在透明电极层522a、522b和钝化层520上形成一配向膜524。配向膜524是用来使液晶分子呈同一方向排列连接。
请参阅图14,图14是本发明第二实施例的液晶显示面板20的结构图。当作为下基板的玻璃基板402上完成的薄膜晶体管400、薄膜晶体管500和储存电容Cs之后,会先注入液晶层550,并覆上设置有黑色矩阵层(Black matrix)542和彩色滤光片(color filter)544的玻璃基板570。另一透明电极层540会覆盖在黑色矩阵层242和彩色滤光片544之上,再覆盖另一配向膜524。透明电极层540作为公共电压(common voltage)电极层,会被施加一公共电压。液晶层550的液晶分子会依据透明电极层522a的像素电极和透明电极层540之间的电压差来控制其转动方向,据以决定光线的穿透程度。而透明电极层522b的目的是作为一屏蔽,以避免薄膜晶体管400受到透明电极层540的公共电压的影响而产生I-V特性曲线漂移。
综上所述,虽然本发明已以较佳实施例揭露如上,但该较佳实施例并非用以限制本发明,该领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种液晶显示面板,所述液晶显示面板包括一显示区和一非显示区,其特征在于:所述液晶显示面板另包含:
一玻璃基板;
多个第一薄膜晶体管,位于所述玻璃基板对应的所述非显示区上,其包含栅极、位于所述栅极上的绝缘层、位于绝缘层上的半导体层,以及位于所述半导体层及所述绝缘层上的源极和漏极;
多个第二薄膜晶体管,位于所述玻璃基板对应的所述显示区上,其包含栅极、位于所述栅极上的绝缘层、位于绝缘层上的半导体层,以及位于所述半导体层及所述绝缘层上的源极和漏极;
一钝化层,位于所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极上;
一第一透明电极层,隔着所述钝化层位于所述第一薄膜晶体管之上;及
一第二透明电极层,透过所述钝化层开设的连接孔电性连接所述第二薄膜晶体管的漏极或源极。
2.根据权利要求1所述的液晶显示面板,其特征在于:所述第一薄膜晶体管具有至少一连接孔,形成于所述绝缘层对应于所述第一薄膜晶体管的源极或漏极的下方,所述第一薄膜晶体管的源极或漏极透过所述连接孔连接另一第一薄膜晶体管的栅极或源极或漏极。
3.根据权利要求1所述的液晶显示面板,其特征在于:所述第一薄膜晶体管具有至少一连接孔,形成于所述绝缘层对应于所述第一薄膜晶体管的源极或漏极的下方,所述液晶显示面板另包含至少一信号层,形成于所述连接孔的下方,所述第一薄膜晶体管的源极或漏极透过所述连接孔和所述信号层连接另一第一薄膜晶体管的栅极或源极或漏极。
4.一种液晶显示面板的制造方法,所述液晶显示面板包括一显示区和一非显示区,其包括下列步骤:提供一玻璃基板;形成一第一金属层于所述玻璃基板上,其特征在于:所述方法另包含:
在所述第一金属层形成用于所述非显示区的多个第一薄膜晶体管的栅极及用于所述显示区的多个第二薄膜晶体管的栅极;
在所述第一薄膜晶体管的栅极、所述第二薄膜晶体管栅极上形成绝缘层;
形成一半导体层于该绝缘层上;
形成所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极于所述半导体层及所述绝缘层上;
形成一钝化层在所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极上;及
形成一透明导电层在所述钝化层上并利用一光罩蚀刻所述透明导电层以形成第一透明电极层和第二透明电极层,所述第二透明电极层与所述第二薄膜晶体管的漏极或源极电性连接,所述第一透明电极层隔着所述钝化层位于所述第一薄膜晶体管之上。
5.根据权利要求4所述的方法,其特征在于:所述方法另包含蚀刻所述绝缘层以在所述第一薄膜晶体管的源极或漏极下方形成一连接孔。
6.根据权利要求5所述的方法,其特征在于:在形成所述半导体层,所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极的步骤另包含:
在所述绝缘层上沉积一非晶硅层,并蚀刻形成一特定形状的第一半导体层及第二半导体层;及
在所述绝缘层和所述第一、第二半导体层上形成一第二金属层,并蚀刻所述第二金属层以形成所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极,所述第一薄膜晶体管的源极或漏极通过该连接孔连接另一第一薄膜晶体管的栅极。
7.根据权利要求5所述的方法,其特征在于:在形成所述半导体层,所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极的步骤另包含:
在所述绝缘层上沉积一非晶硅层以及一第二金属层;及
同时蚀刻所述非晶硅层及所述第二金属层以形成所述第一半导体层、所述第二半导体层、所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极,所述第一薄膜晶体管的源极或漏极通过该连接孔连接另一第一薄膜晶体管的栅极。
8.根据权利要求4所述的方法,其特征在于:所述方法另包含:
在所述第一金属层形成一储存电容的下电极和位于所述非显示区的信号层;
在所述储存电容的下电极和所述信号层上形成所述绝缘层;及
蚀刻所述绝缘层以在所述信号层上方形成多个连接孔,该信号层电连接到另一第一薄膜晶体管的栅极,该信号层通过该连接孔连接到该第一薄膜晶体管的源极或者漏极。
9.根据权利要求4所述的方法,其特征在于:所述方法另包含:
在所述第一金属层形成一储存电容的下电极和位于所述非显示区的信号层;
在所述储存电容的下电极和所述信号层上形成所述绝缘层;及
蚀刻所述绝缘层以在所述信号层上方形成多个连接孔,该信号层通过所述连接孔使得一所述第一薄膜晶体管的源极或者漏极电连接至另一所述第一薄膜晶体管的源极或者漏极。
10.根据权利要求8或9所述的方法,其特征在于:在形成所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极的步骤另包含:
在所述绝缘层上沉积一非晶硅层,并蚀刻形成一特定形状的第一半导体层及第二半导体层;
在所述绝缘层和所述第一、第二半导体层上形成一第二金属层,并蚀刻所述第二金属层以形成所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极,所述第一薄膜晶体管的漏极或源极通过所述连接孔及所述信号层连接到另一薄膜晶体管的栅极或漏极或源极。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010295186XA CN102023445A (zh) | 2010-09-28 | 2010-09-28 | 液晶显示面板及其制造方法 |
US13/000,381 US8368832B2 (en) | 2010-09-28 | 2010-11-04 | LCD panel and method for manufacturing the same |
PCT/CN2010/078435 WO2012040946A1 (zh) | 2010-09-28 | 2010-11-04 | 液晶显示面板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010295186XA CN102023445A (zh) | 2010-09-28 | 2010-09-28 | 液晶显示面板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102023445A true CN102023445A (zh) | 2011-04-20 |
Family
ID=43864925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010295186XA Pending CN102023445A (zh) | 2010-09-28 | 2010-09-28 | 液晶显示面板及其制造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102023445A (zh) |
WO (1) | WO2012040946A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108474985A (zh) * | 2016-01-20 | 2018-08-31 | 夏普株式会社 | 液晶显示面板及其制造方法 |
CN110231725A (zh) * | 2019-05-20 | 2019-09-13 | 深圳市华星光电半导体显示技术有限公司 | 一种微影玻璃薄化的方法及其控制系统 |
CN112735272A (zh) * | 2020-12-30 | 2021-04-30 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008203761A (ja) * | 2007-02-22 | 2008-09-04 | Hitachi Displays Ltd | 表示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10311988A (ja) * | 1997-05-14 | 1998-11-24 | Sony Corp | 液晶表示装置およびその駆動方法 |
JP4238155B2 (ja) * | 2004-02-23 | 2009-03-11 | シャープ株式会社 | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 |
KR101252001B1 (ko) * | 2006-06-15 | 2013-04-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
KR20080028042A (ko) * | 2006-09-26 | 2008-03-31 | 삼성전자주식회사 | 박막트랜지스터 기판 및 그 제조 방법 |
JP2010182760A (ja) * | 2009-02-04 | 2010-08-19 | Sharp Corp | 薄膜トランジスタ、その製造方法、半導体装置および表示装置 |
CN101762912B (zh) * | 2009-12-30 | 2011-06-15 | 友达光电股份有限公司 | 液晶显示装置 |
-
2010
- 2010-09-28 CN CN201010295186XA patent/CN102023445A/zh active Pending
- 2010-11-04 WO PCT/CN2010/078435 patent/WO2012040946A1/zh active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008203761A (ja) * | 2007-02-22 | 2008-09-04 | Hitachi Displays Ltd | 表示装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108474985A (zh) * | 2016-01-20 | 2018-08-31 | 夏普株式会社 | 液晶显示面板及其制造方法 |
CN108474985B (zh) * | 2016-01-20 | 2021-06-15 | 夏普株式会社 | 液晶显示面板及其制造方法 |
CN110231725A (zh) * | 2019-05-20 | 2019-09-13 | 深圳市华星光电半导体显示技术有限公司 | 一种微影玻璃薄化的方法及其控制系统 |
CN112735272A (zh) * | 2020-12-30 | 2021-04-30 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
CN112735272B (zh) * | 2020-12-30 | 2022-05-17 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
US11747691B2 (en) | 2020-12-30 | 2023-09-05 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Display panel and display device |
Also Published As
Publication number | Publication date |
---|---|
WO2012040946A1 (zh) | 2012-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4483235B2 (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
KR100675631B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
TWI431377B (zh) | 光電裝置及電子機器 | |
KR101398094B1 (ko) | 액정 디스플레이 및 어레이 기판 | |
CN102314034B (zh) | 有源元件、像素结构、驱动电路以及显示面板 | |
CN105487315A (zh) | Tft阵列基板 | |
CN103792746A (zh) | 一种阵列基板、其制备方法及显示装置 | |
CN104238207A (zh) | 阵列基板及其制备方法、显示装置 | |
CN105629612A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
CN104393000A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN102466936B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
CN104698713A (zh) | 一种液晶显示面板及液晶显示装置 | |
CN103229095A (zh) | 液晶显示面板及其制造方法和阵列基板及其制造方法 | |
CN103439840A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
KR19980077399A (ko) | 액정 표시 장치 및 그 제조방법 | |
CN111446262A (zh) | 一种阵列基板及其制造方法、显示面板 | |
CN102487043A (zh) | 阵列基板及其制造方法和电子纸显示器 | |
CN104216183A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN101359634A (zh) | 薄膜晶体管阵列基板制造方法 | |
US6121632A (en) | Thin-film transistor array and method for manufacturing same | |
CN103278986A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
CN215895193U (zh) | 显示面板和显示装置 | |
CN102023445A (zh) | 液晶显示面板及其制造方法 | |
US5432625A (en) | Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film | |
CN100444405C (zh) | 双栅级薄膜电晶体与像素结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110420 |