CN111446262A - 一种阵列基板及其制造方法、显示面板 - Google Patents

一种阵列基板及其制造方法、显示面板 Download PDF

Info

Publication number
CN111446262A
CN111446262A CN202010270710.1A CN202010270710A CN111446262A CN 111446262 A CN111446262 A CN 111446262A CN 202010270710 A CN202010270710 A CN 202010270710A CN 111446262 A CN111446262 A CN 111446262A
Authority
CN
China
Prior art keywords
pixel units
pixel
array substrate
lines
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010270710.1A
Other languages
English (en)
Inventor
吕晓文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010270710.1A priority Critical patent/CN111446262A/zh
Publication of CN111446262A publication Critical patent/CN111446262A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及一种显示面板及其制造方法、显示装置，该显示面板包括沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由扫描线和数据线定义的呈行列排布的多个像素单元，其中，每两条相邻扫描线之间设置有两行像素单元，每条扫描线和位于其两侧且相邻的两行所述像素单元电连接。通过这种方式，一条扫描线同时为位于该扫描线两侧且相邻的两行像素单元提供扫描信号，能够减少扫描线的数量，进而能够增大阵列基板中像素单元的开口率，以及降低背光功耗。

Description

一种阵列基板及其制造方法、显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制造方法、显示面板。
背景技术
随着显示面板的发展，对显示面板的像素要求越来越高，像素尺寸越来越小，非显示区占比越来越大，开口区越来越小，像素的开口率降低，进而导致显示面板需要更高亮度的背光，会造成功耗增加的问题。
发明内容
本申请的目的在于提供一种阵列基板及其制造方法、显示面板，以提高像素开口率，进而降低背光功耗。
为了解决上述问题，本申请实施例提供了一种阵列基板，包括沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由扫描线和数据线定义的呈行列排布的多个像素单元；
其中，每两条相邻扫描线之间设置有两行像素单元，每条扫描线和位于其两侧且相邻的两行像素单元电连接。
其中，任意相邻两列像素单元之间设置有一条数据线。
其中，同一列像素单元和位于其两侧且相邻的两条数据线电连接，且同一列像素单元中相邻两个像素单元电连接于不同的数据线，同一行像素单元中相邻两个像素单元连接于不同的数据线。
其中，相邻两条数据线上的驱动电压极性相反。
其中，多个像素单元沿行方向上划分为周期性排列且依次相邻设置的第一基色光像素列、第二基色光像素列、以及第三基色光像素列。
其中，像素单元包括薄膜晶体管和像素电极。
其中，薄膜晶体管包括低温多晶硅层、以及在低温多晶硅层上依次设置的栅绝缘层、栅极、层间介质层、源漏极层和平坦层。
进一步地，本申请实施例还提供了一种阵列基板的制造方法，该阵列基板的制造方法，包括：在基体上形成沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由扫描线和数据线定义的呈行列排布的多个像素单元，其中，每两条相邻扫描线之间设置有两行像素单元，每条扫描线和位于其两侧且相邻的两行所述像素单元电连接。
其中，在基体上形成由扫描线和数据线定义的呈行列排布的多个像素单元，具体包括：
在基体上形成薄膜晶体管；
在基体上形成所述像素电极。
进一步地，本申请实施例还提供了一种显示面板，该显示面板包括上述任一项的阵列基板。
本申请的有益效果是：本申请提供的阵列基板及其制造方法、显示面板，包括沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由扫描线和数据线定义的呈行列排布的多个像素单元，其中，每两条相邻扫描线之间设置有两行像素单元，每条扫描线和位于其两侧且相邻的两行像素单元电连接，从而一条扫描线同时为位于该扫描线两侧且相邻的两行像素单元提供扫描信号，通过减少扫描线的数量，进而能够增大阵列基板中像素单元的开口率，以及降低背光功耗。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中阵列基板的结构示意图；
图2是现有技术中阵列基板的另一结构示意图；
图3是本申请实施例提供的阵列基板的结构示意图；
图4是本申请实施例提供的阵列基板的另一结构示意图；
图5是图4中像素单元上输入的驱动电压极性示意图；
图6是本申请实施例提供的像素单元的排布结构示意图；
图7是本申请实施例提供的像素驱动电路示意图；
图8为本申请实施例提供的阵列基板的制造方法的流程示意图。
具体实施方式
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
如图1所示，在传统的阵列基板中，每行像素单元连接于同一条扫描线G1/G2/G3，每列像素单元连接于同一条数据线D1/D2/D3，随着像素分辨率越来越高，也即像素单元越来越多，会导致单个像素单元的充电时间越来越小。为了解决这种问题，现有技术中提出了一些新的像素单元排列结构，例如，采用如图2所示的像素结构，通过增加数据线的数量来增加充电时间，解决背光亮度低和功耗高的问题，然而，由于数据线不透光，会使开口率进一步降低。
为了增大阵列基板中像素的开口率，本申请采用的技术方案是通过采用一条扫描线为两行像素单元提供扫描信号，以减少不透光的扫描线的数量，进而提高开口率，降低背光功耗。
请参阅图3，图3是本申请实施例提供的阵列基板的结构示意图，如图3所示，阵列基板10包括沿行方向设置的多条扫描线11、沿列方向设置的多条数据线12、以及由扫描线和数据线定义的呈行列排布的多个像素单元13。
其中，每两条相邻扫描线11之间设置有两行像素单元，每条扫描线11与和位于其两侧且相邻的两行像素单元电连接，即第一行和第二行像素单元电连接与G1，第三行和第四行像素单元电连接于G2，第五行和第六行像素单元电连接于G3。
需要说明的是，图3所列的像素单元13可以为红光像素单元R或绿光像素单元G或蓝光像素单元B中的一种，一共有六行三列，共包括扫描线G1～G3及数据线D1～D6，图3中仅为示意图，不受像素单元的数量、扫描线和数据线数量的限制。
其中，扫描线11与其上下两行的像素单元13电连接，也即每两行像素单元上输入的扫描信号是相同的，如此，与图2中的阵列基板相比，减少了扫描线11的数量，且同时增大了充电时间，有利于提高阵列基板的像素开口率，以及降低背光功耗。
请参阅图4，图4是本申请实施例提供的阵列基板的另一结构示意，如图4所示，在阵列基板20中，一共有六行三列，共包括扫描线G1～G3及数据线D1～D4。其中，任意相邻两列像素单元13之间设置有一条数据线12，在第二列像素单元和第三列像素单元之间设置数据线D2，在第三列像素单元和第四列像素单元之间设置数据线D3，如此，进一步减少了数据线的数量，且由于数据线不透光，所以数据线减少有助于进一步提高像素开口率，以及降低背光功耗。
其中，同一列像素单元13和位于其两侧且相邻的两条数据线12电连接，且同一列像素单元13中相邻两个像素单元13电连接于不同的数据线12，同一行像素单元13中相邻两个像素单元12连接于不同的数据线12。本实施例中，第一列像素单元13连接于数据线D1和数据线D2，第二列像素单元13连接于数据线D2和数据线D3，第三列像素单元13连接于数据线D3和数据线D4。进一步，在第一列像素单元13中，第一、三、五行像素单元13电连接于D1，第二、四、六行像素单元13电连接于D2；在第二列像素单元13中，位于第一、三、五行的像素单元13电连接于D2，位于第二、四、六行的像素单元13电连接于D3；在第二列像素单元13中，第一、三、五行像素单元电连接于D3，第二、四、六行像素单元电连接于D4。
其中，相邻两条数据线12上的驱动电压极性相反，D1上输入正性电压，D2上输入负性电压，D3上输入正性电压，D4上输入负性电压，因此每个像素单元的极性如图5所示，图5所示的为点翻转模式，即每个像素单元的极性与其上下左右相邻的像素单元的电压极性相反，此模型相对于行和帧翻转模型的优点在于增加像素电压的稳定速度，从而减少水平的交叉串扰。
其中，如图6所示，多个像素单元13可以沿行方向上划分为周期性排列且依次相邻设置的第一基色光像素列R、第二基色光像素列G、以及第三基色光像素列B，其中，第一基色光像素列、第二基色光像素列和第三基色光像素列的排列顺序可以随机组合，且基色光子像素的颜色除了红光、绿光和蓝光这三种基色光之外，还可以为其他颜色，比如黄色，其中，每一行像素单元13中相邻设置的第一基色光像素列R、第二基色光像素列G、以及第三基色光像素列B构成一个最小的重复像素单元组1。
请参阅图7，像素单元13包括薄膜晶体管21和像素电极22，该像素电极22与公共走线24之间形成存储电容23，此外，扫描线11和数据线12之间会形成寄生电容Cgd(图中未示出)，扫描线11和公共走线24之间会形成寄生电容Cgc(图中未示出)，寄生电容会产生干扰，因此本申请实施例中减少扫描线和数据线的数量，寄生电容也会减少，从而提高面板的质量。
具体而言，数据线12与薄膜晶体管的源极211连接，扫描线11与薄膜晶体管21的栅极212连接，像素电极22与薄膜晶体管的漏极213连接。
其中，薄膜晶体管21包括低温多晶硅层、以及在低温多晶硅层上依次设置的栅绝缘层、栅极212、层间介质层、源漏极层和平坦层。
区别于现有技术，本申请实施例中的阵列基板，通过一条扫描线同时为位于该扫描线两侧且相邻的两行像素单元提供扫描信号，能够减少扫描线的数量，进而能够增大阵列基板中像素单元的开口率，降低背光功耗。
请参阅图8，图8为本申请实施例提供的阵列基板的制造方法的流程示意图。如图8所示，该阵列基板的制造方法可以包括以下步骤：
S10：提供基板。
其中，该基板可以为玻璃或者硬质的树脂，也可以为聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚醚砜基板等有机聚合物中的一种。
S20：在基体上形成沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由扫描线和数据线定义的呈行列排布的多个像素单元，该多个像素单元呈矩阵排列，每个像素单元连接到一条扫描线和一条数据线，其中，每两条相邻扫描线之间设置有两行像素单元，也即每两行像素单元被一条扫描线限定为一组，每条扫描线和位于其两侧且相邻的两行所述像素单元电连接，即扫描线上下两侧的像素单元都电连接于中间的同一条扫描线。
其中，上述S20可以具体包括：
S21：在基体上形成薄膜晶体管。
该薄膜晶体管包括低温多晶硅层、以及在低温多晶硅层上依次设置的栅绝缘层、栅极、层间介质层、源漏极层和平坦层。扫描线与薄膜晶体管的栅极连接，数据线与薄膜晶体管的源极连接。
S22：在基体上形成像素电极。
通过沉积、曝光和刻蚀工艺形成该像素电极，该像素电极通过钝化层过孔与薄膜晶体管中源漏电极层的漏极连接，
区别于现有技术，本申请实施例提供了一种阵列基板的制造方法，通过一条扫描线同时为位于该扫描线两侧且相邻的两行像素单元提供扫描信号，能够减少扫描线的数量，进而能够增大阵列基板中像素单元的开口率，降低背光功耗。
进一步地，本申请实施例还提供了一种显示面板，该显示面板可以包括上述任一实施例中的阵列基板，其中，该阵列基板可以包括沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由扫描线和数据线定义的呈行列排布的多个像素单元；其中，每两条相邻扫描线之间设置有两行像素单元，每条扫描线和位于其两侧且相邻的两行像素单元电连接。
区别于现有技术，本申请实施例提供了一种显示面板，通过一条扫描线同时为位于该扫描线两侧且相邻的两行像素单元提供扫描信号，能够减少扫描线的数量，进而能够增大阵列基板中像素单元的开口率，降低背光功耗。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，包括沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由所述扫描线和所述数据线定义的呈行列排布的多个像素单元；
其中，每两条相邻扫描线之间设置有两行所述像素单元，每条所述扫描线和位于其两侧且相邻的两行所述像素单元电连接。
2.根据权利要求1所述的阵列基板，其特征在于，任意相邻两列像素单元之间设置有一条数据线。
3.根据权利要求2所述的阵列基板，其特征在于，同一列所述像素单元所述的两条所述数据线电连接，且同一列所述像素单元中相邻两个所述像素单元电连接于不同的所述数据线，同一行所述像素单元中相邻两个所述像素单元连接于不同的所述数据线。
4.根据权利要求2所述的阵列基板，其特征在于，相邻两条所述数据线上的驱动电压极性相反。
5.根据权利要求1所述的阵列基板，其特征在于，所述多个像素单元沿行方向上划分为周期性排列且依次相邻设置的第一基色光像素列、第二基色光像素列、以及第三基色光像素列。
6.根据权利要求1所述的阵列基板，其特征在于，所述像素单元包括薄膜晶体管和像素电极。
7.根据权利要求6所述的阵列基板，其特征在于，所述薄膜晶体管包括低温多晶硅层、以及在所述低温多晶硅层上依次设置的栅绝缘层、栅极、层间介质层、源漏极层和平坦层。
8.一种阵列基板的制造方法，其特征在于，包括：
在基体上形成沿行方向设置的多条扫描线、沿列方向设置的多条数据线、以及由所述扫描线和所述数据线定义的呈行列排布的多个像素单元，其中，每两条相邻扫描线之间设置有两行所述像素单元，每条所述扫描线和位于其两侧且相邻的两行所述像素单元电连接。
9.根据权利要求8所述的制造方法，其特征在于，所述像素单元包括薄膜晶体管和像素电极，所述在基体上形成由所述扫描线和所述数据线定义的呈行列排布的多个像素单元，具体包括：
在基体上形成薄膜晶体管；
在所述基体上形成所述像素电极。
10.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的阵列基板。
CN202010270710.1A 2020-04-08 2020-04-08 一种阵列基板及其制造方法、显示面板 Pending CN111446262A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010270710.1A CN111446262A (zh) 2020-04-08 2020-04-08 一种阵列基板及其制造方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010270710.1A CN111446262A (zh) 2020-04-08 2020-04-08 一种阵列基板及其制造方法、显示面板

Publications (1)

Publication Number Publication Date
CN111446262A true CN111446262A (zh) 2020-07-24

Family

ID=71651157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010270710.1A Pending CN111446262A (zh) 2020-04-08 2020-04-08 一种阵列基板及其制造方法、显示面板

Country Status (1)

Country Link
CN (1) CN111446262A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112255853A (zh) * 2020-11-06 2021-01-22 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN113488487A (zh) * 2021-06-30 2021-10-08 昆山龙腾光电股份有限公司 一种薄膜晶体管阵列基板及显示装置
CN114038408A (zh) * 2021-11-23 2022-02-11 武汉华星光电半导体显示技术有限公司 显示面板及其驱动方法、显示装置
WO2022041246A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN114743485A (zh) * 2022-04-18 2022-07-12 Tcl华星光电技术有限公司 显示面板
CN114743485B (zh) * 2022-04-18 2024-06-11 Tcl华星光电技术有限公司 显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109313A (ja) * 1997-09-29 1999-04-23 Toshiba Electronic Engineering Corp アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム
CN101221337A (zh) * 2008-01-28 2008-07-16 京东方科技集团股份有限公司 液晶显示装置阵列基板及驱动方法
CN101446724A (zh) * 2008-12-16 2009-06-03 昆山龙腾光电有限公司 液晶显示装置、阵列基板及其缺陷修补方法
US20090152564A1 (en) * 2007-12-14 2009-06-18 Wen-Chun Wang Thin film transistor array substrate
CN105045009A (zh) * 2015-08-24 2015-11-11 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板
CN105388674A (zh) * 2015-12-02 2016-03-09 深圳市华星光电技术有限公司 阵列基板以及液晶显示装置
CN107945757A (zh) * 2017-12-21 2018-04-20 惠科股份有限公司 液晶显示器及其驱动电路、驱动方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109313A (ja) * 1997-09-29 1999-04-23 Toshiba Electronic Engineering Corp アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム
US20090152564A1 (en) * 2007-12-14 2009-06-18 Wen-Chun Wang Thin film transistor array substrate
CN101221337A (zh) * 2008-01-28 2008-07-16 京东方科技集团股份有限公司 液晶显示装置阵列基板及驱动方法
CN101446724A (zh) * 2008-12-16 2009-06-03 昆山龙腾光电有限公司 液晶显示装置、阵列基板及其缺陷修补方法
CN105045009A (zh) * 2015-08-24 2015-11-11 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板
CN105388674A (zh) * 2015-12-02 2016-03-09 深圳市华星光电技术有限公司 阵列基板以及液晶显示装置
CN107945757A (zh) * 2017-12-21 2018-04-20 惠科股份有限公司 液晶显示器及其驱动电路、驱动方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022041246A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
US11943983B2 (en) 2020-08-31 2024-03-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method for manufacturing the same, and display device
CN112255853A (zh) * 2020-11-06 2021-01-22 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN113488487A (zh) * 2021-06-30 2021-10-08 昆山龙腾光电股份有限公司 一种薄膜晶体管阵列基板及显示装置
CN114038408A (zh) * 2021-11-23 2022-02-11 武汉华星光电半导体显示技术有限公司 显示面板及其驱动方法、显示装置
CN114743485A (zh) * 2022-04-18 2022-07-12 Tcl华星光电技术有限公司 显示面板
WO2023201808A1 (zh) * 2022-04-18 2023-10-26 惠州华星光电显示有限公司 显示面板
CN114743485B (zh) * 2022-04-18 2024-06-11 Tcl华星光电技术有限公司 显示面板

Similar Documents

Publication Publication Date Title
US10679535B2 (en) Liquid crystal display panel
CN111446262A (zh) 一种阵列基板及其制造方法、显示面板
US11424297B2 (en) Display panel having multiple display regions and display apparatus
US8207924B2 (en) Display device
CN1061146C (zh) 电光器件及其制造方法和驱动方法
US8564504B2 (en) Pixel array and driving method thereof
US11367376B2 (en) Display panel and display device
TWI454812B (zh) 邊緣電場切換型液晶顯示面板之畫素陣列及其驅動方法
US11768413B2 (en) Array substrate, display panel, display device, and driving method
US11847964B2 (en) Display panel and display device
JPH0566412A (ja) ハーフトーン・グレイスケール液晶デイスプレイ
US11211012B2 (en) Display panel and manufacturing method thereof, and display device
WO2015192507A1 (zh) 基板及显示装置
US11227527B2 (en) Display panel having different color sub-pixels in the same column
US20170059951A1 (en) Array substrate and display panel
CN103217846A (zh) 阵列基板及显示装置
CN111477141A (zh) 一种省功耗的显示屏结构及其驱动方法
US20220115407A1 (en) Array substrate and display panel
CN114415433B (zh) 阵列基板、显示面板和显示装置
WO2020052126A1 (zh) 一种显示面板、显示面板的制造方法及显示装置
US20090251403A1 (en) Liquid crystal display panel
CN101592835B (zh) 像素结构、主动组件数组基板、显示面板以及显示装置
CN102023445A (zh) 液晶显示面板及其制造方法
CN113589608A (zh) 显示面板及显示终端
CN113485046B (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200724

RJ01 Rejection of invention patent application after publication