CN103217846A - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
CN103217846A
CN103217846A CN2013101434022A CN201310143402A CN103217846A CN 103217846 A CN103217846 A CN 103217846A CN 2013101434022 A CN2013101434022 A CN 2013101434022A CN 201310143402 A CN201310143402 A CN 201310143402A CN 103217846 A CN103217846 A CN 103217846A
Authority
CN
China
Prior art keywords
sweep trace
overlapped
overlapping
gate insulator
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101434022A
Other languages
English (en)
Other versions
CN103217846B (zh
Inventor
高山
李凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310143402.2A priority Critical patent/CN103217846B/zh
Priority to US14/363,211 priority patent/US9385144B2/en
Priority to PCT/CN2013/077190 priority patent/WO2014172966A1/zh
Priority to EP13857662.4A priority patent/EP2990864B1/en
Publication of CN103217846A publication Critical patent/CN103217846A/zh
Application granted granted Critical
Publication of CN103217846B publication Critical patent/CN103217846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板，包括衬底基板，设置在衬底基板上的横纵交错的多根扫描线和多根数据线、以及均匀排列的多个亚像素区，相邻两行亚像素区作为一个像素行组，以形成沿纵向排列的多个像素行组，每个像素行组内的两行亚像素区之间和/或每两个相邻的像素行组之间设置有两根扫描线，所述两根扫描线部分重叠且相互绝缘；或者，相邻两列亚像素区作为一个像素列组，以形成沿横向排列的多个像素列组，每个像素列组内的两列亚像素区之间或每两个相邻的像素列组之间设置有两根数据线，所述两根数据线部分重叠且相互绝缘。相应地，提供一种包括所述阵列基板的显示装置。本发明所述阵列基板与现有技术的阵列基板相比，具有较高的开口率。

Description

阵列基板及显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板和包括所述阵列基板的显示装置。
背景技术
液晶显示器因具有体积小、功耗低、辐射低等特点，已在当前的平板显示器市场中占据了主导地位。在液晶显示器技术领域中，TFT-LCD（Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器）以其大尺寸、高度集成、功能强大、工艺灵活、低成本等优势而广泛应用于电视机、电脑、手机等领域。
TFT-LCD一般由制作完成的阵列基板和彩膜基板对盒组装并灌注液晶而成，其一般采用行列矩阵驱动模式，如图1所示，通过设置在阵列基板上的扫描线（也称为栅线）和数据线依次为各行亚像素区内的薄膜晶体管充电，从而显示色彩，其中，每个亚像素区均包括一个薄膜晶体管，每行亚像素区中各薄膜晶体管的栅极均连接至同一扫描线，源极连接至不同的数据线，且每两行相邻的亚像素区之间均设置有一根扫描线；图1中，Ga n代表第n根扫描线，Dr n代表第n根数据线，n为大于1的正整数，M代表薄膜晶体管，M11代表分别与第一根扫描线和第一根数据线相连的薄膜晶体管。
在TFT-LCD的各项参数中，开口率（aperture ratio，指的是每一个亚像素区中除去配线和薄膜晶体管后光线能够通过的部分的面积和该亚像素区整体的面积之间的比例）是影响屏幕亮度与功耗的重要因素，开口率越高，光透过率也越高，在相同背光源的条件下，屏幕的亮度就会越高，并且，在TFT-LCD中背光源的功耗占整个电源输出的60%左右，提高开口率可在满足屏幕亮度的前提下降低背光源的功耗，从而降低整个TFT-LCD的功耗。因此，如何在工艺条件许可的情况下进一步提高开口率成为行业内亟待解决的问题。
发明内容
本发明所要解决的技术问题是针对现有技术中所存在的上述缺陷，提供一种与现有技术相比具有较高开口率的阵列基板和包括所述阵列基板的显示装置。
解决本发明技术问题所采用的技术方案：
所述阵列基板包括衬底基板，设置在衬底基板上的横纵交错的多根扫描线和多根数据线、以及均匀排列的多个亚像素区，每个亚像素区均包括一个薄膜晶体管，其中，
相邻两行亚像素区作为一个像素行组，以形成沿纵向排列的多个像素行组，每个像素行组内的两行亚像素区之间和/或每两个相邻的像素行组之间设置有两根扫描线，所述两根扫描线分别与其相邻的两行亚像素区中的一行亚像素区内的薄膜晶体管的栅极电连接，所述两根扫描线部分重叠且相互绝缘，以减少其在衬底基板上所占空间；
或者，相邻两列亚像素区作为一个像素列组，以形成沿横向排列的多个像素列组，每个像素列组内的两列亚像素区之间或每两个相邻的像素列组之间设置有两根数据线，所述两根数据线分别与其相邻的两列亚像素区中的一列亚像素区内的薄膜晶体管的源极电连接，所述两根数据线部分重叠且相互绝缘，以减少其在衬底基板上所占空间。
优选地，每个像素行组内的两行亚像素区之间或每两个相邻的像素行组之间设置有两根扫描线，每一列亚像素区内的薄膜晶体管的源极均与同一数据线电连接。
优选地，每个像素行组内的两行亚像素区之间和每两个相邻的像素行组之间均设置有两根扫描线，每个像素列组中的两列亚像素区之间设置有一根数据线，且该像素列组中的所有亚像素区内的薄膜晶体管的源极均与该数据线电连接。
优选地，每个像素列组内的两列亚像素区之间或每两个相邻的像素列组之间设置有两根数据线，每一行亚像素区内的薄膜晶体管的栅极均与同一扫描线电连接。
优选地，设置在每个像素行组内的两行亚像素区之间和/或每两个相邻的像素行组之间的两根扫描线分别为，与该两根扫描线相邻的两行亚像素区中的一行亚像素区内的所有薄膜晶体管的栅极电连接的第一扫描线，和与该两根扫描线相邻的两行亚像素区中的另一行亚像素区内的所有薄膜晶体管的栅极电连接的第二扫描线；
所述第一扫描线和其对应的薄膜晶体管的栅极位于同一层并采用相同的膜层形成；
所述阵列基板还包括多个像素电极，每个像素电极均与一个薄膜晶体管的漏极电连接；所述多根数据线、多根扫描线及多个像素电极之间相互绝缘；所述第二扫描线包括重叠部和非重叠部，所述重叠部为第二扫描线中与第一扫描线重叠的部分，且所述重叠部和数据线或像素电极位于同一层并采用相同的膜层形成；所述非重叠部为第二扫描线中与第一扫描线非重叠的部分，所述非重叠部与第二扫描线对应的薄膜晶体管的栅极电连接，且所述非重叠部与第二扫描线对应的薄膜晶体管的栅极位于同一层并采用相同的膜层形成；
所述第二扫描线中的重叠部与非重叠部电连接，以形成一根能够传输信号的连续的扫描线。
优选地，所述重叠部和数据线位于同一层并采用相同的膜层形成，所述重叠部采用多个，每两个相邻的重叠部均位于一根数据线的两侧；所述非重叠部采用多个，每个非重叠部在衬底基板上的投影均与一根数据线在衬底基板上的投影相交，每个非重叠部均与第二扫描线对应的一个薄膜晶体管的栅极电连接；多个重叠部与多个非重叠部交替布置；所述第二扫描线中的各个重叠部分别与其相邻的非重叠部电连接。
优选地，所述第二扫描线还包括多个延伸部，每个延伸部均为一个重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量是非重叠部数量的两倍；
所述阵列基板还包括栅极绝缘层，所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中的多个延伸部及多个重叠部之间；所述栅极绝缘层上设置有多个过孔，每个过孔均与一个延伸部的位置相对应，以使得每个延伸部均通过过孔与一个非重叠部电连接，从而使得所述第二扫描线中的各个重叠部分别与其相邻的非重叠部电连接。
优选地，所述第二扫描线还包括多个延伸部，每个延伸部均为一个重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量是非重叠部数量的两倍；
所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中的多个延伸部及多个重叠部之间，且栅极绝缘层上设置有多个过孔，每个过孔均接近一个延伸部并与接近该延伸部的非重叠部的位置相对应；所述钝化层覆盖在栅极绝缘层、第二扫描线中的多个延伸部及多个重叠部上，所述钝化层上设置有多个第一过孔和多个第二过孔，每个第一过孔均与栅极绝缘层上的一个过孔的位置相对应，每个第二过孔均与一个延伸部的位置相对应；
所述阵列基板还包括搭接层，所述搭接层与像素电极位于同一层并采用相同的膜层形成，且与像素电极相互绝缘；所述搭接层覆盖在钝化层上的所有第一过孔、第二过孔和栅极绝缘层上的所有过孔上，以使得每个延伸部均与一个非重叠部经所述搭接层电连接，从而使得第二扫描线中的各个重叠部分别与其相邻的非重叠部经所述搭接层电连接。
优选地，所述第二扫描线还包括多个延伸部，每个延伸部均为一个重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量是非重叠部数量的两倍；每个延伸部上均设置有一个过孔；
所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中的多个延伸部及多个重叠部之间，且栅极绝缘层上设置有多个过孔，每个过孔均与一个延伸部上的过孔的位置相对应；所述钝化层覆盖在栅极绝缘层、第二扫描线中的多个延伸部及多个重叠部上，所述钝化层上设置有多个过孔，每个过孔均与一个延伸部上的过孔的位置相对应；
所述阵列基板还包括搭接层，所述搭接层与像素电极位于同一层并采用相同的膜层形成，且与像素电极相互绝缘；所述搭接层覆盖在钝化层上的所有过孔、所有延伸部上的过孔和栅极绝缘层上的所有过孔上，以使得每个延伸部均与一个非重叠部经所述搭接层电连接，从而使得第二扫描线中的各个重叠部分别与其相邻的非重叠部经所述搭接层电连接。
优选地，所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中多个重叠部之间，且栅极绝缘层上设置有多个过孔，每个过孔均与一个非重叠部接近其相邻的重叠部的一端的位置相对应；所述钝化层覆盖在栅极绝缘层及第二扫描线中的多个重叠部上，所述钝化层上设置有多个第一过孔和多个第二过孔，每个第一过孔均与栅极绝缘层上的一个过孔的位置相对应，每个第二过孔均与一个重叠部接近其相邻的非重叠部的一端的位置相对应；
所述阵列基板还包括搭接层，所述搭接层与像素电极位于同一层并采用相同的膜层形成，且与像素电极相互绝缘；所述搭接层覆盖在钝化层上的所有第一过孔、第二过孔和栅极绝缘层上的所有过孔上，以使得第二扫描线中的各个重叠部分别与其相邻的非重叠部经所述搭接层电连接。
优选地，所述重叠部和像素电极位于同一层并采用相同的膜层形成，所述重叠部采用一个，其长度与第一扫描线的长度相同；所述非重叠部采用多个，每个非重叠部均与第二扫描线对应的一个薄膜晶体管的栅极电连接；所述第二扫描线中的重叠部同时与所有非重叠部电连接。
优选地，所述第二扫描线还包括多个延伸部，每个延伸部均为重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量与非重叠部的数量相同；
所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层覆盖在所述第一扫描线及第二扫描线中的多个非重叠部上，所述栅极绝缘层上设置有多个过孔，每个过孔均与一个延伸部的位置相对应；所述钝化层覆盖在栅极绝缘层上，所述钝化层上设置有多个过孔，每个过孔均与栅极绝缘层上的一个过孔的位置相对应；所述重叠部及多个延伸部均设置在钝化层上，以使得每个延伸部均与一个非重叠部电连接，从而使得所述第二扫描线中的重叠部分别与其相邻的各个非重叠部电连接。
本发明还提供一种包括上述阵列基板的显示装置。
有益效果：
本发明所述阵列基板提供了两种增大开口率的解决方案：
一是在每个像素行组内的两行亚像素区之间和/或每两个相邻的像素行组之间设置两根扫描线，并使所述两根扫描线部分重叠且相互绝缘，有效减少了扫描线在衬底基板上所占空间；
二是在每个像素列组内的两列亚像素区之间或每两个相邻的像素列组之间设置有两根数据线，并使所述两根数据线部分重叠且相互绝缘，有效减少了数据线在衬底基板上所占空间；
故本发明所述阵列基板与现有技术的阵列基板相比，增大了开口率，从而在满足显示装置亮度的前提下降低了产品的功耗。
附图说明
图1为现有技术中阵列基板的结构示意图；
图2为本发明实施例1中第一种阵列基板的结构示意图；
图3为本发明实施例1中第二种阵列基板的结构示意图；
图4为本发明实施例1中第三种阵列基板的结构示意图；
图5为本发明实施例3中完成步骤s101之后的阵列基板的平面结构示意图；
图6为本发明实施例3中完成步骤s102之后的阵列基板的平面结构示意图；
图7为本发明实施例3中完成步骤s103之后的阵列基板的平面结构示意图；
图8为图7的A-A截面图；
图9为本发明实施例3中完成步骤s104之后的阵列基板的平面结构示意图；
图10为本发明实施例3中完成步骤s105之后的阵列基板的平面结构示意图；
图11为本发明实施例4中完成步骤s202之后的阵列基板的A-A截面图；
图12为本发明实施例4中完成步骤s203之后的阵列基板的平面结构示意图；
图13为图12的A-A截面图；
图14为本发明实施例4中完成步骤s204之后的阵列基板的平面结构示意图；
图15为图14的A-A截面图；
图16为本发明实施例5中完成步骤s303之后的阵列基板的平面结构示意图；
图17为图16的A-A截面图；
图18为本发明实施例5中完成步骤s304之后的阵列基板的平面结构示意图；
图19为图18的A-A截面图；
图20为本发明实施例6中完成步骤s402之后的阵列基板的平面结构示意图；
图21为图20的A-A截面图；
图22为本发明实施例6中完成步骤s403之后的阵列基板的平面结构示意图；
图23为图22的A-A截面图；
图24为本发明实施例6中完成步骤s404之后的阵列基板的平面结构示意图；
图25为图24的A-A截面图；
图26为本发明实施例8中完成步骤s501之后的阵列基板的平面结构示意图；
图27为本发明实施例8中完成步骤s502之后的阵列基板的平面结构示意图；
图28为本发明实施例8中完成步骤s503之后的阵列基板的平面结构示意图；
图29为图28的A-A截面图；
图30为本发明实施例8中完成步骤s504之后的阵列基板的平面结构示意图；
图31为图30的A-A截面图。
图中：1－栅极；21－第一扫描线；22a－非重叠部；22b－重叠部；22c－延伸部；3－栅极绝缘层；4－数据线；5－源极；6－漏极；7－半导体层；8－钝化层；9－像素电极；10－搭接层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和实施例对本发明阵列基板和包括所述阵列基板的显示装置作进一步详细描述。
实施例1：
本实施例提供一种阵列基板，包括衬底基板，设置在衬底基板上的横纵交错的多根扫描线和多根数据线、以及均匀排列的多个亚像素区，每个亚像素区均包括一个薄膜晶体管。
相邻两行亚像素区作为一个像素行组，以形成沿纵向排列的多个像素行组，每个像素行组内的两行亚像素区之间和/或每两个相邻的像素行组之间设置有两根扫描线，所述两根扫描线分别与其相邻的两行亚像素区中的一行亚像素区内的薄膜晶体管的栅极电连接，所述两根扫描线部分重叠且相互绝缘，以减少其在衬底基板上所占空间。
下面通过图2～4详细描述上述阵列基板的结构，图2～4所示结构仅为阵列基板的示意图，其只展现了阵列基板的部分结构。其中，Ga n代表第n根扫描线，Dr n代表第n根数据线，n为大于1的正整数，M代表薄膜晶体管，M11代表分别与第一根扫描线和第一根数据线相连的薄膜晶体管。
每个像素行组内的两行亚像素区之间设置有两根扫描线，所述两根扫描线分别与其相邻的两行亚像素区中的一行亚像素区内的薄膜晶体管的栅极电连接，每一列亚像素区内的薄膜晶体管的源极均与同一数据线电连接。这种结构的阵列基板如图2所示，在图2中，第一行亚像素区和第二行亚像素区组成第一像素行组，第三行亚像素区和第四行亚像素区组成第二像素行组，在第一像素行组中的第一行亚像素区和第二行亚像素区之间设置有第一扫描线Ga1和第二扫描线Ga2，在第二像素行组中的第三行亚像素区和第四行亚像素区之间设置有第三扫描线Ga3和第四扫描线Ga4，其中，第一扫描线Ga1和第二扫描线Ga2部分重叠且相互绝缘，第三扫描线Ga3和第四扫描线Ga4部分重叠且相互绝缘。图3所示阵列基板的结构与图2的区别在于，每两个相邻的像素行组之间设置有两根扫描线，如第一像素行组与第二像素行组之间设置有第二扫描线Ga2和第三扫描线Ga3，第二扫描线Ga2和第三扫描线Ga3部分重叠且相互绝缘。
可见，图2和图3所示阵列基板与现有技术的阵列基板相比，减少了一半数量的扫描线在衬底基板上所占空间，极大地提高了开口率。
每个像素行组内的两行亚像素区之间和每两个相邻的像素行组之间均设置有两根扫描线（即相邻两行亚像素区之间均设置有两根扫描线），所述两根扫描线分别与其相邻的两行亚像素区中的一行亚像素区内的薄膜晶体管的栅极电连接，相邻两列亚像素区作为一个像素列组，以形成沿横向排列的多个像素列组，每个像素列组中的两列亚像素区之间设置有一根数据线，且该像素列组中的所有亚像素区内的薄膜晶体管的源极均与该数据线电连接。这种结构的阵列基板如图4所示，在图4中，第一行亚像素区和第二行亚像素区组成第一像素行组，第三行亚像素区和第四行亚像素区组成第二像素行组，在第一像素行组中的第一行亚像素区和第二行亚像素区之间设置有第二扫描线Ga2和第三扫描线Ga3，在第一像素行组和第二像素行组之间设置有第四扫描线Ga4和第五扫描线Ga5，在第二像素行组中的第三行亚像素区和第四行亚像素区之间设置有第六扫描线Ga6和第七扫描线Ga7，其中，第二扫描线Ga2和第三扫描线Ga3，第四扫描线Ga4和第五扫描线Ga5，第六扫描线Ga6和第七扫描线Ga7，分别部分重叠且相互绝缘。
可见，图4所示阵列基板通过增加扫描线的线数以减少数据线的线数，其与现有技术相比，数据线的线数减少了一半（如图1中六列亚像素区需要六根数据线，而图4中六列亚像素区只需三根数据线），相应减少了与数据线相连的数据线驱动IC的尺寸和/或数量，由于数据线驱动IC的价格要比扫描线驱动IC的价格贵很多，因此图4所示阵列基板与现有技术的阵列基板相比极大地降低了生产成本；同时，图4所示阵列基板中相邻两行亚像素区之间的两根扫描线部分重叠且彼此绝缘，因此减少了扫描线在衬底基板上所占空间，并与现有技术的阵列基板中扫描线所占空间几乎相同。
优选地，设置在每个像素行组内的两行亚像素区之间和/或每两个相邻的像素行组之间的两根扫描线分别为，与该两根扫描线相邻的两行亚像素区中的一行亚像素区内的所有薄膜晶体管的栅极电连接的第一扫描线，和与该两根扫描线相邻的两行亚像素区中的另一行亚像素区内的所有薄膜晶体管的栅极电连接的第二扫描线，即第一扫描线与所述两根扫描线相邻的两行亚像素区中的一行亚像素区内的所有薄膜晶体管相对应，第二扫描线与所述两根扫描线相邻的两行亚像素区中的另一行亚像素区内的所有薄膜晶体管相对应；
所述第一扫描线和其对应的薄膜晶体管的栅极位于同一层并采用相同的膜层形成；
所述阵列基板还包括多个像素电极，每个像素电极均与一个薄膜晶体管的漏极电连接；所述多根数据线、多根扫描线及多个像素电极之间相互绝缘；所述第二扫描线包括重叠部和非重叠部，所述重叠部为第二扫描线中与第一扫描线重叠的部分，且所述重叠部和数据线或像素电极位于同一层并采用相同的膜层形成；所述非重叠部为第二扫描线中与第一扫描线非重叠的部分，所述非重叠部与第二扫描线对应的薄膜晶体管的栅极电连接，且所述非重叠部与第二扫描线对应的薄膜晶体管的栅极位于同一层并采用相同的膜层形成；
所述第二扫描线中的重叠部与非重叠部电连接，以形成一根能够传输信号的连续的扫描线。
可见，所述第二扫描线的一部分和其对应的薄膜晶体管的栅极位于同一层并采用相同的膜层形成，且不与第一扫描线重叠（即非重叠部），所述第二扫描线的另一部分和数据线或像素电极位于同一层并采用相同的膜层形成，且与第一扫描线重叠（即重叠部）。在阵列基板中，所述数据线和像素电极分别与薄膜晶体管的栅极所在层之间设置有绝缘层（如栅极绝缘层、钝化层），故第二扫描线中的重叠部与第一扫描线之间也设置有绝缘层，因此可与第一扫描线完全重叠而互不导通；同时，第二扫描线中的重叠部与非重叠部之间也设置有绝缘层，只需通过在绝缘层上设置过孔等方式就可实现所述重叠部与非重叠部电连接，由于使所述重叠部与非重叠部电连接的具体实现方法有很多，本领域技术人员可根据阵列基板上的实际布线情况自行设计所述电连接的实现方法，在此不做赘述。
优选地，采用相同膜层形成的不同部件在同一构图工艺中形成（或者，也可根据实际需要在不同构图工艺中形成）。例如，所述重叠部和数据线或像素电极采用相同的膜层形成，则所述重叠部既可以与数据线在同一次构图工艺中形成，也可以与像素电极在同一次构图工艺中形成，因而就形成工艺而言，采用相同膜层形成的部件既未增加阵列基板的工艺步骤，也未改变阵列基板多层结构的材质，且实现简单。
下述实施例2～8均以减少扫描线在衬底基板上所占空间（即所述两根扫描线部分重叠且相互绝缘）为例进行说明。
或者，每个像素列组内的两列亚像素区之间或每两个相邻的像素列组之间设置有两根数据线，所述两根数据线分别与其相邻的两列亚像素区中的一列亚像素区内的薄膜晶体管的源极电连接，所述两根数据线部分重叠且相互绝缘，以减少其在衬底基板上所占空间。优选地，每一行亚像素区内的薄膜晶体管的栅极均与同一扫描线电连接。此种结构的阵列基板与现有技术的阵列基板相比，减少了一半数量的数据线在衬底基板上所占空间，极大地提高了开口率。
本实施例还提供一种包括上述阵列基板的显示装置。
实施例2：
本实施例中，所述第二扫描线的重叠部和数据线位于同一层并采用相同的膜层形成；所述重叠部采用多个，每两个相邻的重叠部均位于一根数据线的两侧；所述非重叠部采用多个，每个非重叠部在衬底基板上的投影均与一根数据线在衬底基板上的投影相交，每个非重叠部均与第二扫描线对应的一个薄膜晶体管的栅极电连接；多个重叠部与多个非重叠部交替布置；所述第二扫描线中的各个重叠部分别与其相邻的非重叠部电连接。
本实施例还提供一种包括上述阵列基板的显示装置。
本实施例中的其他结构及作用都与实施例1相同，这里不再赘述。
实施例3：
本实施例与实施例2的区别在于：
所述第二扫描线还包括多个延伸部，每个延伸部均为一个重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量是非重叠部数量的两倍；
所述阵列基板还包括栅极绝缘层，所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中的多个延伸部及多个重叠部之间；所述栅极绝缘层上设置有多个过孔，每个过孔均与一个延伸部的位置相对应，以使得每个延伸部均通过过孔与一个非重叠部电连接，从而使得所述第二扫描线中的各个重叠部分别与其相邻的非重叠部电连接。
优选地，所述阵列基板还包括钝化层，所述钝化层覆盖在栅极绝缘层，数据线，薄膜晶体管的源极、漏极和半导体层，第二扫描线中的多个延伸部和多个重叠部上，所述钝化层上设置有多个过孔，每个过孔均与一个薄膜晶体管中的漏极的位置相对应；所述多个像素电极设置在钝化层上，每个像素电极均通过钝化层上的一个过孔与一个薄膜晶体管中的漏极电连接。
下面以图4所示结构为例提供本实施例所述阵列基板的一种制作方法，包括如下步骤：
s100.提供衬底基板。
s101.如图5所示，在衬底基板（图中未示出）上形成第一扫描线21、第二扫描线的非重叠部22a和栅极1的图形；所述第一扫描线21与其对应的所有薄膜晶体管的栅极电连接，所述非重叠部22a与第二扫描线对应的一个薄膜晶体管的栅极电连接。
s102.如图6所示，在完成步骤s101的衬底基板上形成栅极绝缘层3的图形，并在栅极绝缘层3上形成多个过孔，所述过孔的数量是非重叠部22a数量的两倍，且每两个过孔分别与一个非重叠部22a两端的位置相对应。
s103.如图7、8所示，采用半色调掩模板（HTM，Half ToneMask）或灰色调掩模板（GTM，Gray Tone Mask）技术，在完成步骤s102的衬底基板上形成第二扫描线的重叠部22b、延伸部22c、数据线4、源极5、漏极6和半导体层7的图形；其中，每两个相邻的重叠部22b均位于一根数据线4的两侧，也可以说重叠部22b与数据线4交替布置，每个非重叠部22a在衬底基板上的投影均与一根数据线4在衬底基板上的投影相交，每个延伸部22c均覆盖在栅极绝缘层3的一个过孔上。可以看出，第二扫描线中的每个重叠部22b均通过延伸部22c和栅极绝缘层3上形成的过孔与该重叠部22b相邻的非重叠部22c电连接，从而形成第二扫描线与第一扫描线部分重叠且相互绝缘的结构，走线电阻较小。
s104.如图9所示，在完成步骤s103的衬底基板上形成钝化层8的图形，并在钝化层8上形成多个过孔，所述过孔的数量与薄膜晶体管的数量相同，且每个过孔均与一个薄膜晶体管的漏极6的位置相对应。
s105.如图10所示，在完成步骤s104的衬底基板上形成像素电极9的图形，所述像素电极9的数量与薄膜晶体管的数量相同，且每个像素电极9均通过钝化层8上的一个过孔与一个薄膜晶体管的漏极6电连接。
需要说明的是，本发明涉及的所有平面结构示意图中的栅极绝缘层3和钝化层8均进行了半透明化处理，以方便观察该两层上形成的过孔的数量及位置。
本实施例还提供一种包括上述阵列基板的显示装置。
本实施例中的其他结构及作用都与实施例2相同，这里不再赘述。
实施例4：
本实施例与实施例2的区别在于：
所述第二扫描线还包括多个延伸部，每个延伸部均为一个重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量是非重叠部数量的两倍；
所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中的多个延伸部及多个重叠部之间，且栅极绝缘层上设置有多个过孔，每个过孔均接近一个延伸部并与接近该延伸部的非重叠部的位置相对应；所述钝化层覆盖在栅极绝缘层、第二扫描线中的多个延伸部及多个重叠部上，所述钝化层上设置有多个第一过孔和多个第二过孔，每个第一过孔均与栅极绝缘层上的一个过孔的位置相对应，每个第二过孔均与一个延伸部的位置相对应；
所述阵列基板还包括搭接层，所述搭接层与像素电极位于同一层并采用相同的膜层形成，且与像素电极相互绝缘；所述搭接层覆盖在钝化层上的所有第一过孔、第二过孔和栅极绝缘层上的所有过孔上，以使得每个延伸部均与一个非重叠部经所述搭接层电连接，从而使得第二扫描线中的各个重叠部分别与其相邻的非重叠部经所述搭接层电连接。
下面以图4所示结构为例提供本实施例所述阵列基板的一种制作方法，包括如下步骤：
s200.提供衬底基板。
s201.在衬底基板上形成第一扫描线21、第二扫描线的非重叠部22a和栅极1的图形；所述第一扫描线21与其对应的所有薄膜晶体管的栅极电连接，所述非重叠部22a与第二扫描线对应的一个薄膜晶体管的栅极电连接。完成该步骤的阵列基板的平面结构示意图与图5相同。
s202.采用半色调掩模板或灰色调掩模板技术，在完成步骤s201的衬底基板上形成栅极绝缘层3、第二扫描线的重叠部22b、延伸部22c、数据线4、源极5、漏极6和半导体层7的图形。其中，每两个相邻的重叠部22b均位于一根数据线4的两侧，也可以说重叠部22b与数据线4交替布置，每个非重叠部22a在衬底基板上的投影均与一根数据线4在衬底基板上的投影相交。完成该步骤的阵列基板的平面结构示意图与图7相同，A-A截面图如图11所示。
s203.如图12、13所示，在完成步骤s202的衬底基板上形成钝化层8的图形，并在钝化层8和栅极绝缘层3上分别形成多个过孔，所述栅极绝缘层3上形成的每个过孔均接近一个延伸部22c并与接近该延伸部的非重叠部22a的位置相对应，所述钝化层8上形成的多个过孔分别为第一过孔、第二过孔和第三过孔，每个第一过孔均与栅极绝缘层上的一个过孔的位置相对应，每个第二过孔均与一个延伸部22c的位置相对应，每个第三过孔均与一个薄膜晶体管中的漏极6的位置相对应。
s204.如图14、15所示，在完成步骤s203的衬底基板上形成像素电极9和搭接层10的图形；所述像素电极9的数量与薄膜晶体管的数量相同，且每个像素电极9均通过钝化层8上的一个第三过孔与一个薄膜晶体管中的漏极6电连接；所述搭接层10覆盖在钝化层8上的所有第一过孔、第二过孔和栅极绝缘层上的所有过孔上，以使得第二扫描线中的各个重叠部22b分别与其相邻的非重叠部22a经所述搭接层10电连接，从而形成第二扫描线与第一扫描线部分重叠且相互绝缘的结构。
可见，本实施例所述阵列基板只需采用四次构图工艺即可完成，与实施例3相比减少了一道工艺步骤，相应地节省了成本。
本实施例还提供一种包括上述阵列基板的显示装置。
本实施例中的其他结构及作用都与实施例2相同，这里不再赘述。
实施例5：
本实施例与实施例2的区别在于：
所述第二扫描线还包括多个延伸部，每个延伸部均为一个重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量是非重叠部数量的两倍；每个延伸部上均设置有一个过孔；
所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中的多个延伸部及多个重叠部之间，且栅极绝缘层上设置有多个过孔，每个过孔均与一个延伸部上的过孔的位置相对应；所述钝化层覆盖在栅极绝缘层、第二扫描线中的多个延伸部及多个重叠部上，所述钝化层上设置有多个过孔，每个过孔均与一个延伸部上的过孔的位置相对应；
所述阵列基板还包括搭接层，所述搭接层与像素电极位于同一层并采用相同的膜层形成，且与像素电极相互绝缘；所述搭接层覆盖在钝化层上的所有过孔、所有延伸部上的过孔和栅极绝缘层上的所有过孔上，以使得每个延伸部均与一个非重叠部经所述搭接层电连接，从而使得第二扫描线中的各个重叠部分别与其相邻的非重叠部经所述搭接层电连接。
下面以图4所示结构为例提供本实施例所述阵列基板的一种制作方法，包括如下步骤：
s300.提供衬底基板。
s301.在衬底基板上形成第一扫描线21、第二扫描线的非重叠部22a和栅极1的图形；所述第一扫描线21与其对应的所有薄膜晶体管的栅极电连接，所述非重叠部22a与第二扫描线对应的一个薄膜晶体管的栅极电连接。完成该步骤的阵列基板的平面结构示意图与图5相同。
s302.采用半色调掩模板或灰色调掩模板技术，在完成步骤s301的衬底基板上形成栅极绝缘层3、第二扫描线的重叠部22b、延伸部22c、数据线4、源极5、漏极6和半导体层7的图形。其中，每两个相邻的重叠部22b均位于一根数据线4的两侧，也可以说重叠部22b与数据线4交替布置，每个非重叠部22a在衬底基板上的投影均与一根数据线4在衬底基板上的投影相交。完成该步骤的阵列基板的平面结构示意图与图7相同，A-A截面图与图11相同。
s303.如图16、17所示，在完成步骤s302的衬底基板上形成钝化层8的图形，并在钝化层8、栅极绝缘层3和延伸部22c上分别形成过孔。具体的，在栅极绝缘层3上形成多个过孔，每个过孔均与一个延伸部22c的位置相对应，在每个延伸部22c上均形成一个过孔，该过孔与栅极绝缘层3上的一个过孔相对应，在钝化层8上形成多个过孔，分别为第一过孔和第二过孔，每个第一过孔均与栅极绝缘层上的一个过孔的位置相对应（即与一个延伸部22c的位置相对应），每个第二过孔均与一个薄膜晶体管中的漏极6的位置相对应。
s304.如图18、19所示，在完成步骤s303的衬底基板上形成像素电极9和搭接层10的图形；所述像素电极9的数量与薄膜晶体管的数量相同，且每个像素电极9均通过钝化层8上的一个第二过孔与一个薄膜晶体管中的漏极6电连接；所述搭接层10覆盖在钝化层8上的所有第一过孔、所有延伸部22c上的过孔和栅极绝缘层上3的所有过孔上，以使得第二扫描线中的各个重叠部22b分别与其相邻的非重叠部22a经所述搭接层10电连接，从而形成第二扫描线与第一扫描线部分重叠且相互绝缘的结构。
本实施例还提供一种包括上述阵列基板的显示装置。
本实施例中的其他结构及作用都与实施例2相同，这里不再赘述。
实施例6：
本实施例与实施例2的区别在于：
所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中多个重叠部之间，且栅极绝缘层上设置有多个过孔，每个过孔均与一个非重叠部接近其相邻的重叠部的一端的位置相对应；所述钝化层覆盖在栅极绝缘层及第二扫描线中的多个重叠部上，所述钝化层上设置有多个第一过孔和多个第二过孔，每个第一过孔均与栅极绝缘层上的一个过孔的位置相对应，每个第二过孔均与一个重叠部接近其相邻的非重叠部的一端的位置相对应；
所述阵列基板还包括搭接层，所述搭接层与像素电极位于同一层并采用相同的膜层形成，且与像素电极相互绝缘；所述搭接层覆盖在钝化层上的所有第一过孔、第二过孔和栅极绝缘层上的所有过孔上，以使得第二扫描线中的各个重叠部分别与其相邻的非重叠部经所述搭接层电连接。
下面以图4所示结构为例提供本实施例所述阵列基板的一种制作方法，包括如下步骤：
s400.提供衬底基板。
s401.在衬底基板上形成第一扫描线21、第二扫描线的非重叠部22a和栅极1的图形；所述第一扫描线21与其对应的所有薄膜晶体管的栅极电连接，所述非重叠部22a与第二扫描线对应的一个薄膜晶体管的栅极电连接。完成该步骤的阵列基板的平面结构示意图与图5相同。
s402.如图20、21所示，采用半色调掩模板或灰色调掩模板技术，在完成步骤s401的衬底基板上形成栅极绝缘层3、第二扫描线的重叠部22b、数据线4、源极5、漏极6和半导体层7的图形。其中，每两个相邻的重叠部22b均位于一根数据线4的两侧，也可以说重叠部22b与数据线4交替布置，每个非重叠部22a在衬底基板上的投影均与一根数据线4在衬底基板上的投影相交。
s403.如图22、23所示，在完成步骤s402的衬底基板上形成钝化层8的图形，并在钝化层8和栅极绝缘层3上分别形成多个过孔，所述栅极绝缘层3上形成的每个过孔均与一个非重叠部22a接近其相邻的重叠部22b的一端的位置相对应，所述钝化层8上形成的多个过孔分别为第一过孔、第二过孔和第三过孔，每个第一过孔均与栅极绝缘层3上的一个过孔的位置相对应，每个第二过孔均与一个重叠部22b接近其相邻的非重叠部22a的一端的位置相对应，每个第三过孔均与一个薄膜晶体管中的漏极6的位置相对应。
s404.如图24、25所示，在完成步骤s403的衬底基板上形成像素电极9和搭接层10的图形；所述像素电极9的数量与薄膜晶体管的数量相同，且每个像素电极9均通过钝化层8上的一个第三过孔与一个薄膜晶体管中的漏极6电连接；所述搭接层10覆盖在钝化层上的所有第一过孔、第二过孔和栅极绝缘层上的所有过孔上，以使得第二扫描线中的各个重叠部22b分别与其相邻的非重叠部22a经所述搭接层10电连接，从而形成第二扫描线与第一扫描线部分重叠且相互绝缘的结构。
本实施例还提供一种包括上述阵列基板的显示装置。
本实施例中的其他结构及作用都与实施例2相同，这里不再赘述。
实施例7：
本实施例中，所述第二扫描线的重叠部和像素电极位于同一层并采用相同的膜层形成，所述重叠部采用一个，其长度与第一扫描线的长度相同；所述非重叠部采用多个，每个非重叠部均与第二扫描线对应的一个薄膜晶体管的栅极电连接，即非重叠部的数量与第二扫描线对应的薄膜晶体管的数量相同；所述第二扫描线中的重叠部同时与所有非重叠部电连接。
本实施例还提供一种包括上述阵列基板的显示装置。
本实施例中的其他结构及作用都与实施例1相同，这里不再赘述。
实施例8：
本实施例与实施例7的区别在于：
所述第二扫描线中的每个非重叠部均与第二扫描线对应的一个薄膜晶体管的栅极电连接；
所述第二扫描线还包括多个延伸部，每个延伸部均为重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量与非重叠部的数量相同；
所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层覆盖在所述第一扫描线及第二扫描线中的多个非重叠部上，所述栅极绝缘层上设置有多个过孔，每个过孔均与一个延伸部的位置相对应；所述钝化层覆盖在栅极绝缘层上，所述钝化层上设置有多个过孔，每个过孔均与栅极绝缘层上的一个过孔的位置相对应；所述重叠部及多个延伸部均设置在钝化层上，以使得每个延伸部均与一个非重叠部电连接，从而使得所述第二扫描线中的重叠部分别与其相邻的各个非重叠部电连接。
下面以图4所示结构为例提供本实施例所述阵列基板的一种制作方法，包括如下步骤：
s500.提供衬底基板。
s501.如图26所示，在衬底基板上形成第一扫描线21、第二扫描线的非重叠部22a和栅极1的图形；所述第一扫描线21与其对应的所有薄膜晶体管的栅极电连接，所述非重叠部22a与第二扫描线对应的一个薄膜晶体管的栅极电连接。
s502.如图27所示，采用半色调掩模板或灰色调掩模板技术，在完成步骤s501的衬底基板上形成栅极绝缘层3、数据线4、源极5、漏极6和半导体层7的图形。
s503.如图28、29所示，在完成步骤s502的衬底基板上形成钝化层8的图形，并在钝化层8和栅极绝缘层3上分别形成多个过孔，所述栅极绝缘层3上形成的每个过孔均与一个非重叠部22a的位置相对应，所述钝化层8上形成的多个过孔分别为第一过孔和第二过孔，每个第一过孔均与栅极绝缘层3上的一个过孔的位置相对应（即与一个非重叠部22a的位置相对应），每个第二过孔均与一个薄膜晶体管中的漏极6的位置相对应。
s504.如图30、31所示，在完成步骤s503的衬底基板上形成像素电极9、第二扫描线的重叠部22b和延伸部22c的图形；所述像素电极9的数量与薄膜晶体管的数量相同，且每个像素电极9均通过钝化层8上的一个第二过孔与一个薄膜晶体管中的漏极6电连接；所述重叠部22b与第一扫描线21的位置相对应；每个延伸部22c均与一个非重叠部22a的位置相对应，且每个延伸部22c均覆盖在栅极绝缘层3上与其对应的一个过孔，及钝化层上与其对应的一个第一过孔上，以使得所述第二扫描线中的重叠部22b分别与其相邻的各个非重叠部22a电连接，从而形成第二扫描线与第一扫描线部分重叠且相互绝缘的结构，走线电阻较小。
本实施例还提供一种包括上述阵列基板的显示装置。
本实施例中的其他结构及作用都与实施例7相同，这里不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (13)

1.一种阵列基板，包括衬底基板，设置在衬底基板上的横纵交错的多根扫描线和多根数据线、以及均匀排列的多个亚像素区，每个亚像素区均包括一个薄膜晶体管，其特征在于，
相邻两行亚像素区作为一个像素行组，以形成沿纵向排列的多个像素行组，每个像素行组内的两行亚像素区之间和/或每两个相邻的像素行组之间设置有两根扫描线，所述两根扫描线分别与其相邻的两行亚像素区中的一行亚像素区内的薄膜晶体管的栅极电连接，所述两根扫描线部分重叠且相互绝缘，以减少其在衬底基板上所占空间；
或者，相邻两列亚像素区作为一个像素列组，以形成沿横向排列的多个像素列组，每个像素列组内的两列亚像素区之间或每两个相邻的像素列组之间设置有两根数据线，所述两根数据线分别与其相邻的两列亚像素区中的一列亚像素区内的薄膜晶体管的源极电连接，所述两根数据线部分重叠且相互绝缘，以减少其在衬底基板上所占空间。
2.根据权利要求1所述的阵列基板，其特征在于，
每个像素行组内的两行亚像素区之间或每两个相邻的像素行组之间设置有两根扫描线，每一列亚像素区内的薄膜晶体管的源极均与同一数据线电连接。
3.根据权利要求1所述的阵列基板，其特征在于，
每个像素行组内的两行亚像素区之间和每两个相邻的像素行组之间均设置有两根扫描线，每个像素列组中的两列亚像素区之间设置有一根数据线，且该像素列组中的所有亚像素区内的薄膜晶体管的源极均与该数据线电连接。
4.根据权利要求1所述的阵列基板，其特征在于，
每个像素列组内的两列亚像素区之间或每两个相邻的像素列组之间设置有两根数据线，每一行亚像素区内的薄膜晶体管的栅极均与同一扫描线电连接。
5.根据权利要求1-3中任一项所述的阵列基板，其特征在于，
设置在每个像素行组内的两行亚像素区之间和/或每两个相邻的像素行组之间的两根扫描线分别为，与该两根扫描线相邻的两行亚像素区中的一行亚像素区内的所有薄膜晶体管的栅极电连接的第一扫描线，和与该两根扫描线相邻的两行亚像素区中的另一行亚像素区内的所有薄膜晶体管的栅极电连接的第二扫描线；
所述第一扫描线和其对应的薄膜晶体管的栅极位于同一层并采用相同的膜层形成；
所述阵列基板还包括多个像素电极，每个像素电极均与一个薄膜晶体管的漏极电连接；所述多根数据线、多根扫描线及多个像素电极之间相互绝缘；所述第二扫描线包括重叠部和非重叠部，所述重叠部为第二扫描线中与第一扫描线重叠的部分，且所述重叠部和数据线或像素电极位于同一层并采用相同的膜层形成；所述非重叠部为第二扫描线中与第一扫描线非重叠的部分，所述非重叠部与第二扫描线对应的薄膜晶体管的栅极电连接，且所述非重叠部与第二扫描线对应的薄膜晶体管的栅极位于同一层并采用相同的膜层形成；
所述第二扫描线中的重叠部与非重叠部电连接，以形成一根能够传输信号的连续的扫描线。
6.根据权利要求5所述的阵列基板，其特征在于，
所述重叠部和数据线位于同一层并采用相同的膜层形成，所述重叠部采用多个，每两个相邻的重叠部均位于一根数据线的两侧；所述非重叠部采用多个，每个非重叠部在衬底基板上的投影均与一根数据线在衬底基板上的投影相交，每个非重叠部均与第二扫描线对应的一个薄膜晶体管的栅极电连接；多个重叠部与多个非重叠部交替布置；所述第二扫描线中的各个重叠部分别与其相邻的非重叠部电连接。
7.根据权利要求6所述的阵列基板，其特征在于，
所述第二扫描线还包括多个延伸部，每个延伸部均为一个重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量是非重叠部数量的两倍；
所述阵列基板还包括栅极绝缘层，所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中的多个延伸部及多个重叠部之间；所述栅极绝缘层上设置有多个过孔，每个过孔均与一个延伸部的位置相对应，以使得每个延伸部均通过过孔与一个非重叠部电连接，从而使得所述第二扫描线中的各个重叠部分别与其相邻的非重叠部电连接。
8.根据权利要求6所述的阵列基板，其特征在于，
所述第二扫描线还包括多个延伸部，每个延伸部均为一个重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量是非重叠部数量的两倍；
所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中的多个延伸部及多个重叠部之间，且栅极绝缘层上设置有多个过孔，每个过孔均接近一个延伸部并与接近该延伸部的非重叠部的位置相对应；所述钝化层覆盖在栅极绝缘层、第二扫描线中的多个延伸部及多个重叠部上，所述钝化层上设置有多个第一过孔和多个第二过孔，每个第一过孔均与栅极绝缘层上的一个过孔的位置相对应，每个第二过孔均与一个延伸部的位置相对应；
所述阵列基板还包括搭接层，所述搭接层与像素电极位于同一层并采用相同的膜层形成，且与像素电极相互绝缘；所述搭接层覆盖在钝化层上的所有第一过孔、第二过孔和栅极绝缘层上的所有过孔上，以使得每个延伸部均与一个非重叠部经所述搭接层电连接，从而使得第二扫描线中的各个重叠部分别与其相邻的非重叠部经所述搭接层电连接。
9.根据权利要求6所述的阵列基板，其特征在于，
所述第二扫描线还包括多个延伸部，每个延伸部均为一个重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量是非重叠部数量的两倍；每个延伸部上均设置有一个过孔；
所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中的多个延伸部及多个重叠部之间，且栅极绝缘层上设置有多个过孔，每个过孔均与一个延伸部上的过孔的位置相对应；所述钝化层覆盖在栅极绝缘层、第二扫描线中的多个延伸部及多个重叠部上，所述钝化层上设置有多个过孔，每个过孔均与一个延伸部上的过孔的位置相对应；
所述阵列基板还包括搭接层，所述搭接层与像素电极位于同一层并采用相同的膜层形成，且与像素电极相互绝缘；所述搭接层覆盖在钝化层上的所有过孔、所有延伸部上的过孔和栅极绝缘层上的所有过孔上，以使得每个延伸部均与一个非重叠部经所述搭接层电连接，从而使得第二扫描线中的各个重叠部分别与其相邻的非重叠部经所述搭接层电连接。
10.根据权利要求6所述的阵列基板，其特征在于，
所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层设置在所述第一扫描线及第二扫描线中的多个非重叠部，和第二扫描线中多个重叠部之间，且栅极绝缘层上设置有多个过孔，每个过孔均与一个非重叠部接近其相邻的重叠部的一端的位置相对应；所述钝化层覆盖在栅极绝缘层及第二扫描线中的多个重叠部上，所述钝化层上设置有多个第一过孔和多个第二过孔，每个第一过孔均与栅极绝缘层上的一个过孔的位置相对应，每个第二过孔均与一个重叠部接近其相邻的非重叠部的一端的位置相对应；
所述阵列基板还包括搭接层，所述搭接层与像素电极位于同一层并采用相同的膜层形成，且与像素电极相互绝缘；所述搭接层覆盖在钝化层上的所有第一过孔、第二过孔和栅极绝缘层上的所有过孔上，以使得第二扫描线中的各个重叠部分别与其相邻的非重叠部经所述搭接层电连接。
11.根据权利要求5所述的阵列基板，其特征在于，
所述重叠部和像素电极位于同一层并采用相同的膜层形成，所述重叠部采用一个，其长度与第一扫描线的长度相同；所述非重叠部采用多个，每个非重叠部均与第二扫描线对应的一个薄膜晶体管的栅极电连接；所述第二扫描线中的重叠部同时与所有非重叠部电连接。
12.根据权利要求11所述的阵列基板，其特征在于，
所述第二扫描线还包括多个延伸部，每个延伸部均为重叠部延伸至与其相邻的一个非重叠部重叠的部分，且所述延伸部的数量与非重叠部的数量相同；
所述阵列基板还包括栅极绝缘层和钝化层；所述栅极绝缘层覆盖在所述第一扫描线及第二扫描线中的多个非重叠部上，所述栅极绝缘层上设置有多个过孔，每个过孔均与一个延伸部的位置相对应；所述钝化层覆盖在栅极绝缘层上，所述钝化层上设置有多个过孔，每个过孔均与栅极绝缘层上的一个过孔的位置相对应；所述重叠部及多个延伸部均设置在钝化层上，以使得每个延伸部均与一个非重叠部电连接，从而使得所述第二扫描线中的重叠部分别与其相邻的各个非重叠部电连接。
13.一种显示装置，包括如权利要求1-12中任一项所述的阵列基板。
CN201310143402.2A 2013-04-23 2013-04-23 阵列基板及显示装置 Active CN103217846B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310143402.2A CN103217846B (zh) 2013-04-23 2013-04-23 阵列基板及显示装置
US14/363,211 US9385144B2 (en) 2013-04-23 2013-06-13 Array substrate and display device
PCT/CN2013/077190 WO2014172966A1 (zh) 2013-04-23 2013-06-13 阵列基板及显示装置
EP13857662.4A EP2990864B1 (en) 2013-04-23 2013-06-13 Array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310143402.2A CN103217846B (zh) 2013-04-23 2013-04-23 阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN103217846A true CN103217846A (zh) 2013-07-24
CN103217846B CN103217846B (zh) 2015-12-02

Family

ID=48815765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310143402.2A Active CN103217846B (zh) 2013-04-23 2013-04-23 阵列基板及显示装置

Country Status (4)

Country Link
US (1) US9385144B2 (zh)
EP (1) EP2990864B1 (zh)
CN (1) CN103217846B (zh)
WO (1) WO2014172966A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633057A (zh) * 2014-10-27 2016-06-01 业鑫科技顾问股份有限公司 薄膜晶体管结构、显示面板、阵列基板及其制作方法
KR20170013218A (ko) * 2015-06-24 2017-02-06 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 그 구동 방법 및 디스플레이 디바이스
CN107065348A (zh) * 2017-03-29 2017-08-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107958910A (zh) * 2017-12-21 2018-04-24 惠科股份有限公司 主动开关阵列基板及其制造方法
CN108598088A (zh) * 2018-04-27 2018-09-28 武汉华星光电技术有限公司 Tft阵列基板及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
CN204964955U (zh) * 2015-07-28 2016-01-13 合肥鑫晟光电科技有限公司 电连接结构、阵列基板和显示装置
CN105789264A (zh) * 2016-05-06 2016-07-20 京东方科技集团股份有限公司 一种曲面显示面板及其制备方法、显示装置
CN107403810B (zh) * 2017-07-21 2022-01-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070082240A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 중첩된 데이타 라인을 포함하는 표시 장치 및 그 형성 방법
CN101398581A (zh) * 2007-09-28 2009-04-01 群康科技(深圳)有限公司 液晶显示面板及其所采用的基板的制造方法
CN101526705A (zh) * 2008-03-07 2009-09-09 群康科技(深圳)有限公司 液晶显示面板、薄膜晶体管基板及其制造工艺
CN101540329A (zh) * 2008-03-19 2009-09-23 群康科技(深圳)有限公司 薄膜晶体管基板及其制造工艺
CN101847640A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶面板
CN102881689A (zh) * 2012-09-21 2013-01-16 京东方科技集团股份有限公司 阵列基板及其制造方法、液晶显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101153942B1 (ko) * 2005-07-20 2012-06-08 삼성전자주식회사 액정 표시 장치
TWI367381B (en) * 2008-02-01 2012-07-01 Chimei Innolux Corp Thin film transistor substrate and method of fabricating same
CN102096252B (zh) * 2009-12-09 2012-05-09 上海天马微电子有限公司 薄膜晶体管液晶显示器
JP5448875B2 (ja) * 2010-01-22 2014-03-19 株式会社ジャパンディスプレイ 液晶表示装置
CN101776828B (zh) * 2010-02-04 2011-12-28 深超光电（深圳）有限公司 像素阵列基板
JP5551553B2 (ja) * 2010-09-29 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置
CN103975270B (zh) * 2011-12-26 2015-10-21 夏普株式会社 有源矩阵基板和具备它的液晶显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070082240A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 중첩된 데이타 라인을 포함하는 표시 장치 및 그 형성 방법
CN101398581A (zh) * 2007-09-28 2009-04-01 群康科技(深圳)有限公司 液晶显示面板及其所采用的基板的制造方法
CN101526705A (zh) * 2008-03-07 2009-09-09 群康科技(深圳)有限公司 液晶显示面板、薄膜晶体管基板及其制造工艺
CN101540329A (zh) * 2008-03-19 2009-09-23 群康科技(深圳)有限公司 薄膜晶体管基板及其制造工艺
CN101847640A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶面板
CN102881689A (zh) * 2012-09-21 2013-01-16 京东方科技集团股份有限公司 阵列基板及其制造方法、液晶显示面板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633057A (zh) * 2014-10-27 2016-06-01 业鑫科技顾问股份有限公司 薄膜晶体管结构、显示面板、阵列基板及其制作方法
CN105633057B (zh) * 2014-10-27 2019-02-26 鸿富锦精密工业（深圳）有限公司 薄膜晶体管结构、显示面板、阵列基板及其制作方法
KR20170013218A (ko) * 2015-06-24 2017-02-06 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 그 구동 방법 및 디스플레이 디바이스
KR101920134B1 (ko) 2015-06-24 2018-11-19 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 그 구동 방법 및 디스플레이 디바이스
CN107065348A (zh) * 2017-03-29 2017-08-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107958910A (zh) * 2017-12-21 2018-04-24 惠科股份有限公司 主动开关阵列基板及其制造方法
CN107958910B (zh) * 2017-12-21 2020-06-12 惠科股份有限公司 主动开关阵列基板及其制造方法
CN108598088A (zh) * 2018-04-27 2018-09-28 武汉华星光电技术有限公司 Tft阵列基板及显示装置
CN108598088B (zh) * 2018-04-27 2019-10-11 武汉华星光电技术有限公司 Tft阵列基板及显示装置

Also Published As

Publication number Publication date
US20150206903A1 (en) 2015-07-23
EP2990864B1 (en) 2020-05-27
EP2990864A1 (en) 2016-03-02
EP2990864A4 (en) 2016-09-14
WO2014172966A1 (zh) 2014-10-30
US9385144B2 (en) 2016-07-05
CN103217846B (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
CN103217846B (zh) 阵列基板及显示装置
CN207380420U (zh) 一种阵列基板及显示装置
CN102156359B (zh) 阵列基板、液晶面板和液晶显示器及驱动方法
CN104218042B (zh) 一种阵列基板及其制备方法、显示装置
CN102629059B (zh) 阵列基板及制造方法、液晶面板和液晶显示器
CN105372891A (zh) 一种阵列基板、显示装置
CN106094272B (zh) 一种显示基板、其制作方法及显示装置
CN201886234U (zh) 液晶显示基板和液晶显示器
CN102629053A (zh) 阵列基板及显示装置
CN105159001A (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN202159214U (zh) 阵列基板和液晶显示器
CN103116238A (zh) 一种阵列基板及液晶显示面板
CN101770125A (zh) 双扫描线像素阵列基板
CN103217845A (zh) 下基板及其制造方法、液晶显示面板和液晶显示器
CN106024809A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
KR102043578B1 (ko) 어레이 기판, 액정 디스플레이 패널 및 액정 디스플레이 장치
CN104966721A (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN208062051U (zh) 阵列基板及显示装置
CN102881689B (zh) 阵列基板及其制造方法、液晶显示面板
CN202421684U (zh) 一种阵列基板及显示装置
CN113406832B (zh) Tft阵列基板及其驱动方法
WO2021227122A1 (zh) 阵列基板和显示面板
CN209729907U (zh) 一种阵列基板及显示装置
CN104795405A (zh) 一种阵列基板及其制备方法、显示装置
US8248565B2 (en) Active device array substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant