CN113406832B - Tft阵列基板及其驱动方法 - Google Patents

Tft阵列基板及其驱动方法 Download PDF

Info

Publication number
CN113406832B
CN113406832B CN202110707785.6A CN202110707785A CN113406832B CN 113406832 B CN113406832 B CN 113406832B CN 202110707785 A CN202110707785 A CN 202110707785A CN 113406832 B CN113406832 B CN 113406832B
Authority
CN
China
Prior art keywords
thin film
film transistor
pixel
line
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110707785.6A
Other languages
English (en)
Other versions
CN113406832A (zh
Inventor
程晓婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN202110707785.6A priority Critical patent/CN113406832B/zh
Publication of CN113406832A publication Critical patent/CN113406832A/zh
Application granted granted Critical
Publication of CN113406832B publication Critical patent/CN113406832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

本发明提供一种TFT阵列基板及其驱动方法，包括多条扫描线、多条数据线以及由所述多条扫描线和所述多条数据线绝缘交叉限定形成的多个像素单元，每个像素单元内设有两个像素电极，所述两个像素电极沿所述扫描线的延伸方向排列设置，每个像素电极通过两个薄膜晶体管与其相邻的扫描线和数据线相连，所述两个薄膜晶体管均与同一条扫描线和同一条数据线相连，所述两个薄膜晶体管在打开时能够同时对对应的像素电极进行充电。本发明通过两个薄膜晶体管同时对像素电极进行充电，避免像素电极充电不足，同时能够适当减小薄膜晶体管的尺寸，以提高开口率。

Description

TFT阵列基板及其驱动方法
技术领域
本发明涉及液晶显示技术领域，尤其是涉及一种TFT阵列基板及其驱动方法。
背景技术
随着显示技术的发展，液晶显示面板(Liquid Crystal Display，LCD)因其轻便、低辐射等优点越来越受到人们的欢迎。液晶显示面板包括对置的彩膜基板(color filter，CF)和阵列基板(TFT array substrate)以及夹置在两者之间的液晶层(LC layer)，阵列基板上设有多个呈阵列分布的像素(pixel)单元，每个像素单元内设有像素电极，每个像素电极通过TFT(薄膜晶体管)与对应的扫描线和数据线相连。
随着人们对液晶显示面板的分辨率要求的提高，一般通过减小像素的尺寸大小以增加像素的数目(PPI，PixelsPerInch)，从而提高显示面板的分辨率。当像素的尺寸被设计得比较小时，TFT的尺寸相应的也需要设计得更小，若TFT的W/L(即宽度/长度)值设计得比较大(即TFT的尺寸较大)时，则像素单元的开口率不足；若TFT的W/L值设计得比较小时，则会造成像素单元充电不足，影响显示效果。故需要设计一种新型的像素结构，既能保证像素单元的开口率，又能避免像素单元充电不足。
发明内容
本发明的目的是提供一种TFT阵列基板及其驱动方法，旨在解决上述背景技术存在的不足，通过两个薄膜晶体管同时对像素电极进行充电，避免像素电极充电不足，同时能够适当减小薄膜晶体管的尺寸，以提高开口率。
本发明的第一实施例提供一种TFT阵列基板，包括多条扫描线、多条数据线以及由所述多条扫描线和所述多条数据线绝缘交叉限定形成的多个像素单元，每个像素单元内设有两个像素电极，所述两个像素电极沿所述扫描线的延伸方向排列设置，每个像素电极通过两个薄膜晶体管与其相邻的扫描线和数据线相连，所述两个薄膜晶体管均与同一条扫描线和同一条数据线相连，所述两个薄膜晶体管在打开时能够同时对对应的像素电极进行充电。
进一步地，每个像素单元内，所述两个像素电极中的其中一者与其上方的扫描线相连，另外一者与其下方的扫描线相连，所述两个像素电极均与同一侧的数据线相连。
进一步地，同一行像素单元内的像素电极均与同一侧的数据线相连，且每相邻的两行像素单元，位于上一行的像素单元内的像素电极均与其中一侧的数据线相连，位于下一行的像素单元内的像素电极均与另外一侧的数据线相连。
本发明的第一实施例还提供一种驱动方法，应用于以上所述的TFT阵列基板。每个像素单元包括第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极沿所述扫描线的延伸方向排列设置，所述多条扫描线包括第一扫描线和第二扫描线，所述第一扫描线和所述第二扫描线分别位于所述第一像素电极和所述第二像素电极的上下两侧，所述多条数据线包括位于所述第一像素电极和所述第二像素电极一侧的第一数据线，所述第一像素电极通过第一薄膜晶体管和第二薄膜晶体管与所述第一数据线和所述第一扫描线相连，所述第二像素电极通过第三薄膜晶体管和第四薄膜晶体管与所述第一数据线和所述第二扫描线相连，所述驱动方法包括：
向所述第一扫描线输入第一电平信号以打开所述第一薄膜晶体管和所述第二薄膜晶体管，所述第一数据线通过所述第一薄膜晶体管和所述第二薄膜晶体管同时对所述第一像素电极进行充电；
向所述第一扫描线输入第二电平信号以关闭所述第一薄膜晶体管和所述第二薄膜晶体管，向所述第二扫描线输入第一电平信号以打开所述第三薄膜晶体管和所述第四薄膜晶体管，所述第一数据线通过所述第三薄膜晶体管和所述第四薄膜晶体管同时对所述第二像素电极进行充电。
进一步地，所述第一像素电极靠近所述第一数据线设置，所述第三薄膜晶体管的源极先与所述第四薄膜晶体管的源极相连，再通过所述第四薄膜晶体管的源极与所述第一数据线相连，所述第三薄膜晶体管的漏极由所述第四薄膜晶体管的漏极延伸凸出形成。
本发明的第二实施例提供一种TFT阵列基板，包括多条扫描线、多条数据线和多条充电线，每条充电线位于相邻的两条数据线之间，所述多条扫描线、所述多条数据线和所述多条充电线绝缘交叉限定形成多个像素单元，每个像素单元内设有一个像素电极；沿所述扫描线的延伸方向上，以相邻的两条数据线之间的两个像素单元为一组，每相邻的两组像素单元之间设有两条数据线，每组像素单元内的两个像素单元之间设有一条充电线，每条充电线的两端均分别与其相邻的两条数据线相连；每个像素电极均通过两个薄膜晶体管与其相邻的扫描线、数据线和充电线相连，所述两个薄膜晶体管均与同一条扫描线相连，所述两个薄膜晶体管中的其中一者与相邻的扫描线相连，另外一者与相邻的充电线相连，所述两个薄膜晶体管在打开时能够同时对对应的像素电极进行充电。
进一步地，每组像素单元内设有两个所述像素电极，两个所述像素电极沿所述扫描线的延伸方向排列设置，位于左侧的像素电极与其左侧的数据线和相邻的充电线相连，位于右侧的像素电极与其右侧的数据线和相邻的充电线相连，两个所述像素电极中的其中一者与其上方的扫描线相连，另外一者与其下方的扫描线相连。
本发明的第二实施例还提供一种驱动方法，应用于以上所述的TFT阵列基板。每组像素单元包括第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极沿所述扫描线的延伸方向排列设置，所述多条扫描线包括第一扫描线和第二扫描线，所述第一扫描线和所述第二扫描线分别位于所述第一像素电极和所述第二像素电极的上下两侧，所述多条数据线包括第一数据线和第二数据线，所述第一数据线和所述第二数据线分别位于所述第一像素电极和所述第二像素电极的左右两侧，所述多条充电线包括位于所述第一像素电极和所述第二像素电极之间的第一充电线，所述第一充电线的两端均分别与所述第一数据线和所述第二数据线相连；所述第一像素电极通过第一薄膜晶体管与所述第一数据线和所述第一扫描线相连，所述第一像素电极还通过第二薄膜晶体管与所述第一充电线和所述第一扫描线相连，所述第二像素电极通过第三薄膜晶体管与所述第二数据线和所述第二扫描线相连，所述第二像素电极还通过第四薄膜晶体管与所述第一充电线和所述第二扫描线相连，所述驱动方法包括：
向所述第一扫描线输入第一电平信号以打开所述第一薄膜晶体管和所述第二薄膜晶体管，所述第一数据线和所述第一充电线分别通过所述第一薄膜晶体管和所述第二薄膜晶体管同时对所述第一像素电极进行充电；
向所述第一扫描线输入第二电平信号以关闭所述第一薄膜晶体管和所述第二薄膜晶体管，向所述第二扫描线输入第一电平信号以打开所述第三薄膜晶体管和所述第四薄膜晶体管，所述第二数据线和所述第一充电线分别通过所述第三薄膜晶体管和所述第四薄膜晶体管同时对所述第二像素电极进行充电。
本发明的第三实施例提供一种TFT阵列基板，包括多条扫描线、多条数据线和多条充电线，每条数据线的左右两侧各设有一条充电线，所述多条扫描线、所述多条数据线和所述多条充电线绝缘交叉限定形成多个像素单元，每个像素单元内设有一个像素电极；沿所述扫描线的延伸方向上，以相邻的两条充电线之间的两个像素单元为一组，每相邻的两组像素单元之间设有两条充电线，每组像素单元内的两个像素单元之间设有一条数据线，每条充电线的两端均分别与其相邻的一条数据线相连；每个像素电极均通过两个薄膜晶体管与其相邻的扫描线、数据线和充电线相连，所述两个薄膜晶体管均与同一条扫描线相连，所述两个薄膜晶体管中的其中一者与相邻的扫描线相连，另外一者与相邻的充电线相连，所述两个薄膜晶体管在打开时能够同时对对应的像素电极进行充电。
进一步地，每组像素单元内设有两个所述像素电极，两个所述像素电极沿所述扫描线的延伸方向排列设置，位于左侧的像素电极与其左侧的充电线和相邻的数据线相连，位于右侧的像素电极与其右侧的充电线和相邻的数据线相连，两个所述像素电极中的其中一者与其上方的扫描线相连，另外一者与其下方的扫描线相连。
本发明的第三实施例还提供一种驱动方法，应用于以上所述的TFT阵列基板。每组像素单元包括第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极沿所述扫描线的延伸方向排列设置，所述多条扫描线包括第一扫描线和第二扫描线，所述第一扫描线和所述第二扫描线分别位于所述第一像素电极和所述第二像素电极的上下两侧，所述多条充电线包括第一充电线和第二充电线，所述第一充电线和所述第二充电线分别位于所述第一像素电极和所述第二像素电极的左右两侧，所述多条数据线包括位于所述第一像素电极和所述第二像素电极之间的第一数据线，所述第一充电线的两端和所述第二充电线的两端均分别与所述第一数据线相连；所述第一像素电极通过第一薄膜晶体管与所述第一充电线和所述第一扫描线相连，所述第一像素电极还通过第二薄膜晶体管与所述第一数据线和所述第一扫描线相连，所述第二像素电极通过第三薄膜晶体管与所述第二充电线和所述第二扫描线相连，所述第二像素电极还通过第四薄膜晶体管与所述第一数据线和所述第二扫描线相连，所述驱动方法包括：
向所述第一扫描线输入第一电平信号以打开所述第一薄膜晶体管和所述第二薄膜晶体管，所述第一充电线和所述第一数据线分别通过所述第一薄膜晶体管和所述第二薄膜晶体管同时对所述第一像素电极进行充电；
向所述第一扫描线输入第二电平信号以关闭所述第一薄膜晶体管和所述第二薄膜晶体管，向所述第二扫描线输入第一电平信号以打开所述第三薄膜晶体管和所述第四薄膜晶体管，所述第二充电线和所述第一数据线分别通过所述第三薄膜晶体管和所述第四薄膜晶体管同时对所述第二像素电极进行充电。
进一步地，每相邻的两行像素单元之间均设有两条扫描线，所述两条扫描线上下间隔设置，位于上一行的像素单元内的像素电极与其中一条扫描线相连，位于下一行的像素单元内的像素电极与另外一条扫描线相连。
本发明提供的TFT阵列基板及其驱动方法，通过两个薄膜晶体管同时对像素电极进行充电，避免像素电极充电不足，同时能够适当减小薄膜晶体管的尺寸，以提高开口率。同时，该TFT阵列基板只需在原有架构的基础上稍作修改，即可多形成一个与像素电极相连的薄膜晶体管，无需增加任何光照制程，以节省生产周期和成本。本发明提供的TFT阵列基板及其驱动方法解决了当显示面板的PPI(PixelsPerInch，像素的数目)较大时，像素单元的开口率较小以及充电不足的问题，满足客户对高分辨率LCD产品的需求。
附图说明
图1为本发明第一实施例中TFT阵列基板的电路结构示意图。
图2为图1中其中一个像素单元的结构放大示意图。
图3为图2的平面结构示意图。
图4为本发明第二实施例中TFT阵列基板的电路结构示意图。
图5为图4中其中一组像素单元的结构放大示意图。
图6为本发明第三实施例中TFT阵列基板的电路结构示意图。
图7为图6中其中一组像素单元的结构放大示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明的说明书和权利要求书中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本发明的说明书和权利要求书中所涉及的上、下、左、右、前、后、顶、底等(如果存在)方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，方位词的使用不应限制本申请请求保护的范围。
第一实施例
如图1至图3所示，本发明第一实施例提供的TFT阵列基板，包括多条扫描线1、多条数据线2以及由多条扫描线1和多条数据线2绝缘交叉限定形成的多个像素单元P，多个像素单元P均位于AA(Active Area，主动区或有效显示区)区域10内。该TFT阵列基板的一侧设有源极驱动IC6(source IC)，多条数据线2均与源极驱动IC6相连。每个像素单元P内设有两个像素电极3，两个像素电极3沿扫描线1的延伸方向排列设置。每个像素电极3通过两个薄膜晶体管4与其相邻的扫描线1和数据线2相连，该两个薄膜晶体管4均与同一条扫描线1和同一条数据线2相连，两个薄膜晶体管4在打开时能够同时对对应的像素电极3进行充电。
进一步地，如图1所示，在本实施例中，每个像素单元P内，两个像素电极3中的其中一者与其上方的扫描线1相连，另外一者与其下方的扫描线1相连，两个像素电极3均与同一侧的数据线2相连。
进一步地，如图1所示，在本实施例中，同一行像素单元P内的像素电极3均与同一侧的数据线2相连，且每相邻的两行像素单元P，位于上一行的像素单元P内的像素电极3均与其中一侧的数据线2相连，位于下一行的像素单元P内的像素电极3均与另外一侧的数据线2相连。例如，位于第一行的像素单元P内的像素电极3均与其右侧的数据线2相连，位于第二行的像素单元P内的像素电极3均与其左侧的数据线2相连，其余行的像素单元P按此规律依次循环排列。当然，在其它实施例中，也可以是位于第一行的像素单元P内的像素电极3均与其左侧的数据线2相连，位于第二行的像素单元P内的像素电极3均与其右侧的数据线2相连，其余行的像素单元P按此规律依次循环排列。
进一步地，如图1所示，在本实施例中，每相邻的两行像素单元P之间均设有两条扫描线1，两条扫描线1上下间隔设置，位于上一行的像素单元P内的像素电极3与其中一条扫描线1相连，位于下一行的像素单元P内的像素电极3与另外一条扫描线1相连。具体地，位于上一行的像素单元P内的像素电极3与其下方的扫描线1相连，位于下一行的像素单元P内的像素电极3与其上方的扫描线1相连。即该TFT阵列基板以Dual Gate架构(双栅架构)为基础进行改进，该TFT阵列基板仍保留有Dual Gate架构的优点，不仅降低了功耗，而且减少了数据线2的数量，从而减少数据线2扇出面积的大小，方便线路排布，而且能够节省源极驱动IC6一半的面积，同时具有Cgs电容(即扫描线1与薄膜晶体管4的源极之间构成的寄生电容)的补偿结构，能够降低Source Loading(即提高源极信号载入速度)，适用于PPI(PixelsPerInch，像素的数目)较大的产品。
本实施例还提供一种驱动方法，应用于以上所述的TFT阵列基板。如图1及图2所示，在本实施例中，每个像素单元P包括第一像素电极31和第二像素电极32，第一像素电极31和第二像素电极32沿扫描线1的延伸方向排列设置。多条扫描线1包括第一扫描线11和第二扫描线12，第一扫描线11和第二扫描线12分别位于第一像素电极31和第二像素电极32的上下两侧。多条数据线2包括位于第一像素电极31和第二像素电极32一侧的第一数据线21。第一像素电极31通过第一薄膜晶体管41和第二薄膜晶体管42与第一数据线21和第一扫描线11相连，第二像素电极32通过第三薄膜晶体管43和第四薄膜晶体管44与第一数据线21和第二扫描线12相连。该驱动方法包括：
向第一扫描线11输入第一电平信号(高电平信号)以打开第一薄膜晶体管41和第二薄膜晶体管42，第一数据线21通过第一薄膜晶体管41和第二薄膜晶体管42同时对第一像素电极31进行充电；
向第一扫描线11输入第二电平信号(低电平信号)以关闭第一薄膜晶体管41和第二薄膜晶体管42；向第二扫描线12输入第一电平信号以打开第三薄膜晶体管43和第四薄膜晶体管44，第一数据线21通过第三薄膜晶体管43和第四薄膜晶体管44同时对第二像素电极32进行充电。TFT阵列基板在工作时，扫描线1(G11、G12、G21、G22…)逐行依次扫描打开，每一行的像素单元P内的像素电极3均按此规律依次进行充电。
进一步地，如图2及图3所示，在本实施例中，第一像素电极31靠近第一数据线21设置，第二像素电极32相较于第一像素电极31远离第一数据线21设置。第三薄膜晶体管43的源极431先与第四薄膜晶体管44的源极441相连，再通过第四薄膜晶体管44的源极441与第一数据线21相连，第三薄膜晶体管43的漏极432由第四薄膜晶体管44的漏极442延伸凸出形成。具体地，由于第三薄膜晶体管43的源极431距离第一数据线21较远，通过将第三薄膜晶体管43的源极431先与第四薄膜晶体管44的源极441相连，再通过第四薄膜晶体管44的源极441与第一数据线21相连，能够减少金属线路的数量和大小，节省排布空间，有利于提高开口率。同时，第三薄膜晶体管43的漏极432与第四薄膜晶体管44的漏极442为一体结构(换言之，第三薄膜晶体管43和第四薄膜晶体管44共用一个漏极)，能够进一步地减少金属线路的数量和大小，提高开口率。
具体地，第四薄膜晶体管44为原有架构中的TFT，第三薄膜晶体管43为在原有架构上新增的TFT，即第三薄膜晶体管43为在第四薄膜晶体管44的基础上形成的一个小的TFT。第四薄膜晶体管44的尺寸大于第三薄膜晶体管43的尺寸，故第四薄膜晶体管44为主TFT，第三薄膜晶体管43为辅FTF，即在对第二像素电极32进行充电时，第四薄膜晶体管44起主要作用，第三薄膜晶体管43起辅助作用。
进一步地，如图2及图3所示，在本实施例中，第二薄膜晶体管42的源极421由第一数据线21延伸凸出形成，第二薄膜晶体管42的漏极422由第一薄膜晶体管41的漏极411延伸凸出形成。
具体地，第一薄膜晶体管41为原有架构中的TFT，第二薄膜晶体管42为在原有架构上新增的TFT，即第二薄膜晶体管42为在第一薄膜晶体管41的基础上形成的一个小的TFT。第一薄膜晶体管41的尺寸大于第二薄膜晶体管42的尺寸，故第一薄膜晶体管41为主TFT，第二薄膜晶体管42为辅FTF，即在对第一像素电极31进行充电时，第一薄膜晶体管41起主要作用，第二薄膜晶体管42起辅助作用。
具体地，现有的Dual Gate架构中(可参考图3，现有的Dual Gate架构相较于本实施例未设置第二薄膜晶体管42的源极421、第二薄膜晶体管42的有源层423、第三薄膜晶体管43的源极431和第三薄膜晶体管43的有源层433)，由于相邻两行的U形TFT朝向相反，即第一薄膜晶体管41和第四薄膜晶体管44的朝向相反，同时由于制程上存在偏差，故第一扫描线11与第一薄膜晶体管41的源极(图未标号)的交叠面积和第二扫描线12与第四薄膜晶体管44的源极441的交叠面积会存在差异，即两者的Cgs电容大小不同，故现有的Dual Gate架构会在第一薄膜晶体管41的漏极411上反向设置一小段金属线路(即第二薄膜晶体管42的漏极422)以及在第四薄膜晶体管44的漏极442上反向设置一小段金属线路(即第三薄膜晶体管43的漏极432)，通过漏极422与第一扫描线11以及漏极432与第二扫描线12反方向交叠进行Cgs电容的补偿，从而使相邻两行TFT(即第一薄膜晶体管41和第四薄膜晶体管44)的Cgs电容大小相同。即在现有的Dual Gate架构中，第二薄膜晶体管42的漏极422和第三薄膜晶体管43的漏极432本身就存在，故本实施例只需要新增第二薄膜晶体管42的源极421和有源层423以及第三薄膜晶体管43的源极431和有源层433即可，这种结构不仅不会影响开口率，而且新增了两个TFT用来对像素电极3充电，故适用于高PPI产品。
具体地，如图3所示，在制作第二薄膜晶体管42和第三薄膜晶体管43时，只需要在原有设计基础上对原有金属线路在X方向上(即扫描线1的延伸方向)进行延伸和调整，同时增加有源层423/433(即a-si层)即可，无需增加任何光照(mask)制程和其他制程，且在Y方向上(即数据线2的延伸方向)无需增加金属线路，有利于节省成本。而且主TFT(第一薄膜晶体管41和第四薄膜晶体管44)可以适当减小尺寸，以提高开口率。同时，新增的第二薄膜晶体管42和第三薄膜晶体管43均为一字型结构，第二薄膜晶体管42和第三薄膜晶体管43均设置在黑色矩阵(BM，图未示)下方，故不影响开口率。
本发明实施例提供的TFT阵列基板及其驱动方法的优点在于：
1、每个像素电极3通过两个薄膜晶体管4同时进行充电，避免像素电极3充电不足，同时能够适当减小薄膜晶体管4的尺寸，以提高开口率。
2、在制作第二薄膜晶体管42和第三薄膜晶体管43时，只需要在原有设计基础上对原有金属线路在X方向上(即扫描线1的延伸方向)进行延伸和调整，同时增加有源层(图未标号，即a-si层)即可，无需增加任何光照(mask)制程和其他制程，且在Y方向上(即数据线2的延伸方向)无需增加金属线路，有利于节省生产周期和成本。
3、该TFT阵列基板具有Dual Gate架构的优点，不仅降低了功耗，而且减少了数据线2的数量，从而减少数据线2扇出面积的大小，方便线路排布，而且能够节省源极驱动IC6一半的面积，同时具有Cgs电容的补偿结构，能够降低Source Loading，适用于PPI较大的产品。
本实施例提供的TFT阵列基板及其驱动方法解决了当显示面板的PPI较大时，像素单元的开口率较小以及充电不足的问题，满足客户对高分辨率LCD产品的需求。
第二实施例
如图4及图5所示，本发明第二实施例提供的TFT阵列基板，包括多条扫描线1、多条数据线2和多条充电线5，每条充电线5位于相邻的两条数据线2之间，多条扫描线1、多条数据线2和多条充电线5绝缘交叉限定形成多个像素单元P，每个像素单元P内设有一个像素电极3。多个像素单元P均位于AA区域10内，多条数据线2均与源极驱动IC6相连。
进一步地，如图4所示，沿扫描线1的延伸方向上，以相邻的两条数据线2之间的两个像素单元P为一组，每相邻的两组像素单元P之间设有两条数据线2。具体地，该相邻的两条数据线2可以为同一层的金属线(该两条数据线2均为M2层金属线，即第二金属层的线路)，也可以为不同层的金属线(该两条数据线2其中一条为M2层金属线，另一条为M3层金属线，M2层金属线和M3层金属线采用叠层设计，位于M3层的数据线2在TFT处通过TH孔桥接M2)，由于M3层金属线与M2层金属线之间有OC层(平坦层)，所以两条线之间的寄生电容很小，在不损失开口率的同时保证了在Cgs电容补偿处增加TFT结构。
进一步地，如图4所示，每组像素单元P内的两个像素单元P之间设有一条充电线5，每条充电线5的两端均分别与其相邻的两条数据线2相连(充电线5的两端与其相邻的两条数据线2之间的连接点位于AA区域10外)。每个像素电极3均通过两个薄膜晶体管4与其相邻的扫描线1、数据线2和充电线5相连，两个薄膜晶体管4均与同一条扫描线1相连，两个薄膜晶体管4中的其中一者与相邻的扫描线1相连，另外一者与相邻的充电线5相连，两个薄膜晶体管4在打开时能够同时对对应的像素电极3进行充电。
进一步地，如图4所示，每相邻的两行像素单元P之间均设有两条扫描线1，两条扫描线1上下间隔设置，位于上一行的像素单元P内的像素电极3与其中一条扫描线1相连，位于下一行的像素单元P内的像素电极3与另外一条扫描线1相连。
进一步地，如图4及图5所示，在本实施例中，每组像素单元P内设有两个像素电极3，两个像素电极3沿扫描线1的延伸方向排列设置，位于左侧的像素电极3与其左侧的数据线2和相邻的充电线5相连，位于右侧的像素电极3与其右侧的数据线2和相邻的充电线5相连，两个像素电极3中的其中一者与其上方的扫描线1相连，另外一者与其下方的扫描线1相连。具体地，在本实施例中，位于左侧的像素电极3与其上方的扫描线1相连，位于右侧的像素电极3与其下方的扫描线1相连。
本实施例还提供一种驱动方法，应用于以上所述的TFT阵列基板。如图4及图5所示，在本实施例中，每组像素单元P包括第一像素电极31和第二像素电极32，第一像素电极31和第二像素电极32沿扫描线1的延伸方向排列设置。多条扫描线1包括第一扫描线11和第二扫描线12，第一扫描线11和第二扫描线12分别位于第一像素电极31和第二像素电极32的上下两侧，多条数据线2包括第一数据线21和第二数据线22，第一数据线21和第二数据线22分别位于第一像素电极31和第二像素电极32的左右两侧。多条充电线5包括位于第一像素电极31和第二像素电极32之间的第一充电线51，第一充电线51的两端均分别与第一数据线21和第二数据线22相连。第一像素电极31通过第一薄膜晶体管41与第一数据线21和第一扫描线11相连，第一像素电极31还通过第二薄膜晶体管42与第一充电线51和第一扫描线11相连，第二像素电极32通过第三薄膜晶体管43与第二数据线22和第二扫描线12相连，第二像素电极32还通过第四薄膜晶体管44与第一充电线51和第二扫描线12相连。该驱动方法包括：
向第一扫描线11输入第一电平信号以打开第一薄膜晶体管41和第二薄膜晶体管42，第一数据线21和第一充电线51(第一数据线21上的电压信号分到第一充电线51上)分别通过第一薄膜晶体管41和第二薄膜晶体管42同时对第一像素电极31进行充电；
向第一扫描线11输入第二电平信号以关闭第一薄膜晶体管41和第二薄膜晶体管42，向第二扫描线12输入第一电平信号以打开第三薄膜晶体管43和第四薄膜晶体管44，第二数据线22和第一充电线51(第二数据线22上的电压信号分到第一充电线51上)分别通过第三薄膜晶体管43和第四薄膜晶体管44同时对第二像素电极32进行充电。
进一步地，在本实施例中，第一薄膜晶体管41和第三薄膜晶体管43为主TFT，第二薄膜晶体管42和第四薄膜晶体管44为辅TFT。
本实施例的其他结构及原理与第一实施例相同，在此不赘述。
本实施例提供的TFT阵列基板与第一实施例的效果相似，同样通过两个薄膜晶体管4同时对像素电极3进行充电，避免像素电极3充电不足，同时能够适当减小薄膜晶体管4的尺寸，以提高开口率。本实施例同样具有Dual Gate架构的优点，不仅降低了功耗，而且减少了数据线2的数量，从而减少数据线2扇出面积的大小，方便线路排布，而且能够节省源极驱动IC6的面积，同时具有Cgs电容的补偿结构，能够降低Source Loading，适用于PPI较大的产品。同时，第二薄膜晶体管42和第四薄膜晶体管44制作简单，无需增加任何光照制程，有利于节省生产周期和成本。
本实施例提供的TFT阵列基板及其驱动方法解决了当显示面板的PPI较大时，像素单元的开口率较小以及充电不足的问题，满足客户对高分辨率LCD产品的需求。
第三实施例
如图6及图7所示，本发明第三实施例提供的TFT阵列基板，包括多条扫描线1、多条数据线2和多条充电线5，每条数据线2的左右两侧各设有一条充电线5，多条扫描线1、多条数据线2和多条充电线5绝缘交叉限定形成多个像素单元P，每个像素单元P内设有一个像素电极3。多个像素单元P均位于AA区域10内，多条数据线2均与源极驱动IC6相连。
进一步地，如图6所示，沿扫描线1的延伸方向上，以相邻的两条充电线5之间的两个像素单元P为一组，每相邻的两组像素单元P之间设有两条充电线5。具体地，该相邻的两条充电线5可以为同一层的金属线(该两条充电线5均为M2层金属线)，也可以为不同层的金属线(该两条充电线5其中一条为M2层金属线，另一条为M3层金属线，M2层金属线和M3层金属线采用叠层设计，位于M3层的充电线5在TFT处通过TH孔桥接M2)，由于M3层金属线与M2层金属线之间有OC层(平坦层)，所以两条线之间的寄生电容很小，在不损失开口率的同时保证了在Cgs电容补偿处增加TFT结构。
进一步地，如图6所示，每组像素单元P内的两个像素单元P之间设有一条数据线2，每条充电线5的两端均分别与其相邻的一条数据线2相连(充电线5的两端与其相邻的数据线2之间的连接点位于AA区域10外)，即每条数据线2的两端分别与其相邻的两条充电线5相连。每个像素电极3均通过两个薄膜晶体管4与其相邻的扫描线1、数据线2和充电线5相连，两个薄膜晶体管4均与同一条扫描线1相连，两个薄膜晶体管4中的其中一者与相邻的扫描线1相连，另外一者与相邻的充电线5相连，两个薄膜晶体管4在打开时能够同时对对应的像素电极3进行充电。
进一步地，如图6所示，每相邻的两行像素单元P之间均设有两条扫描线1，两条扫描线1上下间隔设置，位于上一行的像素单元P内的像素电极3与其中一条扫描线1相连，位于下一行的像素单元P内的像素电极3与另外一条扫描线1相连。
进一步地，如图6所示，每组像素单元P内设有两个像素电极3，两个像素电极3沿扫描线1的延伸方向排列设置，位于左侧的像素电极3与其左侧的充电线5和相邻的数据线2相连，位于右侧的像素电极3与其右侧的充电线5和相邻的数据线2相连，两个像素电极3中的其中一者与其上方的扫描线1相连，另外一者与其下方的扫描线1相连。具体地，在本实施例中，位于左侧的像素电极3与其上方的扫描线1相连，位于右侧的像素电极3与其下方的扫描线1相连。
本实施例还提供一种驱动方法，应用于以上所述的TFT阵列基板。如图6及图7所示，在本实施例中，每组像素单元P包括第一像素电极31和第二像素电极32，第一像素电极31和第二像素电极32沿扫描线1的延伸方向排列设置。多条扫描线1包括第一扫描线11和第二扫描线12，第一扫描线11和第二扫描线12分别位于第一像素电极31和第二像素电极32的上下两侧。多条充电线5包括第一充电线51和第二充电线52，第一充电线51和第二充电线52分别位于第一像素电极31和第二像素电极32的左右两侧。多条数据线2包括位于第一像素电极31和第二像素电极32之间的第一数据线21，第一充电线51的两端和第二充电线52的两端均分别与第一数据线21相连。第一像素电极31通过第一薄膜晶体管41与第一充电线51和第一扫描线11相连，第一像素电极31还通过第二薄膜晶体管42与第一数据线21和第一扫描线11相连，第二像素电极32通过第三薄膜晶体管43与第二充电线52和第二扫描线12相连，第二像素电极32还通过第四薄膜晶体管44与第一数据线21和第二扫描线12相连。该驱动方法包括：
向第一扫描线11输入第一电平信号以打开第一薄膜晶体管41和第二薄膜晶体管42，第一充电线51(第一数据线21上的电压信号分到第一充电线51上)和第一数据线21分别通过第一薄膜晶体管41和第二薄膜晶体管42同时对第一像素电极31进行充电；
向第一扫描线11输入第二电平信号以关闭第一薄膜晶体管41和第二薄膜晶体管42，向第二扫描线12输入第一电平信号以打开第三薄膜晶体管43和第四薄膜晶体管44，第二充电线52(第一数据线21上的电压信号分到第二充电线52上)和第一数据线21分别通过第三薄膜晶体管43和第四薄膜晶体管44同时对第二像素电极32进行充电。
进一步地，在本实施例中，第二薄膜晶体管42和第四薄膜晶体管44为主TFT，第一薄膜晶体管41和第三薄膜晶体管43为辅TFT。
本实施例的其他结构及原理与第一实施例相同，在此不赘述。
本实施例提供的TFT阵列基板与第一实施例的效果相似，同样通过两个薄膜晶体管4同时对像素电极3进行充电，避免像素电极3充电不足，同时能够适当减小薄膜晶体管4的尺寸，以提高开口率。本实施例同样具有Dual Gate架构的优点，不仅降低了功耗，而且减少了数据线2的数量，从而减少数据线2扇出面积的大小，方便线路排布，而且能够节省源极驱动IC6的面积，同时具有Cgs电容的补偿结构，能够降低Source Loading，适用于PPI较大的产品。同时，第一薄膜晶体管41和第三薄膜晶体管43制作简单，无需增加任何光照制程，有利于节省生产周期和成本。
本实施例提供的TFT阵列基板及其驱动方法解决了当显示面板的PPI较大时，像素单元的开口率较小以及充电不足的问题，满足客户对高分辨率LCD产品的需求。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种TFT阵列基板，包括多条扫描线(1)、多条数据线(2)以及由所述多条扫描线(1)和所述多条数据线(2)绝缘交叉限定形成的多个像素单元(P)，其特征在于，每个像素单元(P)内设有两个像素电极(3)，所述两个像素电极(3)沿所述扫描线(1)的延伸方向排列设置，每个像素电极(3)通过两个薄膜晶体管(4)与其相邻的扫描线(1)和数据线(2)相连，所述两个薄膜晶体管(4)沿所述扫描线(1)的延伸方向排列设置且均与同一条扫描线(1)和同一条数据线(2)相连，所述两个薄膜晶体管(4)并联设置，所述两个薄膜晶体管(4)在打开时能够同时对对应的像素电极(3)进行充电，所述两个薄膜晶体管(4)的漏极为一体结构，其中一个所述薄膜晶体管(4)的漏极由另一个所述薄膜晶体管(4)的漏极沿所述扫描线(1)的延伸方向延伸凸出形成。
2.如权利要求1所述的TFT阵列基板，其特征在于，每个像素单元(P)内，所述两个像素电极(3)中的其中一者与其上方的扫描线(1)相连，另外一者与其下方的扫描线(1)相连，所述两个像素电极(3)均与同一侧的数据线(2)相连；同一行像素单元(P)内的像素电极(3)均与同一侧的数据线(2)相连，且每相邻的两行像素单元(P)，位于上一行的像素单元(P)内的像素电极(3)均与其中一侧的数据线(2)相连，位于下一行的像素单元(P)内的像素电极(3)均与另外一侧的数据线(2)相连。
3.一种驱动方法，其特征在于，应用于如权利要求1或2任一项所述的TFT阵列基板，每个像素单元(P)包括第一像素电极(31)和第二像素电极(32)，所述多条扫描线(1)包括第一扫描线(11)和第二扫描线(12)，所述第一扫描线(11)和所述第二扫描线(12)分别位于所述第一像素电极(31)和所述第二像素电极(32)的上下两侧，所述多条数据线(2)包括位于所述第一像素电极(31)和所述第二像素电极(32)一侧的第一数据线(21)，所述第一像素电极(31)通过第一薄膜晶体管(41)和第二薄膜晶体管(42)与所述第一数据线(21)和所述第一扫描线(11)相连，所述第二像素电极(32)通过第三薄膜晶体管(43)和第四薄膜晶体管(44)与所述第一数据线(21)和所述第二扫描线(12)相连，所述驱动方法包括：
向所述第一扫描线(11)输入第一电平信号以打开所述第一薄膜晶体管(41)和所述第二薄膜晶体管(42)，所述第一数据线(21)通过所述第一薄膜晶体管(41)和所述第二薄膜晶体管(42)同时对所述第一像素电极(31)进行充电；
向所述第一扫描线(11)输入第二电平信号以关闭所述第一薄膜晶体管(41)和所述第二薄膜晶体管(42)，向所述第二扫描线(12)输入第一电平信号以打开所述第三薄膜晶体管(43)和所述第四薄膜晶体管(44)，所述第一数据线(21)通过所述第三薄膜晶体管(43)和所述第四薄膜晶体管(44)同时对所述第二像素电极(32)进行充电。
4.如权利要求3所述的驱动方法，其特征在于，所述第一像素电极(31)靠近所述第一数据线(21)设置，所述第三薄膜晶体管(43)的源极(431)先与所述第四薄膜晶体管(44)的源极(441)相连，再通过所述第四薄膜晶体管(44)的源极(441)与所述第一数据线(21)相连，所述第三薄膜晶体管(43)的漏极(432)由所述第四薄膜晶体管(44)的漏极(442)延伸凸出形成。
CN202110707785.6A 2021-06-24 2021-06-24 Tft阵列基板及其驱动方法 Active CN113406832B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110707785.6A CN113406832B (zh) 2021-06-24 2021-06-24 Tft阵列基板及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110707785.6A CN113406832B (zh) 2021-06-24 2021-06-24 Tft阵列基板及其驱动方法

Publications (2)

Publication Number Publication Date
CN113406832A CN113406832A (zh) 2021-09-17
CN113406832B true CN113406832B (zh) 2023-01-24

Family

ID=77683154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110707785.6A Active CN113406832B (zh) 2021-06-24 2021-06-24 Tft阵列基板及其驱动方法

Country Status (1)

Country Link
CN (1) CN113406832B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114326235B (zh) * 2022-01-06 2023-12-12 Tcl华星光电技术有限公司 阵列基板及液晶显示面板
CN117321769A (zh) * 2022-04-28 2023-12-29 京东方科技集团股份有限公司 光电探测器及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446034A (zh) * 2015-12-04 2016-03-30 昆山龙腾光电有限公司 双扫描线像素阵列结构、显示面板、显示装置及驱动方法
CN106409845A (zh) * 2016-12-01 2017-02-15 合肥京东方光电科技有限公司 开关元件及其制备方法、阵列基板以及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223279A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3794240B2 (ja) * 2000-05-10 2006-07-05 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、電気光学装置とその製造方法及び電子機器
JP5030345B2 (ja) * 2000-09-29 2012-09-19 三洋電機株式会社 半導体装置
CN101034237A (zh) * 2006-03-06 2007-09-12 元太科技工业股份有限公司 薄膜晶体管阵列基板与电子墨水显示装置
CN102096252B (zh) * 2009-12-09 2012-05-09 上海天马微电子有限公司 薄膜晶体管液晶显示器
CN104977763B (zh) * 2015-06-18 2018-07-17 深圳市华星光电技术有限公司 一种驱动电路及其驱动方法、液晶显示器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446034A (zh) * 2015-12-04 2016-03-30 昆山龙腾光电有限公司 双扫描线像素阵列结构、显示面板、显示装置及驱动方法
CN106409845A (zh) * 2016-12-01 2017-02-15 合肥京东方光电科技有限公司 开关元件及其制备方法、阵列基板以及显示装置

Also Published As

Publication number Publication date
CN113406832A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
KR101005654B1 (ko) 표시 장치
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
US9196736B2 (en) Array substrate and manufacturing method thereof and display device
CN110488548B (zh) 一种阵列基板和车载显示装置
US20080180372A1 (en) Display device
KR19980070909A (ko) 액티브 매트릭스형 액정 표시 장치
CN101750809B (zh) 液晶显示面板
CN113406832B (zh) Tft阵列基板及其驱动方法
US8035767B2 (en) Liquid crystal display
US20120188212A1 (en) Display apparatus
CN110928084A (zh) 一种像素单元、阵列基板及显示装置
CN102998862B (zh) 阵列基板及液晶显示面板
CN103217846A (zh) 阵列基板及显示装置
CN110687730A (zh) 薄膜晶体管阵列基板及显示面板
US20230110225A1 (en) Array substrate, display panel and display device having the array substrate
KR101046927B1 (ko) 박막 트랜지스터 표시판
TWI410726B (zh) 主動元件陣列基板
US8248565B2 (en) Active device array substrate
CN212723611U (zh) 显示面板
US11605359B2 (en) Display apparatus and display panel
KR20090043750A (ko) 액정표시장치
JP2017068119A (ja) 表示装置
KR20070080143A (ko) 액정표시장치
CN113805392A (zh) 显示基板、显示面板及显示基板的制作方法
US20240136369A1 (en) Display panel, defect correction method for display panel, and manufacturing method for display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant