CN101034237A - 薄膜晶体管阵列基板与电子墨水显示装置 - Google Patents

Abstract

一种薄膜晶体管阵列基板与电子墨水显示装置，其中薄膜晶体管阵列基板主要包括基板、多条扫描线与多条数据线、多个薄膜晶体管以及多个像素电极。基板具有多个像素区，而扫描线与数据线设置于基板上。此外，每一像素区内设置有至少两个薄膜晶体管，且每一薄膜晶体管只对应一条扫描线与一条数据线，而每一条扫描线与每一条数据线则分别对应至少一个薄膜晶体管。另外，每一像素区内设置有一个像素电极，且像素电极覆盖并电连接至同一像素区内的薄膜晶体管。此薄膜晶体管阵列基板与电子墨水显示装置可对像素瑕疵提供修补的机制，以提高生产合格率。

Description

薄膜晶体管阵列基板与电子墨水显示装置

技术领域

本发明涉及一种主动元件阵列基板与显示装置，且特别涉及一种薄膜晶体管阵列基板与电子墨水显示装置。

背景技术

电子墨水显示装置最初发展于1970年代，其特色是包含带电荷的小球，其中球的一面是白色，另一面是黑色，当电场改变时，球会上下转动，而呈现不同颜色。第二代的电子墨水显示装置是发展于1990年代，其特色是以微胶囊代替传统的小球，并且在胶囊内填充彩色的油(oil)与带电荷的白色颗粒。通过外在电场的控制使白色颗粒往上或是往下移动，其中当白色颗粒往上(接近阅读者方向时)则显示出白色，当白色颗粒往下时(远离阅读者方向时)则显示出油的颜色。

一般而言，目前常见的电子墨水显示装置包括前面板(front planelaminate，FPL)以及薄膜晶体管阵列基板。前面板通常包括透明盖板、透明电极层与电子墨水材料层。电子墨水材料层中包含电子墨水以及承载液体。当薄膜晶体管阵列基板之各像素电极与前面板之透明电极层之间的电场改变时，电子墨水便会根据电场方向而向上或向下移动，进而使各像素呈现出不同的光学特性。

值得注意的是，在薄膜晶体管阵列基板的制造过程中，往往会因为各种因素，如粒子(particle)污染或材料不当残留，而造成线路断路或短路。如此一来，将使得电子墨水显示装置在显示时产生点瑕疵(dot defect)或是线瑕疵(line defect)等问题，导致显示质量与生产合格率受到影响。因此，如何降低上述瑕疵发生的机率，已成为目前电子墨水显示装置在技术发展上的重要课题。

发明内容

有鉴于此，本发明之目的是提供一种薄膜晶体管阵列基板，其可对公知的瑕疵提供修补的机制，以提高生产合格率。

本发明之另一目的是提供一种电子墨水显示装置，其采用上述之薄膜晶体管阵列基板，以降低瑕疵发生的机率，而具有较佳的显示质量。

为达上述或是其它目的，本发明提出一种薄膜晶体管阵列基板，其适用于电子墨水显示装置。本发明之薄膜晶体管阵列基板主要包括基板、多条扫描线与多条数据线、多个薄膜晶体管以及多个像素电极。其中，基板具有多个像素区，而扫描线与数据线设置于基板上。此外，每一像素区内设置有至少两个薄膜晶体管，且每一薄膜晶体管只对应一条扫描线与一条数据线，而每一条扫描线与每一条数据线则分别对应至少一个薄膜晶体管。另外，每一像素区内设置有一个像素电极，且像素电极覆盖并电连接至同一像素区内的薄膜晶体管。

在本发明之一实施例中，每一像素区内例如有至少两个薄膜晶体管并对应两条扫描线。此外，薄膜晶体管阵列基板还可包括多条连接线，其设置于像素区内，以分别导通同一像素区内的扫描线。

在本发明之一实施例中，每一像素区内具有至少两个薄膜晶体管并对应两条数据线。另外，每一像素区内可具有两条扫描线。此外，本发明之薄膜晶体管阵列基板还可包括多条连接线，其设置于像素区内，以分别导通同一像素区内的数据线。

在本发明之一实施例中，每一像素区内具有四个薄膜晶体管并对应两条扫描线与两条数据线。此外，本发明之薄膜晶体管阵列基板还可包括多条连接线，其设置于像素区内，以分别导通同一像素区内的扫描线或数据线。

本发明还提出一种电子墨水显示装置，其主要包括上述之薄膜晶体管阵列基板、电子墨水材料层、透明电极层以及透明盖板。其中，电子墨水材料层设置于薄膜晶体管阵列基板之像素电极上，而透明盖板设置于电子墨水材料层上。此外，透明电极层设置于透明盖板与电子墨水材料层之间。

基于上述，本发明在一个像素区内设置多个薄膜晶体管，如此可以在发现瑕疵后，以像素修补技术进行修补，或甚至不需进行修补，便可通过额外的薄膜晶体管维持正常的工作，而具有自动修复的效果。此外，由于电子墨水显示装置本身的显示特性，使得像素电极可以覆盖整个像素区，因此本发明在像素电极下方增加薄膜晶体管数量或是其它布线的作法，并不会对像素的开口率(aperture ratio)造成影响。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1表示本发明之一种电子墨水显示装置的剖视图。

图2表示本发明之一种电子墨水显示装置之薄膜晶体管阵列基板的线路布局。

图3为图2之电子墨水显示装置沿A-A’线的剖面图。

图4表示本发明之较佳实施例之另一种薄膜晶体管阵列基板的线路布局。

图5表示本发明之较佳实施例之另一种薄膜晶体管阵列基板的线路布局。

图6表示本发明之较佳实施例之又一种薄膜晶体管阵列基板的线路布局。

主要元件标记说明

100：电子墨水显示装置

110：薄膜晶体管阵列基板

112：像素电极

120：透明盖板

130：电子墨水材料层

132：微胶囊

140：透明电极层

210：基板

210a：像素区

212a、212b：扫描线

214：数据线

216a、216b：薄膜晶体管

218：像素电极

219：连接线

A-A’：剖面线

410a：像素区

412：扫描线

414a、414b：数据线

416a、416b：薄膜晶体管

418：像素电极

419：连接线

510a：像素区

512a、512b：扫描线

514a、514b：数据线

516a、516b：薄膜晶体管

518：像素电极

具体实施方式

请参照图1，其为本发明之一种电子墨水显示装置的剖视图。电子墨水显示装置100主要包括薄膜晶体管阵列基板110、透明盖板120、电子墨水材料层130以及透明电极层140。其中，透明盖板120的材质例如是聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)或其它塑料材料，而透明电极层140是形成于透明盖板120的表面上，且透明电极层140的材质例如是铟锡氧化物、铟锌氧化物(indium zinc oxide，IZO)或其它透明导电材质。此外，电子墨水材料层130是设置于透明电极层140与薄膜晶体管阵列基板110的像素电极112之间。通过各像素电极112与透明电极层140之间的电场变化，可使电子墨水显示装置100之各像素呈现出不同的光学特性。

本发明为了改善像素内的瑕疵问题，在一个像素区内设置两个以上的薄膜晶体管，以提高制造合格率。为了详细说明本发明之特征，下文将进一步就本发明之薄膜晶体管阵列基板上的配线与像素结构，列举多个实施例进行讨论。

请同时参照图2与3，其中图2表示本发明之一种电子墨水显示装置之薄膜晶体管阵列基板的线路布局，而图3为此电子墨水显示装置沿A-A’线的剖面图。基板210上设置有多条扫描线212a、212b与多条数据线214，且基板210上可划分为多个像素区210a，其中每一像素区210a内例如有第一扫描线212a、第二扫描线212b以及数据线214经过。

每一像素区210a内设置有第一薄膜晶体管216a以及第二薄膜晶体管216b，其中第一薄膜晶体管216a是由第一扫描线212a与数据线214驱动，而第二薄膜晶体管216b是由第二扫描线212b与数据线214驱动。在本实施例中，第一薄膜晶体管216a与第二薄膜晶体管216b例如是双栅极的薄膜晶体管，其有助于降低源极与漏极之间的漏电流，因此具有较佳的电气特性。当然，在其它实施例中，第一薄膜晶体管216a与第二薄膜晶体管216b亦可以是其它类型的薄膜晶体管(如具有单一栅极的薄膜晶体管)，在此便不再赘述。

请再参照图2与3，每一像素区210a内设置有一个像素电极218，其例如是向下电连接至第一薄膜晶体管216a与第二薄膜晶体管216b。值得注意的是，像素电极218可覆盖整个像素区210a(包括第一薄膜晶体管216a与第二薄膜晶体管216b)，因此薄膜晶体管与配线的数量并不会影响像素的开口率。在本实施例中，像素电极的材质例如是铟锡氧化物(Indium TinOxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)等透明导电材质或金属材质。

当上述之薄膜晶体管阵列基板工作时，例如是输入相同的驱动信号至同一像素内的第一扫描线212a与第二扫描线212b，以开启其所对应的第一薄膜晶体管216a与第二薄膜晶体管216b，接着再通过数据线214输入显示电压至第一薄膜晶体管216a与第二薄膜晶体管216b，及其所连接的像素电极218上。如此，通过像素电极218与透明盖板220上之透明电极层240之间的电场变化，便可使电子墨水材料层230中的颜料根据电场方向移动，进而使电子墨水显示装置之各像素呈现出不同的颜色。

值得注意的是，由于每一像素区210a内设置有两个薄膜晶体管216a、216b与对应的两条扫描线212a、212b，因此当扫描线212a、212b或薄膜晶体管216a、216b上出现瑕疵时，便可通过像素修补技术，例如激光剪切(laser cutting)或是激光融接(laser welding)等像素修补技术进行修补。更甚者，由于有两组薄膜晶体管216a、216b与扫描线212a、212b，即使其中一组损坏，或可不需进行任何修补，仍能使像素维持正常的显示，进而达到自动修复的效果。

此外，为达到更佳的修补效果，本发明例如还可在每一像素区210a内设置连接线219，使其导通第一扫描线212a与第二扫描线212b。如此一来，当其中一条扫描线212a或212b发生断线时，下一个像素的扫描线212a与212b仍然可以同时接收到驱动信号。

除了上述的实施例之外，本发明还可改为在同一像素区内设置两条以上的数据线，并使其分别连接不同的薄膜晶体管。图4表示本发明之较佳实施例之另一种薄膜晶体管阵列基板的线路布局，其中与上述实施例相似的构件请参照上述实施例的说明，下文将不再赘述。

在本实施例中，每一像素区410a内例如有扫描线412、第一数据线414a以及第二数据线414b经过。此外。每一像素区410a内同样设置有第一薄膜晶体管416a以及第二薄膜晶体管416b，其中第一薄膜晶体管416a是由扫描线412与第一数据线414a驱动，而第二薄膜晶体管416b是由扫描线412与第二数据线414b驱动。同样的，第一薄膜晶体管416a与第二薄膜晶体管416b可以是双栅极的薄膜晶体管或其它类型的薄膜晶体管。

如图4所示，每一像素区410a内设置一个像素电极418，其连接下方之第一薄膜晶体管416a与第二薄膜晶体管416b。此外，像素电极418覆盖整个像素区410a，而像素电极的材质例如是铟锡氧化物、铟锌氧化物等透明导电材质或金属材质。当薄膜晶体管阵列基板工作时，驱动信号由扫描线412输入，以开启第一薄膜晶体管416a与第二薄膜晶体管416b，而显示电压分别通过第一数据线414a与第二数据线414b输入至第一薄膜晶体管416a与第二薄膜晶体管416b及其连接的像素电极418上。

本实施例的薄膜晶体管阵列基板可针对薄膜晶体管416a、416b与数据线414a、414b上的瑕疵提供修补或自动修复的效果。此外，每一像素区410a内的第一数据线414a与第二数据线414b亦可通过连接线419相互导通，以增加薄膜晶体管阵列基板的可靠度。

图5还表示本发明之较佳实施例之另一种薄膜晶体管阵列基板的线路布局。本实施例是在同一像素区内设置两条以上的扫描线与两条以上的数据线，以达到可同时对扫描线、数据线以及薄膜晶体管上可能发生之瑕疵进行修补的目的。如图5所示，每一像素区510a内具有第一薄膜晶体管516a、第二薄膜晶体管516b、第一扫描线512a、第二扫描线512b、第一数据线514a、第二数据线514b，其中第一薄膜晶体管516a是由第一扫描线512a与第一数据线514a驱动，而第二薄膜晶体管516b是由第二扫描线512b与第二数据线514b驱动。此外，第一薄膜晶体管516a与第二薄膜晶体管516b例如是双栅极的薄膜晶体管或其它类型的薄膜晶体管。

请再参照图5，像素电极518连接下方之第一薄膜晶体管516a与第二薄膜晶体管516b，并覆盖整个像素区510a，其中像素电极的材质例如是铟锡氧化物、铟锌氧化物等透明导电材质或金属材质。当薄膜晶体管阵列基板工作时，同一驱动信号分别由第一扫描线512a与第二扫描线512b输入，以开启第一薄膜晶体管516a与第二薄膜晶体管516b，而显示电压分别通过第一数据线514a与第二数据线514b输入至第一薄膜晶体管516a与第二薄膜晶体管516b及其连接的像素电极518上。

当然，本实施例之像素区510a内同样可设置有连接线(图中未表示)，用以导通扫描线512a、512b或数据线514a、514b。通过本实施例所提出的薄膜晶体管阵列基板，可同时对薄膜晶体管516a、516b，扫描线512a、512b与数据线514a、514b上的瑕疵进行修补或提供自动修复的效果。

值得一提的是，虽然本发明在上述多个实施例中皆是以在一个像素区内设置两组薄膜晶体管、扫描线或数据线为例进行说明，然而本领域之技术人员在参照上述实施例之披露后，例如还可在合理的范围内，对薄膜晶体管、扫描线、数据线、连接线的数量与设置方式进行变更，以得到最佳化的设计。

举例而言，本发明还可提出如图6所表示之薄膜晶体管阵列基板的线路布局，其在一个像素区内设置四组薄膜晶体管，并分别搭配两组扫描线与数据线，以达到可同时对扫描线、数据线以及薄膜晶体管上可能发生之瑕疵进行修补的目的。如图6所示，每一像素区610a内具有第一薄膜晶体管616a、第二薄膜晶体管616b、第三薄膜晶体管616c、第四薄膜晶体管616d、第一扫描线612a、第二扫描线612b、第一数据线614a、第二数据线614b。其中，第一薄膜晶体管616a是由第一扫描线612a与第一数据线614a驱动，第二薄膜晶体管616b是由第二扫描线612b与第一数据线614a驱动，第三薄膜晶体管616a是由第二扫描线612b与第二数据线614b驱动，而第四薄膜晶体管616d是由第一扫描线612a与第二数据线614b驱动。此外，薄膜晶体管616a～616d例如是双栅极的薄膜晶体管或其它类型的薄膜晶体管。

请再参照图6，像素电极618连接下方之薄膜晶体管616a～616d，并覆盖整个像素区610a，其中像素电极的材质例如是铟锡氧化物、铟锌氧化物等透明导电材质或金属材质。当薄膜晶体管阵列基板工作时，同一驱动信号分别由扫描线612a与612b输入，以开启薄膜晶体管616a～616d，而显示电压分别通过数据线614a与614b输入至薄膜晶体管616a～616d及其连接的像素电极618上。同样地，本实施例之像素区610a内亦可设置有连接线(图中未表示)，用以导通扫描线612a、612b或数据线614a、614b。

综上所述，本发明之薄膜晶体管阵列基板与电子墨水显示装置至少具有下列特征与优点：

(一)在一个像素区内设置多组薄膜晶体管、扫描线与数据线，而可以在发现瑕疵后，通过像素修补技术进行修补，或甚至不需进行修补，便可通过额外的元件设置达到自动修复的效果，因而有助于提高生产合格率。

(二)同一像素内的多条扫描线与数据线可通过连接线相互导通，以得到更佳的可靠度。

(三)像素电极覆盖整个像素区域，因此下方之薄膜晶体管或配线之数量或位置的改变，并不会影响整体像素的开口率，且还可通过修补机制，得到较佳的显示质量。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (16)

1.一种薄膜晶体管阵列基板，适用于电子墨水显示装置，其特征是该薄膜晶体管阵列基板包括：

基板，具有多个像素区；

多条扫描线与多条数据线，设置于该基板上；

多个薄膜晶体管，其中每一像素区内设置有至少两个薄膜晶体管，且每一薄膜晶体管只对应一条扫描线与一条数据线，而每一条扫描线与每一条数据线则分别对应至少一个薄膜晶体管；以及

多个像素电极，其中每一像素区内设置有一个像素电极，且该像素电极覆盖并电连接至同一像素区内的上述这些薄膜晶体管。

2.根据权利要求1所述之薄膜晶体管阵列基板，其特征是每一像素区内具有至少两个薄膜晶体管并对应两条扫描线。

3.根据权利要求2所述之薄膜晶体管阵列基板，其特征是还包括多条连接线，设置于上述这些像素区内，以分别导通同一像素区内的上述这些扫描线。

4.根据权利要求1所述之薄膜晶体管阵列基板，其特征是每一像素区内具有至少两个薄膜晶体管并对应两条数据线。

5.根据权利要求4所述之薄膜晶体管阵列基板，其特征是每一像素区内具有两条扫描线。

6.根据权利要求4所述之薄膜晶体管阵列基板，其特征是还包括多条连接线，设置于上述这些像素区内，以分别导通同一像素区内的上述这些数据线。

7.根据权利要求1所述之薄膜晶体管阵列基板，其特征是每一像素区内具有四个薄膜晶体管并对应两条扫描线与两条数据线。

8.根据权利要求7所述之薄膜晶体管阵列基板，其特征是还包括多条连接线，设置于上述这些像素区内，以分别导通同一像素区内的上述这些扫描线或上述这些数据线。

9.一种电子墨水显示装置，其特征是包括：

薄膜晶体管阵列基板，包括：

基板，具有多个像素区；

多条扫描线与多条数据线，设置于该基板上；

多个薄膜晶体管，其中每一像素区内设置有至少两个薄膜晶体管，且每一薄膜晶体管只对应一条扫描线与一条数据线，而每一条扫描线与每一条数据线则分别对应至少一个薄膜晶体管；

多个像素电极，其中每一像素区内设置有一个像素电极，且该像素电极覆盖并电连接至同一像素区内的上述这些薄膜晶体管；

电子墨水材料层，设置于该薄膜晶体管阵列基板之上述这些像素电极上；

透明盖板，设置于该电子墨水材料层上；以及

透明电极层，设置于该透明盖板与该电子墨水材料层之间。

10.根据权利要求9所述之电子墨水显示装置，其特征是每一像素区内具有至少两个薄膜晶体管并对应两条扫描线。

11.根据权利要求10所述之电子墨水显示装置，其特征是还包括多条连接线，设置于上述这些像素区内，以分别导通同一像素区内的上述这些扫描线。

12.根据权利要求9所述之电子墨水显示装置，其特征是每一像素区内具有至少两个薄膜晶体管并对应两条数据线。

13.根据权利要求12所述之电子墨水显示装置，其特征是每一像素区内具有两条扫描线。

14.根据权利要求12所述之电子墨水显示装置，其特征是还包括多条连接线，设置于上述这些像素区内，以分别导通同一像素区内的上述这些数据线。

15.根据权利要求9所述之电子墨水显示装置，其特征是每一像素区内具有四个薄膜晶体管并对应两条扫描线与两条数据线。

16.根据权利要求15所述之电子墨水显示装置，其特征是还包括多条连接线，设置于上述这些像素区内，以分别导通同一像素区内的上述这些扫描线或上述这些数据线。

Images