CN1909236A - 薄膜晶体管基板 - Google Patents

Abstract

一种薄膜晶体管基板，包括基底、多条扫描线、多条数据线和像素单元。扫描线设置在基底上，数据线设置在扫描线上，数据线与扫描线垂直以定义出多个像素区。像素单元设置在基底上，并位于像素区内，像素单元包括薄膜晶体管和像素电极。薄膜晶体管包括源极和漏极，像素电极与漏极电连接，像素电极包括第一主线电极、第二主线电极和多条分支电极。第一主线电极与第二主线电极垂直，分支电极与第一主线电极和/或第二主线电极连接，第一主线电极大体上将像素区的面积均分，薄膜晶体管基本上对应于第一主线电极的一端。

Description

薄膜晶体管基板

技术领域

本发明涉及一种薄膜晶体管基板和应用其的液晶显示装置，特别是涉及一种具有高分子辅助取向层的薄膜晶体管基板和应用其的液晶显示装置。

背景技术

近年来液晶显示装置(liquid crystal display，LCD)的技术快速进步，对于液晶显示装置优劣的关键性参数，例如反应时间、视角、亮度、对比等等莫不积极寻求改进的空间。

如图1所示，其为展示薄膜晶体管基板的示意图。在像素单元10中，为了增加开口率，会将与薄膜晶体管4相连的通孔(through hole)开在公共电极2的位置，并以第二金属层1(M2)的导线1a沿像素电极3的主线电极3a(main slit)连接到公共电极2。这样的连接方式的确有助于开口率的增加，但是当第二金属层1发生断线时则不易修复。薄膜晶体管4位于像素单元10的一个角落，导线1a须弯折穿过像素电极3。如果像素电极3与第二金属层1彼此有相对偏移的情况发生时，反而会因重叠而降低开口率，而使像素单元的亮度降低。甚至在形成高分子取向层的紫外光曝光过程中，因为电场效应的改变，而影响到液晶的排列产生向错(disclination line)。

此外，上层彩色滤光片基板的黑色矩阵(black matrix，BM)，在与下层薄膜晶体管基板对组时会有对组精度的限制，因此像素在设计时必须考虑到对组精度的工艺能力而受到限制。另外当对组错位发生时，反而会降低开口率而使亮度降低，甚至影响到液晶的排列而产生向错。

发明内容

鉴于此，本发明的目的就是提供一种薄膜晶体管基板和应用其的液晶显示装置，设计出不同的像素电极图形和改变通孔的位置，以形成新的像素结构。如此一来可以提高开口率，提高液晶效率。且不需担心第二金属层断线，或是第二金属层与像素电极对位偏移而导致开口率降低。此外，本发明可以进一步搭配彩色滤光层在数组上(color filter on array，COA)的工艺，可以进一步降低因对组错位导致黑色矩阵层偏移而降低开口率的机率。

根据本发明的目的，提出一种薄膜晶体管基板，包括基底、多条扫描线、多条数据线和像素单元。扫描线设置在基底上，数据线设置在扫描线上，数据线与扫描线垂直，以定义出多个像素区。像素单元设置在基底上，并位于像素区内，像素单元包括薄膜晶体管和像素电极。薄膜晶体管包括源极和漏极，像素电极与漏极电连接，像素电极包括第一主线电极、第二主线电极和多条分支电极。第一主线电极与第二主线电极垂直，分支电极与第一主线电极或第二主线电极连接，第一主线电极大体上将像素区的面积均分，薄膜晶体管基本上对应于第一主线电极的一端。

根据本发明的目的，提出一种液晶显示装置，包括第一基板、第二基板、液晶层和背光模块。第二基板设置在第一基板之下，第二基板包括基底、多条扫描线、多条数据线和像素单元。扫描线设置在基底上，数据线设置在扫描线上，数据线与扫描线垂直，以定义出多个像素区。像素单元设置在基底上，并位于像素区内，像素单元包括薄膜晶体管和像素电极。薄膜晶体管包括源极和漏极，像素电极与漏极电连接，像素电极包括第一主线电极、第二主线电极和多条分支电极。第一主线电极与第二主线电极垂直，分支电极与第一主线电极或第二主线电极连接，第一主线电极大体上将像素区的面积均分，薄膜晶体管基本上对应于第一主线电极的一端。液晶层封装在第一基板和第二基板之间，背光模块设置在第二基板下方。

为让本发明的上述目的、特征和优点能更明显易懂，下文特举几个实施例，并结合附图，作详细说明如下：

附图说明

图1是展示薄膜晶体管基板的示意图；

图2是展示具有高分子取向层的液晶显示面板的示意图；

图3A是展示实施例一的薄膜晶体管基板的局部示意图；

图3B是展示实施例一的第一种像素单元的示意图；

图3C是沿图3B的剖面线AA’剖取的截面图；

图3D是展示实施例一的第二种像素单元的示意图；

图3E是展示实施例一的第三种像素单元的示意图；

图3F是展示实施例一的第四种像素单元的示意图；

图3G是展示实施例一的第五种像素单元的示意图；

图3H是展示实施例一的第六种像素单元的示意图；

图4A是展示实施例二的第一种像素单元的示意图；

图4B是沿图4A的剖面线AA’剖取的截面图；

图4C是沿图4A的剖面线AA’剖取的另一种截面图；

图4D～4F是分别展示实施例二的第二～四种像素单元的示意图

图5A是展示实施例三的第一种像素单元的示意图；

图5B是沿图5A的剖面线AA’剖取的截面图；

图5C～5E是分别展示实施例三的第二～四种像素单元的示意图；

图6A是展示实施例四的第一种像素单元的示意图；

图6B是沿图6A的剖面线AA’剖取的截面图；

图6C是沿图6A的剖面线AA’剖取的另一种截面图；和

图6D～6F是分别展示实施例四的第二～四种像素单元的示意图。

简单符号说明

1：第二金属层

1a：导线

2：公共电极

3：像素电极

3a：主线电极

4：薄膜晶体管

10、140、150、160、170、180、190、210、250、260、270、310、320、330、340、410、420、430、440：像素单元

100：液晶显示装置

110：第一基板

116：第一偏光膜

120：液晶层

122：取向结构

124：液晶分子

130：第二基板

132：基底

131：扫描线

131a：第一扫描线

131b：第二扫描线

133：数据线

133a：第一数据线

133b：第二数据线

134：薄膜晶体管层

135：像素区

136：第二偏光膜

138：背光模块

141：薄膜晶体管

141a：源极

141b：漏极

141c：沟道

141d：延伸部

142、152、162、172、182、192、312、322、332、342：像素电极

142a：第一主线电极

142b：第二主线电极

142c、152c：分支电极

143：第一电极

144：第一绝缘层

145：第二电极

146：第二绝缘层

146a：第一通孔

146b：第二通孔

147：储存电容

164、184：框体电极

184a：缺口

220：黑色矩阵层

230：彩色滤光层

240：保护层

具体实施方式

请参照图2，其为展示具有高分子取向层的液晶显示面板的示意图。具有高分子取向层的液晶显示面板举例而言，可为应用聚合高分子辅助取向(polymer stabilized alignment，PSA)技术所形成的液晶显示面板。液晶显示装置100包括第一基板110、第二基板130、液晶层120和背光模块138。第二基板130设置在第一基板110之下。第二基板130包括基底132，薄膜晶体管层134设置在基底132上。液晶层120封装在第一基板110和第二基板130之间，背光模块138设置在第二基板130下方。液晶层120中还包括多个反应单体(未展示)和多个液晶分子124。反应单体以光照或加热后产生聚合作用，以形成用以取向液晶分子的高分子聚合物。高分子聚合物形成取向结构122在第一基板110和第二基板130的内侧表面上。第一基板110为彩色滤光片基板，第二基板130为薄膜晶体管基板。第一基板110和第二基板130上还分别贴附第一偏光膜116和第二偏光膜136，第一偏光膜116和第二偏光膜136的偏光方向相互垂直。

实施例一

请参照图3A，其为展示实施例一的薄膜晶体管基板的局部示意图。第二基板130包括基底132、多条扫描线131、多条数据线133和像素单元140。扫描线131设置在基底132上，数据线133设置在扫描线131上，数据线133与扫描线131垂直，以定义出多个像素区135。像素单元140设置在基底132上，并位于其中像素区135内。请参照图3B，其为展示实施例一的第一种像素单元的示意图。图3A的扫描线131包括第一扫描线131a和第二扫描线131b，图3A的数据线133包括第一数据线133a和第二数据线133b。像素单元140包括薄膜晶体管141和像素电极142。薄膜晶体管141包括源极141a和漏极141b，像素电极142与漏极141b电连接，像素电极142包括第一主线电极142a、第二主线电极142b和多条分支电极142c。第一主线电极142a与第二主线电极142b垂直，分支电极142c与第一主线电极142a或第二主线电极142b连接。第一主线电极142a大体上将像素区135的面积均分，薄膜晶体管141基本上对应于第一主线电极142a的一端。在本实施例中，第一主线电极142a延伸通过薄膜晶体管141的中央。也就是说，薄膜晶体管141位于扫描线131a和131b间的正中央位置。

此外，分支电极142c分别与第一主线电极142a和第二主线电极142b形成锐角，分支电极142c分布于第一主线电极142a和第二主线电极142b的两侧。本实施例中，分支电极142c对称于第一主线电极142a和第二主线电极142b设置。

请参照图3C，其为沿图3B的剖面线AA’剖取的截面图，并请同时参照图3B。薄膜晶体管基板130还包括至少一个第一电极143、第一绝缘层144、第二电极145和第二绝缘层146。沟道141c设置在第一绝缘层144上，源极141a和漏极141b隔开设置在沟道141c上。第一电极143设置在基底132之上，并位于第一扫描线131a和第二扫描线131b之间，第一绝缘层144覆盖第一扫描线131a、第二扫描线131b和第一电极143，其中第一数据线133a和第二数据线133b分别垂直于第一扫描线131a和第二扫描线131b，并设置在第一绝缘层144上。

像素电极142位于第一数据线133a和第二数据线133b之间，第二电极145设置在第一绝缘层144上，并位于第一电极143之上，以与第一电极143形成储存电容147。第二绝缘层146设置在像素电极142与第一数据线133a、第二数据线133b、薄膜晶体管141、第二电极145之间，像素电极142通过第二绝缘层146的第一通孔146a电连接第二电极145。此外，本实施例中漏极141b还具有延伸部141d，用以与第二电极145电连接，使漏极141b与第二电极145具有相同电位。由于薄膜晶体管141正对着第一主线电极142a，因此漏极141b的延伸部141d可沿着第一主线电极142a，通过第一通孔146a与第二电极145电连接。因为第一主线电极142a所在之处原本即为不透光区域，因此此种像素结构可以不影响开口率。

请参照图3D，其为展示实施例一的第二种像素单元的示意图。与图3B相同的元件继续沿用标号，不再赘述。分支电极152c在第一主线电极141a和第二主线电极141b的两侧错开设置。此种像素电极结构可以让液晶分子分布更为均匀并往第一主线电极141a和第二主线电极141b集中，可以增加开口率。

请参照图3E，其为展示实施例一的第三种像素单元的示意图。与图3B相同的元件继续沿用标号，不再赘述。像素电极162具有框体电极164，第一主线电极142a、第二主线电极142b和分支电极142c位于框体电极164内，并与框体电极164连接。框体电极164的设置可以扩张像素电极162周围的液晶分子分布，可以提高开口率。

请参照图3F，其为展示实施例一的第四种像素单元的示意图。与图3D相同的元件继续沿用标号，不再赘述。像素电极172具有框体电极164，像素电极172同时具有交错排列的分支电极152c和框体电极164，可以提高开口率。

请参照图3G，其为展示实施例一的第五种像素单元的示意图。在像素单元180中，像素电极182的框体电极184在通过该第一电极143上方之处具有缺口184a，其余与图3E相同的元件继续沿用标号，不再赘述。由于第一电极143所在之处为不透光区，因此框体电极184在第一电极143所在位置影响较小。

请参照图3H，其为展示实施例一的第六种像素单元的示意图。在像素单元190中，像素电极192的框体电极184在通过该第一电极143上方之处具有缺口184a，其余与图3F相同的元件继续沿用标号，不再赘述。由于第一电极143所在之处为不透光区，因此框体电极184在第一电极143所在位置影响较小。

实施例二

请参照图4A，其为展示实施例二的第一种像素单元的示意图。黑色矩阵层220和彩色滤光层230的结构设置在薄膜晶体管基板上，如图4B所示。请参照图4B，其为沿图4A的剖面线AA’剖取的截面图。其余与图3E和图3C相同的元件继续沿用标号，不再赘述。保护层240设置在第二绝缘层146和像素电极162上。彩色滤光层230和黑色矩阵层220设置在保护层240上。本实施例为将本发明的像素单元结构配合阵列上滤色器(COA，color filter onarray)工艺，将黑色矩阵层220和彩色滤光层230设置在薄膜晶体管基板上。因此在上下基板对组时，不会因为对组错位导致黑色矩阵层220偏移而降低开口率。

另外，请参照图4C，其为沿图4A的剖面线AA’剖取的另一种截面图。基底132与第一扫描线131a、第二扫描线131b、第一电极143之间还包括彩色滤光层230和黑色矩阵层220设置在基底132上。保护层240设置在彩色滤光层230和黑色矩阵层220上，第一扫描线131a、第二扫描线131b和第一电极143设置在保护层240上。本实施例为将本发明的像素单元结构搭配滤色器在阵列上(AOC，array on color filter)的工艺，可以避免因为对组错位导致黑色矩阵层220偏移而降低开口率的问题。

请参照图4D～4F，其分别为展示施例二的第二～四种像素单元的示意图。图4D、图4E和图4F的像素单元250、260和270中，黑色矩阵220和彩色滤光层230的结构设置在薄膜晶体管基板上。其余元件连结关系和功能皆相同，继续沿用标号，不再赘述。

实施例三

请参照图5A，其为展示实施例三的第一种像素单元的示意图。本实施例的像素单元310中，黑色矩阵220和彩色滤光层230的结构设置在第一基板110(如图2所示)上。同时请参照图5B，其为沿图5A的剖面线AA’剖取的截面图。其余与图3E和图3C相同的元件继续沿用标号，不再赘述。如图5B所示，漏极141b通过第二通孔146b与像素电极312电连接。像素电极312再通过第一通孔146a与第二电极145电连接，使漏极141b与第二电极145具有相同电位。此结构可预防当第二金属层与像素电极之间产生偏移时影响到开口率。

请参照图5C～5E，其分别展示了实施例三第二～四种像素单元的示意图。图5C、图5D和图5E的像素单元320、330和340中，像素电极322、332、342还分别具有第二通孔146b，漏极141b通过第二通孔146b与像素电极322、332、342电连接。像素电极322、332、342再通过第一通孔146a与第二电极145电连接，使漏极141b与第二电极145具有相同电位。其余元件连结关系和功能与图3F、图3G和图3H的像素单元170、180和190皆相同，继续沿用标号，不再赘述。

实施例四

请参照图6A，其为展示实施例四的第一种像素单元的示意图。本实施例的像素单元410中，黑色矩阵层220和彩色滤光层230的结构设置在薄膜晶体管基板上，如图6B所示。请参照图6B，其为沿图6A的剖面线AA’剖取的截面图。其余与图5A和图5B相同的元件继续沿用标号，不再赘述。如图6B所示，保护层240设置在第二绝缘层146和像素电极312上。彩色滤光层230设置在保护层240上，黑色矩阵层220设置在保护层240上。本实施例为将本发明的像素单元结构配合COA工艺，将黑色矩阵层220和彩色滤光层230设置在薄膜晶体管基板上。因此在上下基板对组时，不会因为对组错位导致黑色矩阵层220偏移而降低开口率。

另外，请参照图6C，其为沿图6A的剖面线AA’剖取的另一种截面图。基底132与第一扫描线131a、第二扫描线131b、第一电极143之间还包括彩色滤光层230和黑色矩阵层220设置在基底132上。保护层240设置在彩色滤光层230和黑色矩阵层220上，第一扫描线131a、第二扫描线131b和第一电极143设置在保护层240上。本实施例为将本发明的像素单元结构搭配AOC的工艺，可以避免因为对组错位导致黑色矩阵层220偏移而降低开口率的问题。

请参照图6D～6F，其分别为展示实施例四的第二～四种像素单元的示意图。图6D、图6E和图6F的像素单元420、430和440，黑色矩阵220和彩色滤光层230的结构设置在薄膜晶体管基板上。其余元件连结关系和功能与图5D、图5E和图5F的像素单元320、330和340皆相同，继续沿用标号，不再赘述。

本发明上述实施例所揭示的薄膜晶体管基板和应用其的液晶显示装置，将薄膜晶体管对应设置在第一主线电极的一端，使漏极的延伸部可沿着第一主线电极与第二电极电连接，不会通过透光部分而影响开口率；也可以直接在邻近薄膜晶体管处，在第二绝缘层上设置第二通孔，使漏极与第二电极直接通过像素电极连接而具有同电位，避免第二金属层设置偏移而影响开口率。另外可进一步配合COA或AOC工艺，将黑色矩阵层和彩色滤光层设置在薄膜晶体管基板上，可避免因基板对组错误而影响开口率。

综上所述，虽然本发明已以几个实施例揭示如上，然而其并非用以限定本发明。本发明所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，可对其进行各种更动与修改。因此，本发明的保护范围以所附权利要求所界定的为准。

Claims (19)

1、一种薄膜晶体管基板，包括：

基底；

多个扫描线，设置在该基底上；

多个数据线，设置在该基底上，并与该些扫描线垂直，以定义出多个像素区；和

像素单元，设置在该基底上，并位于其中该像素区内，该像素单元包括：

薄膜晶体管，包括源极和漏极；和

像素电极，与该漏极电连接，该像素电极包括第一主线电极、第二主线电极和多条分支电极，该第一主线电极与该第二主线电极垂直，该分支电极与该第一主线电极和/或该第二主线电极连接，该第一主线电极大体上将该像素区的面积均分，该薄膜晶体管基本上对应于该第一主线电极的一端。

2、如权利要求1所述的薄膜晶体管基板，其中该分支电极与该第一主线电极形成锐角。

3、如权利要求1所述的薄膜晶体管基板，其中该分支电极与该第二主线电极形成锐角。

4、如权利要求1所述的薄膜晶体管基板，其中该分支电极分布于该第一主线电极的两侧。

5、如权利要求4所述的薄膜晶体管基板，其中该分支电极对称于该第一主线电极设置。

6、如权利要求4所述的薄膜晶体管基板，其中该分支电极于该第一主线电极的两侧错开设置。

7、如权利要求1所述的薄膜晶体管基板，其中该分支电极分布于该第二主线电极的两侧。

8、如权利要求7所述的薄膜晶体管基板，其中该分支电极对称于该第二主线电极设置。

9、如权利要求7所述的薄膜晶体管基板，其中该分支电极于该第二主线电极的两侧错开设置。

10、如权利要求1所述的薄膜晶体管基板，其中该扫描线包括第一扫描线和第二扫描线，该数据线包括第一数据线和第二数据线，该薄膜晶体管基板还包括：

至少一个第一电极，设置在该基底之上，并位于该第一扫描线和该第二扫描线之间；

第一绝缘层，覆盖该第一扫描线、该第二扫描线和该第一电极，其中该第一数据线和该第二数据线分别垂直于该第一扫描线和该第二扫描线，并设置在该第一绝缘层上，该像素电极位于该第一数据线和该第二数据线之间；

第二电极，设置在该第一绝缘层上，并位于该第一电极之上，以与该第一电极形成储存电容；和

第二绝缘层，设置在该像素电极与该第一数据线、该第二数据线、该薄膜晶体管、该第二电极之间，该像素电极通过该第二绝缘层的至少一个第一通孔连接该第二电极。

11、如权利要求10所述的薄膜晶体管基板，其中该像素电极还包括框体电极，该第一主线电极、该第二主线电极和该分支电极位于该框体电极内，并与该框体电极连接。

12、如权利要求11所述的薄膜晶体管基板，其中该框体电极在通过该第一电极上方处具有至少一个缺口。

13、如权利要求10所述的薄膜晶体管基板，其中该漏极还具有延伸部与该第二电极电连接。

14、如权利要求10所述的薄膜晶体管基板，其中该第二绝缘层还具有第二通孔，该漏极以该第二通孔电连接该像素电极，使该漏极与该第二电极电连接。

15、如权利要求10所述的薄膜晶体管基板，还包括：

保护层，设置在该第二绝缘层和该像素电极上；和

至少一个彩色滤光层，设置在该保护层上。

16、如权利要求15所述的薄膜晶体管基板，还包括黑色矩阵层，设置在该保护层上。

17、如权利要求10所述的薄膜晶体管基板，其中该基底和该第一扫描线、该第二扫描线、该第一电极之间还包括：

至少一个彩色滤光层，设置在该基底上；和

保护层，设置在该彩色滤光层上，该第一扫描线、该第二扫描线和该第一电极设置在该保护层上。

18、如权利要求17所述的薄膜晶体管基板，还包括黑色矩阵层，设置在该基底上，该保护层覆盖该黑色矩阵层。

19、如权利要求1所述的薄膜晶体管基板，还具有取向层，设置在该像素电极之上，该取向层为多个高分子聚合物所形成。

Images