TWI431377B - 光電裝置及電子機器 - Google Patents

光電裝置及電子機器 Download PDF

Info

Publication number
TWI431377B
TWI431377B TW096114631A TW96114631A TWI431377B TW I431377 B TWI431377 B TW I431377B TW 096114631 A TW096114631 A TW 096114631A TW 96114631 A TW96114631 A TW 96114631A TW I431377 B TWI431377 B TW I431377B
Authority
TW
Taiwan
Prior art keywords
gate insulating
insulating layer
layer
film
electrode
Prior art date
Application number
TW096114631A
Other languages
English (en)
Other versions
TW200801745A (en
Inventor
Yukiya Hirabayashi
Takashi Sato
Original Assignee
Japan Display West Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display West Inc filed Critical Japan Display West Inc
Publication of TW200801745A publication Critical patent/TW200801745A/zh
Application granted granted Critical
Publication of TWI431377B publication Critical patent/TWI431377B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/42—Materials having a particular dielectric constant

Description

光電裝置及電子機器
本發明是有關在元件基板上具備薄膜電晶體及保持電容的光電裝置、及具備該光電裝置的電子機器。
在各種的光電裝置中，就主動矩陣型的液晶裝置而言，是例如在圖16(a)、(b)所示的元件基板10與對向基板(未圖示)之間保持液晶。在元件基板10中，對應於閘極線3a(掃描線)與源極線6a(資料線)的交叉之複數個畫素區域1e中分別形成有畫素開關用的薄膜電晶體1c、及電性連接至該薄膜電晶體1c的汲極區域之畫素電極2a，根據從源極線6a經由薄膜電晶體1c來施加至畫素電極2a的畫像信號，對每個畫素控制液晶的配向。在畫素區域1e中形成有以電容線3b的一部份作為下電極3c，以汲極電極6b的延設部份作為上電極6c之保持電容1h，且在保持電容1h大多是利用薄膜電晶體1c的閘極絕緣層4作為介電體層4c。在此，若提高保持電容1h的每單位面積的電容值，則電荷的保持特性會提升。又，若提高保持電容1h的每單位面積的電容值，則可縮小佔有面積，提高畫素開口率。
於是提案一不使薄膜電晶體之閘極絕緣層的耐電壓低下，提高保持電容的每單位面積的電容值之構成，亦即增厚閘極絕緣層，使介電體層變薄。
例如，提案一保持電容的介電體層為利用對下電極的陽極氧化膜，有關閘極絕緣膜則是使用對閘極電極的陽極氧化膜與形成於上電極的上層的矽氮化膜之積層膜(參照專利文獻1)。
又，提案一藉由使用半色調光罩(Half Tone Mask)的蝕刻來針對閘極絕緣膜的一部份除去至途中位置而形成薄膜部份，利用該薄膜部份作為保持電容的介電體層(參照專利文獻2)。
又，提案一在形成保持電容的介電體層之後，在薄膜電晶體的形成區域，除去介電體層，從新形成閘極絕緣膜(參照專利文獻3)。
又，提案一在形成從下層側依序積層半導體層、閘極絕緣層、及閘極電極的頂閘極構造之薄膜電晶體時，以藉由對半導體層的熱氧化來形成之矽氧化膜所構成的第1絕緣膜與藉由CVD法來形成之矽氮化膜所構成的第2絕緣膜的積層膜作為閘極絕緣層形成之後，以阻絕層光罩來覆蓋閘極絕緣層中與通道區域重疊的區域，而藉由蝕刻來除去第2絕緣膜，利用閘極絕緣層中膜厚薄的部份作為保持電容的介電體層之構成(參照專利文獻4)。
〔專利文獻1〕特開平9－160070號公報〔專利文獻2〕特開2005－217342號公報〔專利文獻3〕特開2004－45811號公報〔專利文獻4〕專利第3106566號公報
然，在上述專利文獻中皆是提案一使保持電容的介電體層形成薄的構成，但在使保持電容的介電體層形成薄時，有關下電極的外周端部與上電極重疊的部份之耐電壓的低下方面未作一切的考量。亦即，在下電極的外周端部是將介電體層形成反映其階部形狀的形狀，因此在下電極與上電極之間施加電壓時，在介電體層不被形成均一的電場，電場會集中於下電極的外周端部，其結果容易發生耐電壓的低下，甚至絕緣破壊(短路)。並且，在將介電體層成膜時，膜的成長方向或成膜速度會受到底層形狀的影響，其結果，在介電體層中覆蓋下電極的外周端部之部份的膜質會容易形成不均一，如此的膜質不均一也會容易發生耐電壓的低下。
有鑑於以上的問題點，本發明的課題是在於一種即使將保持電容的介電體層形成薄時還是可以防止在下電極的外周端部與上電極重疊的部份之耐電壓的低下之光電裝置、及具備該光電裝置的電子機器。
為了解決上述課題，本發明的光電裝置，係於元件基板上的複數的各畫素區域中分別具有：積層閘極電極、閘極絕緣層及半導體層的薄膜電晶體、及電性連接至該薄膜電晶體的汲極區域之畫素電極、及具備夾著使用構成上述閘極絕緣層的材料的絕緣層而對向的下電極及上電極之保持電容，其特徵為：上述上電極係以能夠和上述下電極的外周端部的至少一部份重疊之方式形成，上述閘極絕緣層係於上述下電極與上述上電極重疊的區域的至少內側區域具有膜厚薄的薄膜部份，至少上述下電極的外周端部與上述上電極重疊的部份具有膜厚比上述薄膜部份更厚的厚膜部份。
由於本發明是在下電極與上電極重疊的區域的至少內側區域閘極絕緣層為形成膜厚薄的薄膜部份，因此保持電容的每單位面積的電容值高。並且，使保持電容的介電體層形成薄，另一方面，閘極絕緣層的厚部份(厚膜部份)會位於下電極的外周端部與上電極所重疊的部份。因此，在下電極的外周端部中因階部形狀所引起的電場集中會藉由厚的絕緣膜所緩和，耐電壓不會降低。因此，在下電極的外周端部中，即使因介電體層被形成反映其階部形狀的形狀而引起電場集中於下電極的外周端部與上電極之間時，還是會因為此部份的介電體層厚，所以耐電壓的低下不會發生。並且，在形成閘極絕緣層時，即使膜的成長方向或成膜速度受到底層形狀的影響結果，在介電體層中覆蓋下電極的外周端部之部份的膜質形成不均一時，還是會因為該部份的介電體層厚，所以耐電壓的低下或絕緣破壊(短路)不會發生。特別是使介電體層形成越薄，越容易發生上述的不良情況，但若根據本發明，則即使介電體層形成薄，照樣可以迴避上述的不良情況。因此，若利用本發明，則即使在弄薄保持電容的介電體層來提高每單位面積的電容值時，還是可以構成耐電壓高的保持電容。
在本發明中，上述薄膜電晶體可採用由下層側起依序積層上述閘極電極、上述閘極絕緣層及上述半導體層的構成。
在本發明中，上述閘極絕緣層最好在上述下電極與上述上電極重疊的區域中，於上述下電極的外周端部與上述上電極重疊的部份以外的區域具有上述薄膜部份。
若如此地構成，則可擴張薄膜部份，因此可提高每單位面積的電容值。並且，在下電極的外周端部與上電極所重疊的部份以外的區域，即使為上電極的外周端部，還是不會發生因階差所引起的電場集中或膜質劣化，因此不會有保持電容的耐電壓低下的情況。
在本發明中，在上述下電極的外周端部與上述上電極重疊的部份中，上述厚膜部份最好是從上述下電極的外周端部往內側形成具有上述厚膜部份的膜厚以上的寬度尺寸。
若設定如此的條件，則可確實地防止階差所引起的電場集中或膜質劣化等原因之耐電壓的低下。並且，只要在符合如此條件的範圍內擴張薄膜部份，便可提高每單位面積的電容值。
在本發明中，最好上述閘極絕緣層係具備：由1層乃至複數層的絕緣膜所構成的下層側閘極絕緣層、及由1層乃至複數層的絕緣膜所構成的上層側閘極絕緣層，在上述閘極絕緣層，藉由上述下層側閘極絕緣層的除去部份來構成上述薄膜部份，藉由上述下層側閘極絕緣層與上述上層側閘極絕緣層所被積層的部份來構成上述厚膜部份。
若如此地構成，則可連續使上層側閘極絕緣層及半導體層成膜，因此可在閘極絕緣層與半導體層之間構成清浄的界面，可提高薄膜電晶體的可靠度。並且，在以部份使閘極絕緣層形成薄的部份作為保持電容的介電體層使用時，不殘留下層側閘極絕緣層，僅以上層側閘極絕緣層來構成介電體層，因此不必採用將閘極絕緣層蝕刻至深度方向的途中位置之構成。所以，可防止因蝕刻深度的不均所引起之保持電容的電容不均。而且，在下層側閘極絕緣層及上層側閘極絕緣層的其中，除去下層側閘極絕緣層，使用上層側閘極絕緣層作為保持電容的介電體層，若為如此的上層側閘極絕緣層，則不會有暴露於部份乾蝕刻下層側閘極絕緣層時時的静電氣或電漿之情況，因此可防止在上層側閘極絕緣層發生表面的損傷或缺陷。又，由於上層側閘極絕緣層亦不會有接觸於部份溼蝕刻下層側閘極絕緣層時的蝕刻液之情況，因此在上層側閘極絕緣層中亦無針孔(pinhole)發生。所以，可防止保持電容的耐電壓低下。
在本發明中，可採用上述下層側閘極絕緣層為由1層的絕緣膜所構成，上述上層側閘極絕緣層為由1層的絕緣膜所構成之構成。
在本發明中，上述半導體層例如由非晶形矽膜所構成。
本發明的光電裝置可利用於行動電話或攜帶型電腦等的電子機器。
以下，參照圖面來說明本發明的實施形態。另外，在使用於以下的説明之各圖中，為了使各層的各構件在圖面上成為可辨識的程度大小，而依各層或各構件使縮小比例有所不同。並且，在以下的説明中，對具有共通機能的部份賦予同一符號來進行説明，而使與圖16所示例的對應能夠明確。
〔實施形態1〕 (液晶裝置的全體構成)
圖1(a)、(b)是分別表示從對向基板側來看液晶裝置(光電裝置)與形成於其上的各構成要素的平面圖，及其H－H'剖面圖。在圖1(a)、(b)中，本形態的液晶裝置1為TN(Twisted Nematic)模式、ECB(Electrically Controlled Birefringence)模式、或VAN(Vertical Aligned Nematic)模式的透過型的主動矩陣型的液晶裝置。在此液晶裝置1是經由密封材22來貼合元件基板10與對向基板20，液晶1f會被保持於其間。在元件基板10中，位於密封材22外側的端部區域中，資料線驅動用IC60、及掃描線驅動用IC30會被COG(Chip On Glass)安裝，且沿著基板邊來形成安裝端子12。密封材22是由用以使元件基板10與對向基板20在該等的周邊貼合之光硬化樹脂或熱硬化性樹脂等所構成的黏合劑，且配合有供以使兩基板間的距離形成所定值之玻璃纖維(glass fiber)、或玻璃微珠(glass beads)等的間隙材。在密封材22中，藉由其中斷部份來形成有液晶注入口25，在注入液晶1f後，利用封止材26來予以封止。
詳細會在往後敘述，在元件基板10中，薄膜電晶體1c或畫素電極2a會被形成矩陣狀，在其表面形成有配向膜19。在對向基板20中，於密封材22的內側區域形成有由遮光性材料所構成的框緣24(在圖1(b)中省略圖示)，其內側為形成畫像顯示區域1a。在對向基板20中，雖圖示省略，但實際在與各畫素的縱橫的境界區域對向的區域中形成有被稱為黑矩陣、或黑條紋(Black stripe)等的遮光膜，且於其上層側形成有對向電極28及配向膜29。在圖1(b)中雖圖示省略，但實際在對向基板20中，對向於元件基板10的各畫素之區域中，RGB的彩色濾光片會與其保護膜一起形成，藉此，可將液晶裝置1作為攜帶型電腦、行動電話、液晶電視等電子機器的彩色顯示裝置使用。
(元件基板10的構成)
圖2是表示圖1所示之液晶裝置的元件基板的電氣構成説明圖。如圖2所示，在元件基板10中，在相當於畫像顯示區域1a的區域中複數的源極線6a(資料線)及閘極線3a(掃描線)會形成於互相交叉的方向，在對應於該等配線的交叉部份的位置構成畫素1b。閘極線3a是從掃描線驅動用IC30延伸，源極線6a是從資料線驅動用IC60延伸。並且，在元件基板10中，用以控制液晶1f的驅動之畫素開關用的薄膜電晶體1c會被形成於各畫素1b，在薄膜電晶體1c的源極電性連接有源極線6a，在薄膜電晶體1c的閘極電性連接有閘極線3a。
並且，在元件基板10中，與閘極線3a並行形成有電容線3b。在本形態中是對薄膜電晶體1c串連有被構成於與對向基板20之間的液晶電容1g，且對液晶電容1g並連有保持電容1h。在此，電容線3b是被連接至掃描線驅動用IC30，被保持於定電位。另外，有時保持電容1h是被構成於與前段的閘極線3a之間，此情況，電容線3b可省略。
在如此構成的液晶裝置1中，使薄膜電晶體1c只在一定期間成為其開啟狀態，藉此，以所定的時序來將自源極線6a供給的畫像信號寫入各畫素1b的液晶電容1g。被寫入液晶電容1g之所定位準的畫像信號是在液晶電容1g保持一定期間，且保持電容1h是在於防止被保持於液晶電容1g的畫像信號洩漏。
(各畫素的構成)
圖3(a)、(b)是表示本發明的實施形態1之液晶裝置的畫素1個份的平面圖、及在相當於A1－B1的位置切斷液晶裝置時的剖面圖。在圖3(a)中是以粗長的點線來表示畫素電極，以細的實線來表示閘極線及同時被形成的薄膜，以細的一點鎖線來表示源極線及同時被形成的薄膜，以細短的點線來表示半導體層。並且，在保持電容的介電體層中，有關閘極絕緣層的薄部份是以粗的實線來表示，有關接觸孔是與閘極線等同様以細的實線來表示。
如圖3(a)所示，在元件基板10，以閘極線3a及源極線6a所圍繞的畫素區域1e中形成有構成畫素1b的以下要素。首先，在畫素區域1e中形成有由非晶形矽膜所構成的半導體層7a，其係構成底閘極型的薄膜電晶體1c的主動層。並且，藉由來自閘極線3a的突出部份來形成閘極電極。在構成薄膜電晶體1c的主動層之半導體層7a中，在源極側的端部重疊有作為源極電極的源極線6a，在汲極側的端部重疊有汲極電極6b。並且，與閘極線3a並列而形成有電容線3b。
並且，在畫素區域1e中形成有以來自電容線3b的突出部份作為下電極3c，以來自汲極電極6b的延設部份作為上電極6c之保持電容1h。而且，對於上電極6c是經由接觸孔81、91來電性連接由ITO膜(Indium Tin Oxide)所構成的畫素電極2a。
如此構成的元件基板10的A1－B1剖面是如圖3(b)所示那樣顯示。首先，在由玻璃基板或石英基板所構成的絕緣基板11上形成有由導電膜所構成的閘極線3a(閘極電極)、及電容線3b(保持電容1h的下電極3c)。在本形態中，閘極線3a及電容線3b皆是形成2層構造，亦即在膜厚150nm之含釹的鋁合金膜的上層積層膜厚20nm的鉬膜之2層構造。
在本形態中，在閘極線3a的上層側以能夠覆蓋閘極線3a之方式形成有閘極絕緣層4。在閘極絕緣層4的上層中，與閘極線3a的突出部份(閘極電極)部份重疊的區域中形成有構成薄膜電晶體1c的主動層之半導體層7a。在半導體層7a中，於源極區域的上層積層有由摻雜矽膜所構成的歐姆接觸(ohmic contact)層7b、及源極線6a，且於汲極區域的上層形成有由摻雜矽膜所構成的歐姆接觸層7c、及汲極電極6b，而構成薄膜電晶體1c。並且，藉由汲極電極6b的延設部份來形成保持電容1h的上電極6c。在本形態中，半導體層7a是由膜厚150nm的固有非晶形矽膜所構成，歐姆接觸層7b、7c是由被摻雜磷之膜厚50nm的n＋ 型非晶形矽膜所構成。源極線6a及汲極電極6b(上電極6c)皆是具備3層構造，亦即從下層側往上層側積層膜厚5nm的鉬膜、膜厚1500nm的鋁膜、及膜厚50nm的鉬膜者。
在源極線6a、汲極電極6b、及上電極6c的上層側，由矽氮化膜等所構成的鈍化(passivation)膜8、及由丙烯酸樹脂等的感光性樹脂層所構成的平坦化膜9會分別作為層間絕緣膜來形成，且在平坦化膜9的上層形成有畫素電極2a。畫素電極2a是經由形成於平坦化膜9的接觸孔91、及形成於鈍化膜8的接觸孔81來電性連接至上電極6c，且經由上電極6c及汲極電極6b來電性連接至薄膜電晶體1c的汲極區域。在畫素電極2a的表面形成有配向膜19。在本形態中，鈍化膜8是由膜厚250nm的矽氮化膜所構成，畫素電極2a是由膜厚100nm的ITO膜所構成。
以對向於如此構成的元件基板10之方式來配置對向基板20，在元件基板10與對向基板20之間保持液晶1f。在對向基板20中形成有各色的彩色濾光片27、對向電極28及配向膜29，且在畫素電極2a與對向電極28之間構成液晶電容1g(參照圖2)。另外，有時會在對向基板20側形成有黑矩陣或保護膜等，但該等的圖示省略。
(閘極絕緣層及介電體層的構成)
圖4(a)、(b)、(c)是表示圖3所示之保持電容的擴大平面圖、下電極的外周端部與上電極的重疊部份的擴大剖面圖、及下電極與上電極的外周端部的重疊部份的擴大剖面。另外，在圖4(a)中，對下電極與上電極重疊的部份賦予斜線。
如圖3(a)、(b)及圖4(a)所示，在本形態的液晶裝置1中，閘極絕緣層4是形成2層構造，亦即由下層側的厚矽氮化膜所構成的下層側閘極絕緣層4a、及由上層側的薄矽氮化膜所構成的上層側閘極絕緣層之2層構造。在本形態中，下層側閘極絕緣層4a的膜厚是形成縮小薄膜電晶體1c之寄生電容的影響的厚度，上層側閘極絕緣膜4b的膜厚是形成比下層側閘極絕緣膜4a更薄。例如下層側閘極絕緣膜4a為250~500nm，最好是300nm，上層側閘極絕緣層4b的膜厚為50~200nm，最好是100nm。該等的膜厚是在考量薄膜電晶體1c的寫入能力、寄生電容及保持電容1h的平衡下作最適化來決定。例如，為高精細，畫素1b的尺寸小之構造時(例如1畫素的短邊為40μm以下)，畫素1b之保持電容1h、液晶電容1g會變小，但薄膜電晶體1c的最小尺寸受限於光刻(Photolithography)的解像度。因此，在如此的高精細畫素中，薄膜電晶體1c的寄生電容佔據於1畫素全體的電容的比例高。一旦該寄生電容的比例(以下稱為寄生電容比)變大，則可知光電裝置1會招來閃爍、或串音(Cross Talk)、燒結等顯示品質劣化的情況，一般是以該寄生電容比能夠極力形成小的方式來進行設計。然而，根據上述那樣高精細的佈局，寄生電容比受到約制時，就以往的手法而言，是難以改善的。但，若利用本發明的構造、製程，則可與保持電容1h側完全獨立設定．製造薄膜電晶體1c的閘極絕緣膜的膜厚。亦即，在上述高精細畫素中是將閘極絕緣膜設定成比標準的條件更厚，藉此可低減薄膜電晶體1c的寄生電容，縮小寄生電容比。另外，在如此的條件設定中，雖薄膜電晶體1c的電流驅動能力(往畫素1b的信號寫入能力)會低下，但由於高精細畫素其寫入的畫素電容本身會變小，因此即使如此增厚閘極絕緣膜的膜厚，還是能夠以寫入能力不會產生問題之方式來進行設計。
在閘極絕緣層4中，下層側閘極絕緣層4a是在與保持電容1h的下電極3c及上電極6c平面性重疊的區域被除去於厚度方向的全體，形成開口41。相對的，上層側閘極絕緣層4b是大略形成於全面。因此，閘極絕緣層4是在與下電極3c及上電極6c平面性重疊的區域(與開口41平面性重疊的區域)中具備只由上層側閘極絕緣層4b所構成之膜厚薄的薄膜部份40a，其他的區域則是形成積層下層側閘極絕緣層4a與上層側閘極絕緣層4b的厚膜部份40b。因此，保持電容1h是以閘極絕緣層4的薄膜部份作為介電體層4c利用。
在如此構成的保持電容1h中，來自汲極電極6b的矩形延設部份(上電極6c)是形成一部份能夠從來自電容線3b的矩形突出部份(下電極3c)突出。因此，上電極6c會對相當於下電極3c的3邊之外周端部31c、32c、33c重疊。在此，在下電極3c的外周端部31c、32c、33c，如圖4(b)所示，形成有閘極絕緣層4，其係形成反映下電極3c的外周端部31c、32c、33c的階差形狀之形狀，在該部份容易發生電場的集中，且容易受底層的階差形狀的影響，而閘極絕緣層4的膜質低下。
於是，本形態是從下電極3c的外周端部31c、32c、33c僅以所定的寬度尺寸在內側的區域形成開口41。因此，下電極3c與上電極6c的重疊部份的內側區域是只由上層側閘極絕緣層4b所構成的薄膜部份40a，但沿著下電極3c的外周端部31c、32c、33c與上電極6c的重疊部份形成積層下層側閘極絕緣層4a與上層側閘極絕緣層4b的厚膜部份40b。因此，在下電極3c的外周端部31c、32c、33c中，閘極絕緣層4會被形成反映其階差形狀的形狀，所以即使在該部份發生電場的集中時，或受到底層的階差形狀的影響而閘極絕緣層4的膜質低下時，還是會因為在該部份形成有厚膜部份40b，所以保持電容1h的耐電壓高。
另外，本形態，如圖4(c)所示，沿著相當於下電極3c與上電極6c的重疊部份的其他邊之外周端部64c亦形成有積層下層側閘極絕緣層4a與上層側閘極絕緣層4b的厚膜部份40b。
(液晶裝置1的製造方法)
圖5(a)~(g)、及圖6(a)~(d)是表示使用於本形態的液晶裝置1之元件基板10的製造方法的工程剖面圖。另外，為了製造元件基板10，是在可多數取得元件基板10的大型基板的狀態下進行以下的工程，但在以下的説明中，有關大型基板亦作為元件基板10來進行説明。
首先，在圖5(a)所示的閘極電極形成工程中，在大型的玻璃基板等的絕緣基板11表面形成金屬膜(膜厚150nm的鋁合金膜與膜厚20nm的鉬膜之積層膜)後，利用光刻技術來使金屬膜圖案化，同時形成閘極線3a(閘極電極)、及電容線3b(下電極3c)。
其次，進行閘極絕緣層形成工程。在本形態中，閘極絕緣層形成工程是首先在圖5(b)所示的下層側閘極絕緣層形成工程中，藉由電漿CVD法來形成厚的下層側閘極絕緣層4a，其係構成閘極絕緣層4的下層側。在本形態中，下層側閘極絕緣層4a是由膜厚約為300nm的矽氮化膜所構成。
其次，在圖5(c)所示的下層側閘極絕緣層蝕刻工程中，是利用光刻技術來形成在與下電極3c平面性重疊的區域中具備開口之阻絕層光罩(未圖示)後，對下層側閘極絕緣層4a進行利用SF6 等的氟系蝕刻氣體之反應性離子蝕刻(乾蝕刻)，形成開口41。由於如此的反應性離子蝕刻是利用離子的物理性濺鍍效果、及自由基的化學性蝕刻效果的相乘效果，因此可取得各向異性佳，且高生產性。
其次，在圖5(d)所示的上層側閘極絕緣層成膜工程中，是藉由電漿CVD法來形成薄的上層側閘極絕緣層4b，其係構成閘極絕緣層4的上層側。在本形態中，上層側閘極絕緣層4b是由膜厚約為100nm的矽氮化膜所構成。其結果，在閘極線3a(閘極電極)的上層側形成由厚的下層側閘極絕緣層4a及薄的上層側閘極絕緣層4b所構成的閘極絕緣層4，另一方面，在與開口41平面性重疊的區域中形成有只由上層側閘極絕緣層4b所構成的介電體層4c。
其次，在圖5(e)所示的半導體層形成工程中，是藉由電漿CVD法來連續形成膜厚150nm的固有非晶形矽膜7d、及膜厚50nm的n＋ 型矽膜7e。此時，將進行圖5(d)所示的上層側閘極絕緣層形成工程後的元件基板10原封不動地保持於真空環境中，進行圖5(e)所示的半導體層形成工程，不使元件基板10與大氣接觸。藉此，閘極絕緣層4(上層側閘極絶縁層4b)的表面可在清浄的狀態下積層非晶形矽膜7d。
其次，如圖5(f)所示，利用光刻技術來對非晶形矽膜7d、及n＋ 型矽膜7e進行蝕刻，形成島狀的半導體層7a、及島狀的n＋ 型矽膜7e。在此蝕刻中亦進行利用SF6 等氟系的蝕刻氣體之反應性離子蝕刻(乾蝕刻)。
其次，如圖5(g)所示，在形成金屬膜(膜厚5nm的鉬膜、膜厚1500nm的鋁膜、及膜厚50nm的鉬膜之積層膜)後，利用光刻技術來使圖案化，形成源極線6a、汲極電極6b、及上電極6c。接著，將源極線6a及汲極電極6b作為光罩使用，藉由蝕刻來除去源極線6a與汲極電極6b之間的n＋ 型矽膜7e，進行源極．汲極的分離。其結果，從未形成源極線6a及汲極電極6b的區域來除去n＋ 型矽膜7e而形成歐姆接觸層7b、7c。此時，半導體層7a的表面一部份會被蝕刻。如此一來，底閘極型的畫素開關用的薄膜電晶體1c會被形成，且保持電容1h會被形成。
其次，如圖6(a)所示，藉由電漿CVD法來形成由膜厚250nm的矽氮化膜所構成的鈍化膜8。
其次，如圖6(b)所示，藉由旋轉塗佈法來塗佈丙烯酸樹脂(acrylic resin)等的感光性樹脂之後，進行曝光、顯像，而形成具備接觸孔91的平坦化膜9。
其次，如圖6(c)所示，利用光刻技術來對鈍化膜8進行蝕刻，在與接觸孔91重疊的位置形成接觸孔81。在此蝕刻中亦進行利用SF6 等氟系的蝕刻氣體之反應性離子蝕刻(乾蝕刻)。
其次，如圖6(d)所示，藉由濺鍍法來形成膜厚100nm的ITO膜之後，利用光刻技術及溼蝕刻來圖案化，形成畫素電極2a。其結果，畫素電極2a是經由接觸孔91、81來電性連接至上電極6c。接著，在形成供以形成圖3所示的配向膜19之聚醯亞胺膜後，施以研磨處理。
如此一來，有關在大型基板的狀態下形成各種配線或TFT的元件基板10是在使用密封材22來與另外形成的大型對向基板20貼合之後，切斷成所定的大小。因為液晶注入口25為開口，所以從液狀注入口25來注入液晶1f至元件基板10與對向基板20之間後，藉由封止材26來封止液晶注入口25。
(本形態的主要效果)
如以上説明，在本形態的液晶裝置1中，由於是以底閘極(Bottom gate)構造來構成薄膜電晶體1c，因此可連續形成上層側閘極絕緣膜4b、用以構成主動層(半導體層7a)的固有非晶形矽膜7d、及用以構成歐姆接觸層7b、7c的n＋ 型矽膜7e。所以，可在清浄的上層側閘極絕緣膜4b的上層形成非晶形矽膜7d。且，本形態在構成上層側閘極絕緣膜4b、非晶形矽膜7d、及歐姆接觸層7b、7c時，是將元件基板10持續保持於真空環境中，所以可確實地防止上層側閘極絕緣膜4b表面的汚染。因此，閘極絕緣層4與半導體層7a的界面為清浄，薄膜電晶體1c的可靠度高。
又，由於保持電容1h的介電體層4c的厚度為閘極絕緣層4的厚度的1/4倍，因此每單位面積的静電電容為4倍。且，構成介電體層4c的上層側閘極絕緣層4b為矽氮化膜(介電率約為7~8)，介電率比矽氧化膜高，因此保持電容1h每單位面積的静電電容高。所以，保持電容1h是電荷的保持特性高，另一方面每單位面積的電容值會變高，只要縮小其佔有面積，便可提高畫素開口率。
又，本形態是在以部份使閘極絕緣層4形成薄的部份作為保持電容1h的介電體層4c使用時，不殘留下層側閘極絕緣層4a，只以上層側閘極絕緣層4b來構成介電體層4c，因此與部份殘留下層側閘極絕緣層4a時不同，可防止因蝕刻深度的不均所引起之保持電容1h的電容不均。
又，本形態是在以部份使閘極絕緣層4形成薄的部份作為保持電容1h的介電體層4c使用時，在下層側閘極絕緣層4a及上層側閘極絕緣層4b的其中，除去下層側閘極絕緣層4a，以形成於該下層側閘極絕緣層4a的上層之上層側閘極氮化膜4b作為保持電容1h的介電體層4c使用。若為如此的上層側閘極絕緣層4b，則不會有暴露於藉由乾蝕刻來除去下層側閘極絕緣層4a時的静電氣或電漿之情況，因此上層側閘極絕緣層4b的缺陷密度低。所以，可防止保持電容1h的耐電壓低下等不良情況的發生。
又，由於本形態是從下電極3c與上電極6c的重疊部份的外周端部31c、32c、33c僅以所定的寬度尺寸在內側的區域形成開口41，因此沿著下電極3c的外周端部31c、32c、33c與上電極6c的重疊部份是形成有積層下層側閘極絕緣層4a與上層側閘極絕緣層4b的厚膜部份40b。因此，在下電極3c的外周端部31c、32c、33c中，閘極絕緣層4會被形成反映下電極3c的外周端部31c、32c、33c的階差形狀之形狀的結果，在該部份因階部形狀所引起的電場集中會藉由厚的閘極絕緣膜而被緩和，且即使受到底層的階差形狀的影響而閘極絕緣層4的膜質容易低下時，照樣保持電容1h的耐電壓不會有低下的情況。
另外，本形態中是對下層側閘極絕緣層4a進行乾蝕刻來形成開口41，但亦可進行溼蝕刻來形成開口41。即使如此，也不會有上層側閘極絕緣層4b接觸於對下層側閘極絕緣層4a的蝕刻液之情況，因此在上層側閘極絕緣層4b不會有針孔發生的情況。所以，可防止保持電容1h的耐電壓不均。
(在實施形態1的條件設定例)
圖7(a)、(b)是表示圖3所示之保持電容的擴大平面圖、及下電極的外周端部與上電極的重疊部份的擴大剖面圖。
如圖7(a)、(b)所示，若從下電極3c與上電極6c的重疊部份的外周端部31、32c、33c僅以所定的寬度尺寸在內側的區域形成開口41，則會沿著下電極3c的外周端部31c、32c、33c與上電極6c的重疊部份來形成積層下層側閘極絕緣層4a與上層側閘極絕緣層4b的厚膜部份40b。在此，有關厚膜部份40b最好是從下電極3c的外周端部31c、32c、33c往內側具有厚膜部份40b的膜厚d以上的寬度尺寸w來形成。
若設定如此的條件，則可確實地防止下電極3c的外周端部31c、32c、33c的階差所引起的電場集中或膜質劣化等原因之耐電壓的低下。並且，只要在符合如此條件的範圍內擴張薄膜部份40a，便可提高保持電容1h的每單位面積的電容值。另外，以上的條件可適用於以下説明的所有實施形態。
〔實施形態2〕
圖8(a)、(b)是表示本發明的實施形態2之液晶裝置的畫素1個份的平面圖、及在相當於A2－B2的位置切斷液晶裝置時的剖面圖。圖9(a)、(b)及(c)是表示圖8所示之保持電容的擴大平面圖、下電極的外周端部與上電極的重疊部份的擴大剖面圖、及下電極與上電極的外周端部的重疊部份的擴大剖面。在圖8(a)中是以粗長的點線來表示畫素電極，以細的實線來表示閘極線及同時被形成的薄膜，以細的一點鎖線來表示源極線及同時被形成的薄膜，以細短的點線來表示半導體層。並且，在保持電容的介電體層中，有關閘極絕緣層的薄部份是以粗的實線來表示，有關接觸孔是與閘極線等同様以細的實線來表示。在圖9(a)中是對下電極與上電極的重疊部份賦予斜線。另外，本形態的基本構成是與實施形態1同様，因此對共通的部份賦予同一符號，而省略該等的説明。
如圖8(a)、(b)、及圖9(a)所示，本形態亦與實施形態1同様，在元件基板10中，在以閘極線3a及源極線6a所圍繞的畫素區域1e中形成有底閘極型的薄膜電晶體1c及保持電容1h。保持電容1h是以來自電容線3b的突出部份作為下電極3c，以來自汲極電極6b的延設部份作為上電極6c。閘極絕緣層4是與實施形態1同様形成2層構造，亦即由下層側的厚矽氮化膜所構成的下層側閘極絕緣層4a、及由上層側的薄矽氮化膜所構成的上層側閘極絕緣層之2層構造。
本形態亦與實施形態1同様，在閘極絕緣層4中，下層側閘極絕緣層4a是在與保持電容1h的下電極3c及上電極6c平面性重疊的區域被除去於厚度方向的全體，形成開口41。相對的，上層側閘極絕緣層4b是大略形成於全面。因此，閘極絕緣層4是在與下電極3c及上電極6c平面性重疊的區域(與開口41平面性重疊的區域)中具備只由上層側閘極絕緣層4b所構成之膜厚薄的薄膜部份40a，其他的區域則是形成積層下層側閘極絕緣層4a與上層側閘極絕緣層4b的厚膜部份40b。因此，保持電容1h是以閘極絕緣層4的薄膜部份作為介電體層4c利用。
在如此構成的保持電容1h中，就本形態而言，來自汲極電極6b的矩形延設部份(上電極6c)會重疊於相當於來自電容線3b的矩形突出部份(下電極3c)的1邊之外周端部31c。在此，在下電極3c的外周端部31c，如圖9(b)所示，形成有閘極絕緣層4，形成反映下電極3c的外周端部31c的階差形狀之形狀，在該部份容易發生電場的集中，且容易受底層的階差形狀的影響，而閘極絕緣層4的膜質低下。
於是，本形態是從下電極3c的外周端部31c僅以所定的寬度尺寸在內側的區域形成開口41。因此，下電極3c與上電極6c的重疊部份的大部份是只由上層側閘極絕緣層4b所構成的薄膜部份40a，沿著下電極3c的外周端部31c與上電極6c的重疊部份形成有積層下層側閘極絕緣層4a與上層側閘極絕緣層4b的厚膜部份40b。
在此，下電極3c的外周端部31c、32c、33c、34c中，就外周端部32c、33c、34c而言，上電極6c的外周端部會位於其內側區域。於是，本形態是將開口41形成至比下電極3c的外周端部32c、33c、34c更外側區域。因此，閘極絕緣層4，如圖9(c)所示，在下電極3c與上電極6c重疊的區域中，下電極3c的外周端部31c與上電極6重疊的部份以外的區域全部會形成薄膜部份40a。其他的構成則是與實施形態1同様，因此省略説明。
如此，在本形態中，保持電容1h的基本構成是與實施形態1同様，因此可形成可靠度高的薄膜電晶體1c，且可形成電容高的保持電容1h等，發揮與實施形態1同様的效果。
又，本形態中，在下電極3c與上電極6c重疊的區域中，下電極3c的外周端部31c與上電極6重疊的部份以外的區域全部會形成薄膜部份40a，薄膜部份40a所佔的範圍廣。並且，在下電極3c的外周端部31c與上電極6c重疊的部份以外的區域，例如即使是上電極6c的外周端部也不會發生因階差所引起的電場集中或膜質劣化，所以保持電容1h的耐電壓不會降低。因此，不會發生因下電極3c的外周端部31c的階差所引起之保持電容1h的耐電壓降低，可將保持電容1h的每單位面積的電容值提高至最大限度。
(實施形態2的變形例)
圖10是表示在本發明的實施形態2之液晶裝置的保持電容中，下電極與上電極的外周端部的重疊部份的擴大剖面。就實施形態2而言，如圖9(c)所示，在下電極3c的外周端部32c、33c、34c，至其外側區域為止形成開口41，但如圖10所示，亦可至比下電極3c的外周端部32c、33c、34c更內側，且比上電極6c的外周端部更外側形成開口41。如此構成時，也是在下電極3c與上電極6c重疊的區域中，可使下電極3c的外周端部31c與上電極6重疊的部份以外的區域全部形成薄膜部份40a，因此可將保持電容1h的每單位面積的電容值提高至最大限度。
〔實施形態3〕
圖11(a)、(b)是表示本發明的實施形態3之液晶裝置的畫素1個份的平面圖、及在相當於A3－B3的位置切斷液晶裝置時的剖面圖。在圖11(a)中是以粗長的點線來表示畫素電極，以細的實線來表示閘極線及同時被形成的薄膜，以細的一點鎖線來表示源極線及同時被形成的薄膜，以細短的點線來表示半導體層。並且，在保持電容的介電體層中，有關閘極絕緣層的薄部份是以粗的實線來表示，有關接觸孔是與閘極線等同様以細的實線來表示。另外，本形態的基本構成是與實施形態1同様，因此對共通的部份賦予同一符號，而省略該等的説明。
如圖11(a)、(b)所示，本形態亦與實施形態1同様，在元件基板10中，在以閘極線3a及源極線6a所圍繞的畫素區域1e中形成有底閘極型的薄膜電晶體1c、及保持電容1h。
在本形態中，保持電容1h將來自電容線3b的突出部份作為下電極3c的點是與實施形態1同様。但，保持電容1h的上電極5a是藉由形成於閘極絕緣層4與汲極電極6b的層間之ITO膜所構成，上電極5a是藉由與汲極電極6b的部份重疊的部份來電性連接至汲極電極6b。在本形態中，構成上電極5a的ITO膜的膜厚為50nm。另外，對於上電極5a而言是經由接觸孔81、91來電性連接形成於平坦化膜9上層的畫素電極2a。
閘極絕緣層4是與實施形態1同様形成2層構造，亦即由下層側的厚矽氮化膜所構成的下層側閘極絕緣層4a、及由上層側的薄矽氮化膜所構成的上層側閘極絕緣層之2層構造。下層側閘極絕緣層4a是在與保持電容1h的下電極3c及上電極5a平面性重疊的區域被除去於厚度方向的全體，形成開口41。
在如此構成的保持電容1h中，上電極5a是形成能夠從來自電容線3b的矩形突出部份(下電極3c)突出至四方，且上電極5a會對相當於下電極3c的4邊之外周端部重疊。因此，本形態是與實施形態1同様，從下電極3c與上電極5a的重疊部份的外周端部僅以所定的寬度尺寸在內側的區域形成開口41，沿著下電極3c的外周端部與上電極5a的重疊部份形成積層下層側閘極絕緣層4a與上層側閘極絕緣層4b的厚膜部份。其他的構成則是與實施形態1同様，因此省略説明。另外，本形態是使用ITO膜(透明電極)作為上電極5a，因此與使用汲極電極6b的延設部份作為上電極時相較之下，可提高畫素開口率。
〔實施形態4〕
圖12(a)、(b)是表示本發明的實施形態4之液晶裝置的畫素1個份的平面圖、及在相當於A4－B4的位置切斷液晶裝置時的剖面圖。在圖12(a)中是以粗長的點線來表示畫素電極，以細的實線來表示閘極線及同時被形成的薄膜，以細的一點鎖線來表示源極線及同時被形成的薄膜，以細短的點線來表示半導體層。並且，在保持電容的介電體層中，有關閘極絕緣層的薄部份是以粗的實線來表示。另外，本形態的基本構成是與實施形態1同様，因此對共通的部份賦予同一符號，而省略該等的説明。
如圖12(a)、(b)所示，本形態亦與實施形態1同様，在元件基板10中，在以閘極線3a及源極線6a所圍繞的畫素區域1e中形成有底閘極型的薄膜電晶體1c、及保持電容1h。但，與實施形態1~3不同是本形態中未形成平坦化膜，畫素電極2a是形成於閘極絕緣層4與汲極電極6b的層間，藉由與汲極電極6b部份重疊的部份來電性連接至汲極電極6b。
並且，保持電容1h以來自電容線3b的突出部份作為下電極3c的點是與實施形態1同様。但，保持電容1h的上電極是藉由畫素電極2a中，與下電極3c平面性重疊的部份所構成。
閘極絕緣層4是與實施形態1同様形成2層構造，亦即由下層側的厚矽氮化膜所構成的下層側閘極絕緣層4a、及由上層側的薄矽氮化膜所構成的上層側閘極絕緣層之2層構造。下層側閘極絕緣層4a是在與保持電容1h的下電極3c及畫素電極2a平面性重疊的區域被除去於厚度方向的全體，形成開口41。因此，保持電容1h的介電體層4c是藉由閘極絕緣層4中，膜厚薄的部份(下層側閘極絕緣層4a)所構成。
在如此構成的保持電容1h中，畫素電極2a(上電極)是形成能夠從來自電容線3b的矩形突出部份(下電極3c)突出，且對相當於下電極3c的4邊之外周端部重疊。因此，本形態是與實施形態1同様，從下電極3c與畫素電極2a的重疊部份的外周端部僅以所定的寬度尺寸在內側的區域形成開口41，沿著下電極3c的外周端部與畫素電極2a的重疊部份形成積層下層側閘極絕緣層4a與上層側閘極絕緣層4b的厚膜部份。其他的構成則是與實施形態1同様，因此省略説明。
〔實施形態5〕
圖13(a)、(b)是表示本發明的實施形態5之液晶裝置的畫素1個份的平面圖、及在相當於A5－B5的位置切斷液晶裝置時的剖面圖。在圖13(a)中是以粗長的點線來表示畫素電極，以細的實線來表示閘極線及同時被形成的薄膜，以細的一點鎖線來表示源極線及同時被形成的薄膜，以細短的點線來表示半導體層。並且，在保持電容的介電體層中，有關閘極絕緣層的薄部份是以粗的實線來表示，有關接觸孔是與閘極線等同様以細的實線來表示。另外，本形態的基本構成是與實施形態1同様，因此對共通的部份賦予同一符號，而省略該等的説明。
如圖13(a)、(b)所示，本形態亦與實施形態1同様，在元件基板10中，在以閘極線3a及源極線6a所圍繞的畫素區域1e中形成有底閘極型的薄膜電晶體1c、及保持電容1h。但，與實施形態1~4不同是本形態中未形成電容線，藉由掃描方向(與閘極線3a的延伸方向交叉的方向/源極線6a的延伸方向)之前段側的閘極線3a的一部份來構成保持電容1h的下電極3c。
並且，保持電容1h是在與下電極3c重疊的區域中形成有上電極6d，在本形態中，上電極6d是使用與源極線6a或汲極電極6b同時形成的金屬層。在此，上電極6d是與汲極電極6b分離形成。因此，形成於平坦化膜9上層的畫素電極2a是經由鈍化膜8的接觸孔81、及平坦化膜9的接觸孔91來電性連接至上電極6d，且經由鈍化膜8的接觸孔82、及平坦化膜9的接觸孔92來電性連接至汲極電極6b。
閘極絕緣層4是與實施形態1同様形成2層構造，亦即由下層側的厚矽氮化膜所構成的下層側閘極絕緣層4a、及由上層側的薄矽氮化膜所構成的上層側閘極絕緣層之2層構造。下層側閘極絕緣層4a是在與保持電容1h的下電極3c及上電極6d平面性重疊的區域被除去於厚度方向的全體，形成開口41。因此，保持電容1h的介電體層4c是藉由閘極絕緣層4中，膜厚薄的部份(下層側閘極絕緣層4a)所構成。
在如此構成的保持電容1h中，上電極6d是對相當於前段的閘極線3a的1邊之外周端部重疊。因此，本形態是與實施形態1同様，從下電極3c的外周端部與上電極6d的重疊部份僅以所定的寬度尺寸在內側的區域形成開口41，沿著下電極3c的外周端部與上電極6d的重疊部份形成積層下層側閘極絕緣層4a與上層側閘極絕緣層4b的厚膜部份。其他的構成則是與實施形態1同様，因此省略説明。
〔其他的實施形態〕
上述實施形態中，構成閘極絕緣層4的下層側閘極絕緣層4a及上層側閘極絕緣層4b皆為由同一絕緣膜所構成，但下層側閘極絕緣層4a及上層側閘極絕緣層4b亦可由相異的絕緣膜所構成。此時，藉由矽氧化膜及矽氮化膜來構成閘極絕緣層4時，有關作為介電體層4c利用的上層側閘極絕緣層4b最好是藉由介電率高的矽氮化膜所構成。並且，在上述實施形態中，下層側閘極絕緣層4a及上層側閘極絕緣層4b是分別由1層的絕緣膜所構成，但下層側閘極絕緣層4a及上層側閘極絕緣層4b亦可為複數層的絕緣膜所構成。
在上述實施形態中，閘極線3a為使用鋁合金膜與鉬膜的多層膜，源極線6a為使用鋁膜與鉬膜的多層膜，但該等的配線可使用其他的金屬膜，且亦可使用矽化物膜等的導電膜。又，上述實施形態中，半導體層7a為使用固有的非晶形矽膜，但亦可使用其他的矽膜、或有機半導體膜、氧化鋅等的透明半導體膜。
又，上述實施形態中，是除去下層側閘極絕緣層4a而利用上層側閘極絕緣層4b作為介電體層的構成，但亦可將本發明適用於以蝕刻來除去閘極絕緣層的厚度方向的一部份而使膜厚變薄的構成、或參照圖14如以下説明一般，除去上層側閘極絕緣層4b而利用下層側閘極絕緣層4a作為介電體層的構成。
就圖14所示的例子而言，首先，如圖l4(a)所示，使閘極線3a(閘極電極)與下電極3c(電容線3b的一部份)同時形成後，如圖14(b)所示，形成構成閘極絕緣層4的下層側之下層側閘極絕緣層4a、及構成閘極絕緣層4的上層側之上層側閘極絕緣層4b。其次，在依序形成用以構成主動層的固有非晶形矽膜7d、及用以構成歐姆接觸層的n＋ 型矽膜7e之後，進行蝕刻，如圖14(c)所示，使構成主動層的半導體層7a及n＋ 型矽膜7e圖案化成島狀。其次，如圖14(d)所示，在閘極絕緣層4中對與下電極3c重疊的部份進行蝕刻，除去上層側閘極絕緣層4b，形成開口41。其次，形成導電膜後，進行蝕刻，形成源極電極(源極線6a)及汲極電極6b。接著，對n＋ 型矽膜7e進行蝕刻，形成歐姆接觸層7b、7c。其結果，薄膜電晶體1c會被形成。並且，以下層側閘極絕緣層4a作為介電體層4c，以汲極電極6b的延設部份作為上電極6c之保持電容1h會被形成。
此外，在上述實施形態中，雖是以透過型的液晶裝置為例來進行説明，但亦可將本發明適用於半透過反射型的液晶裝置或全反射型的液晶裝置。並且，在上述實施形態中，雖是以TN模式、ECB模式、VAN模式的主動矩陣型的液晶裝置為例來進行説明，但亦可將本發明適用於IPS(In－Plane Switching)模式的液晶裝置(光電裝置)。
另外，光電裝置並非限於液晶裝置，例如有機EL(organic electroluminescence)裝置亦在以有機EL膜作為光電物質保持的元件基板上的各畫素區域中形成有薄膜電晶體、及電性連接至該薄膜電晶體的畫素電極、以及在比上述薄膜電晶體的閘極絕緣層更下層側具備下電極的保持電容，因此亦可將本發明適用於該有機EL裝置。
〔電子機器的實施形態〕
圖15是表示以本發明的液晶裝置作為各種電子機器的顯示裝置使用時之一實施形態。在此所示的電子機器為個人電腦或行動電話等，具有顯示資訊輸出源170、顯示資訊處理電路171、電源電路172、時序產生器173、以及液晶裝置1。並且，液晶裝置1具有面板175及驅動電路176，可使用前述的液晶裝置1。顯示資訊輸出源170具備ROM(Read Only Memory)、RAM(Random Access Memory)等的記憶體，各種碟片等的儲存單元、同步輸出數位畫像訊號的同步電路等，根據時序產生器173所產生的各種時脈訊號來將所定格式的畫像訊號等的顯示資訊供給至顯示資訊處理電路171。顯示資訊處理電路171具備：串列－序列變換電路，放大．反相電路，低壓電路，γ校正電路，及箝位電路等習知的各種電路，執行所輸入之顯示資訊的處理，且將該畫像訊號與時脈訊號CLK一起供給至驅動電路176。又，電源電路172會將所定的電壓供給至各構成要件。
1．．．液晶裝置(光電裝置)
1b．．．畫素
1c．．．薄膜電晶體
1e．．．畫素區域
1f．．．液晶
1g．．．液晶電容
1h．．．保持電容
2a．．．畫素電極
3a．．．閘極線(閘極電極/掃描線)
3b．．．電容線
3c．．．保持電容的下電極
4．．．閘極絕緣層
4a．．．下層側閘極絕緣層
4b．．．上層側閘極絕緣層
4c．．．介電體層
6a．．．源極線(資料線)
6b．．．汲極電極
5a、6c、6d．．．保持電容的上電極
31c、32c、33c、34c．．．下電極的外周端部
40a．．．閘極絕緣層的薄膜部份
40b．．．閘極絕緣層的厚膜部份
圖1(a)、(b)是分別表示從對向基板側來看液晶裝置(光電裝置)與形成於其上的各構成要素的平面圖，及其H－H'剖面圖。
圖2是表示圖1所示之液晶裝置的元件基板的電氣構成的説明圖。
圖3(a)、(b)是分別表示本發明的實施形態1之液晶裝置的畫素1個份的平面圖、及在相當於A1－B1的位置切斷液晶裝置時的剖面圖。
圖4(a)、(b)、(c)是表示圖3所示之保持電容的擴大平面圖、下電極的外周端部與上電極的重疊部份的擴大剖面圖、及下電極與上電極的外周端部的重疊部份的擴大剖面。
圖5(a)~(g)是表示使用於圖3所示之液晶裝置的元件基板的製造方法的工程剖面圖。
圖6(a)~(d)是表示使用於圖3所示之液晶裝置的元件基板的製造方法的工程剖面圖。
圖7(a)、(b)是表示圖3所示之保持電容的條件設定例的保持電容的擴大平面圖、及下電極的外周端部與上電極的重疊部份的擴大剖面圖。
圖8(a)、(b)是分別表示本發明的實施形態2之液晶裝置的畫素1個份的平面圖、及在相當於A2－B2的位置切斷液晶裝置時的剖面圖。
圖9(a)、(b)、(c)是表示圖8所示之保持電容的擴大平面圖、下電極的外周端部與上電極的重疊部份的擴大剖面圖、及下電極與上電極的外周端部的重疊部份的擴大剖面。
圖10是表示本發明的實施形態2的變形例之液晶裝置的下電極與上電極的外周端部的重疊部份的擴大剖面。
圖11(a)、(b)是分別表示本發明的實施形態3之液晶裝置的畫素1個份的平面圖、及在相當於A3－B3的位置切斷液晶裝置時的剖面圖。
圖12(a)、(b)是分別表示本發明的實施形態4之液晶裝置的畫素1個份的平面圖、及在相當於A4－B4的位置切斷液晶裝置時的剖面圖。
圖13(a)、(b)是分別表示本發明的實施形態5之液晶裝置的畫素1個份的平面圖、及在相當於A5－B5的位置切斷液晶裝置時的剖面圖。
圖14是表示本發明的其他實施形態之液晶裝置的元件基板的製造方法的工程剖面圖。
圖15是表示使用本發明的液晶裝置作為各種電子機器的顯示裝置時的説明圖。
圖16(a)、(b)是分別表示以往的液晶裝置的畫素1個份的平面圖、及在相當於A11－B11的位置切斷液晶裝置時的剖面圖。
1b．．．畫素
1c．．．薄膜電晶體
1e．．．畫素區域
1f．．．液晶
1h．．．保持電容
2a．．．畫素電極
3a．．．閘極線(閘極電極/掃描線)
3b．．．電容線
3c．．．保持電容的下電極
4．．．閘極絕緣層
4a．．．下層側閘極絕緣層
4b．．．上層側閘極絕緣層
4c．．．介電體層
6a．．．源極線(資料線)
6b．．．汲極電極
6c．．．保持電容的上電極
7a．．．半導體層
7b．．．歐姆接觸層
7c．．．歐姆接觸層
9．．．平坦化膜
10．．．元件基板
11．．．絕緣基板
19．．．配向膜
20．．．對向基板
28．．．對向電極
29．．．配向膜
41．．．開口
81．．．接觸孔
91．．．接觸孔

Claims (6)

  1. 一種光電裝置，係於元件基板上的複數的各畫素區域中分別具有：依序積層閘極電極、閘極絕緣層及半導體層的薄膜電晶體、及電性連接至該薄膜電晶體的汲極區域之畫素電極、及具備夾著使用構成上述閘極絕緣層的材料的絕緣層而對向的下電極及上電極之保持電容，其特徵為：上述上電極係從上述薄膜電晶體的汲極區域延設者，以能夠和上述下電極的外周端部的至少一部份重疊之方式形成，上述閘極絕緣層係於上述下電極與上述上電極重疊的區域具有膜厚薄的薄膜部份，在上述下電極的外周端部與上述上電極重疊的部份具有膜厚比上述薄膜部份更厚的厚膜部份，上述厚膜部分係從上述下電極的外周端部往內側形成具有上述厚膜部分的膜厚以上的寬度尺寸，在上述下電極的外周端部與上述上電極所重疊的部分以外的區域，上述上電極的外周端部係位於比上述下電極的外周端部更內側。
  2. 如申請專利範圍第1項之光電裝置，其中，上述薄膜電晶體係由下層側起依序積層上述閘極電極、上述閘極絕緣層及上述半導體層。
  3. 如申請專利範圍第1或2項之光電裝置，其中，上述閘極絕緣層係具備：由1層乃至複數層的絕緣膜所構 成的下層側閘極絕緣層、及由1層乃至複數層的絕緣膜所構成的上層側閘極絕緣層，在上述閘極絕緣層，藉由上述下層側閘極絕緣層的除去部份來構成上述薄膜部份，藉由上述下層側閘極絕緣層與上述上層側閘極絕緣層所被積層的部份來構成上述厚膜部份。
  4. 如申請專利範圍第3項之光電裝置，其中，上述下層側閘極絕緣層係由1層的絕緣膜所構成，上述上層側閘極絕緣層係由1層的絕緣膜所構成。
  5. 如申請專利範圍第1或2項之光電裝置，其中，上述半導體層係由非晶形矽膜所構成。
  6. 一種電子機器，其特徵係具備如申請專利範圍第1~5項中任一項所記載之光電裝置。
TW096114631A 2006-04-26 2007-04-25 光電裝置及電子機器 TWI431377B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006121642A JP4215068B2 (ja) 2006-04-26 2006-04-26 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
TW200801745A TW200801745A (en) 2008-01-01
TWI431377B true TWI431377B (zh) 2014-03-21

Family

ID=38684305

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096114631A TWI431377B (zh) 2006-04-26 2007-04-25 光電裝置及電子機器

Country Status (5)

Country Link
US (1) US7619256B2 (zh)
JP (1) JP4215068B2 (zh)
KR (1) KR100880072B1 (zh)
CN (1) CN100547801C (zh)
TW (1) TWI431377B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
TWI413257B (zh) * 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
JP2009224542A (ja) * 2008-03-17 2009-10-01 Sony Corp 半導体装置および表示装置
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US7820506B2 (en) 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010249935A (ja) 2009-04-13 2010-11-04 Sony Corp 表示装置
KR101857405B1 (ko) * 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5253674B2 (ja) * 2010-08-30 2013-07-31 シャープ株式会社 半導体装置およびその製造方法
KR101924231B1 (ko) * 2010-10-29 2018-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI457676B (zh) * 2011-12-09 2014-10-21 Au Optronics Corp 畫素結構及其製造方法
CN104380189B (zh) * 2012-06-25 2017-03-29 夏普株式会社 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法
TWI657539B (zh) * 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
CN111477634B (zh) * 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103296034A (zh) * 2013-05-28 2013-09-11 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
KR102169861B1 (ko) 2013-11-07 2020-10-26 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
DE102020004282A1 (de) * 2019-07-24 2021-01-28 AGC lnc. Elektrische verbindungsstruktur

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JP3106566B2 (ja) 1991-07-26 2000-11-06 ソニー株式会社 液晶表示装置および製造方法
KR960011185B1 (ko) 1991-08-23 1996-08-21 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JP3508964B2 (ja) 1995-12-08 2004-03-22 株式会社 日立ディスプレイズ 液晶表示装置とその製造方法
JPH10200125A (ja) 1997-01-10 1998-07-31 Sony Corp 薄膜トランジスタ及びその製造方法
JP2914336B2 (ja) 1997-02-19 1999-06-28 株式会社日立製作所 液晶表示装置
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
JP3844913B2 (ja) 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
JP3085305B2 (ja) 1999-09-21 2000-09-04 株式会社日立製作所 液晶表示装置の製造方法
JP4147845B2 (ja) 2002-07-12 2008-09-10 ソニー株式会社 液晶表示装置及びその製造方法
JP2004101615A (ja) 2002-09-05 2004-04-02 Seiko Epson Corp アクティブマトリクス基板、液晶装置、電子機器
JP4108078B2 (ja) 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4356467B2 (ja) 2004-02-02 2009-11-04 ソニー株式会社 半導体装置の製造方法
JP2006039272A (ja) 2004-07-28 2006-02-09 Sony Corp 表示装置およびその製造方法
JP2006098641A (ja) 2004-09-29 2006-04-13 Seiko Epson Corp 薄膜半導体装置、電気光学装置、および電子機器
JP4063266B2 (ja) 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器

Also Published As

Publication number Publication date
KR20070105921A (ko) 2007-10-31
TW200801745A (en) 2008-01-01
CN101064322A (zh) 2007-10-31
KR100880072B1 (ko) 2009-01-23
US20070262352A1 (en) 2007-11-15
JP4215068B2 (ja) 2009-01-28
US7619256B2 (en) 2009-11-17
CN100547801C (zh) 2009-10-07
JP2007293071A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
TWI431377B (zh) 光電裝置及電子機器
KR100884118B1 (ko) 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법
US7704859B2 (en) Electro-optical apparatus, electronic apparatus, and method of manufacturing electro-optical apparatus
JP5536986B2 (ja) 液晶表示装置
US7732820B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same and display device
JP2008003118A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP4395130B2 (ja) 液晶表示装置およびその製造方法
JP2007293072A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
JP2007212812A (ja) 電気光学装置
KR20130015737A (ko) 액정표시장치
JP2004226954A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2007293073A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
KR20090033809A (ko) 액정 표시 장치 및 전자 기기
US8610858B2 (en) Thin film transistor array panel and method of manufacturing the same
JP2007041432A (ja) 電気光学装置の製造方法
TWI451177B (zh) 主動元件、畫素結構、驅動電路以及顯示面板
JP2007199181A (ja) 電気光学装置、電子機器および電気光学装置の製造方法
JP4427842B2 (ja) 半導体装置及び表示装置
JP2007057752A (ja) 液晶装置
JP3918782B2 (ja) 電気光学基板の製造方法、電気光学装置の製造方法
JP4910706B2 (ja) 電気光学装置の製造方法
JP2007121530A (ja) 液晶装置
JP2007147697A (ja) 電気光学装置および電子機器
JP5745125B2 (ja) 液晶表示装置
JP2007206586A (ja) 電気光学装置の製造方法、および電気光学装置