TWI657539B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI657539B TWI657539B TW106137190A TW106137190A TWI657539B TW I657539 B TWI657539 B TW I657539B TW 106137190 A TW106137190 A TW 106137190A TW 106137190 A TW106137190 A TW 106137190A TW I657539 B TWI657539 B TW I657539B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- insulating film
- semiconductor film
- oxide
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 805
- 229910052760 oxygen Inorganic materials 0.000 claims description 112
- 239000001301 oxygen Substances 0.000 claims description 112
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 111
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 95
- 239000011701 zinc Substances 0.000 claims description 86
- 230000015572 biosynthetic process Effects 0.000 claims description 64
- 229910044991 metal oxide Inorganic materials 0.000 claims description 64
- 150000004706 metal oxides Chemical class 0.000 claims description 64
- 229910052739 hydrogen Inorganic materials 0.000 claims description 61
- 239000001257 hydrogen Substances 0.000 claims description 61
- 229910052757 nitrogen Inorganic materials 0.000 claims description 48
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 27
- 229910052733 gallium Inorganic materials 0.000 claims description 11
- 229910052738 indium Inorganic materials 0.000 claims description 11
- 229910052725 zinc Inorganic materials 0.000 claims description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 2
- 239000003990 capacitor Substances 0.000 abstract description 207
- 238000009413 insulation Methods 0.000 abstract description 32
- 238000005121 nitriding Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 136
- 239000000523 sample Substances 0.000 description 118
- 239000000758 substrate Substances 0.000 description 105
- 230000007547 defect Effects 0.000 description 71
- 230000008569 process Effects 0.000 description 71
- 239000007789 gas Substances 0.000 description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 46
- 238000010438 heat treatment Methods 0.000 description 46
- 239000004973 liquid crystal related substance Substances 0.000 description 46
- 229910052710 silicon Inorganic materials 0.000 description 46
- 239000010703 silicon Substances 0.000 description 46
- 150000004767 nitrides Chemical class 0.000 description 43
- 229910052581 Si3N4 Inorganic materials 0.000 description 42
- 239000013078 crystal Substances 0.000 description 42
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 42
- 125000004429 atom Chemical group 0.000 description 41
- 238000004544 sputter deposition Methods 0.000 description 39
- 239000000463 material Substances 0.000 description 36
- 238000004519 manufacturing process Methods 0.000 description 32
- 239000012535 impurity Substances 0.000 description 27
- 238000012545 processing Methods 0.000 description 26
- 239000010410 layer Substances 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 238000005259 measurement Methods 0.000 description 21
- 239000003566 sealing material Substances 0.000 description 21
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 19
- 238000005530 etching Methods 0.000 description 18
- 150000002431 hydrogen Chemical class 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 230000008859 change Effects 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 15
- 229910001868 water Inorganic materials 0.000 description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 239000000203 mixture Substances 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 11
- 229910000077 silane Inorganic materials 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 239000012298 atmosphere Substances 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- 238000013508 migration Methods 0.000 description 10
- 230000005012 migration Effects 0.000 description 10
- 239000000843 powder Substances 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 9
- 239000002245 particle Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 8
- 239000010453 quartz Substances 0.000 description 8
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910021529 ammonia Inorganic materials 0.000 description 7
- 239000002585 base Substances 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 239000000969 carrier Substances 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- 125000004430 oxygen atom Chemical group O* 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 238000003917 TEM image Methods 0.000 description 6
- HVYWMOMLDIMFJA-DPAQBDIFSA-N cholesterol Chemical compound C1C=C2C[C@@H](O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2 HVYWMOMLDIMFJA-DPAQBDIFSA-N 0.000 description 6
- 239000000470 constituent Substances 0.000 description 6
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 6
- 229910001195 gallium oxide Inorganic materials 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 238000005477 sputtering target Methods 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 229910018137 Al-Zn Inorganic materials 0.000 description 4
- 229910018573 Al—Zn Inorganic materials 0.000 description 4
- 229910052783 alkali metal Inorganic materials 0.000 description 4
- 150000001340 alkali metals Chemical class 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- -1 copper-magnesium-aluminum Chemical compound 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000003381 stabilizer Substances 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000004435 EPR spectroscopy Methods 0.000 description 3
- 229910052693 Europium Inorganic materials 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910020994 Sn-Zn Inorganic materials 0.000 description 3
- 229910009069 Sn—Zn Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 3
- 150000001342 alkaline earth metals Chemical class 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052800 carbon group element Inorganic materials 0.000 description 3
- 235000012000 cholesterol Nutrition 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 230000018044 dehydration Effects 0.000 description 3
- 238000006297 dehydration reaction Methods 0.000 description 3
- 238000006356 dehydrogenation reaction Methods 0.000 description 3
- 238000003795 desorption Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000006258 conductive agent Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000012905 input function Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- UIDUKLCLJMXFEO-UHFFFAOYSA-N propylsilane Chemical compound CCC[SiH3] UIDUKLCLJMXFEO-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 2
- 150000004756 silanes Chemical class 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- UBEDKMYHTMGYIE-UHFFFAOYSA-N 1,2,3,4-tetramethyltetrasiletane Chemical compound C[SiH]1[SiH](C)[SiH](C)[SiH]1C UBEDKMYHTMGYIE-UHFFFAOYSA-N 0.000 description 1
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 1
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 1
- 229910020944 Sn-Mg Inorganic materials 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012069 chiral reagent Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 125000002147 dimethylamino group Chemical group [H]C([H])([H])N(*)C([H])([H])[H] 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 150000002483 hydrogen compounds Chemical class 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910001256 stainless steel alloy Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133302—Rigid substrates, e.g. inorganic substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
Abstract
本發明的一個方式是提供一種不降低孔徑比且具有增大了電荷容量的電容元件的半導體裝置。半導體裝置包括：包括具有透光性的半導體膜的電晶體；在一對電極之間設置有介電膜的電容元件；以及電連接於電晶體的像素電極，其中在電容元件中，與電晶體的具有透光性的半導體膜形成在同一表面上的具有導電性的膜用作一個電極，像素電極用作另一個電極，設置在具有透光性的半導體膜與像素電極之間的氮化絕緣膜及第二氧化絕緣膜用作介電體。
Description
本說明書等所公開的發明係關於一種半導體裝置。
近年來，液晶顯示器(LCD)等的平板顯示器得到廣泛普及。在平板顯示器等的顯示裝置中，行方向及列方向配置的像素內設置有：作為切換元件的電晶體；與該電晶體電連接的液晶元件；以及與該液晶元件並聯連接的電容元件。
作為構成該電晶體的半導體膜的半導體材料，通常使用非晶矽或多晶矽等的矽半導體。
另外，呈現半導體特性的金屬氧化物(以下也稱為氧化物半導體)也是能夠用作電晶體的半導體膜的半導體材料。例如，已公開有一種使用氧化鋅或In-Ga-Zn類氧化物半導體製造電晶體的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
一般地，在電容元件中，在一對電極之間設置有介電膜，一對電極中的至少一個電極是由構成電晶體的閘極電極、源極電極或汲極電極等具有遮光性的導電膜形成的。
另外，電容元件的電容值越大，在施加電場的情況下，能夠將液晶元件的液晶分子的配向保持為固定的期間越長。在顯示靜態影像的顯示裝置中，能夠延長該期間意味著可以減少重寫影像資料的次數，從而可以降低耗電量。
為了增大電容元件的電荷容量，可以增大電容元件的佔有面積，具體地可以增大一對電極彼此重疊的面積。但是，在上述顯示裝置中，當為了增大一對電極彼此重疊的面積而增大具有遮光性的導電膜的面積時，像素的孔徑比降低，影像顯示品質下降。
於是，鑒於上述課題，本發明的一個方式的課題之一是提供孔徑比高且包括能夠增大電荷容量的電容元件的半導體裝置。
本發明的一個方式是一種設置有電晶體及具有透光性的電容元件的半導體裝置。明確而言，在該電容元件中，具有透光性的半導體膜用作一個電極，像素電極等的具有透光性的導電膜用作該電容元件的另一個電極，具有透光性的絕緣膜用作介電膜。該具有透光性的絕緣膜是依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕 緣膜。
本發明的一個方式是一種半導體裝置，包括：包括具有透光性的半導體膜的電晶體；在一對電極之間設置有介電膜的電容元件；以及電連接於電晶體的像素電極，其中，在電容元件中，與電晶體的具有透光性的半導體膜形成在同一表面上的具有透光性的半導體膜用作一個電極，像素電極用作另一個電極，設置在具有透光性的半導體膜上的具有透光性的絕緣膜用作介電膜，該具有透光性的絕緣膜是依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕緣膜。
第一氧化絕緣膜是藉由使用含矽的沉積氣體及氧化氣體的化學氣相沉積法形成的氧化絕緣膜。氮化絕緣膜是藉由化學氣相沉積法或物理氣相沉積法形成的氮化絕緣膜。第二氧化絕緣膜是藉由使用有機矽烷氣體的化學氣相沉積法形成的氧化絕緣膜。
藉由在氮化絕緣膜上利用使用有機矽烷氣體的化學氣相沉積法形成氧化絕緣膜，可以提高設置有電晶體及電容元件的元件部的表面的平坦性。此外，藉由在電晶體與利用使用有機矽烷氣體的化學氣相沉積法形成的氧化絕緣膜之間設置氮化絕緣膜，可以防止包含在該氧化絕緣膜中的碳等雜質移動到電晶體，可以減少電晶體的偏差。
此外，具有透光性的半導體膜可以使用氧化物半導體形成。這是因為氧化物半導體的能隙大，即3.0eV以上，對於可見光的穿透率大的緣故。
具有透光性的電容元件可以利用電晶體的製程製造。電容元件的一個電極可以利用形成電晶體的具有透光性的半導體膜的製程，電容元件的介電膜可以利用形成設置在電晶體的具有透光性的半導體膜上的絕緣膜的製程，電容元件的另一個電極可以利用形成電連接於電晶體的像素電極的製程。由此，包括在電晶體中的具有透光性的半導體膜及電容元件的一個電極由同一金屬元素構成。
當作為電容元件的一個電極使用在形成電晶體的具有透光性的半導體膜的製程中形成的半導體膜時，也可以增大該半導體膜的導電率。例如，較佳的是在半導體膜中添加選自硼、氮、氟、鋁、磷、砷、銦、錫、銻及稀有氣體元素中的一種以上。此外，作為在該半導體膜中添加上述元素的方法，有離子植入法或離子摻雜法等，藉由將該半導體膜暴露於包含上述元素的電漿也可以添加上述元素。此時，電容元件的一個電極為n型的半導體膜，其導電率為10S/cm以上且1000S/cm以下，較佳為100S/cm以上且1000S/cm以下。
藉由採用上述結構，由於電容元件具有透光性，所以可以在像素內的形成有電晶體的區域以外的區域大面積地形成電容元件。因此，可以獲得提高了孔徑比且增大了電荷容量的半導體裝置。其結果是，可以獲得顯示品質優良的半導體裝置。
在電容元件中，由於介電膜使用設置在電晶體的具有透光性的半導體膜上的絕緣膜，所以可以採用與該絕緣膜 相同的疊層結構。例如，當作為設置在電晶體的具有透光性的半導體膜上的絕緣膜使用依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕緣膜時，作為電容元件的介電膜可以使用依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕緣膜。
在電容元件中，當作為設置在電晶體的具有透光性的半導體膜上的絕緣膜使用依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕緣膜時，在形成該氧化絕緣膜之後只在形成有電容元件的區域去除該第一氧化絕緣膜，可以作為電容元件的介電膜使用氮化絕緣膜及第二氧化絕緣膜。換言之，該氮化絕緣膜接觸於用作電容元件的一對電極的半導體膜。由於半導體膜使用氧化物半導體形成，所以藉由氮化絕緣膜與半導體膜接觸，在該氮化絕緣膜與該半導體膜之間的介面形成缺陷能階(介面能階)。或者/加上藉由利用電漿CVD法或濺射法形成氮化絕緣膜，該半導體膜暴露於電漿，生成氧缺陷。再者，包含在該氮化絕緣膜中的氮或/及氫移動到該半導體膜。在缺陷能階或氧缺陷中進入包含在氮化絕緣膜中的氫，生成作為載子的電子。其結果是，該半導體膜的導電率增大，成為n型，並成為具有導電性的膜。即，可以形成具有作為導體的特性的金屬氧化物膜。此外，由於可以使介電膜的厚度減薄，所以可以增大電容元件的電荷容量。
如上所述，在電容元件中，藉由採用氮化絕緣膜接觸於上述半導體膜的結構，可以省略將增大導電率的元素添 加到上述半導體膜的製程諸如離子植入法或離子摻雜法等，提高半導體裝置的良率，從而可以降低製造成本。
此外，當使用氧化物半導體形成電晶體的具有透光性的半導體膜，依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕緣膜是設置在該具有透光性的半導體膜上的絕緣膜時，該氧化絕緣膜較佳的是不容易透過氮及氫，即阻擋氮。
藉由採用上述結構，可以抑制氮及氫中的一者或兩者擴散到電晶體的具有透光性的半導體膜，可以抑制電晶體的電特性變動。
在上述結構中，本發明的一個方式的半導體裝置設置有包括電晶體的閘極電極的掃描線、在平行於掃描線的方向上延伸且與掃描線設置於同一表面上的電容線。電容元件的一個電極(半導體膜)藉由當形成電晶體的源極電極或汲極電極時可以形成的導電膜電連接於電容線。或者，使用包括在電容元件中的半導體膜形成電容線。
此外，電容線不侷限於在平行於掃描線的方向上延伸且與掃描線設置於同一表面上，也可以在平行於包括電晶體的源極電極或汲極電極的信號線的方向上延伸且與信號線設置於同一表面上，並電連接於電容元件的一個電極(半導體膜)。
此外，電容線也可以分別連接於包括在相鄰的像素中的電容元件。此時，也可以在相鄰的像素之間設置有電容線。
此外，當作為電容元件的一個電極使用與電晶體的具有透光性的半導體膜一起形成的半導體膜時，連接於該半導體膜及電容線的導電膜也可以以接觸於該半導體膜的端部的方式設置，例如也可以以沿著該半導體膜的外周接觸的方式設置。藉由採用上述結構，可以增大該半導體膜的導電性。
另外，本發明的一個方式的半導體裝置的製造方法也屬於本發明的一個方式。
根據本發明的一個方式，可以提供一種孔徑比高且具有增大了電荷容量的電容元件的半導體裝置。
100‧‧‧像素部
101‧‧‧像素
102‧‧‧基板
103‧‧‧電晶體
104‧‧‧掃描線驅動電路
105‧‧‧電容元件
106‧‧‧信號線驅動電路
107‧‧‧掃描線
108‧‧‧液晶元件
109‧‧‧信號線
111‧‧‧半導體膜
113‧‧‧導電膜
115‧‧‧電容線
117‧‧‧開口
119‧‧‧半導體膜
121‧‧‧像素電極
123‧‧‧開口
125‧‧‧導電膜
126‧‧‧絕緣膜
127‧‧‧閘極絕緣膜
128‧‧‧絕緣膜
129‧‧‧絕緣膜
130‧‧‧絕緣膜
131‧‧‧絕緣膜
132‧‧‧絕緣膜
133‧‧‧絕緣膜
136‧‧‧絕緣膜
137‧‧‧絕緣膜
154‧‧‧反電極
172‧‧‧像素
174‧‧‧電容元件
176‧‧‧電容線
178‧‧‧半導體膜
196‧‧‧像素
197‧‧‧電容元件
198‧‧‧半導體膜
199‧‧‧導電膜
199a‧‧‧氧化物半導體膜
199b‧‧‧氧化物半導體膜
199c‧‧‧氧化物半導體膜
201‧‧‧像素
205‧‧‧電容元件
219‧‧‧半導體膜
221‧‧‧像素電極
225‧‧‧絕緣膜
226‧‧‧絕緣膜
227‧‧‧閘極絕緣膜
228‧‧‧絕緣膜
229‧‧‧絕緣膜
230‧‧‧絕緣膜
231‧‧‧絕緣膜
232‧‧‧絕緣膜
233‧‧‧絕緣膜
236‧‧‧絕緣膜
237‧‧‧絕緣膜
245‧‧‧電容元件
301‧‧‧像素
305‧‧‧電容元件
315‧‧‧電容線
319‧‧‧半導體膜
401_1‧‧‧像素
401_2‧‧‧像素
403_1‧‧‧電晶體
403_2‧‧‧電晶體
405_1‧‧‧電容元件
405_2‧‧‧電容元件
407_1‧‧‧掃描線
407_2‧‧‧掃描線
409‧‧‧信號線
411_1‧‧‧半導體膜
411_2‧‧‧半導體膜
413_1‧‧‧導電膜
413_2‧‧‧導電膜
415‧‧‧電容線
417_1‧‧‧開口
417_2‧‧‧開口
419_1‧‧‧半導體膜
419_2‧‧‧半導體膜
421_1‧‧‧像素電極
421_2‧‧‧像素電極
423‧‧‧開口
425‧‧‧導電膜
437‧‧‧掃描線
623‧‧‧電晶體
627‧‧‧閘極電極
629‧‧‧源極電極
631‧‧‧半導體膜
633‧‧‧汲極電極
641‧‧‧導電膜
901‧‧‧基板
902‧‧‧像素部
903‧‧‧信號線驅動電路
904‧‧‧掃描線驅動電路
905‧‧‧密封材料
906‧‧‧基板
908‧‧‧液晶層
910‧‧‧電晶體
911‧‧‧電晶體
913‧‧‧液晶元件
915‧‧‧連接端子電極
916‧‧‧端子電極
918‧‧‧FPC
918b‧‧‧FPC
919‧‧‧各向異性導電劑
922‧‧‧閘極絕緣膜
923‧‧‧絕緣膜
924‧‧‧絕緣膜
925‧‧‧密封材料
926‧‧‧電容元件
927‧‧‧氧化物半導體膜
928‧‧‧電極
929‧‧‧電容器佈線
930‧‧‧電極
931‧‧‧電極
932‧‧‧絕緣膜
933‧‧‧絕緣膜
934‧‧‧絕緣膜
935‧‧‧間隔物
936‧‧‧電容元件
971‧‧‧源極電極
973‧‧‧汲極電極
975‧‧‧共用電位線
977‧‧‧共用電極
985‧‧‧共用電位線
987‧‧‧共用電極
1901‧‧‧玻璃基板
1903‧‧‧絕緣膜
1904‧‧‧絕緣膜
1905‧‧‧氧化物半導體膜
1906‧‧‧多層膜
1907‧‧‧導電膜
1909‧‧‧導電膜
1910‧‧‧絕緣膜
1911‧‧‧絕緣膜
1913‧‧‧開口部
1915‧‧‧開口部
1917‧‧‧開口部
1919‧‧‧開口部
2219‧‧‧半導體膜
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧桌腿
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9200‧‧‧電腦
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1A至圖1C是說明本發明的一個方式的半導體裝置的圖及像素的電路圖；圖2是說明本發明的一個方式的半導體裝置的俯視圖；圖3是說明本發明的一個方式的半導體裝置的剖面圖；圖4A和圖4B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖；圖5A和圖5B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖；圖6是說明本發明的一個方式的半導體裝置的俯視 圖；圖7是說明本發明的一個方式的半導體裝置的俯視圖；圖8是說明本發明的一個方式的半導體裝置的俯視圖；圖9是說明本發明的一個方式的半導體裝置的俯視圖；圖10是說明本發明的一個方式的半導體裝置的剖面圖；圖11A和圖11B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖；圖12A和圖12B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖；圖13是說明本發明的一個方式的半導體裝置的製造方法的剖面圖；圖14是說明本發明的一個方式的半導體裝置的俯視圖；圖15是說明本發明的一個方式的半導體裝置的剖面圖；圖16A和圖16B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖；圖17A和圖17B是說明本發明的一個方式的半導體裝置的製造方法的剖面圖；圖18是說明本發明的一個方式的半導體裝置的剖面 圖；圖19A至圖19C是說明本發明的一個方式的半導體裝置的俯視圖；圖20是說明本發明的一個方式的半導體裝置的剖面圖；圖21A至圖21C是說明本發明的一個方式的半導體裝置的剖面圖及俯視圖；圖22A至圖22C是說明使用本發明的一個方式的半導體裝置的電子裝置的圖；圖23A至圖23C是說明使用本發明的一個方式的半導體裝置的電子裝置的圖；圖24A至圖24D是說明樣本結構的圖；圖25是說明薄層電阻的圖；圖26A和圖26B是說明SIMS的測量結果的圖；圖27A至圖27C是說明ESR的測量結果的圖；圖28是說明ESR的測量結果的圖；圖29是說明薄層電阻的圖；圖30是說明薄層電阻的圖；圖31A至圖31D是說明InGaZnO4的塊體模型的圖；圖32A和圖32B是說明VoH的形成能量及熱力學遷移能階的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。 但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以被變換為各種各樣的形成。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
在以下說明的本發明的結構中，在不同圖式之間共同使用同一符號表示同一部分或具有同樣功能的部分而省略其重複說明。另外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
在本說明書所說明的各圖式中，各結構的大小、膜的厚度或區域有時為了明確起見而被誇大。因此，本發明並不一定限定於圖式中的比例。
在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書等中，這些序數詞不表示用來特定發明的事項的固有名稱。
另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
在本說明書中，當在進行光微影處理之後進行蝕刻處 理時，光微影處理中形成的遮罩被去除。
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明。此外，在本實施方式中，以液晶顯示裝置為例子說明本發明的一個方式的半導體裝置。
圖1A示出半導體裝置的一個例子。圖1A所示的半導體裝置包括：像素部100；掃描線驅動電路104；信號線驅動電路106；分別以平行或大致平行的方式配置的、電位由掃描線驅動電路104控制的m個掃描線107；分別以平行或大致平行的方式配置的、電位由信號線驅動電路106控制的n個信號線109。並且，像素部100包括以矩陣狀配置的多個像素101。另外，還包括沿著掃描線107分別以平行或大致平行的方式配置的電容線115。另外，電容線115還可以沿著信號線109以分別平行或大致平行的方式配置。
各掃描線107電連接到在像素部100中配置為m行n列的像素101中的配置在任一行的n個像素101。另外，各信號線109電連接到配置為m行n列的像素101中的配置在任一列的m個像素101。m、n都是1以上的整數。另外，各電容線115電連接到配置為m行n列的像素101中的配置在任一行的n個像素101。另外，當電容 線115沿著信號線109以分別平行或大致平行的方式配置時，電連接到配置為m行n列的像素101中的配置在任一列的m個像素101。
圖1B是示出圖1A所示的半導體裝置所具有的像素101的電路圖的一個例子。圖1B所示的像素101包括：與掃描線107及信號線109電連接的電晶體103；電容元件105，該電容元件105的一個電極與電晶體103的汲極電極電連接，另一個電極與供應固定電位的電容線115電連接；液晶元件108，該液晶元件108的像素電極與電晶體103的汲極電極及電容元件105的一個電極電連接，以與像素電極對置的方式設置的電極(反電極)與供應反電位(counter potential)的佈線電連接。
液晶元件108是如下元件：利用以形成有電晶體103及像素電極的基板及形成有反電極的基板夾持的液晶的光學調變作用，來控制使光透過或不透過的元件。注意，液晶的光學調變作用由施加到液晶的電場(包括縱向電場或斜向電場)控制。此外，當在形成像素電極的基板中形成反電極(也稱為共用電極)時，施加到液晶的電場成為橫向電場。
接著，說明液晶顯示裝置的像素101的具體例子。圖2是示出像素101的俯視圖。注意，在圖2中，省略反電極及液晶元件。
在圖2中，掃描線107在大致垂直於信號線109的方向(圖中左右方向)上延伸地設置。信號線109在大致垂 直於掃描線107的方向(圖中上下方向)上延伸地設置。電容線115在平行於掃描線107的方向上延伸地設置。另外，掃描線107及電容線115與掃描線驅動電路104(參照圖1A)電連接，信號線109與信號線驅動電路106(參照圖1A)電連接。
電晶體103設置於掃描線107及信號線109彼此交叉的區域中。電晶體103至少包括具有通道形成區的半導體膜111、閘極電極、閘極絕緣膜(圖2中未圖示)、源極電極及汲極電極。此外，掃描線107中的與半導體膜111重疊的區域用作電晶體103的閘極電極。信號線109中的與半導體膜111重疊的區域用作電晶體103的源極電極。導電膜113中的與半導體膜111重疊的區域用作電晶體103的汲極電極。由此，閘極電極、源極電極及汲極電極有時分別表示為掃描線107、信號線109及導電膜113。此外，在圖2中，從上方看時掃描線107的端部位於半導體膜的端部的外側。由此，掃描線107用作遮擋來自背光等的光源的光的遮光膜。其結果是，光不照射到包括在電晶體中的半導體膜111，由此可以抑制電晶體的電特性的變動。
此外，由於藉由使用適當的條件對氧化物半導體進行處理可以使電晶體的關態電流(off-state current)降至極低，在本發明的一個方式中作為半導體膜111使用氧化物半導體。因此，可以減少半導體裝置的耗電量。
此外，導電膜113藉由開口117與由具有透光性的導 電膜形成的像素電極121電連接。此外，在圖2中，省略像素電極121的陰影進行圖示。
電容元件105設置於像素101內的由電容線115及信號線109圍繞的區域中。電容元件105藉由設置於開口123中的導電膜125與電容線115電連接。電容元件105包括由氧化物半導體形成的半導體膜119、像素電極121以及作為介電膜形成在電晶體103上的絕緣膜(圖2中未圖示)。由於半導體膜119、像素電極121及介電膜都具有透光性，所以電容元件105具有透光性。
像這樣，由於半導體膜119具有透光性，所以可以在像素101內大面積地形成電容元件105。由此，可以獲得提高孔徑比，典型地是55%以上，較佳為60%以上，並增大了電荷容量的半導體裝置。例如，在解析度高的半導體裝置諸如液晶顯示裝置中，像素的面積小，電容元件的面積也小。由此，在解析度高的半導體裝置中，儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件105具有透光性，所以藉由在像素中設置該電容元件，可以在各像素中獲得充分的電荷容量，並提高孔徑比。典型的是，適當地用於像素密度為200ppi以上較佳為300ppi以上的高解析度的半導體裝置。另外，本發明的一個方式在高解析度的顯示裝置中也可以提高孔徑比，因此可以有效地利用背光等光源的光，由此可以降低顯示裝置的耗電量。
在此，對使用氧化物半導體的電晶體特性進行說明。 使用氧化物半導體的電晶體是n通道型電晶體。另外，氧化物半導體中的氧缺陷有時生成載子，而有可能導致電晶體的電特性及可靠性降低。例如，有可能使電晶體的臨界電壓移到負方向而導致閘極電壓為0V時流過汲極電流。將這種當閘極電壓為0V時流過汲極電流的電晶體稱為常開啟型電晶體。另外，將閘極電壓為0V時被視為沒有流過汲極電流的電晶體稱為常閉型電晶體。
因此，當作為半導體膜111使用氧化物半導體時，較佳的是盡可能地減少以氧缺陷為代表的半導體膜111中的缺陷。例如，較佳的是將利用對膜表面施加平行方向的磁場的電子自旋共振法得到的g值=1.93的自旋密度(相當於半導體膜111所含的缺陷密度)降低到測量器的檢測下限以下。藉由盡可能地減少以氧缺陷為代表的半導體膜111中的缺陷，可以抑制電晶體103的常開啟特性，由此可以提高半導體裝置的電特性及可靠性。
除了氧缺陷之外，氧化物半導體中的氫(包括水等氫化合物)也使電晶體的臨界電壓向負方向移動。氧化物半導體中的氫與接合於金屬原子的氧發生反應生成水，與此同時發生氧脫離的晶格(或氧脫離的部分)形成缺陷(也稱為氧缺陷)。另外，氫的一部分與氧發生反應生成作為載子的電子。因此，使用含有氫的氧化物半導體的電晶體容易具有常開啟特性。
因此，當作為半導體膜111使用氧化物半導體時，較佳的是儘量降低半導體膜111中的氫。明確而言，在半導 體膜111中，使利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度低於5×1018atoms/cm3，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步佳為1×1016atoms/cm3以下。
另外，在半導體膜111中，使利用二次離子質譜分析法得到的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體接合時生成載子而使電晶體103的關態電流增大。
另外，當半導體膜111中含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果，使用含有氮的氧化物半導體的電晶體容易變為常開啟特性。因此，在該半導體膜111中，較佳的是盡可能地減少氮，例如，較佳的是使氮濃度為5×1018atoms/cm3以下。
像這樣，藉由使用儘量地減少了雜質(氫、氮、鹼金屬或鹼土金屬等)而被高度純化的氧化物半導體膜形成半導體膜111，可以抑制電晶體103變為常開啟特性，由此可以使電晶體103的關態電流降至極低。由此，可以製造具有良好電特性的半導體裝置。此外，可以製造可靠性得到提高的半導體裝置。
注意，可以利用各種試驗證明使用被高度純化的氧化物半導體膜的電晶體的關態電流低的事實。例如，即便是通道寬度W為1×106μm通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)為1V至10V 的範圍內，關態電流可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。在此情況下，可知：相當於關態電流除以電晶體的通道寬度的數值的關態電流為100zA/μm以下。另外，利用如下電路測量關態電流，該電路中電容元件與電晶體連接並且該電晶體控制流入電容元件或從電容元件流出的電荷。在該測量時，將被高度純化的氧化物半導體膜用於上述電晶體的通道形成區，且根據電容元件的單位時間的電荷量推移測量該電晶體的關態電流。其結果是，可知：當電晶體的源極電極與汲極電極之間的電壓為3V時，可以獲得幾十yA/μm的更低的關態電流。由此，使用被高度純化的氧化物半導體膜的電晶體的關態電流顯著低。
接著，圖3是示出圖2的點劃線A1-A2間、點劃線B1-B2間、點劃線C1-C2間的剖面圖。此外，省略掃描線驅動電路104的俯視圖，與此同時D1-D2示出掃描線驅動電路104的剖面圖。另外，這裡示出設置在掃描線驅動電路104中的電晶體的剖面圖，但是該電晶體可以設置在信號線驅動電路106中。
首先，說明像素101的A1-A2間、點劃線B1-B2間及點劃線C1-C2間的結構。在基板102上設置有包括電晶體103的閘極電極的掃描線107、與掃描線107設置於同一表面上的電容線115。在掃描線107及電容線115上設置有閘極絕緣膜127。在閘極絕緣膜127的與掃描線107重疊的區域上設置有半導體膜111，在閘極絕緣膜127上 設置有半導體膜119。在半導體膜111及閘極絕緣膜127上設置有包括電晶體103的源極電極的信號線109、包括電晶體103的汲極電極的導電膜113。在閘極絕緣膜127中設置有到達電容線115的開口123，在開口123中及其上、閘極絕緣膜127及半導體膜119上設置有導電膜125。在閘極絕緣膜127、信號線109、半導體膜111、導電膜113、導電膜125、半導體膜119上設置有用作電晶體103的保護絕緣膜的絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。在絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137中設置有到達導電膜113的開口117(參照圖2)，在開口117(參照圖2)中以及絕緣膜137上設置有像素電極121。
本實施方式所示的電容元件105的一對電極中的一個電極是在與半導體膜111相同的製程中形成的半導體膜119，一對電極中的另一個電極是像素電極121，設置在一對電極之間的介電膜是絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。
接著，說明設置在掃描線驅動電路104中的電晶體的結構。在基板102上設置有電晶體623的閘極電極627。在閘極電極627上設置有閘極絕緣膜127。在閘極絕緣膜127的與閘極電極627重疊的區域上設置有半導體膜631。在半導體膜631及閘極絕緣膜127上設置有電晶體623的源極電極629及汲極電極633。在閘極絕緣膜127、源極電極629、半導體膜631、汲極電極633上設置 有用作電晶體623的保護絕緣膜的絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。在絕緣膜137上設置有導電膜641。
此外，也可以在基板102與掃描線107、電容線115、閘極電極627及閘極絕緣膜127之間設置有基底絕緣膜。
藉由在電晶體623中設置隔著半導體膜631重疊於閘極電極627的導電膜641，可以在不同的汲極電壓中降低通態電流的上升閘極電壓的偏差。此外，在與導電膜641對置的半導體膜631的表面上可以控制在源極電極629與汲極電極633之間流過的電流，可以降低不同的電晶體之間的電特性的偏差。此外，藉由設置導電膜641，可以減少周圍的電場的變化給半導體膜631帶來的負面影響，由此可以提高電晶體的可靠性。並且，當將導電膜641的電位設定為與驅動電路的最低電位(Vss，例如當以源極電極629的電位為基準時源極電極629的電位)同一的電位或與其大致同一的電位，可以減少電晶體的臨界電壓的變動，由此可以提高電晶體的可靠性。
絕緣膜129及絕緣膜131例如可以使用氧化矽、氧氮化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等氧化絕緣材料以單層結構或疊層結構設置。
可以將絕緣膜129的厚度設定為5nm以上且150nm以下，較佳為5nm以上且50nm以下，更佳為10nm以上且30nm以下。可以將絕緣膜131的厚度設定為30nm以 上且500nm以下，較佳為150nm以上且400nm以下。
此外，絕緣膜132例如可以使用氮氧化矽、氮化矽、氮化鋁、氮氧化鋁等氮化絕緣材料以單層結構或疊層結構設置。
作為絕緣膜132，也可以設置氫含量少的氮化絕緣膜。該氮化絕緣膜是如下氮化絕緣膜，例如利用TDS分析測量的氫分子的釋放量小於5.0×1021atoms/cm3，較佳為小於3.0×1021atoms/cm3，更佳為小於1.0×1021atoms/cm3。
將絕緣膜132的厚度設定為能夠發揮抑制氫和水等雜質從外部侵入的效果的厚度。例如，可以設定為50nm以上且200nm以下，較佳為50nm以上且150nm以下，更佳為50nm以上且100nm以下。
此外，作為絕緣膜137，可以使用藉由使用有機矽烷氣體的CVD法(化學氣相沉積法)形成的氧化絕緣膜，典型地是氧化矽膜。
作為絕緣膜137，設置藉由使用有機矽烷氣體的CVD法形成的氧化矽膜。該氧化矽膜設置為300nm以上且600nm以下。作為有機矽烷氣體，可以使用正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲氨基)矽烷(SiH(N(CH3)2)3)等含有矽的化合物。
藉由使用利用使用有機矽烷氣體的CVD法形成的氧 化矽膜形成絕緣膜137，可以提高形成在基板102上的元件部表面的平坦性。其結果是，即使不設置由有機樹脂形成的平坦化膜，也可以減少液晶的配向無序，可以減少漏光，並可以提高對比。這裡，元件部包括：形成在基板102上的電晶體；設置在電晶體上的保護絕緣膜(絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137)、電容元件、形成在保護絕緣膜上的導電膜。此外，也可以不設置絕緣膜129。
此外，由於藉由在電晶體103及電晶體623與絕緣膜137之間設置氮化絕緣膜的絕緣膜132，由絕緣膜132阻擋包含在該氧化絕緣膜中的碳等雜質，抑制雜質移動到電晶體103及電晶體623的半導體膜111及半導體膜631，由此可以減少電晶體的電特性的偏差。
再者，絕緣膜129及絕緣膜131中的一者或兩者較佳的是含有比滿足化學計量組成的氧多的氧的氧化絕緣膜。由此，可以防止從該半導體膜111、631脫離氧，並可以使包含在氧過剩區中的氧移動到半導體膜111、631。移動到半導體膜111、631的氧可以減少包含在形成半導體膜111、631的氧化物半導體中的氧缺陷。例如，藉由使用利用熱脫附譜分析法(以下稱為TDS分析)測量的氧分子的釋放量為1.0×1018分子/cm3以上的氧化絕緣膜，可以減少包含在該半導體膜111、631中的氧缺陷。此外，絕緣膜129及絕緣膜131中的一者或兩者也可以是包含超過化學計量組成的氧的區域(氧過剩區)部分地存在的氧 化絕緣膜，至少在與半導體膜111、631重疊的區域存在有氧過剩區，可以防止從該半導體膜111、631脫離氧，並將包含在氧過剩區的這些氧移動到半導體膜111、631，可以減少氧缺陷。
當絕緣膜131是包含比滿足化學計量組成的氧多的氧的氧化絕緣膜時，絕緣膜129較佳的是使氧透過的氧化絕緣膜。此外，從外部進入到絕緣膜129中的氧並不是都透過絕緣膜129並且移動，也有停留在絕緣膜129的氧。此外，也有預先就包含在絕緣膜129中並且從絕緣膜129向外部移動的氧。因此，絕緣膜129較佳為氧的擴散係數大的氧化絕緣膜。
此外，絕緣膜129由於接觸於使用氧化物半導體形成的半導體膜111及半導體膜631，所以較佳為不僅使氧透過而且在半導體膜111與半導體膜631之間的介面能階低的氧化絕緣膜。例如，絕緣膜129較佳為比絕緣膜131的膜中的缺陷密度低的氧化絕緣膜。明確地說，絕緣膜129較佳為藉由電子自旋共振法測量的在g值=2.001(E'-center)處的自旋密度為3.0×1017spins/cm3以下，更佳為5.0×1016spins/cm3以下的氧化絕緣膜。另外，藉由電子自旋共振法測量的在g值=2.001處的自旋密度對應於絕緣膜129所包含的懸空鍵的量。
此外，絕緣膜129及絕緣膜131中的一者或兩者較佳為具有對氮的阻擋性的絕緣膜。例如，藉由形成為緻密的氧化絕緣膜可以使其具有對氮的阻擋性，明確地說，在以 25℃使用0.5wt%的氟酸時的蝕刻速度較佳為10nm/分以下。
另外，當作為絕緣膜129及絕緣膜131中的一者或兩者使用氧氮化矽或氮氧化矽等含有氮的氧化絕緣膜時，藉由SIMS測量出的氮濃度為SIMS檢測下限以上且小於3×1020atoms/cm3，較佳為1×1018atoms/cm3以上且1×1020atoms/cm3以下。由此，可以減少向電晶體103所包括的半導體膜111及半導體膜631的氮移動量。另外，這樣可以減少含有氮的氧化絕緣膜本身的缺陷量。
此外，藉由在像素中的信號線109與像素電極121之間設置絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137，可以擴大信號線109與像素電極121之間的間隔，所以可以減少寄生電容，並可以降低因施加到信號線109的信號電壓的遲延所引起的顯示不均勻或耗電量的增加。另外，在掃描線驅動電路中的電晶體623中，由於擴大半導體膜631與導電膜641之間的間隔，所以可以緩和導電膜641影響到半導體膜631的電場，並可以減少電晶體623的電特性的偏差。其結果是，可以獲得顯示品質優良的半導體裝置。
以下示出上述結構的構成要素的詳細內容。
雖然對基板102的材質等沒有大的限制，但是至少需要具有能夠承受半導體裝置的製程中的加熱處理的耐熱性。例如，有玻璃基板、陶瓷基板、塑膠基板等，作為玻璃基板使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽 玻璃等無鹼玻璃基板，即可。另外，作為基板102也可以使用不鏽鋼合金等沒有透光性的基板。此時，較佳的是在基板表面上設置絕緣膜。另外，作為基板102，也可以使用石英基板、藍寶石基板、單晶半導體基板、多晶半導體基板、化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽晶片)基板等。
由於在掃描線107、電容線115及閘極電極627中大電流流過，所以較佳為使用金屬膜形成，典型地採用以鉬(Mo)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)、鈧(Sc)等金屬材料或以這些金屬材料為主要成分的合金材料的單層或疊層的結構來設置。
作為掃描線107、電容線115及閘極電極627的一個例子，可以舉出：使用包含矽的鋁的單層結構；在鋁上層疊鈦的兩層結構；在氮化鈦上層疊鈦的兩層結構；在氮化鈦上層疊鎢的兩層結構；在氮化鉭上層疊鎢的兩層結構；在銅-鎂-鋁合金上層疊銅的兩層結構；以及依次層疊氮化鈦、銅和鎢的三層結構等。
另外，作為掃描線107、電容線115及閘極電極627的材料，可以使用能夠應用於像素電極121的具有透光性的導電材料。
另外，作為掃描線107、電容線115及閘極電極627的材料，可以使用含有氮的金屬氧化物，明確地說，含有氮的In-Ga-Zn類氧化物、含有氮的In-Sn類氧化物、含有 氮的In-Ga類氧化物、含有氮的In-Zn類氧化物、含有氮的Sn類氧化物、含有氮的In類氧化物以及金屬氮化膜(InN、SnN等)。這些材料具有5eV(電子伏特)以上的功函數。當使用氧化物半導體形成電晶體103的半導體膜111時，藉由作為掃描線107(電晶體103的閘極電極)使用含有氮的金屬氧化物，可以使電晶體103的臨界電壓向正方向變動，可以實現具有所謂常閉特性的電晶體。例如，當使用含有氮的In-Ga-Zn類氧化物時，可以使用其氮濃度至少高於半導體膜111的In-Ga-Zn類氧化物，明確而言，可以使用氮濃度為7原子%以上的In-Ga-Zn類氧化物。
掃描線107、電容線115及閘極電極627較佳為使用低電阻材料的鋁或銅。藉由使用鋁或銅，可以減少信號延遲，從而提高顯示品質。另外，由於鋁的耐熱性低，因此容易產生小丘、晶鬚或遷移所導致的不良。為了防止鋁的遷移，較佳的是在鋁上層疊其熔點比鋁高的金屬材料如鉬、鈦、鎢等。此外，在使用銅時，為了防止遷移所導致的不良或銅元素的擴散，較佳的是在銅上層疊其熔點比銅高的金屬材料如鉬、鈦、鎢等。
閘極絕緣膜127使用如氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等絕緣材料，並且以單層結構或疊層結構設置。另外，為了提高與半導體膜111的介面特性，閘極絕緣膜127較佳的是至少接觸於半導體膜111的區域以氧化絕緣 膜形成。
另外，藉由在閘極絕緣膜127上設置具有對氧、氫、水等的阻擋性的絕緣膜，可以防止氧從半導體膜111向外部擴散，還可以防止氫、水等從外部侵入到該半導體膜111中。作為具有對氧、氫、水等的阻擋性的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜、氮化矽膜等。
此外，藉由作為閘極絕緣膜127使用矽酸鉿(HfSiOx)、含有氮的矽酸鉿(HfSixOyNz)、含有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，可以降低電晶體103的閘極漏電流。
此外，閘極絕緣膜127較佳為採用如下結構：作為第一氮化矽膜，設置缺陷量少的氮化矽膜，作為第二氮化矽膜，在第一氮化矽膜上設置氫脫離量及氨脫離量少的氮化矽膜，在第二氮化矽膜上較佳為設置上述閘極絕緣膜127中舉出的氧化絕緣膜中的任一個。
作為第二氮化矽膜，當利用熱脫附譜分析法分析時，較佳為使用以下的氮化絕緣膜：氫分子的脫離量小於5×1021分子/cm3，較佳為3×1021分子/cm3以下，更佳為1×1021分子/cm3以下，氨分子的脫離量小於1×1022分子/cm3，較佳為5×1021分子/cm3以下，更佳為1×1021分子/cm3以下。藉由使用上述第一氮化矽膜及第二氮化矽膜作為閘極絕緣膜127的一部分，可以形成缺陷量少，並且氫 和氨的脫離量少的閘極絕緣膜作為閘極絕緣膜127。其結果，可以減少閘極絕緣膜127所含有的氫和氮的向半導體膜111的移動量。
在使用氧化物半導體的電晶體中，當使用氧化物半導體形成的半導體膜111與閘極絕緣膜的介面或閘極絕緣膜中存在陷阱能階(也稱為介面能階)時，有可能成為電晶體的臨界電壓變動，典型為臨界電壓的負方向變動，以及次臨界擺幅值(S值)增大的原因，該次臨界擺幅值是指當使電晶體導通時為了使汲極電流變化一位數而所需的閘極電壓。其結果，有每個電晶體的電特性產生偏差的問題。因此，藉由作為閘極絕緣膜使用缺陷量少的氮化矽膜，並且在與半導體膜111接觸的區域設置氧化絕緣膜，可以減少臨界電壓的負向漂移，並且可以抑制S值的增大。
可以將閘極絕緣膜127的厚度設定為5nm以上且400nm以下，較佳為10nm以上且300nm以下，更佳為50nm以上且250nm以下。
半導體膜111、半導體膜119及半導體膜631使用氧化物半導體形成。該氧化物半導體可以為非晶結構、單晶結構或多晶結構。此外，半導體膜111、半導體膜119及半導體膜631由同一金屬元素構成。此外，半導體膜111、半導體膜119及半導體膜631的厚度為1nm以上且100nm以下，較佳為1nm以上且50nm以下，更佳為1nm以上且30nm以下，進一步較佳為3nm以上且20nm以 下。
作為可以應用於半導體膜111、半導體膜119及半導體膜631的氧化物半導體，能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。像這樣，藉由使用能隙寬的氧化物半導體，可以減少電晶體103的關態電流。
可以應用於半導體膜111、半導體膜119及半導體膜631的氧化物半導體較佳為至少包含銦(In)或鋅(Zn)的金屬氧化物。或者，較佳為包含In及Zn的兩者的金屬氧化物。此外，為了減少使用該氧化物半導體的電晶體的電特性的偏差，除了上述元素以外，較佳的是還具有一種或多種穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，還可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
作為可以應用於半導體膜111、半導體膜119及半導體膜631的氧化物半導體，例如，可以使用氧化銦、氧化錫、氧化鋅；含有兩種金屬的氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；含有三種金屬的氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化 物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-Ti-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；含有四種金屬的氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
在此，“In-Ga-Zn類氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比例沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，可以作為氧化物半導體使用以InMO3(ZnO)m(m>0)表示的材料。另外，M表示選自Ga、Fe、Mn及Co中的一種或多種金屬元素或者用作上述穩定劑的元素。
例如，可以使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的原子數比的In-Ga-Zn類金屬氧化物。
或者，可以使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的原子數比的In-Sn-Zn類金屬氧化物。 另外，包含在金屬氧化物中的金屬元素的原子數比作為誤差包括上述原子數比的±20%的變動。
但是，本發明不侷限於此，可以根據所需要的半導體特性及電特性(場效移動率、臨界電壓等)而使用具有適當的原子數比的材料。另外，較佳為採用適當的載子密度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間距離、密度等，以得到所需要的半導體特性。例如，使用In-Sn-Zn類金屬氧化物的電晶體可以較容易獲得較高的場效移動率。但是，In-Ga-Zn類金屬氧化物也可以藉由減小塊體內缺陷密度提高場效移動率。
包括電晶體103的源極電極的信號線109、包括電晶體103的汲極電極的導電膜113、電連接電容元件105的半導體膜119與電容線115的導電膜125以及源極電極629及汲極電極633使用可應用於掃描線107、電容線115及閘極電極627的材料並以單層結構或疊層結構設置。
像素電極121及導電膜641使用銦錫氧化物、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料來形成。
這裡，參照圖1C所示的電路圖及圖3所示的剖面圖對本實施方式所示的像素101所包括的各構成要素的連接結構進行說明。
圖1C是示出圖1A所示的半導體裝置所包括的像素101的詳細的電路圖的一個例子。如圖1C及圖3所示，電晶體103包括：包括閘極電極的掃描線107；包括源極電極的信號線109；以及包括汲極電極的導電膜113。
在電容元件105中，藉由導電膜125與電容線115電連接的半導體膜119用作一個電極。此外，與包括汲極電極的導電膜113電連接的像素電極121用作另一個電極。另外，設置於半導體膜119與像素電極121之間的絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137用作介電膜。
液晶元件108包括：像素電極121；反電極154；以及設置於像素電極121與反電極154之間的液晶層。
在電容元件105中，半導體膜119即使與半導體膜111結構相同，也用作電容元件105的電極。這是因為像素電極121可以用作閘極電極，絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137可以用作閘極絕緣膜，電容線115可以用作源極電極或汲極電極，其結果，可以使電容元件105與電晶體同樣地工作，而使半導體膜119成為導通狀態。也就是說，可以使電容元件105成為MOS(Metal Oxide Semiconductor：金屬氧化物半導體)電容器。MOS電容器當比臨界電壓(Vth)高的電壓施加到構成MOS電容器的電極的一個(電容元件105中的像素電極121)時進行充電。此外，藉由控制對電容線115施加的電位可以使半導體膜119成為導通狀態，並可以使半導 體膜119用作電容元件105的一個電極。此時，將施加於電容線115的電位設定為如下。為了使液晶元件108(參照圖1C)工作，以視訊訊號的中心電位為基準將像素電極121的電位向正方向及負方向變動。為了使電容元件105(MOS電容器)成為始終導通的狀態，需要始終將電容線115的電位設定為比施加於像素電極121的電位低出電容元件105(MOS電容器)的臨界電壓的電位以上。也就是說，由於半導體膜119與半導體膜111結構相同，因此將電容線115的電位設定為低出電晶體103的臨界電壓以上即可。由此，可以使半導體膜119始終成為導通狀態，並使電容元件105(MOS電容器)成為始終導通的狀態。
另外，藉由使氧透過設置在半導體膜111及半導體膜631上的絕緣膜129，使其成為與半導體膜111及半導體膜631的介面能階變低的氧化絕緣膜，並且使絕緣膜131成為包括氧過剩區的氧化絕緣膜或含有比滿足化學計量組成的氧多的氧的氧化絕緣膜，可以容易地向用氧化物半導體形成的半導體膜111及半導體膜631供應氧，並且在防止氧從該半導體膜111及半導體膜631脫離的同時，將絕緣膜131所包含的該氧移動到半導體膜111及半導體膜631中，減少形成半導體膜111及半導體膜631的氧化物半導體所包含的氧缺陷。其結果，可以抑制電晶體103成為常開啟，並且能夠控制施加於電容線115的電位而使電容元件105(MOS電容器)為始終導通的狀態，從而可以 提高半導體裝置的電特性及可靠性。
另外，藉由作為設置在絕緣膜131上的絕緣膜132使用氮化絕緣膜，可以抑制氫、水等雜質從外部侵入半導體膜111及半導體膜119中。並且，藉由作為絕緣膜132設置氫的含量少的氮化絕緣膜，可以抑制電晶體及電容元件105(MOS電容器)的電特性變動。
另外，可以在像素101內大面積地形成電容元件105。因此，可以獲得提高了孔徑比且增大了電荷容量的半導體裝置。其結果是，可以獲得顯示品質優良的半導體裝置。
接著，參照圖4A、圖4B、圖5A及圖5B說明上述半導體裝置所示的設置在基板102上的元件部的製造方法。
首先，在基板102上形成掃描線107、電容線115及閘極電極627，以覆蓋掃描線107、電容線115及閘極電極627的方式形成後面加工為閘極絕緣膜127的絕緣膜126，在絕緣膜126的重疊於掃描線107的區域形成半導體膜111，以重疊於後面形成像素電極121的區域的方式形成半導體膜119。此外，在重疊於閘極電極627的區域形成半導體膜631(參照圖4A)。
掃描線107、電容線115及閘極電極627可以使用上述材料形成導電膜，在該導電膜上形成遮罩，使用該遮罩進行加工來形成。該導電膜可以使用蒸鍍法、CVD法、 濺射法、旋塗法等各種成膜方法。另外，對上述導電膜的厚度沒有特別的限制，可以根據形成時間及所希望的電阻率等而決定。該遮罩例如可以為利用光微影製程形成的光阻遮罩。此外，該導電膜的加工可以使用乾蝕刻和濕蝕刻中的一者或兩者來進行。
絕緣膜126可以使用能夠應用於閘極絕緣膜127的材料並利用CVD法或濺射法等各種成膜方法形成。
此外，當作為閘極絕緣膜127應用氧化鎵時，可以利用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬氣相沉積)法形成絕緣膜126。
半導體膜111、半導體膜119及半導體膜631可以使用上述氧化物半導體形成氧化物半導體膜，在該氧化物半導體膜上形成遮罩，使用該遮罩進行加工來形成。由此，半導體膜111、半導體膜119及半導體膜631由同一金屬元素構成。可以利用濺射法、塗敷法、脈衝雷射蒸鍍法、雷射燒蝕法等形成該氧化物半導體膜。藉由使用印刷法，可以將元件分離的半導體膜111及半導體膜119直接形成在絕緣膜126上。在藉由濺射法形成該氧化物半導體膜的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置或DC電源裝置等。另外，作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧氣體、稀有氣體和氧的混合氣體。此外，當採用稀有氣體和氧的混合氣體時，較佳為增高氧氣體對稀有氣體的比例。另外，根據所形成的氧化物半導體膜的組成而適當地選擇 靶材，即可。該遮罩例如可以為利用光微影製程形成的光阻遮罩。此外，該氧化物半導體膜的加工可以使用乾蝕刻和濕蝕刻中的一者或兩者來進行。根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻劑、蝕刻時間、溫度等)，來將其蝕刻成所希望的形狀。
在形成半導體膜111、半導體膜119及半導體膜631之後進行加熱處理，較佳為進行由氧化物半導體形成的半導體膜111、半導體膜119及半導體膜631的脫氫化或脫水化。將該加熱處理的溫度典型地設定為150℃以上且低於基板的應變點，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。此外，該加熱處理也可以對在加工成半導體膜111及半導體膜119之前的氧化物半導體膜進行。
在上述加熱處理中，加熱處理裝置不侷限於電爐，也可以利用被加熱的氣體等媒體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發射的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。
上述加熱處理可以在氮、氧、超乾燥空氣(含水量為 20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。另外，上述氮、氧、超乾燥空氣或稀有氣體較佳的是不含有氫或水等。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。此外，處理時間為3分鐘至24小時。
此外，當在基板102與掃描線107、電容線115及閘極絕緣膜127之間設置基底絕緣膜時，該基底絕緣膜可以使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等形成。此外，藉由作為基底絕緣膜使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等形成，可以抑制來自基板102的雜質典型地是鹼金屬、水、氫等擴散到半導體膜111、半導體膜119及半導體膜631。基底絕緣膜可以利用濺射法或CVD法形成。
接著，在絕緣膜126中形成到達電容線115的開口123形成閘極絕緣膜127之後，包括電晶體103的源極電極的信號線109、包括電晶體103的汲極電極的導電膜113、電連接半導體膜119與電容線115的導電膜125。此外，形成源極電極629及汲極電極633(參照圖4B)。
開口123可以以露出絕緣膜126的重疊於電容線115的區域的一部分的方式形成遮罩，使用該遮罩進行加工來形成。此外，該遮罩的形成及該加工可以與掃描線107、電容線115及閘極電極627同樣地進行。
信號線109、導電膜113、導電膜125、源極電極629及汲極電極633可以使用能夠應用於信號線109、導電膜 113、導電膜125及閘極電極627的材料形成導電膜，在該導電膜上形成遮罩，使用該遮罩進行加工來形成。該遮罩的形成及該加工可以與掃描線107、電容線115及閘極電極627同樣地進行。
接著，在半導體膜111、半導體膜119、半導體膜631、信號線109、導電膜113、導電膜125、源極電極629、汲極電極633及閘極絕緣膜127上形成絕緣膜128，在絕緣膜128上形成絕緣膜130，在絕緣膜130上形成絕緣膜133。此外，在絕緣膜133上形成絕緣膜136(參照圖5A)。此外，較佳的是連續形成絕緣膜128、絕緣膜130及絕緣膜133。由此，可以抑制雜質混入到絕緣膜128、絕緣膜130及絕緣膜133的每一個的介面。
絕緣膜128可以使用能夠應用於絕緣膜129的材料並利用CVD法或濺射法等各種成膜方法形成。絕緣膜130可以使用能夠應用於絕緣膜131的材料並利用CVD法或濺射法等各種成膜方法形成。絕緣膜133可以使用能夠應用於絕緣膜132的材料並利用CVD法或濺射法等各種成膜方法形成。絕緣膜136可以使用能夠應用於絕緣膜137的材料並利用CVD法形成。
當作為絕緣膜129應用與半導體膜111的介面能階變低的氧化絕緣膜時，絕緣膜128可以使用如下形成條件形成。此外，這裡示出作為該氧化絕緣膜形成氧化矽膜或氧氮化矽膜的情況。該形成條件是如下條件：將安裝在電漿CVD設備的進行了真空排氣的處理室內的基板的溫度保 持為180℃以上且400℃以下，較佳為200℃以上且370℃以下，將原料氣體的含有矽的沉積氣體及氧化氣體導入處理室將處理室內的壓力設定為20Pa以上且250Pa以下，較佳為40Pa以上且200Pa以下，並對設置在處理室內的電極供應高頻功率。
含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外，藉由將相對於含有矽的沉積氣體的氧化氣體量設定為100倍以上，可以減少包含在絕緣膜128(絕緣膜129)中的氫含量，並可以減少包含在絕緣膜128(絕緣膜129)中的懸空鍵。由於從絕緣膜130(絕緣膜131)移動的氧有時被包含在絕緣膜128(絕緣膜129)中的懸空鍵俘獲，所以當減少包含在絕緣膜128(絕緣膜129)中的懸空鍵時，可以使包含在絕緣膜130(絕緣膜131)中的氧效率好地移動到半導體膜111及半導體膜119，由此減少包含在形成半導體膜111及半導體膜119的氧化物半導體中的氧缺陷。其結果是，可以減少混入在半導體膜111及半導體膜119的氫量，並可以減少包含在半導體膜111及半導體膜119中的氧缺陷。
當作為絕緣膜131使用包括上述氧過剩區的氧化絕緣膜或包含比滿足化學計量組成的氧多的氧的氧化絕緣膜時，絕緣膜130可以使用如下形成條件形成。此外，這裡示出作為該氧化絕緣膜形成氧化矽膜或氧氮化矽膜的情 況。該形成條件是如下條件：將安裝在電漿CVD設備的進行了真空排氣的處理室內的基板的溫度保持為180℃以上且260℃以下，較佳為180℃以上且230℃以下，將原料氣體導入處理室將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
作為絕緣膜130的原料氣體可以使用能夠應用於絕緣膜128的原料氣體。
由於作為絕緣膜130的形成條件，在上述壓力的處理室中供應具有上述功率密度的高頻功率，因此電漿中的原料氣體的分解效率提高，氧自由基增加，且原料氣體的氧化進展，所以絕緣膜130中的氧含量多於化學計量組成。此外，由於在以上述基板溫度形成的膜中矽與氧的接合力弱。因此，藉由在後面的製程中進行的加熱處理可以使膜中的氧的一部分脫離。其結果是，可以形成包含比滿足化學計量組成的氧多的氧且藉由加熱氧的一部分發生脫離的氧化絕緣膜。此外，在半導體膜111上設置有絕緣膜128。由此，在絕緣膜130的形成製程中絕緣膜128用作半導體膜111的保護膜。其結果是，即使使用功率密度好的高頻功率形成絕緣膜130，也可以抑制對於半導體膜111及半導體膜631的損傷。
此外，由於藉由加厚絕緣膜130的膜厚可以利用加熱增加脫離的氧的量，所以絕緣膜130的厚度比絕緣膜128 的厚度厚較佳。藉由設置絕緣膜128即使使絕緣膜130的厚度厚也可以獲得良好的覆蓋性。
絕緣膜132可以利用濺射法或CVD法等形成。當作為絕緣膜132設置含氫量少的氮化絕緣膜時，絕緣膜133可以使用如下條件下形成。此外，這裡示出作為該氧化絕緣膜形成氧化矽膜的情況。該形成條件是如下條件：將安裝在電漿CVD設備的進行了真空排氣的處理室內的基板的溫度保持為80℃以上且400℃以下，較佳為200℃以上且370℃以下，將原料氣體導入處理室將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，並對設置在處理室內的電極供應高頻功率。
作為絕緣膜132的原料氣體，較佳為使用含有矽的沉積氣體、氮及氨。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。此外，氮的流量為相對於氨的流量的5倍以上且50倍以下，較佳為10倍以上且50倍以下。此外，藉由作為原料氣體使用氨，可以促進含有矽的沉積氣體及氮的分解。這是因為如下緣故：氨因電漿能或熱能而離解，離解時產生的能量有助於含有矽的沉積氣體分子的接合及氮分子的接合的分解。由此，可以形成含氫量少且能夠抑制來自外部的氫或水等雜質的侵入的氮化矽膜。
絕緣膜136使用有機矽烷氣體及氧並利用將基板溫度設定為200℃以上且550℃以下，較佳為300℃以上且450℃以下的CVD法形成。
較佳的是至少在形成絕緣膜130之後進行加熱處理，將包含在絕緣膜128或絕緣膜130中的過剩氧移動到半導體膜111及半導體膜631，減少包含在形成半導體膜111及半導體膜631的氧化物半導體中的氧缺陷。此外，該加熱處理可以參照進行半導體膜111及半導體膜119的脫氫化或脫水化的加熱處理的詳細內容適當地進行。
接著，在絕緣膜128、絕緣膜130、絕緣膜133及絕緣膜136的重疊於導電膜113的區域形成到達導電膜113的開口117(參照圖2)，並形成絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。開口117(參照圖2)可以與開口123同樣地形成。
最後，藉由形成像素電極121及導電膜641，可以製造設置在基板102上的元件部(參照圖5B)。像素電極121可以使用上述材料形成藉由開口117接觸於導電膜113的導電膜，在該導電膜上形成遮罩，使用該遮罩進行加工來形成。此外，該遮罩的形成及該加工可以與掃描線107及電容線115同樣地進行。
在本發明的一個方式的半導體裝置中，可以適當地改變作為構成電容元件的一個電極的半導體膜119與電容線115的連接。例如，為了進一步提高孔徑比，可以不隔著導電膜125而採用電容線直接接觸半導體膜的結構。由於不形成成為遮光膜的導電膜125，所以進一步提高像素的 孔徑比。
在本發明的一個方式的半導體裝置中，可以適當地改變將作為構成電容元件105的一個電極的半導體膜119與電容線115電連接的導電膜125的俯視形狀。例如，為了降低該半導體膜119與導電膜125的接觸電阻，可以沿著該半導體膜119的外周以與其接觸的方式設置該導電膜125。另外，導電膜由於在與包括電晶體103的源極電極的信號線109及包括電晶體103的汲極電極的導電膜113相同的形成製程中形成所以有時具有遮光性，由此較佳為形成為閉環狀。
此外，在本發明的一個方式的半導體裝置中，可以適當地改變包括在電容元件中的半導體膜及電容線的結構。參照圖6說明本結構的具體例子。圖6是像素172的俯視圖，如像素172，與平行於信號線109的邊相比平行於掃描線107的邊長，且電容線176也可以以平行於信號線109的方向延伸的方式設置。此外，信號線109及電容線176電連接於信號線驅動電路106(參照圖1A)。
電容元件174連接於以平行於信號線109的方向延伸的方式設置的電容線176。電容元件174包括在與半導體膜111相同的製程中形成的由氧化物半導體形成的半導體 膜178、像素電極121以及作為介電膜形成在電晶體103上的絕緣膜(圖6中未圖示)。由於半導體膜111、像素電極121及介電膜都具有透光性，所以電容元件174具有透光性。
此外，在電容元件174中，設置在一對電極之間的介電膜與圖3所示的電容元件105同樣是絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。
電容線176可以在與信號線109及導電膜113相同的製程中形成。藉由以接觸於半導體膜178的方式設置電容線176，可以增大半導體膜178及電容線176的接觸面積。另外，在像素172中，由於與平行於掃描線107的邊相比平行於信號線109的邊短，所以可以縮小像素電極121與電容線176重疊的面積，由此可以提高孔徑比。
在本發明的一個方式的半導體裝置中，作為構成電容元件的一個電極及電容線可以採用半導體膜。參照圖7對具體例子進行說明。注意，這裡僅對與圖2中說明的半導體膜119及電容線115不同的半導體膜198進行說明。圖7是像素196的俯視圖，在像素196中，設置有兼用作電容元件197的一個電極及電容線的半導體膜198。半導體膜198具有在與信號線109平行的方向上延伸的區域，該區域用作電容線。半導體膜198中的與像素電極121重疊的區域用作電容元件197的一個電極。此外，半導體膜 198可以與設置在像素196中的電晶體103的半導體膜111同時形成。
另外，當作為半導體膜198在1行中的所有的像素196中沒有間隔地形成連續的半導體膜時，半導體膜198與掃描線107重疊，由於掃描線107的電位變化的影響半導體膜198有可能不能充分地發揮作為電容線及電容元件197的一個電極的功能。因此，如圖7所示，較佳的是在各像素196中相離地設置半導體膜198，使用與信號線109及導電膜113同時形成的導電膜199來將間隔地設置的半導體膜198彼此電連接。此時，藉由半導體膜198中的不連接於導電膜199的區域重疊於像素電極121，可以降低該區域中的半導體膜198的電阻，所以半導體膜198用作電容線及電容元件197中的一個電極。
此外，雖然未圖示，但是當半導體膜198中的重疊於掃描線107的區域不受到掃描線107的電位變化影響時，以在像素196的每一個中重疊於掃描線107的方式設置半導體膜198作為一個半導體膜。即，可以將半導體膜198在1行的所有像素196中沒有間隔地設置為連續的半導體膜。
在圖7中，雖然用作半導體膜198的電容線的區域在與信號線109平行的方向上延伸，但是用作電容線的區域可以在與掃描線107平行的方向上延伸。注意，當採用用作半導體膜198的電容線的區域在與掃描線107平行的方向上延伸的結構時，在電晶體103及電容元件197中，需 要在半導體膜111與半導體膜198之間以及信號線109與導電膜113之間設置絕緣膜而使其電分離。
如上所述，如像素196，藉由作為設置在像素中的電容元件的一個電極及電容線設置氧化物半導體膜，氧化物半導體膜具有透光性，因此可以提高像素的孔徑比。
另外，在本發明的一個方式的半導體裝置中，可以適當地改變電容線的結構。參照圖8對本結構進行說明。注意，這裡，與圖2中說明的電容線115相比，其不同之處在於彼此鄰接的兩個像素之間的電容線的位置。
圖8示出在信號線409的延伸方向上在相鄰的像素之間設置有電容線的結構。此外，可以適當地應用在掃描線437的延伸方向上在相鄰的像素之間設置有電容線的結構代替圖8的結構。
圖8是鄰接於信號線409的延伸方向的像素401_1及像素401_2的俯視圖。
掃描線407_1及掃描線407_2互相平行並且在大致垂直於信號線409的方向上延伸。掃描線407_1與掃描線407_2之間以與掃描線407_1及掃描線407_2平行的方式設置有電容線415。另外，電容線415與設置於像素401_1中的電容元件405_1以及設置於像素401_2中的電容元件405_2電連接。像素401_1及像素401_2的上表面形狀以及構成要素的配置位置與電容線415對稱。
像素401_1中設置有與電晶體403_1及該電晶體403_1電連接的像素電極421_1及電容元件405_1。
電晶體403_1設置於掃描線407_1及信號線409交叉的區域中。電晶體403_1至少包括具有通道形成區的半導體膜411_1、閘極電極、閘極絕緣膜(圖8中未圖示)、源極電極及汲極電極。另外，掃描線407_1的與半導體膜411_1重疊的區域用作電晶體403_1的閘極電極。信號線409的與半導體膜411_1重疊的區域用作電晶體403_1的源極電極。導電膜413_1的與半導體膜411_1重疊的區域用作電晶體403_1的汲極電極。導電膜413_1及像素電極421_1在開口417_1中連接。
電容元件405_1藉由設置在開口423中的導電膜425與電容線415電連接。電容元件405_1包括：由氧化物半導體形成的半導體膜419_1；像素電極421_1；作為介電膜的形成於電晶體403_1上的絕緣膜(圖8中未圖示)。由於半導體膜419_1、像素電極421_1及介電膜都具有透光性，所以電容元件405_1具有透光性。
像素401_2中設置有電晶體403_2、與該電晶體403_2電連接的像素電極421_2及電容元件405_2。
電晶體403_2設置於掃描線407_2及信號線409交叉的區域中。電晶體403_2至少包括：具有通道形成區的半導體膜411_2、閘極電極、閘極絕緣膜(圖8中未圖示)、源極電極及汲極電極。另外，掃描線407_2的與半導體膜411_2重疊的區域用作電晶體403_2的閘極電極。 信號線409的與半導體膜411_2重疊的區域用作電晶體403_2的源極電極。導電膜413_2的與半導體膜411_2重疊的區域用作電晶體403_2的汲極電極。導電膜413_2及像素電極421_2在開口417_2中連接。
電容元件405_2與電容元件405_1同樣，藉由設置於開口423中的導電膜425與電容線415電連接。電容元件405_2包括：由氧化物半導體形成的半導體膜419_2；像素電極421_2；作為介電膜的形成於電晶體403_2上的絕緣膜(圖8中未圖示)。由於半導體膜419_2、像素電極421_2及介電膜都具有透光性，所以電容元件405_2具有透光性。
另外，電晶體403_1及電晶體403_2以及電容元件405_1及電容元件405_2的剖面結構分別與圖3所示的電晶體103及電容元件105相同，因此在此對其進行省略。
在上面形狀看，鄰接的兩個像素之間設置有電容線，藉由使包含於各像素中的電容元件及該電容線連接，可以減少電容線的個數。由此，與在各像素中設置電容線的結構相比，可以進一步提高像素的孔徑比。
在本發明的一個方式的半導體裝置中，設置在像素內的電晶體的形狀不侷限於圖2及圖3所示的電晶體的形狀，能夠適當地改變形狀。例如，在電晶體中，包括在信號線109中的源極電極形成為U字型(C字型、方格型或 馬蹄型)，也可以為圍繞包括汲極電極的導電膜的形狀。藉由採用這種形狀，即使電晶體的面積小，也可以確保充分寬的通道寬度，可以增加電晶體的開啟時流過的汲極電流(也稱為通態電流)量。
此外，在上述所示的像素101、172、196中，使用了半導體膜位於閘極絕緣膜與包括源極電極的信號線109及包括汲極電極的導電膜113之間的電晶體，但是也可以使用半導體膜位於包括源極電極的信號線及包括汲極電極的導電膜與絕緣膜129之間的電晶體。
此外，在上述所示的像素101、172、196中，作為電晶體示出通道蝕刻型電晶體，也可以使用通道保護型電晶體代替通道蝕刻型電晶體。藉由設置通道保護膜，半導體膜111的表面不暴露於在形成信號線及導電膜的製程中使用的蝕刻劑及蝕刻氣體，可以減少半導體膜111與通道保護膜之間的雜質。其結果是，可以降低在電晶體的源極電極與汲極電極之間流過的洩漏電流。
此外，在上述所示的像素101、172、196、401_1、401_2中，作為電晶體示出具有一個閘極電極的電晶體， 但是可以使用具有夾著半導體膜111對置的兩個閘極電極的電晶體代替上述電晶體。
電晶體在本實施方式所說明的電晶體103的絕緣膜137上具有導電膜。導電膜至少重疊於半導體膜111的通道形成區。較佳的是藉由將導電膜設置在重疊於半導體膜111的通道形成區的位置，來將導電膜的電位設為輸入到信號線109的視訊訊號的最低電位。其結果是，在對置於導電膜的半導體膜111的表面上可以控制在源極電極與汲極電極之間流過的電流，可以減少電晶體的電特性的偏差。此外，藉由設置導電膜，減輕周圍的電場的變化給半導體膜111帶來的影響，由此可以提高電晶體的可靠性。
導電膜可以使用與掃描線107、信號線109、像素電極121等同樣的材料及方法而形成。
如上所述，作為電容元件的一個電極，藉由使用在與包括在電晶體中的半導體膜相同的形成製程中形成的半導體膜，可以製造具有在提高孔徑比的同時能夠增大電荷容量的電容元件的半導體裝置。由此，可以得到顯示品質優良的半導體裝置。
另外，由於包括在電晶體中的使用氧化物半導體形成的半導體膜的氧缺陷得到減少並且氫等雜質被減少，因此本發明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
另外，本實施方式所述的結構等可以適當地與其它實施方式所述的結構等組合使用。
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明，該半導體裝置具有與上述實施方式不同的結構。在本實施方式中，以液晶顯示裝置為例子而說明本發明的一個方式的半導體裝置。此外，本實施方式所說明的半導體裝置的電容元件的結構與上述實施方式不同。此外，在本實施方式所說明的半導體裝置中，與上述實施方式所說明的半導體裝置同樣的結構可以參照上述實施方式。
圖9示出本實施方式所說明的像素101的俯視圖。圖9所示的像素201在點劃線內的區域中不設置絕緣膜229(未圖示)及絕緣膜231(未圖示)。此外，在半導體膜119上位於絕緣膜229(未圖示)及絕緣膜231的端部。因此，圖9所示的像素201的電容元件205包括作為一個電極的半導體膜119、作為另一個電極的像素電極221及作為介電膜的絕緣膜232及絕緣膜237(未圖示)。
接著，圖10是示出圖9的點劃線A1-A2間、點劃線B1-B2間、點劃線C1-C2間及設置在掃描線驅動電路104(參照圖1A)中的電晶體的剖面圖。這裡，省略掃描線驅動電路104的俯視圖，與此同時D1-D2示出掃描線驅動電路104的剖面圖。另外，這裡示出設置在掃描線驅動 電路104中的電晶體的剖面圖，但是該電晶體可以設置在信號線驅動電路106中。
以下示出本實施方式中的像素201的剖面結構。在基板102上設置有包括電晶體103的閘極電極的掃描線107、與掃描線107設置於同一表面上的電容線115。在掃描線107及電容線115上設置有閘極絕緣膜127。在閘極絕緣膜127的與掃描線107重疊的區域上設置有半導體膜111，在閘極絕緣膜127上設置有半導體膜219。在半導體膜111及閘極絕緣膜127上設置有包括電晶體103的源極電極的信號線109、包括電晶體103的汲極電極的導電膜113。在閘極絕緣膜127中設置有到達電容線115的開口123，在開口123中及其上、閘極絕緣膜127及半導體膜219上設置有導電膜125。在閘極絕緣膜127、信號線109、半導體膜111、導電膜113、導電膜125、半導體膜219上設置有用作電晶體103的保護絕緣膜的絕緣膜229、絕緣膜231、絕緣膜232及絕緣膜237。此外，至少在成為電容元件205的區域中，在半導體膜219上設置有絕緣膜232。在絕緣膜229、絕緣膜231、絕緣膜232及絕緣膜237中設置有到達導電膜113的開口117(參照圖9)，在開口117(參照圖9)中及其上以及絕緣膜232上設置有像素電極221。此外，也可以在基板102與掃描線107、電容線115及閘極絕緣膜127之間設置有基底絕緣膜。
絕緣膜229是與實施方式1所說明的絕緣膜129同樣 的絕緣膜。絕緣膜231是與實施方式1所說明的絕緣膜131同樣的絕緣膜。絕緣膜232是與實施方式1所說明的絕緣膜132同樣的絕緣膜。絕緣膜237是與實施方式1所說明的絕緣膜137同樣的絕緣膜。像素電極221是與實施方式1所說明的像素電極121同樣的像素電極。
如本實施方式中的電容元件205，藉由作為設置在用作一個電極的半導體膜219與用作另一個電極的像素電極221之間的介電膜使用絕緣膜232及絕緣膜237，可以使介電膜的厚度比實施方式1中的電容元件105的介電膜的厚度薄。因此，本實施方式中的電容元件205與實施方式1中的電容元件105相比可以增大電荷容量。
此外，絕緣膜232及絕緣膜237用作電容元件205的介電膜。絕緣膜232由氮化絕緣膜形成，氮化絕緣膜具有與氧化矽等氧化絕緣膜相比相對介電常數高且內部應力大的傾向。由此，當作為電容元件205的介電膜只使用絕緣膜232而不使用絕緣膜237時，若絕緣膜232的厚度薄則電容元件205的電容值過大，不容易在低耗電量的情況下提高對像素寫入影像信號的速度。與此相反，若絕緣膜232的厚度厚，則內部應力過大，這引起電晶體的臨界電壓變動等電特性的惡化。此外，若絕緣膜232的內部應力大，則絕緣膜232容易從基板102剝離，由此良率降低。但是，藉由使用其相對介電常數比絕緣膜232低的氧化矽等的氧化絕緣物形成的絕緣膜237與絕緣膜232一起用作像素的電容元件的介電膜，可以將介電膜的介電常數調整 為所希望的值而不增加絕緣膜232的厚度。
此外，由於絕緣膜232是與實施方式1的絕緣膜132同樣的氮化絕緣膜，所以半導體膜219的導電率高，成為n型。此外，半導體膜219是由具有導體特性的金屬氧化物構成的具有透光性的導電膜。另外，半導體膜219的導電率比半導體膜111高。
此外，半導體膜219具有其導電率比半導體膜111高的區域。在本結構中，半導體膜219的至少接觸於絕緣膜232的區域是n型，其導電率比半導體膜111的接觸於絕緣膜229的區域高。
此外，較佳的是半導體膜219的氫濃度比半導體膜111高。在半導體膜219中，藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度為8×1019atoms/cm3以上，較佳為1×1020atoms/cm3以上，更佳為5×1020atoms/cm3以上。在半導體膜111中，藉由二次離子質譜分析法得到的氫濃度小於5×1019atoms/cm3，較佳為小於5×1018atoms/cm3，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步佳為1×1016atoms/cm3以下。
此外，半導體膜219的電阻率比半導體膜111低。半導體膜219的電阻率較佳為半導體膜111的電阻率的1×10-8倍以上且1×10-1倍以下，典型地為1×10-3Ωcm以上且小於1×104Ωcm，更佳為1×10-3Ωcm以上且小於1×10-1Ωcm。
在本實施方式的半導體裝置中，使電容元件205工作的方法與使實施方式1所記載的電容元件105工作的方法同樣，在使電容元件205工作的期間，將半導體膜219的電位(換言之，電容線115的電位)始終設定為比像素電極121的電位低電容元件205(MOS電容器)的臨界電壓(Vth)以上。注意，在電容元件205中，用作一個電極的半導體膜219為n型，由於導電率高，所以臨界電壓向負方向漂移。半導體膜219的電位(換言之，電容線115的電位)根據電容元件205的臨界電壓的向負方向的漂移量，從像素電極121的能夠達到的最低電位升高。因此，當電容元件205的臨界電壓示出較大的負值時，可以使電容線115的電位比像素電極121的電位高。
如本實施方式那樣，作為電容元件205的一個電極的半導體膜219為n型，藉由增大導電率，可以使臨界電壓向負方向漂移，所以與實施方式1的電容元件105相比，可以擴大使電容元件205工作時需要的電位的選擇寬度。因此，本實施方式在使電容元件205工作的期間始終可以穩定地使電容元件205工作，所以是較佳的。
此外，由於包括在電容元件205中的半導體膜219為n型，導電率高，所以即使縮小電容元件205的平面面積也可以獲得充分的電荷容量。由於構成半導體膜219的氧化物半導體的可見光的穿透率為80%至90%，所以縮小半導體膜219的面積，在像素中設置不形成半導體膜219的區域，由此可以提高從背光等光源發射的光的穿透率。
接著，參照圖11A、圖11B、圖12A及圖12B說明本實施方式所示的設置在基板102上的元件部的製造方法。
首先，在基板102上形成掃描線107、電容線115及閘極電極627，在基板102、掃描線107、電容線115及閘極電極627上形成加工為閘極絕緣膜127的絕緣膜，在該絕緣膜上形成半導體膜111、半導體膜119及半導體膜631，在該絕緣膜中形成到達電容線115的開口123來形成閘極絕緣膜127之後，形成信號線109、導電膜113、導電膜125、源極電極629及汲極電極633。接著，在閘極絕緣膜127、半導體膜111、半導體膜119、半導體膜631、信號線109、導電膜113、導電膜125、源極電極629及汲極電極633上形成絕緣膜128，在絕緣膜128上形成絕緣膜130(參照圖11A)。注意，到此為止的製程可以參照實施方式1進行。
接著，在至少重疊於半導體膜119的絕緣膜130的區域上形成遮罩，使用該遮罩進行加工來形成絕緣膜228及絕緣膜230，並露出半導體膜119(參照圖11B)。作為該遮罩可以使用藉由光微影製程形成的光阻遮罩，該加工可以利用乾蝕刻和濕蝕刻中的一者或兩者來進行。
接著，在露出半導體膜119的區域及絕緣膜230上形成絕緣膜233，在絕緣膜233上形成絕緣膜236(參照圖12A)。絕緣膜233是與實施方式1所說明的絕緣膜133 同樣的絕緣膜。絕緣膜236是與實施方式1所說明的絕緣膜136同樣的絕緣膜。此外，在形成絕緣膜233及絕緣膜236之後等，也可以以絕緣膜233接觸於半導體膜119的狀態下進行加熱處理。注意，到此為止的製程也可以參照實施方式1進行。
藉由電漿CVD法或濺射法形成使用氮化絕緣膜形成的絕緣膜233，半導體膜119暴露於電漿，在半導體膜119中生成氧缺陷。此外，藉由半導體膜119與由氮化絕緣膜形成的絕緣膜233接觸，氮或/及氫從絕緣膜233移動到半導體膜119。包含在絕緣膜233中的氫進入氧缺陷中，生成作為載子的電子。或者，以絕緣膜232為氮化絕緣膜，藉由以絕緣膜232接觸於半導體膜119的狀態下進行加熱處理，可以使包含在該氮化絕緣膜中的氮或/及氫移動到半導體膜119。包含在絕緣膜233中的氫進入氧缺陷中，生成作為載子的電子。其結果是，半導體膜119的導電率增大，而成為n型的半導體膜219。此外，半導體膜219是由具有導體特性的金屬氧化物構成的具有透光性的導電膜。半導體膜219的導電率比半導體膜111高。
接著，在絕緣膜228、絕緣膜230、絕緣膜233及絕緣膜236中形成到達導電膜113的開口117(參照圖9)，形成絕緣膜229、絕緣膜231、絕緣膜232及絕緣膜237，形成藉由開口117接觸於導電膜113的像素電極221(參照圖12B)。注意，到此為止的製程也可以參照實施方式1進行。
藉由上述製程，可以製造本實施方式中的半導體裝置。
在本發明的一個方式的半導體裝置中可以適當地改變電容元件的結構。參照圖13說明本結構的具體例子。此外，這裡，只說明與圖9及圖10所說明的電容元件105不同的電容元件245。
半導體膜219為n型，為了增大導電率，作為閘極絕緣膜227採用氮化絕緣膜的絕緣膜225、氧化絕緣膜的絕緣膜226的疊層結構，在至少設置有半導體膜219的區域只設置氮化絕緣膜的絕緣膜225。藉由採用這種結構，絕緣膜225的氮化絕緣膜接觸於半導體膜219的下表面，半導體膜219為n型，可以增大導電率。此時，電容元件245的介電膜是絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。此外，絕緣膜225及絕緣膜226可以適當地使用可應用於閘極絕緣膜127的絕緣膜，絕緣膜225可以是與絕緣膜132同樣的絕緣膜。此外，為了實現本結構，可以參照實施方式1適當地加工絕緣膜226。藉由採用圖13所示的結構，由於不進行絕緣膜129及絕緣膜131的蝕刻，所以可以防止減少半導體膜219的厚度，由此與圖9及圖10所示的半導體裝置相比可以提高良率。
此外，在圖13所示的結構中，也可以採用半導體膜219的上表面接觸於絕緣膜132的結構。換言之，在圖13 所示的絕緣膜129及絕緣膜131中，也可以去除接觸於半導體膜219的區域。此時，電容元件245的介電膜是絕緣膜132及絕緣膜137。藉由採用半導體膜219的上表面及下表面接觸於氮化絕緣膜的結構，與只有一個表面接觸於氮化絕緣膜的情況相比，效率好地充分使半導體膜219成為n型，可以增大導電率。
如上所述，藉由作為電容元件的一個電極使用在與包括在電晶體中的半導體膜相同的形成製程中形成的半導體膜，可以製造包括電容元件的半導體裝置，該電容元件的孔徑比典型地提高到55%以上，較佳為60%以上，並增大電荷容量。其結果是，可以獲得顯示品質優良的半導體裝置。
另外，由於包括在電晶體中的使用氧化物半導體形成的半導體膜的氧缺陷得到減少並且氫等雜質被減少，因此本發明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
注意，本實施方式所示的結構等可以與其他實施方式所示的結構及其變形例適當地組合而使用。
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明，該半導體裝置具有與上述實施方式不同的結構。在本實施方式中，以液晶顯示裝置為例子而說明本發明的一個方式的半導體裝置。此外，在本實施方式 所說明的半導體裝置中，包括在電容元件中的半導體膜與上述實施方式不同。此外，在本實施方式所說明的半導體裝置中，與上述實施方式所說明的半導體裝置同樣的結構可以參照上述實施方式。
以下說明設置在本實施方式所說明的液晶顯示裝置的像素部中的像素301的具體結構例子。圖14示出像素301的俯視圖。圖14所示的像素301包括電容元件305，電容元件305設置在由像素301內的電容線115及信號線109圍繞的區域。電容元件305藉由設置在開口123中的導電膜125電連接於電容線115。電容元件305包括由氧化物半導體形成且其導電率比半導體膜111高的半導體膜319、像素電極121以及作為介電膜形成在電晶體103上的絕緣膜(圖14中未圖示)。由於半導體膜319、像素電極121及介電膜都具有透光性，所以電容元件305具有透光性。
半導體膜319的導電率為10S/cm以上且1000S/cm以下，較佳為100S/cm以上且1000S/cm以下。
像這樣，半導體膜319具有透光性。換言之，可以在像素101內大面積地形成電容元件305。由此，可以獲得提高孔徑比，典型地是55%以上，較佳為60%以上，並增大了電荷容量的半導體裝置。其結果是，可以獲得顯示品質優良的半導體裝置。此外，由於包括在電容元件305中 的半導體膜319為n型，導電率高，所以也可以說半導體膜319是具有導電性的膜。由於包括在電容元件305中的半導體膜319的導電率高，所以即使縮小電容元件305的平面面積也可以獲得充分的電荷容量。由於構成半導體膜319的氧化物半導體的光穿透率為80%至90%，所以縮小半導體膜319的面積，在像素中設置不形成半導體膜319的區域，由此可以提高從背光等光源發射的光的穿透率。
接著，圖15是示出圖14的點劃線A1-A2間、點劃線B1-B2間、點劃線C1-C2間及設置在掃描線驅動電路104(參照圖1A)中的電晶體的剖面圖。這裡，省略掃描線驅動電路104的俯視圖，與此同時D1-D2示出掃描線驅動電路104的剖面圖。另外，這裡示出設置在掃描線驅動電路104中的電晶體的剖面圖，但是該電晶體可以設置在信號線驅動電路106中。
以下示出像素301的剖面結構。在基板102上設置有包括電晶體103的閘極電極的掃描線107。在掃描線107上設置有閘極絕緣膜127。在閘極絕緣膜127的與掃描線107重疊的區域上設置有半導體膜111，在閘極絕緣膜127上設置有半導體膜319。在半導體膜111及閘極絕緣膜127上設置有包括電晶體103的源極電極的信號線109及包括電晶體103的汲極電極的導電膜113。此外，在閘極絕緣膜127及半導體膜319上設置有電容線115。在閘極絕緣膜127、信號線109、半導體膜111、導電膜113、半導體膜319及電容線115上設置有用作電晶體103的保 護絕緣膜的絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。在絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137中設置有到達導電膜113的開口117，在開口117中及絕緣膜137上設置有像素電極121。
在本結構中的電容元件305中，一對電極中的一個電極是n型，是其導電率比半導體膜111高的半導體膜319，一對電極中的另一個電極是像素電極121，設置在一對電極之間的介電膜是絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。
半導體膜319可以使用可應用於半導體膜111的半導體。由於在形成半導體膜111的同時形成半導體膜319，所以半導體膜319包含構成半導體膜111的氧化物半導體的金屬元素。並且，由於半導體膜319的導電率比半導體膜111高較佳，所以較佳為包含增大導電率的元素(摻雜劑)。明確而言，在半導體膜319中作為摻雜劑包含硼、氮、氟、鋁、磷、砷、銦、錫、銻和稀有氣體元素中的一種以上。半導體膜319所包含的摻雜濃度較佳為1×1019atoms/cm3以上且1×1022atoms/cm3以下。由此，半導體膜319的導電率可以為10S/cm以上且1000S/cm以下，較佳為100S/cm以上且1000S/cm以下，可以使半導體膜319充分用作電容元件305的一方的電極。另外，半導體膜319具有其導電率比半導體膜111高的區域。在本結構中，半導體膜319的至少接觸於絕緣膜132的區域的導電率比半導體膜111的接觸於絕緣膜129的區域高。此外， 半導體膜319由於包含上述元素(摻雜劑)所以是n型，且導電率高，由此也可說是具有導電性的膜。
接著，參照圖16A、圖16B、圖17A及圖17B說明本實施方式所示的設置在基板102上的元件部的製造方法。
首先，在基板102上形成掃描線107、電容線115及閘極電極627，在基板102、掃描線107、電容線115及閘極電極627上形成加工為閘極絕緣膜127的絕緣膜126，在該絕緣膜126上形成半導體膜111及半導體膜119。此外，在重疊於閘極電極627的區域形成半導體膜631(參照圖16A)。注意，到此為止的製程可以參照實施方式1進行。
接著，在對半導體膜119添加摻雜劑形成半導體膜319之後，在絕緣膜126中形成到達電容線115的開口123形成閘極絕緣膜127之後，形成包括電晶體103的源極電極的信號線109、包括電晶體103的汲極電極的導電膜113、電連接半導體膜319與電容線115的導電膜125。此外，形成源極電極629及汲極電極633(參照圖16B)。
作為對半導體膜119添加摻雜劑的方法有如下方法：在半導體膜119以外的區域設置遮罩，使用該遮罩，藉由離子植入法或離子摻雜法等添加選自硼、氮、氟、鋁、磷、砷、銦、錫、銻和稀有氣體元素中的一種以上的摻雜 劑。此外，也可以將半導體膜119暴露於包含該摻雜劑的電漿來添加該摻雜劑，代替離子植入法或離子摻雜法。此外，也可以在添加摻雜劑之後進行加熱處理。該加熱處理可以參照進行半導體膜111及半導體膜119的脫氫化或脫水化的加熱處理的詳細內容適當地進行。
此外，添加摻雜劑的製程也可以在形成信號線109、導電膜113、導電膜125、源極電極629及汲極電極633之後進行。此時，摻雜劑不添加到半導體膜319中的接觸於信號線109、導電膜113及導電膜125的區域。
接著，在半導體膜111、半導體膜319、半導體膜631、信號線109、導電膜113、導電膜125、源極電極629、汲極電極633及閘極絕緣膜127上形成絕緣膜128，在絕緣膜128上形成絕緣膜130，在絕緣膜130上形成絕緣膜133。此外，在絕緣膜133上形成絕緣膜136(參照圖17A)。注意，該製程可以參照實施方式1進行。
接著，在絕緣膜128、絕緣膜130、絕緣膜133及絕緣膜136的重疊於導電膜113的區域形成到達導電膜113的開口117(參照圖14)，並形成絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。接著，形成藉由開口117接觸於導電膜113的像素電極121(參照圖17B)。注意，該製程也可以參照實施方式1進行。
藉由上述製程，可以製造本實施方式中的半導體裝置。
如上所述，作為電容元件的一個電極，藉由使用在與包括在電晶體中的半導體膜相同的形成製程中形成的半導體膜，可以製造具有在提高孔徑比的同時能夠增大電荷容量的電容元件的半導體裝置。由此，可以得到顯示品質優良的半導體裝置。
另外，由於包括在電晶體中的使用氧化物半導體形成的半導體膜的氧缺陷得到減少並且氫等雜質被減少，因此本發明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
注意，本實施方式所示的結構等可以與其他實施方式所示的結構及其變形例適當地組合而使用。
在本實施方式中，說明在上述實施方式所說明的包括在半導體裝置中的電晶體及電容元件中，可以應用於形成半導體膜的氧化物半導體的一個方式。
上述氧化物半導體較佳的是由如下半導體構成：非晶氧化物半導體、單晶氧化物半導體、多晶氧化物半導體以及包括結晶部的氧化物半導體(C Axis Aligned Crystalline Oxide Semiconductor：CAAC-OS)。CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部為能夠容納在一邊短於100nm的立方體的尺寸。因此，有時包括在CAAC-OS膜中的結晶部為能夠容納在一邊短於10nm、短於5nm或短於3nm的立方體的尺 寸。CAAC-OS膜的缺陷能階密度低於微晶氧化物半導體膜。下面，詳細說明CAAC-OS膜。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子遷移率的降低。
由利用TEM所得到的大致平行於樣本面的方向上的CAAC-OS膜的影像(剖面TEM影像)可知，在結晶部中金屬原子排列為層狀。各金屬原子層具有反映被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知，在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間，金屬原子的排列沒有規律性。
由剖面TEM影像以及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，在利用out-of-plane法來分析具有InGaZnO4的結晶的CAAC-OS膜時，在繞射角度(2θ)為31°附近時會出現峰值。由於該峰值源自InGaZnO4結晶的(009)面，由此可知CAAC-OS膜的結晶 具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射的in-plane法分析CAAC-OS膜時，在2θ為56°附近時會出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，在將2θ固定為56°附近並在以樣本面的法線向量為軸(φ軸)旋轉樣本的條件下進行分析(φ掃描)。在該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的晶化度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的 結晶成長而形成時，有時頂面附近的晶化度高於被形成面附近的晶化度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的晶化度改變，所以有時CAAC-OS膜中的晶化度根據區域而不同。
注意，在藉由out-of-plane法分析包含InGaZnO4結晶的CAAC-OS膜的情況下，除了2θ為31°附近的峰值之外，有時還觀察到2θ為36°附近的峰值。2θ為36°附近的峰值示出不具有c軸配向性的結晶包含在CAAC-OS膜的一部分中。較佳的是，在CAAC-OS膜中出現2θ為31°附近的峰值而不出現2θ為36°附近的峰值。
作為形成CAAC-OS膜的方法可以舉出如下三個方法。
第一個方法是：藉由在100℃以上且450℃以下的成膜溫度下形成氧化物半導體膜，形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第二個方法是：藉由在以薄厚度形成氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第三個方法是：藉由在以薄厚度形成第一層氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，並形成第二層氧化物半導體膜，來形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向量或表面 的法線向量的方向上一致的結晶部。
對於將CAAC-OS應用於氧化物半導體膜而形成的電晶體，起因於可見光或紫外光的照射的電特性的變動小。因此，將CAAC-OS應用於氧化物半導體膜的電晶體具有高可靠性。
此外，CAAC-OS較佳為使用多晶的氧化物半導體濺射靶材且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子有時剝離。此時，藉由使該平板狀或顆粒狀的濺射粒子在保持結晶狀態的情況下到達被形成面，可以形成CAAC-OS。
另外，為了形成CAAC-OS，較佳為採用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，可以降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的被形成面加熱溫度(例如，基板加熱溫度)，在濺射粒子到達被形成面之後發生濺射粒子的遷移。明確而言，在將被形成面加熱溫度設定為100℃以上且740℃以下，較佳為150℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的被形成面的溫度，當平板狀或顆粒狀的濺射粒子到達被形成面時，在該被形成面上發生遷移，濺射粒子的平坦的面附著到被形成面。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30體積%以上，較佳為100體積%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
藉由將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數混合，並進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到多晶的In-Ga-Zn-O化合物靶材。此外，也可以在冷卻(放冷)或加熱的同時進行該加壓處理。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及混合粉末時的莫耳數比可以根據所製造的濺射靶材適當地改變即可。
另外，氧化物半導體膜也可以採用層疊有多個氧化物半導體膜的結構。例如，也可以作為氧化物半導體膜採用第一氧化物半導體膜和第二氧化物半導體膜的疊層，並且第一氧化物半導體膜和第二氧化物半導體膜分別使用不同的原子數比的金屬氧化物。例如，可以作為第一氧化物半導體膜使用包含兩種金屬的氧化物、包含三種金屬的氧化物或者包含四種金屬的氧化物，作為第二氧化物半導體膜使用包含與第一氧化物半導體膜不同的兩種金屬的氧化物、包含三種金屬的氧化物或者包含四種金屬的氧化物。
作為氧化物半導體膜採用兩層結構，也可以使第一氧 化物半導體膜與第二氧化物半導體膜的構成元素相同，並使兩者的原子數比不同。例如，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=3：1：2，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1。此外，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=2：1：3，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=1：3：2。另外，各氧化物半導體膜的原子數比作為誤差包括上述原子數比的±20%的變動。
此時，較佳的是將第一氧化物半導體膜與第二氧化物半導體膜中的離閘極電極近的一側(通道一側)的氧化物半導體膜的In與Ga的原子數比設定為InGa。另外，較佳的是將離閘極電極遠的一側(背通道一側)的氧化物半導體膜的In與Ga的原子數比設定為In<Ga。藉由採用這些疊層結構，可以製造場效移動率高的電晶體。另一方面，藉由將離閘極電極近的一側(通道一側)的氧化物半導體膜的In與Ga的原子數比設定為In<Ga，將背通道一側的氧化物半導體膜的In與Ga的原子數比設定為InGa，可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
原子數比為In：Ga：Zn=1：3：2的第一氧化物半導體膜可以藉由使用原子數比為In：Ga：Zn=1：3：2的氧化物靶材的濺射法來形成。可以將基板溫度設定為室溫，作為濺射氣體使用氬或氬及氧的混合氣體來形成。原子數比為In：Ga：Zn=3：1：2的第二氧化物半導體膜可以使 用原子數比為In：Ga：Zn=3：1：2的氧化物靶材並使用第一氧化物半導體膜同樣的方法形成。
此外，作為氧化物半導體膜採用三層結構，也可以使第一氧化物半導體膜至第三氧化物半導體膜的構成元素相同，並使它們的原子數比不同。參照圖18說明作為氧化物半導體膜採用三層結構。
圖18所示的電晶體從閘極絕緣膜127一側依次層疊有第一氧化物半導體膜199a、第二氧化物半導體膜199b及第三氧化物半導體膜199c。作為構成第一氧化物半導體膜199a及第三氧化物半導體膜199c的材料使用可以以InM1xZnyOz(x1，y>1，z>0，M1=Ga、Hf等)表示的材料。注意，當使構成第一氧化物半導體膜199a及第三氧化物半導體膜199c的材料中包含Ga時，當所包含的Ga的比例多時，明確而言，當在可以以InM1xZnyOz表示的材料中超過x=10時，在成膜時有可能發生粉末，所以不適合的。
此外，構成第二氧化物半導體膜199b的材料使用可以以InM2xZnyOz(x1，yx，z>0，M2=Ga、Sn等)表示的材料。
以構成如下結構的方式適當地選擇第一氧化物半導體膜199a、第二氧化物半導體膜199b及第三氧化物半導體膜199c的材料，該結構是與第一氧化物半導體膜199a的傳導帶及第三氧化物半導體膜199c的傳導帶相比第二氧化物半導體膜199b的傳導帶離真空能階更深的阱結構。
此外，在氧化物半導體膜中第14族元素之一的矽或碳成為施體的供應源。由此，當矽或碳包含在氧化物半導體膜中時，氧化物半導體膜有可能成為n型化。由此，包含在各氧化物半導體膜中的矽的濃度及碳的濃度分別為3×1018/cm3以下，較佳為3×1017/cm3以下。尤其是，為了不在第二氧化物半導體膜199b中混入多量的第14族元素，較佳為用第一氧化物半導體膜199a及第三氧化物半導體膜199c夾住成為載子路徑的第二氧化物半導體膜199b或圍繞第二氧化物半導體膜199b。即，第一氧化物半導體膜199a及第三氧化物半導體膜199c也可以稱為障壁膜，該障壁膜防止在第二氧化物半導體膜199b中混入矽、碳等的第14族元素。
例如，也可以將第一氧化物半導體膜199a的原子數比設定為In：Ga：Zn=1：3：2，將第二氧化物半導體膜199b的原子數比設定為In：Ga：Zn=3：1：2，將第三氧化物半導體膜199c的原子數比設定為In：Ga：Zn=1：1：1。此外，第三氧化物半導體膜199c可以藉由使用原子數比設定為In：Ga：Zn=1：1：1的氧化物靶材的濺射法來形成。
或者，也可以採用層疊如下膜的三層結構：作為第一氧化物半導體膜199a使用將原子數比設定為In：Ga：Zn=1：3：2的氧化物半導體膜；作為第二氧化物半導體膜199b使用將原子數比設定為In：Ga：Zn=1：1：1或In：Ga：Zn=1：3：2的氧化物半導體膜；以及作為第三 氧化物半導體膜199c使用將原子數比設定為In：Ga：Zn=1：3：2的氧化物半導體膜。
由於第一氧化物半導體膜199a至第三氧化物半導體膜199c的構成元素相同，所以第二氧化物半導體膜199b與第一氧化物半導體膜199a之間的介面的缺陷能階(陷阱能階密度)很低。詳細地說，該缺陷能階(陷阱能階)比閘極絕緣膜127與第一氧化物半導體膜199a之間的介面的缺陷能階密度低。由此，如上所述藉由層疊氧化物半導體膜，可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
此外，藉由以構成如下阱結構的方式適當地選擇第一氧化物半導體膜199a、第二氧化物半導體膜199b及第三氧化物半導體膜199c的材料，該阱結構是與第一氧化物半導體膜199a的傳導帶及第三氧化物半導體膜199c的傳導帶相比第二氧化物半導體膜199b的傳導帶離真空能階更深的阱結構，可以提高電晶體的場效移動率，並可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
另外，也可以作為第一氧化物半導體膜199a至第三氧化物半導體膜199c應用結晶性不同的氧化物半導體。就是說，也可以採用適當地組合單晶氧化物半導體、多晶氧化物半導體、非晶氧化物半導體及CAAC-OS的結構。此外，當第一氧化物半導體膜199a至第三氧化物半導體膜199c中的任一個使用非晶氧化物半導體時，可以緩和 氧化物半導體膜的內部應力或外部應力，而降低電晶體的特性偏差。此外，可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
此外，較佳的是至少成為通道形成區的第二氧化物半導體膜199b為CAAC-OS。另外，背通道一側的氧化物半導體膜，即本實施方式中的第三氧化物半導體膜199c較佳為非晶或CAAC-OS。藉由採用上述那樣的結構，可以減少電晶體的隨時間的變化或因可靠性測試導致的臨界電壓的變動量。
本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而使用。
藉由使用上述實施方式所例示的電晶體及電容元件可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在同一個基板上，可以形成系統整合型面板(system-on-panel)。在本實施方式中，參照圖19A至圖21C說明使用上述實施方式所例示的電晶體的顯示裝置的例子。此外，圖20是示出沿圖19B中的M-N點劃線的剖面結構的剖面圖。此外，在圖20中關於像素部的結構只記載其一部分。
在圖19A中，以圍繞設置在第一基板901上的像素部902的方式設置有密封材料905，並且使用第二基板906 進行密封。在圖19A中，在第一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903及掃描線驅動電路904。此外，供應到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位藉由FPC(Flexible printed circuit：撓性印刷電路)918a、FPC918b供應。
在圖19B和圖19C中，以圍繞設置在第一基板901上的像素部902和掃描線驅動電路904的方式設置有密封材料905。此外，在像素部902和掃描線驅動電路904上設置有第二基板906。因此，像素部902及掃描線驅動電路904與顯示元件一起由第一基板901、密封材料905以及第二基板906密封。在圖19B和圖19C中，在第一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903。在圖19B和圖19C中，供應到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位由FPC918供應。
此外，圖19B和圖19C示出另行形成信號線驅動電路903並且將其安裝到第一基板901的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的 限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法或者TAB(Tape Automated Bonding：捲帶式自動接合)方法等。圖19A是藉由COG方法安裝信號線驅動電路903、掃描線驅動電路904的例子，圖19B是藉由COG方法安裝信號線驅動電路903的例子，而圖19C是藉由TAB方法安裝信號線驅動電路903的例子。
此外，顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有包含控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置或顯示裝置。此外，也可以用作光源(包括照明設備)代替顯示裝置。另外，顯示裝置還包括：安裝有諸如FPC或TCP的連接器的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路具有多個電晶體，可以應用上述實施方式所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。圖20示出作為顯示元件使用液晶元件的液晶顯 示裝置的例子。
圖20所示的液晶顯示裝置是垂直電場方式的液晶顯示裝置。液晶顯示裝置包括連接端子電極915及端子電極916，連接端子電極915及端子電極916藉由各向異性導電劑919電連接到FPC918所具有的端子。
連接端子電極915由與第一電極930相同的導電膜形成，並且，端子電極916由與電晶體910、電晶體911的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板901上的像素部902、掃描線驅動電路904包括多個電晶體，在圖20中示出像素部902所包括的電晶體910、掃描線驅動電路904所包括的電晶體911。在電晶體910及電晶體911上設置有相當於實施方式1所示的絕緣膜129、絕緣膜131及絕緣膜132的絕緣膜924。此外，在絕緣膜924上設置有相當於實施方式1所示的絕緣膜137的絕緣膜934。此外，絕緣膜923用作基底膜。
在本實施方式中，作為電晶體910可以應用上述實施方式1至實施方式3所示的設置在像素中的電晶體。作為電晶體911可以應用上述實施方式1至實施方式3所示的設置在掃描線驅動電路中的電晶體。另外，使用氧化物半導體膜927、絕緣膜924、絕緣膜934及第一電極930構成電容元件936。此外，氧化物半導體膜927藉由電極928電連接於電容佈線929。電極928使用與電晶體910、電晶體911的源極電極及汲極電極相同的材料及相 同的製程形成。電容佈線929使用與電晶體910、電晶體911的閘極電極相同的材料及相同的製程形成。注意，這裡作為電容元件936示出實施方式1所示的電容元件，但是，也可以適當地使用其他實施方式所示的電容元件。
設置在像素部902中的電晶體910與顯示元件電連接，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
作為顯示元件的液晶元件913包括第一電極930、第二電極931以及液晶層908。另外，以夾持液晶層908的方式設置有用作配向膜的絕緣膜932、絕緣膜933。此外，第二電極931設置在第二基板906一側，並且，第一電極930和第二電極931隔著液晶層908重疊。
關於對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、共用電極、反電極等)，可以根據取出光的方向、設置電極的位置以及電極的圖案結構選擇透光性或反射性。
第一電極930及第二電極931可以適當地使用與實施方式1所示的像素電極121相同的材料。
此外，間隔物935是藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制第一電極930與第二電極931之間的間隔(單元間隙)而設置的。此外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電 液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、均質相等。
另外，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成均質相之前呈現。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合手性試劑的液晶組成物用於液晶層。此外，配向膜由有機樹脂構成，由於有機樹脂包含氫或水等，所以有可能降低本發明的一個方式的半導體裝置的電晶體的電特性。於是，藉由作為液晶層使用藍相，可以製造本發明的一個方式的半導體裝置而不使用有機樹脂，可以獲得可靠性高的半導體裝置。
第一基板901和第二基板906由密封材料925固定。作為密封材料925，可以使用熱固性樹脂或光硬化性樹脂等有機樹脂。另外，密封材料925接觸於絕緣膜924。此外，密封材料925相當於圖19A至圖19C所示的密封材料905。
密封材料925設置在絕緣膜924上。此外，絕緣膜934設置在密封材料925的內側。絕緣膜924的最上層是氮化絕緣膜，可以抑制從外部侵入氫或水等雜質。另一方面，絕緣膜934具有高透濕性。因此，將絕緣膜934設置在密封材料925的內側，在絕緣膜924上設置密封材料925，可以抑制從外部侵入氫或水等雜質，並可抑制電晶體910及電晶體911的電特性的變動。
此外，在液晶顯示裝置中，適當地設置黑矩陣(遮光膜)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振光。此外，作為光源，也可以使用背光、側光燈等。
此外，由於電晶體容易被靜電等損壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
圖21A至圖21C示出在圖20所示的液晶顯示裝置中與將設置在基板906上的第二電極931電連接的公共連接部(焊盤部)形成在基板901上的例子。
公共連接部配置於與用來黏結基板901和基板906的密封材料重疊的位置，並且藉由密封材料所包含的導電粒子與第二電極931電連接。或者，在不與密封材料重疊的位置(注意，像素部以外的位置)設置公共連接部，並且，以與公共連接部重疊的方式將包含導電粒子的膏劑與密封材料另行設置，而與第二電極931電連接。
圖21A是公共連接部的剖面圖，並相當於圖21B所示的俯視圖的I-J。
共用電位線975設置在閘極絕緣膜922上並利用與圖21A和圖21B所示的電晶體910的源極電極971或汲極電極973相同的材料及製程製造。
此外，共用電位線975由絕緣膜924及絕緣膜934覆蓋，絕緣膜924及絕緣膜934在重疊於共用電位線975的 位置上具有多個開口。該開口在與使電晶體910的源極電極971或汲極電極973與第一電極930連接的接觸孔相同的製程中製造。
此外，共用電位線975及共用電極977在開口中連接。共用電極977設置在絕緣膜934上，並使用與連接端子電極915、像素部的第一電極930相同的材料及製程製造。
如此，與像素部902的切換元件的製程共同地製造公共連接部。
共用電極977是與包括在密封材料中的導電粒子接觸的電極，並與基板906的第二電極931電連接。
此外，如圖21C所示，共用電位線985也可以使用與電晶體910的閘極電極相同的材料及製程製造。
在圖21C所示的公共連接部中，共用電位線985設置在閘極絕緣膜922、絕緣膜924及絕緣膜934的下層，閘極絕緣膜922、絕緣膜924及絕緣膜934在重疊於共用電位線985的位置上具有多個開口。該開口在與使電晶體910的源極電極971或汲極電極973與第一電極930連接的接觸孔相同的製程中對絕緣膜924及絕緣膜934進行蝕刻之後，還對閘極絕緣膜922選擇性地進行蝕刻形成。
此外，共用電位線985及共用電極987在開口中連接。共用電極987設置在絕緣膜924上，並使用與連接端子電極915、像素部的第一電極930相同的材料及製程製造。
如上所述，藉由應用上述實施方式所示的電晶體及電容元件，可以提供提高了孔徑比且具有增大了電荷容量的電容元件的半導體裝置。其結果是，可以獲得顯示品質優良的半導體裝置。
另外，由於包括在電晶體中的使用氧化物半導體形成的半導體膜的氧缺陷得到減少並且氫等雜質被減少，因此本發明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
另外，本實施方式所述的結構等可以適當地與其它實施方式所述的結構等組合使用。
本發明的一個方式的半導體裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、外殼遊戲機。圖22A至圖22C示出上述電子裝置的一個例子。
圖22A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，示出利用四個桌腿9002支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源 供應線9005。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9003。由此可以提高顯示部9003的顯示品質。
顯示部9003具有觸屏輸入功能，藉由用手指等按觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入，並且桌子9000也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，而藉由屏面操作控制其他家電產品。例如，藉由使用具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來，從而也可以將桌子用作電視機。雖然當在小房間裡設置大屏面的電視機時自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖22B示出電視機9100。在電視機9100中，外殼9101組裝有顯示部9103，並且利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110，可以進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。 此外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖22B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9103、9107。由此可以提高電視機的顯示品質。
圖22C示出電腦9200，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9203。由此可以提高電腦9200的顯示品質。
圖23A和圖23B是能夠折疊的平板終端。圖23A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9631a、9631b。由此可以提高平板終端的顯示品質。
在顯示部9631a中，可以將其一部分用作觸控式螢幕的區域9632a，並且可以藉由按觸所顯示的操作鍵9638 來輸入資料。此外，作為一個例子在此示出：顯示部9631a的一半只具有顯示的功能，並且另一半具有觸控式螢幕的功能，但是不侷限於該結構。也可以採用顯示部9631a的全部區域具有觸控式螢幕的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸控式螢幕，並且將顯示部9631b用作顯示幕面。
此外，顯示部9631b也與顯示部9631a同樣，可以將其一部分用作觸控式螢幕的區域9632b。此外，藉由使用手指或觸控筆等按觸觸控式螢幕的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
此外，也可以對觸控式螢幕的區域9632a和觸控式螢幕的區域9632b同時進行按觸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端中的光感測器所檢測的使用時的外光的光量，省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖23A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，一方的尺寸和另一方的尺寸可以不同，並且它們的顯示品質也可以不同。例如顯示部9631a和顯示部9631b中的一方可以進行比另一方更高精細的顯示。
圖23B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634。此外，在圖23B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端可以折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖23A和圖23B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸控式螢幕、顯示部或影像信號處理部等。注意，太陽能電池9633可以設置在外殼9630的一面或兩面，因此可以進行高效的電池9635的充電。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖23C所示的方塊圖對圖23B所示的充放電控制電路9634的結構和工作進行說明。圖23C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至 SW3對應於圖23B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池9633所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以採用使SW1截止且使SW2導通來對電池9635進行充電的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法進行充電。
本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而實施。
在本實施例中，參照圖24A至圖24D及圖25說明氧化物半導體膜及多層膜的電阻。
首先，參照圖24A至圖24D說明樣本的結構。
圖24A是樣本1至樣本4的俯視圖，圖24B、圖24C及圖24D示出點劃線A1-A2的剖面圖。此外，由於樣本1至樣本4的俯視圖相同但剖面的疊層結構不同，所以剖面圖不同。圖24B示出樣本1的剖面圖，圖24C示出樣本2的剖面圖，圖24D示出樣本3及樣本4的剖面圖。
在樣本1中，在玻璃基板1901上形成絕緣膜1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成氧化物半導體膜1905。此外，由用作電極的導電膜1907、1909覆蓋氧化物半導體膜1905的兩端，由絕緣膜1910、1911覆蓋氧化物半導體膜1905及導電膜1907、1909。另外，在絕緣膜1910、1911中設置有開口部1913、1915，在該開口部露出導電膜1907、1909。
在樣本2中，在玻璃基板1901上形成絕緣膜1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成氧化物半導體膜1905。此外，由用作電極的導電膜1907、1909覆蓋氧化物半導體膜1905的兩端，由絕緣膜1911覆蓋氧化物半導體膜1905及導電膜1907、1909。另外，在絕緣膜1911中設置有開口部1917、1919，在該開口部露出導電膜1907、1909。
在樣本3及樣本4中，在玻璃基板1901上形成絕緣膜1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成多層膜1906。此外，由用作電極的導電膜1907、1909覆蓋多層膜1906的兩端，由絕緣膜1911覆蓋多層膜1906及導電膜1907、1909。另外，在絕緣膜 1911中設置有開口部1917、1919，在該開口部露出導電膜1907、1909。
像這樣，樣本1至樣本4的不同之處是接觸於氧化物半導體膜1905或多層膜1906上的絕緣膜的結構。在樣本1中，氧化物半導體膜1905與絕緣膜1910接觸，在樣本2中，氧化物半導體膜1905與絕緣膜1911接觸，在樣本3及樣本4中，多層膜1906與絕緣膜1911接觸。
接著，說明各樣本的製造方法。
首先，說明樣本1的製造方法。
作為絕緣膜1903，藉由電漿CVD法在玻璃基板1901上形成厚度為400nm的氮化矽膜。
接著，作為絕緣膜1904，藉由電漿CVD法在絕緣膜1903上形成厚度為50nm的氧氮化矽膜。
接著，作為氧化物半導體膜1905，藉由濺射法使用金屬氧化物靶材(In：Ga：Zn=1：1：1)在絕緣膜1904上形成厚度為35nm的IGZO膜。然後，使用藉由光微影製程形成的遮罩進行蝕刻處理來形成氧化物半導體膜1905。
接著，藉由濺射法在絕緣膜1903及氧化物半導體膜1905上依次層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜，然後使用藉由光微影製程形成的遮罩進行蝕刻處理，來形成導電膜1907及導電膜1909。
接著，作為絕緣膜1910，藉由電漿CVD法在絕緣膜 1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為450nm的氧氮化矽膜，然後在氮及氧的混合氛圍下以350℃進行1小時的加熱處理。
接著，作為絕緣膜1911，藉由電漿CVD法在絕緣膜1910上形成厚度為50nm的氮化矽膜。
接著，在絕緣膜1911上設置藉由光微影製程形成的遮罩，然後進行蝕刻處理，來形成絕緣膜1910、絕緣膜1911中的開口部1913、1915。
藉由上述製程製造樣本1。
接著，說明樣本2的製造方法。
作為絕緣膜1910，藉由電漿CVD法在樣本1的絕緣膜1903、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為450nm的氧氮化矽膜，然後在氮及氧的混合氛圍下以350℃進行1小時的加熱處理。然後去除絕緣膜1910。
接著，作為絕緣膜1911，藉由電漿CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為50nm的氮化矽膜。
接著，在絕緣膜1911上設置藉由光微影製程形成的遮罩，然後進行蝕刻處理，來在絕緣膜1911中形成開口部1917、1919。
藉由上述製程製造樣本2。
接著，說明樣本3的製造方法。
樣本3使用多層膜1906代替樣本2的氧化物半導體 膜1905。作為多層膜1906，在絕緣膜1904上使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺射法形成厚度為10nm的IGZO膜，接著使用金屬氧化物靶材(In：Ga：Zn=1：1：1)藉由濺射法形成厚度為10nm的IGZO膜，使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺射法形成厚度為10nm的IGZO膜。然後，使用藉由光微影製程形成的遮罩進行蝕刻處理，來形成多層膜1906。
藉由上述製程製造樣本3。
接著，說明樣本4的製造方法。
樣本4使用多層膜1906代替樣本2的氧化物半導體膜1905。此外，對樣本4與樣本3進行比較時構成多層膜1906的IGZO膜的厚度彼此不同。作為多層膜1906，在絕緣膜1904上使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺射法形成厚度為20nm的IGZO膜，接著使用金屬氧化物靶材(In：Ga：Zn=1：1：1)藉由濺射法形成厚度為15nm的IGZO膜，使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺射法形成厚度為10nm的IGZO膜。然後，使用藉由光微影製程形成的遮罩進行蝕刻處理，來形成多層膜1906。
藉由上述製程製造樣本4。
接著，對設置在樣本1至樣本4中的氧化物半導體膜1905及多層膜1906的薄層電阻進行測量。在樣本1中，將探針接觸於開口部1913及開口部1915，對氧化物半導體膜1905的薄層電阻進行測量。此外，在樣本2至樣本 4中，將探針接觸於開口部1917及開口部1919，對氧化物半導體膜1905及多層膜1906的薄層電阻進行測量。此外，在樣本1至樣本4的氧化物半導體膜1905及多層膜1906中，導電膜1907與導電膜1909對置的寬度為1mm，導電膜1907與導電膜1909之間的距離為10μm。此外，在樣本1至樣本4中，導電膜1907為接地電位，對導電膜1909施加1V。
圖25示出樣本1至樣本4的薄層電阻。
樣本1的薄層電阻大約為1×1011Ω/s.q.。樣本2的薄層電阻為2620Ω/s.q.。樣本3的薄層電阻為4410Ω/s.q.。另外，樣本4的薄層電阻為2930Ω/s.q.。
像這樣，接觸於氧化物半導體膜1905及多層膜1906的絕緣膜的不同，氧化物半導體膜1905及多層膜1906的薄層電阻不同。
另外，當將上述樣本1至樣本4的薄層電阻換算為電阻率時，樣本1為3.9×105Ωcm，樣本2為9.3×10-3Ωcm，樣本3為1.3×10-2Ωcm，樣本4為1.3×10-2Ωcm。
在樣本1中，在氧化物半導體膜1905上且與其接觸地形成有用於絕緣膜1910的氧氮化矽膜，與用於絕緣膜1911的氮化矽膜離開地形成。另一方面，在樣本2至樣本4中，在氧化物半導體膜1905及多層膜1906上且與其接觸地形成有用於絕緣膜1911的氮化矽膜。像這樣，藉由氧化物半導體膜1905及多層膜1906與用於絕緣膜1911的氮化矽膜接觸地設置，在氧化物半導體膜1905及 多層膜1906中形成缺陷，典型地形成氧缺陷，並且包含在該氮化矽膜中的氫移動或擴散到氧化物半導體膜1905及多層膜1906。其結果是提高氧化物半導體膜1905及多層膜1906的導電性。
例如，當作為電晶體的通道形成區使用氧化物半導體膜時，如樣本1所示與氧化物半導體膜接觸地設置氧氮化矽膜較佳。此外，作為用於電容元件的電極的具有透光性的導電膜，如樣本2至樣本4所示，較佳的是與氧化物半導體膜或多層膜接觸地設置氮化矽膜。藉由使用這種結構，即使在同一製程中形成用於電晶體的通道形成區的氧化物半導體膜或多層膜以及用於電容元件的電極的氧化物半導體膜或多層膜，也可以改變氧化物半導體膜及多層膜的電阻率。
接著，在樣本2及樣本3中，對保存在高溫度且高濕度的環境下的樣本的薄層電阻值進行測量。以下說明這裡所使用的各樣本的條件。此外，這裡，在一部分的條件中，使用與樣本2及樣本3不同的條件。由此，將樣本2與樣本3的結構相同但製造條件不同的樣本分別稱為樣本2a及樣本3a。
首先，說明樣本2a的製造方法。
在玻璃基板1901上形成絕緣膜1903及絕緣膜1904。
作為氧化物半導體膜1905，藉由濺射法使用金屬氧化物靶材(In：Ga：Zn=1：1：1)在絕緣膜1904上形成 厚度為35nm的IGZO膜。然後，在使用藉由光微影製程形成的遮罩進行蝕刻處理之後，以350℃或450℃進行加熱處理，來形成氧化物半導體膜1905。
藉由濺射法在絕緣膜1903及氧化物半導體膜1905上依次層疊厚度為50nm的鈦膜及厚度為400nm的銅膜，然後使用藉由光微影製程形成的遮罩進行蝕刻處理，來形成導電膜1907及導電膜1909。
接著，作為絕緣膜1910，藉由電漿CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為450nm的氧氮化矽膜，然後在氮及氧的混合氛圍下以350℃進行1小時的加熱處理。
接著，作為絕緣膜1911，藉由電漿CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為50nm的氮化矽膜。此外，將氮化矽膜的成膜溫度設定為220℃或350℃。
接著，在絕緣膜1911上設置藉由光微影製程形成的遮罩，然後進行蝕刻處理，來在絕緣膜1910及絕緣膜1911中形成開口部1913、1915。
藉由上述製程製造樣本2a。
接著，說明樣本3a的製造方法。
在樣本3a中使用多層膜1906代替樣本2a的氧化物半導體膜1905。作為多層膜1906，在絕緣膜1904上使用金屬氧化物靶材(In：Ga：Zn=1：1：1)藉由濺射法形成厚度為10nm的IGZO膜，接著使用金屬氧化物靶材 (In：Ga：Zn=1：3：2)藉由濺射法形成厚度為10nm的IGZO膜。然後，在使用藉由光微影製程形成的遮罩進行蝕刻處理之後，以350℃或450℃進行加熱處理，來形成多層膜1906。
藉由上述製程製造樣本3a。
接著，對設置在樣本2a及樣本3a中的氧化物半導體膜1905及多層膜1906的薄層電阻進行測量。在樣本2a及樣本3a中，將探針接觸於開口部1917及開口部1919，測量氧化物半導體膜1905及多層膜1906的薄層電阻。此外，在樣本2a及樣本3a的氧化物半導體膜1905及多層膜1906中，導電膜1907與導電膜1909對置的寬度為1.5mm，導電膜1907與導電膜1909之間的距離為10μm。此外，在樣本2a及樣本3a中，導電膜1907為接地電位，對導電膜1909施加1V。此外，在溫度為60℃且濕度為95%的氛圍下，在保存樣本2a及樣本3a60個小時及130個小時之後，測量各樣本的薄層電阻值。
圖29示出樣本2a及樣本3a的薄層電阻值。此外，在圖29中，實線示出在各樣本中作為絕緣膜1910形成的氮化矽膜的成膜溫度為220℃，虛線示出成膜溫度為350℃。另外，黑標記示出在各樣本中在形成氧化物半導體膜1905或多層膜1906之後以350℃進行加熱處理，白標記示出在形成氧化物半導體膜1905或多層膜1906之後以450℃進行加熱處理。圓形標記示出各樣本具有氧化物半導體膜1905，即樣本2a。三角標記示出各樣本具有多層 膜1906，即樣本3a。此外，在圖29中不示出在形成多層膜1906之後以350℃進行加熱的樣本3a的測量結果，即黑三角標記。
從圖29可知樣本2a及樣本3a的薄層電阻值低，作為電容元件的電極滿足較佳的薄層電阻值，即0.2Ω/s.q.以下。此外，可知樣本2a及樣本3a的薄層電阻值的時間變動量少。如上所述，由於在高溫度且高濕度的環境下接觸於氮化矽膜的氧化物半導體膜或多層膜的薄層電阻值的變動量少，所以可以用於用作電容元件的電極的具有透光性的導電膜。
接著，圖30示出在樣本2a及樣本3a中將基板溫度設定為25℃、60℃及150℃，測量各個薄層電阻值的結果。此外，這裡，作為樣本2a及樣本3a使用如下方法形成的樣本，作為絕緣膜1910形成的氮化矽膜的成膜溫度為220℃，在形成氧化物半導體膜1905或多層膜1906之後，以350℃進行加熱處理。黑圓形標記示出樣本2a的測量結果，黑三角標記示出樣本3a的測量結果。
從圖30可知，即使使基板溫度升高氧化物半導體膜1905及多層膜1906的薄層電阻值也不變動。即，接觸於氮化矽膜的氧化物半導體膜或多層膜也可以稱為簡並半導體。由於接觸於氮化矽膜的氧化物半導體膜或多層膜即使基板溫度變化薄層電阻值的變動也少，所以可以用於用作電容元件的電極的具有透光性的導電膜。
本實施例所示的結構可以與其他實施方式或實施例所 示的結構適當地組合而實施。
在本實施例中，參照圖26A及圖26B說明氧化物半導體膜及形成在氧化物半導體膜上的絕緣膜的雜質分析。
在本實施例中，作為用於雜質分析的樣本，製造兩種樣本(以下稱為樣本5及樣本6)。
首先，以下示出樣本5的製造方法。
在樣本5中，在玻璃基板上形成IGZO膜，然後形成氮化矽膜。然後，在氮氛圍下以450℃進行1個小時的熱處理，接著在氮及氧的混合氣體氛圍(氮=80%，氧=20%)下以450℃進行1個小時的熱處理。
此外，作為IGZO膜的成膜條件採用如下條件來形成厚度為100nm的IGZO膜：藉由濺射法使用金屬氧化物靶材(In：Ga：Zn=1：1：1)；Ar/O2=100/100sccm(O2=50%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=170℃。
此外，作為氮化矽膜的成膜條件藉由電漿CVD法採用如下條件來形成厚度為100nm的氮化矽膜：SiH4/N2/NH3=50/5000/100sccm；壓力=100Pa；成膜功率=1000W；基板溫度=220℃。
下面，以下示出樣本6的製造方法。
在玻璃基板上形成IGZO膜，然後層疊形成氧氮化矽膜及氮化矽膜。然後，在氮氛圍下以450℃進行1個小時 的熱處理，接著在氮及氧的混合氣體氛圍(氮=80%，氧=20%)下以450℃進行1個小時的熱處理。
此外，作為IGZO膜的成膜條件及氮化矽膜的成膜條件使用與樣本5相同的條件。此外，作為氧氮化矽膜的成膜條件藉由電漿CVD法採用如下條件來形成厚度為50nm的氧氮化矽膜：SiH4/N2O=30/4000sccm；壓力=40Pa；成膜功率=150W；基板溫度=220℃，然後藉由電漿CVD法採用如下條件來形成厚度為400nm的氧氮化矽膜：SiH4/N2O=160/4000sccm；壓力=200Pa；成膜功率=1500W；基板溫度=220℃。
圖26A及圖26B示出樣本5及樣本6的雜質分析結果。
另外，作為雜質分析，使用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)，從圖26A及圖26A所示的箭頭的方向進行分析。即，從玻璃基板一側進行測量。
此外，圖26A是藉由樣本5的測量獲得的氫(H)的濃度分佈。圖26B是藉由樣本6的測量獲得的氫(H)的濃度分佈
從圖26A可知IGZO膜中的氫(H)濃度為1.0×1020atoms/cm3。此外，可知氮化矽膜中的氫(H)濃度為1.0×1023atoms/cm3。另外，從圖26B可知IGZO膜中的氫(H)濃度為5.0×1019atoms/cm3。此外，可知氧氮化矽膜中的氫(H)濃度為3.0×1021atoms/cm3。
另外，已知：在SIMS分析中，由於其測量原理而難以獲得樣本表面附近或與材質不同的膜之間的疊層介面附近的準確資料。因此，當使用SIMS來分析膜中的厚度方向上的氫(H)的分佈時，採用在目標的膜所存在的範圍中沒有值的極端變動且可以獲得大致恆定的強度的區域中的平均值。
像這樣，藉由改變接觸於IGZO膜的絕緣膜的結構，可確認到IGZO膜中的氫(H)濃度的差異。
例如，當作為電晶體的通道形成區使用上述IGZO膜時，如樣本6所示與IGZO膜接觸地設置氧氮化矽膜較佳。此外，作為用於電容元件的電極的具有透光性的導電膜，如樣本5所示，與IGZO膜接觸地設置氮化矽膜較佳。藉由使用這種結構，即使在同一製程中形成用於電晶體的通道形成區的IGZO膜以及用於電容元件的電極的IGZO膜，也可以改變IGZO膜中的氫濃度。
在本實施例中，參照圖27A至圖27C及圖28說明氧化物半導體膜及多層膜的缺陷量。
首先，說明樣本的結構。
樣本7包括形成在石英基板上的厚度為35nm的氧化物半導體膜及形成在氧化物半導體膜上的厚度為100nm的氮化絕緣膜。
樣本8及樣本9包括形成在石英基板上的厚度為 30nm的多層膜及形成在多層膜上的厚度為100nm的氮化絕緣膜。此外，樣本8的多層膜依次層疊有厚度為10nm的第一IGZO膜、厚度為10nm的第二IGZO膜及厚度為10nm的第三IGZO膜。此外，樣本9依次層疊有厚度為20nm的第一IGZO膜、厚度為15nm的第二IGZO膜及厚度為10nm的第三IGZO膜。樣本8及樣本9與樣本7的不同之處在於包括多層膜代替氧化物半導體膜。
樣本10包括形成在石英基板上的厚度為100nm的氧化物半導體膜、形成在氧化物半導體膜上的厚度為250nm的氧化絕緣膜及形成在氧化絕緣膜上的厚度為100nm的氮化絕緣膜。樣本10與樣本7至樣本9的不同之處在於氧化物半導體膜不接觸於氮化絕緣膜而接觸於氧化絕緣膜。
下面，說明各樣本的製造方法。
首先，說明樣本7的製造方法。
作為氧化物半導體膜，在石英基板上形成厚度為35nm的IGZO膜。作為IGZO膜的成膜條件藉由濺射法採用如下條件：金屬氧化物靶材(In：Ga：Zn=1：1：1)；Ar/O2=100sccm/100sccm(O2=50%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=170℃。
接著，作為第一加熱處理在氮氛圍下以450℃進行1個小時的加熱處理，然後在氮及氧的混合氣體氛圍(氮=80%，氧=20%)以450℃進行1個小時的加熱處理。
接著，在氧化物半導體膜上作為氮化絕緣膜形成厚度 為100nm的氮化矽膜。作為氮化矽膜的成膜條件，藉由電漿CVD法採用如下條件：SiH4/N2/NH3=50/5000/100sccm；壓力=100Pa；成膜功率=1000W；基板溫度=350℃。
接著，作為第二加熱處理在氮氛圍下以250℃進行1個小時的加熱處理。
藉由上述製程製造樣本7。
下面，說明樣本8的製造方法。
在樣本8中形成多層膜代替樣本7的氧化物半導體膜。作為多層膜，藉由濺射法在石英基板上採用如下條件來形成厚度為10nm的第一IGZO膜：使用金屬氧化物靶材(In：Ga：Zn=1：3：2)；Ar/O2=180/20sccm(O2=10%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=25℃。接著，藉由濺射法採用如下條件來形成厚度為10nm的第二IGZO膜：使用金屬氧化物靶材(In：Ga：Zn=1：1：1)；Ar/O2=100/100sccm(O2=50%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=170℃。接著，藉由濺射法採用如下條件來形成厚度為10nm的第三IGZO膜：使用金屬氧化物靶材(In：Ga：Zn=1：3：2)；Ar/O2=180/20sccm(O2=10%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=25℃。
其他製程與樣本7相同。藉由上述製程形成樣本8。
下面，說明樣本9的製造方法。
在樣本9中形成多層膜代替樣本7的氧化物半導體 膜。作為多層膜，在石英基板上使用與樣本8所示的第一IGZO膜相同的條件形成厚度為20nm的第一IGZO膜。接著，藉由濺射法使用與樣本8所示的第二IGZO膜相同的條件形成厚度為15nm的第二IGZO膜。接著，使用樣本8所示的第三IGZO膜相同的條件形成厚度為10nm的第二IGZO膜。
其他製程與樣本7相同。藉由上述製程形成樣本9。
下面，說明樣本10的製造方法。
樣本10使用與樣本7相同的條件在石英基板上形成厚度為100nm的氧化物半導體膜。
接著，使用與樣本7相同的條件進行第一加熱處理。
接著，在氧化物半導體膜上作為氧化絕緣膜形成厚度為50nm的第一氧氮化矽膜及厚度為200nm的第二氧氮化矽膜。這裡，藉由電漿CVD法採用如下條件來形成厚度為50nm的第一氧氮化矽膜：SiH4/N2O=30/4000sccm；壓力=40Pa；成膜功率=150W；基板溫度=220℃，然後藉由電漿CVD法採用如下條件來形成厚度為200nm的第二氧氮化矽膜：SiH4/N2O=160/4000sccm；壓力=200Pa；成膜功率=1500W；基板溫度=220℃。另外，第二氧氮化矽膜是包含比滿足化學計量組成的氧多的氧的膜。
接著，使用與樣本7相同的條件在氧化絕緣膜上形成厚度為100nm的氮化矽膜。
接著，使用與樣本7相同的條件進行第二加熱處理。
藉由上述製程形成樣本10。
下面，對樣本7至樣本10進行ESR測量。藉由ESR測量，可以在規定的溫度下，從產生微波的吸收的磁場的值(H0)用算式g=hv/βH0來算出參數g值。注意，v是微波的頻率。h是普朗克常數，β是玻爾磁子(Bohr magneton)，都是常數。
在此，以下述條件進行ESR測量。將測量溫度設定為室溫(25℃)，將8.92GHz的高頻功率(微波功率)設定為20mW，並且將磁場的方向設定為與所製造的樣本的膜表面平行的方向。
圖27A至圖27C示出藉由對樣本7至樣本9所包括的氧化物半導體膜及多層膜進行ESR測量而得到的一次微分曲線。圖27A示出樣本7的測量結果，圖27B示出樣本8的測量結果，圖27C示出樣本9的測量結果。
圖28示出藉由對樣本10所包括的氧化物半導體膜進行ESR測量而得到的一次微分曲線。
在圖27A至圖27C中，當樣本7的g值為1.93時檢測出起因於氧化物半導體膜中的缺陷的具有對稱性的信號。當樣本8及樣本9的g值為1.95時檢測出起因於多層膜中的缺陷的具有對稱性的信號。樣本7的g值為1.93時的自旋密度為2.5×1019spins/cm3，樣本8的g值為1.93及1.95時的自旋密度的總和為1.6×1019spins/cm3，樣本9的g值為1.93及1.95時的自旋密度的總和為2.3×1019spins/cm3。即，可知氧化物半導體膜及多層膜包括缺陷。此外，作為氧化物半導體膜及多層膜的缺陷的一個例子有 氧缺陷。
在圖28中，樣本10與樣本7的氧化物半導體膜、樣本8及樣本9的多層膜相比，即使氧化物半導體膜的厚度厚，也沒有檢測出起因於缺陷的具有對稱性的信號，換言之，檢測下限以下(在此，檢測下限為3.7×1016spins/cm3)。由此，不能檢測出氧化物半導體膜所包括的缺陷量。
當氧化物半導體膜或多層膜接觸於氮化絕緣膜、這裡是藉由電漿CVD法形成的氮化矽膜時，在氧化物半導體膜或多層膜中形成缺陷，典型地形成氧缺陷。另一方面，當在氧化物半導體膜中設置氧化絕緣膜、這裡是設置氧氮化矽膜時，包含在氧氮化矽膜中的過剩氧，即包含比滿足化學計量組成的氧多的氧擴散到氧化物半導體膜，由此不增加氧化物半導體膜中的缺陷。
如上所述，如樣本7至樣本9所示，接觸於氮化絕緣膜的氧化物半導體膜或多層膜的缺陷多，典型的是氧缺陷多，而導電性高，所以可以用作電容元件的電極。另一方面，如樣本10所示，接觸於氧化絕緣膜的氧化物半導體膜或多層膜的氧缺陷量少，而導電性低，所以可以用作電晶體的通道形成區。
這裡，以下說明接觸於氮化物絕緣膜的氧化物半導體膜及多層膜的電阻率降低的原因。
首先，說明存在於氧化物半導體膜中的H的形態的能量差及穩定性的計算結果。這裡，作為氧化物半導體膜使用InGaZnO4。
在用於計算的結構中，以InGaZnO4的六方晶的單位晶格在a軸及b軸方向上放大至兩倍的84原子塊體模型為基礎。
作為塊體模型，準備將與三個In原子及一個Zn原子接合的一個O原子置換為H原子的模型(參照圖31A)。此外，圖31B示出在圖31A中從c軸看InO層中的ab面時的圖。將去除與三個In原子及一個Zn原子接合的一個O原子的區域稱為氧缺陷Vo，在圖31A及圖31B中用虛線示出氧缺陷Vo。此外，將位於氧缺陷Vo中的H原子表示為VoH。
此外，在塊體模型中，去除與三個In原子及一個Zn原子接合的一個O原子，形成氧缺陷(Vo)。準備在該Vo附近對於ab面與一個Ga原子及兩個Zn原子接合的O原子接合於H原子的模型(參照圖31C)。此外，圖31D示出在圖31C中從c軸看InO層中的ab面的圖。在圖31C及圖31D中，以虛線示出氧缺陷Vo。另外，將包括氧缺陷Vo且包括在氧缺陷Vo附近對於ab面與一個Ga原子及兩個Zn原子接合的O原子接合於H原子的模型表示為Vo+H。
對上述兩個模型在固定晶格常數的情況下進行最優化計算來算出總能量。注意，可說總能量值越小，其結構越 穩定。
在計算中使用第一原理計算軟體VASP(The Vienna Ab initio simulation package)。表1示出計算條件。
作為電子狀態贗勢使用利用Projector Augmented Wave(PAW)法生成的位勢，作為泛函使用GGA/PBE(Generalized-Gradient-Approximation/Perdew-Burke-Ernzerhof)。
此外，表2示出藉由計算算出的兩個模型的總能量。
從表2可知VoH的總能量比Vo+H的總能量小0.78eV。因此，可說VoH與Vo+H相比穩定。由此，當H原子接近於氧缺陷(Vo)時，與接合於O原子相比，H原子容易被引入到氧缺陷(Vo)中。
下面，說明H原子被引入到氧缺陷(Vo)中的VoH的形成能量及帶電狀態的計算結果。VoH根據帶電狀態的不同其形成能量不同，並且還依賴於費米能量。因此，VoH依賴於費米能階而穩定的帶電狀態不同。這裡，VoH釋放一個電子的狀態表示為(VoH)+，俘獲一個電子的狀態表示為(VoH)-，電子不移動的狀態表示為(VoH)0。下面計算(VoH)+、(VoH)-、(VoH)0的形成能量。
在計算中使用第一原理計算軟體VASP。表3示出計算條件。
作為電子狀態贗勢計算使用利用Projector Augmented Wave(PAW)法生成的位勢，作為泛函使用Heyd-Scuseria-Ernzerhof(HSE)DFT混合泛函(HSE06)。
另外，在計算氧缺陷的形成能量時假設氧缺陷濃度的稀薄極限，校正電子及電洞過剩地擴展到傳導帶、價電子 帶而算出能量。另外，以完全的結晶的價電子帶上端為能量原點，來源於缺陷結構的價電子帶的偏差用平均靜電位勢校正。
圖32A示出(VoH)+、(VoH)-、(VoH)0的形成能量。橫軸示出費米能階，縱軸示出形成能量。實線示出(VoH)+的形成能量，點劃線示出(VoH)0的形成能量，虛線示出(VoH)-的形成能量。此外，VoH的電荷從(VoH)+經過(VoH)0變為(VoH)-的遷移能階表示為ε(+/-)。
圖32B示出VoH的熱力學遷移能階。從計算結果可知InGaZnO4的能隙為2.739eV。此外，當價電子帶的能量為0eV時，遷移能階(ε(+/-))為2.62eV，存在於傳導帶的正下方。由此可知，藉由H原子被引入到氧缺陷(Vo)中，InGaZnO4成為n型。
當氧化物半導體膜暴露於電漿時，氧化物半導體膜受到損傷，而在氧化物半導體膜中生成缺陷，典型地生成氧缺陷。此外，當氧化物半導體膜接觸於氮化絕緣膜時，包含在氮化絕緣膜中的氫移動到氧化物半導體膜。其結果是，氫進入到包括在氧化物半導體膜中的氧缺陷，由此在氧化物半導體膜中形成VoH，氧化物半導體膜成為n型，從而電阻率降低。如上所述，可以將接觸於氮化絕緣膜的氧化物半導體膜用作電容元件的電極。
Claims (10)
- 一種半導體裝置，包括：第一絕緣膜；第一金屬氧化物膜，在該第一絕緣膜上方且與該第一絕緣膜接觸；第二金屬氧化物膜，在該第一絕緣膜上方且與該第一絕緣膜接觸；電晶體，該電晶體包括作為通道形成區的該第一金屬氧化物膜；像素電極，與該第二金屬氧化物膜重疊；第二絕緣膜，在該第一金屬氧化物膜和該第二金屬氧化物膜上方且與該第一金屬氧化物膜的一部分接觸；以及第三絕緣膜，在該第二絕緣膜上方，其中，該第三絕緣膜藉由在該第二絕緣膜中的開口與該第二金屬氧化物膜的一部分接觸且與該第一金屬氧化物膜重疊，以及其中，在該第二金屬氧化物膜的至少該部分中的氫濃度大於或等於8×1019atoms/cm3。
- 一種半導體裝置，包括：第一絕緣膜；第一金屬氧化物膜，在該第一絕緣膜上方且與該第一絕緣膜接觸；第二金屬氧化物膜，在該第一絕緣膜上方且與該第一絕緣膜接觸；電晶體，該電晶體包括作為通道形成區的該第一金屬氧化物膜；第二絕緣膜，在該第一金屬氧化物膜和該第二金屬氧化物膜上方且與該第一金屬氧化物膜的一部分接觸；以及第三絕緣膜，在該第二絕緣膜上方，其中，該第三絕緣膜藉由在該第二絕緣膜中的開口與該第二金屬氧化物膜的一部分接觸且與該第一金屬氧化物膜重疊，其中，在該第二金屬氧化物膜的至少該部分中的氫濃度大於或等於8×1019atoms/cm3，以及其中，該第二金屬氧化物膜的該部分的電阻率低於該第一金屬氧化物膜的電阻率。
- 如請求項2所述之半導體裝置，其中，該第二金屬氧化物膜的該部分的該電阻率大於或等於該第一金屬氧化物膜的該電阻率的1×10-8倍且小於或等於該第一金屬氧化物膜的該電阻率的1×10-1倍。
- 如請求項2所述之半導體裝置，進一步包括：像素電極，與該第二金屬氧化物膜重疊。
- 如請求項1或2所述之半導體裝置，其中，在該第二金屬氧化物膜的該部分中的該氫濃度大於在該第一金屬氧化物膜中的氫濃度。
- 如請求項1或2所述之半導體裝置，其中，在該第二金屬氧化物膜的該部分中的該氫濃度大於或等於5×1020atoms/cm3。
- 如請求項1或2所述之半導體裝置，其中，該第三絕緣膜包括比氧更多的氮，以及其中，該第二絕緣膜包括比氮更多的氧。
- 如請求項1或2所述之半導體裝置，其中，該第一金屬氧化物膜和該第二金屬氧化物膜含有相同金屬元素。
- 如請求項1或2所述之半導體裝置，其中，該第一金屬氧化物膜和該第二金屬氧化物膜各含有銦、鎵和鋅。
- 如請求項9所述之半導體裝置，其中，在原子百分比中，該第一金屬氧化物膜和該第二金屬氧化物膜各含有比鎵多的銦和比鋅多的銦。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012192214 | 2012-08-31 | ||
| JP2012-192214 | 2012-08-31 | ||
| JP2013054021 | 2013-03-15 | ||
| JP2013-054021 | 2013-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201820542A TW201820542A (zh) | 2018-06-01 |
| TWI657539B true TWI657539B (zh) | 2019-04-21 |
Family
ID=50186199
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105142063A TWI611511B (zh) | 2012-08-31 | 2013-08-06 | 半導體裝置 |
| TW102128124A TWI575663B (zh) | 2012-08-31 | 2013-08-06 | 半導體裝置 |
| TW106137190A TWI657539B (zh) | 2012-08-31 | 2013-08-06 | 半導體裝置 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105142063A TWI611511B (zh) | 2012-08-31 | 2013-08-06 | 半導體裝置 |
| TW102128124A TWI575663B (zh) | 2012-08-31 | 2013-08-06 | 半導體裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US9478535B2 (zh) |
| JP (5) | JP6245898B2 (zh) |
| KR (5) | KR102208351B1 (zh) |
| CN (1) | CN103681655B (zh) |
| TW (3) | TWI611511B (zh) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054175A (zh) | 2012-08-03 | 2018-05-18 | 株式会社半导体能源研究所 | 半导体装置 |
| US8937307B2 (en) | 2012-08-10 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| DE102013216824A1 (de) | 2012-08-28 | 2014-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| US9535277B2 (en) | 2012-09-05 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Conductive oxide film, display device, and method for forming conductive oxide film |
| KR102400509B1 (ko) | 2012-09-13 | 2022-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| US9018624B2 (en) | 2012-09-13 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic appliance |
| US8981372B2 (en) | 2012-09-13 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic appliance |
| US8927985B2 (en) | 2012-09-20 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102209871B1 (ko) | 2012-12-25 | 2021-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN110137181A (zh) | 2012-12-28 | 2019-08-16 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| TWI607510B (zh) * | 2012-12-28 | 2017-12-01 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| US9269315B2 (en) | 2013-03-08 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of semiconductor device |
| US9231002B2 (en) | 2013-05-03 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US9704894B2 (en) | 2013-05-10 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel electrode including oxide |
| US9817520B2 (en) * | 2013-05-20 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Imaging panel and imaging device |
| JP6475424B2 (ja) | 2013-06-05 | 2019-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102244553B1 (ko) | 2013-08-23 | 2021-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 용량 소자 및 반도체 장치 |
| JP2015179247A (ja) | 2013-10-22 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR102124025B1 (ko) | 2013-12-23 | 2020-06-17 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
| JP6506545B2 (ja) | 2013-12-27 | 2019-04-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI657488B (zh) * | 2014-03-20 | 2019-04-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置 |
| US9766517B2 (en) | 2014-09-05 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and display module |
| WO2016063169A1 (en) | 2014-10-23 | 2016-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element |
| US10680017B2 (en) | 2014-11-07 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device |
| US9964799B2 (en) * | 2015-03-17 | 2018-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
| CN114546158A (zh) * | 2015-03-17 | 2022-05-27 | 株式会社半导体能源研究所 | 触摸屏 |
| DE102016107643A1 (de) * | 2016-04-25 | 2017-10-26 | Endress+Hauser Process Solutions Ag | Gerätezugriffssoftware mit umschaltbarem Darstellungsmodus |
| JP6759001B2 (ja) * | 2016-08-26 | 2020-09-23 | 日本碍子株式会社 | ガスセンサおよびガスセンサによるガス濃度測定方法 |
| CN107146816B (zh) * | 2017-04-10 | 2020-05-15 | 华南理工大学 | 一种氧化物半导体薄膜及由其制备的薄膜晶体管 |
| JP2019145682A (ja) * | 2018-02-21 | 2019-08-29 | 株式会社アルバック | 誘電体素子の製造方法、および、誘電体素子 |
| US11635640B2 (en) | 2018-10-01 | 2023-04-25 | E Ink Corporation | Switching fibers for textiles |
| WO2020072292A1 (en) | 2018-10-01 | 2020-04-09 | E Ink Corporation | Electro-optic fiber and methods of making the same |
| WO2021062075A1 (en) * | 2019-09-27 | 2021-04-01 | E Ink Corporation | Light-transmissive conductor with directional conductivity |
| TWI755079B (zh) * | 2019-09-30 | 2022-02-11 | 台灣積體電路製造股份有限公司 | 半導體裝置及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070215945A1 (en) * | 2006-03-20 | 2007-09-20 | Canon Kabushiki Kaisha | Light control device and display |
| US20090141203A1 (en) * | 2007-12-03 | 2009-06-04 | Samsung Electronics Co., Ltd. | Display devices including an oxide semiconductor thin film transistor |
| US20120062813A1 (en) * | 2010-09-10 | 2012-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, liquid crystal display device, and manufacturing method thereof |
Family Cites Families (180)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JP2682997B2 (ja) | 1987-11-14 | 1997-11-26 | 株式会社日立製作所 | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 |
| FR2679057B1 (fr) | 1991-07-11 | 1995-10-20 | Morin Francois | Structure d'ecran a cristal liquide, a matrice active et a haute definition. |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JPH07104312A (ja) | 1993-09-30 | 1995-04-21 | Sanyo Electric Co Ltd | 液晶表示装置の製造方法 |
| TW347477B (en) | 1994-09-30 | 1998-12-11 | Sanyo Electric Co | Liquid crystal display with storage capacitors for holding electric charges |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| EP0820644B1 (en) | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP3634089B2 (ja) | 1996-09-04 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6090656A (en) * | 1998-05-08 | 2000-07-18 | Lsi Logic | Linear capacitor and process for making same |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| JP3683463B2 (ja) | 1999-03-11 | 2005-08-17 | シャープ株式会社 | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
| JP2001051300A (ja) | 1999-08-10 | 2001-02-23 | Toshiba Corp | 液晶表示装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| WO2001033292A1 (fr) | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
| JP4801242B2 (ja) | 2000-07-31 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| TWI247182B (en) | 2000-09-29 | 2006-01-11 | Toshiba Corp | Flat panel display device and method for manufacturing the same |
| JP2002359252A (ja) | 2000-09-29 | 2002-12-13 | Toshiba Corp | 平面表示装置及びその製造方法 |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| KR100456137B1 (ko) * | 2001-07-07 | 2004-11-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어레이 기판 및 그의 제조방법 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| WO2003040441A1 (en) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| JP3989761B2 (ja) * | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| KR100852806B1 (ko) | 2002-08-01 | 2008-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 장치의 제조 방법 |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| KR100930916B1 (ko) | 2003-03-20 | 2009-12-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 및 그 제조방법 |
| JP4417072B2 (ja) * | 2003-03-28 | 2010-02-17 | シャープ株式会社 | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| JP4483235B2 (ja) | 2003-09-01 | 2010-06-16 | カシオ計算機株式会社 | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 |
| TWI226712B (en) | 2003-12-05 | 2005-01-11 | Au Optronics Corp | Pixel structure and fabricating method thereof |
| KR20070116888A (ko) | 2004-03-12 | 2007-12-11 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 및 박막 트랜지스터 |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| KR100689316B1 (ko) | 2004-10-29 | 2007-03-08 | 엘지.필립스 엘시디 주식회사 | 유기전계발광다이오드소자 및 그 제조방법 |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| EP1815530B1 (en) | 2004-11-10 | 2021-02-17 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| JP5118811B2 (ja) | 2004-11-10 | 2013-01-16 | キヤノン株式会社 | 発光装置及び表示装置 |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| BRPI0517568B8 (pt) | 2004-11-10 | 2022-03-03 | Canon Kk | Transistor de efeito de campo |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| EP1998375A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
| JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| KR101358954B1 (ko) | 2005-11-15 | 2014-02-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 다이오드 및 액티브 매트릭스 표시장치 |
| US7745798B2 (en) | 2005-11-15 | 2010-06-29 | Fujifilm Corporation | Dual-phosphor flat panel radiation detector |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| JP5148912B2 (ja) | 2006-04-06 | 2013-02-20 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び半導体装置、並びに電子機器 |
| EP1843194A1 (en) | 2006-04-06 | 2007-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| JP4215068B2 (ja) | 2006-04-26 | 2009-01-28 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| US7847904B2 (en) | 2006-06-02 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
| JP2008009425A (ja) | 2006-06-02 | 2008-01-17 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び電子機器 |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| TWI357530B (en) | 2007-09-11 | 2012-02-01 | Au Optronics Corp | Pixel structure and liquid crystal display panel |
| WO2009075281A1 (ja) | 2007-12-13 | 2009-06-18 | Idemitsu Kosan Co., Ltd. | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| JP5540517B2 (ja) | 2008-02-22 | 2014-07-02 | 凸版印刷株式会社 | 画像表示装置 |
| JP5182993B2 (ja) | 2008-03-31 | 2013-04-17 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| KR101461127B1 (ko) | 2008-05-13 | 2014-11-14 | 삼성디스플레이 주식회사 | 반도체 장치 및 이의 제조 방법 |
| US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US8039842B2 (en) | 2008-05-22 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including thin film transistor |
| TWI491048B (zh) | 2008-07-31 | 2015-07-01 | Semiconductor Energy Lab | 半導體裝置 |
| TWI711182B (zh) * | 2008-07-31 | 2020-11-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| JP5602390B2 (ja) | 2008-08-19 | 2014-10-08 | 富士フイルム株式会社 | 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| EP2172804B1 (en) | 2008-10-03 | 2016-05-11 | Semiconductor Energy Laboratory Co, Ltd. | Display device |
| JP5430113B2 (ja) | 2008-10-08 | 2014-02-26 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| JP5442234B2 (ja) | 2008-10-24 | 2014-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| JP4844617B2 (ja) | 2008-11-05 | 2011-12-28 | ソニー株式会社 | 薄膜トランジスタ基板および表示装置 |
| CN102257621B (zh) * | 2008-12-19 | 2013-08-21 | 株式会社半导体能源研究所 | 晶体管的制造方法 |
| EP2515337B1 (en) | 2008-12-24 | 2016-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and semiconductor device |
| JP5590877B2 (ja) | 2008-12-26 | 2014-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8461582B2 (en) * | 2009-03-05 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2010243594A (ja) * | 2009-04-01 | 2010-10-28 | Sharp Corp | 薄膜トランジスタ基板およびその製造方法 |
| JP2010243741A (ja) | 2009-04-06 | 2010-10-28 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置 |
| JP5663214B2 (ja) | 2009-07-03 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR102011614B1 (ko) | 2009-07-10 | 2019-08-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| CN102473362B (zh) | 2009-07-24 | 2013-06-05 | 夏普株式会社 | 薄膜晶体管基板的制造方法 |
| WO2011013523A1 (en) | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR102526493B1 (ko) | 2009-07-31 | 2023-04-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
| CN105070761B (zh) | 2009-07-31 | 2019-08-20 | 株式会社半导体能源研究所 | 显示装置 |
| WO2011013596A1 (en) | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI596741B (zh) * | 2009-08-07 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| TWI582951B (zh) | 2009-08-07 | 2017-05-11 | 半導體能源研究所股份有限公司 | 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置 |
| KR101460869B1 (ko) | 2009-09-04 | 2014-11-11 | 가부시끼가이샤 도시바 | 박막 트랜지스터 및 그 제조 방법 |
| EP2486595B1 (en) * | 2009-10-09 | 2019-10-23 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
| KR101779349B1 (ko) | 2009-10-14 | 2017-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| WO2011048925A1 (en) | 2009-10-21 | 2011-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| EP2511896B1 (en) * | 2009-12-09 | 2019-05-08 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
| KR101695725B1 (ko) * | 2009-12-29 | 2017-01-24 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
| US8629438B2 (en) | 2010-05-21 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9142573B1 (en) | 2010-05-24 | 2015-09-22 | Sharp Kabushiki Kaisha | Thin film transistor substrate and method for producing same |
| KR20110133251A (ko) * | 2010-06-04 | 2011-12-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2012018970A (ja) | 2010-07-06 | 2012-01-26 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置 |
| JP2012038891A (ja) * | 2010-08-06 | 2012-02-23 | Canon Inc | ボトムゲート型薄膜トランジスタ |
| JP5806043B2 (ja) * | 2010-08-27 | 2015-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9230994B2 (en) | 2010-09-15 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR101630503B1 (ko) * | 2010-12-20 | 2016-06-14 | 샤프 가부시키가이샤 | 반도체 장치 및 표시 장치 |
| KR101758783B1 (ko) * | 2010-12-27 | 2017-07-18 | 삼성디스플레이 주식회사 | 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법 |
| KR101881895B1 (ko) * | 2011-11-30 | 2018-07-26 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법 |
| US20140014948A1 (en) | 2012-07-12 | 2014-01-16 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
| CN108054175A (zh) | 2012-08-03 | 2018-05-18 | 株式会社半导体能源研究所 | 半导体装置 |
| JP2014199899A (ja) | 2012-08-10 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8937307B2 (en) | 2012-08-10 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| DE102013216824A1 (de) | 2012-08-28 | 2014-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| KR102400509B1 (ko) | 2012-09-13 | 2022-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
-
2013
- 2013-08-06 TW TW105142063A patent/TWI611511B/zh active
- 2013-08-06 TW TW102128124A patent/TWI575663B/zh not_active IP Right Cessation
- 2013-08-06 TW TW106137190A patent/TWI657539B/zh not_active IP Right Cessation
- 2013-08-26 KR KR1020130101312A patent/KR102208351B1/ko active Application Filing
- 2013-08-28 US US14/011,899 patent/US9478535B2/en active Active
- 2013-08-29 JP JP2013177598A patent/JP6245898B2/ja active Active
- 2013-08-30 CN CN201310390927.6A patent/CN103681655B/zh active Active
-
2016
- 2016-09-30 US US15/281,165 patent/US10217776B2/en active Active
-
2017
- 2017-11-14 JP JP2017218928A patent/JP6517907B2/ja active Active
-
2019
- 2019-04-18 JP JP2019079423A patent/JP6808776B2/ja active Active
-
2020
- 2020-12-09 JP JP2020204366A patent/JP7123113B2/ja active Active
-
2021
- 2021-01-20 KR KR1020210008327A patent/KR102386861B1/ko active IP Right Grant
-
2022
- 2022-04-11 KR KR1020220044665A patent/KR102465272B1/ko active IP Right Grant
- 2022-08-09 JP JP2022126881A patent/JP2022166137A/ja active Pending
- 2022-11-04 KR KR1020220146077A patent/KR102592224B1/ko active IP Right Grant
-
2023
- 2023-10-17 KR KR1020230138755A patent/KR20230148307A/ko not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070215945A1 (en) * | 2006-03-20 | 2007-09-20 | Canon Kabushiki Kaisha | Light control device and display |
| US20090141203A1 (en) * | 2007-12-03 | 2009-06-04 | Samsung Electronics Co., Ltd. | Display devices including an oxide semiconductor thin film transistor |
| US20120062813A1 (en) * | 2010-09-10 | 2012-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, liquid crystal display device, and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US9478535B2 (en) | 2016-10-25 |
| KR20210010620A (ko) | 2021-01-27 |
| TWI575663B (zh) | 2017-03-21 |
| JP2021061411A (ja) | 2021-04-15 |
| KR20140030049A (ko) | 2014-03-11 |
| CN103681655B (zh) | 2018-03-09 |
| KR20220047956A (ko) | 2022-04-19 |
| KR20230148307A (ko) | 2023-10-24 |
| US20140061654A1 (en) | 2014-03-06 |
| TWI611511B (zh) | 2018-01-11 |
| KR102208351B1 (ko) | 2021-01-28 |
| JP6808776B2 (ja) | 2021-01-06 |
| US20170018578A1 (en) | 2017-01-19 |
| KR20220154070A (ko) | 2022-11-21 |
| US10217776B2 (en) | 2019-02-26 |
| KR102465272B1 (ko) | 2022-11-10 |
| KR102386861B1 (ko) | 2022-04-15 |
| TW201411778A (zh) | 2014-03-16 |
| JP7123113B2 (ja) | 2022-08-22 |
| JP2019135785A (ja) | 2019-08-15 |
| JP2018037683A (ja) | 2018-03-08 |
| JP6517907B2 (ja) | 2019-05-22 |
| TW201717318A (zh) | 2017-05-16 |
| JP2014199404A (ja) | 2014-10-23 |
| TW201820542A (zh) | 2018-06-01 |
| CN103681655A (zh) | 2014-03-26 |
| KR102592224B1 (ko) | 2023-10-23 |
| JP6245898B2 (ja) | 2017-12-13 |
| JP2022166137A (ja) | 2022-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI657539B (zh) | 半導體裝置 | |
| JP6746727B2 (ja) | 表示装置 | |
| US9941309B2 (en) | Semiconductor device | |
| TWI620331B (zh) | 半導體裝置 | |
| JP7471483B2 (ja) | 表示装置 | |
| TW202412317A (zh) | 半導體裝置 | |
| TW202406156A (zh) | 半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |