CN103681655B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103681655B
CN103681655B CN201310390927.6A CN201310390927A CN103681655B CN 103681655 B CN103681655 B CN 103681655B CN 201310390927 A CN201310390927 A CN 201310390927A CN 103681655 B CN103681655 B CN 103681655B
Authority
CN
China
Prior art keywords
film
dielectric film
semiconductor film
oxide semiconductor
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310390927.6A
Other languages
English (en)
Other versions
CN103681655A (zh
Inventor
山崎舜平
片山雅博
佐藤亚美
岛行德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103681655A publication Critical patent/CN103681655A/zh
Application granted granted Critical
Publication of CN103681655B publication Critical patent/CN103681655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的一个方式是提供一种不降低开口率且具有增大了电荷容量的电容元件的半导体装置。半导体装置包括：包括具有透光性的半导体膜的晶体管；在一对电极之间设置有介电膜的电容元件；以及电连接于晶体管的像素电极，其中在电容元件中，与晶体管的具有透光性的半导体膜形成在同一表面上的具有导电性的膜用作一个电极，像素电极用作另一个电极，设置在具有透光性的半导体膜与像素电极之间的氮化绝缘膜及第二氧化绝缘膜用作介电体。

Description

半导体装置
技术领域
本说明书等所公开的发明涉及一种半导体装置。
背景技术
近年来，液晶显示器（LCD）等的平板显示器得到广泛普及。在平板显示器等的显示装置中，行方向及列方向配置的像素内设置有：作为开关元件的晶体管；与该晶体管电连接的液晶元件；以及与该液晶元件并联连接的电容元件。
作为构成该晶体管的半导体膜的半导体材料，通常使用非晶硅或多晶硅等的硅半导体。
另外，呈现半导体特性的金属氧化物（以下也称为氧化物半导体）也是能够用作晶体管的半导体膜的半导体材料。例如，已公开有一种使用氧化锌或In-Ga-Zn类氧化物半导体制造晶体管的技术（参照专利文献1及专利文献2）。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
一般地，在电容元件中，一对电极之间设置有介电膜，一对电极中的至少一个电极是由构成晶体管的栅电极、源电极或漏电极等具有遮光性的导电膜形成的。
另外，电容元件的电容值越大，在施加电场的情况下，能够将液晶元件的液晶分子的取向保持为固定的期间越长。在显示静态图像的显示装置中，能够延长该期间意味着可以减少重写图像数据的次数，从而可以降低耗电量。
为了增大电容元件的电荷容量，可以增大电容元件的占有面积，具体地可以增大一对电极彼此重叠的面积。但是，在上述显示装置中，当为了增大一对电极彼此重叠的面积而增大具有遮光性的导电膜的面积时，像素的开口率降低，图像显示质量下降。
发明内容
于是，鉴于上述课题，本发明的一个方式的课题之一是提供开口率高且包括能够增大电荷容量的电容元件的半导体装置。
本发明的一个方式是一种设置有晶体管及具有透光性的电容元件的半导体装置。具体而言，在该电容元件中，具有透光性的半导体膜用作一个电极，像素电极等的具有透光性的导电膜用作该电容元件的另一个电极，具有透光性的绝缘膜用作介电膜。该具有透光性的绝缘膜是依次层叠有第一氧化绝缘膜、氮化绝缘膜及第二氧化绝缘膜的绝缘膜。
本发明的一个方式是一种半导体装置，包括：包括具有透光性的半导体膜的晶体管；在一对电极之间设置有介电膜的电容元件；以及电连接于晶体管的像素电极，其中，在电容元件中，与晶体管的具有透光性的半导体膜形成在同一表面上的具有透光性的半导体膜用作一个电极，像素电极用作另一个电极，设置在具有透光性的半导体膜上的具有透光性的绝缘膜用作介电膜，该具有透光性的绝缘膜是依次层叠有第一氧化绝缘膜、氮化绝缘膜及第二氧化绝缘膜的绝缘膜。
第一氧化绝缘膜是通过使用含硅的沉积气体及氧化气体的化学气相沉积法形成的氧化绝缘膜。氮化绝缘膜是通过化学气相沉积法或物理气相沉积法形成的氮化绝缘膜。第二氧化绝缘膜是通过使用有机硅烷气体的化学气相沉积法形成的氧化绝缘膜。
通过在氮化绝缘膜上利用使用有机硅烷气体的化学气相沉积法形成氧化绝缘膜，可以提高设置有晶体管及电容元件的元件部的表面的平坦性。此外，通过在晶体管与利用使用有机硅烷气体的化学气相沉积法形成的氧化绝缘膜之间设置氮化绝缘膜，可以防止包含在该氧化绝缘膜中的碳等杂质移动到晶体管，可以减少晶体管的偏差。
此外，具有透光性的半导体膜可以使用氧化物半导体形成。这是因为氧化物半导体的能隙大，即3.0eV以上，对于可见光的透过率大的缘故。
具有透光性的电容元件可以利用晶体管的制造工序制造。电容元件的一个电极可以利用形成晶体管的具有透光性的半导体膜的工序，电容元件的介电膜可以利用形成设置在晶体管的具有透光性的半导体膜上的绝缘膜的工序，电容元件的另一个电极可以利用形成电连接于晶体管的像素电极的工序。由此，包括在晶体管中的具有透光性的半导体膜及电容元件的一个电极由同一金属元素构成。
当作为电容元件的一个电极使用在形成晶体管的具有透光性的半导体膜的工序中形成的半导体膜时，也可以增大该半导体膜的导电率。例如，优选在半导体膜中添加选自硼、氮、氟、铝、磷、砷、铟、锡、锑及稀有气体元素中的一种以上。此外，作为在该半导体膜中添加上述元素的方法，有离子注入法或离子掺杂法等，通过将该半导体膜暴露于包含上述元素的等离子体也可以添加上述元素。此时，电容元件的一个电极为n型的半导体膜，其导电率为10S/cm以上且1000S/cm以下，优选为100S/cm以上且1000S/cm以下。
通过采用上述结构，由于电容元件具有透光性，所以可以在像素内的形成有晶体管的区域以外的区域大面积地形成电容元件。因此，可以获得提高了开口率且增大了电荷容量的半导体装置。其结果是，可以获得显示质量优良的半导体装置。
在电容元件中，由于介电膜使用设置在晶体管的具有透光性的半导体膜上的绝缘膜，所以可以采用与该绝缘膜相同的叠层结构。例如，当作为设置在晶体管的具有透光性的半导体膜上的绝缘膜使用依次层叠有第一氧化绝缘膜、氮化绝缘膜及第二氧化绝缘膜的绝缘膜时，作为电容元件的介电膜可以使用依次层叠有第一氧化绝缘膜、氮化绝缘膜及第二氧化绝缘膜的绝缘膜。
在电容元件中，当作为设置在晶体管的具有透光性的半导体膜上的绝缘膜使用依次层叠有第一氧化绝缘膜、氮化绝缘膜及第二氧化绝缘膜的绝缘膜时，在形成该氧化绝缘膜之后只在形成有电容元件的区域去除该第一氧化绝缘膜，可以作为电容元件的介电膜使用氮化绝缘膜及第二氧化绝缘膜。换言之，该氮化绝缘膜接触于用作电容元件的一对电极的半导体膜。由于半导体膜使用氧化物半导体形成，所以通过氮化绝缘膜与半导体膜接触，在该氮化绝缘膜与该半导体膜之间的界面形成缺陷能级（界面能级）。或者/加上通过利用等离子体CVD法或溅射法形成氮化绝缘膜，该半导体膜暴露于等离子体，生成氧缺陷。再者，包含在该氮化绝缘膜中的氮或/及氢移动到该半导体膜。在缺陷能级或氧缺陷中进入包含在氮化绝缘膜中的氢，生成作为载流子的电子。其结果是，该半导体膜的导电率增大，成为n型，并成为具有导电性的膜。即，可以形成具有作为导体的特性的金属氧化物膜。此外，由于可以使介电膜的厚度减薄，所以可以增大电容元件的电荷容量。
如上所述，在电容元件中，通过采用氮化绝缘膜接触于上述半导体膜的结构，可以省略将增大导电率的元素添加到上述半导体膜的工序诸如离子注入法或离子掺杂法等，提高半导体装置的成品率，从而可以降低制造成本。
此外，当使用氧化物半导体形成晶体管的具有透光性的半导体膜，依次层叠有第一氧化绝缘膜、氮化绝缘膜及第二氧化绝缘膜的绝缘膜是设置在该具有透光性的半导体膜上的绝缘膜时，该氧化绝缘膜优选不容易透过氮及氢，即阻挡氮。
通过采用上述结构，可以抑制氮及氢中的一方或双方扩散到晶体管的具有透光性的半导体膜，可以抑制晶体管的电特性变动。
在上述结构中，本发明的一个方式的半导体装置设置有包括晶体管的栅电极的扫描线、在平行于扫描线的方向上延伸且与扫描线设置于同一表面上的电容线。电容元件的一个电极（半导体膜）通过当形成晶体管的源电极或漏电极时可以形成的导电膜电连接于电容线。或者，使用包括在电容元件中的半导体膜形成电容线。
此外，电容线不局限于在平行于扫描线的方向上延伸且与扫描线设置于同一表面上，也可以在平行于包括晶体管的源电极或漏电极的信号线的方向上延伸且与信号线设置于同一表面上，并电连接于电容元件的一个电极（半导体膜）。
此外，电容线也可以分别连接于包括在相邻的像素中的电容元件。此时，也可以在相邻的像素之间设置有电容线。
此外，当作为电容元件的一个电极使用与晶体管的具有透光性的半导体膜一起形成的半导体膜时，连接于该半导体膜及电容线的导电膜也可以以接触于该半导体膜的端部的方式设置，例如也可以以沿着该半导体膜的外周接触的方式设置。通过采用上述结构，可以增大该半导体膜的导电性。
另外，本发明的一个方式的半导体装置的制造方法也属于本发明的一个方式。
根据本发明的一个方式，可以提供一种开口率高且具有增大了电荷容量的电容元件的半导体装置。
附图说明
图1A至图1C是说明本发明的一个方式的半导体装置的图及像素的电路图；
图2是说明本发明的一个方式的半导体装置的俯视图；
图3是说明本发明的一个方式的半导体装置的截面图；
图4A和图4B是说明本发明的一个方式的半导体装置的制造方法的截面图；
图5A和图5B是说明本发明的一个方式的半导体装置的制造方法的截面图；
图6是说明本发明的一个方式的半导体装置的俯视图；
图7是说明本发明的一个方式的半导体装置的俯视图；
图8是说明本发明的一个方式的半导体装置的俯视图；
图9是说明本发明的一个方式的半导体装置的俯视图；
图10是说明本发明的一个方式的半导体装置的截面图；
图11A和图11B是说明本发明的一个方式的半导体装置的制造方法的截面图；
图12A和图12B是说明本发明的一个方式的半导体装置的制造方法的截面图；
图13是说明本发明的一个方式的半导体装置的制造方法的截面图；
图14是说明本发明的一个方式的半导体装置的俯视图；
图15是说明本发明的一个方式的半导体装置的截面图；
图16A和图16B是说明本发明的一个方式的半导体装置的制造方法的截面图；
图17A和图17B是说明本发明的一个方式的半导体装置的制造方法的截面图；
图18是说明本发明的一个方式的半导体装置的截面图；
图19A至图19C是说明本发明的一个方式的半导体装置的俯视图；
图20是说明本发明的一个方式的半导体装置的截面图；
图21A至图21C是说明本发明的一个方式的半导体装置的截面图及俯视图；
图22A至图22C是说明使用本发明的一个方式的半导体装置的电子设备的图；
图23A至图23C是说明使用本发明的一个方式的半导体装置的电子设备的图；
图24A至图24D是说明样品结构的图；
图25是说明薄层电阻的图；
图26A和图26B是说明SIMS的测量结果的图；
图27A至图27C是说明ESR的测量结果的图；
图28是说明ESR的测量结果的图；
图29是说明薄层电阻的图；
图30是说明薄层电阻的图；
图31A至图31D是说明InGaZnO4的块体模型的图；
图32A和图32B是说明VoH的形成能量及热力学迁移能级的图。
本发明的选择图为图3。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本发明的方式和详细内容可以被变换为各种各样的形成。此外，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
在以下说明的本发明的结构中，在不同附图之间共同使用同一符号表示同一部分或具有同样功能的部分而省略其重复说明。另外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
在本说明书所说明的各附图中，各结构的大小、膜的厚度或区域有时为了明确起见而被夸大。因此，本发明并不一定限定于附图中的比例。
在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。此外，本说明书等中，这些序数词不表示用来特定发明的事项的固有名称。
另外，电压是指两个点之间的电位差，电位是指某一点的静电场中的单位电荷具有的静电能(电位能量)。但是，一般来说，将某一点的电位与标准的电位（例如接地电位）之间的电位差简单地称为电位或电压，通常，电位和电压是同义词。因此，在本说明书中，除了特别指定的情况以外，既可将“电位”称为“电压”，又可将“电压”称为“电位”。
在本说明书中，当在进行光刻处理之后进行蚀刻处理时，光刻处理中形成的掩模被去除。
实施方式1
在本实施方式中，参照附图对本发明的一个方式的半导体装置进行说明。此外，在本实施方式中，以液晶显示装置为例子说明本发明的一个方式的半导体装置。
〈半导体装置的结构〉
图1A示出半导体装置的一个例子。图1A所示的半导体装置包括：像素部100；扫描线驱动电路104；信号线驱动电路106；分别以平行或大致平行的方式配置的、电位由扫描线驱动电路104控制的m个扫描线107；分别以平行或大致平行的方式配置的、电位由信号线驱动电路106控制的n个信号线109。并且，像素部100包括以矩阵状配置的多个像素101。另外，还包括沿着扫描线107分别以平行或大致平行的方式配置的电容线115。另外，电容线115还可以沿着信号线109以分别平行或大致平行的方式配置。
各扫描线107电连接到在像素部100中配置为m行n列的像素101中的配置在任一行的n个像素101。另外，各信号线109电连接到配置为m行n列的像素101中的配置在任一列的m个像素101。m、n都是1以上的整数。另外，各电容线115电连接到配置为m行n列的像素101中的配置在任一行的n个像素101。另外，当电容线115沿着信号线109以分别平行或大致平行的方式配置时，电连接到配置为m行n列的像素101中的配置在任一列的m个像素101。
图1B是示出图1A所示的半导体装置所具有的像素101的电路图的一个例子。图1B所示的像素101包括：与扫描线107及信号线109电连接的晶体管103；电容元件105，该电容元件105的一个电极与晶体管103的漏电极电连接，另一个电极与供应固定电位的电容线115电连接；液晶元件108，该液晶元件108的像素电极与晶体管103的漏电极及电容元件105的一个电极电连接，以与像素电极对置的方式设置的电极（对置电极）与供应反电位（counter potential）的布线电连接。
液晶元件108是如下元件：利用以形成有晶体管103及像素电极的衬底及形成有对置电极的衬底夹持的液晶的光学调制作用，来控制使光透过或不透过的元件。注意，液晶的光学调制作用由施加到液晶的电场（包括纵向电场或斜向电场）控制。此外，当在形成像素电极的衬底中形成对置电极（也称为公共电极）时，施加到液晶的电场成为横向电场。
接着，说明液晶显示装置的像素101的具体例子。图2是示出像素101的俯视图。注意，在图2中，省略对置电极及液晶元件。
在图2中，扫描线107在大致垂直于信号线109的方向（图中左右方向）上延伸地设置。信号线109在大致垂直于扫描线107的方向（图中上下方向）上延伸地设置。电容线115在平行于扫描线107的方向上延伸地设置。另外，扫描线107及电容线115与扫描线驱动电路104（参照图1A）电连接，信号线109与信号线驱动电路106（参照图1A）电连接。
晶体管103设置于扫描线107及信号线109彼此交叉的区域中。晶体管103至少包括具有沟道形成区的半导体膜111、栅电极、栅极绝缘膜（图2中未图示）、源电极及漏电极。此外，扫描线107中的与半导体膜111重叠的区域用作晶体管103的栅电极。信号线109中的与半导体膜111重叠的区域用作晶体管103的源电极。导电膜113中的与半导体膜111重叠的区域用作晶体管103的漏电极。由此，栅电极、源电极及漏电极有时分别表示为扫描线107、信号线109及导电膜113。此外，在图2中，从上方看时扫描线107的端部位于半导体膜的端部的外侧。由此，扫描线107用作遮挡来自背光灯等的光源的光的遮光膜。其结果是，光不照射到包括在晶体管中的半导体膜111，由此可以抑制晶体管的电特性的变动。
此外，由于通过使用适当的条件对氧化物半导体进行处理可以使晶体管的关态电流（off-state current）降至极低，在本发明的一个方式中作为半导体膜111使用氧化物半导体。因此，可以减少半导体装置的耗电量。
此外，导电膜113通过开口117与由具有透光性的导电膜形成的像素电极121电连接。此外，在图2中，省略像素电极121的阴影进行图示。
电容元件105设置于像素101内的由电容线115及信号线109围绕的区域中。电容元件105通过设置于开口123中的导电膜125与电容线115电连接。电容元件105包括由氧化物半导体形成的半导体膜119、像素电极121以及作为介电膜形成在晶体管103上的绝缘膜（图2中未图示）。由于半导体膜119、像素电极121及介电膜都具有透光性，所以电容元件105具有透光性。
像这样，由于半导体膜119具有透光性，所以可以在像素101内大面积地形成电容元件105。由此，可以获得提高开口率，典型地是55％以上，优选为60％以上，并增大了电荷容量的半导体装置。例如，在分辨率高的半导体装置诸如液晶显示装置中，像素的面积小，电容元件的面积也小。由此，在分辨率高的半导体装置中，储存在电容元件中的电荷容量变小。但是，由于本实施方式所示的电容元件105具有透光性，所以通过在像素中设置该电容元件，可以在各像素中获得充分的电荷容量，并提高开口率。典型的是，适当地用于像素密度为200ppi以上优选为300ppi以上的高分辨率的半导体装置。另外，本发明的一个方式在高分辨率的显示装置中也可以提高开口率，因此可以有效地利用背光灯等光源的光，由此可以降低显示装置的耗电量。
在此，对使用氧化物半导体的晶体管特性进行说明。使用氧化物半导体的晶体管是n沟道型晶体管。另外，氧化物半导体中的氧缺陷有时生成载流子，而有可能导致晶体管的电特性及可靠性降低。例如，有可能使晶体管的阈值电压移到负方向而导致栅电压为0V时流过漏电流。将这种当栅电压为0V时流过漏电流的晶体管称为常开启型晶体管。另外，将栅电压为0V时被视为没有流过漏电流的晶体管称为常闭型晶体管。
因此，当作为半导体膜111使用氧化物半导体时，优选尽可能地减少以氧缺陷为代表的半导体膜111中的缺陷。例如，优选将利用对膜表面施加平行方向的磁场的电子自旋共振法得到的g值=1.93的自旋密度（相当于半导体膜111所含的缺陷密度）降低到测量器的检测下限以下。通过尽可能地减少以氧缺陷为代表的半导体膜111中的缺陷，可以抑制晶体管103的常开启特性，由此可以提高半导体装置的电特性及可靠性。
除了氧缺陷之外，氧化物半导体中的氢（包括水等氢化合物）也使晶体管的阈值电压向负方向移动。氧化物半导体中的氢与键合于金属原子的氧发生反应生成水，与此同时发生氧脱离的晶格（或氧脱离的部分）形成缺陷（也称为氧缺陷）。另外，氢的一部分与氧发生反应生成作为载流子的电子。因此，使用含有氢的氧化物半导体的晶体管容易具有常开启特性。
因此，当作为半导体膜111使用氧化物半导体时，优选尽量降低半导体膜111中的氢。具体而言，在半导体膜111中，使利用二次离子质谱分析法（SIMS：Secondary Ion MassSpectrometry）得到的氢浓度低于5×1018atoms/cm3，优选为1×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下，进一步优选为1×1016atoms/cm3以下。
另外，在半导体膜111中，使利用二次离子质谱分析法得到的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。有时当碱金属及碱土金属与氧化物半导体键合时生成载流子而使晶体管103的关态电流增大。
另外，当半导体膜111中含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果，使用含有氮的氧化物半导体的晶体管容易变为常开启特性。因此，在该半导体膜111中，优选尽可能地减少氮，例如，优选使氮浓度为5×1018atoms/cm3以下。
像这样，通过使用尽量地减少了杂质（氢、氮、碱金属或碱土金属等）而被高纯度化的氧化物半导体膜形成半导体膜111，可以抑制晶体管103变为常开启特性，由此可以使晶体管103的关态电流降至极低。由此，可以制造具有良好电特性的半导体装置。此外，可以制造可靠性得到提高的半导体装置。
注意，可以利用各种试验证明使用被高纯度化的氧化物半导体膜的晶体管的关态电流低的事实。例如，即便是沟道宽度W为1×106μm沟道长度L为10μm的元件，当源电极与漏电极间的电压（漏电压）为1V至10V的范围内，关态电流可以为半导体参数分析仪的测量极限以下，即1×10-13A以下。在此情况下，可知：相当于关态电流除以晶体管的沟道宽度的数值的关态电流为100zA/μm以下。另外，利用如下电路测量关态电流，该电路中电容元件与晶体管连接并且该晶体管控制流入电容元件或从电容元件流出的电荷。在该测量时，将被高纯度化的氧化物半导体膜用于上述晶体管的沟道形成区，且根据电容元件的单位时间的电荷量推移测量该晶体管的关态电流。其结果是，可知：当晶体管的源电极与漏电极之间的电压为3V时，可以获得几十yA/μm的更低的关态电流。由此，使用被高纯度化的氧化物半导体膜的晶体管的关态电流显著低。
接着，图3是示出图2的点划线A1-A2间、点划线B1-B2间、点划线C1-C2间的截面图。此外，省略扫描线驱动电路104的俯视图，与此同时D1-D2示出扫描线驱动电路104的截面图。另外，这里示出设置在扫描线驱动电路104中的晶体管的截面图，但是该晶体管可以设置在信号线驱动电路106中。
首先，说明像素101的A1-A2间、点划线B1-B2间及点划线C1-C2间的结构。在衬底102上设置有包括晶体管103的栅电极的扫描线107、与扫描线107设置于同一表面上的电容线115。在扫描线107及电容线115上设置有栅极绝缘膜127。在栅极绝缘膜127的与扫描线107重叠的区域上设置有半导体膜111，在栅极绝缘膜127上设置有半导体膜119。在半导体膜111及栅极绝缘膜127上设置有包括晶体管103的源电极的信号线109、包括晶体管103的漏电极的导电膜113。在栅极绝缘膜127中设置有到达电容线115的开口123，在开口123中及其上、栅极绝缘膜127及半导体膜119上设置有导电膜125。在栅极绝缘膜127、信号线109、半导体膜111、导电膜113、导电膜125、半导体膜119上设置有用作晶体管103的保护绝缘膜的绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137。在绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137中设置有到达导电膜113的开口117（参照图2），在开口117（参照图2）中以及绝缘膜137上设置有像素电极121。
本实施方式所示的电容元件105的一对电极中的一个电极是在与半导体膜111相同的工序中形成的半导体膜119，一对电极中的另一个电极是像素电极121，设置在一对电极之间的介电膜是绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137。
接着，说明设置在扫描线驱动电路104中的晶体管的结构。在衬底102上设置有晶体管623的栅电极627。在栅电极627上设置有栅极绝缘膜127。在栅极绝缘膜127的与栅电极627重叠的区域上设置有半导体膜631。在半导体膜631及栅极绝缘膜127上设置有晶体管623的源电极629及漏电极633。在栅极绝缘膜127、源电极629、半导体膜631、漏电极633上设置有用作晶体管623的保护绝缘膜的绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137。在绝缘膜137上设置有导电膜641。
此外，也可以在衬底102与扫描线107、电容线115、栅电极627及栅极绝缘膜127之间设置有基底绝缘膜。
通过在晶体管623中设置隔着半导体膜631重叠于栅电极627的导电膜641，可以在不同的漏电压中降低通态电流的上升栅电压的偏差。此外，在与导电膜641对置的半导体膜631的表面上可以控制在源电极629与漏电极633之间流过的电流，可以降低不同的晶体管之间的电特性的偏差。此外，通过设置导电膜641，可以减少周围的电场的变化给半导体膜631带来的负面影响，由此可以提高晶体管的可靠性。并且，当将导电膜641的电位设定为与驱动电路的最低电位（Vss，例如当以源电极629的电位为基准时源电极629的电位）同一的电位或与其大致同一的电位，可以减少晶体管的阈值电压的变动，由此可以提高晶体管的可靠性。
绝缘膜129及绝缘膜131例如可以使用氧化硅、氧氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn类金属氧化物等氧化绝缘材料以单层结构或叠层结构设置。
可以将绝缘膜129的厚度设定为5nm以上且150nm以下，优选为5nm以上且50nm以下，更优选为10nm以上且30nm以下。可以将绝缘膜131的厚度设定为30nm以上且500nm以下，优选为150nm以上且400nm以下。
此外，绝缘膜132例如可以使用氮氧化硅、氮化硅、氮化铝、氮氧化铝等氮化绝缘材料以单层结构或叠层结构设置。
作为绝缘膜132，也可以设置氢含量少的氮化绝缘膜。该氮化绝缘膜是如下氮化绝缘膜，例如利用TDS分析测量的氢分子的释放量小于5.0×1021atoms/cm3，优选小于3.0×1021atoms/cm3，更优选小于1.0×1021atoms/cm3。
将绝缘膜132的厚度设定为能够发挥抑制氢和水等杂质从外部侵入的效果的厚度。例如，可以设定为50nm以上且200nm以下，优选为50nm以上且150nm以下，更优选为50nm以上且100nm以下。
此外，作为绝缘膜137，可以使用通过使用有机硅烷气体的CVD法（化学气相沉积法）形成的氧化绝缘膜，典型地是氧化硅膜。
作为绝缘膜137，设置通过使用有机硅烷气体的CVD法形成的氧化硅膜。该氧化硅膜设置为300nm以上且600nm以下。作为有机硅烷气体，可以使用正硅酸乙酯（TEOS：化学式为Si(OC2H5)4）、四甲基硅烷（TMS：化学式为Si(CH3)4）、四甲基环四硅氧烷（TMCTS）、八甲基环四硅氧烷（OMCTS）、六甲基二硅氮烷（HMDS）、三乙氧基硅烷（SiH（OC2H5)3）、三（二甲氨基）硅烷（SiH（N（CH3)2）3）等含有硅的化合物。
通过使用利用使用有机硅烷气体的CVD法形成的氧化硅膜形成绝缘膜137，可以提高形成在衬底102上的元件部表面的平坦性。其结果是，即使不设置由有机树脂形成的平坦化膜，也可以减少液晶的取向无序，可以减少漏光，并可以提高对比度。这里，元件部包括：形成在衬底102上的晶体管；设置在晶体管上的保护绝缘膜（绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137）、电容元件、形成在保护绝缘膜上的导电膜。此外，也可以不设置绝缘膜129。
此外，由于通过在晶体管103及晶体管623与绝缘膜137之间设置氮化绝缘膜的绝缘膜132，由绝缘膜132阻挡包含在该氧化绝缘膜中的碳等杂质，抑制杂质移动到晶体管103及晶体管623的半导体膜111及半导体膜631，由此可以减少晶体管的电特性的偏差。
再者，绝缘膜129及绝缘膜131中的一方或双方优选是含有比满足化学计量组成的氧多的氧的氧化绝缘膜。由此，可以防止从该半导体膜111、631脱离氧，并可以使包含在氧过剩区中的氧移动到半导体膜111、631。移动到半导体膜111、631的氧可以减少包含在形成半导体膜111、631的氧化物半导体中的氧缺陷。例如，通过使用利用热脱附谱分析法（以下称为TDS分析）测量的氧分子的释放量为1.0×1018分子/cm3以上的氧化绝缘膜，可以减少包含在该半导体膜111、631中的氧缺陷。此外，绝缘膜129及绝缘膜131中的一方或双方也可以是包含超过化学计量组成的氧的区域（氧过剩区）部分地存在的氧化绝缘膜，至少在与半导体膜111、631重叠的区域存在有氧过剩区，可以防止从该半导体膜111、631脱离氧，并将包含在氧过剩区的这些氧移动到半导体膜111、631，可以减少氧缺陷。
当绝缘膜131是包含比满足化学计量组成的氧多的氧的氧化绝缘膜时，绝缘膜129优选是透过氧的氧化绝缘膜。此外，从外部进入到绝缘膜129中的氧并不是都透过绝缘膜129并且移动，也有停留在绝缘膜129的氧。此外，也有预先就包含在绝缘膜129中并且从绝缘膜129向外部移动的氧。因此，绝缘膜129优选为氧的扩散系数大的氧化绝缘膜。
此外，绝缘膜129由于接触于使用氧化物半导体形成的半导体膜111及半导体膜631，所以优选为不仅透过氧而且在半导体膜111与半导体膜631之间的界面能级低的氧化绝缘膜。例如，绝缘膜129优选为比绝缘膜131的膜中的缺陷密度低的氧化绝缘膜。具体地说，绝缘膜129优选为通过电子自旋共振法测量的在g值=2.001（E’-center）处的自旋密度为3.0×1017spins/cm3以下，更优选为5.0×1016spins/cm3以下的氧化绝缘膜。另外，通过电子自旋共振法测量的在g值=2.001处的自旋密度对应于绝缘膜129所包含的悬空键的量。
此外，绝缘膜129及绝缘膜131中的一方或双方优选为具有对氮的阻挡性的绝缘膜。例如，通过形成为致密的氧化绝缘膜可以使其具有对氮的阻挡性，具体地说，在以25℃使用0.5wt％的氟酸时的蚀刻速度优选为10nm/分以下。
另外，当作为绝缘膜129及绝缘膜131中的一方或双方使用氧氮化硅或氮氧化硅等含有氮的氧化绝缘膜时，通过SIMS测量出的氮浓度为SIMS检测下限以上且小于3×1020atoms/cm3，优选为1×1018atoms/cm3以上且1×1020atoms/cm3以下。由此，可以减少向晶体管103所包括的半导体膜111及半导体膜631的氮移动量。另外，这样可以减少含有氮的氧化绝缘膜本身的缺陷量。
此外，通过在像素中的信号线109与像素电极121之间设置绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137，可以扩大信号线109与像素电极121之间的间隔，所以可以减少寄生电容，并可以降低因施加到信号线109的信号电压的迟延所引起的显示不均匀或耗电量的增加。另外，在扫描线驱动电路中的晶体管623中，由于扩大半导体膜631与导电膜641之间的间隔，所以可以缓和导电膜641影响到半导体膜631的电场，并可以减少晶体管623的电特性的偏差。其结果是，可以获得显示质量优良的半导体装置。
以下示出上述结构的构成要素的详细内容。
虽然对衬底102的材质等没有大的限制，但是至少需要具有能够承受半导体装置的制造工序中的加热处理的耐热性。例如，有玻璃衬底、陶瓷衬底、塑料衬底等，作为玻璃衬底使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等无碱玻璃衬底，即可。另外，作为衬底102也可以使用不锈钢合金等没有透光性的衬底。此时，优选在衬底表面上设置绝缘膜。另外，作为衬底102，也可以使用石英衬底、蓝宝石衬底、单晶半导体衬底、多晶半导体衬底、化合物半导体衬底、SOI（Silicon On Insulator：绝缘体上硅片）衬底等。
由于在扫描线107、电容线115及栅电极627中大电流流过，所以优选使用金属膜形成，典型地采用以钼（Mo）、钛（Ti）、钨（W）、钽（Ta）、铝（Al）、铜（Cu）、铬（Cr）、钕（Nd）、钪（Sc）等金属材料或以这些金属材料为主要成分的合金材料的单层或叠层的结构来设置。
作为扫描线107、电容线115及栅电极627的一个例子，可以举出：使用包含硅的铝的单层结构；在铝上层叠钛的两层结构；在氮化钛上层叠钛的两层结构；在氮化钛上层叠钨的两层结构；在氮化钽上层叠钨的两层结构；在铜-镁-铝合金上层叠铜的两层结构；以及依次层叠氮化钛、铜和钨的三层结构等。
另外，作为扫描线107、电容线115及栅电极627的材料，可以使用能够应用于像素电极121的具有透光性的导电材料。
另外，作为扫描线107、电容线115及栅电极627的材料，可以使用含有氮的金属氧化物，具体地说，含有氮的In-Ga-Zn类氧化物、含有氮的In-Sn类氧化物、含有氮的In-Ga类氧化物、含有氮的In-Zn类氧化物、含有氮的Sn类氧化物、含有氮的In类氧化物以及金属氮化膜（InN、SnN等）。这些材料具有5eV（电子伏特）以上的功函数。当使用氧化物半导体形成晶体管103的半导体膜111时，通过作为扫描线107（晶体管103的栅电极）使用含有氮的金属氧化物，可以使晶体管103的阈值电压向正方向变动，可以实现具有所谓常闭特性的晶体管。例如，当使用含有氮的In-Ga-Zn类氧化物时，可以使用其氮浓度至少高于半导体膜111的In-Ga-Zn类氧化物，具体而言，可以使用氮浓度为7原子％以上的In-Ga-Zn类氧化物。
扫描线107、电容线115及栅电极627优选使用低电阻材料的铝或铜。通过使用铝或铜，可以减少信号延迟，从而提高显示质量。另外，由于铝的耐热性低，因此容易产生小丘、晶须或迁移所导致的不良。为了防止铝的迁移，优选在铝上层叠其熔点比铝高的金属材料如钼、钛、钨等。此外，在使用铜时，为了防止迁移所导致的不良或铜元素的扩散，优选在铜上层叠其熔点比铜高的金属材料如钼、钛、钨等。
栅极绝缘膜127使用如氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn类金属氧化物等绝缘材料，并且以单层结构或叠层结构设置。另外，为了提高与半导体膜111的界面特性，栅极绝缘膜127优选至少接触于半导体膜111的区域以氧化绝缘膜形成。
另外，通过在栅极绝缘膜127上设置具有对氧、氢、水等的阻挡性的绝缘膜，可以防止氧从半导体膜111向外部扩散，还可以防止氢、水等从外部侵入到该半导体膜111中。作为具有对氧、氢、水等的阻挡性的绝缘膜，可以举出氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜、氮化硅膜等。
此外，通过作为栅极绝缘膜127使用硅酸铪（HfSiOx）、含有氮的硅酸铪（HfSixOyNz）、含有氮的铝酸铪（HfAlxOyNz）、氧化铪、氧化钇等high-k材料，可以降低晶体管103的栅极漏电流。
此外，栅极绝缘膜127优选采用如下结构：作为第一氮化硅膜，设置缺陷量少的氮化硅膜，作为第二氮化硅膜，在第一氮化硅膜上设置氢脱离量及氨脱离量少的氮化硅膜，在第二氮化硅膜上优选设置上述栅极绝缘膜127中举出的氧化绝缘膜中的任一个。
作为第二氮化硅膜，当利用热脱附谱分析法分析时，优选使用以下的氮化绝缘膜：氢分子的脱离量小于5×1021分子/cm3，优选为3×1021分子/cm3以下，更优选为1×1021分子/cm3以下，氨分子的脱离量小于1×1022分子/cm3，优选为5×1021分子/cm3以下，更优选为1×1021分子/cm3以下。通过使用上述第一氮化硅膜及第二氮化硅膜作为栅极绝缘膜127的一部分，可以形成缺陷量少，并且氢和氨的脱离量少的栅极绝缘膜作为栅极绝缘膜127。其结果，可以减少栅极绝缘膜127所含有的氢和氮的向半导体膜111的移动量。
在使用氧化物半导体的晶体管中，当使用氧化物半导体形成的半导体膜111与栅极绝缘膜的界面或栅极绝缘膜中存在陷阱能级（也称为界面能级）时，有可能成为晶体管的阈值电压变动，典型为阈值电压的负方向变动，以及亚阈值摆幅值（S值）增大的原因，该亚阈值摆幅值是指当使晶体管导通时为了使漏电流变化一位数而所需的栅电压。其结果，有每个晶体管的电特性产生偏差的问题。因此，通过作为栅极绝缘膜使用缺陷量少的氮化硅膜，并且在与半导体膜111接触的区域设置氧化绝缘膜，可以减少阈值电压的负向漂移，并且可以抑制S值的增大。
可以将栅极绝缘膜127的厚度设定为5nm以上且400nm以下，优选为10nm以上且300nm以下，更优选为50nm以上且250nm以下。
半导体膜111、半导体膜119及半导体膜631使用氧化物半导体形成。该氧化物半导体可以为非晶结构、单晶结构或多晶结构。此外，半导体膜111、半导体膜119及半导体膜631由同一金属元素构成。此外，半导体膜111、半导体膜119及半导体膜631的厚度为1nm以上且100nm以下，优选为1nm以上且50nm以下，更优选为1nm以上且30nm以下，进一步优选为3nm以上且20nm以下。
作为可以应用于半导体膜111、半导体膜119及半导体膜631的氧化物半导体，能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。像这样，通过使用能隙宽的氧化物半导体，可以减少晶体管103的关态电流。
可以应用于半导体膜111、半导体膜119及半导体膜631的氧化物半导体优选为至少包含铟（In）或锌（Zn）的金属氧化物。或者，优选为包含In及Zn的双方的金属氧化物。此外，为了减少使用该氧化物半导体的晶体管的电特性的偏差，除了上述元素以外，优选还具有一种或多种稳定剂（stabilizer）。
作为稳定剂，可以举出镓（Ga）、锡（Sn）、铪（Hf）、铝（Al）或锆（Zr）等。另外，作为其他稳定剂，还可以举出镧系元素的镧（La）、铈（Ce）、镨（Pr）、钕（Nd）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）、镱（Yb）、镥（Lu）等。
作为可以应用于半导体膜111、半导体膜119及半导体膜631的氧化物半导体，例如，可以使用氧化铟、氧化锡、氧化锌；含有两种金属的氧化物的In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物；含有三种金属的氧化物的In-Ga-Zn类氧化物（也称为IGZO）、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-Zr-Zn类氧化物、In-Ti-Zn类氧化物、In-Sc-Zn类氧化物、In-Y-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物；含有四种金属的氧化物的In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
在此，“In-Ga-Zn类氧化物”是指以In、Ga以及Zn为主要成分的氧化物，对In、Ga以及Zn的比例没有限制。此外，也可以包含In、Ga、Zn以外的金属元素。
另外，可以作为氧化物半导体使用以InMO3（ZnO）m（m＞0）表示的材料。另外，M表示选自Ga、Fe、Mn及Co中的一种或多种金属元素或者用作上述稳定剂的元素。
例如，可以使用In:Ga:Zn＝1:1:1（＝1/3:1/3:1/3）、In:Ga:Zn＝2:2:1（＝2/5:2/5:1/5）或In:Ga:Zn＝3:1:2（＝1/2:1/6:1/3）的原子数比的In-Ga-Zn类金属氧化物。或者，可以使用In:Sn:Zn＝1:1:1（=1/3:1/3:1/3）、In:Sn:Zn＝2:1:3（=1/3:1/6:1/2）或In:Sn:Zn＝2:1:5（＝1/4:1/8:5/8）的原子数比的In-Sn-Zn类金属氧化物。另外，包含在金属氧化物中的金属元素的原子数比作为误差包括上述原子数比的±20％的变动。
但是，本发明不局限于此，可以根据所需要的半导体特性及电特性（场效应迁移率、阈值电压等）而使用具有适当的原子数比的材料。另外，优选采用适当的载流子密度、杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间距离、密度等，以得到所需要的半导体特性。例如，使用In-Sn-Zn类金属氧化物的晶体管可以较容易获得较高的场效应迁移率。但是，In-Ga-Zn类金属氧化物也可以通过减小块体内缺陷密度提高场效应迁移率。
包括晶体管103的源电极的信号线109、包括晶体管103的漏电极的导电膜113、电连接电容元件105的半导体膜119与电容线115的导电膜125以及源电极629及漏电极633使用可应用于扫描线107、电容线115及栅电极627的材料并以单层结构或叠层结构设置。
像素电极121及导电膜641使用铟锡氧化物、含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等具有透光性的导电材料来形成。
这里，参照图1C所示的电路图及图3所示的截面图对本实施方式所示的像素101所包括的各构成要素的连接结构进行说明。
图1C是示出图1A所示的半导体装置所包括的像素101的详细的电路图的一个例子。如图1C及图3所示，晶体管103包括：包括栅电极的扫描线107；包括源电极的信号线109；以及包括漏电极的导电膜113。
在电容元件105中，通过导电膜125与电容线115电连接的半导体膜119用作一个电极。此外，与包括漏电极的导电膜113电连接的像素电极121用作另一个电极。另外，设置于半导体膜119与像素电极121之间的绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137用作介电膜。
液晶元件108包括：像素电极121；对置电极154；以及设置于像素电极121与对置电极154之间的液晶层。
在电容元件105中，半导体膜119即使与半导体膜111结构相同，也用作电容元件105的电极。这是因为像素电极121可以用作栅电极，绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137可以用作栅极绝缘膜，电容线115可以用作源电极或漏电极，其结果，可以使电容元件105与晶体管同样地工作，而使半导体膜119成为导通状态。也就是说，可以使电容元件105成为MOS（Metal Oxide Semiconductor：金属氧化物半导体）电容器。MOS电容器当比阈值电压（Vth）高的电压施加到构成MOS电容器的电极的一个（电容元件105中的像素电极121）时进行充电。此外，通过控制对电容线115施加的电位可以使半导体膜119成为导通状态，并可以使半导体膜119用作电容元件105的一个电极。此时，将施加于电容线115的电位设定为如下。为了使液晶元件108（参照图1C）工作，以视频信号的中心电位为基准将像素电极121的电位向正方向及负方向变动。为了使电容元件105（MOS电容器）成为始终导通的状态，需要始终将电容线115的电位设定为比施加于像素电极121的电位低出电容元件105（MOS电容器）的阈值电压的电位以上。也就是说，由于半导体膜119与半导体膜111结构相同，因此将电容线115的电位设定为低出晶体管103的阈值电压以上即可。由此，可以使半导体膜119始终成为导通状态，并使电容元件105（MOS电容器）成为始终导通的状态。
另外，通过使设置在半导体膜111及半导体膜631上的绝缘膜129透过氧，使其成为与半导体膜111及半导体膜631的界面能级变低的氧化绝缘膜，并且使绝缘膜131成为包括氧过剩区的氧化绝缘膜或含有比满足化学计量组成的氧多的氧的氧化绝缘膜，可以容易地向用氧化物半导体形成的半导体膜111及半导体膜631供应氧，并且在防止氧从该半导体膜111及半导体膜631脱离的同时，将绝缘膜131所包含的该氧移动到半导体膜111及半导体膜631中，减少形成半导体膜111及半导体膜631的氧化物半导体所包含的氧缺陷。其结果，可以抑制晶体管103成为常开启，并且能够控制施加于电容线115的电位而使电容元件105（MOS电容器）为始终导通的状态，从而可以提高半导体装置的电特性及可靠性。
另外，通过作为设置在绝缘膜131上的绝缘膜132使用氮化绝缘膜，可以抑制氢、水等杂质从外部侵入半导体膜111及半导体膜119中。并且，通过作为绝缘膜132设置氢的含量少的氮化绝缘膜，可以抑制晶体管及电容元件105（MOS电容器）的电特性变动。
另外，可以在像素101内大面积地形成电容元件105。因此，可以获得提高了开口率且增大了电荷容量的半导体装置。其结果是，可以获得显示质量优良的半导体装置。
〈半导体装置的制造方法〉
接着，参照图4A、图4B、图5A及图5B说明上述半导体装置所示的设置在衬底102上的元件部的制造方法。
首先，在衬底102上形成扫描线107、电容线115及栅电极627，以覆盖扫描线107、电容线115及栅电极627的方式形成后面加工为栅极绝缘膜127的绝缘膜126，在绝缘膜126的重叠于扫描线107的区域形成半导体膜111，以重叠于后面形成像素电极121的区域的方式形成半导体膜119。此外，在重叠于栅电极627的区域形成半导体膜631（参照图4A）。
扫描线107、电容线115及栅电极627可以使用上述材料形成导电膜，在该导电膜上形成掩模，使用该掩模进行加工来形成。该导电膜可以使用蒸镀法、CVD法、溅射法、旋涂法等各种成膜方法。另外，对上述导电膜的厚度没有特别的限制，可以根据形成时间及所希望的电阻率等而决定。该掩模例如可以为利用光刻工序形成的抗蚀剂掩模。此外，该导电膜的加工可以使用干蚀刻和湿蚀刻中的一方或双方来进行。
绝缘膜126可以使用能够应用于栅极绝缘膜127的材料并利用CVD法或溅射法等各种成膜方法形成。
此外，当作为栅极绝缘膜127应用氧化镓时，可以利用MOCVD（Metal OrganicChemical Vapor Deposition：有机金属气相沉积）法形成绝缘膜126。
半导体膜111、半导体膜119及半导体膜631可以使用上述氧化物半导体形成氧化物半导体膜，在该氧化物半导体膜上形成掩模，使用该掩模进行加工来形成。由此，半导体膜111、半导体膜119及半导体膜631由同一金属元素构成。可以利用溅射法、涂敷法、脉冲激光蒸镀法、激光烧蚀法等形成该氧化物半导体膜。通过使用印刷法，可以将元件分离的半导体膜111及半导体膜119直接形成在绝缘膜126上。在通过溅射法形成该氧化物半导体膜的情况下，作为用来产生等离子体的电源装置，可以适当地使用RF电源装置、AC电源装置或DC电源装置等。另外，作为溅射气体，适当地使用稀有气体（典型的是氩）、氧气体、稀有气体和氧的混合气体。此外，当采用稀有气体和氧的混合气体时，优选增高氧气体对稀有气体的比例。另外，根据所形成的氧化物半导体膜的组成而适当地选择靶材，即可。该掩模例如可以为利用光刻工序形成的抗蚀剂掩模。此外，该氧化物半导体膜的加工可以使用干蚀刻和湿蚀刻中的一方或双方来进行。根据材料适当地设定蚀刻条件（蚀刻气体、蚀刻液、蚀刻时间、温度等），来将其蚀刻成所希望的形状。
在形成半导体膜111、半导体膜119及半导体膜631之后进行加热处理，优选进行由氧化物半导体形成的半导体膜111、半导体膜119及半导体膜631的脱氢化或脱水化。将该加热处理的温度典型地设定为150℃以上且低于衬底的应变点，优选为200℃以上且450℃以下，更优选为300℃以上且450℃以下。此外，该加热处理也可以对在加工成半导体膜111及半导体膜119之前的氧化物半导体膜进行。
在上述加热处理中，加热处理装置不局限于电炉，也可以利用被加热的气体等媒体所产生的热传导或热辐射对被处理物进行加热的装置。例如，可以使用GRTA（Gas RapidThermal Anneal：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等的RTA（Rapid Thermal Anneal：快速热退火）装置。LRTA装置是利用从灯如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等发射的光（电磁波）的辐射加热被处理物的装置。GRTA装置是使用高温的气体进行加热处理的装置。
上述加热处理可以在氮、氧、超干燥空气（含水量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气）或稀有气体（氩、氦等）的气氛下进行。另外，上述氮、氧、超干燥空气或稀有气体优选不含有氢或水等。或者，也可以在惰性气体气氛中进行加热之后在氧气氛中进行加热。此外，处理时间为3分钟至24小时。
此外，当在衬底102与扫描线107、电容线115及栅极绝缘膜127之间设置基底绝缘膜时，该基底绝缘膜可以使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化镓、氧化铪、氧化钇、氧化铝、氧氮化铝等形成。此外，通过作为基底绝缘膜使用氮化硅、氧化镓、氧化铪、氧化钇、氧化铝等形成，可以抑制来自衬底102的杂质典型地是碱金属、水、氢等扩散到半导体膜111、半导体膜119及半导体膜631。基底绝缘膜可以利用溅射法或CVD法形成。
接着，在绝缘膜126中形成到达电容线115的开口123形成栅极绝缘膜127之后，包括晶体管103的源电极的信号线109、包括晶体管103的漏电极的导电膜113、电连接半导体膜119与电容线115的导电膜125。此外，形成源电极629及漏电极633（参照图4B）。
开口123可以以露出绝缘膜126的重叠于电容线115的区域的一部分的方式形成掩模，使用该掩模进行加工来形成。此外，该掩模的形成及该加工可以与扫描线107、电容线115及栅电极627同样地进行。
信号线109、导电膜113、导电膜125、源电极629及漏电极633可以使用能够应用于信号线109、导电膜113、导电膜125及栅电极627的材料形成导电膜，在该导电膜上形成掩模，使用该掩模进行加工来形成。该掩模的形成及该加工可以与扫描线107、电容线115及栅电极627同样地进行。
接着，在半导体膜111、半导体膜119、半导体膜631、信号线109、导电膜113、导电膜125、源电极629、漏电极633及栅极绝缘膜127上形成绝缘膜128，在绝缘膜128上形成绝缘膜130，在绝缘膜130上形成绝缘膜133。此外，在绝缘膜133上形成绝缘膜136（参照图5A）。此外，优选连续形成绝缘膜128、绝缘膜130及绝缘膜133。由此，可以抑制杂质混入到绝缘膜128、绝缘膜130及绝缘膜133的每一个的界面。
绝缘膜128可以使用能够应用于绝缘膜129的材料并利用CVD法或溅射法等各种成膜方法形成。绝缘膜130可以使用能够应用于绝缘膜131的材料并利用CVD法或溅射法等各种成膜方法形成。绝缘膜133可以使用能够应用于绝缘膜132的材料并利用CVD法或溅射法等各种成膜方法形成。绝缘膜136可以使用能够应用于绝缘膜137的材料并利用CVD法形成。
当作为绝缘膜129应用与半导体膜111的界面能级变低的氧化绝缘膜时，绝缘膜128可以使用如下形成条件形成。此外，这里示出作为该氧化绝缘膜形成氧化硅膜或氧氮化硅膜的情况。该形成条件是如下条件：将安装在等离子体CVD装置的进行了真空排气的处理室内的衬底的温度保持为180℃以上且400℃以下，优选为200℃以上且370℃以下，将原料气体的含有硅的沉积气体及氧化气体导入处理室将处理室内的压力设定为20Pa以上且250Pa以下，优选设定为40Pa以上且200Pa以下，并对设置在处理室内的电极供应高频功率。
含有硅的沉积气体的典型例子为硅烷、乙硅烷、丙硅烷、氟化硅烷等。作为氧化气体，可以举出氧、臭氧、一氧化二氮、二氧化氮等。
另外，通过将相对于含有硅的沉积气体的氧化气体量设定为100倍以上，可以减少包含在绝缘膜128（绝缘膜129）中的氢含量，并可以减少包含在绝缘膜128（绝缘膜129）中的悬空键。由于从绝缘膜130（绝缘膜131）移动的氧有时被包含在绝缘膜128（绝缘膜129）中的悬空键俘获，所以当减少包含在绝缘膜128（绝缘膜129）中的悬空键时，可以使包含在绝缘膜130（绝缘膜131）中的氧效率好地移动到半导体膜111及半导体膜119，由此减少包含在形成半导体膜111及半导体膜119的氧化物半导体中的氧缺陷。其结果是，可以减少混入在半导体膜111及半导体膜119的氢量，并可以减少包含在半导体膜111及半导体膜119中的氧缺陷。
当作为绝缘膜131使用包括上述氧过剩区的氧化绝缘膜或包含比满足化学计量组成的氧多的氧的氧化绝缘膜时，绝缘膜130可以使用如下形成条件形成。此外，这里示出作为该氧化绝缘膜形成氧化硅膜或氧氮化硅膜的情况。该形成条件是如下条件：将安装在等离子体CVD装置的进行了真空排气的处理室内的衬底的温度保持为180℃以上且260℃以下，优选为180℃以上且230℃以下，将原料气体导入处理室将处理室内的压力设定为100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下，并对设置在处理室内的电极供应0.17W/cm2以上且0.5W/cm2以下优选为0.25W/cm2以上且0.35W/cm2以下的高频功率。
作为绝缘膜130的原料气体可以使用能够应用于绝缘膜128的原料气体。
由于作为绝缘膜130的形成条件，在上述压力的处理室中供应具有上述功率密度的高频功率，因此等离子体中的原料气体的分解效率提高，氧自由基增加，且原料气体的氧化进展，所以绝缘膜130中的氧含量多于化学计量组成。此外，由于在以上述衬底温度形成的膜中硅与氧的键合力弱。因此，通过在后面的工序中进行的加热处理可以使膜中的氧的一部分脱离。其结果是，可以形成包含比满足化学计量组成的氧多的氧且通过加热氧的一部分发生脱离的氧化绝缘膜。此外，在半导体膜111上设置有绝缘膜128。由此，在绝缘膜130的形成工序中绝缘膜128用作半导体膜111的保护膜。其结果是，即使使用功率密度好的高频功率形成绝缘膜130，也可以抑制对于半导体膜111及半导体膜631的损伤。
此外，由于通过加厚绝缘膜130的膜厚可以利用加热增加脱离的氧的量，所以绝缘膜130的厚度优选比绝缘膜128的厚度厚。通过设置绝缘膜128即使使绝缘膜130的厚度厚也可以获得良好的覆盖性。
绝缘膜132可以利用溅射法或CVD法等形成。当作为绝缘膜132设置含氢量少的氮化绝缘膜时，绝缘膜133可以使用如下条件下形成。此外，这里示出作为该氧化绝缘膜形成氧化硅膜的情况。该形成条件是如下条件：将安装在等离子体CVD装置的进行了真空排气的处理室内的衬底的温度保持为80℃以上且400℃以下，优选为200℃以上且370℃以下，将原料气体导入处理室将处理室内的压力设定为100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下，并对设置在处理室内的电极供应高频功率。
作为绝缘膜132的原料气体，优选使用含有硅的沉积气体、氮及氨。含有硅的沉积气体的典型例子为硅烷、乙硅烷、丙硅烷、氟化硅烷等。此外，氮的流量为相对于氨的流量的5倍以上且50倍以下，优选为10倍以上且50倍以下。此外，通过作为原料气体使用氨，可以促进含有硅的沉积气体及氮的分解。这是因为如下缘故：氨因等离子体能或热能而离解，离解时产生的能量有助于含有硅的沉积气体分子的键合及氮分子的键合的分解。由此，可以形成含氢量少且能够抑制来自外部的氢或水等杂质的侵入的氮化硅膜。
绝缘膜136使用有机硅烷气体及氧并利用将衬底温度设定为200℃以上且550℃以下，优选为300℃以上且450℃以下的CVD法形成。
优选至少在形成绝缘膜130之后进行加热处理，将包含在绝缘膜128或绝缘膜130中的过剩氧移动到半导体膜111及半导体膜631，减少包含在形成半导体膜111及半导体膜631的氧化物半导体中的氧缺陷。此外，该加热处理可以参照进行半导体膜111及半导体膜119的脱氢化或脱水化的加热处理的详细内容适当地进行。
接着，在绝缘膜128、绝缘膜130、绝缘膜133及绝缘膜136的重叠于导电膜113的区域形成到达导电膜113的开口117（参照图2），并形成绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137。开口117（参照图2）可以与开口123同样地形成。
最后，通过形成像素电极121及导电膜641，可以制造设置在衬底102上的元件部（参照图5B）。像素电极121可以使用上述材料形成通过开口117接触于导电膜113的导电膜，在该导电膜上形成掩模，使用该掩模进行加工来形成。此外，该掩模的形成及该加工可以与扫描线107及电容线115同样地进行。
<变形例1>
在本发明的一个方式的半导体装置中，可以适当地改变作为构成电容元件的一个电极的半导体膜119与电容线115的连接。例如，为了进一步提高开口率，可以不隔着导电膜125而采用电容线直接接触半导体膜的结构。由于不形成成为遮光膜的导电膜125，所以进一步提高像素的开口率。
<变形例2>
在本发明的一个方式的半导体装置中，可以适当地改变将作为构成电容元件105的一个电极的半导体膜119与电容线115电连接的导电膜125的俯视形状。例如，为了降低该半导体膜119与导电膜125的接触电阻，可以沿着该半导体膜119的外周以与其接触的方式设置该导电膜125。另外，导电膜由于在与包括晶体管103的源电极的信号线109及包括晶体管103的漏电极的导电膜113相同的形成工序中形成所以有时具有遮光性，由此优选形成为闭环状。
〈变形例3〉
此外，在本发明的一个方式的半导体装置中，可以适当地改变包括在电容元件中的半导体膜及电容线的结构。参照图6说明本结构的具体例子。图6是像素172的俯视图，如像素172，与平行于信号线109的边相比平行于扫描线107的边长，且电容线176也可以以平行于信号线109的方向延伸的方式设置。此外，信号线109及电容线176电连接于信号线驱动电路106（参照图1A）。
电容元件174连接于以平行于信号线109的方向延伸的方式设置的电容线176。电容元件174包括在与半导体膜111相同的工序中形成的由氧化物半导体形成的半导体膜178、像素电极121以及作为介电膜形成在晶体管103上的绝缘膜（图6中未图示）。由于半导体膜111、像素电极121及介电膜都具有透光性，所以电容元件174具有透光性。
此外，在电容元件174中，设置在一对电极之间的介电膜与图3所示的电容元件105同样是绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137。
电容线176可以在与信号线109及导电膜113相同的工序中形成。通过以接触于半导体膜178的方式设置电容线176，可以增大半导体膜178及电容线176的接触面积。另外，在像素172中，由于与平行于扫描线107的边相比平行于信号线109的边短，所以可以缩小像素电极121与电容线176重叠的面积，由此可以提高开口率。
<变形例4>
在本发明的一个方式的半导体装置中，作为构成电容元件的一个电极及电容线可以采用半导体膜。参照图7对具体例子进行说明。注意，这里仅对与图2中说明的半导体膜119及电容线115不同的半导体膜198进行说明。图7是像素196的俯视图，在像素196中，设置有兼用作电容元件197的一个电极及电容线的半导体膜198。半导体膜198具有在与信号线109平行的方向上延伸的区域，该区域用作电容线。半导体膜198中的与像素电极121重叠的区域用作电容元件197的一个电极。此外，半导体膜198可以与设置在像素196中的晶体管103的半导体膜111同时形成。
另外，当作为半导体膜198在1行中的所有的像素196中没有间隔地形成连续的半导体膜时，半导体膜198与扫描线107重叠，由于扫描线107的电位变化的影响半导体膜198有可能不能充分地发挥作为电容线及电容元件197的一个电极的功能。因此，如图7所示，优选在各像素196中相离地设置半导体膜198，使用与信号线109及导电膜113同时形成的导电膜199来将间隔地设置的半导体膜198彼此电连接。此时，通过半导体膜198中的不连接于导电膜199的区域重叠于像素电极121，可以降低该区域中的半导体膜198的电阻，所以半导体膜198用作电容线及电容元件197中的一个电极。
此外，虽然未图示，但是当半导体膜198中的重叠于扫描线107的区域不受到扫描线107的电位变化影响时，以在像素196的每一个中重叠于扫描线107的方式设置半导体膜198作为一个半导体膜。即，可以将半导体膜198在1行的所有像素196中没有间隔地设置为连续的半导体膜。
在图7中，虽然用作半导体膜198的电容线的区域在与信号线109平行的方向上延伸，但是用作电容线的区域可以在与扫描线107平行的方向上延伸。注意，当采用用作半导体膜198的电容线的区域在与扫描线107平行的方向上延伸的结构时，在晶体管103及电容元件197中，需要在半导体膜111与半导体膜198之间以及信号线109与导电膜113之间设置绝缘膜而使其电分离。
如上所述，如像素196，通过作为设置在像素中的电容元件的一个电极及电容线设置氧化物半导体膜，氧化物半导体膜具有透光性，因此可以提高像素的开口率。
<变形例5>
另外，在本发明的一个方式的半导体装置中，可以适当地改变电容线的结构。参照图8对本结构进行说明。注意，这里，与图2中说明的电容线115相比，其不同之处在于彼此邻接的两个像素之间的电容线的位置。
图8示出在信号线409的延伸方向上在相邻的像素之间设置有电容线的结构。此外，可以适当地应用在扫描线437的延伸方向上在相邻的像素之间设置有电容线的结构代替图8的结构。
图8是邻接于信号线409的延伸方向的像素401_1及像素401_2的俯视图。
扫描线407_1及扫描线407_2互相平行并且在大致垂直于信号线409的方向上延伸。扫描线407_1与扫描线407_2之间以与扫描线407_1及扫描线407_2平行的方式设置有电容线415。另外，电容线415与设置于像素401_1中的电容元件405_1以及设置于像素401_2中的电容元件405_2电连接。像素401_1及像素401_2的上表面形状以及构成要素的配置位置与电容线415对称。
像素401_1中设置有与晶体管403_1及该晶体管403_1电连接的像素电极421_1及电容元件405_1。
晶体管403_1设置于扫描线407_1及信号线409交叉的区域中。晶体管403_1至少包括具有沟道形成区的半导体膜411_1、栅电极、栅极绝缘膜（图8中未图示）、源电极及漏电极。另外，扫描线407_1的与半导体膜411_1重叠的区域用作晶体管403_1的栅电极。信号线409的与半导体膜411_1重叠的区域用作晶体管403_1的源电极。导电膜413_1的与半导体膜411_1重叠的区域用作晶体管403_1的漏电极。导电膜413_1及像素电极421_1在开口417_1中连接。
电容元件405_1通过设置在开口423中的导电膜425与电容线415电连接。电容元件405_1包括：由氧化物半导体形成的半导体膜419_1；像素电极421_1；作为介电膜的形成于晶体管403_1上的绝缘膜（图8中未图示）。由于半导体膜419_1、像素电极421_1及介电膜都具有透光性，所以电容元件405_1具有透光性。
像素401_2中设置有晶体管403_2、与该晶体管403_2电连接的像素电极421_2及电容元件405_2。
晶体管403_2设置于扫描线407_2及信号线409交叉的区域中。晶体管403_2至少包括：具有沟道形成区的半导体膜411_2、栅电极、栅极绝缘膜（图8中未图示）、源电极及漏电极。另外，扫描线407_2的与半导体膜411_2重叠的区域用作晶体管403_2的栅电极。信号线409的与半导体膜411_2重叠的区域用作晶体管403_2的源电极。导电膜413_2的与半导体膜411_2重叠的区域用作晶体管403_2的漏电极。导电膜413_2及像素电极421_2在开口417_2中连接。
电容元件405_2与电容元件405_1同样，通过设置于开口423中的导电膜425与电容线415电连接。电容元件405_2包括：由氧化物半导体形成的半导体膜419_2；像素电极421_2；作为介电膜的形成于晶体管403_2上的绝缘膜（图8中未图示）。由于半导体膜419_2、像素电极421_2及介电膜都具有透光性，所以电容元件405_2具有透光性。
另外，晶体管403_1及晶体管403_2以及电容元件405_1及电容元件405_2的截面结构分别与图3所示的晶体管103及电容元件105相同，因此在此对其进行省略。
在上面形状看，邻接的两个像素之间设置有电容线，通过使包含于各像素中的电容元件及该电容线连接，可以减少电容线的个数。由此，与在各像素中设置电容线的结构相比，可以进一步提高像素的开口率。
〈变形例6〉
在本发明的一个方式的半导体装置中，设置在像素内的晶体管的形状不局限于图2及图3所示的晶体管的形状，能够适当地改变形状。例如，在晶体管中，包括在信号线109中的源电极形成为U字型（C字型、方格型或马蹄型），也可以为围绕包括漏电极的导电膜的形状。通过采用这种形状，即使晶体管的面积小，也可以确保充分宽的沟道宽度，可以增加晶体管的开启时流过的漏电流（也称为通态电流）量。
〈变形例7〉
此外，在上述所示的像素101、172、196中，使用了半导体膜位于栅极绝缘膜与包括源电极的信号线109及包括漏电极的导电膜113之间的晶体管，但是也可以使用半导体膜位于包括源电极的信号线及包括漏电极的导电膜与绝缘膜129之间的晶体管。
〈变形例8〉
此外，在上述所示的像素101、172、196中，作为晶体管示出沟道蚀刻型晶体管，也可以使用沟道保护型晶体管代替沟道蚀刻型晶体管。通过设置沟道保护膜，半导体膜111的表面不暴露于在形成信号线及导电膜的工序中使用的蚀刻剂及蚀刻气体，可以减少半导体膜111与沟道保护膜之间的杂质。其结果是，可以降低在晶体管的源电极与漏电极之间流过的泄漏电流。
〈变形例9〉
此外，在上述所示的像素101、172、196、401_1、401_2中，作为晶体管示出具有一个栅电极的晶体管，但是可以使用具有夹着半导体膜111对置的两个栅电极的晶体管代替上述晶体管。
晶体管在本实施方式所说明的晶体管103的绝缘膜137上具有导电膜。导电膜至少重叠于半导体膜111的沟道形成区。优选通过将导电膜设置在重叠于半导体膜111的沟道形成区的位置，来将导电膜的电位设为输入到信号线109的视频信号的最低电位。其结果是，在对置于导电膜的半导体膜111的表面上可以控制在源电极与漏电极之间流过的电流，可以减少晶体管的电特性的偏差。此外，通过设置导电膜，减轻周围的电场的变化给半导体膜111带来的影响，由此可以提高晶体管的可靠性。
导电膜可以使用与扫描线107、信号线109、像素电极121等同样的材料及方法而形成。
如上所述，作为电容元件的一个电极，通过使用在与包括在晶体管中的半导体膜相同的形成工序中形成的半导体膜，可以制造具有在提高开口率的同时能够增大电荷容量的电容元件的半导体装置。由此，可以得到显示质量优良的半导体装置。
另外，由于包括在晶体管中的使用氧化物半导体形成的半导体膜的氧缺陷得到减少并且氢等杂质被减少，因此本发明的一个方式的半导体装置成为具有良好的电特性的半导体装置。
另外，本实施方式所述的结构等可以适当地与其它实施方式所述的结构等组合使用。
实施方式2
在本实施方式中，参照附图对本发明的一个方式的半导体装置进行说明，该半导体装置具有与上述实施方式不同的结构。在本实施方式中，以液晶显示装置为例子而说明本发明的一个方式的半导体装置。此外，本实施方式所说明的半导体装置的电容元件的结构与上述实施方式不同。此外，在本实施方式所说明的半导体装置中，与上述实施方式所说明的半导体装置同样的结构可以参照上述实施方式。
〈半导体装置的结构〉
图9示出本实施方式所说明的像素101的俯视图。图9所示的像素201在点划线内的区域中不设置绝缘膜229（未图示）及绝缘膜231（未图示）。此外，在半导体膜119上位于绝缘膜229（未图示）及绝缘膜231的端部。因此，图9所示的像素201的电容元件205包括作为一个电极的半导体膜119、作为另一个电极的像素电极221及作为介电膜的绝缘膜232及绝缘膜237（未图示）。
接着，图10是示出图9的点划线A1-A2间、点划线B1-B2间、点划线C1-C2间及设置在扫描线驱动电路104（参照图1A）中的晶体管的截面图。这里，省略扫描线驱动电路104的俯视图，与此同时D1-D2示出扫描线驱动电路104的截面图。另外，这里示出设置在扫描线驱动电路104中的晶体管的截面图，但是该晶体管可以设置在信号线驱动电路106中。
以下示出本实施方式中的像素201的截面结构。在衬底102上设置有包括晶体管103的栅电极的扫描线107、与扫描线107设置于同一表面上的电容线115。在扫描线107及电容线115上设置有栅极绝缘膜127。在栅极绝缘膜127的与扫描线107重叠的区域上设置有半导体膜111，在栅极绝缘膜127上设置有半导体膜219。在半导体膜111及栅极绝缘膜127上设置有包括晶体管103的源电极的信号线109、包括晶体管103的漏电极的导电膜113。在栅极绝缘膜127中设置有到达电容线115的开口123，在开口123中及其上、栅极绝缘膜127及半导体膜219上设置有导电膜125。在栅极绝缘膜127、信号线109、半导体膜111、导电膜113、导电膜125、半导体膜219上设置有用作晶体管103的保护绝缘膜的绝缘膜229、绝缘膜231、绝缘膜232及绝缘膜237。此外，至少在成为电容元件205的区域中，在半导体膜219上设置有绝缘膜232。在绝缘膜229、绝缘膜231、绝缘膜232及绝缘膜237中设置有到达导电膜113的开口117（参照图9），在开口117（参照图9）中及其上以及绝缘膜232上设置有像素电极221。此外，也可以在衬底102与扫描线107、电容线115及栅极绝缘膜127之间设置有基底绝缘膜。
绝缘膜229是与实施方式1所说明的绝缘膜129同样的绝缘膜。绝缘膜231是与实施方式1所说明的绝缘膜131同样的绝缘膜。绝缘膜232是与实施方式1所说明的绝缘膜132同样的绝缘膜。绝缘膜237是与实施方式1所说明的绝缘膜137同样的绝缘膜。像素电极221是与实施方式1所说明的像素电极121同样的像素电极。
如本实施方式中的电容元件205，通过作为设置在用作一个电极的半导体膜219与用作另一个电极的像素电极221之间的介电膜使用绝缘膜232及绝缘膜237，可以使介电膜的厚度比实施方式1中的电容元件105的介电膜的厚度薄。因此，本实施方式中的电容元件205与实施方式1中的电容元件105相比可以增大电荷容量。
此外，绝缘膜232及绝缘膜237用作电容元件205的介电膜。绝缘膜232由氮化绝缘膜形成，氮化绝缘膜具有与氧化硅等氧化绝缘膜相比相对介电常数高且内部应力大的倾向。由此，当作为电容元件205的介电膜只使用绝缘膜232而不使用绝缘膜237时，若绝缘膜232的厚度薄则电容元件205的电容值过大，不容易在低耗电量的情况下提高对像素写入图像信号的速度。与此相反，若绝缘膜232的厚度厚，则内部应力过大，这引起晶体管的阈值电压变动等电特性的恶化。此外，若绝缘膜232的内部应力大，则绝缘膜232容易从衬底102剥离，由此成品率降低。但是，通过使用其相对介电常数比绝缘膜232低的氧化硅等的氧化绝缘物形成的绝缘膜237与绝缘膜232一起用作像素的电容元件的介电膜，可以将介电膜的介电常数调整为所希望的值而不增加绝缘膜232的厚度。
此外，由于绝缘膜232是与实施方式1的绝缘膜132同样的氮化绝缘膜，所以半导体膜219的导电率高，成为n型。此外，半导体膜219是由具有导体特性的金属氧化物构成的具有透光性的导电膜。另外，半导体膜219的导电率比半导体膜111高。
此外，半导体膜219具有其导电率比半导体膜111高的区域。在本结构中，半导体膜219的至少接触于绝缘膜232的区域是n型，其导电率比半导体膜111的接触于绝缘膜229的区域高。
此外，优选半导体膜219的氢浓度比半导体膜111高。在半导体膜219中，通过二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）得到的氢浓度为8×1019atoms/cm3以上，优选为1×1020atoms/cm3以上，更优选为5×1020atoms/cm3以上。在半导体膜111中，通过二次离子质谱分析法得到的氢浓度小于5×1019atoms/cm3，优选小于5×1018atoms/cm3，优选为1×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下，进一步优选为1×1016atoms/cm3以下。
此外，半导体膜219的电阻率比半导体膜111低。半导体膜219的电阻率优选为半导体膜111的电阻率的1×10-8倍以上且1×10-1倍以下，典型地为1×10-3Ωcm以上且小于1×104Ωcm，更优选为1×10-3Ωcm以上且小于1×10-1Ωcm。
在本实施方式的半导体装置中，使电容元件205工作的方法与使实施方式1所记载的电容元件105工作的方法同样，在使电容元件205工作的期间，将半导体膜219的电位（换言之，电容线115的电位）始终设定为比像素电极121的电位低电容元件205（MOS电容器）的阈值电压（Vth）以上。注意，在电容元件205中，用作一个电极的半导体膜219为n型，由于导电率高，所以阈值电压向负方向漂移。半导体膜219的电位（换言之，电容线115的电位）根据电容元件205的阈值电压的向负方向的漂移量，从像素电极121的能够达到的最低电位升高。因此，当电容元件205的阈值电压示出较大的负值时，可以使电容线115的电位比像素电极121的电位高。
如本实施方式那样，作为电容元件205的一个电极的半导体膜219为n型，通过增大导电率，可以使阈值电压向负方向漂移，所以与实施方式1的电容元件105相比，可以扩大使电容元件205工作时需要的电位的选择宽度。因此，本实施方式在使电容元件205工作的期间始终可以稳定地使电容元件205工作，所以是优选的。
此外，由于包括在电容元件205中的半导体膜219为n型，导电率高，所以即使缩小电容元件205的平面面积也可以获得充分的电荷容量。由于构成半导体膜219的氧化物半导体的可见光的透过率为80％至90％，所以缩小半导体膜219的面积，在像素中设置不形成半导体膜219的区域，由此可以提高从背光等光源发射的光的透过率。
〈半导体装置的制造方法〉
接着，参照图11A、图11B、图12A及图12B说明本实施方式所示的设置在衬底102上的元件部的制造方法。
首先，在衬底102上形成扫描线107、电容线115及栅电极627，在衬底102、扫描线107、电容线115及栅电极627上形成加工为栅极绝缘膜127的绝缘膜，在该绝缘膜上形成半导体膜111、半导体膜119及半导体膜631，在该绝缘膜中形成到达电容线115的开口123来形成栅极绝缘膜127之后，形成信号线109、导电膜113、导电膜125、源电极629及漏电极633。接着，在栅极绝缘膜127、半导体膜111、半导体膜119、半导体膜631、信号线109、导电膜113、导电膜125、源电极629及漏电极633上形成绝缘膜128，在绝缘膜128上形成绝缘膜130（参照图11A）。注意，到此为止的工序可以参照实施方式1进行。
接着，在至少重叠于半导体膜119的绝缘膜130的区域上形成掩模，使用该掩模进行加工来形成绝缘膜228及绝缘膜230，并露出半导体膜119（参照图11B）。作为该掩模可以使用通过光刻工序形成的抗蚀剂掩模，该加工可以利用干蚀刻和湿蚀刻中的一方或双方来进行。
接着，在露出半导体膜119的区域及绝缘膜230上形成绝缘膜233，在绝缘膜233上形成绝缘膜236（参照图12A）。绝缘膜233是与实施方式1所说明的绝缘膜133同样的绝缘膜。绝缘膜236是与实施方式1所说明的绝缘膜136同样的绝缘膜。此外，在形成绝缘膜233及绝缘膜236之后等，也可以以绝缘膜233接触于半导体膜119的状态下进行加热处理。注意，到此为止的工序也可以参照实施方式1进行。
通过等离子体CVD法或溅射法形成使用氮化绝缘膜形成的绝缘膜233，半导体膜119暴露于等离子体，在半导体膜119中生成氧缺陷。此外，通过半导体膜119与由氮化绝缘膜形成的绝缘膜233接触，氮或/及氢从绝缘膜233移动到半导体膜119。包含在绝缘膜233中的氢进入氧缺陷中，生成作为载流子的电子。或者，以绝缘膜232为氮化绝缘膜，通过以绝缘膜232接触于半导体膜119的状态下进行加热处理，可以使包含在该氮化绝缘膜中的氮或/及氢移动到半导体膜119。包含在绝缘膜233中的氢进入氧缺陷中，生成作为载流子的电子。其结果是，半导体膜119的导电率增大，而成为n型的半导体膜219。此外，半导体膜219是由具有导体特性的金属氧化物构成的具有透光性的导电膜。半导体膜219的导电率比半导体膜111高。
接着，在绝缘膜228、绝缘膜230、绝缘膜233及绝缘膜236中形成到达导电膜113的开口117（参照图9），形成绝缘膜229、绝缘膜231、绝缘膜232及绝缘膜237，形成通过开口117接触于导电膜113的像素电极221（参照图12B）。注意，到此为止的工序也可以参照实施方式1进行。
通过上述工序，可以制造本实施方式中的半导体装置。
〈变形例〉
在本发明的一个方式的半导体装置中可以适当地改变电容元件的结构。参照图13说明本结构的具体例子。此外，这里，只说明与图9及图10所说明的电容元件105不同的电容元件245。
半导体膜219为n型，为了增大导电率，作为栅极绝缘膜227采用氮化绝缘膜的绝缘膜225、氧化绝缘膜的绝缘膜226的叠层结构，在至少设置有半导体膜219的区域只设置氮化绝缘膜的绝缘膜225。通过采用这种结构，绝缘膜225的氮化绝缘膜接触于半导体膜219的下表面，半导体膜219为n型，可以增大导电率。此时，电容元件245的介电膜是绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137。此外，绝缘膜225及绝缘膜226可以适当地使用可应用于栅极绝缘膜127的绝缘膜，绝缘膜225可以是与绝缘膜132同样的绝缘膜。此外，为了实现本结构，可以参照实施方式1适当地加工绝缘膜226。通过采用图13所示的结构，由于不进行绝缘膜129及绝缘膜131的蚀刻，所以可以防止减少半导体膜219的厚度，由此与图9及图10所示的半导体装置相比可以提高成品率。
此外，在图13所示的结构中，也可以采用半导体膜219的上表面接触于绝缘膜132的结构。换言之，在图13所示的绝缘膜129及绝缘膜131中，也可以去除接触于半导体膜219的区域。此时，电容元件245的介电膜是绝缘膜132及绝缘膜137。通过采用半导体膜219的上表面及下表面接触于氮化绝缘膜的结构，与只有一个表面接触于氮化绝缘膜的情况相比，效率好地充分使半导体膜219成为n型，可以增大导电率。
如上所述，通过作为电容元件的一个电极使用在与包括在晶体管中的半导体膜相同的形成工序中形成的半导体膜，可以制造包括电容元件的半导体装置，该电容元件的开口率典型地提高到55％以上，优选为60％以上，并增大电荷容量。其结果是，可以获得显示质量优良的半导体装置。
另外，由于包括在晶体管中的使用氧化物半导体形成的半导体膜的氧缺陷得到减少并且氢等杂质被减少，因此本发明的一个方式的半导体装置成为具有良好的电特性的半导体装置。
注意，本实施方式所示的结构等可以与其他实施方式所示的结构及其变形例适当地组合而使用。
实施方式3
在本实施方式中，参照附图对本发明的一个方式的半导体装置进行说明，该半导体装置具有与上述实施方式不同的结构。在本实施方式中，以液晶显示装置为例子而说明本发明的一个方式的半导体装置。此外，在本实施方式所说明的半导体装置中，包括在电容元件中的半导体膜与上述实施方式不同。此外，在本实施方式所说明的半导体装置中，与上述实施方式所说明的半导体装置同样的结构可以参照上述实施方式。
〈半导体装置的结构〉
以下说明设置在本实施方式所说明的液晶显示装置的像素部中的像素301的具体结构例子。图14示出像素301的俯视图。图14所示的像素301包括电容元件305，电容元件305设置在由像素301内的电容线115及信号线109围绕的区域。电容元件305通过设置在开口123中的导电膜125电连接于电容线115。电容元件305包括由氧化物半导体形成且其导电率比半导体膜111高的半导体膜319、像素电极121以及作为介电膜形成在晶体管103上的绝缘膜（图14中未图示）。由于半导体膜319、像素电极121及介电膜都具有透光性，所以电容元件305具有透光性。
半导体膜319的导电率为10S/cm以上且1000S/cm以下，优选为100S/cm以上且1000S/cm以下。
像这样，半导体膜319具有透光性。换言之，可以在像素101内大面积地形成电容元件305。由此，可以获得提高开口率，典型地是55％以上，优选为60％以上，并增大了电荷容量的半导体装置。其结果是，可以获得显示质量优良的半导体装置。此外，由于包括在电容元件305中的半导体膜319为n型，导电率高，所以也可以说半导体膜319是具有导电性的膜。由于包括在电容元件305中的半导体膜319的导电率高，所以即使缩小电容元件305的平面面积也可以获得充分的电荷容量。由于构成半导体膜319的氧化物半导体的光透过率为80％至90％，所以缩小半导体膜319的面积，在像素中设置不形成半导体膜319的区域，由此可以提高从背光等光源发射的光的透过率。
接着，图15是示出图14的点划线A1-A2间、点划线B1-B2间、点划线C1-C2间及设置在扫描线驱动电路104（参照图1A）中的晶体管的截面图。这里，省略扫描线驱动电路104的俯视图，与此同时D1-D2示出扫描线驱动电路104的截面图。另外，这里示出设置在扫描线驱动电路104中的晶体管的截面图，但是该晶体管可以设置在信号线驱动电路106中。
以下示出像素301的截面结构。在衬底102上设置有包括晶体管103的栅电极的扫描线107。在扫描线107上设置有栅极绝缘膜127。在栅极绝缘膜127的与扫描线107重叠的区域上设置有半导体膜111，在栅极绝缘膜127上设置有半导体膜319。在半导体膜111及栅极绝缘膜127上设置有包括晶体管103的源电极的信号线109及包括晶体管103的漏电极的导电膜113。此外，在栅极绝缘膜127及半导体膜319上设置有电容线115。在栅极绝缘膜127、信号线109、半导体膜111、导电膜113、半导体膜319及电容线115上设置有用作晶体管103的保护绝缘膜的绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137。在绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137中设置有到达导电膜113的开口117，在开口117中及绝缘膜137上设置有像素电极121。
在本结构中的电容元件305中，一对电极中的一个电极是n型，是其导电率比半导体膜111高的半导体膜319，一对电极中的另一个电极是像素电极121，设置在一对电极之间的介电膜是绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137。
半导体膜319可以使用可应用于半导体膜111的半导体。由于在形成半导体膜111的同时形成半导体膜319，所以半导体膜319包含构成半导体膜111的氧化物半导体的金属元素。并且，由于半导体膜319的导电率优选比半导体膜111高，所以优选包含增大导电率的元素（掺杂剂）。具体而言，在半导体膜319中作为掺杂剂包含硼、氮、氟、铝、磷、砷、铟、锡、锑和稀有气体元素中的一种以上。半导体膜319所包含的掺杂浓度优选为1×1019atoms/cm3以上且1×1022atoms/cm3以下。由此，半导体膜319的导电率可以为10S/cm以上且1000S/cm以下，优选为100S/cm以上且1000S/cm以下，可以使半导体膜319充分用作电容元件305的一方的电极。另外，半导体膜319具有其导电率比半导体膜111高的区域。在本结构中，半导体膜319的至少接触于绝缘膜132的区域的导电率比半导体膜111的接触于绝缘膜129的区域高。此外，半导体膜319由于包含上述元素（掺杂剂）所以是n型，且导电率高，由此也可说是具有导电性的膜。
〈半导体装置的制造方法〉
接着，参照图16A、图16B、图17A及图17B说明本实施方式所示的设置在衬底102上的元件部的制造方法。
首先，在衬底102上形成扫描线107、电容线115及栅电极627，在衬底102、扫描线107、电容线115及栅电极627上形成加工为栅极绝缘膜127的绝缘膜126，在该绝缘膜126上形成半导体膜111及半导体膜119。此外，在重叠于栅电极627的区域形成半导体膜631（参照图16A）。注意，到此为止的工序可以参照实施方式1进行。
接着，在对半导体膜119添加掺杂剂形成半导体膜319之后，在绝缘膜126中形成到达电容线115的开口123形成栅极绝缘膜127之后，形成包括晶体管103的源电极的信号线109、包括晶体管103的漏电极的导电膜113、电连接半导体膜319与电容线115的导电膜125。此外，形成源电极629及漏电极633（参照图16B）。
作为对半导体膜119添加掺杂剂的方法有如下方法：在半导体膜119以外的区域设置掩模，使用该掩模，通过离子注入法或离子掺杂法等添加选自硼、氮、氟、铝、磷、砷、铟、锡、锑和稀有气体元素中的一种以上的掺杂剂。此外，也可以将半导体膜119暴露于包含该掺杂剂的等离子体来添加该掺杂剂，代替离子注入法或离子掺杂法。此外，也可以在添加掺杂剂之后进行加热处理。该加热处理可以参照进行半导体膜111及半导体膜119的脱氢化或脱水化的加热处理的详细内容适当地进行。
此外，添加掺杂剂的工序也可以在形成信号线109、导电膜113、导电膜125、源电极629及漏电极633之后进行。此时，掺杂剂不添加到半导体膜319中的接触于信号线109、导电膜113及导电膜125的区域。
接着，在半导体膜111、半导体膜319、半导体膜631、信号线109、导电膜113、导电膜125、源电极629、漏电极633及栅极绝缘膜127上形成绝缘膜128，在绝缘膜128上形成绝缘膜130，在绝缘膜130上形成绝缘膜133。此外，在绝缘膜133上形成绝缘膜136（参照图17A）。注意，该工序可以参照实施方式1进行。
接着，在绝缘膜128、绝缘膜130、绝缘膜133及绝缘膜136的重叠于导电膜113的区域形成到达导电膜113的开口117（参照图14），并形成绝缘膜129、绝缘膜131、绝缘膜132及绝缘膜137。接着，形成通过开口117接触于导电膜113的像素电极121（参照图17B）。注意，该工序也可以参照实施方式1进行。
通过上述工序，可以制造本实施方式中的半导体装置。
如上所述，作为电容元件的一个电极，通过使用在与包括在晶体管中的半导体膜相同的形成工序中形成的半导体膜，可以制造具有在提高开口率的同时能够增大电荷容量的电容元件的半导体装置。由此，可以得到显示质量优良的半导体装置。
另外，由于包括在晶体管中的使用氧化物半导体形成的半导体膜的氧缺陷得到减少并且氢等杂质被减少，因此本发明的一个方式的半导体装置成为具有良好的电特性的半导体装置。
注意，本实施方式所示的结构等可以与其他实施方式所示的结构及其变形例适当地组合而使用。
实施方式4
在本实施方式中，说明在上述实施方式所说明的包括在半导体装置中的晶体管及电容元件中，可以应用于形成半导体膜的氧化物半导体的一个方式。
上述氧化物半导体优选由如下半导体构成：非晶氧化物半导体、单晶氧化物半导体、多晶氧化物半导体以及包括结晶部的氧化物半导体（C Axis Aligned CrystallineOxide Semiconductor：CAAC-OS）。CAAC-OS膜是包含多个结晶部的氧化物半导体膜之一，大部分的结晶部为能够容纳在一边短于100nm的立方体的尺寸。因此，有时包括在CAAC-OS膜中的结晶部为能够容纳在一边短于10nm、短于5nm或短于3nm的立方体的尺寸。CAAC-OS膜的缺陷能级密度低于微晶氧化物半导体膜。下面，详细说明CAAC-OS膜。
在CAAC-OS膜的透射电子显微镜（TEM：Transmission Electron Microscope）图像中，观察不到结晶部与结晶部之间的明确的边界，即晶界（grain boundary）。因此，在CAAC-OS膜中，不容易发生起因于晶界的电子迁移率的降低。
由利用TEM所得到的大致平行于样品面的方向上的CAAC-OS膜的图像（截面TEM图像）可知，在结晶部中金属原子排列为层状。各金属原子层具有反映被形成CAAC-OS膜的面（也称为被形成面）或CAAC-OS膜的顶面的凸凹的形状并以平行于CAAC-OS膜的被形成面或顶面的方式排列。
另一方面，根据从大致垂直于样品面的方向观察的CAAC-OS膜的TEM图像（平面TEM图像）可知，在结晶部中金属原子排列为三角形状或六角形状。但是，在不同的结晶部之间，金属原子的排列没有规律性。
由截面TEM图像以及平面TEM图像可知，CAAC-OS膜的结晶部具有取向性。
使用X射线衍射(XRD:X-Ray Diffraction)装置对CAAC-OS膜进行结构分析。例如，在利用out-of-plane法来分析具有InGaZnO4的结晶的CAAC-OS膜时，在衍射角度（2θ）为31°附近时会出现峰值。由于该峰值源自InGaZnO4结晶的(009)面，由此可知CAAC-OS膜的结晶具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS膜的被形成面或顶面的方向。
另一方面，当利用从大致垂直于c轴的方向使X线入射的in-plane法分析CAAC-OS膜时，在2θ为56°附近时会出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在此，在将2θ固定为56°附近并在以样品面的法线向量为轴（轴）旋转样品的条件下进行分析（扫描）。在该样品是InGaZnO4的单晶氧化物半导体膜时，出现六个峰值。该六个峰值来源于相等于（110）面的结晶面。另一方面，当该样品是CAAC-OS膜时，即使在将2θ固定为56°附近的状态下进行扫描也不能观察到明确的峰值。
由上述结果可知，在具有c轴取向的CAAC-OS膜中，虽然a轴及b轴的方向在结晶部之间不同，但是c轴都朝向平行于被形成面或顶面的法线向量的方向。因此，在上述截面TEM图像中观察到的排列为层状的各金属原子层相当于与结晶的ab面平行的面。
注意，结晶部在形成CAAC-OS膜或进行加热处理等晶化处理时形成。如上所述，结晶的c轴朝向平行于CAAC-OS膜的被形成面或顶面的法线向量的方向。由此，例如，当CAAC-OS膜的形状因蚀刻等而发生改变时，结晶的c轴不一定平行于CAAC-OS膜的被形成面或顶面的法线向量。
此外，CAAC-OS膜中的晶化度不一定均匀。例如，当CAAC-OS膜的结晶部是由CAAC-OS膜的顶面附近的结晶成长而形成时，有时顶面附近的晶化度高于被形成面附近的晶化度。另外，当对CAAC-OS膜添加杂质时，被添加了杂质的区域的晶化度改变，所以有时CAAC-OS膜中的晶化度根据区域而不同。
注意，在通过out-of-plane法分析包含InGaZnO4结晶的CAAC-OS膜的情况下，除了2θ为31°附近的峰值之外，有时还观察到2θ为36°附近的峰值。2θ为36°附近的峰值示出不具有c轴取向性的结晶包含在CAAC-OS膜的一部分中。优选的是，在CAAC-OS膜中出现2θ为31°附近的峰值而不出现2θ为36°附近的峰值。
作为形成CAAC-OS膜的方法可以举出如下三个方法。
第一个方法是：通过在100℃以上且450℃以下的成膜温度下形成氧化物半导体膜，形成包括在氧化物半导体膜中的结晶部的c轴在平行于被形成面的法线向量或表面的法线向量的方向上一致的结晶部。
第二个方法是：通过在以薄厚度形成氧化物半导体膜之后进行200℃以上且700℃以下的加热处理，形成包括在氧化物半导体膜中的结晶部的c轴在平行于被形成面的法线向量或表面的法线向量的方向上一致的结晶部。
第三个方法是：通过在以薄厚度形成第一层氧化物半导体膜之后进行200℃以上且700℃以下的加热处理，并形成第二层氧化物半导体膜，来形成包括在氧化物半导体膜中的结晶部的c轴在平行于被形成面的法线向量或表面的法线向量的方向上一致的结晶部。
对于将CAAC-OS应用于氧化物半导体膜而形成的晶体管，起因于可见光或紫外光的照射的电特性的变动小。因此，将CAAC-OS应用于氧化物半导体膜的晶体管具有高可靠性。
此外，CAAC-OS优选使用多晶的氧化物半导体溅射靶材且利用溅射法形成。当离子碰撞到该溅射靶材时，有时包含在溅射靶材中的结晶区域沿着a-b面劈开，即具有平行于a-b面的面的平板状或颗粒状的溅射粒子有时剥离。此时，通过使该平板状或颗粒状的溅射粒子在保持结晶状态的情况下到达被形成面，可以形成CAAC-OS。
另外，为了形成CAAC-OS，优选采用如下条件。
通过降低成膜时的杂质的混入，可以抑制因杂质导致的结晶状态的破坏。例如，可以降低存在于成膜室内的杂质（氢、水、二氧化碳及氮等）的浓度即可。另外，可以降低成膜气体中的杂质浓度即可。具体而言，使用露点为-80℃以下，优选为-100℃以下的成膜气体。
另外，通过增高成膜时的被形成面加热温度（例如，衬底加热温度），在溅射粒子到达被形成面之后发生溅射粒子的迁移。具体而言，在将被形成面加热温度设定为100℃以上且740℃以下，优选为150℃以上且500℃以下的状态下进行成膜。通过增高成膜时的被形成面的温度，当平板状或颗粒状的溅射粒子到达被形成面时，在该被形成面上发生迁移，溅射粒子的平坦的面附着到被形成面。
另外，优选的是，通过增高成膜气体中的氧比例并对电力进行最优化，减轻成膜时的等离子体损伤。将成膜气体中的氧比例设定为30体积％以上，优选为100体积％。
以下，作为溅射靶材的一个例子示出In-Ga-Zn-O化合物靶材。
通过将InOX粉末、GaOY粉末及ZnOZ粉末以规定的摩尔数混合，并进行加压处理，然后在1000℃以上且1500℃以下的温度下进行加热处理，由此得到多晶的In-Ga-Zn-O化合物靶材。此外，也可以在冷却（放冷）或加热的同时进行该加压处理。另外，X、Y及Z为任意正数。在此，InOX粉末、GaOY粉末及ZnOZ粉末的规定的摩尔数比例如为2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的种类及混合粉末时的摩尔数比可以根据所制造的溅射靶材适当地改变即可。
另外，氧化物半导体膜也可以采用层叠有多个氧化物半导体膜的结构。例如，也可以作为氧化物半导体膜采用第一氧化物半导体膜和第二氧化物半导体膜的叠层，并且第一氧化物半导体膜和第二氧化物半导体膜分别使用不同的原子数比的金属氧化物。例如，可以作为第一氧化物半导体膜使用包含两种金属的氧化物、包含三种金属的氧化物或者包含四种金属的氧化物，作为第二氧化物半导体膜使用包含与第一氧化物半导体膜不同的两种金属的氧化物、包含三种金属的氧化物或者包含四种金属的氧化物。
作为氧化物半导体膜采用两层结构，也可以使第一氧化物半导体膜与第二氧化物半导体膜的构成元素相同，并使两者的原子数比不同。例如，也可以将第一氧化物半导体膜的原子数比设定为In：Ga：Zn＝3：1：2，将第二氧化物半导体膜的原子数比设定为In：Ga：Zn＝1：1：1。此外，也可以将第一氧化物半导体膜的原子数比设定为In：Ga：Zn＝2：1：3，将第二氧化物半导体膜的原子数比设定为In：Ga：Zn＝1：3：2。另外，各氧化物半导体膜的原子数比作为误差包括上述原子数比的±20％的变动。
此时，优选将第一氧化物半导体膜与第二氧化物半导体膜中的离栅电极近的一侧（沟道一侧）的氧化物半导体膜的In与Ga的原子数比设定为In≥Ga。另外，优选将离栅电极远的一侧（背沟道一侧）的氧化物半导体膜的In与Ga的原子数比设定为In＜Ga。通过采用这些叠层结构，可以制造场效应迁移率高的晶体管。另一方面，通过将离栅电极近的一侧（沟道一侧）的氧化物半导体膜的In与Ga的原子数比设定为In＜Ga，将背沟道一侧的氧化物半导体膜的In与Ga的原子数比设定为In≥Ga，可以减少晶体管的随时间的变化或因可靠性测试导致的阈值电压的变动量。
原子数比为In：Ga：Zn＝1：3：2的第一氧化物半导体膜可以通过使用原子数比为In：Ga：Zn＝1：3：2的氧化物靶材的溅射法来形成。可以将衬底温度设定为室温，作为溅射气体使用氩或氩及氧的混合气体来形成。原子数比为In：Ga：Zn＝3：1：2的第二氧化物半导体膜可以使用原子数比为In：Ga：Zn＝3：1：2的氧化物靶材并使用第一氧化物半导体膜同样的方法形成。
此外，作为氧化物半导体膜采用三层结构，也可以使第一氧化物半导体膜至第三氧化物半导体膜的构成元素相同，并使它们的原子数比不同。参照图18说明作为氧化物半导体膜采用三层结构。
图18所示的晶体管从栅极绝缘膜127一侧依次层叠有第一氧化物半导体膜199a、第二氧化物半导体膜199b及第三氧化物半导体膜199c。作为构成第一氧化物半导体膜199a及第三氧化物半导体膜199c的材料使用可以以InM1xZnyOz（x≥1，y＞1，z＞0，M1＝Ga、Hf等）表示的材料。注意，当使构成第一氧化物半导体膜199a及第三氧化物半导体膜199c的材料中包含Ga时，当所包含的Ga的比例多时，具体而言，当在可以以InM1xZnyOz表示的材料中超过x＝10时，在成膜时有可能发生粉末，所以不适合的。
此外，构成第二氧化物半导体膜199b的材料使用可以以InM2xZnyOz（x≥1，y≥x，z＞0，M2＝Ga、Sn等）表示的材料。
以构成如下结构的方式适当地选择第一氧化物半导体膜199a、第二氧化物半导体膜199b及第三氧化物半导体膜199c的材料，该结构是与第一氧化物半导体膜199a的传导带及第三氧化物半导体膜199c的传导带相比第二氧化物半导体膜199b的传导带离真空能级更深的阱结构。
此外，在氧化物半导体膜中第14族元素之一的硅或碳成为供体的供应源。由此，当硅或碳包含在氧化物半导体膜中时，氧化物半导体膜有可能成为n型化。由此，包含在各氧化物半导体膜中的硅的浓度及碳的浓度分别为3×1018/cm3以下，优选为3×1017/cm3以下。尤其是，为了不在第二氧化物半导体膜199b中混入多量的第14族元素，优选用第一氧化物半导体膜199a及第三氧化物半导体膜199c夹住成为载流子路径的第二氧化物半导体膜199b或围绕第二氧化物半导体膜199b。即，第一氧化物半导体膜199a及第三氧化物半导体膜199c也可以称为阻挡膜，该阻挡膜防止在第二氧化物半导体膜199b中混入硅、碳等的第14族元素。
例如，也可以将第一氧化物半导体膜199a的原子数比设定为In：Ga：Zn＝1：3：2，将第二氧化物半导体膜199b的原子数比设定为In：Ga：Zn＝3：1：2，将第三氧化物半导体膜199c的原子数比设定为In：Ga：Zn＝1：1：1。此外，第三氧化物半导体膜199c可以通过使用原子数比设定为In：Ga：Zn＝1：1：1的氧化物靶材的溅射法来形成。
或者，也可以采用层叠如下膜的三层结构：作为第一氧化物半导体膜199a使用将原子数比设定为In：Ga：Zn＝1：3：2的氧化物半导体膜；作为第二氧化物半导体膜199b使用将原子数比设定为In：Ga：Zn＝1：1：1或In：Ga：Zn＝1：3：2的氧化物半导体膜；以及作为第三氧化物半导体膜199c使用将原子数比设定为In：Ga：Zn＝1：3：2的氧化物半导体膜。
由于第一氧化物半导体膜199a至第三氧化物半导体膜199c的构成元素相同，所以第二氧化物半导体膜199b与第一氧化物半导体膜199a之间的界面的缺陷能级（陷阱能级）很少。详细地说，该缺陷能级（陷阱能级）比栅极绝缘膜127与第一氧化物半导体膜199a之间的界面的缺陷能级少。由此，如上所述通过层叠氧化物半导体膜，可以减少晶体管的随时间的变化或因可靠性测试导致的阈值电压的变动量。
此外，通过以构成如下阱结构的方式适当地选择第一氧化物半导体膜199a、第二氧化物半导体膜199b及第三氧化物半导体膜199c的材料，该阱结构是与第一氧化物半导体膜199a的传导带及第三氧化物半导体膜199c的传导带相比第二氧化物半导体膜199b的传导带离真空能级更深的阱结构，可以提高晶体管的场效应迁移率，并可以减少晶体管的随时间的变化或因可靠性测试导致的阈值电压的变动量。
另外，也可以作为第一氧化物半导体膜199a至第三氧化物半导体膜199c应用结晶性不同的氧化物半导体。就是说，也可以采用适当地组合单晶氧化物半导体、多晶氧化物半导体、非晶氧化物半导体及CAAC-OS的结构。此外，当第一氧化物半导体膜199a至第三氧化物半导体膜199c中的任一个使用非晶氧化物半导体时，可以缓和氧化物半导体膜的内部应力或外部应力，而降低晶体管的特性偏差。此外，可以减少晶体管的随时间的变化或因可靠性测试导致的阈值电压的变动量。
此外，优选至少成为沟道形成区的第二氧化物半导体膜199b为CAAC-OS。另外，背沟道一侧的氧化物半导体膜，即本实施方式中的第三氧化物半导体膜199c优选为非晶或CAAC-OS。通过采用上述那样的结构，可以减少晶体管的随时间的变化或因可靠性测试导致的阈值电压的变动量。
本实施方式所示的结构等可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
通过使用上述实施方式所例示的晶体管及电容元件可以制造具有显示功能的半导体装置（也称为显示装置）。此外，通过将包括晶体管的驱动电路的一部分或全部与像素部一起形成在同一个衬底上，可以形成系统整合型面板（system-on-panel）。在本实施方式中，参照图19A至图21C说明使用上述实施方式所例示的晶体管的显示装置的例子。此外，图20是示出沿图19B中的M-N点划线的截面结构的截面图。此外，在图20中关于像素部的结构只记载其一部分。
在图19A中，以围绕设置在第一衬底901上的像素部902的方式设置有密封剂905，并且使用第二衬底906进行密封。在图19A中，在第一衬底901上的与由密封剂905围绕的区域不同的区域中安装有使用单晶半导体或多晶半导体形成在另行准备的衬底上的信号线驱动电路903及扫描线驱动电路904。此外，供应到信号线驱动电路903、扫描线驱动电路904或者像素部902的各种信号及电位通过FPC（Flexible printed circuit：柔性印刷电路）918a、FPC918b供应。
在图19B和图19C中，以围绕设置在第一衬底901上的像素部902和扫描线驱动电路904的方式设置有密封剂905。此外，在像素部902和扫描线驱动电路904上设置有第二衬底906。因此，像素部902及扫描线驱动电路904与显示元件一起由第一衬底901、密封剂905以及第二衬底906密封。在图19B和图19C中，在第一衬底901上的与由密封剂905围绕的区域不同的区域中安装有使用单晶半导体或多晶半导体形成在另行准备的衬底上的信号线驱动电路903。在图19B和图19C中，供应到信号线驱动电路903、扫描线驱动电路904或者像素部902的各种信号及电位由FPC918供应。
此外，图19B和图19C示出另行形成信号线驱动电路903并且将其安装到第一衬底901的例子，但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG（ChipOn Glass：玻璃覆晶封装）方法、引线键合方法或者TAB（Tape Automated Bonding：卷带式自动接合）方法等。图19A是通过COG方法安装信号线驱动电路903、扫描线驱动电路904的例子，图19B是通过COG方法安装信号线驱动电路903的例子，而图19C是通过TAB方法安装信号线驱动电路903的例子。
此外，显示装置包括显示元件为密封状态的面板和在该面板中安装有包含控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置或显示装置。此外，也可以用作光源（包括照明装置）代替显示装置。另外，显示装置还包括：安装有诸如FPC或TCP的连接器的模块；在TCP的端部设置有印刷线路板的模块；或者通过COG方式将IC（集成电路）直接安装到显示元件的模块。
此外，设置在第一衬底上的像素部及扫描线驱动电路具有多个晶体管，可以应用上述实施方式所示的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）、发光元件（也称为发光显示元件）。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，包括无机EL（Electro Luminescence：电致发光）元件、有机EL元件等。此外，也可以应用电子墨水等由于电作用而改变对比度的显示媒介。图20示出作为显示元件使用液晶元件的液晶显示装置的例子。
图20所示的液晶显示装置是垂直电场方式的液晶显示装置。液晶显示装置包括连接端子电极915及端子电极916，连接端子电极915及端子电极916通过各向异性导电剂919电连接到FPC918所具有的端子。
连接端子电极915由与第一电极930相同的导电膜形成，并且，端子电极916由与晶体管910、晶体管911的源电极及漏电极相同的导电膜形成。
此外，设置在第一衬底901上的像素部902、扫描线驱动电路904包括多个晶体管，在图20中示出像素部902所包括的晶体管910、扫描线驱动电路904所包括的晶体管911。在晶体管910及晶体管911上设置有相当于实施方式1所示的绝缘膜129、绝缘膜131及绝缘膜132的绝缘膜924。此外，在绝缘膜924上设置有相当于实施方式1所示的绝缘膜137的绝缘膜934。此外，绝缘膜923用作基底膜。
在本实施方式中，作为晶体管910可以应用上述实施方式1至实施方式3所示的设置在像素中的晶体管。作为晶体管911可以应用上述实施方式1至实施方式3所示的设置在扫描线驱动电路中的晶体管。另外，使用氧化物半导体膜927、绝缘膜924、绝缘膜934及第一电极930构成电容元件936。此外，氧化物半导体膜927通过电极928电连接于电容布线929。电极928使用与晶体管910、晶体管911的源电极及漏电极相同的材料及相同的工序形成。电容布线929使用与晶体管910、晶体管911的栅电极相同的材料及相同的工序形成。注意，这里作为电容元件936示出实施方式1所示的电容元件，但是，也可以适当地使用其他实施方式所示的电容元件。
设置在像素部902中的晶体管910与显示元件电连接，而构成显示面板。显示元件只要能够进行显示就没有特别的限制，而可以使用各种各样的显示元件。
作为显示元件的液晶元件913包括第一电极930、第二电极931以及液晶层908。另外，以夹持液晶层908的方式设置有用作取向膜的绝缘膜932、绝缘膜933。此外，第二电极931设置在第二衬底906一侧，并且，第一电极930和第二电极931隔着液晶层908重叠。
关于对显示元件施加电压的第一电极及第二电极（也称为像素电极、公共电极、对置电极等），可以根据取出光的方向、设置电极的位置以及电极的图案结构选择透光性或反射性。
第一电极930及第二电极931可以适当地使用与实施方式1所示的像素电极121相同的材料。
此外，间隔物935是通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制第一电极930与第二电极931之间的间隔（单元间隙）而设置的。此外，也可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
另外，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相中之一种，当使胆甾相液晶的温度升高时，在即将由胆甾相转变成均质相之前呈现。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合手性试剂的液晶组成物用于液晶层。此外，取向膜由有机树脂构成，由于有机树脂包含氢或水等，所以有可能降低本发明的一个方式的半导体装置的晶体管的电特性。于是，通过作为液晶层使用蓝相，可以制造本发明的一个方式的半导体装置而不使用有机树脂，可以获得可靠性高的半导体装置。
第一衬底901和第二衬底906由密封剂925固定。作为密封剂925，可以使用热固化树脂或光固化树脂等有机树脂。另外，密封剂925接触于绝缘膜924。此外，密封剂925相当于图19A至图19C所示的密封剂905。
密封剂925设置在绝缘膜924上。此外，绝缘膜934设置在密封剂925的内侧。绝缘膜924的最上层是氮化绝缘膜，可以抑制从外部侵入氢或水等杂质。另一方面，绝缘膜934具有高透湿性。因此，将绝缘膜934设置在密封剂925的内侧，在绝缘膜924上设置密封剂925，可以抑制从外部侵入氢或水等杂质，并可抑制晶体管910及晶体管911的电特性的变动。
此外，在液晶显示装置中，适当地设置黑矩阵（遮光膜）、偏振构件、相位差构件、抗反射构件等的光学构件（光学衬底）等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振光。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，由于晶体管容易被静电等损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
图21A至图21C示出在图20所示的液晶显示装置中与将设置在衬底906上的第二电极931电连接的公共连接部（焊盘部）形成在衬底901上的例子。
公共连接部配置于与用来粘结衬底901和衬底906的密封剂重叠的位置，并且通过密封剂所包含的导电粒子与第二电极931电连接。或者，在不与密封剂重叠的位置（注意，像素部以外的位置）设置公共连接部，并且，以与公共连接部重叠的方式将包含导电粒子的膏剂与密封剂另行设置，而与第二电极931电连接。
图21A是公共连接部的截面图，并相当于图21B所示的俯视图的I-J。
公共电位线975设置在栅极绝缘膜922上并利用与图21A和图21B所示的晶体管910的源电极971或漏电极973相同的材料及工序制造。
此外，公共电位线975由绝缘膜924及绝缘膜934覆盖，绝缘膜924及绝缘膜934在重叠于公共电位线975的位置上具有多个开口。该开口在与使晶体管910的源电极971或漏电极973与第一电极930连接的接触孔相同的工序中制造。
此外，公共电位线975及公共电极977在开口中连接。公共电极977设置在绝缘膜934上，并使用与连接端子电极915、像素部的第一电极930相同的材料及工序制造。
如此，与像素部902的开关元件的制造工序共同地制造公共连接部。
公共电极977是与包括在密封剂中的导电粒子接触的电极，并与衬底906的第二电极931电连接。
此外，如图21C所示，公共电位线985也可以使用与晶体管910的栅电极相同的材料及工序制造。
在图21C所示的公共连接部中，公共电位线985设置在栅极绝缘膜922、绝缘膜924及绝缘膜934的下层，栅极绝缘膜922、绝缘膜924及绝缘膜934在重叠于公共电位线985的位置上具有多个开口。该开口在与使晶体管910的源电极971或漏电极973与第一电极930连接的接触孔相同的工序中对绝缘膜924及绝缘膜934进行蚀刻之后，还对栅极绝缘膜922选择性地进行蚀刻形成。
此外，公共电位线985及公共电极987在开口中连接。公共电极987设置在绝缘膜924上，并使用与连接端子电极915、像素部的第一电极930相同的材料及工序制造。
如上所述，通过应用上述实施方式所示的晶体管及电容元件，可以提供提高了开口率且具有增大了电荷容量的电容元件的半导体装置。其结果是，可以获得显示质量优良的半导体装置。
另外，由于包括在晶体管中的使用氧化物半导体形成的半导体膜的氧缺陷得到减少并且氢等杂质被减少，因此本发明的一个方式的半导体装置成为具有良好的电特性的半导体装置。
另外，本实施方式所述的结构等可以适当地与其它实施方式所述的结构等组合使用。
实施方式6
本发明的一个方式的半导体装置可以应用于各种电子设备（也包括游戏机）。作为电子设备，可以举出电视装置（也称为电视或电视接收机）、用于计算机等的显示器、数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置、游戏机（弹珠机（pachinko machine）或投币机（slot machine）等）、框体游戏机。图22A至图22C示出上述电子设备的一个例子。
图22A示出具有显示部的桌子9000。在桌子9000中，框体9001组装有显示部9003，利用显示部9003可以显示映像。另外，示出利用四个桌腿9002支撑框体9001的结构。另外，框体9001具有用于供应电力的电源供应线9005。
可以将上述实施方式中任一个所示的半导体装置用于显示部9003。由此可以提高显示部9003的显示质量。
显示部9003具有触屏输入功能，通过用手指等按触显示于桌子9000的显示部9003中的显示按钮9004来可以进行屏面操作或信息输入，并且桌子9000也可以用作如下控制装置，即通过使其具有能够与其他家电产品进行通信的功能或能够控制其他家电产品的功能，而通过屏面操作控制其他家电产品。例如，通过使用具有图像传感器功能的半导体装置，可以使显示部9003具有触屏输入功能。
另外，利用设置于框体9001的铰链也可以将显示部9003的屏面以垂直于地板的方式立起来，从而也可以将桌子用作电视装置。虽然当在小房间里设置大屏面的电视装置时自由使用的空间变小，但是若在桌子内安装有显示部则可以有效地利用房间的空间。
图22B示出电视装置9100。在电视装置9100中，框体9101组装有显示部9103，并且利用显示部9103可以显示映像。此外，在此示出利用支架9105支撑框体9101的结构。
通过利用框体9101所具备的操作开关、另外提供的遥控操作机9110，可以进行电视装置9100的操作。通过利用遥控操作机9110所具备的操作键9109，可以进行频道及音量的操作，并可以对在显示部9103上显示的映像进行操作。此外，也可以采用在遥控操作机9110中设置显示从该遥控操作机9110输出的信息的显示部9107的结构。
图22B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以利用接收机接收一般的电视广播。再者，电视装置9100通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向（从发送者到接收者）或双向（发送者和接收者之间或接收者之间等）的信息通信。
可以将上述实施方式中任一个所示的半导体装置用于显示部9103、9107。由此可以提高电视装置的显示质量。
图22C示出计算机9200，该计算机包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口9205、指向装置9206等。
可以将上述实施方式中任一个所示的半导体装置用于显示部9203。由此可以提高计算机9200的显示质量。
图23A和图23B是能够折叠的平板终端。图23A是打开的状态，并且平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、卡子9033以及操作开关9038。
可以将上述实施方式中任一个所示的半导体装置用于显示部9631a、9631b。由此可以提高平板终端的显示质量。
在显示部9631a中，可以将其一部分用作触摸屏的区域9632a，并且可以通过按触所显示的操作键9638来输入数据。此外，作为一个例子在此示出：显示部9631a的一半只具有显示的功能，并且另一半具有触摸屏的功能，但是不局限于该结构。也可以采用显示部9631a的全部区域具有触摸屏的功能的结构。例如，可以使显示部9631a的整个面显示键盘按钮来将其用作触摸屏，并且将显示部9631b用作显示屏面。
此外，显示部9631b也与显示部9631a同样，可以将其一部分用作触摸屏的区域9632b。此外，通过使用手指或触屏笔等按触触摸屏的显示键盘显示切换按钮9639的位置，可以在显示部9631b显示键盘按钮。
此外，也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行按触输入。
另外，显示模式切换开关9034能够进行竖屏显示和横屏显示等显示的方向的切换以及黑白显示或彩色显示等的切换等。根据内置于平板终端中的光传感器所检测的使用时的外光的光量，省电模式切换开关9036可以将显示的亮度设定为最适合的亮度。平板终端除了光传感器以外还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置。
此外，图23A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子，但是不局限于此，一方的尺寸和另一方的尺寸可以不同，并且它们的显示质量也可以不同。例如显示部9631a和显示部9631b中的一方可以进行比另一方更高精细的显示。
图23B是合上的状态，并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634。此外，在图23B中，作为充放电控制电路9634的一个例子示出具有电池9635和DCDC转换器9636的结构。
此外，平板终端可以折叠，因此不使用时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，而可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。
此外，图23A和图23B所示的平板终端还可以具有如下功能：显示各种各样的信息（静态图像、动态图像、文字图像等）；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑的触摸输入；通过各种各样的软件（程序）控制处理等。
通过利用安装在平板终端的表面上的太阳能电池9633，可以将电力供应到触摸屏、显示部或图像信号处理部等。注意，太阳能电池9633可以设置在框体9630的一面或两面，因此可以进行高效的电池9635的充电。另外，当作为电池9635使用锂离子电池时，有可以实现小型化等的优点。
另外，参照图23C所示的方框图对图23B所示的充放电控制电路9634的结构和工作进行说明。图23C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631，电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应于图23B所示的充放电控制电路9634。
首先，说明在利用外光使太阳能电池9633发电时的工作的例子。使用DCDC转换器9636对太阳能电池9633所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且，当利用来自太阳能电池的电力使显示部9631工作时使开关SW1导通，并且，利用转换器9637将其升压或降压到显示部9631所需要的电压。另外，当不进行显示部9631中的显示时，可以采用使SW1截止且使SW2导通来对电池9635进行充电的结构。
注意，作为发电单元的一个例子示出太阳能电池9633，但是不局限于此，也可以使用压电元件（piezoelectric element）或热电转换元件（珀耳帖元件（Peltier element））等其他发电单元进行电池9635的充电。例如，也可以使用以无线（不接触）的方式能够收发电力来进行充电的无线电力传输模块或组合其他充电方法进行充电。
本实施方式所示的结构等可以与其他实施方式所示的结构适当地组合而实施。
实施例1
在本实施例中，参照图24A至图24D及图25说明氧化物半导体膜及多层膜的电阻。
首先，参照图24A至图24D说明样品的结构。
图24A是样品1至样品4的俯视图，图24B、图24C及图24D示出点划线A1-A2的截面图。此外，由于样品1至样品4的俯视图相同但截面的叠层结构不同，所以截面图不同。图24B示出样品1的截面图，图24C示出样品2的截面图，图24D示出样品3及样品4的截面图。
在样品1中，在玻璃衬底1901上形成绝缘膜1903，在绝缘膜1903上形成绝缘膜1904，在绝缘膜1904上形成氧化物半导体膜1905。此外，由用作电极的导电膜1907、1909覆盖氧化物半导体膜1905的两端，由绝缘膜1910、1911覆盖氧化物半导体膜1905及导电膜1907、1909。另外，在绝缘膜1910、1911中设置有开口部1913、1915，在该开口部露出导电膜1907、1909。
在样品2中，在玻璃衬底1901上形成绝缘膜1903，在绝缘膜1903上形成绝缘膜1904，在绝缘膜1904上形成氧化物半导体膜1905。此外，由用作电极的导电膜1907、1909覆盖氧化物半导体膜1905的两端，由绝缘膜1911覆盖氧化物半导体膜1905及导电膜1907、1909。另外，在绝缘膜1911中设置有开口部1917、1919，在该开口部露出导电膜1907、1909。
在样品3及样品4中，在玻璃衬底1901上形成绝缘膜1903，在绝缘膜1903上形成绝缘膜1904，在绝缘膜1904上形成多层膜1906。此外，由用作电极的导电膜1907、1909覆盖多层膜1906的两端，由绝缘膜1911覆盖多层膜1906及导电膜1907、1909。另外，在绝缘膜1911中设置有开口部1917、1919，在该开口部露出导电膜1907、1909。
像这样，样品1至样品4的不同之处是接触于氧化物半导体膜1905或多层膜1906上的绝缘膜的结构。在样品1中，氧化物半导体膜1905与绝缘膜1910接触，在样品2中，氧化物半导体膜1905与绝缘膜1911接触，在样品3及样品4中，多层膜1906与绝缘膜1911接触。
接着，说明各样品的制造方法。
首先，说明样品1的制造方法。
作为绝缘膜1903，通过等离子体CVD法在玻璃衬底1901上形成厚度为400nm的氮化硅膜。
接着，作为绝缘膜1904，通过等离子体CVD法在绝缘膜1903上形成厚度为50nm的氧氮化硅膜。
接着，作为氧化物半导体膜1905，通过溅射法使用金属氧化物靶材（In：Ga：Zn＝1：1：1）在绝缘膜1904上形成厚度为35nm的IGZO膜。然后，使用通过光刻工序形成的掩模进行蚀刻处理来形成氧化物半导体膜1905。
接着，通过溅射法在绝缘膜1903及氧化物半导体膜1905上依次层叠厚度为50nm的钨膜、厚度为400nm的铝膜及厚度为100nm的钛膜，然后使用通过光刻工序形成的掩模进行蚀刻处理，来形成导电膜1907及导电膜1909。
接着，作为绝缘膜1910，通过等离子体CVD法在绝缘膜1904、氧化物半导体膜1905、导电膜1907及导电膜1909上形成厚度为450nm的氧氮化硅膜，然后在氮及氧的混合气氛下以350℃进行1小时的加热处理。
接着，作为绝缘膜1911，通过等离子体CVD法在绝缘膜1910上形成厚度为50nm的氮化硅膜。
接着，在绝缘膜1911上设置通过光刻工序形成的掩模，然后进行蚀刻处理，来形成绝缘膜1910、绝缘膜1911中的开口部1913、1915。
通过上述工序制造样品1。
接着，说明样品2的制造方法。
作为绝缘膜1910，通过等离子体CVD法在样品1的绝缘膜1903、氧化物半导体膜1905、导电膜1907及导电膜1909上形成厚度为450nm的氧氮化硅膜，然后在氮及氧的混合气氛下以350℃进行1小时的加热处理。然后去除绝缘膜1910。
接着，作为绝缘膜1911，通过等离子体CVD法在绝缘膜1904、氧化物半导体膜1905、导电膜1907及导电膜1909上形成厚度为50nm的氮化硅膜。
接着，在绝缘膜1911上设置通过光刻工序形成的掩模，然后进行蚀刻处理，来在绝缘膜1911中形成开口部1917、1919。
通过上述工序制造样品2。
接着，说明样品3的制造方法。
样品3使用多层膜1906代替样品2的氧化物半导体膜1905。作为多层膜1906，在绝缘膜1904上使用金属氧化物靶材（In：Ga：Zn＝1：3：2）通过溅射法形成厚度为10nm的IGZO膜，接着使用金属氧化物靶材（In：Ga：Zn＝1：1：1）通过溅射法形成厚度为10nm的IGZO膜，使用金属氧化物靶材（In：Ga：Zn＝1：3：2）通过溅射法形成厚度为10nm的IGZO膜。然后，使用通过光刻工序形成的掩模进行蚀刻处理，来形成多层膜1906。
通过上述工序制造样品3。
接着，说明样品4的制造方法。
样品4使用多层膜1906代替样品2的氧化物半导体膜1905。此外，对样品4与样品3进行比较时构成多层膜1906的IGZO膜的厚度彼此不同。作为多层膜1906，在绝缘膜1904上使用金属氧化物靶材（In：Ga：Zn＝1：3：2）通过溅射法形成厚度为20nm的IGZO膜，接着使用金属氧化物靶材（In：Ga：Zn＝1：1：1）通过溅射法形成厚度为15nm的IGZO膜，使用金属氧化物靶材（In：Ga：Zn＝1：3：2）通过溅射法形成厚度为10nm的IGZO膜。然后，使用通过光刻工序形成的掩模进行蚀刻处理，来形成多层膜1906。
通过上述工序制造样品4。
接着，对设置在样品1至样品4中的氧化物半导体膜1905及多层膜1906的薄层电阻进行测量。在样品1中，将探针接触于开口部1913及开口部1915，对氧化物半导体膜1905的薄层电阻进行测量。此外，在样品2至样品4中，将探针接触于开口部1917及开口部1919，对氧化物半导体膜1905及多层膜1906的薄层电阻进行测量。此外，在样品1至样品4的氧化物半导体膜1905及多层膜1906中，导电膜1907与导电膜1909对置的宽度为1mm，导电膜1907与导电膜1909之间的距离为10μm。此外，在样品1至样品4中，导电膜1907为接地电位，对导电膜1909施加1V。
图25示出样品1至样品4的薄层电阻。
样品1的薄层电阻大约为1×1011Ω/s.q.。样品2的薄层电阻为2620Ω/s.q.。样品3的薄层电阻为4410Ω/s.q.。另外，样品4的薄层电阻为2930Ω/s.q.。
像这样，接触于氧化物半导体膜1905及多层膜1906的绝缘膜的不同，氧化物半导体膜1905及多层膜1906的薄层电阻不同。
另外，当将上述样品1至样品4的薄层电阻换算为电阻率时，样品1为3.9×105Ωcm，样品2为9.3×10-3Ωcm，样品3为1.3×10-2Ωcm，样品4为1.3×10-2Ωcm。
在样品1中，在氧化物半导体膜1905上且与其接触地形成有用于绝缘膜1910的氧氮化硅膜，与用于绝缘膜1911的氮化硅膜离开地形成。另一方面，在样品2至样品4中，在氧化物半导体膜1905及多层膜1906上且与其接触地形成有用于绝缘膜1911的氮化硅膜。像这样，通过氧化物半导体膜1905及多层膜1906与用于绝缘膜1911的氮化硅膜接触地设置，在氧化物半导体膜1905及多层膜1906中形成缺陷，典型地形成氧缺陷，并且包含在该氮化硅膜中的氢移动或扩散到氧化物半导体膜1905及多层膜1906。其结果是提高氧化物半导体膜1905及多层膜1906的导电性。
例如，当作为晶体管的沟道形成区使用氧化物半导体膜时，如样品1所示优选与氧化物半导体膜接触地设置氧氮化硅膜。此外，作为用于电容元件的电极的具有透光性的导电膜，如样品2至样品4所示，优选与氧化物半导体膜或多层膜接触地设置氮化硅膜。通过使用这种结构，即使在同一工序中形成用于晶体管的沟道形成区的氧化物半导体膜或多层膜以及用于电容元件的电极的氧化物半导体膜或多层膜，也可以改变氧化物半导体膜及多层膜的电阻率。
接着，在样品2及样品3中，对保存在高温度且高湿度的环境下的样品的薄层电阻值进行测量。以下说明这里所使用的各样品的条件。此外，这里，在一部分的条件中，使用与样品2及样品3不同的条件。由此，将样品2与样品3的结构相同但制造条件不同的样品分别称为样品2a及样品3a。
首先，说明样品2a的制造方法。
在玻璃衬底1901上形成绝缘膜1903及绝缘膜1904。
作为氧化物半导体膜1905，通过溅射法使用金属氧化物靶材（In：Ga：Zn＝1：1：1）在绝缘膜1904上形成厚度为35nm的IGZO膜。然后，在使用通过光刻工序形成的掩模进行蚀刻处理之后，以350℃或450℃进行加热处理，来形成氧化物半导体膜1905。
通过溅射法在绝缘膜1903及氧化物半导体膜1905上依次层叠厚度为50nm的钛膜及厚度为400nm的铜膜，然后使用通过光刻工序形成的掩模进行蚀刻处理，来形成导电膜1907及导电膜1909。
接着，作为绝缘膜1910，通过等离子体CVD法在绝缘膜1904、氧化物半导体膜1905、导电膜1907及导电膜1909上形成厚度为450nm的氧氮化硅膜，然后在氮及氧的混合气氛下以350℃进行1小时的加热处理。
接着，作为绝缘膜1911，通过等离子体CVD法在绝缘膜1904、氧化物半导体膜1905、导电膜1907及导电膜1909上形成厚度为50nm的氮化硅膜。此外，将氮化硅膜的成膜温度设定为220℃或350℃。
接着，在绝缘膜1911上设置通过光刻工序形成的掩模，然后进行蚀刻处理，来在绝缘膜1910及绝缘膜1911中形成开口部1913、1915。
通过上述工序制造样品2a。
接着，说明样品3a的制造方法。
在样品3a中使用多层膜1906代替样品2a的氧化物半导体膜1905。作为多层膜1906，在绝缘膜1904上使用金属氧化物靶材（In：Ga：Zn＝1：1：1）通过溅射法形成厚度为10nm的IGZO膜，接着使用金属氧化物靶材（In：Ga：Zn＝1：3：2）通过溅射法形成厚度为10nm的IGZO膜。然后，在使用通过光刻工序形成的掩模进行蚀刻处理之后，以350℃或450℃进行加热处理，来形成多层膜1906。
通过上述工序制造样品3a。
接着，对设置在样品2a及样品3a中的氧化物半导体膜1905及多层膜1906的薄层电阻进行测量。在样品2a及样品3a中，将探针接触于开口部1917及开口部1919，测量氧化物半导体膜1905及多层膜1906的薄层电阻。此外，在样品2a及样品3a的氧化物半导体膜1905及多层膜1906中，导电膜1907与导电膜1909对置的宽度为1.5mm，导电膜1907与导电膜1909之间的距离为10μm。此外，在样品2a及样品3a中，导电膜1907为接地电位，对导电膜1909施加1V。此外，在温度为60℃且湿度为95％的气氛下，在保存样品2a及样品3a60个小时及130个小时之后，测量各样品的薄层电阻值。
图29示出样品2a及样品3a的薄层电阻值。此外，在图29中，实线示出在各样品中作为绝缘膜1910形成的氮化硅膜的成膜温度为220℃，虚线示出成膜温度为350℃。另外，黑标记示出在各样品中在形成氧化物半导体膜1905或多层膜1906之后以350℃进行加热处理，白标记示出在形成氧化物半导体膜1905或多层膜1906之后以450℃进行加热处理。圆形标记示出各样品具有氧化物半导体膜1905，即样品2a。三角标记示出各样品具有多层膜1906，即样品3a。此外，在图29中不示出在形成多层膜1906之后以350℃进行加热的样品3a的测量结果，即黑三角标记。
从图29可知样品2a及样品3a的薄层电阻值低，作为电容元件的电极满足优选的薄层电阻值，即0.2Ω/s.q.以下。此外，可知样品2a及样品3a的薄层电阻值的时间变动量少。如上所述，由于在高温度且高湿度的环境下接触于氮化硅膜的氧化物半导体膜或多层膜的薄层电阻值的变动量少，所以可以用于用作电容元件的电极的具有透光性的导电膜。
接着，图30示出在样品2a及样品3a中将衬底温度设定为25℃、60℃及150℃，测量各个薄层电阻值的结果。此外，这里，作为样品2a及样品3a使用如下方法形成的样品，作为绝缘膜1910形成的氮化硅膜的成膜温度为220℃，在形成氧化物半导体膜1905或多层膜1906之后，以350℃进行加热处理。黑圆形标记示出样品2a的测量结果，黑三角标记示出样品3a的测量结果。
从图30可知，即使使衬底温度升高氧化物半导体膜1905及多层膜1906的薄层电阻值也不变动。即，接触于氮化硅膜的氧化物半导体膜或多层膜也可以称为简并半导体。由于接触于氮化硅膜的氧化物半导体膜或多层膜即使衬底温度变化薄层电阻值的变动也少，所以可以用于用作电容元件的电极的具有透光性的导电膜。
本实施例所示的结构可以与其他实施方式或实施例所示的结构适当地组合而实施。
实施例2
在本实施例中，参照图26A及图26B说明氧化物半导体膜及形成在氧化物半导体膜上的绝缘膜的杂质分析。
在本实施例中，作为用于杂质分析的样品，制造两种样品（以下称为样品5及样品6）。
首先，以下示出样品5的制造方法。
在样品5中，在玻璃衬底上形成IGZO膜，然后形成氮化硅膜。然后，在氮气氛下以450℃进行1个小时的热处理，接着在氮及氧的混合气体气氛（氮＝80％，氧＝20％）下以450℃进行1个小时的热处理。
此外，作为IGZO膜的成膜条件采用如下条件来形成厚度为100nm的IGZO膜：通过溅射法使用金属氧化物靶材（In：Ga：Zn＝1：1：1）；Ar/O2＝100/100sccm（O2＝50％）；压力＝0.6Pa；成膜功率＝5000W；衬底温度＝170℃。
此外，作为氮化硅膜的成膜条件通过等离子体CVD法采用如下条件来形成厚度为100nm的氮化硅膜：SiH4/N2/NH3＝50/5000/100sccm；压力＝100Pa；成膜功率＝1000W；衬底温度＝220℃。
下面，以下示出样品6的制造方法。
在玻璃衬底上形成IGZO膜，然后层叠形成氧氮化硅膜及氮化硅膜。然后，在氮气氛下以450℃进行1个小时的热处理，接着在氮及氧的混合气体气氛（氮＝80％，氧＝20％）下以450℃进行1个小时的热处理。
此外，作为IGZO膜的成膜条件及氮化硅膜的成膜条件使用与样品5相同的条件。此外，作为氧氮化硅膜的成膜条件通过等离子体CVD法采用如下条件来形成厚度为50nm的氧氮化硅膜：SiH4/N2O＝30/4000sccm；压力＝40Pa；成膜功率＝150W；衬底温度＝220℃，然后通过等离子体CVD法采用如下条件来形成厚度为400nm的氧氮化硅膜：SiH4/N2O＝160/4000sccm；压力＝200Pa；成膜功率＝1500W；衬底温度＝220℃。
图26A及图26B示出样品5及样品6的杂质分析结果。
另外，作为杂质分析，使用二次离子质谱分析法（SIMS：Secondary Ion MassSpectrometry），从图26A及图26A所示的箭头的方向进行分析。即，从玻璃衬底一侧进行测量。
此外，图26A是通过样品5的测量获得的氢（H）的浓度分布。图26B是通过样品6的测量获得的氢（H）的浓度分布
从图26A可知IGZO膜中的氢（H）浓度为1.0×1020atoms/cm3。此外，可知氮化硅膜中的氢（H）浓度为1.0×1023atoms/cm3。另外，从图26B可知IGZO膜中的氢（H）浓度为5.0×1019atoms/cm3。此外，可知氧氮化硅膜中的氢（H）浓度为3.0×1021atoms/cm3。
另外，已知：在SIMS分析中，由于其测量原理而难以获得样品表面附近或与材质不同的膜之间的叠层界面附近的准确数据。因此，当使用SIMS来分析膜中的厚度方向上的氢（H）的分布时，采用在对象的膜所存在的范围中没有值的极端变动且可以获得大致恒定的强度的区域中的平均值。
像这样，通过改变接触于IGZO膜的绝缘膜的结构，可确认到IGZO膜中的氢（H）浓度的差异。
例如，当作为晶体管的沟道形成区使用上述IGZO膜时，如样品6所示优选与IGZO膜接触地设置氧氮化硅膜。此外，作为用于电容元件的电极的具有透光性的导电膜，如样品5所示，优选与IGZO膜接触地设置氮化硅膜。通过使用这种结构，即使在同一工序中形成用于晶体管的沟道形成区的IGZO膜以及用于电容元件的电极的IGZO膜，也可以改变IGZO膜中的氢浓度。
实施例3
在本实施例中，参照图27A至图27C及图28说明氧化物半导体膜及多层膜的缺陷量。
首先，说明样品的结构。
样品7包括形成在石英衬底上的厚度为35nm的氧化物半导体膜及形成在氧化物半导体膜上的厚度为100nm的氮化绝缘膜。
样品8及样品9包括形成在石英衬底上的厚度为30nm的多层膜及形成在多层膜上的厚度为100nm的氮化绝缘膜。此外，样品8的多层膜依次层叠有厚度为10nm的第一IGZO膜、厚度为10nm的第二IGZO膜及厚度为10nm的第三IGZO膜。此外，样品9依次层叠有厚度为20nm的第一IGZO膜、厚度为15nm的第二IGZO膜及厚度为10nm的第三IGZO膜。样品8及样品9与样品7的不同之处在于包括多层膜代替氧化物半导体膜。
样品10包括形成在石英衬底上的厚度为100nm的氧化物半导体膜、形成在氧化物半导体膜上的厚度为250nm的氧化绝缘膜及形成在氧化绝缘膜上的厚度为100nm的氮化绝缘膜。样品10与样品7至样品9的不同之处在于氧化物半导体膜不接触于氮化绝缘膜而接触于氧化绝缘膜。
下面，说明各样品的制造方法。
首先，说明样品7的制造方法。
作为氧化物半导体膜，在石英衬底上形成厚度为35nm的IGZO膜。作为IGZO膜的成膜条件通过溅射法采用如下条件：金属氧化物靶材（In：Ga：Zn＝1：1：1）；Ar/O2＝100sccm/100sccm（O2＝50％）；压力＝0.6Pa；成膜功率＝5000W；衬底温度＝170℃。
接着，作为第一加热处理在氮气氛下以450℃进行1个小时的加热处理，然后在氮及氧的混合气体气氛（氮＝80％，氧＝20％）以450℃进行1个小时的加热处理。
接着，在氧化物半导体膜上作为氮化绝缘膜形成厚度为100nm的氮化硅膜。作为氮化硅膜的成膜条件，通过等离子体CVD法采用如下条件：SiH4/N2/NH3＝50/5000/100sccm；压力＝100Pa；成膜功率＝1000W；衬底温度＝350℃。
接着，作为第二加热处理在氮气氛下以250℃进行1个小时的加热处理。
通过上述工序制造样品7。
下面，说明样品8的制造方法。
在样品8中形成多层膜代替样品7的氧化物半导体膜。作为多层膜，通过溅射法在石英衬底上采用如下条件来形成厚度为10nm的第一IGZO膜：使用金属氧化物靶材（In：Ga：Zn＝1：3：2）；Ar/O2＝180/20sccm（O2＝10％）；压力＝0.6Pa；成膜功率＝5000W；衬底温度＝25℃。接着，通过溅射法采用如下条件来形成厚度为10nm的第二IGZO膜：使用金属氧化物靶材（In：Ga：Zn＝1：1：1）；Ar/O2＝100/100sccm（O2＝50％）；压力＝0.6Pa；成膜功率＝5000W；衬底温度＝170℃。接着，通过溅射法采用如下条件来形成厚度为10nm的第三IGZO膜：使用金属氧化物靶材（In：Ga：Zn＝1：3：2）；Ar/O2＝180/20sccm（O2＝10％）；压力＝0.6Pa；成膜功率＝5000W；衬底温度＝25℃。
其他工序与样品7相同。通过上述工序形成样品8。
下面，说明样品9的制造方法。
在样品9中形成多层膜代替样品7的氧化物半导体膜。作为多层膜，在石英衬底上使用与样品8所示的第一IGZO膜相同的条件形成厚度为20nm的第一IGZO膜。接着，通过溅射法使用与样品8所示的第二IGZO膜相同的条件形成厚度为15nm的第二IGZO膜。接着，使用样品8所示的第三IGZO膜相同的条件形成厚度为10nm的第二IGZO膜。
其他工序与样品7相同。通过上述工序形成样品9。
下面，说明样品10的制造方法。
样品10使用与样品7相同的条件在石英衬底上形成厚度为100nm的氧化物半导体膜。
接着，使用与样品7相同的条件进行第一加热处理。
接着，在氧化物半导体膜上作为氧化绝缘膜形成厚度为50nm的第一氧氮化硅膜及厚度为200nm的第二氧氮化硅膜。这里，通过等离子体CVD法采用如下条件来形成厚度为50nm的第一氧氮化硅膜：
SiH4/N2O＝30/4000sccm；压力＝40Pa；成膜功率＝150W；衬底温度＝220℃，然后通过等离子体CVD法采用如下条件来形成厚度为200nm的第二氧氮化硅膜：SiH4/N2O＝160/4000sccm；压力＝200Pa；成膜功率＝1500W；衬底温度＝220℃。另外，第二氧氮化硅膜是包含比满足化学计量组成的氧多的氧的膜。
接着，使用与样品7相同的条件在氧化绝缘膜上形成厚度为100nm的氮化硅膜。
接着，使用与样品7相同的条件进行第二加热处理。
通过上述工序形成样品10。
下面，对样品7至样品10进行ESR测量。通过ESR测量，可以在规定的温度下，从产生微波的吸收的磁场的值（H0）用算式g=hν/βH0来算出参数g值。注意，ν是微波的频率。h是普朗克常数，β是玻尔磁子（Bohr magneton），都是常数。
在此，以下述条件进行ESR测量。将测量温度设定为室温（25℃），将8.92GHz的高频功率（微波功率）设定为20mW，并且将磁场的方向设定为与所制造的样品的膜表面平行的方向。
图27A至图27C示出通过对样品7至样品9所包括的氧化物半导体膜及多层膜进行ESR测量而得到的一次微分曲线。图27A示出样品7的测量结果，图27B示出样品8的测量结果，图27C示出样品9的测量结果。
图28示出通过对样品10所包括的氧化物半导体膜进行ESR测量而得到的一次微分曲线。
在图27A至图27C中，当样品7的g值为1.93时检测出起因于氧化物半导体膜中的缺陷的具有对称性的信号。当样品8及样品9的g值为1.95时检测出起因于多层膜中的缺陷的具有对称性的信号。样品7的g值为1.93时的自旋密度为2.5×1019spins/cm3，样品8的g值为1.93及1.95时的自旋密度的总和为1.6×1019spins/cm3，样品9的g值为1.93及1.95时的自旋密度的总和为2.3×1019spins/cm3。即，可知氧化物半导体膜及多层膜包括缺陷。此外，作为氧化物半导体膜及多层膜的缺陷的一个例子有氧缺陷。
在图28中，样品10与样品7的氧化物半导体膜、样品8及样品9的多层膜相比，即使氧化物半导体膜的厚度厚，也没有检测出起因于缺陷的具有对称性的信号，换言之，检测下限以下（在此，检测下限为3.7×1016spins/cm3）。由此，不能检测出氧化物半导体膜所包括的缺陷量。
当氧化物半导体膜或多层膜接触于氮化绝缘膜、这里是通过等离子体CVD法形成的氮化硅膜时，在氧化物半导体膜或多层膜中形成缺陷，典型地形成氧缺陷。另一方面，当在氧化物半导体膜中设置氧化绝缘膜、这里是设置氧氮化硅膜时，包含在氧氮化硅膜中的过剩氧，即包含比满足化学计量组成的氧多的氧扩散到氧化物半导体膜，由此不增加氧化物半导体膜中的缺陷。
如上所述，如样品7至样品9所示，接触于氮化绝缘膜的氧化物半导体膜或多层膜的缺陷多，典型的是氧缺陷多，而导电性高，所以可以用作电容元件的电极。另一方面，如样品10所示，接触于氧化绝缘膜的氧化物半导体膜或多层膜的氧缺陷量少，而导电性低，所以可以用作晶体管的沟道形成区。
这里，以下说明接触于氮化物绝缘膜的氧化物半导体膜及多层膜的电阻率降低的原因。
〈H的存在形态间的能量及稳定性〉
首先，说明存在于氧化物半导体膜中的H的形态的能量差及稳定性的计算结果。这里，作为氧化物半导体膜使用InGaZnO4。
在用于计算的结构中，以InGaZnO4的六方晶的单位晶格在a轴及b轴方向上放大至两倍的84原子块体模型为基础。
作为块体模型，准备将与三个In原子及一个Zn原子键合的一个O原子置换为H原子的模型（参照图31A）。此外，图31B示出在图31A中从c轴看InO层中的ab面时的图。将去除与三个In原子及一个Zn原子键合的一个O原子的区域称为氧缺陷Vo，在图31A及图31B中用虚线示出氧缺陷Vo。此外，将位于氧缺陷Vo中的H原子表示为VoH。
此外，在块体模型中，去除与三个In原子及一个Zn原子键合的一个O原子，形成氧缺陷（Vo）。准备在该Vo附近对于ab面与一个Ga原子及两个Zn原子键合的O原子键合于H原子的模型（参照图31C）。此外，图31D示出在图31C中从c轴看InO层中的ab面的图。在图31C及图31D中，以虚线示出氧缺陷Vo。另外，将包括氧缺陷Vo且包括在氧缺陷Vo附近对于ab面与一个Ga原子及两个Zn原子键合的O原子键合于H原子的模型表示为Vo+H。
对上述两个模型在固定晶格常数的情况下进行最优化计算来算出总能量。注意，可说总能量值越小，其结构越稳定。
在计算中使用第一原理计算软件VASP（The Vienna Ab initio simulationpackage）。表1示出计算条件。
[表1]
软件 VASP
赝势 PAW
泛函 GGA/PBE
截止能量 500eV
K点 4×4×1
作为电子状态赝势使用利用Projector Augmented Wave（PAW）法生成的位势，作为泛函使用GGA/PBE
（Generalized-Gradient-Approximation/Perdew-Burke-Ernzerhof）。
此外，表2示出通过计算算出的两个模型的总能量。
[表2]
模型 总能量
VoH -456.084eV
Vo+H -455.304eV
从表2可知VoH的总能量比Vo+H的总能量小0.78eV。因此，可说VoH与Vo+H相比稳定。由此，当H原子接近于氧缺陷（Vo）时，与键合于O原子相比，H原子容易被引入到氧缺陷（Vo）中。
〈VoH的热力学状态〉
下面，说明H原子被引入到氧缺陷（Vo）中的VoH的形成能量及带电状态的计算结果。VoH根据带电状态的不同其形成能量不同，并且还依赖于费米能量。因此，VoH依赖于费米能级而稳定的带电状态不同。这里，VoH释放一个电子的状态表示为（VoH）+，俘获一个电子的状态表示为（VoH）-，电子不移动的状态表示为（VoH）0。下面计算（VoH）+、（VoH）-、（VoH）0的形成能量。
在计算中使用第一原理计算软件VASP。表3示出计算条件。
[表3]
作为电子状态赝势计算使用利用Projector Augmented Wave（PAW）法生成的位势，作为泛函使用Heyd-Scuseria-Ernzerhof（HSE）DFT混合泛函（HSE06）。
另外，在计算氧缺陷的形成能量时假设氧缺陷浓度的稀薄极限，校正电子及空穴过剩地扩展到传导带、价电子带而算出能量。另外，以完全的结晶的价电子带上端为能量原点，来源于缺陷结构的价电子带的偏差用平均静电位势校正。
图32A示出（VoH）+、（VoH）-、（VoH）0的形成能量。横轴示出费米能级，纵轴示出形成能量。实线示出（VoH）+的形成能量，点划线示出（VoH）0的形成能量，虚线示出（VoH）-的形成能量。此外，VoH的电荷从（VoH）+经过（VoH）0变为（VoH）-的迁移能级表示为ε（+/-）。
图32B示出VoH的热力学迁移能级。从计算结果可知InGaZnO4的能隙为2.739eV。此外，当价电子带的能量为0eV时，迁移能级（ε（+/-））为2.62eV，存在于传导带的正下方。由此可知，通过H原子被引入到氧缺陷（Vo）中，InGaZnO4成为n型。
当氧化物半导体膜暴露于等离子体时，氧化物半导体膜受到损伤，而在氧化物半导体膜中生成缺陷，典型地生成氧缺陷。此外，当氧化物半导体膜接触于氮化绝缘膜时，包含在氮化绝缘膜中的氢移动到氧化物半导体膜。其结果是，氢进入到包括在氧化物半导体膜中的氧缺陷，由此在氧化物半导体膜中形成VoH，氧化物半导体膜成为n型，从而电阻率降低。如上所述，可以将接触于氮化绝缘膜的氧化物半导体膜用作电容元件的电极。

Claims (23)

1.一种半导体装置，包括：
衬底；
所述衬底上的第一绝缘膜；
所述第一绝缘膜上的包括氧化物绝缘材料的第二绝缘膜；
所述第二绝缘膜上的第三绝缘膜；
所述第三绝缘膜上的包括氧化物绝缘材料的第四绝缘膜，所述第四绝缘膜包括碳；
在所述第四绝缘膜上且与所述第四绝缘膜直接接触的透光像素电极；
晶体管，包括：
栅电极；
所述栅电极上的所述第一绝缘膜；以及
所述第一绝缘膜上的重叠于所述栅电极的半导体膜，该半导体膜电连接于所述像素电极；以及
电容元件，包括：
所述第一绝缘膜上的用作第一电容电极的能够导电的透光膜；
所述第一电容电极上的用作至少部分电容介电膜的所述第三绝缘膜及所述第四绝缘膜；以及
所述电容介电膜上的用作第二电容电极的所述像素电极，
其中，所述第二绝缘膜及所述第三绝缘膜覆盖所述半导体膜，
其中，所述第三绝缘膜与所述第一电容电极直接接触。
2.根据权利要求1所述的半导体装置，
其中所述第一绝缘膜包括通过使用含有硅的沉积气体及氧化气体的化学气相沉积法形成的第一氧化绝缘膜，
并且所述第四绝缘膜是通过使用有机硅烷气体的化学气相沉积法形成的第二氧化绝缘膜。
3.根据权利要求1所述的半导体装置，
其中在包括在所述第一电容电极与所述第二电容电极之间的区域中部分地蚀刻所述第一绝缘膜。
4.根据权利要求1所述的半导体装置，
其中在包括在所述第一电容电极与所述第二电容电极之间的区域中部分地蚀刻所述第二绝缘膜。
5.根据权利要求1所述的半导体装置，
其中所述第一电容电极及所述半导体膜由同一个膜形成。
6.根据权利要求1所述的半导体装置，
其中所述第一电容电极及所述半导体膜由氧化物半导体膜形成。
7.根据权利要求1所述的半导体装置，
其中所述第一电容电极及所述半导体膜由氧化物半导体膜形成，
并且所述第一电容电极的导电率比所述半导体膜的导电率高。
8.一种半导体装置，包括：
衬底；
所述衬底上的第一绝缘膜，所述第一绝缘膜为第一氧化绝缘膜；
所述第一绝缘膜上的第二绝缘膜，所述第二绝缘膜为第二氧化绝缘膜；
所述第二绝缘膜上的第三绝缘膜，所述第三绝缘膜为氮化绝缘膜；
所述第三绝缘膜上的第四绝缘膜，所述第四绝缘膜为第三氧化绝缘膜并且包括碳；
在所述第四绝缘膜上且与所述第四绝缘膜直接接触的透光像素电极；
晶体管，包括：
栅电极；
所述栅电极上的所述第一绝缘膜；以及
所述第一绝缘膜上的重叠于所述栅电极的金属氧化物半导体膜，该金属氧化物半导体膜电连接于所述像素电极；以及
电容元件，包括：
所述第一绝缘膜上的用作第一电容电极的能够导电的透光膜；
所述第一电容电极上的用作至少部分电容介电膜的所述第三绝缘膜及所述第四绝缘膜；以及
所述电容介电膜上的用作第二电容电极的所述像素电极，
其中，所述金属氧化物半导体膜及所述第一电容电极由同一个膜形成，
所述第一绝缘膜及所述第二绝缘膜都直接接触于所述金属氧化物半导体膜，
所述第二绝缘膜及所述第三绝缘膜覆盖所述金属氧化物半导体膜，
并且，所述第三绝缘膜与所述第一电容电极直接接触。
9.根据权利要求8所述的半导体装置，
其中所述第一氧化绝缘膜通过使用含有硅的沉积气体及氧化气体的化学气相沉积法形成，
并且所述第四绝缘膜是通过使用有机硅烷气体的化学气相沉积法形成的第三氧化绝缘膜。
10.根据权利要求8所述的半导体装置，
其中所述第一绝缘膜包含所述第一氧化绝缘膜下的氮化绝缘膜，
并且所述第一电容电极接触于所述氮化绝缘膜。
11.根据权利要求8所述的半导体装置，
其中所述第一电容电极及所述金属氧化物半导体膜由氧化物半导体膜形成，
并且所述第一电容电极还包含浓度高于1×1019atoms/cm3且1×1022atoms/cm3以下的掺杂剂。
12.根据权利要求8所述的半导体装置，
其中所述第一电容电极及所述金属氧化物半导体膜由氧化物半导体膜形成，
并且所述第一电容电极的氮浓度比所述金属氧化物半导体膜的氮浓度高。
13.根据权利要求8所述的半导体装置，
其中所述第一电容电极及所述金属氧化物半导体膜由氧化物半导体膜形成，
并且所述第一电容电极的氢浓度比所述金属氧化物半导体膜的氢浓度高。
14.一种半导体装置，包括：
衬底；
所述衬底上的第一绝缘膜，所述第一绝缘膜为包括硅和氮的第一氧化绝缘膜；
所述第一绝缘膜上的第二绝缘膜，所述第二绝缘膜为包括硅和氮的第二氧化绝缘膜；
所述第二绝缘膜上的第三绝缘膜，所述第三绝缘膜为包括硅的氮化绝缘膜；
所述第三绝缘膜上的第四绝缘膜，所述第四绝缘膜为包括硅和碳的第三氧化绝缘膜；
在所述第四绝缘膜上且与所述第四绝缘膜直接接触的透光像素电极；
晶体管，包括：
栅电极；
所述栅电极上的所述第一绝缘膜；以及
所述第一绝缘膜上的重叠于所述栅电极的金属氧化物半导体膜，该金属氧化物半导体膜电连接于所述像素电极；以及
电容元件，包括：
所述第一绝缘膜上的用作第一电容电极的能够导电的透光膜；
所述第一电容电极上的用作至少部分电容介电膜的所述第三绝缘膜及所述第四绝缘膜；以及
所述电容介电膜上的用作第二电容电极的所述像素电极，
其中，所述金属氧化物半导体膜及所述第一电容电极由同一个膜形成，
所述第一绝缘膜及所述第二绝缘膜都直接接触于所述金属氧化物半导体膜，
所述第一电容电极直接接触于所述第三绝缘膜，
并且，所述第二绝缘膜及所述第三绝缘膜覆盖所述金属氧化物半导体膜。
15.根据权利要求14所述的半导体装置，
其中所述第一氧化绝缘膜通过使用含有硅的沉积气体及氧化气体的化学气相沉积法形成，
并且所述第四绝缘膜是通过使用有机硅烷气体的化学气相沉积法形成的第三氧化绝缘膜。
16.根据权利要求14所述的半导体装置，
其中所述第一绝缘膜包括所述第一氧化绝缘膜下的氮化绝缘膜，
并且所述第一电容电极接触于所述氮化绝缘膜。
17.根据权利要求14所述的半导体装置，
其中所述第一电容电极及所述金属氧化物半导体膜由氧化物半导体膜形成，
并且所述第一电容电极还包含浓度高于1×1019atoms/cm3且1×1022atoms/cm3以下的掺杂剂。
18.根据权利要求14所述的半导体装置，
其中所述第一电容电极及所述金属氧化物半导体膜由氧化物半导体膜形成，
并且所述第一电容电极的氮浓度比所述金属氧化物半导体膜的氮浓度高。
19.根据权利要求14所述的半导体装置，
其中所述第一电容电极及所述金属氧化物半导体膜由氧化物半导体膜形成，
并且所述第一电容电极的氢浓度比所述金属氧化物半导体膜的氢浓度高。
20.根据权利要求1、8、14中任一项所述的半导体装置，
所述第二绝缘膜直接接触于所述第一电容电极。
21.根据权利要求1、8、14中任一项所述的半导体装置，还包括电容线，
其中所述能够导电的透光膜包含半导体材料，
并且所述半导体装置当使用时施加到所述电容线的电位始终比施加到所述像素电极的电位低所述电容元件的阈值电压以上。
22.一种包括根据权利要求1、8、14中任一项所述半导体装置的显示装置。
23.一种包括根据权利要求1、8、14中任一项所述半导体装置的电子设备。
CN201310390927.6A 2012-08-31 2013-08-30 半导体装置 Active CN103681655B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-192214 2012-08-31
JP2012192214 2012-08-31
JP2013-054021 2013-03-15
JP2013054021 2013-03-15

Publications (2)

Publication Number Publication Date
CN103681655A CN103681655A (zh) 2014-03-26
CN103681655B true CN103681655B (zh) 2018-03-09

Family

ID=50186199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310390927.6A Active CN103681655B (zh) 2012-08-31 2013-08-30 半导体装置

Country Status (5)

Country Link
US (2) US9478535B2 (zh)
JP (5) JP6245898B2 (zh)
KR (5) KR102208351B1 (zh)
CN (1) CN103681655B (zh)
TW (3) TWI657539B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104508549B (zh) 2012-08-03 2018-02-06 株式会社半导体能源研究所 半导体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014103900A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102305310B1 (ko) 2012-12-28 2021-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
US9817520B2 (en) * 2013-05-20 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Imaging panel and imaging device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
WO2016147074A1 (en) * 2015-03-17 2016-09-22 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US9964799B2 (en) * 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
DE102016107643A1 (de) * 2016-04-25 2017-10-26 Endress+Hauser Process Solutions Ag Gerätezugriffssoftware mit umschaltbarem Darstellungsmodus
JP6759001B2 (ja) * 2016-08-26 2020-09-23 日本碍子株式会社 ガスセンサおよびガスセンサによるガス濃度測定方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
JP2019145682A (ja) * 2018-02-21 2019-08-29 株式会社アルバック 誘電体素子の製造方法、および、誘電体素子
CN112740087B (zh) 2018-10-01 2023-07-04 伊英克公司 电光纤维及其制造方法
US11635640B2 (en) 2018-10-01 2023-04-25 E Ink Corporation Switching fibers for textiles
EP4034942A4 (en) * 2019-09-27 2023-08-23 E Ink Corporation TRANSLUCENT CONDUCTOR WITH DIRECTIONAL CONDUCTIVITY
TWI755079B (zh) * 2019-09-30 2022-02-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Family Cites Families (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2682997B2 (ja) 1987-11-14 1997-11-26 株式会社日立製作所 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
FR2679057B1 (fr) 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
TW347477B (en) 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
US6090656A (en) * 1998-05-08 2000-07-18 Lsi Logic Linear capacitor and process for making same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2001051300A (ja) 1999-08-10 2001-02-23 Toshiba Corp 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2001033292A1 (fr) 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
JP4801242B2 (ja) 2000-07-31 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
TWI247182B (en) 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
JP2002359252A (ja) 2000-09-29 2002-12-13 Toshiba Corp 平面表示装置及びその製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100852806B1 (ko) 2002-08-01 2008-08-18 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 제조 방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
TWI226712B (en) 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100689316B1 (ko) 2004-10-29 2007-03-08 엘지.필립스 엘시디 주식회사 유기전계발광다이오드소자 및 그 제조방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
JP5148912B2 (ja) 2006-04-06 2013-02-20 株式会社半導体エネルギー研究所 液晶表示装置及び半導体装置、並びに電子機器
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4215068B2 (ja) * 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP2008009425A (ja) 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI357530B (en) 2007-09-11 2012-02-01 Au Optronics Corp Pixel structure and liquid crystal display panel
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP5182993B2 (ja) 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8039842B2 (en) 2008-05-22 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including thin film transistor
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8330156B2 (en) 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010243594A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP2010243741A (ja) 2009-04-06 2010-10-28 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102216028B1 (ko) 2009-07-10 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5074625B2 (ja) 2009-07-24 2012-11-14 シャープ株式会社 薄膜トランジスタ基板の製造方法
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101967480B1 (ko) 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN103489871B (zh) 2009-07-31 2016-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR101291434B1 (ko) 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI604594B (zh) 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5458102B2 (ja) 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
CN102598278B (zh) * 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
CN102652330B (zh) * 2009-12-09 2014-09-17 夏普株式会社 半导体装置及其制造方法
KR101695725B1 (ko) * 2009-12-29 2017-01-24 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101229712B1 (ko) 2010-05-24 2013-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2012018970A (ja) 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
JP2012038891A (ja) * 2010-08-06 2012-02-23 Canon Inc ボトムゲート型薄膜トランジスタ
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797487B2 (en) * 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20150108467A1 (en) * 2010-12-20 2015-04-23 Sharp Kabushiki Kaisha Semiconductor device and display device
KR101758783B1 (ko) * 2010-12-27 2017-07-18 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN104508549B (zh) 2012-08-03 2018-02-06 株式会社半导体能源研究所 半导体装置
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Also Published As

Publication number Publication date
JP6517907B2 (ja) 2019-05-22
CN103681655A (zh) 2014-03-26
US10217776B2 (en) 2019-02-26
TWI657539B (zh) 2019-04-21
JP6808776B2 (ja) 2021-01-06
KR20210010620A (ko) 2021-01-27
US20170018578A1 (en) 2017-01-19
JP2014199404A (ja) 2014-10-23
JP2019135785A (ja) 2019-08-15
US20140061654A1 (en) 2014-03-06
KR102208351B1 (ko) 2021-01-28
KR102386861B1 (ko) 2022-04-15
TW201717318A (zh) 2017-05-16
JP7123113B2 (ja) 2022-08-22
TWI575663B (zh) 2017-03-21
KR20230148307A (ko) 2023-10-24
TWI611511B (zh) 2018-01-11
KR102592224B1 (ko) 2023-10-23
TW201411778A (zh) 2014-03-16
JP2018037683A (ja) 2018-03-08
JP2022166137A (ja) 2022-11-01
JP2021061411A (ja) 2021-04-15
KR20220047956A (ko) 2022-04-19
JP6245898B2 (ja) 2017-12-13
US9478535B2 (en) 2016-10-25
KR20140030049A (ko) 2014-03-11
TW201820542A (zh) 2018-06-01
KR102465272B1 (ko) 2022-11-10
KR20220154070A (ko) 2022-11-21

Similar Documents

Publication Publication Date Title
CN103681655B (zh) 半导体装置
JP6746727B2 (ja) 表示装置
CN104508549B (zh) 半导体装置
CN103681874B (zh) 显示装置及电子设备
TWI620331B (zh) 半導體裝置
CN108389911A (zh) 半导体装置及其制造方法
CN104380444A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant