JP2019145682A - 誘電体素子の製造方法、および、誘電体素子 - Google Patents
誘電体素子の製造方法、および、誘電体素子 Download PDFInfo
- Publication number
- JP2019145682A JP2019145682A JP2018028925A JP2018028925A JP2019145682A JP 2019145682 A JP2019145682 A JP 2019145682A JP 2018028925 A JP2018028925 A JP 2018028925A JP 2018028925 A JP2018028925 A JP 2018028925A JP 2019145682 A JP2019145682 A JP 2019145682A
- Authority
- JP
- Japan
- Prior art keywords
- insulator layer
- layer
- dielectric element
- oxide
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】絶縁体層の積層に起因した誘電特性の劣化を軽減可能にした誘電体素子の製造方法、および、誘電体素子を提供する。【解決手段】誘電体素子の製造方法は、表面を含む酸化物誘電体層１２を形成することと、酸化物誘電体層１２の表面に、ケイ素酸化物が主成分であり、かつ、水素原子の濃度が１×１０２１個／ｃｍ３以下である上部絶縁体層１４を形成することと、を含む。上部絶縁体層１４を形成することは、水素を含まないシリルイソシアネート化合物からなる原料ガスと、水素を含まない酸素含有ガスとを用いたプラズマＣＶＤ法によって上部絶縁体層１４を形成することである。【選択図】図１
Description
本発明は、ケイ素酸化物層で覆われた酸化物誘電体層を備える誘電体素子の製造方法、および、誘電体素子に関する。
誘電体素子の一例として、ＦｅＲＡＭ（Ferroelectric RAM）などの強誘電体メモリや、強誘電体ＭＥＭＳ（Micro Electro Mechanical Systems）が知られている。誘電体素子は、例えば、酸化物誘電体層と、酸化物誘電体層を覆う絶縁体層とを備える。酸化物誘電体層の主成分は、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）やチタン酸バリウムストロンチウム（ＢＳＴ）である。絶縁体層は、酸化物誘電体層やそれを機能させるための電極を他の導電層から絶縁する。絶縁体層の主成分は、例えば、ケイ素酸化物である（例えば、特許文献１参照）。
ところで、上述した層間絶縁膜として機能するケイ素酸化物層は、通常、プラズマＣＶＤ法を用いて形成される。ケイ素酸化物層を形成するプラズマＣＶＤ法は、シランやテトラエトキシシランを原料として用いる。シランやテトラエトキシシランは、水素を含む成膜材料であり、酸化物誘電体層に積層されたケイ素酸化物層は、成膜材料から解離した水素を含む。そして、ケイ素酸化物層に含まれる水素は、ケイ素酸化物層と酸化物誘電体層との界面にて酸化物誘電体層に拡散し、酸化物誘電体層の誘電特性を低下させる。
本発明は、絶縁体層の積層に起因した誘電特性の劣化を軽減可能にした誘電体素子の製造方法、および、誘電体素子を提供することを目的とする。
本発明は、絶縁体層の積層に起因した誘電特性の劣化を軽減可能にした誘電体素子の製造方法、および、誘電体素子を提供することを目的とする。
上記課題を解決するための誘電体素子の製造方法は、表面を含む酸化物誘電体層を形成することと、前記酸化物誘電体層の前記表面に、ケイ素酸化物が主成分であり、かつ、水素原子の濃度が１×１０２１個／ｃｍ３以下である絶縁体層を形成することと、を含む。
上記課題を解決するための誘電体素子は、表面を含む酸化物誘電体層と、前記酸化物誘電体層の前記表面に位置する絶縁体層であって、ケイ素酸化物が主成分であり、かつ、水素原子の濃度が１×１０２１個／ｃｍ３以下である前記絶縁体層と、を備える。
本願発明者らは、酸化物誘電体層と、酸化物誘電体層に積層された絶縁体層とを含む誘電体素子について鋭意研究するなかで、以下のことを見出した。すなわち、ケイ素酸化物を主成分とする絶縁体層での水素原子の濃度が１×１０２１個／ｃｍ３以下である場合に、水素原子の濃度が１×１０２１個／ｃｍ３よりも大きいときと比べて、酸化物誘電体層での誘電特性の低下が顕著に抑えられることを見出した。この点で、上記構成によれば、絶縁体層での水素原子の濃度が１×１０２１個／ｃｍ３以下であるため、絶縁体層の積層に起因した誘電特性の劣化を軽減させることができる。
上記誘電体素子の製造方法において、前記絶縁体層を形成することは、水素を含まないシリルイソシアネート化合物からなる原料ガスと、水素を含まない酸素含有ガスとを用いたプラズマＣＶＤ法によって前記絶縁体層を形成することであることが好ましい。前記シリルイソシアネート化合物は、Ｓｉ（ＮＣＯ）４、Ｓｉ（ＮＣＯ）３Ｃｌ、Ｓｉ（ＮＣＯ）２Ｃｌ２、および、Ｓｉ（ＮＣＯ）Ｃｌ３からなる群から選択されるいずれか１種類であってもよい。前記酸素含有ガスは、Ｏ２、Ｏ３、Ｎ２Ｏ、ＣＯ、および、ＣＯ２からなる群から選択されるいずれか１種類であってもよい。
上記方法によれば、水素を含まないシリルイソシアネート化合物が原料ガスであるため、絶縁体層における水素原子の濃度を高い精度のもとで１×１０２１個／ｃｍ３以下とすることが可能となる。
上記誘電体素子の製造方法において、前記絶縁体層を形成することは、前記原料ガスと、前記酸素含有ガスとを前記絶縁体層を形成するための成膜空間に供給して混合ガスを生成することと、前記成膜空間に位置する電極に電力を供給して前記混合ガスからプラズマを生成することと、を含んでもよい。この方法によれば、プラズマが生成された当初から成膜種による堆積を行うことが可能である。そのため、微量の水素がプラズマに含まれる場合であっても、高い活性を有した水素と、酸化物誘電体層の表面との接触を抑えることが可能ともなる。
上記誘電体素子の製造方法において、前記シリルイソシアネート化合物は、Ｓｉ（ＮＣＯ）４であり、前記酸素含有ガスは、Ｏ２であり、Ｓｉ（ＮＣＯ）４の単位流量に対する前記電極に供給する前記電力の比が、１８Ｗ／ｓｃｃｍ以上であってもよい。
本願発明者らは、誘電体素子の製造方法について鋭意研究するなかで、以下のことを見出した。すなわち、Ｓｉ（ＮＣＯ）４を用いたプラズマＣＶＤ法によって絶縁体層を形成するときには、Ｓｉ（ＮＣＯ）４の単位流量に対して、電極に供給する電力の比が、１８Ｗ／ｓｃｃｍ以上であるときに、絶縁体層に含まれる水素原子の濃度が、高い精度のもとで１×１０２１個／ｃｍ３以下になることを見出した。そのため、上記構成によれば、水素原子の濃度が１×１０２１個／ｃｍ３以下である絶縁体層を高い精度のもとで形成することが可能となる。
以下、誘電体素子の製造方法、および、誘電体素子の一実施形態を説明する。
［誘電体素子］
図１が示すように、誘電体素子は、下地層１１の上に位置し、酸化物誘電体層１２、上部電極１３、および、上部絶縁体層１４を備える。
［誘電体素子］
図１が示すように、誘電体素子は、下地層１１の上に位置し、酸化物誘電体層１２、上部電極１３、および、上部絶縁体層１４を備える。
下地層１１は、酸化物誘電体層１２を堆積させるための下地として機能する。下地層１１は、例えば、誘電体素子と他の素子とを電気的に絶縁するための絶縁体層である。あるいは、下地層１１は、例えば、上部電極１３と対となって酸化物誘電体層１２を機能させる下部電極である。あるいは、下地層１１は、例えば、誘電体素子を支持するための基板である。
酸化物誘電体層１２は、酸化物強誘電体や酸化物高誘電体を主成分とする。酸化物誘電体層１２の主成分は、例えば、チタン酸鉛、チタン酸ジルコン酸鉛、ジルコン酸チタン酸ランタン鉛、チタン酸バリウム、チタン酸ビスマス、チタン酸バリウムストロンチウム、チタン酸ストロンチウム、酸化ハフニウム、酸化ジルコニウム、および、二酸化ハフニウムジルコニウムからなる群から選択されるいずれか１種類である。酸化物誘電体層１２は、下地層１１と対向する下面と、下面とは反対側の面である上面（表面）とを備える。
上部電極１３は、酸化物誘電体層１２の表面に位置する。上部電極１３は、酸化物誘電体層１２の表面に接し、酸化物誘電体層１２に電圧を印加する。
上部電極１３は、酸化物誘電体層１２の表面に位置する。上部電極１３は、酸化物誘電体層１２の表面に接し、酸化物誘電体層１２に電圧を印加する。
上部絶縁体層１４は、酸化物誘電体層１２の表面に位置する。上部絶縁体層１４は、酸化物誘電体層１２の表面に接し、上部電極１３の周囲を囲う。上部絶縁体層１４は、例えば、層間絶縁膜、素子間絶縁膜、酸化物誘電体層１２の保護膜などとして機能する。上部絶縁体層１４の主成分は、ケイ素酸化物であり、かつ、水素原子の濃度は１×１０２１個／ｃｍ３以下である。
［誘電体素子の製造方法］
下地層１１が下部電極である例を用いて、誘電体素子の製造方法を説明する。
図２が示すように、誘電体素子の製造方法は、下部電極（下地層１１）を形成すること（ステップＳ１１）、酸化物誘電体層１２を形成すること（ステップＳ１２）、上部電極１３を形成すること（ステップＳ１３）、および、上部絶縁体層１４を形成すること（ステップＳ１４）を含む。
下部電極の形成では、例えば、スパッタリング法を用いて、基板の表面に金属膜を形成し、下部電極の形状に合わせて金属膜をパターニングする。
下地層１１が下部電極である例を用いて、誘電体素子の製造方法を説明する。
図２が示すように、誘電体素子の製造方法は、下部電極（下地層１１）を形成すること（ステップＳ１１）、酸化物誘電体層１２を形成すること（ステップＳ１２）、上部電極１３を形成すること（ステップＳ１３）、および、上部絶縁体層１４を形成すること（ステップＳ１４）を含む。
下部電極の形成では、例えば、スパッタリング法を用いて、基板の表面に金属膜を形成し、下部電極の形状に合わせて金属膜をパターニングする。
酸化物誘電体層１２の形成では、スパッタリング法、ゾルゲル法、ＭＯＣＶＤ法などを用いて、下部電極の表面に誘電体膜を形成する。酸化物誘電体層１２の形成では、酸化物誘電体層１２の形状に合わせて誘電体膜をパターニングすることも可能であり、酸化物誘電体層１２の形状に合わせて誘電体膜を堆積することも可能である。
上部電極１３の形成では、例えば、スパッタリング法を用いて、基板の表面に金属膜を形成し、下部電極の形状に合わせて金属膜をパターニングする。
上部電極１３の形成では、例えば、スパッタリング法を用いて、基板の表面に金属膜を形成し、下部電極の形状に合わせて金属膜をパターニングする。
上部絶縁体層１４の形成では、プラズマＣＶＤ法を用い、酸化物誘電体層１２の表面、および、上部電極１３の表面に、ケイ素酸化物が主成分である絶縁膜を形成する。上部絶縁体層１４の形成では、上部電極１３の上方を貫通するように、上部電極１３の形状に合わせて絶縁膜をパターニングする。上部絶縁体層１４の形成では、水素原子の濃度が１×１０２１個／ｃｍ３以下である絶縁膜を形成する。
上部絶縁体層１４の形成では、例えば、水素を含まないシリルイソシアネート化合物からなる原料ガスと、水素を含まない酸素含有ガスとを用いたプラズマＣＶＤ法が用いられる。シリルイソシアネート化合物は、例えば、Ｓｉ（ＮＣＯ）４、Ｓｉ（ＮＣＯ）３Ｃｌ、Ｓｉ（ＮＣＯ）２Ｃｌ２、および、Ｓｉ（ＮＣＯ）Ｃｌ３からなる群から選択されるいずれか１種類である。酸素含有ガスは、例えば、Ｏ２、Ｏ３、Ｎ２Ｏ、ＣＯ、および、ＣＯ２からなる群から選択されるいずれか１種類である。
上部絶縁体層１４の形成では、例えば、原料ガスと、酸素含有ガスとを成膜空間に供給して混合ガスを生成し、成膜空間に位置する電極に電力を供給して混合ガスからプラズマを生成する。なお、上部絶縁体層１４の形成では、例えば、原料ガスの供給と、酸素含有ガスの供給とを別々に行い、一方の供給が行われた後に、電極に電力を供給することが可能でもある。ただし、酸化物誘電体層１２の誘電特性を向上させる観点では、電力の供給に先立って、混合ガスの生成を行うことが好ましい。
上部絶縁体層１４の形成では、例えば、原料ガスをＳｉ（ＮＣＯ）４とする場合に、Ｓｉ（ＮＣＯ）４の単位流量に対する電力の比を、１８Ｗ／ｓｃｃｍ以上とする。なお、上部絶縁体層１４の形成では、例えば、Ｓｉ（ＮＣＯ）４の単位流量に対する電力の比を、１８Ｗ／ｓｃｃｍ未満とすることが可能でもある。ただし、酸化物誘電体層１２の誘電特性を向上させる観点では、Ｓｉ（ＮＣＯ）４の単位流量に対する電力の比を、１８Ｗ／ｓｃｃｍ以上とすることが好ましい。
［プラズマＣＶＤ装置］
誘電体素子の製造方法に用いられるプラズマＣＶＤ装置を説明する。
図３が示すように、プラズマＣＶＤ装置２０は、絶縁体層を形成するための成膜空間を区画する真空槽２１を備える。真空槽２１は、支持部２２を収容する。支持部２２は、酸化物誘電体層が形成された基板Ｓなどの成膜対象を支持する。真空槽２１のなかで、支持部２２と対向する位置には、拡散部２３が位置している。拡散部２３は、絶縁体層を形成するためのガスを成膜空間に拡散する。拡散部２３は、例えば、金属製のシャワープレートである。拡散部２３は、プラズマＣＶＤ装置２０が備える電極として機能する。
誘電体素子の製造方法に用いられるプラズマＣＶＤ装置を説明する。
図３が示すように、プラズマＣＶＤ装置２０は、絶縁体層を形成するための成膜空間を区画する真空槽２１を備える。真空槽２１は、支持部２２を収容する。支持部２２は、酸化物誘電体層が形成された基板Ｓなどの成膜対象を支持する。真空槽２１のなかで、支持部２２と対向する位置には、拡散部２３が位置している。拡散部２３は、絶縁体層を形成するためのガスを成膜空間に拡散する。拡散部２３は、例えば、金属製のシャワープレートである。拡散部２３は、プラズマＣＶＤ装置２０が備える電極として機能する。
プラズマＣＶＤ装置２０は、排気部２４を備える。排気部２４は、成膜空間を所定の圧力にまで減圧する。プラズマＣＶＤ装置２０は、第１ガス供給部２５、第２ガス供給部２６、加熱部２７、および、高周波電源２８を備える。
第１ガス供給部２５は、恒温槽２５ａ、貯蔵部２５ｂ、および、供給部２５ｃを含んでいる。恒温槽２５ａは、貯蔵部２５ｂ、および、供給部２５ｃを所定の温度に保つ。貯蔵部２５ｂは、成膜材料Ｍの気液平衡を保ちながら、液体状の成膜材料Ｍを貯蔵する。供給部２５ｃは、マスフローコントローラーであり、気化した成膜材料Ｍを貯蔵部２５ｂから真空槽２１に供給する。成膜材料Ｍの流量は、例えば、０．００５ｓｃｃｍ／ｃｍ２以上０．１ｓｃｃｍ／ｃｍ２以下の範囲のなかで、供給部２５ｃによって調整される。
成膜材料Ｍは、水素を含まないシリルイソシアネート化合物である。成膜材料Ｍは、例えば、テトライソシアネートシラン（Ｓｉ（ＮＣＯ）４：ＴＩＣＳ）である。成膜材料Ｍは、Ｓｉ（ＮＣＯ）４に限らず、例えば、Ｓｉ（ＮＣＯ）３Ｃｌ、Ｓｉ（ＮＣＯ）２Ｃｌ２、および、Ｓｉ（ＮＣＯ）Ｃｌ３からなる群から選択されるいずれか１種類である。プラズマＣＶＤ装置２０は、成膜材料Ｍと酸素ガスとを用い、プラズマＣＶＤ法によって絶縁体層を形成する。成膜材料Ｍが水素を含まないため、絶縁体層での水素原子の濃度は、高い精度のもとで、１×１０２１個／ｃｍ３以下となる。
第２ガス供給部２６は、加熱部２７を介して、真空槽２１に接続されている。第２ガス供給部２６は、マスフローコントローラーであり、酸素含有ガスを真空槽２１に供給する。酸素含有ガスは、例えば、Ｏ２、Ｏ３、Ｎ２Ｏ、ＣＯ、および、ＣＯ２からなる群から選択される少なくとも１種類である。第２ガス供給部２６は、酸素含有ガスと共に、不活性ガスを供給することも可能である。不活性ガスは、例えば、Ｎ２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、および、Ｘｅからなる群から選択される少なくとも１種類である。加熱部２７は、第２ガス供給部２６から供給されるガスを加熱する。第２ガス供給部２６から供給されたガスの温度は、例えば、５０℃以上２００℃以下の範囲のなかで、加熱部２７によって調整される。
高周波電源２８は、拡散部２３に接続されている。拡散部２３は、第１ガス供給部２５の供給したガスと、第２ガス供給部２６の供給したガスとを混合し、混合ガスを真空槽２１に供給する。高周波電源２８は、拡散部２３に電力を供給し、混合ガスからプラズマを生成する。高周波電源２８が供給する高周波電力は、例えば、１３．５６ＭＨｚ、あるいは、２７.１２ＭＨｚの周波数を有する。高周波電源２８が供給する高周波電力は、０．０７Ｗ／ｃｍ２以上１．５Ｗ／ｃｍ２以下の範囲のなかで、拡散部２３に供給される。
プラズマＣＶＤ装置２０は、絶縁体層を形成するとき、成膜材料Ｍの流量に対する高周波電力の比を、例えば、１８Ｗ／ｓｃｃｍ以上に設定する。単位流量あたりの高周波電力が１８Ｗ／ｓｃｃｍ以上であれば、絶縁体層での水素原子の濃度は、高い精度のもとで、１×１０２１個／ｃｍ３以下となる。
プラズマＣＶＤ装置２０は、絶縁体層を形成に際して、まず、酸化物誘電体層を積層された成膜対象を、支持部２２に配置する。次いで、プラズマＣＶＤ装置２０は、真空槽２１の圧力を排気部２４によって所定の圧力まで減圧する。次いで、プラズマＣＶＤ装置２０は、混合ガスを真空槽２１に供給して、高周波電源２８から拡散部２３に電力を供給する。そして、プラズマＣＶＤ装置２０は、ケイ素酸化物を主成分とする絶縁体層を、酸化物誘電体層に形成する。
［膜特性の試験例］
上部絶縁体層１４に関わる試験例を以下に説明する。
上記プラズマＣＶＤ装置を用いた下記成膜条件による成膜によって、試験例の上部絶縁体層１４を得た。この際、高周波電力の値を４００Ｗ以上４０００Ｗ以下の間で変更し、上部絶縁体層１４の形成時における高周波電力の値が互いに異なる複数の上部絶縁体層１４を得た。そして、各試験例の上部絶縁体層１４について、構成原子の濃度、屈折率、および、膜ストレスを測定した。各上部絶縁体層１４に対する測定の結果を、表１から表３に示す。
＜成膜条件＞
・成膜材料Ｍ ：ＴＩＣＳ
・成膜材料Ｍの流量 ：５５ｓｃｃｍ
・酸素含有ガス ：Ｏ２
・酸素含有ガスの流量 ：２５００ｓｃｃｍ
・成膜空間の圧力 ：１７５Ｐａ
・高周波電力 ：４００Ｗ以上４０００Ｗ以下
・拡散部２３における電極面積：２７００ｃｍ２
上部絶縁体層１４に関わる試験例を以下に説明する。
上記プラズマＣＶＤ装置を用いた下記成膜条件による成膜によって、試験例の上部絶縁体層１４を得た。この際、高周波電力の値を４００Ｗ以上４０００Ｗ以下の間で変更し、上部絶縁体層１４の形成時における高周波電力の値が互いに異なる複数の上部絶縁体層１４を得た。そして、各試験例の上部絶縁体層１４について、構成原子の濃度、屈折率、および、膜ストレスを測定した。各上部絶縁体層１４に対する測定の結果を、表１から表３に示す。
＜成膜条件＞
・成膜材料Ｍ ：ＴＩＣＳ
・成膜材料Ｍの流量 ：５５ｓｃｃｍ
・酸素含有ガス ：Ｏ２
・酸素含有ガスの流量 ：２５００ｓｃｃｍ
・成膜空間の圧力 ：１７５Ｐａ
・高周波電力 ：４００Ｗ以上４０００Ｗ以下
・拡散部２３における電極面積：２７００ｃｍ２
＜測定条件＞
測定対象原子 ：水素、炭素、酸素
原子濃度測定機：二次イオン質量分析機（ADEPT1010、アルバック・ファイ（株）製） 屈折率測定機 ：分光エリプソメーター（M-2000V、ジェー・エー・ウーラム社製）
ストレス測定機：薄膜応力測定装置（FLX-2000-A、東邦テクノロジー（株）製）
測定対象原子 ：水素、炭素、酸素
原子濃度測定機：二次イオン質量分析機（ADEPT1010、アルバック・ファイ（株）製） 屈折率測定機 ：分光エリプソメーター（M-2000V、ジェー・エー・ウーラム社製）
ストレス測定機：薄膜応力測定装置（FLX-2000-A、東邦テクノロジー（株）製）
＜測定結果＞
表１が示すように、上部絶縁体層１４の形成時での高周波電力が大きいほど、水素原子の濃度が小さいことが認められた。そして、高周波電力が１０００Ｗ以上であるとき、上部絶縁体層１４での水素原子の濃度が１×１０２１個／ｃｍ３以下であることが認められた。また、高周波電力に対する成膜ガスの流量の比が１８Ｗ／ｓｃｃｍ以上であるとき、上部絶縁体層１４での水素原子の濃度が１×１０２１個／ｃｍ３以下であることが認められた。
表１が示すように、上部絶縁体層１４の形成時での高周波電力が大きいほど、水素原子の濃度が小さいことが認められた。そして、高周波電力が１０００Ｗ以上であるとき、上部絶縁体層１４での水素原子の濃度が１×１０２１個／ｃｍ３以下であることが認められた。また、高周波電力に対する成膜ガスの流量の比が１８Ｗ／ｓｃｃｍ以上であるとき、上部絶縁体層１４での水素原子の濃度が１×１０２１個／ｃｍ３以下であることが認められた。
なお、上部絶縁体層１４の主成分は、ケイ素酸化物であり、不可避的に炭素原子などが存在する。この点、炭素原子の濃度の変化は、水素原子の濃度の変化に比べて、十分に小さいことが認められた。また、酸素原子の濃度の変化も、水素原子の濃度の変化に比べて、十分に小さいことが認められた。すなわち、水素原子の濃度は、炭素原子や酸素原子の濃度の変化に依存せず、かつ、これらの変化幅よりも十分に大きい幅で、高周波電力の増加に対して減少する傾向が認められた。
表２が示すように、試験例の屈折率は、１．４６±０．０２であることが認められた。そして、上部絶縁体層１４のパターニングなどに要求される屈折率が４００Ｗ以上４０００Ｗ以下の全範囲で満たされることが認められた。なお、上部絶縁体層１４の形成時での高周波電力が大きいほど、上部絶縁体層１４の屈折率が大きいことが認められた。
表３が示すように、試験例の膜ストレスは、−４００ＭＰａ以上−３０ＭＰａ以下であることが認められた。そして、上部絶縁体層１４の積層やパターニングなどに要求される膜ストレスが４００Ｗ以上４０００Ｗ以下の全範囲で満たされることが認められた。なお、上部絶縁体層１４の形成時での高周波電力が大きいほど、上部絶縁体層１４での圧縮応力の絶対値が大きいことが認められた。
［分極率の試験例］
酸化物誘電体層１２の分極率に関わる試験例を説明する。図４は、分極率の測定に用いた試験例の第１層構造を示し、図５は、分極率の測定に用いた試験例の第２層構造を示す。
図４が示すように、第１層構造を備える誘電体素子は、基板Ｓ、下地層１１、酸化物誘電体層１２、上部電極１３、および、上部絶縁体層１４を備える。
酸化物誘電体層１２の分極率に関わる試験例を説明する。図４は、分極率の測定に用いた試験例の第１層構造を示し、図５は、分極率の測定に用いた試験例の第２層構造を示す。
図４が示すように、第１層構造を備える誘電体素子は、基板Ｓ、下地層１１、酸化物誘電体層１２、上部電極１３、および、上部絶縁体層１４を備える。
基板Ｓは、絶縁膜に覆われたシリコン基板であり、下地層１１と絶縁されている。下地層１１は、下部電極として機能する白金膜であり、基板Ｓの上面を覆う。酸化物誘電体層１２の主成分は、チタン酸ジルコン酸鉛である。下地層１１は、酸化物誘電体層１２の下面を覆い、かつ、酸化物誘電体層１２の側端面を介して、酸化物誘電体層１２の上面縁まで延在している。上部電極１３は、白金膜であり、酸化物誘電体層１２の上面中央に位置する。上部絶縁体層１４は、酸化物誘電体層１２の上面において、下地層１１、および、上部電極１３以外の全体を覆い、かつ、上部電極１３、および、下地層１１の一部を覆う。上部絶縁体層１４には、下地層１１、および、上部電極１３まで貫通するプローブ孔が、各別に形成されている。
図５が示すように、第２層構造を備える誘電体素子は、基板Ｓ、下地層１１、酸化物誘電体層１２、および、上部電極１３を備える。すなわち、第２層構造は、上部絶縁体層１４を備えない点で第１層構造とは異なり、それ以外の点で第１層構造と共通する。
［試験例１〜３］
下地層１１、酸化物誘電体層１２、および、上部電極１３を備えた基板Ｓに、上記プラズマＣＶＤ装置を用いた下記成膜条件１による絶縁膜を形成し、その絶縁膜にプローブ孔を形成することによって、上部絶縁体層１４を形成した。これによって、第１層構造を備えた試験例１の誘電体素子を得た。
また、上部絶縁体層１４を形成せず、それ以外を試験例１と同じくして、第２層構造を備えた試験例２の誘電体素子を得た。
また、上記プラズマＣＶＤ装置における第１ガス供給部２５を、ＳｉＨ４を供給するガス供給系に変更し、下記成膜条件２による絶縁膜を形成した。すなわち、第１ガス供給部２５以外の点を試験例１と同じくして、第１層構造を備えた試験例３の誘電体素子を得た。そして、試験例１〜３の上部絶縁体層１４について、上部絶縁体層１４に形成された２つの貫通孔にプローブを押し当て、分極率のヒステリシスカーブを測定した。ヒステリシスカーブの測定の結果を、図６から図８に示す。
＜成膜条件１＞
・成膜材料Ｍ ＴＩＣＳ
・成膜材料Ｍの流量 ５５ｓｃｃｍ
・酸素含有ガス Ｏ２
・酸素含有ガスの流量 ２５００ｓｃｃｍ
・成膜空間の圧力 １７５Ｐａ
・高周波電力 １６００Ｗ
・拡散部２３における電極面積 ２７００ｃｍ２
＜成膜条件２＞
・成膜材料 ＳｉＨ４
・成膜材料の流量 ７０ｓｃｃｍ
・酸素含有ガス Ｎ２０
・酸素含有ガスの流量 ３５００ｓｃｃｍ
・成膜空間の圧力 ２００Ｐａ
・高周波電力 ８００Ｗ
・拡散部２３における電極面積 ２７００ｃｍ２
＜測定条件＞
分極ヒステリシス測定機：強誘電体特性評価システム（ＦＣＥ−１Ａ、東洋テクニカ社製）
下地層１１、酸化物誘電体層１２、および、上部電極１３を備えた基板Ｓに、上記プラズマＣＶＤ装置を用いた下記成膜条件１による絶縁膜を形成し、その絶縁膜にプローブ孔を形成することによって、上部絶縁体層１４を形成した。これによって、第１層構造を備えた試験例１の誘電体素子を得た。
また、上部絶縁体層１４を形成せず、それ以外を試験例１と同じくして、第２層構造を備えた試験例２の誘電体素子を得た。
また、上記プラズマＣＶＤ装置における第１ガス供給部２５を、ＳｉＨ４を供給するガス供給系に変更し、下記成膜条件２による絶縁膜を形成した。すなわち、第１ガス供給部２５以外の点を試験例１と同じくして、第１層構造を備えた試験例３の誘電体素子を得た。そして、試験例１〜３の上部絶縁体層１４について、上部絶縁体層１４に形成された２つの貫通孔にプローブを押し当て、分極率のヒステリシスカーブを測定した。ヒステリシスカーブの測定の結果を、図６から図８に示す。
＜成膜条件１＞
・成膜材料Ｍ ＴＩＣＳ
・成膜材料Ｍの流量 ５５ｓｃｃｍ
・酸素含有ガス Ｏ２
・酸素含有ガスの流量 ２５００ｓｃｃｍ
・成膜空間の圧力 １７５Ｐａ
・高周波電力 １６００Ｗ
・拡散部２３における電極面積 ２７００ｃｍ２
＜成膜条件２＞
・成膜材料 ＳｉＨ４
・成膜材料の流量 ７０ｓｃｃｍ
・酸素含有ガス Ｎ２０
・酸素含有ガスの流量 ３５００ｓｃｃｍ
・成膜空間の圧力 ２００Ｐａ
・高周波電力 ８００Ｗ
・拡散部２３における電極面積 ２７００ｃｍ２
＜測定条件＞
分極ヒステリシス測定機：強誘電体特性評価システム（ＦＣＥ−１Ａ、東洋テクニカ社製）
＜測定結果＞
図６が示すように、試験例１の酸化物誘電体層１２では、自発分極Ｐ１，Ｐ２と、残留分極Ｐ３とが認められた。すなわち、上部絶縁体層１４での水素原子の濃度が１×１０２１個／ｃｍ３以下である酸化物誘電体層１２では、誘電体素子に求められる自発分極Ｐ１，Ｐ２と、誘電体素子に求められる残留分極Ｐ３とが認められた。なお、図７が示すように、試験例２の酸化物誘電体層１２では、試験例１と同じ程度に、自発分極Ｐ１，Ｐ２と、残留分極Ｐ３とが認められた。
図６が示すように、試験例１の酸化物誘電体層１２では、自発分極Ｐ１，Ｐ２と、残留分極Ｐ３とが認められた。すなわち、上部絶縁体層１４での水素原子の濃度が１×１０２１個／ｃｍ３以下である酸化物誘電体層１２では、誘電体素子に求められる自発分極Ｐ１，Ｐ２と、誘電体素子に求められる残留分極Ｐ３とが認められた。なお、図７が示すように、試験例２の酸化物誘電体層１２では、試験例１と同じ程度に、自発分極Ｐ１，Ｐ２と、残留分極Ｐ３とが認められた。
一方、図８が示すように、試験例３の酸化物誘電体層１２では、自発分極Ｐ１，Ｐ２が認められず、かつ、試験例１よりも非常に低い残留分極Ｐ４しか得られないことも認められた。
すなわち、試験例１の上部絶縁体層１４であれば、酸化物誘電体層１２の誘電体特性をほぼ低下させることなく、酸化物誘電体層１２を覆うことが可能であることが認められた。言い換えれば、酸化物誘電体層１２と水素原子との接触を抑えた上部絶縁体層１４の形成によって、絶縁層の形成に起因した自発分極や残留分極の劣化を酸化物誘電体層１２にて抑えられることが認められた。
以上、上記一実施形態によれば、以下に列挙する効果を得ることができる。
以上、上記一実施形態によれば、以下に列挙する効果を得ることができる。
（１）上部絶縁体層１４での水素原子の濃度が１×１０２１個／ｃｍ３以下であるため、酸化物誘電体層１２での誘電特性の低下が抑えられ、絶縁体層の積層に起因した誘電特性の劣化を軽減させることが可能となる。
（２）水素を含まないシリルイソシアネート化合物が上部絶縁体層１４の原料ガスである場合には、上部絶縁体層１４における水素原子の濃度を、高い精度のもとで１×１０２１個／ｃｍ３以下とすることが可能となる。
（３）特に、プラズマＣＶＤ法が適用される１０Ｐａ以上１０００Ｐａ以下の圧力範囲において、成膜空間に一度含まれた水素を成膜空間から取り除くことは、他の原子を取り除くことと比べて、非常に困難である。この点、成膜材料Ｍに水素を含まないガスを用いる方法は、成膜空間で水素が増えることを抑え、上部絶縁体層１４での水素原子の濃度を抑えることを、簡便、かつ、効果的に実現することを可能とする。
（４）成膜材料Ｍと酸素含有ガスとの混合ガスを生成し、その後、混合ガスを用いたプラズマを生成する方法は、プラズマが生成された当初から、成膜種の堆積を進めることを可能とする。結果として、プラズマの生成に起因して酸化物誘電体層１２にダメージが生じることを抑えることが可能ともなる。
（５）特に、上述したように、成膜空間に含まれる水素を完全に取り除くことは困難であり、微量の水素が成膜空間に存在する場合には、プラズマが生成された当初に、高い活性を有した水素が成膜空間に生成される。この点、まず、成膜材料Ｍと酸素含有ガスとの混合ガスを生成し、その後、混合ガスからプラズマを生成する方法は、高い活性を有した水素と、酸化物誘電体層１２の表面との接触を、絶縁層の堆積によって抑える。結果として、絶縁体層の積層に起因した誘電特性の劣化を、さらに軽減させることが可能ともなる。
（６）Ｓｉ（ＮＣＯ）４の単位流量に対して、電極に供給する電力の比が、１８Ｗ／ｓｃｃｍ以上である場合には、絶縁体層に含まれる水素原子の濃度が、高い精度のもとで１×１０２１個／ｃｍ３以下に抑えられる。
なお、上記実施形態は、以下のように適宜変更して実施することができる。
・上部絶縁体層は、単層構造に限らず、例えば、多層構造に変更することも可能である。この際、酸化物誘電体層１２の表面に位置する絶縁体層において、ケイ素酸化物が主成分であり、かつ、水素原子の濃度が１×１０２１個／ｃｍ３以下であればよい。
・上部絶縁体層は、単層構造に限らず、例えば、多層構造に変更することも可能である。この際、酸化物誘電体層１２の表面に位置する絶縁体層において、ケイ素酸化物が主成分であり、かつ、水素原子の濃度が１×１０２１個／ｃｍ３以下であればよい。
・上部絶縁体層が多層構造である場合には、酸化物誘電体層１２の表面に位置する絶縁体層以外の絶縁体層において、水素原子の濃度が１×１０２１個／ｃｍ３を超えることも可能である。この構成によれば、酸化物誘電体層１２の表面に位置する絶縁体層以外の絶縁体層について、それを形成する成膜材料に、水素を含むガスを用いることが可能ともなる。
・上部絶縁体層の形成に際して、まず、酸素含有ガスを成膜空間に供給し、次いで、酸素含有ガスによるプラズマを生成し、その後、成膜材料を成膜空間に供給することも可能である。この製造方法によれば、高い活性を有した水素と、酸化物誘電体層１２の表面との接触を、高い活性を有した酸素などによって抑えることが可能である。
・上部絶縁体層を形成する方法は、プラズマＣＶＤ法に限らず、例えば、ケイ素酸化物を主成分としたターゲットを用いるスパッタ法に変更することが可能である。
Ｍ…成膜材料、Ｓ…基板、１１…下地層、１２…酸化物誘電体層、１３…上部電極、１４…上部絶縁体層、２０…プラズマＣＶＤ装置、２１…真空槽、２２…支持部、２３…拡散部、２４…排気部、２５…第１ガス供給部、２５ａ…恒温槽、２５ｂ…貯蔵部、２５ｃ…供給部、２６…第２ガス供給部、２７…加熱部、２８…高周波電源。
Claims (7)
- 表面を含む酸化物誘電体層を形成することと、
前記酸化物誘電体層の前記表面に、ケイ素酸化物が主成分であり、かつ、水素原子の濃度が１×１０２１個／ｃｍ３以下である絶縁体層を形成することと、
を含む
誘電体素子の製造方法。 - 前記絶縁体層を形成することは、水素を含まないシリルイソシアネート化合物からなる原料ガスと、水素を含まない酸素含有ガスとを用いたプラズマＣＶＤ法によって前記絶縁体層を形成することである
請求項１に記載の誘電体素子の製造方法。 - 前記シリルイソシアネート化合物は、Ｓｉ（ＮＣＯ）４、Ｓｉ（ＮＣＯ）３Ｃｌ、Ｓｉ（ＮＣＯ）２Ｃｌ２、および、Ｓｉ（ＮＣＯ）Ｃｌ３からなる群から選択されるいずれか１種類である
請求項２に記載の誘電体素子の製造方法。 - 前記酸素含有ガスは、Ｏ２、Ｏ３、Ｎ２Ｏ、ＣＯ、および、ＣＯ２からなる群から選択されるいずれか１種類である
請求項２または３に記載の誘電体素子の製造方法。 - 前記絶縁体層を形成することは、
前記原料ガスと、前記酸素含有ガスとを前記絶縁体層を形成するための成膜空間に供給して混合ガスを生成することと、
前記成膜空間に位置する電極に電力を供給して前記混合ガスからプラズマを生成することと、を含む
請求項２から４のいずれか一項に記載の誘電体素子の製造方法。 - 前記シリルイソシアネート化合物は、Ｓｉ（ＮＣＯ）４であり、
前記酸素含有ガスは、Ｏ２であり、
Ｓｉ（ＮＣＯ）４の単位流量に対する、成膜空間に供給する電力の比が、１８Ｗ／ｓｃｃｍ以上である
請求項２から５のいずれか一項に記載の誘電体素子の製造方法。 - 表面を含む酸化物誘電体層と、
前記酸化物誘電体層の前記表面に位置する絶縁体層であって、ケイ素酸化物が主成分であり、かつ、水素原子の濃度が１×１０２１個／ｃｍ３以下である前記絶縁体層と、
を備える
誘電体素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018028925A JP2019145682A (ja) | 2018-02-21 | 2018-02-21 | 誘電体素子の製造方法、および、誘電体素子 |
| CN201910119218.1A CN110176388A (zh) | 2018-02-21 | 2019-02-15 | 电介质元件的制造方法和电介质元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018028925A JP2019145682A (ja) | 2018-02-21 | 2018-02-21 | 誘電体素子の製造方法、および、誘電体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019145682A true JP2019145682A (ja) | 2019-08-29 |
Family
ID=67689022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018028925A Pending JP2019145682A (ja) | 2018-02-21 | 2018-02-21 | 誘電体素子の製造方法、および、誘電体素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2019145682A (ja) |
| CN (1) | CN110176388A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104089A (ja) * | 1996-06-17 | 1998-01-06 | Sony Corp | 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置 |
| JP2014199404A (ja) * | 2012-08-31 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011010726A1 (ja) * | 2009-07-24 | 2011-01-27 | 株式会社ユーテック | プラズマＣＶＤ装置、ＳｉＯ２膜又はＳｉＯＦ膜及びその成膜方法 |
| US8552425B2 (en) * | 2010-06-18 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2018
- 2018-02-21 JP JP2018028925A patent/JP2019145682A/ja active Pending
-
2019
- 2019-02-15 CN CN201910119218.1A patent/CN110176388A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104089A (ja) * | 1996-06-17 | 1998-01-06 | Sony Corp | 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置 |
| JP2014199404A (ja) * | 2012-08-31 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110176388A (zh) | 2019-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6141380B2 (ja) | 強誘電性ＰＺＴ膜及びその製造方法、キャパシタ、並びにＦｅＲＡＭデバイス | |
| US6184044B1 (en) | Thin film capacitor including perovskite-type oxide layers having columnar structure and granular structure | |
| KR100763983B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100269314B1 (ko) | 플라즈마처리를이용한반도체장치의커패시터제조방법 | |
| US6150684A (en) | Thin-film capacitor and method of producing same | |
| Aoyama et al. | Chemical vapor deposition of Ru and its application in (Ba, Sr) TiO3 capacitors for future dynamic random access memories | |
| JP2003517703A5 (ja) | ||
| KR20060048987A (ko) | 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자 | |
| KR100391485B1 (ko) | 강유전체막을사용한장치의제조방법및장치 | |
| KR100515179B1 (ko) | 향상된 수소 노화 내성을 갖는 전극 및 제조 방법 | |
| JP2019145682A (ja) | 誘電体素子の製造方法、および、誘電体素子 | |
| US6303952B1 (en) | Contact structure with an oxide silicidation barrier | |
| Lee et al. | Ir and Ru bottom electrodes for (Ba, Sr) TiO3 thin films deposited by liquid delivery source chemical vapor deposition | |
| US20230143678A1 (en) | Method and system for depositing boron nitride using pulsed chemical vapor deposition | |
| EP1035587A1 (en) | Semiconductor device and method of producing the same | |
| US6569728B2 (en) | Method for manufacturing a capacitor for use in a semiconductor device | |
| KR100772100B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100713908B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100668849B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| Saenger et al. | Electrodes and barriers for DRAM and FERAM: Processing, integration, and fundamentals | |
| Senzaki et al. | Atomic Layer Deposition of LaOx and LaAlOx Thin Films Using Direct Liquid Injection of Lanthanum Sources | |
| US7119021B2 (en) | Ferroelectric capacitor devices and a method for compensating for damage to a capacitor caused by etching | |
| KR20090002491A (ko) | 높은 커패시턴스를 갖는 금속-절연체-금속 커패시터 및 그제조방법 | |
| JP2004063891A (ja) | 強誘電体メモリの製造方法 | |
| KR20060007681A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220823 |