JPH104089A - 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置 - Google Patents
低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置Info
- Publication number
- JPH104089A JPH104089A JP15540196A JP15540196A JPH104089A JP H104089 A JPH104089 A JP H104089A JP 15540196 A JP15540196 A JP 15540196A JP 15540196 A JP15540196 A JP 15540196A JP H104089 A JPH104089 A JP H104089A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- dielectric constant
- low dielectric
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 低誘電率の酸化シリコン系絶縁膜のプラズマ
ＣＶＤによる成膜における、コンタミネーションを防止
し、半導体装置のホットキャリア耐性の低下を防止す
る。 【解決手段】 テトライソシアネートシランと、フッ化
カルコゲン化合物とを主体とする原料ガスにより、Ｓｉ
ＯＦからなる層間絶縁膜４を形成する。被処理基板１１
に超音波を印加してもよい。 【効果】 プラズマ中での、フッ化カルコゲン化合物の
解離により発生するフッ素原子が、効果的にＳｉＯ2 ネ
ットワーク中に取り込まれる。一方カルコゲン元素は蒸
気圧が高いので、不純物としてＳｉＯＦに残留すること
がない。また原料ガス系に水素を含まないので、ＳｉＯ
Ｆ層間絶縁膜４中にホットキャリア耐性劣化の原因とな
るＳｉ−ＯＨ結合が形成されることがない。
ＣＶＤによる成膜における、コンタミネーションを防止
し、半導体装置のホットキャリア耐性の低下を防止す
る。 【解決手段】 テトライソシアネートシランと、フッ化
カルコゲン化合物とを主体とする原料ガスにより、Ｓｉ
ＯＦからなる層間絶縁膜４を形成する。被処理基板１１
に超音波を印加してもよい。 【効果】 プラズマ中での、フッ化カルコゲン化合物の
解離により発生するフッ素原子が、効果的にＳｉＯ2 ネ
ットワーク中に取り込まれる。一方カルコゲン元素は蒸
気圧が高いので、不純物としてＳｉＯＦに残留すること
がない。また原料ガス系に水素を含まないので、ＳｉＯ
Ｆ層間絶縁膜４中にホットキャリア耐性劣化の原因とな
るＳｉ−ＯＨ結合が形成されることがない。
Description
【０００１】
【発明の属する技術分野】本発明は低誘電率酸化シリコ
ン系絶縁膜の形成方法およびこれを用いた半導体装置に
関し、さらに詳しくは、フッ素を含む低誘電率の酸化シ
リコン系絶縁膜を形成する際の、膜中の不純物を低減し
た低誘電率酸化シリコン系絶縁膜の形成方法およびこれ
を用いた半導体装置に関する。
ン系絶縁膜の形成方法およびこれを用いた半導体装置に
関し、さらに詳しくは、フッ素を含む低誘電率の酸化シ
リコン系絶縁膜を形成する際の、膜中の不純物を低減し
た低誘電率酸化シリコン系絶縁膜の形成方法およびこれ
を用いた半導体装置に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置の高集度積化が進
展するに伴い、多層配線構造においては同一配線層内の
隣り合う配線間の層間絶縁膜の幅が狭まるとともに、異
なる配線層間の層間絶縁膜の厚さも薄くなっている。か
かる配線間隔の縮小により、配線間容量の上昇が問題と
なりつつある。このため半導体装置の実動作速度は１／
Ｋ（Ｋは縮小率）のスケーリング則に合致しなくなり、
高集積化のメリットを充分に享受することができない。
配線間容量の上昇防止は、高集積度半導体装置の高速動
作、低消費電力および低発熱等の諸要請に応えるために
は、是非とも解決しなければならない要素技術の１つで
ある。
展するに伴い、多層配線構造においては同一配線層内の
隣り合う配線間の層間絶縁膜の幅が狭まるとともに、異
なる配線層間の層間絶縁膜の厚さも薄くなっている。か
かる配線間隔の縮小により、配線間容量の上昇が問題と
なりつつある。このため半導体装置の実動作速度は１／
Ｋ（Ｋは縮小率）のスケーリング則に合致しなくなり、
高集積化のメリットを充分に享受することができない。
配線間容量の上昇防止は、高集積度半導体装置の高速動
作、低消費電力および低発熱等の諸要請に応えるために
は、是非とも解決しなければならない要素技術の１つで
ある。
【０００３】高集積度半導体装置の配線間容量の低減方
法として、例えば特開昭６３−７６５０号公報に開示さ
れているように、低誘電率材料の層間絶縁膜への採用が
有効である。低誘電率材料としては、フッ素を含む酸化
シリコン系絶縁膜（以下ＳｉＯＦと記す）等の無機系材
料が代表的であるが、この他にもシロキサン結合を有す
る有機ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ポリイ
ミド、ポリパラキシリレン（商品名パリレン）、ベンゾ
シクロブテン、ポリナフタレン等の有機高分子材料や、
フレア（アライドシグナル社商品名）あるいはパーフル
オロ基含有ポリイミドやフッ化ポリアリルエーテル等の
フッ素樹脂系の有機高分子材料がある。これら低誘電率
材料については、例えば日経マイクロデバイス誌１９９
５年７月号ｐ．１０５に、またＳｉＯＦ低誘電率層間絶
縁膜に関して、例えば月刊セミコンダクター・ワールド
誌（プレスジャーナル社刊）１９９６年３月号ｐ．７６
等に紹介されている。
法として、例えば特開昭６３−７６５０号公報に開示さ
れているように、低誘電率材料の層間絶縁膜への採用が
有効である。低誘電率材料としては、フッ素を含む酸化
シリコン系絶縁膜（以下ＳｉＯＦと記す）等の無機系材
料が代表的であるが、この他にもシロキサン結合を有す
る有機ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ポリイ
ミド、ポリパラキシリレン（商品名パリレン）、ベンゾ
シクロブテン、ポリナフタレン等の有機高分子材料や、
フレア（アライドシグナル社商品名）あるいはパーフル
オロ基含有ポリイミドやフッ化ポリアリルエーテル等の
フッ素樹脂系の有機高分子材料がある。これら低誘電率
材料については、例えば日経マイクロデバイス誌１９９
５年７月号ｐ．１０５に、またＳｉＯＦ低誘電率層間絶
縁膜に関して、例えば月刊セミコンダクター・ワールド
誌（プレスジャーナル社刊）１９９６年３月号ｐ．７６
等に紹介されている。
【０００４】これら比誘電率が３．５以下の低誘電率材
料層を、隣り合う配線間はもとより、異なるレベルの配
線層間にも適用し、しかも低誘電率材料層をＳｉＯ
2 （比誘電率４）、ＳｉＯＮ（比誘電率４〜６）やＳｉ
3 Ｎ4 （比誘電率６）等の膜質に優れた絶縁膜により挟
み込む構造の積層絶縁膜を、本願出願人は特願平７−３
７２７号明細書に提案し、低誘電率と高信頼性を合わせ
持つ層間絶縁膜を有する半導体装置の可能性を示した。
料層を、隣り合う配線間はもとより、異なるレベルの配
線層間にも適用し、しかも低誘電率材料層をＳｉＯ
2 （比誘電率４）、ＳｉＯＮ（比誘電率４〜６）やＳｉ
3 Ｎ4 （比誘電率６）等の膜質に優れた絶縁膜により挟
み込む構造の積層絶縁膜を、本願出願人は特願平７−３
７２７号明細書に提案し、低誘電率と高信頼性を合わせ
持つ層間絶縁膜を有する半導体装置の可能性を示した。
【０００５】低誘電率材料のうち、ＳｉＯＦはその成膜
プロセスがＳｉＯ2 等従来の無機系層間絶縁膜の成膜プ
ロセスと整合性があることから、現用の製造設備でも容
易に採用できるので注目されている。すなわち、一般的
には特開平６−３３３９１９号公報に開示されているよ
うに、酸化シリコン系絶縁膜を形成するＳｉＨ4 等のシ
リコンソースガスをＳｉＦ4 等のフルオロシラン系ガス
に変更するか、あるいはＳｉＨ4 等にＳｉＦ4 等を添加
してＣＶＤを施すことによりＳｉ−Ｆ結合を酸化シリコ
ン系絶縁膜中に採り込み、ＳｉＯＦを形成することがで
きる。しかしながらＳｉＦ4 はプラズマ中での解離率が
小さいことから、Ｓｉ−Ｆ結合を充分に取り込み比誘電
率を低減することは困難である。またシリコンソースガ
スとして、ＴＥＯＳ(Tetraethylorthosilicate) あるい
はその誘導体を用いる場合もある。しかしながら、ＴＥ
ＯＳやＳｉＨ4 は水素を含む化合物であるので、ＳｉＯ
Ｆ中にＨ原子をとりこみ、Ｓｉ−ＯＨ結合を誘発し、ト
ランジスタのホットキャリア耐性を劣化する虞れがあ
る。
プロセスがＳｉＯ2 等従来の無機系層間絶縁膜の成膜プ
ロセスと整合性があることから、現用の製造設備でも容
易に採用できるので注目されている。すなわち、一般的
には特開平６−３３３９１９号公報に開示されているよ
うに、酸化シリコン系絶縁膜を形成するＳｉＨ4 等のシ
リコンソースガスをＳｉＦ4 等のフルオロシラン系ガス
に変更するか、あるいはＳｉＨ4 等にＳｉＦ4 等を添加
してＣＶＤを施すことによりＳｉ−Ｆ結合を酸化シリコ
ン系絶縁膜中に採り込み、ＳｉＯＦを形成することがで
きる。しかしながらＳｉＦ4 はプラズマ中での解離率が
小さいことから、Ｓｉ−Ｆ結合を充分に取り込み比誘電
率を低減することは困難である。またシリコンソースガ
スとして、ＴＥＯＳ(Tetraethylorthosilicate) あるい
はその誘導体を用いる場合もある。しかしながら、ＴＥ
ＯＳやＳｉＨ4 は水素を含む化合物であるので、ＳｉＯ
Ｆ中にＨ原子をとりこみ、Ｓｉ−ＯＨ結合を誘発し、ト
ランジスタのホットキャリア耐性を劣化する虞れがあ
る。
【０００６】さらに、ＮＨ3 等の塩基性ガスを添加して
プラズマ中の原料ガスの解離を促進する方法を本願出願
人は特開平６−２９５９０７号公報に開示した。この方
法によれば、酸化シリコン系絶縁膜中の水酸基濃度の低
減に卓越した効果が見られるが、比誘電率低減の効果は
少ない。
プラズマ中の原料ガスの解離を促進する方法を本願出願
人は特開平６−２９５９０７号公報に開示した。この方
法によれば、酸化シリコン系絶縁膜中の水酸基濃度の低
減に卓越した効果が見られるが、比誘電率低減の効果は
少ない。
【０００７】またフッ素原子の供給源として、例えば特
開平７−９０５８９号公報に開示されているようにＣＦ
4 やＣ2 Ｆ6 等のフッ化炭素系ガスを採用すれば比誘導
率低減の効果は得られるものの、炭素原子の混入による
コンタミネーションの問題が残る。
開平７−９０５８９号公報に開示されているようにＣＦ
4 やＣ2 Ｆ6 等のフッ化炭素系ガスを採用すれば比誘導
率低減の効果は得られるものの、炭素原子の混入による
コンタミネーションの問題が残る。
【０００８】一方シリコンの原料化合物として、分子中
に水素原子を含まないテトライソシアネートシラン（Ｓ
ｉ（ＮＣＯ）4 ）を採用し、トランジスタのホットキャ
リア耐性を劣化させる絶縁膜中のＳｉ−ＯＨ結合を排除
する試みが、例えば電子情報通信学会誌１９９５年１２
月号ｐ．３５（ＳＤＭ９５−１７９）に報告されてい
る。この報告中では、テトライソシアネートシランに加
えてＳｉＦ4 とＡｒを混合することによりＳｉＯＦを成
膜している。したがって、先述したＳｉＦ4 をフッ素原
子供給源とする問題点は依然として残されたままであ
る。
に水素原子を含まないテトライソシアネートシラン（Ｓ
ｉ（ＮＣＯ）4 ）を採用し、トランジスタのホットキャ
リア耐性を劣化させる絶縁膜中のＳｉ−ＯＨ結合を排除
する試みが、例えば電子情報通信学会誌１９９５年１２
月号ｐ．３５（ＳＤＭ９５−１７９）に報告されてい
る。この報告中では、テトライソシアネートシランに加
えてＳｉＦ4 とＡｒを混合することによりＳｉＯＦを成
膜している。したがって、先述したＳｉＦ4 をフッ素原
子供給源とする問題点は依然として残されたままであ
る。
【０００９】
【発明が解決しようとする課題】本発明は上述した従来
技術の問題点に鑑みて発明されたものであり、比誘電率
が充分に低減され、しかも添加ガスによるコンタミネー
ションやホットキャリア耐性劣化のない、フッ素を含む
酸化シリコン系絶縁膜を形成する、低誘電率酸化シリコ
ン系絶縁膜の形成方法を提供することである。また本発
明の別の課題は、かかる形成方法による低誘電率酸化シ
リコン系絶縁膜を用いた、ホットキャリア耐性が向上
し、高速動作かつ低消費電力の半導体装置を提供するこ
とである。
技術の問題点に鑑みて発明されたものであり、比誘電率
が充分に低減され、しかも添加ガスによるコンタミネー
ションやホットキャリア耐性劣化のない、フッ素を含む
酸化シリコン系絶縁膜を形成する、低誘電率酸化シリコ
ン系絶縁膜の形成方法を提供することである。また本発
明の別の課題は、かかる形成方法による低誘電率酸化シ
リコン系絶縁膜を用いた、ホットキャリア耐性が向上
し、高速動作かつ低消費電力の半導体装置を提供するこ
とである。
【００１０】
【課題を解決するための手段】本発明の低誘電率酸化シ
リコン系絶縁膜の形成方法は、上述の課題を解決するた
めに提案するものであり、テトライソシアネートシラン
と、フッ化カルコゲン化合物とを主体とした原料ガスを
用いたＣＶＤ法により、被処理基板上にフッ素を含む酸
化シリコン系絶縁膜を形成することを特徴とする。
リコン系絶縁膜の形成方法は、上述の課題を解決するた
めに提案するものであり、テトライソシアネートシラン
と、フッ化カルコゲン化合物とを主体とした原料ガスを
用いたＣＶＤ法により、被処理基板上にフッ素を含む酸
化シリコン系絶縁膜を形成することを特徴とする。
【００１１】本発明で採用するフッ化カルコゲン化合物
は、ＯＦ2 （ｍｐ＝−２２３．８℃、ｂｐ＝−１４４．
８℃）、Ｓ2 Ｆ2 （ｍｐ＝−１２０．５℃、ｂｐ＝−３
８．４℃）、ＳＦ2 （室温で気体）、ＳＦ4 （ｍｐ＝−
１２１℃、ｂｐ＝−３８℃）、Ｓ2 Ｆ10（ｍｐ＝−５
２．７℃、ｂｐ＝３０℃）、ＳｅＦ4 （ｍｐ＝−１３．
８℃、ｂｐ＝＞１００℃）ＴｅＦ4 （ｂｐ＞９７℃）が
例示され、これら化合物を単独あるいは複数種組み合わ
せて用いることができる。フッ化カルコゲン化合物とし
ては、この他にＳＦ6 、ＳｅＦ6 が知られているが、一
分子の解離により生成されるフッ素原子数が６と多く、
ＳｉＯＦのデポジションと競合してエッチングが優勢と
なり、デポジションレートが飽和する現象が見られるの
で、スループットの観点からは好ましくない。テトライ
ソシアネートシランと、フッ化カルコゲン化合物との他
に、Ｏ2 やＮ2 Ｏ等の酸化剤を添加してもよい。本発明
の一実施態様においては、被処理基板に超音波を印加し
つつ、フッ素を含む酸化シリコン系絶縁膜を形成するこ
とが望ましい。
は、ＯＦ2 （ｍｐ＝−２２３．８℃、ｂｐ＝−１４４．
８℃）、Ｓ2 Ｆ2 （ｍｐ＝−１２０．５℃、ｂｐ＝−３
８．４℃）、ＳＦ2 （室温で気体）、ＳＦ4 （ｍｐ＝−
１２１℃、ｂｐ＝−３８℃）、Ｓ2 Ｆ10（ｍｐ＝−５
２．７℃、ｂｐ＝３０℃）、ＳｅＦ4 （ｍｐ＝−１３．
８℃、ｂｐ＝＞１００℃）ＴｅＦ4 （ｂｐ＞９７℃）が
例示され、これら化合物を単独あるいは複数種組み合わ
せて用いることができる。フッ化カルコゲン化合物とし
ては、この他にＳＦ6 、ＳｅＦ6 が知られているが、一
分子の解離により生成されるフッ素原子数が６と多く、
ＳｉＯＦのデポジションと競合してエッチングが優勢と
なり、デポジションレートが飽和する現象が見られるの
で、スループットの観点からは好ましくない。テトライ
ソシアネートシランと、フッ化カルコゲン化合物との他
に、Ｏ2 やＮ2 Ｏ等の酸化剤を添加してもよい。本発明
の一実施態様においては、被処理基板に超音波を印加し
つつ、フッ素を含む酸化シリコン系絶縁膜を形成するこ
とが望ましい。
【００１２】本発明の半導体装置は、かかる形成方法に
より成膜された低誘電率酸化シリコン系絶縁膜を層間絶
縁膜等の絶縁膜として有していることを特徴とする。
より成膜された低誘電率酸化シリコン系絶縁膜を層間絶
縁膜等の絶縁膜として有していることを特徴とする。
【００１３】次に作用の説明に移る。本発明において
は、ＳｉＯＦ膜のＣＶＤ法による成膜における原料ガス
として、テトライソシアネートシランを採用することに
より、反応系から水素原子を可及的に排除し、膜中のＳ
ｉ−ＯＨ結合を低減し、ホットキャリア耐性を向上す
る。一方フッ素供給源ガスとして、成膜時の被処理基板
加熱により容易に昇華除去できるカルコゲン元素のフッ
化物を採用する。Ｏ、Ｓ、ＳｅあるいはＴｅ等のカルコ
ゲン元素は単体で蒸気圧が大きく、気体あるいは昇華性
元素である。したがって、ＳｉＯＦ膜中にカルコゲン元
素が取り込まれる虞れは少ない。また例えＳｉＯＦ膜中
にカルコゲン元素が微量取り込まれても、成膜後の熱処
理により昇華除去することができる。成膜後、ＳｉＯＦ
膜を化学的機械研磨等により平坦化後に熱処理すれば、
昇華除去は効率的におこなわれる。また例えＳｉＯＦ膜
からカルコゲン元素が昇華脱離して、膜中にマイクロポ
アが発生しても、マイクロポア中の空気の比誘電率は１
であるので、ＳｉＯＦ膜の低誘電率化にはむしろ好都合
である。
は、ＳｉＯＦ膜のＣＶＤ法による成膜における原料ガス
として、テトライソシアネートシランを採用することに
より、反応系から水素原子を可及的に排除し、膜中のＳ
ｉ−ＯＨ結合を低減し、ホットキャリア耐性を向上す
る。一方フッ素供給源ガスとして、成膜時の被処理基板
加熱により容易に昇華除去できるカルコゲン元素のフッ
化物を採用する。Ｏ、Ｓ、ＳｅあるいはＴｅ等のカルコ
ゲン元素は単体で蒸気圧が大きく、気体あるいは昇華性
元素である。したがって、ＳｉＯＦ膜中にカルコゲン元
素が取り込まれる虞れは少ない。また例えＳｉＯＦ膜中
にカルコゲン元素が微量取り込まれても、成膜後の熱処
理により昇華除去することができる。成膜後、ＳｉＯＦ
膜を化学的機械研磨等により平坦化後に熱処理すれば、
昇華除去は効率的におこなわれる。また例えＳｉＯＦ膜
からカルコゲン元素が昇華脱離して、膜中にマイクロポ
アが発生しても、マイクロポア中の空気の比誘電率は１
であるので、ＳｉＯＦ膜の低誘電率化にはむしろ好都合
である。
【００１４】またＳｉＦ4 をＦ原子供給源として用いた
場合に比較して、Ｓｉを有しないので形成されるＳｉＯ
ＦがＳｉリッチな組成となることがない。
場合に比較して、Ｓｉを有しないので形成されるＳｉＯ
ＦがＳｉリッチな組成となることがない。
【００１５】さらに、ＣＶＤ反応系に超音波振動を印加
することにより、被処理基板の振動エネルギや、原料ガ
ス分子の並進ないしは回転、振動等の内部エネルギレベ
ルが高まり、原料ガスの解離反応や、中間生成物の被処
理基板上でのマイグレーションが活性化される。このた
め、従来より低温でも効率良く、ステップカバレッジの
よい成膜が可能となる。
することにより、被処理基板の振動エネルギや、原料ガ
ス分子の並進ないしは回転、振動等の内部エネルギレベ
ルが高まり、原料ガスの解離反応や、中間生成物の被処
理基板上でのマイグレーションが活性化される。このた
め、従来より低温でも効率良く、ステップカバレッジの
よい成膜が可能となる。
【００１６】これらの作用により、コンタミネーション
のないＳｉＯＦ膜をステップカバレッジよく形成するこ
とが可能となる。またかかるＳｉＯＦを高集積度半導体
装置の層間絶縁膜等に用いることにより、ホットキャリ
ア耐性が改善された、高速かつ低消費電力の半導体装置
を提供することが可能となる。
のないＳｉＯＦ膜をステップカバレッジよく形成するこ
とが可能となる。またかかるＳｉＯＦを高集積度半導体
装置の層間絶縁膜等に用いることにより、ホットキャリ
ア耐性が改善された、高速かつ低消費電力の半導体装置
を提供することが可能となる。
【００１７】なお、本発明に類似の先願として、基板支
持具あるいは反応空間に超音波振動を印加しつつＳｉＯ
2 膜を形成する方法が特開平５−４４０３７号公報に開
示されている。これはＯ3 ／ＴＥＯＳ系による熱分解Ｃ
ＶＤによるものであり、またコンタミネーションのない
低誘電率の酸化シリコン系絶縁膜形成については、具体
的な記述は見当たらない。
持具あるいは反応空間に超音波振動を印加しつつＳｉＯ
2 膜を形成する方法が特開平５−４４０３７号公報に開
示されている。これはＯ3 ／ＴＥＯＳ系による熱分解Ｃ
ＶＤによるものであり、またコンタミネーションのない
低誘電率の酸化シリコン系絶縁膜形成については、具体
的な記述は見当たらない。
【００１８】
【実施例】以下、本発明の具体的実施例につき図面を参
照しながら説明する。始めに本発明の各実施例で一例と
して用いる枚葉式プラズマＣＶＤ装置の構成例および動
作につき、図２に示す概略断面図を参照して説明する。
照しながら説明する。始めに本発明の各実施例で一例と
して用いる枚葉式プラズマＣＶＤ装置の構成例および動
作につき、図２に示す概略断面図を参照して説明する。
【００１９】図２に示す装置は、その基本構成は平行平
板型プラズマＣＶＤ装置である。すなわち、ＳｉＯＦを
形成すべき被処理基板１１は、ヒータ１３を内蔵する接
地電位の基板ステージ１２上にセッティングする。ガス
導入孔１６に導入する原料ガスは、ガス拡散板１５で拡
散され、被処理基板１１に対向して多孔板状のガス吹き
出し孔を有するガスシャワーヘッド１４を経由して被処
理基板１１表面に均一に噴出する。符号１７は被処理基
板１１の外周上面に配設したガスリングであり多数のガ
ス噴出孔をもつ中空円環状のノズル部材であり、必要に
応じて原料ガスの１部や、希釈ガス等を添加するもので
ある。符号１８は図示しない真空ポンプに接続されたガ
ス排出孔、符号１９は上部電極を兼ねるガスシャワーヘ
ッド１４にＲＦパワーを供給するＲＦ電源である。なお
ガスシャワーヘッド１４と基板ステージ１２の上下関係
を逆にした構成、すなわち被処理基板１１を下向きに背
面保持するフェースダウン構成とすれば、被処理基板１
１表面へのパーティクル付着が防止される。
板型プラズマＣＶＤ装置である。すなわち、ＳｉＯＦを
形成すべき被処理基板１１は、ヒータ１３を内蔵する接
地電位の基板ステージ１２上にセッティングする。ガス
導入孔１６に導入する原料ガスは、ガス拡散板１５で拡
散され、被処理基板１１に対向して多孔板状のガス吹き
出し孔を有するガスシャワーヘッド１４を経由して被処
理基板１１表面に均一に噴出する。符号１７は被処理基
板１１の外周上面に配設したガスリングであり多数のガ
ス噴出孔をもつ中空円環状のノズル部材であり、必要に
応じて原料ガスの１部や、希釈ガス等を添加するもので
ある。符号１８は図示しない真空ポンプに接続されたガ
ス排出孔、符号１９は上部電極を兼ねるガスシャワーヘ
ッド１４にＲＦパワーを供給するＲＦ電源である。なお
ガスシャワーヘッド１４と基板ステージ１２の上下関係
を逆にした構成、すなわち被処理基板１１を下向きに背
面保持するフェースダウン構成とすれば、被処理基板１
１表面へのパーティクル付着が防止される。
【００２０】本プラズマＣＶＤ装置の特徴部分は、超音
波振動印加手段２０Ａ、２０Ｂおよび２０Ｃである。こ
のうち、超音波振動印加手段２０Ａは基板ステージ１２
内に組み込み、被処理基板１１を直接に励振するもので
ある。超音波振動印加手段２０Ｂは、ガス拡散板１５に
組み込み、ガスシャワーヘッド１４から噴出する原料ガ
スを励振する。超音波振動印加手段２０Ｂはガスシャワ
ーヘッド１４やガス導入孔１６、あるいはガスリング１
７に取りつけてもよい。また超音波振動印加手段２０Ｃ
はＣＶＤチャンバ内壁に取りつけ、被処理基板１１上面
の原料ガスを励振するものである。超音波振動印加手段
２０Ｃは、被処理基板１１近傍の原料ガスを効果的に励
振するため、ホーンを取りつけ超音波の指向性を高めて
いる。これはスピーカシステムにおけるホーンツィータ
のごときものである。超音波振動印加手段２０Ｃは、エ
ッチングチャンバ内壁に複数個取りつけることが望まし
い。超音波振動印加手段としては、圧電素子、磁歪素
子、磁気回路とコイルによる動電型等、各種の電気／音
響変換器を任意に用いてよい。
波振動印加手段２０Ａ、２０Ｂおよび２０Ｃである。こ
のうち、超音波振動印加手段２０Ａは基板ステージ１２
内に組み込み、被処理基板１１を直接に励振するもので
ある。超音波振動印加手段２０Ｂは、ガス拡散板１５に
組み込み、ガスシャワーヘッド１４から噴出する原料ガ
スを励振する。超音波振動印加手段２０Ｂはガスシャワ
ーヘッド１４やガス導入孔１６、あるいはガスリング１
７に取りつけてもよい。また超音波振動印加手段２０Ｃ
はＣＶＤチャンバ内壁に取りつけ、被処理基板１１上面
の原料ガスを励振するものである。超音波振動印加手段
２０Ｃは、被処理基板１１近傍の原料ガスを効果的に励
振するため、ホーンを取りつけ超音波の指向性を高めて
いる。これはスピーカシステムにおけるホーンツィータ
のごときものである。超音波振動印加手段２０Ｃは、エ
ッチングチャンバ内壁に複数個取りつけることが望まし
い。超音波振動印加手段としては、圧電素子、磁歪素
子、磁気回路とコイルによる動電型等、各種の電気／音
響変換器を任意に用いてよい。
【００２１】実施例１ 次に、ＳｉＯＦの形成工程の具体的実施例を説明する。
本実施例は、Ａｌ系金属配線上にＳｉＯＦからなる低誘
電率層間絶縁膜を、テトライソシアネートシランとＳ2
Ｆ2 を原料ガスとしてプラズマＣＶＤにより形成した例
であり、これを図１（ａ）〜（ｂ）を参照して説明す
る。
本実施例は、Ａｌ系金属配線上にＳｉＯＦからなる低誘
電率層間絶縁膜を、テトライソシアネートシランとＳ2
Ｆ2 を原料ガスとしてプラズマＣＶＤにより形成した例
であり、これを図１（ａ）〜（ｂ）を参照して説明す
る。
【００２２】まずＳｉ等の半導体基板１上の層間絶縁膜
２上に例えば０．３５μｍ幅のラインアンドスペースか
らなるＡｌ系金属からなる配線層３を形成し、これを被
処理基板１１とする。これを図１（ａ）に示す。
２上に例えば０．３５μｍ幅のラインアンドスペースか
らなるＡｌ系金属からなる配線層３を形成し、これを被
処理基板１１とする。これを図１（ａ）に示す。
【００２３】次に一例としてＳｉＨ4 とＮ2 Ｏをソース
ガスとした通常のプラズマＣＶＤにより、薄い下層絶縁
膜（図示せず）をコンフォーマルに形成する。この下層
絶縁膜は次工程で堆積するＳｉＯＦ膜の膜質を補完する
ために形成するが、必要がなければ成膜を省略してもよ
い。
ガスとした通常のプラズマＣＶＤにより、薄い下層絶縁
膜（図示せず）をコンフォーマルに形成する。この下層
絶縁膜は次工程で堆積するＳｉＯＦ膜の膜質を補完する
ために形成するが、必要がなければ成膜を省略してもよ
い。
【００２４】続けて図２に示したＣＶＤ装置の基板ステ
ージ１２にこの被処理基板１１を載置し、本実施例の要
部であるＳｉＯＦ膜のプラズマＣＶＤを一例として下記
条件により施す。 Ｓｉ（ＮＣＯ）4 ５０ ｓｃｃｍ Ｓ2 Ｆ2 ３０ ｓｃｃｍ ガス圧力 ２７ Ｐａ ＲＦ電源パワー ０．０８ Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 基板温度 ３００ ℃
ージ１２にこの被処理基板１１を載置し、本実施例の要
部であるＳｉＯＦ膜のプラズマＣＶＤを一例として下記
条件により施す。 Ｓｉ（ＮＣＯ）4 ５０ ｓｃｃｍ Ｓ2 Ｆ2 ３０ ｓｃｃｍ ガス圧力 ２７ Ｐａ ＲＦ電源パワー ０．０８ Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 基板温度 ３００ ℃
【００２５】ＳｉＯＦ膜の厚さは、Ａｌ系金属配線上部
で例えば０．３μｍの厚さとなるまで形成した。この結
果、図１（ｂ）に示すようにステップカバレッジが良
く、水素のコンタミネーションのないＳｉＯＦからなる
層間絶縁膜４が実用的なデポジションレートで形成され
た。層間絶縁膜４の比誘導率は３．３であった。層間絶
縁膜４は比較的平坦な表面を有するが、この段階で化学
的機械研磨等によりさらに平坦化してもよい。この後、
再びＳｉＨ4 とＮ2 Ｏをソースガスとした通常のプラズ
マＣＶＤにより、ＳｉＯ2 からなる薄い上層絶縁膜（図
示せず）を必要に応じて形成する。あるいはこの上層絶
縁膜を厚く形成してＣＭＰにより平坦化してもよい。こ
のような積層構造をとることにより、耐湿性と平坦性に
すぐれた信頼性の高い低誘電率の層間絶縁膜を得ること
ができる。また本実施例により形成された低誘電率酸化
シリコン系絶縁膜を層間絶縁膜として有する半導体装置
は、従来の方法により形成された水素原子を膜中に有す
るＳｉＯＦを層間絶縁膜として有する半導体装置と比較
して、ホットキャリア耐性が１桁改善された。
で例えば０．３μｍの厚さとなるまで形成した。この結
果、図１（ｂ）に示すようにステップカバレッジが良
く、水素のコンタミネーションのないＳｉＯＦからなる
層間絶縁膜４が実用的なデポジションレートで形成され
た。層間絶縁膜４の比誘導率は３．３であった。層間絶
縁膜４は比較的平坦な表面を有するが、この段階で化学
的機械研磨等によりさらに平坦化してもよい。この後、
再びＳｉＨ4 とＮ2 Ｏをソースガスとした通常のプラズ
マＣＶＤにより、ＳｉＯ2 からなる薄い上層絶縁膜（図
示せず）を必要に応じて形成する。あるいはこの上層絶
縁膜を厚く形成してＣＭＰにより平坦化してもよい。こ
のような積層構造をとることにより、耐湿性と平坦性に
すぐれた信頼性の高い低誘電率の層間絶縁膜を得ること
ができる。また本実施例により形成された低誘電率酸化
シリコン系絶縁膜を層間絶縁膜として有する半導体装置
は、従来の方法により形成された水素原子を膜中に有す
るＳｉＯＦを層間絶縁膜として有する半導体装置と比較
して、ホットキャリア耐性が１桁改善された。
【００２６】実施例２ 本実施例は酸化剤として前実施例１の原料ガスにさらに
Ｏ2 を若干添加した他は、実施例１に準じたものであ
る。ＣＶＤ条件の一例を下記に示す。 Ｓｉ（ＮＣＯ）4 ５０ ｓｃｃｍ Ｓ2 Ｆ2 ３０ ｓｃｃｍ Ｏ2 ２０ ｓｃｃｍ ガス圧力 ２７ Ｐａ ＲＦ電源パワー ０．０８ Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 基板温度 ３００ ℃ 本実施例によっても、実用的な成膜速度で比誘導率３．
３を有するＳｉＯＦからなる層間絶縁膜４がステップカ
バレッジよく、また水素はもとより炭素のコンタミネー
ションもなく形成された。
Ｏ2 を若干添加した他は、実施例１に準じたものであ
る。ＣＶＤ条件の一例を下記に示す。 Ｓｉ（ＮＣＯ）4 ５０ ｓｃｃｍ Ｓ2 Ｆ2 ３０ ｓｃｃｍ Ｏ2 ２０ ｓｃｃｍ ガス圧力 ２７ Ｐａ ＲＦ電源パワー ０．０８ Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 基板温度 ３００ ℃ 本実施例によっても、実用的な成膜速度で比誘導率３．
３を有するＳｉＯＦからなる層間絶縁膜４がステップカ
バレッジよく、また水素はもとより炭素のコンタミネー
ションもなく形成された。
【００２７】実施例３ 本実施例は希ガス元素とフッ素元素から構成される化合
物として、Ｓ2 Ｆ2 に替えてＳ2 Ｆ10を採用した例であ
り、他は前実施例２に準じたものである。ＣＶＤ条件の
一例を下記に示す。 Ｓｉ（ＮＣＯ）4 ５０ ｓｃｃｍ Ｓ2 Ｆ10 ３０ ｓｃｃｍ Ｏ2 ２０ ｓｃｃｍ ガス圧力 ２７ Ｐａ ＲＦ電源パワー ０．０８ Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 基板温度 ３００ ℃ 本実施例によっても、実用的な成膜速度で比誘導率３．
２を有するＳｉＯＦからなる層間絶縁膜４がステップカ
バレッジよく、また水素はもとより炭素のコンタミネー
ションもなく形成された。
物として、Ｓ2 Ｆ2 に替えてＳ2 Ｆ10を採用した例であ
り、他は前実施例２に準じたものである。ＣＶＤ条件の
一例を下記に示す。 Ｓｉ（ＮＣＯ）4 ５０ ｓｃｃｍ Ｓ2 Ｆ10 ３０ ｓｃｃｍ Ｏ2 ２０ ｓｃｃｍ ガス圧力 ２７ Ｐａ ＲＦ電源パワー ０．０８ Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 基板温度 ３００ ℃ 本実施例によっても、実用的な成膜速度で比誘導率３．
２を有するＳｉＯＦからなる層間絶縁膜４がステップカ
バレッジよく、また水素はもとより炭素のコンタミネー
ションもなく形成された。
【００２８】実施例４ 本実施例は、テトライソシアネートシランとＫｒＦとの
原料ガスにさらにＯ2を２０ｓｃｃｍ添加し、さらに被
処理基板に超音波を印加しつつＳｉＯＦを形成した例で
ある。すなわち、前実施例３を基本とし、このＣＶＤ条
件にさらに超音波振動印加を組み合わせたものである。
本実施例で採用した被処理基板１１は、実施例１におい
て図１（ａ）で示したものと同じであるので、重複する
説明は省略する。この被処理基板１１を図２に示したＣ
ＶＤ装置の基板ステージ１２に載置し、ＳｉＯＦのプラ
ズマＣＶＤを一例として下記条件により施す。なお超音
波振動は、基板ステージ１２に組み込んだ超音波振動印
加手段２０Ａを用いて印加した。励振用の電力は一例と
して１００Ｗとしたが、被処理基板１１の直径や重量、
電気／音響変換器の変換効率により最適値は変動する。 Ｓｉ（ＮＣＯ）4 ５０ ｓｃｃｍ Ｓ2 Ｆ10 ３０ ｓｃｃｍ Ｏ2 ２０ ｓｃｃｍ ガス圧力 ２７ Ｐａ ＲＦ電源パワー ０．０８ Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 超音波振動（連続的） １００ Ｗ（２００ｋＨｚ） 基板温度 ３００ ℃
原料ガスにさらにＯ2を２０ｓｃｃｍ添加し、さらに被
処理基板に超音波を印加しつつＳｉＯＦを形成した例で
ある。すなわち、前実施例３を基本とし、このＣＶＤ条
件にさらに超音波振動印加を組み合わせたものである。
本実施例で採用した被処理基板１１は、実施例１におい
て図１（ａ）で示したものと同じであるので、重複する
説明は省略する。この被処理基板１１を図２に示したＣ
ＶＤ装置の基板ステージ１２に載置し、ＳｉＯＦのプラ
ズマＣＶＤを一例として下記条件により施す。なお超音
波振動は、基板ステージ１２に組み込んだ超音波振動印
加手段２０Ａを用いて印加した。励振用の電力は一例と
して１００Ｗとしたが、被処理基板１１の直径や重量、
電気／音響変換器の変換効率により最適値は変動する。 Ｓｉ（ＮＣＯ）4 ５０ ｓｃｃｍ Ｓ2 Ｆ10 ３０ ｓｃｃｍ Ｏ2 ２０ ｓｃｃｍ ガス圧力 ２７ Ｐａ ＲＦ電源パワー ０．０８ Ｗ／ｃｍ2 （１３．５６ＭＨｚ） 超音波振動（連続的） １００ Ｗ（２００ｋＨｚ） 基板温度 ３００ ℃
【００２９】ＳｉＯＦ膜の厚さは、Ａｌ系金属配線上部
で０．３μｍの厚さとなるまで形成した。この結果、図
１（ｂ）に示すようにステップカバレッジが良く、炭素
や水素のコンンタミネーションのないＳｉＯＦからなる
層間絶縁膜４が実用的なデポジションレートで形成され
た。層間絶縁膜４の比誘導率は、原料ガスの解離が超音
波印加により向上し、効率的にフッ素原子が膜中に取り
込まれたことから、３．１の値が得られた。
で０．３μｍの厚さとなるまで形成した。この結果、図
１（ｂ）に示すようにステップカバレッジが良く、炭素
や水素のコンンタミネーションのないＳｉＯＦからなる
層間絶縁膜４が実用的なデポジションレートで形成され
た。層間絶縁膜４の比誘導率は、原料ガスの解離が超音
波印加により向上し、効率的にフッ素原子が膜中に取り
込まれたことから、３．１の値が得られた。
【００３０】以上、本発明を４例の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
【００３１】例えばフッ化カルコゲン化合物として、Ｓ
2 Ｆ2 、Ｓ2 Ｆ10、を用いたが、他にＳＦ2 、ＳＦ4 、
ＯＦ2 、ＳｅＦ4 およびＴｅＦ4 等の化合物を用いるこ
とができる。酸化性ガスとしてＯ2 を用いたが、勿論他
の酸化性ガスであるＯ3 、Ｎ2 Ｏ、ＮＯ2 、ＮＯを用い
たり、混合してもよい。また窒化性ガスや不純物源ガス
を混合してＦを含むＳｉＯＮ膜等を形成してもよい。そ
の他、希釈ガスとしてＨｅ、Ａｒ、Ｘｅ等の希ガスやＮ
2 を混合して用いてもよい。
2 Ｆ2 、Ｓ2 Ｆ10、を用いたが、他にＳＦ2 、ＳＦ4 、
ＯＦ2 、ＳｅＦ4 およびＴｅＦ4 等の化合物を用いるこ
とができる。酸化性ガスとしてＯ2 を用いたが、勿論他
の酸化性ガスであるＯ3 、Ｎ2 Ｏ、ＮＯ2 、ＮＯを用い
たり、混合してもよい。また窒化性ガスや不純物源ガス
を混合してＦを含むＳｉＯＮ膜等を形成してもよい。そ
の他、希釈ガスとしてＨｅ、Ａｒ、Ｘｅ等の希ガスやＮ
2 を混合して用いてもよい。
【００３２】実施例中では超音波を基板ステージ１２に
組み込んだ超音波振動印加手段２０Ａを用いて印加した
が、ガス拡散板１５に組み込んだ超音波振動印加手段２
０Ｂや、チャンバ壁に直接取りつけた超音波振動印加手
段２０Ｃを用いてもよい。また超音波印加は、間欠的に
印加してもよい。その周波数も２００ｋＨｚ以外でもよ
く、複数の周波数を切り替えて印加したり、周波数や出
力をスィープして印加してもよい。
組み込んだ超音波振動印加手段２０Ａを用いて印加した
が、ガス拡散板１５に組み込んだ超音波振動印加手段２
０Ｂや、チャンバ壁に直接取りつけた超音波振動印加手
段２０Ｃを用いてもよい。また超音波印加は、間欠的に
印加してもよい。その周波数も２００ｋＨｚ以外でもよ
く、複数の周波数を切り替えて印加したり、周波数や出
力をスィープして印加してもよい。
【００３３】プラズマＣＶＤ法を用いる場合には、上記
実施例で用いた平行平板型の装置の他に、マイクロ波Ｃ
ＶＤ装置、ＥＣＲ−ＣＶＤ装置、さらにはヘリコン波プ
ラズマや誘導結合プラズマ（ＩＣＰ）等の高密度プラズ
マソースを用いることも特に大口径の被処理基板におい
ては好ましい。また低圧Ｈｇランプやエキシマレーザ等
のＵＶ光線の利用は原料ガスの解離の促進や、基板ダメ
ージ低減に有用である。ＳｉＯＦ膜の下部構造に低融点
のＡｌ系金属配線が存在しない場合には、ＬＰ−ＣＶＤ
や常圧ＣＶＤ法を採用することも可能である。この場合
には、従来のこれらＣＶＤ装置の基板ステージやガスノ
ズルあるいはＣＶＤチャンバ等に、適宜超音波振動印加
手段を付設して用いてもよい。
実施例で用いた平行平板型の装置の他に、マイクロ波Ｃ
ＶＤ装置、ＥＣＲ−ＣＶＤ装置、さらにはヘリコン波プ
ラズマや誘導結合プラズマ（ＩＣＰ）等の高密度プラズ
マソースを用いることも特に大口径の被処理基板におい
ては好ましい。また低圧Ｈｇランプやエキシマレーザ等
のＵＶ光線の利用は原料ガスの解離の促進や、基板ダメ
ージ低減に有用である。ＳｉＯＦ膜の下部構造に低融点
のＡｌ系金属配線が存在しない場合には、ＬＰ−ＣＶＤ
や常圧ＣＶＤ法を採用することも可能である。この場合
には、従来のこれらＣＶＤ装置の基板ステージやガスノ
ズルあるいはＣＶＤチャンバ等に、適宜超音波振動印加
手段を付設して用いてもよい。
【００３４】前述の各実施例は、Ａｌ系金属配線上の層
間絶縁膜を形成する場合について例示したが、他の配線
材料層を用いてもよい。また層間絶縁膜に溝を形成し、
溝内にエッチバックや研磨により埋め込み配線を形成す
る半導体装置構造に用いてもよい。さらに、最終パッシ
ベーション膜として用いる場合や、トレンチアイソレー
ション等をボイドの発生なく平坦に埋め込む場合等にも
適用できる。また半導体装置以外にも、薄膜ヘッドや薄
膜インダクタ等の各種マイクロ電子デバイスにも適用可
能なことは言うまでもない。
間絶縁膜を形成する場合について例示したが、他の配線
材料層を用いてもよい。また層間絶縁膜に溝を形成し、
溝内にエッチバックや研磨により埋め込み配線を形成す
る半導体装置構造に用いてもよい。さらに、最終パッシ
ベーション膜として用いる場合や、トレンチアイソレー
ション等をボイドの発生なく平坦に埋め込む場合等にも
適用できる。また半導体装置以外にも、薄膜ヘッドや薄
膜インダクタ等の各種マイクロ電子デバイスにも適用可
能なことは言うまでもない。
【００３５】
【発明の効果】以上の説明から明らかなように、原料ガ
ス系から水素原子を排除し、また解離効率のよいフッ素
化合物の採用により、フッ素原子が効果的にＳｉＯＦ膜
中に採り込まれる。またＳｉＯＦ膜中の水素原子や炭素
原子等のコンタミネーションが低減される。したがっ
て、ホットキャリア耐性が向上するとともに、配線間容
量による信号遅延が問題となるロジックＩＣや高集積度
メモリ等の半導体装置を信頼性よく提供することが可能
となる。
ス系から水素原子を排除し、また解離効率のよいフッ素
化合物の採用により、フッ素原子が効果的にＳｉＯＦ膜
中に採り込まれる。またＳｉＯＦ膜中の水素原子や炭素
原子等のコンタミネーションが低減される。したがっ
て、ホットキャリア耐性が向上するとともに、配線間容
量による信号遅延が問題となるロジックＩＣや高集積度
メモリ等の半導体装置を信頼性よく提供することが可能
となる。
【図面の簡単な説明】
【図１】本発明の実施例１ないし４のプラズマＣＶＤプ
ロセスを説明する概略断面図であり、（ａ）は層間絶縁
膜上に配線層を形成した状態、（ｂ）は低誘電率酸化シ
リコン系絶縁膜からなる層間絶縁膜を形成した状態であ
る。
ロセスを説明する概略断面図であり、（ａ）は層間絶縁
膜上に配線層を形成した状態、（ｂ）は低誘電率酸化シ
リコン系絶縁膜からなる層間絶縁膜を形成した状態であ
る。
【図２】本発明の実施例１ないし４で用いた枚葉式プラ
ズマＣＶＤ装置の一構成例を示す概略断面図である。
ズマＣＶＤ装置の一構成例を示す概略断面図である。
１…半導体基板、２…層間絶縁膜、３…配線層、４…層
間絶縁膜 １１…被処理基板、１２…基板ステージ、１３…ヒー
タ、１４…ガスシャワーヘッド、１５…ガス拡散板、１
６…ガス導入孔、１７…ガスリング、１８…ガス排出
孔、１９…ＲＦ電源、２０Ａ，２０Ｂ，２０Ｃ…超音波
振動印加手段
間絶縁膜 １１…被処理基板、１２…基板ステージ、１３…ヒー
タ、１４…ガスシャワーヘッド、１５…ガス拡散板、１
６…ガス導入孔、１７…ガスリング、１８…ガス排出
孔、１９…ＲＦ電源、２０Ａ，２０Ｂ，２０Ｃ…超音波
振動印加手段
Claims (4)
- 【請求項１】 テトライソシアネートシランと、フッ化
カルコゲン化合物とを主体とした原料ガスを用いたＣＶ
Ｄ法により、被処理基板上にフッ素を含む酸化シリコン
系絶縁膜を形成することを特徴とする低誘電率酸化シリ
コン系絶縁膜の形成方法。 - 【請求項２】 フッ化カルコゲン化合物は、ＯＦ2 、Ｓ
2 Ｆ2 、ＳＦ2 、ＳＦ4 、Ｓ2 Ｆ10、ＳｅＦ4 およびＴ
ｅＦ4 からなる群から選ばれるいずれか少なくとも一種
であることを特徴とする請求項１記載の低誘電率酸化シ
リコン系絶縁膜の形成方法。 - 【請求項３】 被処理基板に超音波を印加しつつ、フッ
素を含む酸化シリコン系絶縁膜を形成することを特徴と
する請求項１または２記載の低誘電率酸化シリコン系絶
縁膜の形成方法。 - 【請求項４】 請求項１ないし３いずれか１項記載の低
誘電率酸化シリコン系絶縁膜の形成方法により形成され
た、フッ素を含む酸化シリコン系絶縁膜を有することを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15540196A JPH104089A (ja) | 1996-06-17 | 1996-06-17 | 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15540196A JPH104089A (ja) | 1996-06-17 | 1996-06-17 | 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH104089A true JPH104089A (ja) | 1998-01-06 |
Family
ID=15605170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15540196A Pending JPH104089A (ja) | 1996-06-17 | 1996-06-17 | 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH104089A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015119045A (ja) * | 2013-12-18 | 2015-06-25 | 大陽日酸株式会社 | 窒化ケイ素含有薄膜の形成方法 |
| CN110176388A (zh) * | 2018-02-21 | 2019-08-27 | 株式会社爱发科 | 电介质元件的制造方法和电介质元件 |
-
1996
- 1996-06-17 JP JP15540196A patent/JPH104089A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015119045A (ja) * | 2013-12-18 | 2015-06-25 | 大陽日酸株式会社 | 窒化ケイ素含有薄膜の形成方法 |
| CN110176388A (zh) * | 2018-02-21 | 2019-08-27 | 株式会社爱发科 | 电介质元件的制造方法和电介质元件 |
| JP2019145682A (ja) * | 2018-02-21 | 2019-08-29 | 株式会社アルバック | 誘電体素子の製造方法、および、誘電体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3641869B2 (ja) | 半導体装置の製造方法 | |
| JP3365554B2 (ja) | 半導体装置の製造方法 | |
| US9362111B2 (en) | Hermetic CVD-cap with improved step coverage in high aspect ratio structures | |
| US6562734B2 (en) | Method of filling gaps on a semiconductor wafer | |
| JP3174438B2 (ja) | プラズマｃｖｄ方法 | |
| JPH098032A (ja) | 絶縁膜形成方法 | |
| JPH09186146A (ja) | 半導体装置およびその製造方法 | |
| JPH1154504A (ja) | 積層絶縁体膜の形成方法およびこれを用いた半導体装置 | |
| KR100430114B1 (ko) | 층간 절연막 형성 방법 및 반도체 장치 | |
| JPH10163192A (ja) | 半導体装置およびその製造方法 | |
| JPH09237783A (ja) | 半導体装置の製造方法 | |
| JP4015510B2 (ja) | 半導体集積回路の多層配線用層間絶縁膜及びその製造方法 | |
| JPH11219950A (ja) | 半導体集積回路の製造方法並びにその製造装置 | |
| JPH07316823A (ja) | プラズマｃｖｄ装置およびプラズマｃｖｄ方法 | |
| JPH09330925A (ja) | 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置 | |
| KR20010080750A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH104089A (ja) | 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置 | |
| JP3641866B2 (ja) | 半導体装置の製造方法 | |
| JP2000195865A (ja) | 半導体素子の平坦化方法 | |
| JPH08115911A (ja) | 半導体装置の製造方法 | |
| JP2666681B2 (ja) | 半導体装置の製造方法 | |
| JPH06163523A (ja) | 半導体装置の製造方法 | |
| JPH08213378A (ja) | プラズマｃｖｄ装置及び酸化膜の成膜方法 | |
| JPH09162184A (ja) | 半導体装置の製造方法 | |
| JPH09260370A (ja) | 半導体装置の製造方法 |