KR20010080750A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20010080750A
KR20010080750A KR1020017007266A KR20017007266A KR20010080750A KR 20010080750 A KR20010080750 A KR 20010080750A KR 1020017007266 A KR1020017007266 A KR 1020017007266A KR 20017007266 A KR20017007266 A KR 20017007266A KR 20010080750 A KR20010080750 A KR 20010080750A
Authority
KR
South Korea
Prior art keywords
film
gas
wiring layer
wirings
semiconductor device
Prior art date
Application number
KR1020017007266A
Other languages
English (en)
Other versions
KR100433727B1 (ko
Inventor
이시즈카슈이치
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20010080750A publication Critical patent/KR20010080750A/ko
Application granted granted Critical
Publication of KR100433727B1 publication Critical patent/KR100433727B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements

Abstract

본 발명에 따르면, 제1 층간 절연막(41) 위에 복수의 배선(35)과, 인접하는 배선(35)간에 오목부(30)가 형성된 제2 배선층(34)을 형성한다. 계속해서 배선층(34) 위에 매립 특성이 나쁜 막 형성 재료를 이용하여, 예컨대 CF막으로 이루어지는 제2 층간 절연막(43)을 막 형성한다. 여기서 매립 특성이 나쁜 막 형성 재료로서, 예컨대 C6F6가스를 이용하고, 이 가스를 플라즈마화함으로써 CF막의 막 형성을 행하면, 오목부(30)내로의 CF막의 매립을 억제하면서 배선층(34) 위에 CF막을 막 형성할 수 있고, 이에 따라 배선(35)간에, 오목부(30)를 따른 형상의 에어갭(36)을 형성할 수 있다. 이러한 반도체 장치에서는 기계적 강도의 저감을 억제하면서 배선간의 용량을 저감시킬 수 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND ITS PRODUCTION METHOD}
반도체 장치의 고집적화를 도모하기 위해 패턴의 미세화 및 회로의 다층화라는 고안이 진행되고 있고, 그 중 하나로서 배선을 다층화하는 기술이 있다. 다층 배선 구조를 취하기 위해서는, n층째 배선층과 (n+1)번째 배선층 사이를 도전층으로 접속하는 동시에 도전층 이외의 영역은 층간 절연막이라 불리는 박막(thin film)이 형성된다.
그런데, 반도체 장치의 미세화가 진행됨에 따라 회로에 펄스 신호를 전송했을 때의 신호 지연이 문제가 되고 있지만, 이 신호 지연(τ)은 배선간의 저항치(R)와 배선간의 용량(C)에 의존하고, τ=R×C에 의해 부여된다. 따라서, 신호 지연(τ)을 줄이기 위해서는 배선간의 용량(C)을 줄이면 되지만, 이 용량(C)은 층간 절연막의 비유전율에 의존하기 때문에 최근 디바이스의 동작에 대해서 더 한층의 고속화를 도모하기 위해 비유전율이 낮은 층간 절연막의 재질에 대한 검토가 행해지고 있다.
한편, 진공 상태에서는 비유전율이 1이기 때문에, 배선간에 소위 에어갭(air gap)이라 불리는 공동부를 형성하고, 배선간의 용량을 저감시키는 기술도 검토되고 있다. 예컨대, 일본 특허 공개 평성 제10-150103호 공보에 개시되어 있는 기술에서는, 예컨대 도 11의 (a)에 도시된 바와 같이, 베이스막(11) 상에, 예컨대 알루미늄(Al)으로 이루어지는 배선(12, 12)을 형성한 후, SiH4가스 및 O2가스를 이용하여 플라즈마 CVD에 의해 배선(12, 12)의 상부에 SiO2막(13)으로 이루어지는 절연막을 형성하고 있다.
그러나 상기한 방법에서는, 막 형성 도중에 있어서, SiO2막(13)은 도 11의 (b)에 도시된 바와 같이, 배선(12, 12)간의 오목부(14)의 바닥부나 측벽 부분을 매립하면서 오목부(14)의 상부 주변 코너부가 서로 돌출되도록 소위 오버행(overhang)이라 불리는 상태로 퇴적되어 나간다. 이러한 상태로 막 형성이 진행되면, 도 11의 (c)에 도시된 바와 같이 배선(12, 12)의 상방측에서 상기 상부 주변 코너가 맞도록 SiO2막이 퇴적되기 때문에, 배선(12, 12)간에 에어갭(15)이 형성되지만, 그 형상은 오목부(14)를 따른 형상이 아니라 도 11의 (d)에 도시된 바와 같이 오목부(14)보다도 작고, 배선(12, 12)의 상측으로 연장된 형태가 된다.
이와 같이 배선(12, 12)의 상측에도 에어갭(15)에 의한 공동부가 생성되면, 이 부분의 SiO2막(13)의 두께가 다른 부분에 비하여 얇아지기 때문에, 그 부분의 기계적 강도가 약해져 크랙이 생성되기 쉬워진다. 만일 크랙이 생기면, 이후의 공정에서 CMP(연마) 처리를 행했을 경우, 크랙 부분에 연마 입자(particle of abrasive)가 들어가 소자에 손상을 주거나 크랙 부분의 상부에 배선을 형성하는 경우에는 배선에도 크랙이 발생할 우려가 있다.
여기서 에어갭(15)의 크기는 배선의 상부측에 형성되는 절연막의 막 형성 조건에 의해 어느 정도 제어할 수 있고, 예컨대 막 형성시의 압력을 높이면, 배선(12, 12)간의 오목부(14)의 바닥부나 측벽부에 막을 퇴적시키지 않고 절연막을 형성할 수 있다고 하는 기술도 제안되어 있지만, 이 경우에도 에어갭(15)은 도 12에 도시된 바와 같이 배선(12, 12)의 상측으로 돌출하도록 형성된다. 한편, 이것을 피하기 위해서는 결국 도 13에 도시된 바와 같이 에어갭(15)이 작아지기 때문에 배선간에 에어갭을 형성하여 배선간의 용량을 저감시키는 기술의 실용화는 현재 곤란하였다.
발명의 개시
본 발명은 이러한 사정에서 이루어진 것으로, 그 목적은 배선간에 공동부를 설치함으로써 배선간의 용량을 저감시키는 반도체 장치에 있어서, 상기 공동부의 형상을 배선간의 오목부에 가까운 형상으로 함으로써, 기계적 강도의 저감을 억제하면서 배선간의 용량을 저감시키는 반도체 장치 및 그 제조 방법을 제공하는 것이다.
본 발명은 복수의 배선으로 이루어지고, 인접하는 배선 사이에 오목부가 형성된 배선층과, 이 배선층 위에 설치되고, 막 형성 재료에 의해 형성된 절연막을 구비하며, 상기 절연막의 막 형성 재료는 배선층의 오목부로의 매립을 억제하면서오목부내에 공동부를 형성하는 것을 특징으로 하는 반도체 장치이다.
본 발명은 인접하는 배선 사이에 오목부가 형성된 복수의 배선으로 이루어지는 배선층을 기판상에 형성하는 공정과, 이 배선층 위에 막 형성 재료에 의해 절연막을 형성하는 공정을 구비하고, 상기 절연막을 형성하는 공정은 인접하는 배선 사이의 오목부로의 막 형성 재료의 매립을 억제하면서 배선층 위에 절연막을 형성함으로써 오목부내에 공동부를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
본 발명은 배선간에 공동부(depletion section)를 설치함으로써 배선간의 용량을 저감시키는 반도체 장치 및 그 제조 방법에 관한 것이다.
도 1은 본 발명의 반도체 장치의 일례의 일부를 도시한 단면도이다.
도 2는 본 발명의 반도체 장치의 제조 방법의 일례를 도시한 공정도이다.
도 3은 본 발명의 반도체 장치의 제조에 이용되는 플라즈마 처리 장치의 일례를 도시한 종단 측면도이다.
도 4는 본 발명의 작용을 설명하기 위한 공정도이다.
도 5는 본 발명의 반도체 장치에 도포막을 이용한 경우 도포막의 막 형성 공정에 대한 일례를 도시한 공정도이다.
도 6은 본 발명의 작용을 설명하기 위한 공정도이다.
도 7은 본 발명의 반도체 장치의 다른 예의 제조 방법에 대한 일례를 도시한 공정도이다.
도 8은 본 발명에 따른 효과를 확인하기 위한 실험의 결과를 도시한 특성도이다.
도 9는 본 발명에 따른 효과를 확인하기 위한 실험의 결과를 도시한 특성도이다.
도 10은 도 9에 도시된 특성도의 설명에 이용하기 위한 반도체 장치의 일부 단면도이다.
도 11은 종래의 반도체 장치의 제조 방법의 일례를 도시한 공정도이다.
도 12는 종래의 반도체 장치에 형성된 에어갭의 일례를 도시한 단면도이다.
도 13은 종래의 반도체 장치에 형성된 에어갭의 일례를 도시한 단면도이다.
발명을 실시하기 위한 바람직한 형태
우선 본 발명의 반도체 장치의 일 실시예에 대해서 도 1에 기초하여 설명한다. 도 1은 반도체 장치의 일부를 도시한 단면도로서, 2는 실리콘(Si) 기판, 21은 예컨대 SiO2막으로 이루어지는 절연막이며, 절연막(21)에는 예컨대 텅스텐(W)이 매립된 콘택트(22)가 형성되어 있다. 절연막(21)의 상면에는 제1 배선층(31)이 설치되어 있고, 이 배선층(31)에는 예컨대 알루미늄(Al)의 배선(32)이 형성되어 있는 동시에 인접하는 배선(32)들 사이에는 에어갭이라 불리는 공동부(33)가 형성되어 있다.
이러한 제1 배선층(31)의 상면에는 매립 특성이 나쁜 막 형성 재료에 의해 형성된 예컨대 CF막으로 이루어지는 제1 층간 절연막(41)이 설치되어 있고, 이 층간 절연막(41)에는 제1 배선층(31)의 배선(32)과 후술하는 제2 배선층(34)의 배선(35) 사이를 접속하기 위한, 예컨대 W가 매립된 플러그(42)가 형성되어 있다.
제1 층간 절연막(41)의 상면에는 제2 배선층(34)이 설치되어 있고, 이 배선층(34)에도 제1 배선층과 마찬가지로, 예컨대 Al의 배선(35)이 형성되어 있는 동시에 인접하는 배선(35)들 사이에는 에어갭[36: 공동부]이 형성되어 있다. 또한 제2 배선층(34) 상면에는 제1 층간 절연막(41)과 마찬가지로 매립 특성이 나쁜 막 형성 재료에 의해 형성된, 예컨대 CF막으로 이루어지는 제2 층간 절연막(43)이 설치되어 있고, 이 층간 절연막(43)에는 그 층간 절연막(43)의 상면에 형성된 제3 배선층(37)의 배선(38)과의 사이를 접속하기 위한, 예컨대 W가 매립된 플러그 W가 형성되어 있다.
여기서 층간 절연막에 대해서 설명한다. 층간 절연막의 대표적인 것으로서 SiO2막이 있지만, SiO2막은 비유전율이 거의 4이고, 그보다도 작은 재질의 발굴에 힘을 모으고 있다. 그 중 하나로서 비유전율이 3.5인 SiOF막이 있고, 또 비유전율이 더욱 작은 것으로서 상기한 바와 같이 불소 첨가 카본막(CF막)을 이용할 수 있다.
CF막은 C와 F를 포함하는 재료로 이루어지고, 이 중 C와 F의 혼합율은 임의로 결정할 수 있다. 예컨대, C를 65%로, F를 35%로 하여 혼합시킴으로써 CF막을 형성할 수 있다.
이러한 반도체 장치의 제조 방법의 일례에 대해서 제1 층간 절연막(41)의 상면에 제2 배선층(34)과 제2 층간 절연막(43)을 형성하는 경우를 예로 들어, 도 2 내지 도 4에 기초하여 설명한다. 우선 제1 층간 절연막(41)의 상면에 제1배선층(31)을 형성하는 처리를 행한다. 이 경우, 예컨대 도 2의 (a)에 도시된 바와 같이, 제1 층간 절연막(41)의 상면에, 예컨대 300 Å 두께의 티탄(Ti)층(51)과 500 Å 두께의 티탄나트라이드(TiN)층(52)을 이 순서대로 형성한 후, TiN층(52)의 상면에, 예컨대 8000 Å 두께의 Al층(3)을 형성한다. 또 도면에서는 편의상 Ti층(51)과 TiN층(52)은 통합하여 TiN층/Ti층(5A)으로서 기재하고 있다.
이후, Al층(3)의 상면에, 예컨대 300 Å 두께의 Ti층(53)과 500 Å 두께의 TiN층(54)을 이 순서대로 형성한다. 또 도면에서는 편의상 Ti층(53)과 TiN층(54)은 통합하여 TiN층/Ti층(5B)으로서 기재하고 있다. 여기서 제1 층간 절연막(41)과 Al층(3) 사이에 형성되는 Ti층(51)은 CF막으로 이루어지는 층간 절연막(41)과 Al층(3) 사이의 박리를 억제하기 위한 밀착층으로서 작용하는 것이고, TiN층(52)은 Al층(3)으로부터 층간 절연막(41)으로의 Al의 확산이나 층간 절연막(41)으로부터 Al층(3)으로의 불소(F)의 확산을 방지하기 위한 베리어막(barrier film)으로서 작용하는 것이다.
또한 Al층(3)의 상면에 형성되는 TiN층(54)은 레지스트를 노광할 때에 Al의 반사율을 낮게 억제하기 위한 반사막이나 Al 배선의 수명을 연장시키기 위한 베리어막으로서 작용하는 것이고, Ti층(53)은 Al층(3)과의 사이에서 합금을 형성하고, Al층(3)과 TiN층(54) 사이의 밀착성을 높이기 위해 형성되어 있다.
이들 Al층(3)이나 Ti층(51, 53), TiN층(52, 54)은 도시하지 않은 스퍼터 장치에 의해 형성되고, 예컨대 Al층(3)은 Al-Si로 이루어지는 타겟을 아르곤(Ar) 가스로 스퍼터링함으로써 형성된다. 또한 Ti층(51, 53)과 TiN층(52, 54)은, 예컨대Ti를 타겟으로 하는 동일한 스퍼터링 장치에 의해, Ti층(51, 53)의 경우에는 Ar 가스, TiN층(52, 54)의 경우에는 Ar 가스와 질소(N2) 가스로 스퍼터링함으로써 각각 형성된다.
계속해서 도 2의 (b) 내지 도 2의 (c)에 도시된 바와 같이, TiN층(54)의 상면에 레지스트(55)를 도포하여 소정의 패턴 형상을 노광하고, 현상한 후, 도시하지 않은 에칭 장치에 의해, 염소(Cl)계 가스를 이용하여 Al층의 에칭을 행하며, Al 배선(35)과, 인접하는 Al 배선(35) 사이에 오목부(30)를 구비한 제2 배선층(34)을 형성한다.
계속해서 도 2의 (d)에 도시된 바와 같이, 제2 배선층(34)의 상면에 제2 층간 절연막(43)을 형성하는 처리를 행한다. 본 발명의 방법은 배선을 구비한 배선층의 상면에 매립 특성이 나쁜 막 형성 재료에 의해 형성된 층간 절연막을 막 형성하는 것에 특징이 있고, 이 예에서는 매립 특성이 나쁜 막 형성 재료로서 헥사플루오로벤젠(C6F6) 가스를 이용하여 CF막을 형성하는 경우를 예로서 설명한다.
이 CF막은, 예컨대 ECR(전자 사이클로트론 공명)을 이용한 플라즈마 처리 장치에 있어서 막 형성 가스를 플라즈마화함으로써 형성되지만, 여기서 상기 플라즈마 처리 장치에 대해서 도 3에 의해 간단히 설명한다. 이 장치에서는 제1 진공실(61)과 제2 진공실(62)로 이루어지는 진공 용기(6)의 내부에는 고주파 전원부(63)로부터 도파관(64) 및 투과창(65)을 통해, 예컨대 2.45 GHz의 고주파(마이크로파)가 공급되는 동시에 제1 진공실(61)의 주위와 제2 진공실(62)의 하부측에 각각 설치된 주(主) 전자 코일(66)과 보조(補助) 전자 코일(67)에 의해 제1 진공실(61)로부터 제2 진공실(62)로 향하고, ECR 포인트(P) 부근에서 자장의 세기가 875 G가 되는 자장이 형성된다. 이렇게 해서 자장과 마이크로파의 상호 작용에 의해 상기 ECR 포인트(P)에서 전자 사이클로트론 공명이 발생된다.
이 장치에 의해 CF막을 형성할 때에는 우선 제1 진공실(61)에 플라즈마 가스 공급관(73)을 통해 플라즈마 가스, 예컨대 Ar 가스를 도입하고, 계속해서 제2 진공실(62)에 설치되며, 상면이 정전 척으로 구성된 적재대(71)에 기판을 이루는 반도체 웨이퍼(W)를 얹어 놓고, 웨이퍼(W)를 정전기적으로 고정한다. 그리고 고주파 전원부(63)에 의해 마이크로파를 도입하는 동시에 주 전자 코일(66)과 보조 전자 코일(67)에 의해 자장을 형성한 후, 진공 용기(6)내를 배기관(68)을 통해 배기하면서 제2 진공실(62)에 막 형성 가스 공급부(74)를 통해 막 형성 가스인 C6F6가스를 도입한다. 이렇게 해서 C6F6가스를 상기 전자 사이클로트론 공명에 의해 플라즈마화함으로써 CF막을 형성한다.
이때의 막 형성 조건은 Ar 가스와 C6F6가스의 유량이 각각 90 sccm, 40 sccm, 마이크로파 전력이 1.0 kW, 기판 온도가 360℃이며, 바이어스 전력을 인가하지 않고서 처리가 행해진다. 또 적재대(71)에 웨이퍼(W)를 정전기적으로 고정하는 공정과, 마이크로파를 도입하고, 또한 자장을 형성하는 공정은 동시에 행하도록 하여도 좋지만, 플라즈마에 의한 웨이퍼(W)의 온도 상승을 억제하기 위해서는 플라즈마 인가전에 적재대(71)에 웨이퍼(W)를 정전기적으로 고정하는 것이 바람직하다.
이와 같이 C6F6가스를 이용하여 CF막을 막 형성하면, C6F6가스는 벤젠 고리를 갖는 화합물(방향족 화합물)의 가스로서 분자가 크고, 또한 결합이 강하기 때문에, 막 형성시에는 큰 분자 구조를 유지한 상태로 퇴적되어 간다고 추론할 수 있다. 이 때문에 CF막은 도 4의 (a)에 도시된 바와 같이 Al 배선(35)의 상면에 퇴적되고, 서서히 가로로 넓어지는 상태로 성장하여 인접하는 Al 배선(35)의 상면에 퇴적된 CF막과 연결되어 나가고[도 4의 (b) 참조], 결국 Al 배선(35) 사이의 오목부(30)의 개구를 막아서, 그 오목부(30)의 내부에는 거의 CF막이 매립되지 않는 상태가 된다.
이 때, 고주파 전원부(72)를 인가하지 않고, 즉 바이어스 전력을 인가하지 않음에 따라 막 형성시에 플라즈마 이온이 웨이퍼(W)내로 끌어당기는 것을 억제하며, 또한 CF막의 매립 특성을 나쁘게 할 수 있다. 이렇게 해서 오목부(30)로의 매립을 억제하면서 TiN층(54)의 상면에, 예컨대 8000 Å 두께의 CF막(43)이 막 형성되고, 이에 따라 Al 배선(35, 35) 사이에는 에어갭(36)이 형성된다[도 2의 (d) 및 도 4의 (c) 참조]. 이 후 제2 층간 절연막(43)에 대하여 소정의 패턴으로 에칭을 행하고, 홈부에 W막을 매립하여 플러그(44)를 형성한다.
본 발명에 따른 방법은 C6F6가스 등의 매립 특성이 나쁜 막 형성 재료에 착안하여 이루어진 것으로, 미리 인접하는 Al 배선(35) 사이에 오목부(30)가 설치된 배선층(34)을 형성하고, 계속해서 C6F6가스를 막 형성 가스로서 이용하여 배선층(34)의 상면에 층간 절연막으로서 CF막의 막 형성을 행하고 있기 때문에, 상기한 바와 같이 오목부(30)내를 거의 매립하지 않고 CF막을 막 형성할 수 있다. 이 때문에 인접하는 Al 배선(35, 35)들 사이에 에어갭(36)을 쉽게 형성할 수 있고, 또한 에어갭(36)의 형상을 오목부(30)의 형상을 따른 형상으로 형성할 수 있다.
즉, CF막의 막 형성 조건을 선택함으로써, CF막을 오목부(30)의 바닥부나 측벽에는 거의 퇴적시키지 않고서, 또한 배선의 상면을 따른 상태로 오목부(30) 위를 막도록 막 형성할 수 있고, 이렇게 해서 배선간에 형성되는 에어갭의 형상을 거의 오목부(30)를 따른 형상으로 할 수 있다.
이와 같이 본 발명에 따른 방법에 의해 제조된 반도체 장치는 인접하는 Al 배선들 사이가 공동부로 되어 있고, 이 부분은 진공 상태, 즉 막 형성시에 있어서의 프로세스 조건에 가까우며, 비유전율이 1 근방의 크기이기 때문에 배선간의 용량이 낮고, 반도체 장치의 미세화에 적합하다. 또한 배선간에 형성되는 에어갭의 형상은 거의 오목부(30)를 따른 형상이며, 배선의 상측에까지 에어갭이 연장되지 않기 때문에, 이 부분의 기계적 강도가 약해질 우려가 없고, 그 부분에 크랙이 생겨 소자에 손상을 줄 우려도 없다.
또한, 상기한 실시예에 있어서는, 에어갭(36)의 형상을 거의 오목부(30)를 따른 형상으로 하기 때문에, CF막의 막 형성 조건을, 예컨대 바이어스 전력을 인가하지 않고서 행하고 있었지만, 통상의 바이어스 전력보다 낮은 전력을 인가함으로써도 달성할 수 있는 것은 물론이다.
상기에 있어서, 제1 및 제2 층간 절연막으로 되는 CF막의 막 형성 가스로서이용되는 매립 특성이 나쁜 가스로는 상기한 C6F6가스 이외에 C6F5H(펜타플루오로벤젠) 가스나 C6H5CF3(퍼클로로톨루엔) 가스, C4F8가스, C5F8가스 및 C6F10가스 등의 탄소(C)와 불소(F)의 화합물 가스를 이용할 수 있고, 특히 C6F6가스나 C6F5H 가스, C6H5CF3가스 등의 벤젠 고리를 갖는 C와 F의 화합물 가스를 이용하는 것이 바람직하다.
또한 본 발명에서는, 에어갭이 형성되는 배선층의 상부측에 형성되는 절연막은 CF막에 한정되지 않고, 배선간의 오목부를 매립하지 않는 매립 특성이 나쁜 막 형성 재료에 의해 형성된 절연막이라면 어떠한 절연막도 이용할 수 있다. 이러한 절연막으로는, 예컨대 SiLK막(Daw Chemical사의 등록 상표)이나 HSQ(Hydrogen Silsesquioxane)막, MSQ(Methyl Silsesquioxane)막이나 그 밖의 유동성이 낮은 저유전율의 도포막을 이용할 수 있다.
여기서 상기한 실시예의 제1 및 제2 층간 절연막으로서 도포막을 이용한 경우의 막 형성에 대해서 SiLK막을 예로서 도면에 따라 설명하면, 우선 예컨대 도 5의 (a)에 도시된 바와 같이, 웨이퍼(W)를 수평 방향으로 회전 가능한 유지 부재(81)에 유지시킨 상태로 그 웨이퍼(W)의 표면에 SiLK막의 막 형성 재료와 그 막 형성 재료의 용제(solvent)를 포함하는 도포 재료(82)를 공급하고, 계속해서 도 8의 (b)에 도시된 바와 같이 웨이퍼(W)를 수평 방향으로 회전시킴으로써 회전의 원심력으로 상기 도포 재료(82)를 웨이퍼(W) 표면 전체에 확산시킨다.
계속해서 웨이퍼(W)를 처리 용기(83)의 내부에 가열판(83a)을 구비한베이크(bake) 장치로 반송하여 상기 가열판(83a) 위에 얹어 놓고, 예컨대 140℃의 온도에서 소정 시간 열처리를 행하며, 이 처리에 의해 용제를 증발시켜 제거한다. 이 후 웨이퍼(W)를 처리 용기(84)의 내부에 가열판(84a)을 구비한 가열 장치에 반송하여 상기 가열판(84a) 위에 얹어 놓고, 예컨대 400℃의 온도에서 소정 시간 경화 처리를 행하며, 이 처리에 의해 중합 반응을 일으켜 도포 재료(82)를 고화시키고, 이렇게 해서 SiLK막(8)에 대한 막 형성이 행해진다. 이 때 경화 처리는 열처리로에서 행하도록 하여도 좋다.
이와 같이 SiLK막(8)은 도포 재료(82)를 웨이퍼(W)상에 도포함으로써 형성되지만, 용제의 표면 장력을 높이거나 웨이퍼(W)를 고속으로 회전시키는 등의 도포 조건을 선택함으로써, 예컨대 도 6의 (a)에 도시된 바와 같이, 도포 재료(82)를 배선(35, 35)간의 오목부(30)의 개구를 막도록 확산시키고, 상기 오목부(30)에 도포 재료를 거의 매립시키지 않는 상태로 SiLK막(8)을 도포할 수 있다[도 6의 (b) 참조]. 따라서 도포막을 제2 층간 절연막으로서 이용하는 경우에도, 배선(35, 35)간에 오목부(30)의 형상을 따른 형상의 에어갭(36)을 쉽게 형성할 수 있다.
여기서 도포 재료(82)의 최적한 점성은 15cSt[센티 스톡스(25℃)]이고, 웨이퍼 W의 회전수는 3000 rpm으로 되어 있다.
또한 본 발명에서는, 도 7의 (a) 및 도 7의 (b)에 도시된 바와 같이 배선층과 그 배선층의 상면에 형성되는 층간 절연막 사이에 밀착층을 형성하도록 하여도 좋다. 도 7의 (a) 및 도 7의 (b)에는 제2 배선층(34)의 상면에 제2 층간 절연막(43)으로서 CF막을 형성하는 경우에 대해서 나타내고 있지만, 우선 도 7의(a)에 도시된 바와 같이, Al의 배선(35)을 구비한 제2 배선층(34)의 상면에, 예컨대 300 Å 두께의 SiN막, SiO2막 및 SiC막으로 이루어지는 밀착층(9)을 형성한다. 또 도 7의 (a) 중 5A 및 5B는 상기한 실시예와 마찬가지로 형성된 TiN층/Ti층(5A, 5B)이다.
이 밀착층(9)은, 예컨대 도 3에 도시된 플라즈마 처리 장치에 의해 막 형성 가스를 플라즈마화함으로써 형성되지만, SiN막의 경우의 프로세스 조건의 일례를 나타내면, 플라즈마 가스 예컨대 Ar 가스의 유량이 200 sccm이고, 막 형성 가스 예컨대 SiH4가스 및 N2가스의 유량이 각각 60 sccm 및 100 sccm이며, 마이크로파 전력이 2.3 kW이고, 바이어스 전력이 0 kW이다. 또한 SiO2막인 경우의 프로세스 조건에 대한 일례를 나타내면, 플라즈마 가스 예컨대 Ar 가스의 유량이 200 sccm이고, 막 형성 가스 예컨대 SiH4가스 및 O2가스의 유량이 각각 80 sccm 및 110 sccm이며, 마이크로파 전력이 2.5 kW이고, 바이어스 전력이 0.5 kW이다. 또한 SiC막인 경우의 프로세스 조건에 대한 일례를 나타내면, 플라즈마 가스 예컨대 Ar 가스의 유량이 200 sccm이고, 막 형성 가스 예컨대 SiH4및 C2H4가스의 유량이 각각 10 sccm 및 15 sccm이며, 마이크로파 전력이 2.4 kW이고, 바이어스 전력이 0 kW이다.
계속해서 도 7의 (b)에 도시된 바와 같이, 밀착층(9)이 형성된 제2 배선층(34) 위에 상기한 실시예와 마찬가지의 방법으로 매립 특성이 나쁜 막 형성 재료를 이용하여 제2 층간 절연막(43)인 CF막을 형성한다. 이와 같이 밀착층(9)을형성하면, Al 배선(35)과 CF막 사이에서의 박리가 억제되는 동시에 CF막으로부터 Al로의 F의 확산도 억제된다. 또 이러한 효과를 얻기 위해서는 적어도 CF막이 형성되는 배선(Al) 상부 표면 부분에 밀착층(9)이 형성되어 있으면 좋다.
계속해서 본 발명의 발명자가 본 발명에 따른 효과를 확인하기 위해서 행한 실험에 대해서 설명한다. 우선 에어갭의 유무에 따른 배선간의 유전율 특성으로의 영향을 확인하기 위해서 높이가 8000 Å이고, 폭이 6000 Å의 Al 배선을 4000 Å의 배선 간격으로 형성한 배선층 위에 8000 Å의 층간 절연막을 형성하고, 이 경우의 배선간의 유전율(ε)을 측정하였다. 이 때의 막 형성 조건은 다음 실시예 및 비교예에 나타낸 바와 같다.
[실시예 1]
막 형성 가스로서 C6F6가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 90 sccm로, C6F6가스를 40 sccm의 유량으로 각각 도입하고, 마이크로파 전력을 1.0 kW로, 바이어스 전력을 0 kW로 하여 C6F6가스를 플라즈마화하며, 배선간에 에어갭을 형성하도록 배선층의 상면에 두께 8000 Å의 CF막을 형성하였다. 이 때 Al 배선과 CF막 사이에는 300 Å 두께의 SiC막으로 이루어지는 밀착층을 상기한 플라즈마 처리 장치에 의해 상기한 프로세스 조건에 의해 형성하였다.
[실시예 2]
막 형성 가스로서 C6F5CF3가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 90 sccm로, C6F5CF3가스를 40 sccm의 유량으로 각각 도입하고, 마이크로파 전력을 1.0 kW로, 바이어스 전력을 0 kW로 하여 C6F5CF3가스를 플라즈마화하며, 배선간에 에어갭을 형성하도록 배선층의 상면에 두께 8000 Å의 CF막을 형성하였다. 이 경우에 있어서도 Al 배선과 CF막 사이에는 상기한 프로세스에 의해 300 Å 두께의 SiC막으로 이루어지는 밀착층을 형성하였다.
[실시예 3]
막 형성 가스로서 C6F5H 가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 90 sccm로, C6F5H 가스를 40 sccm의 유량으로 각각 도입하고, 마이크로파 전력을 1.0 kW로, 바이어스 전력을 0 kW로 하여 C6F5H 가스를 플라즈마화하며, 배선간에 에어갭을 형성하도록 배선층의 상면에 두께 8000 Å의 CF막을 형성하였다. 이 경우에 있어서도 Al 배선과 CF막 사이에는 상기한 프로세스에 의해 300 Å 두께의 SiC막으로 이루어지는 밀착층을 형성하였다.
[비교예 1]
막 형성 가스로서 SiH4가스 및 O2가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 200 sccm, SiH4가스 및 O2가스를 각각 80 sccm 및 110 sccm의 유량으로 각각 도입하고, 마이크로파 전력을 2.3 kW로, 바이어스 전력을 2.0 kW로 하여 막 형성 가스를 플라즈마화하며, 배선간의 오목부를 에어갭을 형성하지 않도록 매립하면서 배선층의 상면에 두께 8000 Å의 SiO2막을 형성하였다.
[비교예 2]
막 형성 가스로서 C6F6가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 150 sccm로, 막 형성 가스 예컨대 C6F6가스 및 CF4가스를 각각 40 scc 및 20 sccm의 유량으로 도입하고, 마이크로파 전력을 1.0 kW로, 바이어스 전력을 2.5 kW로 하여 막 형성 가스를 플라즈마화하며, 배선간의 오목부를 에어갭을 형성하지 않도록 매립하면서 배선층의 상면에 두께 8000 Å의 CF막을 형성하였다.
[비교예 3]
막 형성 가스로서 C6F5CF3가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 150 sccm로, 막 형성 가스 예컨대 C6F5CF3가스 및 CF4가스를 각각 40 scc 및 20 sccm의 유량으로 도입하고, 마이크로파 전력을 1.0 kW로, 바이어스 전력을 2.5 kW로 하여 막 형성 가스를 플라즈마화하며, 배선간의 오목부를 에어갭을 형성하지 않도록 매립하면서 배선층의 상면에 두께 8000 Å의 CF막을 형성하였다.
[비교예 4]
막 형성 가스로서 C6F5H 가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 150 sccm로, 막 형성 가스 예컨대 C6F5H 가스 및CF4가스를 각각 40 scc 및 20 sccm의 유량으로 도입하고, 마이크로파 전력을 1.0 kW로, 바이어스 전력을 2.5 kW로 하여 막 형성 가스를 플라즈마화하며, 배선간의 오목부를 에어갭을 형성하지 않도록 매립하면서 배선층의 상면에 두께 8000 Å의 CF막을 형성하였다.
이 결과를 도 8에 도시하지만, 선간 유전율은 배선간에 SiO2막을 매립한 경우의 배선간의 유전율을 εSiO2, 각각의 경우 배선간의 유전율을 ε로 했을 때의 상대적인 선간 유전율 특성 ε/εSiO2로서 나타내고 있다. 이 결과로부터, 실시예 1 내지 실시예 3 및 비교예 2 내지 비교예 4와 같이 층간 절연막으로서 CF막을 이용한 경우에는, 비교예 1과 같이 층간 절연막으로서 SiO2막을 이용한 경우에 비해 상기 선간 유전율 특성 ε/εSiO2이 낮고, 또한 실시예 1 내지 실시예 3과 같이 배선간에 에어갭을 형성한 경우에 대해서는 배선간을 층간 절연막으로 충전한 경우에 비해 상기 선간 유전율 특성 ε/εSiO2가 상당히 낮게 되는 것이 인정되었다.
이 때 실시예 1 내지 실시예 3과 비교예 2 내지 비교예 4에서는, 동일한 막 형성 가스를 이용한 경우라도 막 형성 조건을 바꿈으로써 배선간의 오목부로의 CF막의 퇴적량을 변화시켜 에어갭을 형성하거나 형성하지 않거나 하는 제어가 가능한 것이 확인되었다.
또한 층간 절연막으로서 SiLK막, HSQ막 및 MSQ막을 이용한 경우에도 마찬가지로 실험을 행한 결과, 에어갭을 형성하는 경우에는 상기 선간 유전율 특성ε/εSiO2는 모두 0.3 정도이고, 배선간을 층간 절연막으로 충전하는 경우에는 상기 선간 유전율 특성 ε/εSiO2는 모두 0.75 정도이며, 에어갭을 형성함으로써 상기 선간 유전율 특성 ε/εSiO2이 낮아지는 것이 인정되었다.
계속해서 층간 절연막의 종류나 막 형성 조건의 변화의 에어갭 형상으로의 영향을 확인하기 위해서 높이가 8000 Å이고, 폭이 6000 Å의 Al의 배선을 4000 Å의 배선 간격으로 형성한 배선층 위에 6000 Å의 층간 절연막을 종류나 막 형성 조건을 바꿔 형성하고, 이 때에 배선간에 형성되는 에어갭의 형상을 관찰하였다. 이 때의 막 형성 조건은 다음 실시예 및 비교예에 나타낸 바와 같다.
[실시예 4]
막 형성 가스로서 C6F6가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 90 sccm로, C6F6가스를 40 sccm의 유량으로 각각 도입하고, 마이크로파 전력을 2.0 kW로, 바이어스 전력을 0 kW로 하여 C6F6가스를 플라즈마화하며, 배선층의 상면에 두께 6000 Å의 CF막을 형성하였다.
[실시예 5]
막 형성 가스로서 C6F6가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 90 sccm로, C6F6가스를 40 sccm의 유량으로 각각 도입하고, 마이크로파 전력을 2.0 kW로, 바이어스 전력을 1.0 kW로 하여 C6F6가스를 플라즈마화하며, 배선층의 상면에 두께 6000 Å의 CF막을 형성하였다.
[실시예 6]
막 형성 가스로서 C6F5CF3가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 90 sccm로, C6F5CF3가스를 40 sccm의 유량으로 각각 도입하고, 마이크로파 전력을 2.0 kW로, 바이어스 전력을 0 kW로 하여 C6F5CF3가스를 플라즈마화하며, 배선층의 상면에 두께 6000 Å의 CF막을 형성하였다.
[실시예 7]
막 형성 가스로서 C6F5H 가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 90 sccm로, C6F5H 가스를 40 sccm의 유량으로 각각 도입하고, 마이크로파 전력을 2.0 kW로, 바이어스 전력을 0 kW로 하여 C6F5H 가스를 플라즈마화하며, 배선층의 상면에 두께 6000 Å의 CF막을 형성하였다.
[비교예 5]
막 형성 가스로서 SiH4가스 및 O2가스를 이용하며, 상기한 플라즈마 처리 장치에 의해 플라즈마 가스, 예컨대 Ar 가스를 100 sccm로, SiH4가스 및 O2가스를 각각 80 sccm 및 120 sccm의 유량으로 각각 도입하고, 마이크로파 전력을 2.0 kW로, 바이어스 전력을 0 kW로 하여 막 형성 가스를 플라즈마화하며, 배선층의 상면에 두께 6000 Å의 SiO2막을 형성하였다.
이와 같이 하여 얻어진 각각의 반도체 장치에 대해서, 배선간에 형성된 에어갭의 형상을 SEM(Scanning Electron Microscope)에 의해 관찰한 결과, 도 9에 도시된 바와 같은 형상이 확인되었다. 또한 도 9에는 각각의 에어갭에 대해서, Ha/Hb와, Wa/Wb를 계산한 결과도 아울러 기재한다.
여기서 도 10에 도시된 바와 같이, Ha는 배선(91)의 상면에서부터 에어갭(92)의 최상부까지의 거리이고, Hb는 배선(91)의 높이이며, 또한 Wa는 배선(91)의 외측면과 에어갭(92)의 측면 사이의 최소 거리이고, Wb는 배선(91)간의 거리로서, Ha/Hb가 작을 수록 에어갭(92)이 배선(91)의 상부로 연장된 정도가 작은 것을 나타내고, Wa/Wb가 작을 수록 배선(91)의 측면으로의 층간 절연막의 체적이 적은 것을 나타내고 있으며, 즉 Ha/Hb와 Wa/Wb가 작을 수록 에어갭(92)의 형상이 배선(91)간에 형성된 오목부의 형상에 가까운 것을 의미하고 있다.
도 9에 도시된 결과에 따라 층간 절연막으로서 CF막을 이용한 경우에는, SiO2막을 이용한 경우에 비해 Ha/Hb 및 Wa/Wb의 값이 작은 것이 인정되고, CF막을 이용함으로써, 배선(91)간의 오목부의 바닥부나 측벽으로의 층간 절연막의 퇴적이 억제되어지는 동시에 배선(91)의 상측으로의 에어갭(92)의 연장도 억제되고, 그 오목부의 형상을 따른 형상의 에어갭을 형성할 수 있는 것이 확인되었다.
또한 실시예 4와 실시예 5의 결과에 따라 동일한 막 형성 가스를 이용한 경우에도 프로세스 조건을 변화시킴으로써 형성되는 에어갭의 형상이 변화되고, 막 형성시에 바이어스 전력을 인가하지 않음에 따라 배선(91)간의 오목부로의 매립양이 적어지며, 오목부의 형상을 따른 형상의 에어갭(92)을 형성할 수 있는 것이 확인되었다.
또한 마찬가지의 실험을 SiLK막, HSQ막 및 MSQ막으로 행한 결과, 상기 Ha/Hb 및 Wa/Wb의 값은 각각 5 및 2.2 정도로, 층간 절연막으로서 SiO2막을 이용한 경우에 비해 작고, 이들 도포막을 이용함으로써 배선간의 오목부의 형상을 따른 형상의 에어갭을 형성할 수 있는 것이 확인되었다.
이상에 있어서 본 발명의 반도체 장치에서는, 배선층의 배선이나 플러그는 구리에 의해 형성하도록 하여도 좋다. 또한 Ti층 및 TiN층은 제1 층간 절연막과 배선층 사이나 배선층과 제2 층간 절연막 사이에 적절하게 설치되는 것으로서, 필요가 없는 경우에는 이들을 설치하지 않는 구성으로 하여도 좋다.
또한 절연막으로서 설치되는 CF막은 ECR에 의해 플라즈마를 생성하는 것에 한정되지 않고, 예컨대 ICP(Inductive Coupled Plasma) 등이라 불리고 있는 돔형(dome-shaped)의 용기에 감긴 코일로부터 전계 및 자계를 처리 가스에 부여하는 방법 등에 의해 플라즈마를 생성하는 장치를 이용하여도 형성할 수 있다.
또한 헬리콘 플라즈마(helicon plasma) 등이라 불리고 있는, 예컨대 13.56 MHz의 고주파와 자기 코일에 의해 인가된 자장과의 상호 작용에 의해 헬리콘 플라즈마를 생성하는 장치나 마그네트론 플라즈마 등이라 불리고 있는 2장의 평행한 캐소드에 거의 평행을 이루도록 자계를 인가함으로써 플라즈마를 생성하는 장치, 즉 평행 평판 등이라 불리고 있는 서로 대향하는 전극간에 고주파 전력을 인가하여 플라즈마를 생성하는 장치를 이용하여도 형성할 수 있다.
이상과 같이 본 발명에 따르면, 배선간에 공동부를 설치함으로써 배선간의 용량을 저감시키는 반도체 장치에 있어서, 상기 공동부의 형상을 배선간의 오목부를 따른 형상으로 할 수 있고, 반도체 장치의 기계적 강도의 저감을 억제하면서 배선간의 용량을 저감시킬 수 있다. 또한 배선간에 배선간의 오목부를 따른 형상의 공동부가 형성된 반도체 장치를 용이한 수법으로 제조할 수 있다.
또한, 실시예 4와 실시예 5의 결과에 따라서, 동일한 막 형성 가스를 이용한 경우에서도 프로세스 조건을 변화시킴으로써 형성되는 에어갭의 형상이 변화하고, 막 형성할 때에 바이어스 전력을 인가하지 않음으로써, 배선(91) 사이의 오목부로의 매립량이 작아지고, 오목부의 형상에 따른 형상 에어갭(92)을 형성할 수 있는 것이 확인되었다.
또, 마찬가지의 실험을 SiLK막, HSQ막 및 MSQ막에 의해 실행하면, 상기 Ha/Hb 및 Wa/Wb값은 각각 5 및 2.2 정도이고, 층간 절연막으로서 SiO2막을 이용한 경우에 비해 작으며, 이들 도포막을 이용함으로써 배선간 오목부의 형상에 따른 형상의 에어갭을 형성할 수 있는 것이 확인되었다.
이상에 있어서, 본 발명의 반도체 장치에서는 배선층의 배선이나 플래그는 구리에 의해 형성되도록 하여도 좋다. 또 Ti층 및 TiN막층은 제1 층간 절연막과 재선층 사이나, 배선층과 제2 층간 절연막 사이에 적절히 설치되는 것으로, 필요없는 경우에는 그들을 설치하지 않는 구성으로 하여도 좋다.
또 절연층으로 설치되는 CF막은 ECR에 의해 플라즈마를 생성하는 것에 한정되지 않고, 예컨대 ICP(Inductive Coupled Plasma) 등으로 불리우고 있는 돔형의 용기에 감긴 코일로부터 전계 및 자계를 처리 가스에 부여하는 방법 등에 의해 플라즈마를 생성하는 장치를 이용하여도 형성할 수 있다.
또한 헬리콘파 플라즈마 등으로 불리우고 있는, 예컨대 13.5 MHz의 고주파과 자기 코일에 의해 인가되는 자장과의 상호 작용에 의해 헬리콘 플라즈마를 생성하는 장치나, 마그네트론 플라즈마 등으로 불리우고 있는 2장의 평행한 캐소등 ㅔ거의 평행을 이루도록 자계를 인가함으로써 플라즈마를 생성하는 장치, 평행 평판 등으로 불리우고 있는 서로 대향하는 전극 사이에 고주파 전력을 인가하여 플라즈마를 생성하는 장치를 이용하여도 형성할 수 있다.
이상과 같이 본 발명에 따르면, 배선간에 공동부를 설치함으로써 배선간의 용량을 저감시키는 반도체 장치에 있어서, 상기 공동부의 형상을 배선간의 오목부에 따른 형상으로 할 수 있어, 반도체 장치의 기계적 강도의 저감을 억제하면서 배선간의 용량을 저감시킬 수 있다. 또 배선간의 오목부에 따른 형상의 공동부가 배선간에 형성된 반도체 장치를 용이한 방법으로 제조할 수 있다.

Claims (13)

  1. 복수의 배선으로 이루어지고, 인접하는 배선간에 오목부가 형성된 배선층과;
    상기 배선층 위에 설치되고, 막 형성 재료에 의해 형성된 절연막을 구비하며,
    상기 절연막의 막 형성 재료는 배선층의 오목부로의 매립을 억제하면서 오목부내에 공동부를 형성하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 절연막의 막 형성 재료는 불소 첨가 카본막인 것인 반도체 장치.
  3. 제1항에 있어서, 상기 절연막의 막 형성 재료는 도포막인 것인 반도체 장치.
  4. 제1항에 있어서, 배선의 상면으로부터 공동부의 최상부까지의 거리를 Ha로, 배선의 높이를 Hb로 한 경우, 0≤Ha/Hb×100≤6인 반도체 장치.
  5. 제1항 또는 제4항에 있어서, 배선의 외측면과 공동부 사이의 최소 거리를 Wa로, 오목부의 폭을 Wb로 한 경우, 0≤Wa/Wb×100≤5인 반도체 장치.
  6. 제1항에 있어서, TiN층/Ti층을 배선층과 절연층 사이에 개재시킨 반도체 장치.
  7. 제6항에 있어서, SiN막, SiO2막 또는 SiC막으로 이루어진 밀착층을 TiN층/Ti층과 배선층 사이에 개재시킨 반도체 장치.
  8. 인접하는 배선 사이에 형성된 오목부가 형성된 복수의 배선으로 이루어지는 배선층을 기판상에 형성하는 공정과;
    상기 배선층 위에 막 형성 재료에 의해 절연막을 형성하는 공정을 구비하고,
    상기 절연막을 형성하는 공정은 인접하는 배선의 오목부로의 막 형성 재료의 매립을 억제하면서 배선층 위에 절연막을 형성함으로써, 오목부내에 공동부를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 배선층 위에 절연막을 형성할 때, 막 형성 재료로서 탄소와 불소의 화합물이고 매립 특성이 나쁜 불소 첨가 카본막을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 배선층 위에 절연막을 형성할 때, 막 형성 재료로서 벤젠 고리를 갖는 화합물에 의해 형성되고, 탄소와 불소의 화합물이고 매립 특성이 나쁜 불소 첨가 카본막을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 불소 첨가 카본막은 헥사플루오로벤젠에 의해 형성되는 것인 반도체 장치의 제조 방법.
  12. 제8항에 있어서, 배선층 위에 절연막을 형성할 때, 막 형성 재료로서 도포막을 이용하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서, 배선층 위에 절연막을 형성할 때, 도포막으로서 SiLK막을 이용하는 반도체 장치의 제조 방법.
KR10-2001-7007266A 1999-01-12 2000-01-11 반도체 장치 및 그 제조 방법 KR100433727B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11005468A JP2000208622A (ja) 1999-01-12 1999-01-12 半導体装置及びその製造方法
JP1999-005468 1999-01-12
PCT/JP2000/000079 WO2000042652A1 (fr) 1999-01-12 2000-01-11 Dispositif a semiconducteur et procede de fabrication

Publications (2)

Publication Number Publication Date
KR20010080750A true KR20010080750A (ko) 2001-08-22
KR100433727B1 KR100433727B1 (ko) 2004-06-04

Family

ID=11612083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7007266A KR100433727B1 (ko) 1999-01-12 2000-01-11 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
EP (1) EP1152463A1 (ko)
JP (1) JP2000208622A (ko)
KR (1) KR100433727B1 (ko)
TW (1) TW457558B (ko)
WO (1) WO2000042652A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150516A (ja) * 1998-09-02 2000-05-30 Tokyo Electron Ltd 半導体装置の製造方法
JP2002064137A (ja) * 2000-08-15 2002-02-28 Tokyo Electron Ltd 半導体装置およびその製造方法
JP4752108B2 (ja) 2000-12-08 2011-08-17 ソニー株式会社 半導体装置およびその製造方法
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
DE10228344B4 (de) * 2002-06-25 2007-02-08 Infineon Technologies Ag Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
JP4209253B2 (ja) 2003-05-22 2009-01-14 忠弘 大見 フッ素添加カーボン膜の形成方法
JP5194393B2 (ja) * 2006-06-23 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法
JP4827639B2 (ja) * 2006-07-12 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5342811B2 (ja) 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
JP5882583B2 (ja) * 2010-02-04 2016-03-09 東京応化工業株式会社 エアギャップ形成用シリカ系被膜形成材料及びエアギャップ形成方法
JP2013026347A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148556A (ja) * 1994-11-16 1996-06-07 Sony Corp 半導体装置およびその製造方法
JPH0955431A (ja) * 1995-08-15 1997-02-25 Nippon Steel Corp 半導体装置の製造方法
JP2763023B2 (ja) * 1995-12-18 1998-06-11 日本電気株式会社 半導体装置の製造方法
JPH09172079A (ja) * 1995-12-20 1997-06-30 Nec Corp 半導体装置およびその製造方法
US5942328A (en) * 1996-02-29 1999-08-24 International Business Machines Corporation Low dielectric constant amorphous fluorinated carbon and method of preparation
JP2773729B2 (ja) * 1996-02-29 1998-07-09 日本電気株式会社 半導体装置の製造方法
JP3962443B2 (ja) * 1997-03-05 2007-08-22 富士通株式会社 半導体装置とその製造方法
JP3052892B2 (ja) * 1997-05-29 2000-06-19 日本電気株式会社 半導体集積回路装置の製造方法
JP2957543B1 (ja) * 1998-04-13 1999-10-04 九州日本電気株式会社 半導体装置およびその製造方法
JPH11312733A (ja) * 1998-04-28 1999-11-09 Nkk Corp 集積回路装置の製造方法

Also Published As

Publication number Publication date
EP1152463A1 (en) 2001-11-07
WO2000042652A1 (fr) 2000-07-20
JP2000208622A (ja) 2000-07-28
KR100433727B1 (ko) 2004-06-04
TW457558B (en) 2001-10-01

Similar Documents

Publication Publication Date Title
KR100414297B1 (ko) 반도체 장치
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
US5861674A (en) Multilevel interconnection in a semiconductor device and method for forming the same
US20030143862A1 (en) Planarization using plasma oxidized amorphous silicon
US20060019491A1 (en) Method for manufacturing a semiconductor device
KR100400907B1 (ko) 반도체 장치의 제조 방법
JP4633348B2 (ja) 積層構造体の形成方法及び絶縁膜の集積方法
KR100433727B1 (ko) 반도체 장치 및 그 제조 방법
KR20100003353A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US20010030351A1 (en) Low temperature process for forming intermetal gap-filling insulating layers in silicon wafer integrated circuitry
WO2000025361A1 (en) Semiconductor device and manufacture thereof
JPH11154672A (ja) プラズマ処理方法
JP3472196B2 (ja) エッチング方法及びそれを用いた半導体装置の製造方法
KR20020072035A (ko) 크랙방지층을 이용한 콘택 형성방법 및 이를 이용한반도체 소자
JP4753467B2 (ja) 半導体デバイス内の固定電荷を低減する方法
KR20020007335A (ko) 반도체 장치 및 그 제조 방법
US6472330B1 (en) Method for forming an interlayer insulating film, and semiconductor device
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
KR100325597B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20020002814A (ko) 반도체 소자의 층간 절연막 형성방법
KR100498715B1 (ko) 반도체소자의절연막형성방법
TW399291B (en) Manufacturing method of inter-metal dielectrics using pre-processing oxidation deposition in the Sub-micron semiconductor device
KR20020002732A (ko) 반도체 소자의 절연막 형성 방법
KR100361203B1 (ko) 반도체 소자의 저유전 절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080508

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee